JP3599355B2 - アクティブマトリクス基板の製造方法及び液晶ディスプレイの製造方法 - Google Patents
アクティブマトリクス基板の製造方法及び液晶ディスプレイの製造方法 Download PDFInfo
- Publication number
- JP3599355B2 JP3599355B2 JP4409493A JP4409493A JP3599355B2 JP 3599355 B2 JP3599355 B2 JP 3599355B2 JP 4409493 A JP4409493 A JP 4409493A JP 4409493 A JP4409493 A JP 4409493A JP 3599355 B2 JP3599355 B2 JP 3599355B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- region
- drive circuit
- silicon thin
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】
アクティブマトリクス方式の液晶ディスプレイの製造方法に関する。
【０００２】
【従来の技術】
有力な平面ディスプレイであるアクティブマトリクス型液晶ディスプレイは、研究開発の速度を早め、ＣＲＴ並の表示品質と画面サイズを持つまでに至っている。
【０００３】
このディスプレイの画素をスイッチングする素子は薄膜トランジスタであることが多い。アモルファスシリコンを活性層に利用した薄膜トランジスタは、オン状態における電流が小さいものの、オフ状態のリーク電流が著しく小さいために、オン／オフ比が７から８桁もある優れた画素スイッチング素子である。従来の画素サイズは１００から２００μｍで、画素密度は１００個／ｍｍ２程度であった。
【０００４】
ところが、ワークステーションや高品位テレビジョンのように、画素密度が１０００個／ｍｍ２と高密度である場合、スイッチング時間が非常に短くなるためアモルファスシリコンタイプの薄膜トランジスタでは、オン状態の電流が不足する。そこで、この電流がアモルファスシリコン型薄膜トランジスタの１０から１００倍もある多結晶シリコンを活性層に利用した薄膜トランジスタを画素のスイッチング素子に用いた液晶ディスプレイが研究され、一部では小型の液晶ディスプレイで商品化されている。
【０００５】
従来の小型のアクティブマトリクス型の液晶ディスプレイは、画素のスイッチング素子をコントロールする周辺駆動回路を内蔵していた。周辺駆動回路を構成する薄膜トランジスタは、ＣＭＯＳ回路が構成できるよう多結晶シリコン薄膜トランジスタであった。商品化されたアクティブマトリクス型液晶ディスプレイの薄膜トランジスタは、大規模集積回路を模倣した１０００℃以上の温度を利用するプロセスであるため、透明基板には石英が用いられている。
【０００６】
ところが、石英基板は非常に高価であるので、厚みが１ｍｍのＡ４サイズ以上の広い面積の基板で、一度に多くの小型の周辺回路内蔵のアクティブマトリクス基板を製造することはできなかった。このため石英基板を利用する限り、コストの高いアクティブマトリクス基板になっていた。
【０００７】
そこで、最近は、歪点が６００℃以下のコストの安い耐熱性ガラス基板上に高性能の多結晶シリコン薄膜トランジスタで周辺駆動回路を内蔵した小型のアクティブマトリクス基板の製造プロセスが研究されている。グレンサイズが大きく、結晶欠陥の少ない多結晶シリコンは、シリコン薄膜にエネルギービームを照射して形成できる。このエネルギービームは、エキシマレーザビームが適当である。
【０００８】
ところが、現在のエキシマレーザビームは、出力が小さく、たとえばＡ４サイズの基板の全領域を一括して照射できず、均一な結晶化シリコン層ができない欠点があった。
【０００９】
図１７に示すように、エキシマレーザのパルスビームを照射した領域ＦＳＰのシリコン薄膜は多結晶シリコン薄膜になる。次のパルスビームはＬｓの間隔でＬｖの重なりをもって領域ＳＳＰのシリコン薄膜を多結晶シリコン薄膜にする。このように、エキシマレーザのパルスビームをＬｓずつずらして、各々の照射領域を重ねるようにして、多結晶シリコン薄膜を形成するのが一般的な方法であった。
【００１０】
この方法であると図１７（ｄ）に示すように、パルスビームの境界で、境界以外の領域ＰＣＲより粒径が小さな微結晶シリコンＭＣＲが形成されるため、アクティブマトリクス基板の製造領域で形成される結晶化シリコン薄膜の均一性が低い欠点があった。
【００１１】
この問題点を克服する方法として、第３８回応用物理学関係連合講演会講演予稿集６７３ページ３０ｐ−Ｔ−７「エキシマレーザーアニールを用いたｐｏｌｙ−ＳｉＴＦＴの作製」がある。この方法では、シリコン薄膜に照射するエキシマレーザの強度を２つのレベルに設定して、レーザ結晶化シリコンの均質性の向上を試みている。
【００１２】
この方法の概略を図１８で説明する。
【００１３】
レーザビームの大きさは７ｍｍ四方の正方形であり、エネルギー分布は図１７（ａ）に示すように矩形で、強度の大きなところで±５％以内の強度分布を持っている。
【００１４】
まず、図１８（ｂ）のようにガラス基板ＧＬＳ上に減圧化学気相成長法で非晶質シリコン薄膜ＳＬＲを形成し、図１８（ｃ）のように１回目のＫｒＦエキシマレーザＦＬＳを２７０ｍＪｃｍ−２の強度で、図１７の方法で照射して多結晶シリコンＦＰＬを形成し、次に図１８（ｄ）に示すように２回目のＫｒＦエキシマレーザＳＬＳを４５０ｍＪｃｍ−２の強度で照射して１回目に形成した多結晶シリコン薄膜ＦＰＬよりも大きな粒径の多結晶シリコン薄膜ＳＰＬになる。
【００１５】
【発明が解決しようとする課題】
レーザアニールで結晶化したシリコン薄膜を活性層に用いた薄膜トランジスタの特性は、通常、移動度で１００ｃｍ２Ｖ−１ｓ−１以上の特性が得られるのにも関わらず、この従来例では、６０ｃｍ２Ｖ−１ｓ−１程度に低下し、レーザアニール法によるシリコン薄膜結晶化の利点を損なう欠点があった。
【００１６】
６００℃以下の温度で駆動回路内蔵のアクティブマトリクス基板の製造にはレーザアニール法が有力な採用技術である。しかし、従来のレーザアニール法によるシリコン薄膜の結晶化ではできあがった多結晶シリコン薄膜が不均一な品質である問題点があった。
【００１７】
そこで、レーザアニールの利点を生かして１００ｃｍ２Ｖ−１ｓ−１以上の移動度の薄膜トランジスタで構成された駆動回路内蔵のアクティブマトリクス基板の製造方法が求められていた。
【００１８】
【課題を解決するための手段】
本発明のアクティブマトリクス基板の製造方法は、各々が表示領域及び駆動回路を備えた複数のアクティブマトリクスを、一枚のガラス基板に製造するアクティブマトリクス基板の製造方法であって、前記ガラス基板上にシリコン薄膜を形成する工程と、しかる後にエネルギービームの照射領域と非照射領域との境界が前記駆動回路の形成領域及び前記表示領域に掛からない状態で、前記エネルギービ−ムの照射領域を前記表示領域に照射することにより前記表示領域にあるシリコン薄膜を結晶化する工程と、エネルギービームの照射領域と非照射領域との境界が前記駆動回路の形成領域及び前記表示領域に掛からない状態、かつ、前記境界が前記アクティブマトリクス基板の切断線に存在する状態で、前記エネルギービ−ムの照射領域を前記駆動回路の形成領域に照射することにより前記駆動回路の形成領域にあるシリコン薄膜を結晶化する工程とを含み、前記駆動回路の形成領域のシリコン薄膜を結晶化させるエネルギービームのレーザ強度と、前記表示領域のシリコン薄膜を結晶化させるエネルギービームのレーザ強度とが異なることを特徴とする。
また、本発明のアクティブマトリクス基板の製造方法は、各々が表示領域及び信号側駆動回路と走査側駆動回路を含む複数の駆動回路を備えた複数のアクティブマトリクスを、１枚のガラス基板に製造するアクティブマトリクス基板の製造方法であって、前記ガラス基板上にシリコン薄膜を形成する第１の工程と、しかる後に前記信号側駆動回路と前記走査側駆動回路を含む複数の駆動回路の形成領域に対して一括してエネルギービームを照射する第２の工程と、前記表示領域に対してエネルギービームを照射する第３の工程と、を含み、前記第２の工程において、前記エネルギービームの照射領域と非照射領域との境界が、前記表示領域及び前記複数の駆動回路の形成領域の間に存在する状態、かつ、前記境界が前記アクティブマトリクス基板の切断線に存在する状態で、前記エネルギービ−ムを信号側駆動回路と走査側駆動回路を含む前記複数の駆動回路の形成領域に対して一括して照射することにより、前記複数の駆動回路の形成領域にあるシリコン薄膜を結晶化させ、前記第３の工程において、前記エネルギービームの照射領域と非照射領域との境界が、前記表示領域及び前記複数の駆動回路の形成領域の間に存在する状態で、前記エネルギービ−ムを前記表示領域に対して照射することにより、前記表示領域にあるシリコン薄膜を結晶化させることを特徴とする。
さらに、本発明のアクティブマトリクス基板の製造方法は、各々が表示領域及び信号側駆動回路と走査側駆動回路を含む複数の駆動回路を備えた複数のアクティブマトリクスを、１枚のガラス基板に製造するアクティブマトリクス基板の製造方法であって、前記ガラス基板上にシリコン薄膜を形成する第１の工程と、しかる後に前記信号側駆動回路の形成領域と前記表示領域に対して一括してエネルギービームを照射する第２の工程と、前記走査側駆動回路の形成領域に対してエネルギービームを照射する第３の工程と、を含み、前記第２の工程において、前記エネルギービームの照射領域と非照射領域との境界が、前記表示領域及び前記走査側駆動回路の形成領域の間に存在する状態、かつ、前記境界が前記アクティブマトリクス基板の切断線に存在する状態で、前記エネルギービ−ムを前記信号側駆動回路の形成領域と前記表示領域に対して一括して照射することにより、前記信号側駆動回路の形成領域と前記表示領域にあるシリコン薄膜を結晶化させ、前記第３の工程において、前記エネルギービームの照射領域と非照射領域との境界が、前記表示領域及び前記走査側駆動回路の形成領域の間に存在する状態、かつ、前記境界が前記アクティブマトリクス基板の切断線に存在する状態で、前記エネルギービ−ムを前記走査側駆動回路の形成領域に対して照射することにより、前記走査側駆動回路の形成領域にあるシリコン薄膜を結晶化させることを特徴とする。
本発明の液晶ディスプレイの製造方法は、上記ののアクティブマトリクス基板の製造方法を用いて液晶ディスプレイを製造することを特徴とする。
【００１９】
【実施例】
以下、本発明の詳細を図示の実施例によって説明する。
【００２０】
短辺が１１５ｍｍ、長辺が１２５ｍｍの長方形のガラス基板上に、短辺が１４ｍｍ、長辺が１０．５ｍｍの長方形の表示領域をもつ信号側駆動回路と走査側駆動回路を表示領域と同じ基板上に形成するアクティブマトリクス基板を縦に４列、横に６行並べて合計２４個のアクティブマトリクス基板を製造する例を説明する。
【００２１】
図１に示すように、ガラス基板ＧＬＳ上に酸化シリコン薄膜製のパッシベーション膜ＵＮＬを電子サイクロトロン共鳴化学気相成長法あるいは減圧化学気相成長法、常圧化学気相成長法により２００ｎｍの厚みで形成し、次に、シリコン薄膜ＳＬＲを減圧化学気相成長法、スパッタ法、プラズマ化学気相成長法のいずれかの方法で５０ｎｍの厚みで上記酸化シリコン薄膜ＵＮＬ上に被着形成する。
【００２２】
次に、波長３０８ｎｍのＸｅＣｌエキシマレーザＬＳＲをシリコン薄膜ＳＬＲに照射し多結晶シリコン薄膜を形成する。
【００２３】
モノシランガスを反応ガスに用いた減圧化学気相成長法の基板温度５５０℃でシリコン薄膜ＳＬＲが形成された場合には、１８０ｍＪｃｍ−２から２７０ｍＪｃｍ−２の強度で真空中あるいは不活性ガス雰囲気、大気中でＸｅＣｌエキシマレーザＬＳＲを照射すればよく、この結果、シリコン薄膜ＳＬＲは、粒径が２００ｎｍ〜５００ｎｍの結晶で構成された多結晶シリコン薄膜になる。シリコン薄膜の結晶化に用いるレーザはＸｅＣｌエキシマレーザばかりでなく、ＡｒＦ、ＫｒＦ、Ｆ２エキシマレーザやＹＡＧレーザでもよい。凸レンズや凹レンズや蒲鉾型のレンズの組み合わせによる光学系にレーザビームを透過することにより、このエキシマレーザビームは強度９５％以上のエネルギー均一性が±５％以下である領域が１８．５ｍｍある空間的なエネルギー分布を持つ。
【００２４】
実施例数は９つある。
【００２５】
まず、第１の実施例について説明する。
【００２６】
図２に示すように、信号側駆動回路ＸＣＲと走査側駆動回路ＹＣＲと表示領域ＤＳＳで構成されたアクティブマトリクス基板を図２（ａ）に示すように、基板をセットしてあるステージを走査しながら順次アニールし、図２（ｂ）に示すように基板上の全てのアクティブマトリクス基板形成領域のシリコン層を多結晶シリコン層にする。
【００２７】
図３は、アクティブマトリクス基板にエキシマレーザビームを照射する斜視図を示している。エキシマレーザビームＬＳＢの照射領域ＲＬＲの中に、アクティブマトリクス基板の信号側駆動回路ＸＤＲと走査側駆動回路ＹＤＲと表示領域ＤＳＳが入っている。エキシマレーザビームＬＳＢの境界は、個々のアクティブマトリクス基板の切断線ＤＣＬにある。
【００２８】
隣合うアクティブマトリクス基板へのエキシマレーザビームの照射の様子を断面図で図４の断面図に示す。ガラス基板ＧＬＳ上に酸化シリコン薄膜ＵＮＬとシリコン薄膜ＳＬＲを順次形成し、アクティブマトリクス基板領域ＲＬＣにエキシマレーザビームＬＳＲを照射する。エキシマレーザビームＬＳＲの照射領域は、図４のＲＬＲであるが、このうち、強度９５％以上のエネルギー強度でその均一性が±５％以下であるエネルギー領域はＲＭＸであり、この領域ＲＭＸの中にアクティブマトリクス基板領域ＲＬＣが入っている。レーザビームのエッジの影響を避けるため、アクティブマトリクス基板の形成領域ＲＬＣと隣のアクティブマトリクス基板のシリコン層に照射するエキシマレーザビームＬＳＲの照射領域ＲＬＲの距離ＤＲＣは０．５ｍｍある。このため、従来問題だったレーザビームの境界領域の微結晶シリコン薄膜の形成が回避されるので、アクティブマトリクス基板全体に渡って良好な多結晶シリコン薄膜が形成される。
【００２９】
この実施例のアクティブマトリクス基板の構成面積は１４７ｍｍ２であるので、レーザ発振器から基板までの光学系の透過率が７０％である場合、レーザ発振器エキシマレーザの出力は６００ｍＪ以上あれば十分である。
【００３０】
図１の薄膜トランジスタの形成工程の続きを説明する。
【００３１】
レーザ照射により形成されたアクティブマトリクス基板形成領域の多結晶シリコン層ＰＳＬを図１（ｃ）に示すようにリソグラフィー法によりパターニングする。
【００３２】
次に、図１（ｃ）に示すように、パターニングした多結晶シリコン層を覆うように、電子サイクロトロン共鳴化学減圧化学気相成長法により、薄膜トランジスタのゲート絶縁膜ＧＳＤになる酸化シリコン薄膜を１２０ｎｍの厚みで形成する。このゲート絶縁膜ＧＳＤの形成法は、上記の他に、常圧化学気相成長法、減圧化学気相成長法で形成された酸化シリコン薄膜でも本発明を利用することができる。
【００３３】
次に、多結晶シリコン薄膜ＰＳＬに重なるようにゲート絶縁膜ＧＳＤの上にゲート電極ＧＴＤを６００ｎｍの厚みで形成する。このゲート電極の材料は、不純物を含んだ半導体、あるいは金属、シリサイド、ポリアセチレン、ポリピロールなどの導電性物質である。次に、ソース・ドレイン領域を形成するため、多結晶シリコン薄膜ＰＳＬ中に不純物を注入ＩＭＰする。不純物の注入方法としては、質量分離式のイオン注入方法や、バケットタイプの質量非分離方式のイオン注入方法がある。Ｎ型トランジスタを形成する場合、前者のイオン注入方法では、３１Ｐ＋を３×１０１５ｃｍ２の注入量で、８０ｋｅＶのエネルギーで注入する。また、後者の質量比分離方式のイオン注入方法では、水素とホスヒンＰＨ３の混合ガスを反応ガスにして、８０ｋｅＶのエネルギーで多結晶シリコン薄膜ＰＳＬ中にイオン注入する。
【００３４】
一方、Ｐ型薄膜トランジスタの形成には、質量分離型のイオン注入法では１１Ｂ＋を３×１０１５ｃｍ２の量を多結晶シリコン薄膜ＰＳＬに注入する。一方質量非分離型のイオン注入法では、水素とジボランの混合ガスを反応ガスにして、Ｂ原子を３×１０１５ｃｍ２の濃度になるように多結晶シリコン薄膜中に注入する。
【００３５】
次に、図１（ｃ）で注入した不純物を３００から１０００℃の温度で熱処理して活性化する。この熱処理工程により、ソース領域ＳＣＲとドレイン領域ＤＲＲが形成される。
【００３６】
次に、ゲート電極ＧＴＤとゲート絶縁膜ＧＳＤを覆うように、酸化シリコン薄膜を５００ｎｍの厚みで層間絶縁膜ＩＳＤを被着形成し、ソース領域ＳＳＤとドレイン領域ＤＲＲ上に配線のためのスルーホールを形成する。表示領域の画素のスイッチング用の薄膜トランジスタのためには、アルミニウム材料でソース電極ＳＳＤを形成し、次に、ソース電極ＳＳＤを覆うように酸化シリコン薄膜あるいは耐熱性の有機薄膜でパッシベーション膜ＰＶＳを形成し、さらにこのパッシベーション膜に、配線用のスルーホールを形成し、ドレイン領域ＤＲＲに到達するようにドレイン電極ＴＥＤを形成する。
【００３７】
一方、駆動回路を構成する薄膜トランジスタのためには、層間絶縁膜ＩＳＤとゲート絶縁膜ＧＳＤにスルーホールを形成した後にアルミニウム材料でソース電極とドレイン電極と薄膜トランジスタ間の配線を同時に形成する。
【００３８】
適当にＰ型とＮ型の薄膜トランジスタを適当に配線で接続することによりＣＭＯＳ回路を構成する。
【００３９】
次に、第２の実施例について図面を参照しながら詳細に説明する。
【００４０】
上記の第１の実施例と同じように、ガラス基板ＧＬＳ上に酸化シリコン薄膜製のパッシベーション膜ＵＮＬを被着形成し、さらに、このパッシベーション膜ＵＮＬ上に、減圧化学気相成長法、電子サイクロトロン共鳴化学気相成長法、スパッタ法などによりシリコン薄膜ＳＬＲを被着形成する。
【００４１】
つぎに、エキシマレーザをシリコン薄膜ＳＬＲに照射して多結晶シリコン薄膜ＰＳＲを形成する。
【００４２】
このエキシマレーザビームの照射方法を図５から図７を示しながら説明する。
【００４３】
図５（ａ）に示すようにアクティブマトリクス基板形成領域ＡＬＣは、信号側駆動回路形成領域ＸＤＲと走査側駆動回路形成領域ＹＤＲと表示領域ＤＳＳで構成されている。まず、表示領域ＤＳＳにあるパターニングされたシリコン薄膜をエキシマレーザビームを照射して多結晶シリコン薄膜にする。図５（ｂ）のＰＤＳは、多結晶シリコン薄膜が形成された表示領域を示す。次に、信号側駆動回路形成領域ＸＤＲのシリコン薄膜を２７０ｍＪｃｍ−２のエネルギー強度のエキシマレーザビームを照射して結晶化する。図５（ｃ）のＰＸＤは、信号側駆動回路形成領域のシリコン薄膜が、レーザ照射によって多結晶シリコン薄膜になったことを示す。さらに、走査側駆動回路形成領域ＹＤＲのシリコン薄膜をエキシマレーザビームを照射して結晶化する。図５（ｄ）のＰＹＤは、走査側駆動回路形成領域のシリコン薄膜が、レーザ照射によって多結晶シリコン薄膜になったことを示す。
【００４４】
上述の実施例では走査側駆動回路形成領域ＹＤＲより信号側駆動回路形成領域ＸＤＲのシリコン薄膜を先にエキシマレーザを照射したが、走査側駆動回路形成領域のシリコン薄膜を先にエキシマレーザを照射して多結晶シリコン薄膜を形成しても良い。
【００４５】
この第２の実施例の、表示領域ＤＳＳ、信号線側駆動回路形成領域ＸＤＲ、走査線側駆動回路形成領域ＹＤＲのシリコン薄膜に照射するエキシマレーザのエネルギー強度の大きさは互いに同じである。
【００４６】
以上のエキシマレーザビームの照射により、アクティブマトリクス基板のシリコン薄膜が、石垣状の結晶形態である２００〜５００ｎｍの粒径の多結晶シリコン薄膜になる。
【００４７】
図６に、この図５に示す方法によるエキシマレーザビームの照射の斜視図を示す。図５（ｂ）に図６（ａ）が、図５（ｃ）に図６（ｂ）が、図５（ｃ）に図６（ｃ）がそれぞれ対応している。
【００４８】
このレーザビームの照射の様子を図６に模式的な基板断面図を使って説明する。
【００４９】
まず、ガラス基板ＧＬＳ上に、酸化シリコン薄膜ＵＮＬとシリコン薄膜ＳＬＲを順次を被着形成する。
【００５０】
次に、個々のアクティブマトリクス基板の表示領域ＲＬＣを充分覆うように、ＲＬＲの範囲でエキシマレーザビームＬＳＲを照射しシリコン薄膜を結晶化する。結晶化に必要なレーザビームのエネルギーが照射された領域ＲＭＸのみ結晶化し、多結晶シリコン薄膜ＰＳＬになる。
【００５１】
次に、図６（ｂ）に示すように、駆動回路形成領域ＲＬＲのシリコン薄膜にエキシマレーザビームＤＬＲを照射して、多結晶シリコン薄膜ＤＰＬを形成する。図７（ｂ）の領域ＲＬＣはエキシマレーザビームの照射領域であり、領域ＲＭＸは、シリコン薄膜が結晶化する領域である。領域ＲＬＲは実際に駆動回路が形成され、粒径が２００〜５００ｎｍ程度で結晶形態が石垣状にそろっている領域である。
【００５２】
このエキシマレーザビームの照射により、図７（ｃ）に示すアクティブマトリクス領域ＡＬＣのシリコン薄膜は、多結晶シリコン薄膜ＰＳＬ・ＤＰＬなる。また、隣合うアクティブマトリクス基板ＡＬＣの間隔ＰＴＣは、０．５〜２ｍｍ程度である。
【００５３】
この方法によれば、従来問題になっていた、レーザビームの照射境界で発生した微結晶シリコンの悪影響が回避でき、しかも、駆動回路と表示領域のそれぞれで一括にエキシマレーザビームの照射するので、非常に高品位の多結晶シリコン薄膜をアクティブマトリクス基板全体で得られる。
【００５４】
表示領域と信号側駆動回路、走査側駆動回路のエキシマレーザビームのシリコン薄膜上の照射エネルギー強度は同じである。表示領域と駆動回路の薄膜トランジスタの移動度が同じであれば、表示領域と駆動回路の設計が非常に簡単になる利点がある。
【００５５】
次に、第３の実施例について説明する。
【００５６】
エキシマレーザ照射の方法は上述の第２の実施例と同じである。
【００５７】
ただし、表示領域のシリコン薄膜へのエキシマレーザの照射強度と、信号線側駆動回路形成領域および走査側駆動回路形成領域のシリコン薄膜へのエキシマレーザの照射強度が異なる。
【００５８】
たとえば、表示領域の画素のスイチッチング素子に使う薄膜トランジスタを構成するシリコン薄膜の結晶化には、２００ｍＪｃｍ−２の強度のエキシマレーザビームを照射する。そのｎ型薄膜トランジスタの電気的特性は、移動度が１２ｃｍ２Ｖ−１ｓｅｃ−１であり、ゲート長１０μｍ、ゲート幅１０μｍの構造で、ソース電極に対してゲート電位が−１０Ｖ、ドレイン電位が４Ｖであるときのリーク電流が２ｘ１０−１２Ａリーク電流が著しく小さくなる。一方、駆動回路の薄膜トランジスタを構成するシリコン薄膜の結晶化には２７０ｍＪｃｍ−２のエネルギー強度で照射する。この駆動回路のｎ型薄膜トランジスタの電気的特性は、ゲート長１０μｍ、ゲート幅１０μｍの構造で、ソース電極に対してゲート電位が−１０Ｖ、ドレイン電位が４Ｖであるときのリーク電流が１ｘ１０−１１Ａであり、移動度が１００ｃｍ２Ｖ−１ｓｅｃ−１となる。
【００５９】
第１の実施例と同じように、ガラス基板ＧＬＳ上に酸化シリコン薄膜のパッシベーション膜ＵＮＬを被着形成し、さらに、この酸化シリコン薄膜上に、減圧化学気相成長法、電子サイクロトロン共鳴化学気相成長法、スパッタ法などによりシリコン薄膜を被着形成する。
【００６０】
つぎに、エキシマレーザをシリコン薄膜に照射して多結晶シリコン薄膜を形成する。
【００６１】
このエキシマレーザビームの照射方法は上述した第２の発明の図５から図７の説明と同じである。非常に高速な駆動回路を必要とするアクティブマトリクス基板を製造する場合に有効である。
【００６２】
この第２の実施例では、表示領域よりも駆動回路形成領域のシリコン薄膜の結晶化のレーザ強度が大きな場合を説明したが、逆に駆動回路形成領域より表示領域のシリコン薄膜の結晶化のレーザ強度が大きい場合でも良い。
【００６３】
次に、第３の実施例について説明する。
【００６４】
第２と第３の実施例の違いは、表示領域のシリコン薄膜に照射するエキシマレーザのエネルギー強度と、信号線側駆動回路形成領域のシリコン薄膜に照射するエネルギー強度と、走査線側駆動回路形成領域のシリコン薄膜に照射するエネルギー強度が、互いに異なる点である。
【００６５】
たとえば、表示領域の画素のスイチッチング素子に使う薄膜トランジスタを構成するシリコン薄膜の結晶化には、２００ｍＪｃｍ−２の強度のエキシマレーザビームを照射する。そのｎ型の薄膜トランジスタの電気的特性は、移動度が１２ｃｍ２Ｖ−１ｓｅｃ−１であり、ゲート長１０μｍ、ゲート幅１０μｍの構造で、ソース電極に対してゲート電位が−１０Ｖ、ドレイン電位が４Ｖであるときのリーク電流が２ｘ１０−１２Ａリーク電流が著しく小さくなる。一方、走査線側駆動回路の薄膜トランジスタを構成するシリコン薄膜の結晶化には２３０ｍＪｃｍ−２のエネルギー強度で照射する。このｎ型の薄膜トランジスタの電気的特性は、ゲート長１０μｍ、ゲート幅１０μｍの構造で、ソース電極に対してゲート電位が−１０Ｖ、ドレイン電位が４Ｖであるときのリーク電流が５ｘ１０−１２Ａであり、移動度が６０ｃｍ２Ｖ−１ｓｅｃ−１となる。さらに、信号線側駆動回路の薄膜トランジスタを構成するシリコン薄膜の結晶化には２７０ｍＪｃｍ−２のエネルギー強度で照射する。このｎ型の薄膜トランジスタの電気的特性は、ゲート長１０μｍ、ゲート幅１０μｍの構造で、ソース電極に対してゲート電位が−１０Ｖ、ドレイン電位が４Ｖであるときのリーク電流が１ｘ１０−１１Ａであり、移動度が１００ｃｍ２Ｖ−１ｓｅｃ−１となる。
【００６６】
このように、第３の実施例では、レーザ照射強度を変えてシリコン薄膜を結晶化して、利用目的に応じた特性の薄膜トランジスタを形成することができる。
【００６７】
次に、第４の実施例を説明する。
【００６８】
この実施例のポイントは、表示領域のシリコン薄膜のレーザ照射の結晶化は行わないが、駆動回路形成領域のシリコン薄膜をレーザビームの照射により結晶化することである。
【００６９】
まず、図８に示すように、ガラス基板ＧＬＳ上に酸化シリコン薄膜ＵＮＬを２００ｎｍ被着形成する。さらに、酸化シリコン薄膜ＵＮＬ上にシリコン薄膜を５０ｎｍの厚みで被着形成する。このシリコン薄膜は、モノシランを反応ガスにした減圧化学気相成長法で、温度５１０℃で形成する。さらに、６００℃８時間の窒素雰囲気中でいわゆる固相成長法でシリコン薄膜を多結晶化する。この方法で形成された多結晶シリコン薄膜ＳＰＣは、結晶形状が樹状であり、大きさが長径１μｍ程度の結晶となる。
【００７０】
次に、アクティブマトリクス基板の駆動回路形成領域の多結晶シリコン薄膜ＳＰＣにエキシマレーザビームＤＬＲを照射して結晶化する。ＸｅＣｌエキシマレーザを照射する場合には、このレーザビームの強度は多結晶シリコン薄膜上で２３０〜３００ｍＪｃｍ−２の間で選べば良い。このレーザビームの照射により、樹状の結晶形態である多結晶シリコン薄膜ＳＰＣは、石垣状の結晶形態である多結晶シリコン薄膜ＤＰＬに変化する。この石垣状の結晶は、結晶粒内の欠陥が少なく電子や正孔の移動度が高い。図８（ｂ）に示すように、レーザビームが照射される領域はＲＬＣであるが、多結晶シリコン薄膜ＳＰＣがレーザビームの照射により再結晶化する領域はＲＭＸであり、さらに、駆動回路が形成される領域はＲＬＲである。エキシマレーザビームの空間的なエネルギー分布は、特殊な光学系により図１７（ａ）に示すように、台形状になっているので、駆動回路が形成される領域のシリコン層に照射されるレーザビームのエネルギーは均一である。
【００７１】
図８（ｃ）に示すように、隣接するアクティブマトリクス基板が形成される領域ＡＬＣの間隔は、ＰＴＣであり、その幅は５００μｍから２ｍｍである。
【００７２】
図９にエキシマレーザビームの照射方法を平面図で示した。
【００７３】
図９（ａ）に示すように、ガラス基板ＧＬＳ上の信号側駆動回路ＸＤＲと走査側駆動回路ＹＤＲと表示領域ＤＳＳに形成されたシリコン薄膜を、６００℃の温度で８時間の時間をかけて、図９（ｂ）に示すように多結晶シリコン薄膜ＳＰＣを形成する。次に、図１０（ａ）の斜視図に示すように、信号側駆動回路形成領域ＸＤＲの多結晶シリコン薄膜ＳＰＣにエキシマレーザビームを照射して、再結晶化して図９（ｃ）に示すように多結晶シリコン薄膜ＳＸＤを形成する。次に、図１０（ｂ）の斜視図に示すように走査側駆動回路形成領域ＹＤＲの多結晶シリコン薄膜ＳＰＣにエキシマレーザビームを照射して、再結晶化して図９（ｄ）に示すように多結晶シリコン薄膜ＳＹＤを形成する。
【００７４】
上述の実施例では走査側駆動回路形成領域より信号側駆動回路形成領域のシリコン薄膜を先にエキシマレーザを照射したが、走査側駆動回路形成領域のシリコン薄膜を先にエキシマレーザを照射して多結晶シリコン薄膜を形成しても良い。
【００７５】
これによって、表示領域のシリコン薄膜は固相成長法により形成された多結晶シリコン薄膜であるが、駆動回路のシリコン薄膜はレーザ照射により形成された多結晶シリコン薄膜になる。
【００７６】
石垣状の粒径２００〜３００ｎｍの多結晶シリコン薄膜の形成以後のアクティブマトリクス基板の工程は、第１の実施例と同じである。
【００７７】
次に第５の実施例を説明する。
【００７８】
この実施例は、レーザ照射によるシリコン薄膜の結晶化において、走査側駆動回路形成領域と信号側駆動回路形成領域のレーザ照射強度が、第４の実施例と異なる場合である。
【００７９】
次にさらに、本発明の第６の実施例を説明する。
【００８０】
図１１に示すように、１枚のガラス基板上に１２個のアクティブマトリクス基板ＡＬＣを製作する場合について説明する。
【００８１】
まず、上記の実施例と同じように、ガラス基板に酸化シリコン膜によるパッシベーション膜を形成し、このパッシベーション膜状に、シリコン膜を形成する。シリコン薄膜の形成方法としては、減圧化学気相成長法、プラズマ化学気相成長法、蒸着法、スパッタ法などの方法がある。シリコン薄膜の厚みは５０ｎｍである。図１１の実施例では、表示部の上辺と下辺に信号側駆動回路を形成し、左辺と右辺に走査側駆動回路を形成する。この信号側駆動回路と走査側駆動回路を一括して、ＸｅＣｌエキシマレーザを図１１（ａ）の領域ＲＬＲに照射する。このとき表示領域のシリコン薄膜にはレーザビームを照射しない。また、このレーザビームの照射領域と非照射領域の境界は、駆動回路と表示領域の間に存在する。
【００８２】
５０ｎｍのシリコン薄膜にＸｅＣｌエキシマレーザを照射して、粒径３００ｎｍ以上の良質な多結晶シリコン膜を形成するには、シリコン薄膜表面で２４０〜２７０ｍＪｃｍ−２のエネルギーでよい。レーザ照射領域の面積が２．４ｃｍ２であれば、５８０〜６５０ｍＪのレーザビームのエネルギーが有れば良い。このレーザビームの照射により、図１１（ｂ）に示すように信号側駆動回路形成領域の多結晶シリコン膜ＰＸＤと走査側行動回路の多結晶シリコン膜ＰＹＤが形成される。
【００８３】
このレーザービームの照射は、シリコン薄膜のパターニング後に行う。
【００８４】
次に、図１２（ａ）に示すように、図１１（ｂ）に示したように駆動回路形成領域の多結晶シリコン膜を形成した後に、表示領域のシリコン薄膜を結晶化するためＸｅＣｌエキシマレーザを照射する。このエキシマレーザの照射でも、レーザビームの照射領域ＲＬＲと非照射領域の境界は、駆動回路形成領域と表示領域の間にある。表示領域の多結晶シリコン膜を形成するためのレーザビームの強度は、駆動回路形成領域と同じでも良いが、表示領域の画素のスイッチングする薄膜トランジスタの性能によっては、駆動回路形成領域の照射強度と異なってもよい。
【００８５】
このレーザービームの照射は、シリコン薄膜のパターニング後に行う。
【００８６】
図１１と図１２の様に、シリコン薄膜の結晶化を駆動回路形成領域と表示領域で別々にレーザ照射して実施したが、次の第７の実施例に説明する図１３と図１４の様に照射しても良い。
【００８７】
図１３（ａ）に示すように、信号側駆動回路形成領域と表示領域のシリコン薄膜を一括して、ＸｅＣｌエキシマレーザを照射して多結晶シリコン膜を形成する。個のレーザビームの照射の際にもレーザビームの照射領域ＲＬＲと非照射領域の境界は、表示領域と走査側駆動回路形成領域の間にあり、表示領域や駆動回路形成領域には存在しない。このレーザ照射により図１３（ｂ）に示すように、信号側駆動回路形成領域の多結晶シリコン膜ＰＸＤと表示領域の多結晶シリコン膜ＰＤＳが形成される。次に図１４（ａ）に示すように、走査側駆動回路形成領域ＹＤＲにレーザビームを照射して、図１４（ｂ）に示すように多結晶シリコン膜ＰＹＤを形成する。このレーザビームの照射領域ＲＬＲと非照射領域の境界は、走査側駆動回路形成領域と表示領域の間に存在する。
【００８８】
この図１３と図１４のレーザビームの照射によるアクティブマトリクス基板の多結晶シリコン膜の形成方法では、信号側駆動回路形成領域と表示領域のシリコン薄膜を一括してレーザビームを照射する事により多結晶シリコン膜を形成したが、走査側駆動回路と表示領域のシリコン膜を一括してレーザビームを照射して多結晶シリコン膜を形成してもよい。
【００８９】
この図１３と図１４の方法では、信号側駆動回路を構成する薄膜トランジスタと表示領域の画素のスイッチング素子である薄膜トランジスタの性能が同じ場合に、非常に便利な方法である。
【００９０】
さらに、この図１３と図１４の方法によるレーザービームの照射は、シリコン薄膜のパターニング後に行う。
【００９１】
信号側駆動回路と走査側駆動回路がそれぞれ１つずつ内蔵されたアクティブマトリクス基板の場合でも本発明を実施する事が出来る。
【００９２】
以上の発明では、１つの表示領域に２つずつの信号側駆動回路と走査側駆動回路が構成された実施例を説明したが、次の第８の実施例のように、１つの表示領域に対し１つずつの信号側駆動回路と走査側駆動回路が構成された場合でも本発明を利用することができる。
【００９３】
図１５（ａ）に示すように信号側駆動回路形成領域ＸＤＲと走査側駆動回路形成領域ＹＤＲを一括して、ＸｅＣｌエキシマレーザを照射して多結晶シリコン膜を形成する。このとき表示領域のシリコン薄膜にはレーザビームを照射しない。レーザビームの照射領域ＲＬＲと非照射領域の境界は表示領域と、それぞれの駆動回路形成領域の間に存在する。このレーザビームの照射により、図１５（ｂ）に示すように信号側駆動回路の多結晶シリコン膜ＰＸＤと走査側駆動回路の多結晶シリコン膜ＰＹＤが形成される。
【００９４】
次に、図１６（ａ）に示すように表示領域のシリコン薄膜にＸｅＣｌエキシマレーザを照射して結晶化するこのレーザビームの照射領域ＲＬＲと非照射領域の境界は、表示領域と駆動回路形成領域の間に存在する。
【００９５】
以上の第６から第８の実施例により、駆動回路形成領域と表示領域に、きわめて均一性が高く、粒径が３００ｎｍ程度の欠陥が少ない良質な多結晶シリコン膜が形成される。
【００９６】
よって、本発明の方法ではエキシマレーザビームの照射により、高移動度の薄膜トランジスタによって構成された駆動回路を内蔵する液晶表示対応のアクティブマトリクス基板を製造する事が出来る。
【００９７】
【発明の効果】
レーザアニールで結晶化したシリコン薄膜を利用した薄膜トランジスタの特性は、移動度で１００ｃｍ２Ｖ−１ｓ−１以上の特性が得られるのにも関わらず、従来の方法では移動度が６０ｃｍ２Ｖ−１ｓ−１程度に低下し、レーザアニール法によるシリコン薄膜結晶化の利点を損なう欠点があった。
【００９８】
しかし、本発明では、パルスレーザビームを走査して照射領域を重ねる方法で発生する微結晶シリコンの影響がなく、結晶粒径が大きく結晶欠陥がない高品質の多結晶シリコン薄膜がアクティブマトリクス基板の作製領域全体で均一に得られる。従って、レーザアニールの利点を生かした１００ｃｍ２Ｖ−１ｓ−１以上の移動度の薄膜トランジスタで構成された駆動回路を内蔵し、高速で画素をスイッチングできるアクティブマトリクス基板を製造できる。
【００９９】
本発明のように、アクティブマトリクス基板を一括して、あるいは表示領域、駆動回路領域を一括してエキシマレーザビームによりシリコン薄膜を結晶化できると、表示領域全体に渡って均一な表示でさらに、低圧電源で誤動作しない高速駆動の駆動回路を内蔵するアクティブマトリクス基板を製造できる。
【０１００】
リーク電流が極めて小さい表示領域の画素のスイッチング素子である薄膜トランジスタと、高速動作の駆動回路を内蔵する本発明のアクティブマトリクス基板は画素が１０００個ｃｍ−２以上ある高密度で、高精細であり、高品位の表示が可能となる。
【図面の簡単な説明】
【図１】本発明のアクティブマトリクス基板製造工程図。
【図２】本発明のアクティブマトリクス基板製造工程図。
【図３】本発明のアクティブマトリクス基板製造工程図。
【図４】本発明のアクティブマトリクス基板製造工程図。
【図５】本発明のアクティブマトリクス基板製造工程図。
【図６】本発明のアクティブマトリクス基板製造工程図。
【図７】本発明のアクティブマトリクス基板製造工程図。
【図８】本発明のアクティブマトリクス基板製造工程図。
【図９】本発明のアクティブマトリクス基板製造工程図。
【図１０】本発明のアクティブマトリクス基板製造工程図。
【図１１】本発明のアクティブマトリクス基板製造工程図。
【図１２】本発明のアクティブマトリクス基板製造工程図。
【図１３】本発明のアクティブマトリクス基板製造工程図。
【図１４】本発明のアクティブマトリクス基板製造工程図。
【図１５】本発明のアクティブマトリクス基板製造工程図。
【図１６】本発明のアクティブマトリクス基板製造工程図。
【図１７】エキシマレーザビームのエネルギー分布図。
【図１８】従来のレーザアニールによる多結晶シリコンの製造図。
【符号の説明】
ＡＤＲ…レーザビームの照射境界
ＡＬＣ…アクティブマトリクス基板形成領域
ＤＣＬ…アクティブマトリクス基板切断線
ＤＬＲ…エキシマレーザビーム
ＤＰＬ…駆動回路形成領域の多結晶シリコン薄膜
ＤＲＣ…アクティブマトリクス基板形成領域と、隣のアクティブマトリックス基板形成領域のシリコン薄膜を結晶化するためのレーザビームの照射領域との距離ＤＲＲ…ドレイン領域
ＤＳＳ…表示領域
ＦＬＳ…図５の方法による１回目のエキシマレーザビームの照射
ＦＰＬ…１回目のエキシマレーザビームの照射で形成された多結晶シリコン薄膜
ＦＳＰ…１パルス目のレーザビーム照射領域
ＧＬＳ…ガラス基板
ＧＳＤ…ゲート絶縁膜
ＧＴＤ…ゲート電極
ＩＭＰ…イオン注入
ＩＳＤ…第一の層間絶縁膜
Ｌｓ…レーザビーム走査ピッチ
ＬＳＢ…エキシマレーザビーム
ＬＳＲ…レーザ照射
Ｌｖ …１回目と２回目のエキシマレーザビームの照射領域の重なり幅
ＭＣＲ…エキシマレーザビームの境界領域の照射で形成された微結晶シリコン薄膜
ＮＳＰ…Ｎパルス目のレーザビーム照射領域
ＰＣＲ…大粒径の結晶粒で構成された多結晶シリコン薄膜
ＰＤＳ…表示領域の多結晶シリコン薄膜
ＰＳＬ…多結晶シリコン薄膜
ＰＴＣ…隣接アクティブマトリクス基板距離
ＰＶＳ…パッシベーション膜
ＰＹＤ…走査線側駆動回路形成領域の多結晶シリコン薄膜
ＰＸＤ…信号線側駆動回路形成領域の多結晶シリコン薄膜
ＲＬＣ…アクティブマトリクス基板形成領域
ＲＬＲ…レーザビーム照射領域
ＲＭＸ…多結晶シリコン薄膜形成領域
ＳＣＲ…ソース領域
ＳＬＲ…シリコン薄膜
ＳＬＳ…図５の方法による２回目のエキシマレーザビームの照射
ＳＰＣ…固相成長法により形成された多結晶シリコン薄膜
ＳＰＬ…２回目のエキシマレーザビームの照射で形成された多結晶シリコン薄膜
ＳＳＤ…ソース電極
ＳＳＰ…２パルス目のレーザビーム照射領域
ＴＥＤ…画素電極
ＵＮＬ…パッシベーション膜
ＸＤＲ…信号線側駆動回路形成領域
ＹＤＲ…走査線側駆動回路形成領域
【産業上の利用分野】
アクティブマトリクス方式の液晶ディスプレイの製造方法に関する。
【０００２】
【従来の技術】
有力な平面ディスプレイであるアクティブマトリクス型液晶ディスプレイは、研究開発の速度を早め、ＣＲＴ並の表示品質と画面サイズを持つまでに至っている。
【０００３】
このディスプレイの画素をスイッチングする素子は薄膜トランジスタであることが多い。アモルファスシリコンを活性層に利用した薄膜トランジスタは、オン状態における電流が小さいものの、オフ状態のリーク電流が著しく小さいために、オン／オフ比が７から８桁もある優れた画素スイッチング素子である。従来の画素サイズは１００から２００μｍで、画素密度は１００個／ｍｍ２程度であった。
【０００４】
ところが、ワークステーションや高品位テレビジョンのように、画素密度が１０００個／ｍｍ２と高密度である場合、スイッチング時間が非常に短くなるためアモルファスシリコンタイプの薄膜トランジスタでは、オン状態の電流が不足する。そこで、この電流がアモルファスシリコン型薄膜トランジスタの１０から１００倍もある多結晶シリコンを活性層に利用した薄膜トランジスタを画素のスイッチング素子に用いた液晶ディスプレイが研究され、一部では小型の液晶ディスプレイで商品化されている。
【０００５】
従来の小型のアクティブマトリクス型の液晶ディスプレイは、画素のスイッチング素子をコントロールする周辺駆動回路を内蔵していた。周辺駆動回路を構成する薄膜トランジスタは、ＣＭＯＳ回路が構成できるよう多結晶シリコン薄膜トランジスタであった。商品化されたアクティブマトリクス型液晶ディスプレイの薄膜トランジスタは、大規模集積回路を模倣した１０００℃以上の温度を利用するプロセスであるため、透明基板には石英が用いられている。
【０００６】
ところが、石英基板は非常に高価であるので、厚みが１ｍｍのＡ４サイズ以上の広い面積の基板で、一度に多くの小型の周辺回路内蔵のアクティブマトリクス基板を製造することはできなかった。このため石英基板を利用する限り、コストの高いアクティブマトリクス基板になっていた。
【０００７】
そこで、最近は、歪点が６００℃以下のコストの安い耐熱性ガラス基板上に高性能の多結晶シリコン薄膜トランジスタで周辺駆動回路を内蔵した小型のアクティブマトリクス基板の製造プロセスが研究されている。グレンサイズが大きく、結晶欠陥の少ない多結晶シリコンは、シリコン薄膜にエネルギービームを照射して形成できる。このエネルギービームは、エキシマレーザビームが適当である。
【０００８】
ところが、現在のエキシマレーザビームは、出力が小さく、たとえばＡ４サイズの基板の全領域を一括して照射できず、均一な結晶化シリコン層ができない欠点があった。
【０００９】
図１７に示すように、エキシマレーザのパルスビームを照射した領域ＦＳＰのシリコン薄膜は多結晶シリコン薄膜になる。次のパルスビームはＬｓの間隔でＬｖの重なりをもって領域ＳＳＰのシリコン薄膜を多結晶シリコン薄膜にする。このように、エキシマレーザのパルスビームをＬｓずつずらして、各々の照射領域を重ねるようにして、多結晶シリコン薄膜を形成するのが一般的な方法であった。
【００１０】
この方法であると図１７（ｄ）に示すように、パルスビームの境界で、境界以外の領域ＰＣＲより粒径が小さな微結晶シリコンＭＣＲが形成されるため、アクティブマトリクス基板の製造領域で形成される結晶化シリコン薄膜の均一性が低い欠点があった。
【００１１】
この問題点を克服する方法として、第３８回応用物理学関係連合講演会講演予稿集６７３ページ３０ｐ−Ｔ−７「エキシマレーザーアニールを用いたｐｏｌｙ−ＳｉＴＦＴの作製」がある。この方法では、シリコン薄膜に照射するエキシマレーザの強度を２つのレベルに設定して、レーザ結晶化シリコンの均質性の向上を試みている。
【００１２】
この方法の概略を図１８で説明する。
【００１３】
レーザビームの大きさは７ｍｍ四方の正方形であり、エネルギー分布は図１７（ａ）に示すように矩形で、強度の大きなところで±５％以内の強度分布を持っている。
【００１４】
まず、図１８（ｂ）のようにガラス基板ＧＬＳ上に減圧化学気相成長法で非晶質シリコン薄膜ＳＬＲを形成し、図１８（ｃ）のように１回目のＫｒＦエキシマレーザＦＬＳを２７０ｍＪｃｍ−２の強度で、図１７の方法で照射して多結晶シリコンＦＰＬを形成し、次に図１８（ｄ）に示すように２回目のＫｒＦエキシマレーザＳＬＳを４５０ｍＪｃｍ−２の強度で照射して１回目に形成した多結晶シリコン薄膜ＦＰＬよりも大きな粒径の多結晶シリコン薄膜ＳＰＬになる。
【００１５】
【発明が解決しようとする課題】
レーザアニールで結晶化したシリコン薄膜を活性層に用いた薄膜トランジスタの特性は、通常、移動度で１００ｃｍ２Ｖ−１ｓ−１以上の特性が得られるのにも関わらず、この従来例では、６０ｃｍ２Ｖ−１ｓ−１程度に低下し、レーザアニール法によるシリコン薄膜結晶化の利点を損なう欠点があった。
【００１６】
６００℃以下の温度で駆動回路内蔵のアクティブマトリクス基板の製造にはレーザアニール法が有力な採用技術である。しかし、従来のレーザアニール法によるシリコン薄膜の結晶化ではできあがった多結晶シリコン薄膜が不均一な品質である問題点があった。
【００１７】
そこで、レーザアニールの利点を生かして１００ｃｍ２Ｖ−１ｓ−１以上の移動度の薄膜トランジスタで構成された駆動回路内蔵のアクティブマトリクス基板の製造方法が求められていた。
【００１８】
【課題を解決するための手段】
本発明のアクティブマトリクス基板の製造方法は、各々が表示領域及び駆動回路を備えた複数のアクティブマトリクスを、一枚のガラス基板に製造するアクティブマトリクス基板の製造方法であって、前記ガラス基板上にシリコン薄膜を形成する工程と、しかる後にエネルギービームの照射領域と非照射領域との境界が前記駆動回路の形成領域及び前記表示領域に掛からない状態で、前記エネルギービ−ムの照射領域を前記表示領域に照射することにより前記表示領域にあるシリコン薄膜を結晶化する工程と、エネルギービームの照射領域と非照射領域との境界が前記駆動回路の形成領域及び前記表示領域に掛からない状態、かつ、前記境界が前記アクティブマトリクス基板の切断線に存在する状態で、前記エネルギービ−ムの照射領域を前記駆動回路の形成領域に照射することにより前記駆動回路の形成領域にあるシリコン薄膜を結晶化する工程とを含み、前記駆動回路の形成領域のシリコン薄膜を結晶化させるエネルギービームのレーザ強度と、前記表示領域のシリコン薄膜を結晶化させるエネルギービームのレーザ強度とが異なることを特徴とする。
また、本発明のアクティブマトリクス基板の製造方法は、各々が表示領域及び信号側駆動回路と走査側駆動回路を含む複数の駆動回路を備えた複数のアクティブマトリクスを、１枚のガラス基板に製造するアクティブマトリクス基板の製造方法であって、前記ガラス基板上にシリコン薄膜を形成する第１の工程と、しかる後に前記信号側駆動回路と前記走査側駆動回路を含む複数の駆動回路の形成領域に対して一括してエネルギービームを照射する第２の工程と、前記表示領域に対してエネルギービームを照射する第３の工程と、を含み、前記第２の工程において、前記エネルギービームの照射領域と非照射領域との境界が、前記表示領域及び前記複数の駆動回路の形成領域の間に存在する状態、かつ、前記境界が前記アクティブマトリクス基板の切断線に存在する状態で、前記エネルギービ−ムを信号側駆動回路と走査側駆動回路を含む前記複数の駆動回路の形成領域に対して一括して照射することにより、前記複数の駆動回路の形成領域にあるシリコン薄膜を結晶化させ、前記第３の工程において、前記エネルギービームの照射領域と非照射領域との境界が、前記表示領域及び前記複数の駆動回路の形成領域の間に存在する状態で、前記エネルギービ−ムを前記表示領域に対して照射することにより、前記表示領域にあるシリコン薄膜を結晶化させることを特徴とする。
さらに、本発明のアクティブマトリクス基板の製造方法は、各々が表示領域及び信号側駆動回路と走査側駆動回路を含む複数の駆動回路を備えた複数のアクティブマトリクスを、１枚のガラス基板に製造するアクティブマトリクス基板の製造方法であって、前記ガラス基板上にシリコン薄膜を形成する第１の工程と、しかる後に前記信号側駆動回路の形成領域と前記表示領域に対して一括してエネルギービームを照射する第２の工程と、前記走査側駆動回路の形成領域に対してエネルギービームを照射する第３の工程と、を含み、前記第２の工程において、前記エネルギービームの照射領域と非照射領域との境界が、前記表示領域及び前記走査側駆動回路の形成領域の間に存在する状態、かつ、前記境界が前記アクティブマトリクス基板の切断線に存在する状態で、前記エネルギービ−ムを前記信号側駆動回路の形成領域と前記表示領域に対して一括して照射することにより、前記信号側駆動回路の形成領域と前記表示領域にあるシリコン薄膜を結晶化させ、前記第３の工程において、前記エネルギービームの照射領域と非照射領域との境界が、前記表示領域及び前記走査側駆動回路の形成領域の間に存在する状態、かつ、前記境界が前記アクティブマトリクス基板の切断線に存在する状態で、前記エネルギービ−ムを前記走査側駆動回路の形成領域に対して照射することにより、前記走査側駆動回路の形成領域にあるシリコン薄膜を結晶化させることを特徴とする。
本発明の液晶ディスプレイの製造方法は、上記ののアクティブマトリクス基板の製造方法を用いて液晶ディスプレイを製造することを特徴とする。
【００１９】
【実施例】
以下、本発明の詳細を図示の実施例によって説明する。
【００２０】
短辺が１１５ｍｍ、長辺が１２５ｍｍの長方形のガラス基板上に、短辺が１４ｍｍ、長辺が１０．５ｍｍの長方形の表示領域をもつ信号側駆動回路と走査側駆動回路を表示領域と同じ基板上に形成するアクティブマトリクス基板を縦に４列、横に６行並べて合計２４個のアクティブマトリクス基板を製造する例を説明する。
【００２１】
図１に示すように、ガラス基板ＧＬＳ上に酸化シリコン薄膜製のパッシベーション膜ＵＮＬを電子サイクロトロン共鳴化学気相成長法あるいは減圧化学気相成長法、常圧化学気相成長法により２００ｎｍの厚みで形成し、次に、シリコン薄膜ＳＬＲを減圧化学気相成長法、スパッタ法、プラズマ化学気相成長法のいずれかの方法で５０ｎｍの厚みで上記酸化シリコン薄膜ＵＮＬ上に被着形成する。
【００２２】
次に、波長３０８ｎｍのＸｅＣｌエキシマレーザＬＳＲをシリコン薄膜ＳＬＲに照射し多結晶シリコン薄膜を形成する。
【００２３】
モノシランガスを反応ガスに用いた減圧化学気相成長法の基板温度５５０℃でシリコン薄膜ＳＬＲが形成された場合には、１８０ｍＪｃｍ−２から２７０ｍＪｃｍ−２の強度で真空中あるいは不活性ガス雰囲気、大気中でＸｅＣｌエキシマレーザＬＳＲを照射すればよく、この結果、シリコン薄膜ＳＬＲは、粒径が２００ｎｍ〜５００ｎｍの結晶で構成された多結晶シリコン薄膜になる。シリコン薄膜の結晶化に用いるレーザはＸｅＣｌエキシマレーザばかりでなく、ＡｒＦ、ＫｒＦ、Ｆ２エキシマレーザやＹＡＧレーザでもよい。凸レンズや凹レンズや蒲鉾型のレンズの組み合わせによる光学系にレーザビームを透過することにより、このエキシマレーザビームは強度９５％以上のエネルギー均一性が±５％以下である領域が１８．５ｍｍある空間的なエネルギー分布を持つ。
【００２４】
実施例数は９つある。
【００２５】
まず、第１の実施例について説明する。
【００２６】
図２に示すように、信号側駆動回路ＸＣＲと走査側駆動回路ＹＣＲと表示領域ＤＳＳで構成されたアクティブマトリクス基板を図２（ａ）に示すように、基板をセットしてあるステージを走査しながら順次アニールし、図２（ｂ）に示すように基板上の全てのアクティブマトリクス基板形成領域のシリコン層を多結晶シリコン層にする。
【００２７】
図３は、アクティブマトリクス基板にエキシマレーザビームを照射する斜視図を示している。エキシマレーザビームＬＳＢの照射領域ＲＬＲの中に、アクティブマトリクス基板の信号側駆動回路ＸＤＲと走査側駆動回路ＹＤＲと表示領域ＤＳＳが入っている。エキシマレーザビームＬＳＢの境界は、個々のアクティブマトリクス基板の切断線ＤＣＬにある。
【００２８】
隣合うアクティブマトリクス基板へのエキシマレーザビームの照射の様子を断面図で図４の断面図に示す。ガラス基板ＧＬＳ上に酸化シリコン薄膜ＵＮＬとシリコン薄膜ＳＬＲを順次形成し、アクティブマトリクス基板領域ＲＬＣにエキシマレーザビームＬＳＲを照射する。エキシマレーザビームＬＳＲの照射領域は、図４のＲＬＲであるが、このうち、強度９５％以上のエネルギー強度でその均一性が±５％以下であるエネルギー領域はＲＭＸであり、この領域ＲＭＸの中にアクティブマトリクス基板領域ＲＬＣが入っている。レーザビームのエッジの影響を避けるため、アクティブマトリクス基板の形成領域ＲＬＣと隣のアクティブマトリクス基板のシリコン層に照射するエキシマレーザビームＬＳＲの照射領域ＲＬＲの距離ＤＲＣは０．５ｍｍある。このため、従来問題だったレーザビームの境界領域の微結晶シリコン薄膜の形成が回避されるので、アクティブマトリクス基板全体に渡って良好な多結晶シリコン薄膜が形成される。
【００２９】
この実施例のアクティブマトリクス基板の構成面積は１４７ｍｍ２であるので、レーザ発振器から基板までの光学系の透過率が７０％である場合、レーザ発振器エキシマレーザの出力は６００ｍＪ以上あれば十分である。
【００３０】
図１の薄膜トランジスタの形成工程の続きを説明する。
【００３１】
レーザ照射により形成されたアクティブマトリクス基板形成領域の多結晶シリコン層ＰＳＬを図１（ｃ）に示すようにリソグラフィー法によりパターニングする。
【００３２】
次に、図１（ｃ）に示すように、パターニングした多結晶シリコン層を覆うように、電子サイクロトロン共鳴化学減圧化学気相成長法により、薄膜トランジスタのゲート絶縁膜ＧＳＤになる酸化シリコン薄膜を１２０ｎｍの厚みで形成する。このゲート絶縁膜ＧＳＤの形成法は、上記の他に、常圧化学気相成長法、減圧化学気相成長法で形成された酸化シリコン薄膜でも本発明を利用することができる。
【００３３】
次に、多結晶シリコン薄膜ＰＳＬに重なるようにゲート絶縁膜ＧＳＤの上にゲート電極ＧＴＤを６００ｎｍの厚みで形成する。このゲート電極の材料は、不純物を含んだ半導体、あるいは金属、シリサイド、ポリアセチレン、ポリピロールなどの導電性物質である。次に、ソース・ドレイン領域を形成するため、多結晶シリコン薄膜ＰＳＬ中に不純物を注入ＩＭＰする。不純物の注入方法としては、質量分離式のイオン注入方法や、バケットタイプの質量非分離方式のイオン注入方法がある。Ｎ型トランジスタを形成する場合、前者のイオン注入方法では、３１Ｐ＋を３×１０１５ｃｍ２の注入量で、８０ｋｅＶのエネルギーで注入する。また、後者の質量比分離方式のイオン注入方法では、水素とホスヒンＰＨ３の混合ガスを反応ガスにして、８０ｋｅＶのエネルギーで多結晶シリコン薄膜ＰＳＬ中にイオン注入する。
【００３４】
一方、Ｐ型薄膜トランジスタの形成には、質量分離型のイオン注入法では１１Ｂ＋を３×１０１５ｃｍ２の量を多結晶シリコン薄膜ＰＳＬに注入する。一方質量非分離型のイオン注入法では、水素とジボランの混合ガスを反応ガスにして、Ｂ原子を３×１０１５ｃｍ２の濃度になるように多結晶シリコン薄膜中に注入する。
【００３５】
次に、図１（ｃ）で注入した不純物を３００から１０００℃の温度で熱処理して活性化する。この熱処理工程により、ソース領域ＳＣＲとドレイン領域ＤＲＲが形成される。
【００３６】
次に、ゲート電極ＧＴＤとゲート絶縁膜ＧＳＤを覆うように、酸化シリコン薄膜を５００ｎｍの厚みで層間絶縁膜ＩＳＤを被着形成し、ソース領域ＳＳＤとドレイン領域ＤＲＲ上に配線のためのスルーホールを形成する。表示領域の画素のスイッチング用の薄膜トランジスタのためには、アルミニウム材料でソース電極ＳＳＤを形成し、次に、ソース電極ＳＳＤを覆うように酸化シリコン薄膜あるいは耐熱性の有機薄膜でパッシベーション膜ＰＶＳを形成し、さらにこのパッシベーション膜に、配線用のスルーホールを形成し、ドレイン領域ＤＲＲに到達するようにドレイン電極ＴＥＤを形成する。
【００３７】
一方、駆動回路を構成する薄膜トランジスタのためには、層間絶縁膜ＩＳＤとゲート絶縁膜ＧＳＤにスルーホールを形成した後にアルミニウム材料でソース電極とドレイン電極と薄膜トランジスタ間の配線を同時に形成する。
【００３８】
適当にＰ型とＮ型の薄膜トランジスタを適当に配線で接続することによりＣＭＯＳ回路を構成する。
【００３９】
次に、第２の実施例について図面を参照しながら詳細に説明する。
【００４０】
上記の第１の実施例と同じように、ガラス基板ＧＬＳ上に酸化シリコン薄膜製のパッシベーション膜ＵＮＬを被着形成し、さらに、このパッシベーション膜ＵＮＬ上に、減圧化学気相成長法、電子サイクロトロン共鳴化学気相成長法、スパッタ法などによりシリコン薄膜ＳＬＲを被着形成する。
【００４１】
つぎに、エキシマレーザをシリコン薄膜ＳＬＲに照射して多結晶シリコン薄膜ＰＳＲを形成する。
【００４２】
このエキシマレーザビームの照射方法を図５から図７を示しながら説明する。
【００４３】
図５（ａ）に示すようにアクティブマトリクス基板形成領域ＡＬＣは、信号側駆動回路形成領域ＸＤＲと走査側駆動回路形成領域ＹＤＲと表示領域ＤＳＳで構成されている。まず、表示領域ＤＳＳにあるパターニングされたシリコン薄膜をエキシマレーザビームを照射して多結晶シリコン薄膜にする。図５（ｂ）のＰＤＳは、多結晶シリコン薄膜が形成された表示領域を示す。次に、信号側駆動回路形成領域ＸＤＲのシリコン薄膜を２７０ｍＪｃｍ−２のエネルギー強度のエキシマレーザビームを照射して結晶化する。図５（ｃ）のＰＸＤは、信号側駆動回路形成領域のシリコン薄膜が、レーザ照射によって多結晶シリコン薄膜になったことを示す。さらに、走査側駆動回路形成領域ＹＤＲのシリコン薄膜をエキシマレーザビームを照射して結晶化する。図５（ｄ）のＰＹＤは、走査側駆動回路形成領域のシリコン薄膜が、レーザ照射によって多結晶シリコン薄膜になったことを示す。
【００４４】
上述の実施例では走査側駆動回路形成領域ＹＤＲより信号側駆動回路形成領域ＸＤＲのシリコン薄膜を先にエキシマレーザを照射したが、走査側駆動回路形成領域のシリコン薄膜を先にエキシマレーザを照射して多結晶シリコン薄膜を形成しても良い。
【００４５】
この第２の実施例の、表示領域ＤＳＳ、信号線側駆動回路形成領域ＸＤＲ、走査線側駆動回路形成領域ＹＤＲのシリコン薄膜に照射するエキシマレーザのエネルギー強度の大きさは互いに同じである。
【００４６】
以上のエキシマレーザビームの照射により、アクティブマトリクス基板のシリコン薄膜が、石垣状の結晶形態である２００〜５００ｎｍの粒径の多結晶シリコン薄膜になる。
【００４７】
図６に、この図５に示す方法によるエキシマレーザビームの照射の斜視図を示す。図５（ｂ）に図６（ａ）が、図５（ｃ）に図６（ｂ）が、図５（ｃ）に図６（ｃ）がそれぞれ対応している。
【００４８】
このレーザビームの照射の様子を図６に模式的な基板断面図を使って説明する。
【００４９】
まず、ガラス基板ＧＬＳ上に、酸化シリコン薄膜ＵＮＬとシリコン薄膜ＳＬＲを順次を被着形成する。
【００５０】
次に、個々のアクティブマトリクス基板の表示領域ＲＬＣを充分覆うように、ＲＬＲの範囲でエキシマレーザビームＬＳＲを照射しシリコン薄膜を結晶化する。結晶化に必要なレーザビームのエネルギーが照射された領域ＲＭＸのみ結晶化し、多結晶シリコン薄膜ＰＳＬになる。
【００５１】
次に、図６（ｂ）に示すように、駆動回路形成領域ＲＬＲのシリコン薄膜にエキシマレーザビームＤＬＲを照射して、多結晶シリコン薄膜ＤＰＬを形成する。図７（ｂ）の領域ＲＬＣはエキシマレーザビームの照射領域であり、領域ＲＭＸは、シリコン薄膜が結晶化する領域である。領域ＲＬＲは実際に駆動回路が形成され、粒径が２００〜５００ｎｍ程度で結晶形態が石垣状にそろっている領域である。
【００５２】
このエキシマレーザビームの照射により、図７（ｃ）に示すアクティブマトリクス領域ＡＬＣのシリコン薄膜は、多結晶シリコン薄膜ＰＳＬ・ＤＰＬなる。また、隣合うアクティブマトリクス基板ＡＬＣの間隔ＰＴＣは、０．５〜２ｍｍ程度である。
【００５３】
この方法によれば、従来問題になっていた、レーザビームの照射境界で発生した微結晶シリコンの悪影響が回避でき、しかも、駆動回路と表示領域のそれぞれで一括にエキシマレーザビームの照射するので、非常に高品位の多結晶シリコン薄膜をアクティブマトリクス基板全体で得られる。
【００５４】
表示領域と信号側駆動回路、走査側駆動回路のエキシマレーザビームのシリコン薄膜上の照射エネルギー強度は同じである。表示領域と駆動回路の薄膜トランジスタの移動度が同じであれば、表示領域と駆動回路の設計が非常に簡単になる利点がある。
【００５５】
次に、第３の実施例について説明する。
【００５６】
エキシマレーザ照射の方法は上述の第２の実施例と同じである。
【００５７】
ただし、表示領域のシリコン薄膜へのエキシマレーザの照射強度と、信号線側駆動回路形成領域および走査側駆動回路形成領域のシリコン薄膜へのエキシマレーザの照射強度が異なる。
【００５８】
たとえば、表示領域の画素のスイチッチング素子に使う薄膜トランジスタを構成するシリコン薄膜の結晶化には、２００ｍＪｃｍ−２の強度のエキシマレーザビームを照射する。そのｎ型薄膜トランジスタの電気的特性は、移動度が１２ｃｍ２Ｖ−１ｓｅｃ−１であり、ゲート長１０μｍ、ゲート幅１０μｍの構造で、ソース電極に対してゲート電位が−１０Ｖ、ドレイン電位が４Ｖであるときのリーク電流が２ｘ１０−１２Ａリーク電流が著しく小さくなる。一方、駆動回路の薄膜トランジスタを構成するシリコン薄膜の結晶化には２７０ｍＪｃｍ−２のエネルギー強度で照射する。この駆動回路のｎ型薄膜トランジスタの電気的特性は、ゲート長１０μｍ、ゲート幅１０μｍの構造で、ソース電極に対してゲート電位が−１０Ｖ、ドレイン電位が４Ｖであるときのリーク電流が１ｘ１０−１１Ａであり、移動度が１００ｃｍ２Ｖ−１ｓｅｃ−１となる。
【００５９】
第１の実施例と同じように、ガラス基板ＧＬＳ上に酸化シリコン薄膜のパッシベーション膜ＵＮＬを被着形成し、さらに、この酸化シリコン薄膜上に、減圧化学気相成長法、電子サイクロトロン共鳴化学気相成長法、スパッタ法などによりシリコン薄膜を被着形成する。
【００６０】
つぎに、エキシマレーザをシリコン薄膜に照射して多結晶シリコン薄膜を形成する。
【００６１】
このエキシマレーザビームの照射方法は上述した第２の発明の図５から図７の説明と同じである。非常に高速な駆動回路を必要とするアクティブマトリクス基板を製造する場合に有効である。
【００６２】
この第２の実施例では、表示領域よりも駆動回路形成領域のシリコン薄膜の結晶化のレーザ強度が大きな場合を説明したが、逆に駆動回路形成領域より表示領域のシリコン薄膜の結晶化のレーザ強度が大きい場合でも良い。
【００６３】
次に、第３の実施例について説明する。
【００６４】
第２と第３の実施例の違いは、表示領域のシリコン薄膜に照射するエキシマレーザのエネルギー強度と、信号線側駆動回路形成領域のシリコン薄膜に照射するエネルギー強度と、走査線側駆動回路形成領域のシリコン薄膜に照射するエネルギー強度が、互いに異なる点である。
【００６５】
たとえば、表示領域の画素のスイチッチング素子に使う薄膜トランジスタを構成するシリコン薄膜の結晶化には、２００ｍＪｃｍ−２の強度のエキシマレーザビームを照射する。そのｎ型の薄膜トランジスタの電気的特性は、移動度が１２ｃｍ２Ｖ−１ｓｅｃ−１であり、ゲート長１０μｍ、ゲート幅１０μｍの構造で、ソース電極に対してゲート電位が−１０Ｖ、ドレイン電位が４Ｖであるときのリーク電流が２ｘ１０−１２Ａリーク電流が著しく小さくなる。一方、走査線側駆動回路の薄膜トランジスタを構成するシリコン薄膜の結晶化には２３０ｍＪｃｍ−２のエネルギー強度で照射する。このｎ型の薄膜トランジスタの電気的特性は、ゲート長１０μｍ、ゲート幅１０μｍの構造で、ソース電極に対してゲート電位が−１０Ｖ、ドレイン電位が４Ｖであるときのリーク電流が５ｘ１０−１２Ａであり、移動度が６０ｃｍ２Ｖ−１ｓｅｃ−１となる。さらに、信号線側駆動回路の薄膜トランジスタを構成するシリコン薄膜の結晶化には２７０ｍＪｃｍ−２のエネルギー強度で照射する。このｎ型の薄膜トランジスタの電気的特性は、ゲート長１０μｍ、ゲート幅１０μｍの構造で、ソース電極に対してゲート電位が−１０Ｖ、ドレイン電位が４Ｖであるときのリーク電流が１ｘ１０−１１Ａであり、移動度が１００ｃｍ２Ｖ−１ｓｅｃ−１となる。
【００６６】
このように、第３の実施例では、レーザ照射強度を変えてシリコン薄膜を結晶化して、利用目的に応じた特性の薄膜トランジスタを形成することができる。
【００６７】
次に、第４の実施例を説明する。
【００６８】
この実施例のポイントは、表示領域のシリコン薄膜のレーザ照射の結晶化は行わないが、駆動回路形成領域のシリコン薄膜をレーザビームの照射により結晶化することである。
【００６９】
まず、図８に示すように、ガラス基板ＧＬＳ上に酸化シリコン薄膜ＵＮＬを２００ｎｍ被着形成する。さらに、酸化シリコン薄膜ＵＮＬ上にシリコン薄膜を５０ｎｍの厚みで被着形成する。このシリコン薄膜は、モノシランを反応ガスにした減圧化学気相成長法で、温度５１０℃で形成する。さらに、６００℃８時間の窒素雰囲気中でいわゆる固相成長法でシリコン薄膜を多結晶化する。この方法で形成された多結晶シリコン薄膜ＳＰＣは、結晶形状が樹状であり、大きさが長径１μｍ程度の結晶となる。
【００７０】
次に、アクティブマトリクス基板の駆動回路形成領域の多結晶シリコン薄膜ＳＰＣにエキシマレーザビームＤＬＲを照射して結晶化する。ＸｅＣｌエキシマレーザを照射する場合には、このレーザビームの強度は多結晶シリコン薄膜上で２３０〜３００ｍＪｃｍ−２の間で選べば良い。このレーザビームの照射により、樹状の結晶形態である多結晶シリコン薄膜ＳＰＣは、石垣状の結晶形態である多結晶シリコン薄膜ＤＰＬに変化する。この石垣状の結晶は、結晶粒内の欠陥が少なく電子や正孔の移動度が高い。図８（ｂ）に示すように、レーザビームが照射される領域はＲＬＣであるが、多結晶シリコン薄膜ＳＰＣがレーザビームの照射により再結晶化する領域はＲＭＸであり、さらに、駆動回路が形成される領域はＲＬＲである。エキシマレーザビームの空間的なエネルギー分布は、特殊な光学系により図１７（ａ）に示すように、台形状になっているので、駆動回路が形成される領域のシリコン層に照射されるレーザビームのエネルギーは均一である。
【００７１】
図８（ｃ）に示すように、隣接するアクティブマトリクス基板が形成される領域ＡＬＣの間隔は、ＰＴＣであり、その幅は５００μｍから２ｍｍである。
【００７２】
図９にエキシマレーザビームの照射方法を平面図で示した。
【００７３】
図９（ａ）に示すように、ガラス基板ＧＬＳ上の信号側駆動回路ＸＤＲと走査側駆動回路ＹＤＲと表示領域ＤＳＳに形成されたシリコン薄膜を、６００℃の温度で８時間の時間をかけて、図９（ｂ）に示すように多結晶シリコン薄膜ＳＰＣを形成する。次に、図１０（ａ）の斜視図に示すように、信号側駆動回路形成領域ＸＤＲの多結晶シリコン薄膜ＳＰＣにエキシマレーザビームを照射して、再結晶化して図９（ｃ）に示すように多結晶シリコン薄膜ＳＸＤを形成する。次に、図１０（ｂ）の斜視図に示すように走査側駆動回路形成領域ＹＤＲの多結晶シリコン薄膜ＳＰＣにエキシマレーザビームを照射して、再結晶化して図９（ｄ）に示すように多結晶シリコン薄膜ＳＹＤを形成する。
【００７４】
上述の実施例では走査側駆動回路形成領域より信号側駆動回路形成領域のシリコン薄膜を先にエキシマレーザを照射したが、走査側駆動回路形成領域のシリコン薄膜を先にエキシマレーザを照射して多結晶シリコン薄膜を形成しても良い。
【００７５】
これによって、表示領域のシリコン薄膜は固相成長法により形成された多結晶シリコン薄膜であるが、駆動回路のシリコン薄膜はレーザ照射により形成された多結晶シリコン薄膜になる。
【００７６】
石垣状の粒径２００〜３００ｎｍの多結晶シリコン薄膜の形成以後のアクティブマトリクス基板の工程は、第１の実施例と同じである。
【００７７】
次に第５の実施例を説明する。
【００７８】
この実施例は、レーザ照射によるシリコン薄膜の結晶化において、走査側駆動回路形成領域と信号側駆動回路形成領域のレーザ照射強度が、第４の実施例と異なる場合である。
【００７９】
次にさらに、本発明の第６の実施例を説明する。
【００８０】
図１１に示すように、１枚のガラス基板上に１２個のアクティブマトリクス基板ＡＬＣを製作する場合について説明する。
【００８１】
まず、上記の実施例と同じように、ガラス基板に酸化シリコン膜によるパッシベーション膜を形成し、このパッシベーション膜状に、シリコン膜を形成する。シリコン薄膜の形成方法としては、減圧化学気相成長法、プラズマ化学気相成長法、蒸着法、スパッタ法などの方法がある。シリコン薄膜の厚みは５０ｎｍである。図１１の実施例では、表示部の上辺と下辺に信号側駆動回路を形成し、左辺と右辺に走査側駆動回路を形成する。この信号側駆動回路と走査側駆動回路を一括して、ＸｅＣｌエキシマレーザを図１１（ａ）の領域ＲＬＲに照射する。このとき表示領域のシリコン薄膜にはレーザビームを照射しない。また、このレーザビームの照射領域と非照射領域の境界は、駆動回路と表示領域の間に存在する。
【００８２】
５０ｎｍのシリコン薄膜にＸｅＣｌエキシマレーザを照射して、粒径３００ｎｍ以上の良質な多結晶シリコン膜を形成するには、シリコン薄膜表面で２４０〜２７０ｍＪｃｍ−２のエネルギーでよい。レーザ照射領域の面積が２．４ｃｍ２であれば、５８０〜６５０ｍＪのレーザビームのエネルギーが有れば良い。このレーザビームの照射により、図１１（ｂ）に示すように信号側駆動回路形成領域の多結晶シリコン膜ＰＸＤと走査側行動回路の多結晶シリコン膜ＰＹＤが形成される。
【００８３】
このレーザービームの照射は、シリコン薄膜のパターニング後に行う。
【００８４】
次に、図１２（ａ）に示すように、図１１（ｂ）に示したように駆動回路形成領域の多結晶シリコン膜を形成した後に、表示領域のシリコン薄膜を結晶化するためＸｅＣｌエキシマレーザを照射する。このエキシマレーザの照射でも、レーザビームの照射領域ＲＬＲと非照射領域の境界は、駆動回路形成領域と表示領域の間にある。表示領域の多結晶シリコン膜を形成するためのレーザビームの強度は、駆動回路形成領域と同じでも良いが、表示領域の画素のスイッチングする薄膜トランジスタの性能によっては、駆動回路形成領域の照射強度と異なってもよい。
【００８５】
このレーザービームの照射は、シリコン薄膜のパターニング後に行う。
【００８６】
図１１と図１２の様に、シリコン薄膜の結晶化を駆動回路形成領域と表示領域で別々にレーザ照射して実施したが、次の第７の実施例に説明する図１３と図１４の様に照射しても良い。
【００８７】
図１３（ａ）に示すように、信号側駆動回路形成領域と表示領域のシリコン薄膜を一括して、ＸｅＣｌエキシマレーザを照射して多結晶シリコン膜を形成する。個のレーザビームの照射の際にもレーザビームの照射領域ＲＬＲと非照射領域の境界は、表示領域と走査側駆動回路形成領域の間にあり、表示領域や駆動回路形成領域には存在しない。このレーザ照射により図１３（ｂ）に示すように、信号側駆動回路形成領域の多結晶シリコン膜ＰＸＤと表示領域の多結晶シリコン膜ＰＤＳが形成される。次に図１４（ａ）に示すように、走査側駆動回路形成領域ＹＤＲにレーザビームを照射して、図１４（ｂ）に示すように多結晶シリコン膜ＰＹＤを形成する。このレーザビームの照射領域ＲＬＲと非照射領域の境界は、走査側駆動回路形成領域と表示領域の間に存在する。
【００８８】
この図１３と図１４のレーザビームの照射によるアクティブマトリクス基板の多結晶シリコン膜の形成方法では、信号側駆動回路形成領域と表示領域のシリコン薄膜を一括してレーザビームを照射する事により多結晶シリコン膜を形成したが、走査側駆動回路と表示領域のシリコン膜を一括してレーザビームを照射して多結晶シリコン膜を形成してもよい。
【００８９】
この図１３と図１４の方法では、信号側駆動回路を構成する薄膜トランジスタと表示領域の画素のスイッチング素子である薄膜トランジスタの性能が同じ場合に、非常に便利な方法である。
【００９０】
さらに、この図１３と図１４の方法によるレーザービームの照射は、シリコン薄膜のパターニング後に行う。
【００９１】
信号側駆動回路と走査側駆動回路がそれぞれ１つずつ内蔵されたアクティブマトリクス基板の場合でも本発明を実施する事が出来る。
【００９２】
以上の発明では、１つの表示領域に２つずつの信号側駆動回路と走査側駆動回路が構成された実施例を説明したが、次の第８の実施例のように、１つの表示領域に対し１つずつの信号側駆動回路と走査側駆動回路が構成された場合でも本発明を利用することができる。
【００９３】
図１５（ａ）に示すように信号側駆動回路形成領域ＸＤＲと走査側駆動回路形成領域ＹＤＲを一括して、ＸｅＣｌエキシマレーザを照射して多結晶シリコン膜を形成する。このとき表示領域のシリコン薄膜にはレーザビームを照射しない。レーザビームの照射領域ＲＬＲと非照射領域の境界は表示領域と、それぞれの駆動回路形成領域の間に存在する。このレーザビームの照射により、図１５（ｂ）に示すように信号側駆動回路の多結晶シリコン膜ＰＸＤと走査側駆動回路の多結晶シリコン膜ＰＹＤが形成される。
【００９４】
次に、図１６（ａ）に示すように表示領域のシリコン薄膜にＸｅＣｌエキシマレーザを照射して結晶化するこのレーザビームの照射領域ＲＬＲと非照射領域の境界は、表示領域と駆動回路形成領域の間に存在する。
【００９５】
以上の第６から第８の実施例により、駆動回路形成領域と表示領域に、きわめて均一性が高く、粒径が３００ｎｍ程度の欠陥が少ない良質な多結晶シリコン膜が形成される。
【００９６】
よって、本発明の方法ではエキシマレーザビームの照射により、高移動度の薄膜トランジスタによって構成された駆動回路を内蔵する液晶表示対応のアクティブマトリクス基板を製造する事が出来る。
【００９７】
【発明の効果】
レーザアニールで結晶化したシリコン薄膜を利用した薄膜トランジスタの特性は、移動度で１００ｃｍ２Ｖ−１ｓ−１以上の特性が得られるのにも関わらず、従来の方法では移動度が６０ｃｍ２Ｖ−１ｓ−１程度に低下し、レーザアニール法によるシリコン薄膜結晶化の利点を損なう欠点があった。
【００９８】
しかし、本発明では、パルスレーザビームを走査して照射領域を重ねる方法で発生する微結晶シリコンの影響がなく、結晶粒径が大きく結晶欠陥がない高品質の多結晶シリコン薄膜がアクティブマトリクス基板の作製領域全体で均一に得られる。従って、レーザアニールの利点を生かした１００ｃｍ２Ｖ−１ｓ−１以上の移動度の薄膜トランジスタで構成された駆動回路を内蔵し、高速で画素をスイッチングできるアクティブマトリクス基板を製造できる。
【００９９】
本発明のように、アクティブマトリクス基板を一括して、あるいは表示領域、駆動回路領域を一括してエキシマレーザビームによりシリコン薄膜を結晶化できると、表示領域全体に渡って均一な表示でさらに、低圧電源で誤動作しない高速駆動の駆動回路を内蔵するアクティブマトリクス基板を製造できる。
【０１００】
リーク電流が極めて小さい表示領域の画素のスイッチング素子である薄膜トランジスタと、高速動作の駆動回路を内蔵する本発明のアクティブマトリクス基板は画素が１０００個ｃｍ−２以上ある高密度で、高精細であり、高品位の表示が可能となる。
【図面の簡単な説明】
【図１】本発明のアクティブマトリクス基板製造工程図。
【図２】本発明のアクティブマトリクス基板製造工程図。
【図３】本発明のアクティブマトリクス基板製造工程図。
【図４】本発明のアクティブマトリクス基板製造工程図。
【図５】本発明のアクティブマトリクス基板製造工程図。
【図６】本発明のアクティブマトリクス基板製造工程図。
【図７】本発明のアクティブマトリクス基板製造工程図。
【図８】本発明のアクティブマトリクス基板製造工程図。
【図９】本発明のアクティブマトリクス基板製造工程図。
【図１０】本発明のアクティブマトリクス基板製造工程図。
【図１１】本発明のアクティブマトリクス基板製造工程図。
【図１２】本発明のアクティブマトリクス基板製造工程図。
【図１３】本発明のアクティブマトリクス基板製造工程図。
【図１４】本発明のアクティブマトリクス基板製造工程図。
【図１５】本発明のアクティブマトリクス基板製造工程図。
【図１６】本発明のアクティブマトリクス基板製造工程図。
【図１７】エキシマレーザビームのエネルギー分布図。
【図１８】従来のレーザアニールによる多結晶シリコンの製造図。
【符号の説明】
ＡＤＲ…レーザビームの照射境界
ＡＬＣ…アクティブマトリクス基板形成領域
ＤＣＬ…アクティブマトリクス基板切断線
ＤＬＲ…エキシマレーザビーム
ＤＰＬ…駆動回路形成領域の多結晶シリコン薄膜
ＤＲＣ…アクティブマトリクス基板形成領域と、隣のアクティブマトリックス基板形成領域のシリコン薄膜を結晶化するためのレーザビームの照射領域との距離ＤＲＲ…ドレイン領域
ＤＳＳ…表示領域
ＦＬＳ…図５の方法による１回目のエキシマレーザビームの照射
ＦＰＬ…１回目のエキシマレーザビームの照射で形成された多結晶シリコン薄膜
ＦＳＰ…１パルス目のレーザビーム照射領域
ＧＬＳ…ガラス基板
ＧＳＤ…ゲート絶縁膜
ＧＴＤ…ゲート電極
ＩＭＰ…イオン注入
ＩＳＤ…第一の層間絶縁膜
Ｌｓ…レーザビーム走査ピッチ
ＬＳＢ…エキシマレーザビーム
ＬＳＲ…レーザ照射
Ｌｖ …１回目と２回目のエキシマレーザビームの照射領域の重なり幅
ＭＣＲ…エキシマレーザビームの境界領域の照射で形成された微結晶シリコン薄膜
ＮＳＰ…Ｎパルス目のレーザビーム照射領域
ＰＣＲ…大粒径の結晶粒で構成された多結晶シリコン薄膜
ＰＤＳ…表示領域の多結晶シリコン薄膜
ＰＳＬ…多結晶シリコン薄膜
ＰＴＣ…隣接アクティブマトリクス基板距離
ＰＶＳ…パッシベーション膜
ＰＹＤ…走査線側駆動回路形成領域の多結晶シリコン薄膜
ＰＸＤ…信号線側駆動回路形成領域の多結晶シリコン薄膜
ＲＬＣ…アクティブマトリクス基板形成領域
ＲＬＲ…レーザビーム照射領域
ＲＭＸ…多結晶シリコン薄膜形成領域
ＳＣＲ…ソース領域
ＳＬＲ…シリコン薄膜
ＳＬＳ…図５の方法による２回目のエキシマレーザビームの照射
ＳＰＣ…固相成長法により形成された多結晶シリコン薄膜
ＳＰＬ…２回目のエキシマレーザビームの照射で形成された多結晶シリコン薄膜
ＳＳＤ…ソース電極
ＳＳＰ…２パルス目のレーザビーム照射領域
ＴＥＤ…画素電極
ＵＮＬ…パッシベーション膜
ＸＤＲ…信号線側駆動回路形成領域
ＹＤＲ…走査線側駆動回路形成領域
Claims (4)
- 各々が表示領域及び駆動回路を備えた複数のアクティブマトリクスを、一枚のガラス基板に製造するアクティブマトリクス基板の製造方法であって、
前記ガラス基板上にシリコン薄膜を形成する工程と、
しかる後にエネルギービームの照射領域と非照射領域との境界が前記駆動回路の形成領域及び前記表示領域に掛からない状態で、前記エネルギービ−ムの照射領域を前記表示領域に照射することにより前記表示領域にあるシリコン薄膜を結晶化する工程と、
エネルギービームの照射領域と非照射領域との境界が前記駆動回路の形成領域及び前記表示領域に掛からない状態、かつ、前記境界が前記アクティブマトリクス基板の切断線に存在する状態で、前記エネルギービ−ムの照射領域を前記駆動回路の形成領域に照射することにより前記駆動回路の形成領域にあるシリコン薄膜を結晶化する工程とを含み、
前記駆動回路の形成領域のシリコン薄膜を結晶化させるエネルギービームのレーザ強度と、前記表示領域のシリコン薄膜を結晶化させるエネルギービームのレーザ強度とが異なることを特徴とするアクティブマトリクス基板の製造方法。 - 各々が表示領域及び信号側駆動回路と走査側駆動回路を含む複数の駆動回路を備えた複数のアクティブマトリクスを、１枚のガラス基板に製造するアクティブマトリクス基板の製造方法であって、
前記ガラス基板上にシリコン薄膜を形成する第１の工程と、
しかる後に前記信号側駆動回路と前記走査側駆動回路を含む複数の駆動回路の形成領域に対して一括してエネルギービームを照射する第２の工程と、
前記表示領域に対してエネルギービームを照射する第３の工程と、を含み、
前記第２の工程において、前記エネルギービームの照射領域と非照射領域との境界が、前記表示領域及び前記複数の駆動回路の形成領域の間に存在する状態、かつ、前記境界が前記アクティブマトリクス基板の切断線に存在する状態で、前記エネルギービ−ムを信号側駆動回路と走査側駆動回路を含む前記複数の駆動回路の形成領域に対して一括して照射することにより、前記複数の駆動回路の形成領域にあるシリコン薄膜を結晶化させ、
前記第３の工程において、前記エネルギービームの照射領域と非照射領域との境界が、前記表示領域及び前記複数の駆動回路の形成領域の間に存在する状態で、前記エネルギービ−ムを前記表示領域に対して照射することにより、前記表示領域にあるシリコン薄膜を結晶化させることを特徴とするアクティブマトリクス基板の製造方法。 - 各々が表示領域及び信号側駆動回路と走査側駆動回路を含む複数の駆動回路を備えた複数のアクティブマトリクスを、１枚のガラス基板に製造するアクティブマトリクス基板の製造方法であって、
前記ガラス基板上にシリコン薄膜を形成する第１の工程と、
しかる後に前記信号側駆動回路の形成領域と前記表示領域に対して一括してエネルギービームを照射する第２の工程と、
前記走査側駆動回路の形成領域に対してエネルギービームを照射する第３の工程と、を含み、
前記第２の工程において、前記エネルギービームの照射領域と非照射領域との境界が、前記表示領域及び前記走査側駆動回路の形成領域の間に存在する状態、かつ、前記境界が前記アクティブマトリクス基板の切断線に存在する状態で、前記エネルギービ−ムを前記信号側駆動回路の形成領域と前記表示領域に対して一括して照射することにより、前記信号側駆動回路の形成領域と前記表示領域にあるシリコン薄膜を結晶化させ、
前記第３の工程において、前記エネルギービームの照射領域と非照射領域との境界が、前記表示領域及び前記走査側駆動回路の形成領域の間に存在する状態、かつ、前記境界が前記アクティブマトリクス基板の切断線に存在する状態で、前記エネルギービ−ムを前記走査側駆動回路の形成領域に対して照射することにより、前記走査側駆動回路の形成領域にあるシリコン薄膜を結晶化させることを特徴とするアクティブマトリクス基板の製造方法。 - 請求項１乃至３のいずれかに記載のアクティブマトリクス基板の製造方法を用いて液晶ディスプレイを製造すること、
を特徴とする液晶ディスプレイの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4409493A JP3599355B2 (ja) | 1993-03-04 | 1993-03-04 | アクティブマトリクス基板の製造方法及び液晶ディスプレイの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4409493A JP3599355B2 (ja) | 1993-03-04 | 1993-03-04 | アクティブマトリクス基板の製造方法及び液晶ディスプレイの製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001256896A Division JP3467698B2 (ja) | 2001-08-27 | 2001-08-27 | アクティブマトリクス基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06260502A JPH06260502A (ja) | 1994-09-16 |
| JP3599355B2 true JP3599355B2 (ja) | 2004-12-08 |
Family
ID=12682039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4409493A Expired - Lifetime JP3599355B2 (ja) | 1993-03-04 | 1993-03-04 | アクティブマトリクス基板の製造方法及び液晶ディスプレイの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3599355B2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100321541B1 (ko) | 1994-03-09 | 2002-06-20 | 야마자끼 순페이 | 능동 매트릭스 디스플레이 장치의 작동 방법 |
| US6723590B1 (en) | 1994-03-09 | 2004-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for laser-processing semiconductor device |
| US6555449B1 (en) | 1996-05-28 | 2003-04-29 | Trustees Of Columbia University In The City Of New York | Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication |
| JPH11219133A (ja) * | 1998-02-02 | 1999-08-10 | Tdk Corp | 画像表示装置 |
| US6872607B2 (en) | 2000-03-21 | 2005-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| KR100796755B1 (ko) * | 2001-09-25 | 2008-01-22 | 삼성전자주식회사 | 다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및그의 제조 방법 |
| US7622370B2 (en) * | 2002-08-19 | 2009-11-24 | The Trustees Of Columbia University In The City Of New York | Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and a structure of such film regions |
| TWI331803B (en) | 2002-08-19 | 2010-10-11 | Univ Columbia | A single-shot semiconductor processing system and method having various irradiation patterns |
| TWI359441B (en) | 2003-09-16 | 2012-03-01 | Univ Columbia | Processes and systems for laser crystallization pr |
| US7164152B2 (en) | 2003-09-16 | 2007-01-16 | The Trustees Of Columbia University In The City Of New York | Laser-irradiated thin films having variable thickness |
| TWI351713B (en) | 2003-09-16 | 2011-11-01 | Univ Columbia | Method and system for providing a single-scan, con |
| WO2005034193A2 (en) | 2003-09-19 | 2005-04-14 | The Trustees Of Columbia University In The City Ofnew York | Single scan irradiation for crystallization of thin films |
| US7645337B2 (en) | 2004-11-18 | 2010-01-12 | The Trustees Of Columbia University In The City Of New York | Systems and methods for creating crystallographic-orientation controlled poly-silicon films |
| US8221544B2 (en) | 2005-04-06 | 2012-07-17 | The Trustees Of Columbia University In The City Of New York | Line scan sequential lateral solidification of thin films |
| TW200733240A (en) | 2005-12-05 | 2007-09-01 | Univ Columbia | Systems and methods for processing a film, and thin films |
| WO2009039482A1 (en) | 2007-09-21 | 2009-03-26 | The Trustees Of Columbia University In The City Of New York | Collections of laterally crystallized semiconductor islands for use in thin film transistors |
| TWI418037B (zh) | 2007-09-25 | 2013-12-01 | Univ Columbia | 藉由改變形狀、大小或雷射光束在製造於橫向結晶化薄膜上之薄膜電晶體元件中產生高一致性的方法 |
| WO2009067688A1 (en) | 2007-11-21 | 2009-05-28 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preparing epitaxially textured polycrystalline films |
| JP5443377B2 (ja) | 2007-11-21 | 2014-03-19 | ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | エピタキシャルに配向された厚膜を調製するための調製システムおよび方法 |
| US8012861B2 (en) | 2007-11-21 | 2011-09-06 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preparing epitaxially textured polycrystalline films |
| WO2009111340A2 (en) | 2008-02-29 | 2009-09-11 | The Trustees Of Columbia University In The City Of New York | Flash lamp annealing crystallization for large area thin films |
| US8802580B2 (en) | 2008-11-14 | 2014-08-12 | The Trustees Of Columbia University In The City Of New York | Systems and methods for the crystallization of thin films |
| US8440581B2 (en) | 2009-11-24 | 2013-05-14 | The Trustees Of Columbia University In The City Of New York | Systems and methods for non-periodic pulse sequential lateral solidification |
| US9087696B2 (en) | 2009-11-03 | 2015-07-21 | The Trustees Of Columbia University In The City Of New York | Systems and methods for non-periodic pulse partial melt film processing |
| US9646831B2 (en) | 2009-11-03 | 2017-05-09 | The Trustees Of Columbia University In The City Of New York | Advanced excimer laser annealing for thin films |
-
1993
- 1993-03-04 JP JP4409493A patent/JP3599355B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06260502A (ja) | 1994-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3599355B2 (ja) | アクティブマトリクス基板の製造方法及び液晶ディスプレイの製造方法 | |
| JP4403599B2 (ja) | 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法 | |
| JP3503427B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100627181B1 (ko) | 박막 반도체 장치의 제조 방법, 표시 장치의 제조 방법,박막 트랜지스터의 제조 방법 및 반도체 박막의 형성 방법 | |
| US7816196B2 (en) | Laser mask and crystallization method using the same | |
| US7352002B2 (en) | Semiconductor device including semiconductor thin films having different crystallinity, substrate of the same, and manufacturing method of the same, and liquid crystal display and manufacturing method of the same | |
| JP2003092262A (ja) | 多結晶化用マスク及びこれを利用した多結晶薄膜トランジスタの製造方法 | |
| JP2004214615A (ja) | 非晶質シリコン膜の結晶化方法及び非晶質シリコンの結晶化用マスク、並びにアレイ基板の製造方法 | |
| JP2005005410A (ja) | 結晶性薄膜及びその製造方法、該結晶性薄膜を用いた素子、該素子を用いて構成した回路、並びに該素子もしくは該回路を含む装置 | |
| JP3467698B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP2003100629A (ja) | 半導体装置及びその製造方法 | |
| US6621101B2 (en) | Thin-film transistor | |
| JP2003133253A (ja) | レーザー処理装置並びに半導体装置の作製方法 | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH09213965A (ja) | 半導体装置の製造方法 | |
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| US20030059989A1 (en) | Method of manufacturing a thin-film transistor comprising a recombination center | |
| JP2000068515A (ja) | 薄膜半導体装置の製造方法 | |
| JP3244518B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP2000340506A (ja) | 半導体薄膜結晶化方法及びレーザ照射装置 | |
| EP1509948B1 (en) | Manufacture of active matrix display devices | |
| JP2001067019A (ja) | アクティブマトリクス基板及びアクティブマトリクス基板の製造方法 | |
| JP3413709B2 (ja) | 表示用薄膜半導体装置の製造方法 | |
| KR100990571B1 (ko) | 매트릭스 디스플레이 장치용 액티브 플레이트 및 그 제조방법 | |
| JPH1117190A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040603 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040712 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040914 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |