JP3597740B2

JP3597740B2 - Cold cathode and method of manufacturing the same

Info

Publication number: JP3597740B2
Application number: JP32003099A
Authority: JP
Inventors: 博大木; 雅夫浦山
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1999-11-10
Filing date: 1999-11-10
Publication date: 2004-12-08
Anticipated expiration: 2019-11-10
Also published as: JP2001143601A

Description

【０００１】
【産業上の利用分野】
本発明は、セラミック基板上に形成された炭素材料からなる電子源を有する冷陰極及びその製造方法に関する。
【０００２】
【従来の技術】
陰極線管のように大きな熱エネルギを与えて熱電子放出を起こすのではなく、強電界を印加することにより冷電子を放出する冷陰極の研究・開発が、デバイス面、材料面の両面において盛んに行われている。材料面においては、近年、円筒状に巻いたグラファイト層が入れ子状になったカーボンナノチューブ（以下、適宜ＣＮＴと略記する）が発見され（Ｓ．Ｉｉｊｉｍａ，Ｎａｔｕｒｅ，３５４，５６．１９９１）、様々な電子デバイスとしての応用が期待されている。
【０００３】
例えば、このようなＣＮＴを用いたデバイスとしては、図９に示すような構造のものが知られている（特開平１０−１２１２４号公報参照）。この公報に記載のものは、ガラス基板１００上にアルミニウム層１０１を介してアルミナの陽極酸化皮膜１０２を有し、この陽極酸化皮膜１０２の細孔１０３中にＣＶＤ法でＣＮＴを選択成長させることで、３極管構成の電界放出電子源１０４を形成している。
【０００４】
【発明が解決しようとする課題】
しかしながら、図９に示すような３極管構成の電界放出電子源は、ＸＹマトリクスで電子源１０４をアドレスすることができないという問題があった。
また、ＣＶＤ法でＣＮＴを選択成長する時の成長温度がアルミニウムの融点よりも高く、ＣＮＴにダメージを与えてしまうという問題があった。
【０００５】
さらに、ＣＮＴからなる電子源１０４は陽極酸化皮膜の細孔１０３中に一つしか形成されないため、例えば、ダストの存在でゲート電極と電子源の間で容易に短絡してしまうという問題もあった。
本発明は、このような問題に鑑みてなされたものであって、高耐熱性のセラミック基板を用いた信頼性の高い、かつＸＹアドレス可能な冷陰極及びその製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明の冷陰極は、耐熱性を有するセラミック材料からなる支持基板と耐熱性を有するセラミック材料からなるゲート絶縁層の間にカソード電極が埋め込まれ、前記ゲート絶縁層上にゲート電極が配設され、前記ゲート電極と前記ゲート絶縁層に対して前記カソード電極上に開口したホールが形成され、該ホール内部に前記カソード電極に形成された電子源が充填されていることを特徴とする。
【０００７】
前記ゲート電極と前記ゲート絶縁層との間にゲート絶縁補助層を介在させていることで、セラミック材料と金属材料との確実な積層構造が得られる。
また、前記ゲート絶縁層か２層以上の多層セラミック材料で構成され、最上層のゲート絶縁層のホール径が下層のゲート絶縁層のホール径よりも大きく形成されていることで、電子源とゲート電極の短絡を防止することができる。
【０００８】
また、前記カソード電極の前記ホールの底部の部分が凹形状であることで、電子源とゲート電極の短絡を防止できる。
また、前記電子源と前記カソード電極との間にバインディング材料が設けられていることで、電子源が剥離して発生するダストを防止し、寿命を向上する。
【０００９】
また、前記電子源が、アルミニウムの陽極酸化皮膜中に形成されていることで、微細加工工程が不要になると共に、微細孔内に電子源が集積し、輝度ムラを低減できる。
【００１０】
また、前記電子源が、前記陽極酸化皮膜から突出して前記ゲート電極近傍まで達すると共に、前記陽極酸化皮膜中の微細孔で保持されていることで、単純な冷陰極構造が実現でき、また簡便な製造方法となり、製造歩留り、デバイス寿命が向上し、高密度に集積した冷陰極を提供できた。
【００１１】
また、前記電子源が、カーボンナノチューブ、グラファイト、ダイアモンド、ダイヤモンドライクカーボン、アモルファスカーボンのいずれか、又はこれらの混合物で構成される炭素材料であることで、動作真空度の提言、耐イオン衝撃性に優れる冷陰極を提供できた。
【００１２】
また、前記セラミック材料がアルミナまたはアルミナとシリカの混合物で構成されていることで、電子源の成長温度でデバイス構造にダメージを与えない冷陰極を提供できた。
また、前記カソード電極が、ニッケル、コバルト、鉄等の金属触媒を被覆又は混在して構成されていることで、電子源を選択的に成長可能な冷陰極を提供できた。
【００１３】
本発明の冷陰極の製造方法は、耐熱性を有するセラミック材料からなる支持基板上にカソード電極を挟んで耐熱性を有するセラミック材料からなるゲート絶縁層を貼り合わせる工程と、前記ゲート絶縁層上にゲート電極を形成する工程と、ゲート絶縁層及びゲート電極に前記カソード電極上に貫通するホールを形成する工程と、前記ホールの領域の前記カソード電極に電子源を形成する工程と、を含むことを特徴とする。
【００１４】
また、前記ゲート電極及び前記ホールの領域のカソード電極にアルミニウム層を形成する工程と、前記アルミニウム層を陽極酸化して細孔を有する陽極皮膜を形成する工程と、前記陽極酸化皮膜のバリア層を除去する工程と、前記細孔に選択的に前記電子源を形成する工程と、を含むことで、アルミニウムの陽極皮膜を用いることにより、ホール直径が０．１μｍ以下の微細孔が集積した画素の形成が可能となる。
【００１５】
また、前記ホールの領域のカソード電極に凹形状を形成する工程と、前記凹形状の部分に選択的に電子源を形成する工程と、を含むことで、凹形状のカソード電極を形成することにより、電子源とゲート電極の短絡防止が可能となる。
また、前記カソード電極上にバインディング層を形成し、該バインディング層をメルトして前記電子源の底部を覆う工程を含むことで、電子源の付着を強力にすることができる。
【００１６】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の好適な実施の形態について詳細に説明する。
第１の実施の形態
図１は、本発明の冷陰極の第１の実施の形態の冷陰極の斜視図であり、図２は図１の分解斜視図である。本実施の形態の冷陰極は、フィールドエミッションディスプレイ（以下、ＦＥＤという）に適用した例である。このようなＦＥＤの基本構成は、冷陰極ランプ、液晶デバイスのバックライト、及び蛍光表示管と同様である。すなわち、冷陰極ランプは電子放出領域（画素）をアドレスする必要がなく、ゲート電極及びカソード電極が単純な平板でよい。また、液晶デバイスのバックライト及びＦＥＤはゲート電極及びカソード電極をラインに分割してアドレスする必要があると共に、ＦＥＤはゲート電極とカソード電極を直交するように配設する。更に、蛍光表示管はセグメントに対応したゲート電極及びカソード電極を配設する。本発明の冷陰極は、これらすべての電子デバイスに利用可能である。
【００１７】
図１及び図２において、本実施の形態の冷陰極Ａは、セラミック材料からなりバックプレートの背面側より、フェイスプレートを指示する支持基板１と、スキャン側ドライバより順次走査電圧を印加するためのカソード電極２と、カソード電極２とゲート電極５を電気的に絶縁すると共に、ホール１５を形成するためのゲート絶縁層３と、電界放出するための電子源４と、データ側ドライバより水平ライン分の画像データを印加するためのゲート電極５とを順次積層した積層構造を有する。
【００１８】
前記支持基板１とゲート絶縁層３の間には、ライン状のカソード電極（配線）２が埋め込まれている。ＦＥＤの駆動を制御するコントローラは、スキャン側ドライバに対して垂直方向にスキャンが行われるように制御し、その結果、スキャン側ドライバはカソード電極２のラインそれぞれに対して順次走査電圧を印加する。
【００１９】
一方、ゲート電極５は、ゲート絶縁層３上にゲート絶縁層３と交差するようにライン状に配設され、コントローラはデータ側にドライバから出力される水平ライン分の画像データをゲート電極５のラインに印加する。電子放出領域、すなわち、画素Ｇはカソード電極２ラインとゲート電極５ラインが交差する位置に設けられ、ＸＹマトリックス上でアドレスされる。画素内には、一つ又は二つ以上のホール１５が形成され、ホール１５はゲート電極５の開口部である第１ホール１５ａと、ゲート絶縁層３を貫通してカソード電極２に達する第２ホールとから構成されている（図２参照）。また、ホール１５の内部には、カソード電極２と電気的に接続する電子源（アレイ）４が多数集積され、ＸＹアドレスされた電子源４からはトンネリングで電子を放出する。
【００２０】
また、必要に応じて、放出電子を集束するための集束電極を本実施の形態のＦＥＤに具備することか可能である。すなわち、ゲート電極５上に層間絶縁層を積層し、その層間絶縁層上に集束電極を積層する。この時、層間絶縁層及び集束電極は、デバイス設計に従い、所望のホール又はスリットを形成する。
【００２１】
このような積層構造で構成した本実施の形態のＦＥＤの基本動作を実験的に確認した。この実験では、簡便にＤＣ電源を用い、図１に示すようなフェイスプレートの透明電極（アノード電極）７に被着した蛍光体６の発光強度を観測した。対角が５インチ、画素数が３２０×２４０（ＱＶＧＲ）ドットのＦＥＤを試作し、基本動作を確認した。カソード電極２を接地し、アノード電極７に５ＫＶ印加し、ゲート電極５に２０〜３０Ｖ程度印加した。カソード電極２とゲート電極５でＸＹアドレスされた画素の電子源４は電界放出し、アノード電極７上の蛍光体を発光させた。また、ゲート電極５すべてに電圧を印加（全白の状態）したところ、エミッション電流は５〜１０ｍＡ／ｃｍ^２程度得られ、発光輝度は１００００ｃｄ／ｍ^２程度であった。
【００２２】
次に、上記第１の実施の形態の冷陰極の製造工程を図３により説明する。
まず、図３（ａ）に示すように、支持基板１と、カソード電極（配線）２と、ゲート絶縁層３とを例えば静電接着法により貼り合わせる。ゲート絶縁層３には、予め角形の第２ホール１５ｂが形成されている。支持基板１及びゲート絶縁層３の材質は、５００〜８００℃程度の耐熱性を有するセラミック材料が使用される。５００〜８００℃程度の耐熱性を有するセラミック材料としては、アルミナ、又はアルミナとシリカの混合物の焼成物が好適に使用される。カソード電極２はライン状であり、ライン幅及びラインピッチはＦＥＤの仕様で決定される。例えば、対角が５インチ、画素数が３２０×２４０ドットのＦＥＤ（モノクロ）のラインピッチは３００μｍ程度である。カソード電極２はニッケル、コバルト、鉄、または、それらの合金で形成する。カソード電極２の配線抵抗の設計上、カソード電極２の表面にのみこれらの金属触媒を用いてもよい。
【００２３】
次に、図３（ｂ）に示すように、ゲート絶縁層３にゲート電極５を貼り合わせる。ゲート電極５の材料としては、電子源４を選択的にカソード電極２の表面に形成可能な材料であって、例えばモリブデンを使用する。また、この時、ゲート電極５の直下のゲート絶縁層３を一部除去することが望ましい。これは、支持基板１、カソード電極２、ゲート絶縁層３、及びゲート電極５を貼り合わせた後、ゲート電極５の開口部を形成し、ゲート電極５をエッチングマスクとして、ゲート絶縁層３を一部エッチング除去しても形成可能である。しかし、アルミナの粒径が影響してエッチング面が荒れてしまうことがある。そこで本実施の形態においては、ゲート電極５の開口部をエッチングにより形成するのではなく、ゲート絶縁層３で形成した第２ホール１５ｂの径よりも大きい径の開口部８ａを形成したゲート絶縁補助層８をゲート電極５の下層に貼り合わせている。このように、ホール１５の上部の口径、すなわち第１ホール１５ａ及び開口部８ａを第１ホール１５ｂの口径よりも大きくする理由は、電子源４とゲート電極５との短絡防止のためである。
【００２４】
最後に、図３（ｃ）に示すように、電子源４をホール１５の底部に選択成長させる。電子源４としては、カーボンナノチューブ、グラファイト、ダイアモンド、ダイヤモンドライクカーボン、アモルファスカーボン等の炭素材料が動作真空度の低減及び耐イオン衝撃性の点で好ましい。本実施の形態においては、ニッケルをコートしたカソード電極２上に選択成長した。原料ガスは、プロピレンガスを用い、成長温度は８００〜９００℃程度にすると、ニッケル表面にカーボンナノチューブが成長し、ゲート電極５上には成長しなかった。カーボンナノチューブの成長温度は、プラズマアシストすると５００〜６００℃程度まで低減可能である。
【００２５】
以上のように、本実施の形態では、支持基板１、カソード電極２、ゲート絶縁層３、及びゲート電極５をそれぞれ貼り合わせることで、冷陰極Ａを形成したが、従来のパネルプロセスのように、支持基板１にカソード電極２をスクリーン印刷し、ゲート絶縁層３を堆積した後、ゲート電極２をスクリーン印刷し、最後にホール１５を形成するようにしてもよい。
【００２６】
第２の実施の形態
第１の実施の形態においては、電子源４とゲート電極５の短絡防止を第２ホール１５ｂよりも大きな口径の開口部８ａを有するゲート絶縁補助層８を設けることで解決しているが、第２の実施の形態においては、ホール底部のカソード電極２の形状を最適化することで解決する。以下、図４により、第２の実施の形態の冷陰極の製造方法を説明する。
【００２７】
まず、図４（ａ）において、支持基板１と、電子源４を配設する位置に凹形状（ゲート開口部５ａからみた場合は下に凸形状）２ａに加工したカソード電極２と、ホール１５を形成したゲート絶縁層３とを貼り合わせる。なお、カソード電極２を凹形状２ａにする加工方法は、結晶面に依存した異方性エッチング、テーパーエッチング等任意の手段で行われる。
【００２８】
次に、図４（ｂ）において、ゲート開口部５ａを形成したゲート電極５を貼り合わせる。なお、第１の実施の形態と同様、支持基板１、カソード電極２、ゲート絶縁層３、及びゲート電極５を貼り合わせた後、ゲート開口部５ａ及びホール１５を形成し、凹形状２ａのカソード電極２を形成してもよい。
【００２９】
最後に、図４（ｃ）に示すように、電子源４をホール１５の底部に選択成長させる。第１の実施の形態で説明したように、ニッケル存在下、ＣＶＤ法でカーボンナノチューブを成長させると、カーボンナノチューブはカソード電極２の面に対して垂直方向に成長し、その成長終点部分がホール１５の中心部で交わる。なお、カーボンナノチューブの成長量を制御し、ホール１５の中心部で交わらない構成にしてもよく、このようにすると、電子源４とゲート電極５との短絡防止効果が向上する。
【００３０】
第１の実施の形態と同様に、従来のパネルプロセスで用いられるスクリーン印刷、薄膜の堆積、エッチング等の技術を用いても、本実施の形態で説明した冷陰極の製造は可能である。
【００３１】
第３の実施の形態
第３の実施の形態は、０．１μｍ〜０．５μｍのゲート開口径を有するホールに電子源を集積し、このような微小ホールを複数集積して、一つの電子放出領域（例えば、ＦＥＤであれば、画素）を形成するものである。このように、電子源が集積された微小ホールを複数集積して、画素を形成することにより、ホール内の電位を均一にでき、画素内の発光輝度ムラを低減可能となる。以下、図５により、第２の実施の形態の冷陰極の製造方法を説明する。
【００３２】
まず、図５（ａ）において、支持基板１、カソード電極２、ゲート絶縁層３、及びゲート電極５を貼り合わせる。引き続き、イオンリソグラフィー法を用いたイオン９照射により微細孔（０．１μｍ〜０．５μｍ程度）を形成する。現在のシリコン半導体プロセスを参照すると、フォトリソグラフィー法では厳しい領域である。本実施の形態ではＡｒ^＋＋を２〜６ＭｅＶに加速し、１０^８〜１０^１０／ｃｍ^２程度のイオン９を照射した。イオン照射された部分には、ダメージ層が形成されている。
【００３３】
次に、図５（ｂ）において、イオンリソグラフィー法で形成されたダメージ層をウエットエッチングすることにより、微細孔１０を形成する。この微細孔１０はゲート電極５及びゲート絶縁層３を貫通し、カソード電極２まで達し、その直径は０．２μｍ程度であった。このようなイオンリソグラフィー法に関しては、例えば特開平９−５４４９００号公報に開示されている。
【００３４】
最後に、図５（ｃ）において、微細孔１０内にカーボンナノチューブを選択的に成長させる。得られたカーボンチューブの外径は３０ｎｍ程度であり、直径が０．２μｍ程度のホール内に４０〜５０個程度のカーボンナノチューブからなる電子源４が形成できた。
【００３５】
第１及び第２の実施の形態と同様に、従来のパネルプロセスで用いられるスクリーン印刷、薄膜の堆積、エッチング等の技術を用いても、本実施の形態で説明した冷陰極の製造は可能である。
【００３６】
第４の実施の形態態
第４の実施の形態は、第３の実施の形態で説明した微細孔よりも更に微細な０．１μｍ以下のゲート開口径を有する微細孔に電子源を集積し、このような微細孔を複数集積して、１つの電界放出領域（ＦＥＤであれば、画素）を形成する。このように、電子源が集積された微細孔を複数集積して、画素を形成することにより、画素内の発光輝度ムラを低減可能にすると共に、微細加工技術を不要とするものである。
【００３７】
まず、図６（ａ）において、支持基板１にカソード電極２、第２ホール１５ｂを形成したゲート絶縁層３、及び第１ホール１５ａを形成したゲート電極５を貼り合わせる。後述のリフトオフの形成を考慮すると、本実施の形態においては、支持基板１にカソード電極２、ゲート絶縁層３、ゲート電極５を堆積し、フォトリソグラフィーとエッチングで第２ホール１５ｂを形成することが望ましい。引き続き、指向性の強い堆積方法、例えばコリメーションスパッタ法で陽極酸化可能な材料を堆積する。本実施形態においては、図６（ａ）のように、従来からよく知られているアルミニウム１１を陽極酸化可能な材料として用いた。
【００３８】
次に、図６（ｂ）において、ゲート電極５上のアルミニウム１１を除去し、第２ホール１５ｂ内部にのみアルミニウムを残してこれを陽極酸化すると、アルミナで構成される陽極酸化皮膜１２が形成される。なお、このようなホール内部にのみアルミニウムを残すためには、ゲート電極５上にのみリフトオフ層を形成することが望ましい。リフトオフ層としては、レジスト等のように、ゲート電極５、ゲート絶縁層３、及びカソード電極２に対してエッチング選択比の高い材料であればよい。アルミニウムの陽極酸化は広く知られた技術であり、本実施の形態においては、硫酸溶液中で電圧を印加した。
【００３９】
アルミニウム１１を陽極酸化すると、図６（ｂ）に示すように、アルミナで構成される陽極酸化皮膜１２が形成されると共に、微細孔１２ａが形成される。微細孔１２ａの直径は０．０５μｍ程度であった。アルミニウム１１は、すべて陽極酸化することが好ましく、陽極酸化後、陽極酸化と逆バイアスを印加し、陽極酸化の際のバリア層を除去する。
【００４０】
最後に、図６（ｃ）において、微細孔１２ａ内に電子源４を選択成長する。第１、第２、及び第３の実施の形態と同様に、電子源４として、カーボンナノチューブを用いた。このようにすると、０．０５μｍ程度の直径の微細孔１２ａにカーボンナノチューブが２〜５個程度選択成長した。
【００４１】
本実施の形態の冷陰極の製造方法によれば、微細孔１２ａの直径を０．０２μｍ〜０．０３μｍ程度に微細化することが可能であり、１つの微細孔に１つのカーボンナノチューブを形成することも可能である。
【００４２】
第５の実施の形態
第５の実施の形態は、ホールに形成した電子源の付着を強力にするためのバインディング層を設けるものであり、このような構造を設けることにより、電子源がプロセス過程、デバイス動作過程で剥離して発生するダストを防止し、冷陰極の製造歩留り、寿命が向上する。
【００４３】
まず、図７（ａ）に示すように、支持基板１、カソード電極２、バインディング層１３、ゲート絶縁層３、及びゲート電極５を貼り合わせる。第１〜第３の実施の形態と同様に、あらかじめホール１５ａ、１５ｂを形成した層を貼り合わせても、貼り合わせた後にホール１５ａ、１５ｂを形成しても構わない。また、イオンリソグラフィ法で０．１μｍ〜０．５μｍ程度の微細孔を形成してもよい。
【００４４】
バインディング層１３としては、真空封止の際のべ一ク温度４００〜６００℃程度の融点を有する材料が好ましく、本実施の形態においては、融点が５５０℃程度のアルミニウムを用いた。また、バインディング層１３は、第２ホール１５ａ近傍に配設し、電子源４の成長の際の加熱で溶融しないように、ゲート絶縁層３で保護される。図７（ａ）のように、電子源４のカソード電極２上への選択成長は、前述と同様に、ニッケル存在下、ＣＶＤ法で行った。
次に、電子源４の近傍のゲート絶縁層３ａをエッチング除去し、図７（ｂ）に示すように、第２ホール１５ｂ内にバインディング層１３の露出部分１３ａを形成する。
【００４５】
最後に、図７（ｃ）において、６００℃程度の加熱を行うと、バインディング層１３が溶融し、この溶融部分１３ｂがホール１５ｂ内に流れ込み、電子源４の底部を覆う。このようにすると、電子源４は半田で電子部品を固着するように、溶融部分１３ｂでカソード電極２に強く固定化される。
【００４６】
第６の実施の形態
第６の実施の形態は、ホールに形成した電子源の付着を強力にするためのバインディング層として、アルミニウムの陽極酸化皮膜を用いるもので、単純な冷陰極構造及び簡便な製造方法で、電子源がプロセス過程、デバイス動作過程で剥離して発生するダストを防止し、冷陰極の製造歩留り、寿命が向上する。
【００４７】
まず、図８（ａ）において、第４の実施の形態と同様に、支持基板１にカソード電極２、ゲート絶縁層３、ゲート電極５を堆積し、フォトリソグラフィとエッチングでホール１５（第１ホール１５ａ、第２ホール１５ｂ）を形成する。引き続き、指向性の強い堆積方法、例えばコリメーションスパッタ法でアルミニウム１８を堆積する。図８（ａ）に示すように、このアルミニウム１８は第４の実施の形態のアルミニウム層１１より膜厚の薄い（例えば５μｍ以下）ものが使用される。
【００４８】
次に、図８（ｂ）に示すように、ゲート電極５上のアルミニウム１８を剥離し、陽極酸化する。陽極酸化して得られた陽極酸化皮膜（アルミナ）１９の膜厚は１μｍ以下が好ましく、第４の実施の形態と同様に、０．０５μｍ程度の微細孔１９ａが形成される。続いて、陽極酸化と逆バイアスを印加し、陽極酸化の際のバリア層を除去する。
【００４９】
最後に、図８（ｃ）において、微細孔１９ａ内に電子源４を選択成長する。微細孔１９ａ内に成長した電子源４は、ゲート電極５の近傍に達するまで成長することが好ましく、本実施の形態では１０μｍ程度成長させた。
【００５０】
実験結果によれば、１つの微細孔１９ａ内に１つのカーボンナノチューブを形成した場合が最も効果的であったが、第５の実施の形態で説明したような陽極酸化未酸化のアルミニウムをメルト（溶融）すれば、１つの微細孔内に複数のカーボンナノチューブがあっても十分な効果が得られた。
【００５１】
【発明の効果】
以上、詳述したように、本発明の冷陰極によれば、セラミック材料からなる支持基板とゲート絶縁層の間にカソード電極を埋め込み、ゲート絶縁層上にゲート電極を設けた積層構造としたので、高温プロセスで冷陰極構造にダメージを与えることなく電界放出電子源の形成が可能となると共に、積層構造でカソード電極とゲート電極を交差配設できるため、ＸＹアドレス可能な冷陰極を構成でき、しかもホールを形成してその内部に電子源を選択成長するようにしたので、電子源とゲート電極の短絡を防止する構造とすることができ、冷陰極の信頼性を向上できる。
【００５２】
また、本発明の冷陰極の製造方法によれば、セラミック材料と金属材料からなる積層構造にホールを加工し、ホールに電子源を形成するので、高温プロセスで冷陰極構造にダメージを与えることなく、かつ電子源とゲート電極の短絡を防止した電子源の形成が可能となり、信頼性の高い冷陰極の製造が可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の冷陰極の斜視図である。
【図２】第１の実施の形態の冷陰極の分解斜視図である。
【図３】第１の実施の形態の工程断面図である。
【図４】第２の実施の形態の工程断面図である。
【図５】第３の実施の形態の工程断面図である。
【図６】第４の実施の形態の工程断面図である。
【図７】第５の実施の形態の工程断面図である。
【図８】第６の実施の形態の工程断面図である。
【図９】従来の力一ボンナノチューブを用いた冷陰極の断面図である。
【符号の説明】
１支持基板
２カソード電極
２ａ凹形状
３ゲート絶縁層
４電子源
５ゲート電極
８ゲート絶縁補助層
１０、１２ａ、１９ａ、微細孔
１１アルミニウム層
１２陽極酸化皮膜
１３バインディング層
１３ｂ溶融部分
１５ホール
１５ａ第１ホール
１５ｂ第２ホール[0001]
[Industrial applications]
The present invention relates to a cold cathode having an electron source made of a carbon material formed on a ceramic substrate and a method for manufacturing the cold cathode.
[0002]
[Prior art]
Research and development of cold cathodes that emit cold electrons by applying a strong electric field instead of giving a large amount of thermal energy to emit hot electrons as in a cathode ray tube have been actively conducted on both device and material sides. Is being done. On the material side, in recent years, carbon nanotubes (hereinafter abbreviated as CNT as appropriate) in which a graphite layer wound in a cylindrical shape is nested have been discovered (S. Iijima, Nature, 354, 56.1991), and various materials have been discovered. The application as an electronic device is expected.
[0003]
For example, as a device using such a CNT, a device having a structure as shown in FIG. 9 is known (see Japanese Patent Application Laid-Open No. 10-12124). The one described in this publication has an anodic oxide film 102 of alumina on a glass substrate 100 via an aluminum layer 101, and selectively grows CNTs in the pores 103 of the anodic oxide film 102 by a CVD method. A field emission electron source 104 having a triode configuration is formed.
[0004]
[Problems to be solved by the invention]
However, the field emission electron source having the triode configuration as shown in FIG. 9 has a problem that the electron source 104 cannot be addressed by the XY matrix.
Further, there has been a problem that the growth temperature at the time of selectively growing CNTs by the CVD method is higher than the melting point of aluminum, thereby damaging the CNTs.
[0005]
Furthermore, since only one electron source 104 made of CNT is formed in the pores 103 of the anodic oxide film, there is a problem that, for example, short-circuit easily occurs between the gate electrode and the electron source due to the presence of dust. .
The present invention has been made in view of such a problem, and has as its object to provide a highly reliable and XY-addressable cold cathode using a high heat-resistant ceramic substrate and a method of manufacturing the same. I do.
[0006]
[Means for Solving the Problems]
Cold cathode of the present invention, the cathode electrode between the gate insulating layer of ceramic material is embedded with a support substrate and heat resistance of ceramic material having heat resistance, the gate electrode is disposed on the gate insulating layer A hole is formed on the cathode electrode with respect to the gate electrode and the gate insulating layer, and the inside of the hole is filled with an electron source formed on the cathode electrode.
[0007]
Since a gate insulation auxiliary layer is interposed between the gate electrode and the gate insulation layer, a reliable laminated structure of a ceramic material and a metal material can be obtained.
In addition, the gate insulating layer or the multi-layer ceramic material of two or more layers is formed, and the hole diameter of the uppermost gate insulating layer is formed larger than the hole diameter of the lower gate insulating layer. Electrode short circuit can be prevented.
[0008]
In addition, since the bottom portion of the hole of the cathode electrode has a concave shape, a short circuit between the electron source and the gate electrode can be prevented.
Further, since the binding material is provided between the electron source and the cathode electrode, dust generated by peeling of the electron source is prevented, and the life is improved.
[0009]
Further, the electron source, that is formed in the anodized film of aluminum, together with microfabrication process is not necessary, the electron source is integrated into the micropores, thereby reducing the uneven brightness.
[0010]
Further, the electron source protrudes from the anodic oxide film to reach the vicinity of the gate electrode, and is held by the micropores in the anodic oxide film, so that a simple cold cathode structure can be realized, and also a simple cold cathode structure is realized. It became a manufacturing method, the manufacturing yield and the device life were improved , and a cold cathode integrated at a high density could be provided.
[0011]
Further, the electron source is a carbon material composed of any one of carbon nanotubes, graphite, diamond, diamond-like carbon, amorphous carbon, or a mixture thereof. An excellent cold cathode could be provided.
[0012]
Further, since the ceramic material is composed of alumina or a mixture of alumina and silica, a cold cathode that does not damage the device structure at the growth temperature of the electron source can be provided.
In addition, since the cathode electrode is coated or mixed with a metal catalyst such as nickel, cobalt, and iron, a cold cathode capable of selectively growing an electron source can be provided.
[0013]
The method for manufacturing a cold cathode of the present invention includes a step of bonding a gate insulating layer made of a heat-resistant ceramic material with a cathode electrode interposed therebetween on a support substrate made of a heat-resistant ceramic material, and on the gate insulating layer Forming a gate electrode, forming a hole penetrating the cathode electrode in the gate insulating layer and the gate electrode, and forming an electron source in the cathode electrode in a region of the hole. Features.
[0014]
A step of forming an aluminum layer on the gate electrode and a cathode electrode in a region of the hole; a step of forming an anode film having pores by anodizing the aluminum layer; and forming a barrier layer of the anodized film. The step of removing, and the step of selectively forming the electron source in the pores, the use of an aluminum anode coating, the hole diameter of 0.1μm or less of the integrated pixels of the pixel Formation is possible.
[0015]
In addition, by including a step of forming a concave shape in the cathode electrode in the region of the hole, and a step of selectively forming an electron source in the concave portion, by forming a concave cathode electrode In addition, short circuit between the electron source and the gate electrode can be prevented.
In addition, by including a step of forming a binding layer on the cathode electrode and melting the binding layer to cover the bottom of the electron source, the adhesion of the electron source can be enhanced.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a perspective view of a cold cathode according to a first embodiment of the present invention, and FIG. 2 is an exploded perspective view of FIG. The cold cathode of the present embodiment is an example applied to a field emission display (hereinafter, referred to as FED). The basic configuration of such an FED is similar to a cold cathode lamp, a backlight of a liquid crystal device, and a fluorescent display tube. That is, the cold cathode lamp does not need to address the electron emission region (pixel), and the gate electrode and the cathode electrode may be simple flat plates. Also, the backlight and the FED of the liquid crystal device need to address the gate electrode and the cathode electrode by dividing the gate electrode and the cathode electrode into lines, and the FED is arranged so that the gate electrode and the cathode electrode are orthogonal to each other. Further, the fluorescent display tube is provided with a gate electrode and a cathode electrode corresponding to the segment. The cold cathode of the present invention can be used for all of these electronic devices.
[0017]
In FIGS. 1 and 2, the cold cathode A of the present embodiment is made of a ceramic material, and a support substrate 1 for designating a face plate from the back side of the back plate, and a scanning driver for sequentially applying a scanning voltage. The cathode electrode 2, the gate electrode 5 is electrically insulated from the cathode electrode 2, the gate insulating layer 3 for forming the hole 15, the electron source 4 for field emission, and the horizontal driver from the data side driver. And a gate electrode 5 for applying the image data.
[0018]
A linear cathode electrode (wiring) 2 is embedded between the support substrate 1 and the gate insulating layer 3. The controller that controls the driving of the FED controls the scanning driver to perform scanning in the vertical direction. As a result, the scanning driver sequentially applies a scanning voltage to each line of the cathode electrode 2.
[0019]
On the other hand, the gate electrode 5 is disposed in a line on the gate insulating layer 3 so as to intersect with the gate insulating layer 3. Apply to line. The electron emission region, that is, the pixel G is provided at a position where the cathode electrode 2 line and the gate electrode 5 line intersect, and is addressed on the XY matrix. One or more holes 15 are formed in the pixel. The holes 15 are the first holes 15 a that are openings of the gate electrode 5 and the second holes 15 that reach the cathode electrode 2 through the gate insulating layer 3. And a hole (see FIG. 2). A large number of electron sources (arrays) 4 electrically connected to the cathode electrode 2 are integrated in the holes 15, and the XY-addressed electron sources 4 emit electrons by tunneling.
[0020]
In addition, if necessary, a focusing electrode for focusing the emitted electrons can be provided in the FED of the present embodiment. That is, an interlayer insulating layer is stacked on the gate electrode 5, and a focusing electrode is stacked on the interlayer insulating layer. At this time, the interlayer insulating layer and the focusing electrode form a desired hole or slit according to the device design.
[0021]
The basic operation of the FED of the present embodiment having such a laminated structure was experimentally confirmed. In this experiment, the light emission intensity of the phosphor 6 attached to the transparent electrode (anode electrode) 7 of the face plate as shown in FIG. An FED having a diagonal of 5 inches and a pixel number of 320 × 240 (QVGR) dots was prototyped, and the basic operation was confirmed. The cathode electrode 2 was grounded, 5 KV was applied to the anode electrode 7, and about 20 to 30V was applied to the gate electrode 5. The electron source 4 of the pixel XY-addressed by the cathode electrode 2 and the gate electrode 5 emits electric field, causing the phosphor on the anode electrode 7 to emit light. When a voltage was applied to all of the gate electrodes 5 (in a completely white state), an emission current of about 5 to 10 mA / cm ^{2 was} obtained, and emission luminance was about 10,000 cd / m ² .
[0022]
Next, a manufacturing process of the cold cathode according to the first embodiment will be described with reference to FIG.
First, as shown in FIG. 3A, the support substrate 1, the cathode electrode (wiring) 2, and the gate insulating layer 3 are bonded by, for example, an electrostatic bonding method. A square second hole 15b is formed in the gate insulating layer 3 in advance. As the material of the support substrate 1 and the gate insulating layer 3, a ceramic material having heat resistance of about 500 to 800 ° C. is used. As the ceramic material having a heat resistance of about 500 to 800 ° C., alumina or a fired product of a mixture of alumina and silica is preferably used. The cathode electrode 2 has a line shape, and the line width and line pitch are determined by the specifications of the FED. For example, the line pitch of an FED (monochrome) having a diagonal of 5 inches and the number of pixels of 320 × 240 dots is about 300 μm. The cathode electrode 2 is formed of nickel, cobalt, iron, or an alloy thereof. Due to the design of the wiring resistance of the cathode electrode 2, these metal catalysts may be used only on the surface of the cathode electrode 2.
[0023]
Next, as shown in FIG. 3B, the gate electrode 5 is bonded to the gate insulating layer 3. The material of the gate electrode 5 is a material capable of selectively forming the electron source 4 on the surface of the cathode electrode 2, and for example, molybdenum is used. At this time, it is desirable to partially remove the gate insulating layer 3 immediately below the gate electrode 5. That is, after bonding the support substrate 1, the cathode electrode 2, the gate insulating layer 3, and the gate electrode 5, an opening portion of the gate electrode 5 is formed, and the gate insulating layer 3 is formed using the gate electrode 5 as an etching mask. It can be formed even by partially etching and removing. However, the etched surface may be roughened due to the particle size of alumina. Therefore, in the present embodiment, the opening of the gate electrode 5 is not formed by etching, but the opening 8a having a diameter larger than the diameter of the second hole 15b formed in the gate insulating layer 3 is formed. The layer 8 is attached to the lower layer of the gate electrode 5. The reason why the diameter of the upper portion of the hole 15, that is, the diameter of the first hole 15 a and the opening 8 a is larger than the diameter of the first hole 15 b is to prevent a short circuit between the electron source 4 and the gate electrode 5.
[0024]
Finally, the electron source 4 is selectively grown on the bottom of the hole 15 as shown in FIG. As the electron source 4, a carbon material such as carbon nanotube, graphite, diamond, diamond-like carbon, and amorphous carbon is preferable in terms of reduction in the degree of operating vacuum and resistance to ion impact. In the present embodiment, selective growth was performed on the nickel-coated cathode electrode 2. When propylene gas was used as the source gas and the growth temperature was about 800 to 900 ° C., carbon nanotubes grew on the nickel surface but did not grow on the gate electrode 5. The growth temperature of carbon nanotubes can be reduced to about 500 to 600 ° C. by plasma assist.
[0025]
As described above, in the present embodiment, the cold cathode A is formed by bonding the support substrate 1, the cathode electrode 2, the gate insulating layer 3, and the gate electrode 5 to each other, but as in the conventional panel process. Alternatively, the cathode electrode 2 may be screen-printed on the support substrate 1, the gate insulating layer 3 may be deposited, the gate electrode 2 may be screen-printed, and finally the hole 15 may be formed.
[0026]
Second Embodiment In the first embodiment, the short circuit between the electron source 4 and the gate electrode 5 is prevented by providing the gate insulation auxiliary layer 8 having the opening 8a having a diameter larger than the second hole 15b. However, in the second embodiment, the problem is solved by optimizing the shape of the cathode electrode 2 at the bottom of the hole. Hereinafter, a method for manufacturing the cold cathode according to the second embodiment will be described with reference to FIG.
[0027]
First, in FIG. 4A, a support substrate 1, a cathode electrode 2 processed into a concave shape (a convex shape when viewed from the gate opening 5a) 2a at a position where the electron source 4 is disposed, and a hole 15 Is bonded to the gate insulating layer 3 on which is formed. The method of forming the cathode electrode 2 into the concave shape 2a is performed by any means such as anisotropic etching and taper etching depending on the crystal plane.
[0028]
Next, in FIG. 4B, the gate electrode 5 having the gate opening 5a is bonded. As in the first embodiment, after bonding the support substrate 1, the cathode electrode 2, the gate insulating layer 3, and the gate electrode 5, a gate opening 5a and a hole 15 are formed, and the concave cathode 2a is formed. The electrode 2 may be formed.
[0029]
Finally, the electron source 4 is selectively grown on the bottom of the hole 15 as shown in FIG. As described in the first embodiment, when carbon nanotubes are grown by the CVD method in the presence of nickel, the carbon nanotubes grow in a direction perpendicular to the surface of the cathode electrode 2, and the growth end point is located at the hole 15. Meet at the center of the. The amount of growth of the carbon nanotubes may be controlled so that the carbon nanotubes do not intersect at the center of the hole 15. In this case, the effect of preventing a short circuit between the electron source 4 and the gate electrode 5 is improved.
[0030]
Similarly to the first embodiment, the cold cathode described in the present embodiment can be manufactured by using a technique such as screen printing, thin film deposition, and etching used in a conventional panel process.
[0031]
Third Embodiment In a third embodiment, an electron source is integrated in a hole having a gate opening diameter of 0.1 μm to 0.5 μm, a plurality of such minute holes are integrated, and one electron emission is performed. An area (for example, a pixel in the case of an FED) is formed. In this manner, by forming a pixel by integrating a plurality of micro holes in which electron sources are integrated, the potential in the hole can be made uniform, and unevenness in light emission luminance in the pixel can be reduced. Hereinafter, a method of manufacturing the cold cathode according to the second embodiment will be described with reference to FIG.
[0032]
First, in FIG. 5A, the support substrate 1, the cathode electrode 2, the gate insulating layer 3, and the gate electrode 5 are bonded. Subsequently, fine holes (about 0.1 μm to 0.5 μm) are formed by ion 9 irradiation using ion lithography. With reference to current silicon semiconductor processes, photolithography is a severe area. In this embodiment mode, Ar ⁺⁺ is accelerated to ² to 6 MeV, and ions 9 of about 10 ⁸ to 10 ¹⁰ / cm ² are irradiated. A damaged layer is formed on the portion irradiated with the ions.
[0033]
Next, in FIG. 5B, the fine holes 10 are formed by wet-etching the damaged layer formed by the ion lithography method. The fine holes 10 penetrated the gate electrode 5 and the gate insulating layer 3 and reached the cathode electrode 2, and had a diameter of about 0.2 μm. Such an ion lithography method is disclosed, for example, in JP-A-9-544900.
[0034]
Finally, in FIG. 5C, carbon nanotubes are selectively grown in the micropores 10. The outer diameter of the obtained carbon tube was about 30 nm, and an electron source 4 composed of about 40 to 50 carbon nanotubes could be formed in a hole having a diameter of about 0.2 μm.
[0035]
Similarly to the first and second embodiments, it is possible to manufacture the cold cathode described in the present embodiment even by using techniques such as screen printing, thin film deposition, and etching used in the conventional panel process. is there.
[0036]
Fourth Embodiment In a fourth embodiment, an electron source is integrated in a fine hole having a gate opening diameter of 0.1 μm or less, which is finer than the fine hole described in the third embodiment, A plurality of such fine holes are integrated to form one field emission region (pixel in the case of FED). As described above, by forming a pixel by integrating a plurality of micro holes in which electron sources are integrated, it is possible to reduce unevenness in light emission luminance in the pixel and to eliminate the need for fine processing technology.
[0037]
First, in FIG. 6A, the cathode electrode 2, the gate insulating layer 3 having the second hole 15b formed thereon, and the gate electrode 5 having the first hole 15a formed thereon are bonded to the support substrate 1. In consideration of the formation of the lift-off described later, in the present embodiment, the cathode electrode 2, the gate insulating layer 3, and the gate electrode 5 are deposited on the support substrate 1, and the second hole 15b is formed by photolithography and etching. desirable. Subsequently, a material capable of being anodized is deposited by a deposition method having a high directivity, for example, a collimation sputtering method. In the present embodiment, as shown in FIG. 6A, conventionally well-known aluminum 11 is used as a material capable of being anodized.
[0038]
Next, in FIG. 6B, the aluminum 11 on the gate electrode 5 is removed, and aluminum is anodized while leaving aluminum only in the second hole 15b, whereby an anodic oxide film 12 made of alumina is formed. You. In order to leave aluminum only in such a hole, it is desirable to form a lift-off layer only on the gate electrode 5. The lift-off layer may be a material having a high etching selectivity with respect to the gate electrode 5, the gate insulating layer 3, and the cathode electrode 2, such as a resist. Anodization of aluminum is a widely known technique, and in the present embodiment, a voltage is applied in a sulfuric acid solution.
[0039]
When the aluminum 11 is anodized, as shown in FIG. 6B, an anodic oxide film 12 made of alumina is formed and fine holes 12a are formed. The diameter of the fine holes 12a was about 0.05 μm. It is preferable that all the aluminum 11 be anodized. After the anodization, a reverse bias is applied to the aluminum 11 to remove the barrier layer at the time of the anodization.
[0040]
Finally, in FIG. 6C, the electron source 4 is selectively grown in the fine hole 12a. As in the first, second, and third embodiments, a carbon nanotube was used as the electron source 4. In this manner, about 2 to 5 carbon nanotubes were selectively grown in the fine holes 12a having a diameter of about 0.05 μm.
[0041]
According to the cold cathode manufacturing method of the present embodiment, the diameter of the fine holes 12a can be reduced to about 0.02 μm to 0.03 μm, and one carbon nanotube is formed in one fine hole. It is also possible.
[0042]
Fifth Embodiment In a fifth embodiment, a binding layer for strengthening the adhesion of an electron source formed in a hole is provided. By providing such a structure, the electron source can be processed in a process step. In addition, dust generated by peeling during the operation of the device is prevented, and the manufacturing yield and life of the cold cathode are improved.
[0043]
First, as shown in FIG. 7A, the support substrate 1, the cathode electrode 2, the binding layer 13, the gate insulating layer 3, and the gate electrode 5 are bonded. As in the first to third embodiments, the layers in which the holes 15a and 15b are formed in advance may be bonded, or the holes 15a and 15b may be formed after bonding. Further, fine holes of about 0.1 μm to 0.5 μm may be formed by ion lithography.
[0044]
As the binding layer 13, a material having a melting point of about 400 to 600 ° C. at the time of vacuum sealing is preferable. In the present embodiment, aluminum having a melting point of about 550 ° C. is used. Further, the binding layer 13 is provided near the second hole 15a and is protected by the gate insulating layer 3 so as not to be melted by heating during the growth of the electron source 4. As shown in FIG. 7A, the selective growth of the electron source 4 on the cathode electrode 2 was performed by the CVD method in the presence of nickel as described above.
Next, the gate insulating layer 3a near the electron source 4 is removed by etching to form an exposed portion 13a of the binding layer 13 in the second hole 15b as shown in FIG. 7B.
[0045]
Finally, in FIG. 7C, when heating is performed at about 600 ° C., the binding layer 13 is melted, and the melted portion 13b flows into the hole 15b and covers the bottom of the electron source 4. By doing so, the electron source 4 is strongly fixed to the cathode electrode 2 at the melted portion 13b so that the electronic component is fixed by soldering.
[0046]
Sixth Embodiment A sixth embodiment uses an anodic oxide film of aluminum as a binding layer for strengthening the adhesion of an electron source formed in a hole, and has a simple cold cathode structure and a simple structure. In the manufacturing method, dust generated when the electron source is separated during the process and device operation is prevented, and the manufacturing yield and life of the cold cathode are improved.
[0047]
First, in FIG. 8A, as in the fourth embodiment, a cathode electrode 2, a gate insulating layer 3, and a gate electrode 5 are deposited on a support substrate 1, and holes 15 (first holes) are formed by photolithography and etching. 15a and a second hole 15b) are formed. Subsequently, aluminum 18 is deposited by a deposition method having a high directivity, for example, a collimation sputtering method. As shown in FIG. 8A, the aluminum 18 used is thinner (for example, 5 μm or less) than the aluminum layer 11 of the fourth embodiment.
[0048]
Next, as shown in FIG. 8B, the aluminum 18 on the gate electrode 5 is peeled off and anodized. The thickness of the anodic oxide film (alumina) 19 obtained by anodic oxidation is preferably 1 μm or less, and fine holes 19a of about 0.05 μm are formed as in the fourth embodiment. Subsequently, anodic oxidation and reverse bias are applied to remove the barrier layer at the time of anodic oxidation.
[0049]
Finally, in FIG. 8C, the electron source 4 is selectively grown in the fine hole 19a. It is preferable that the electron source 4 grown in the fine hole 19a grows to reach the vicinity of the gate electrode 5, and in this embodiment, the electron source 4 is grown to about 10 μm.
[0050]
According to the experimental results, the case where one carbon nanotube was formed in one fine hole 19a was most effective. However, as described in the fifth embodiment, anodized unoxidized aluminum was melted ( (Melting), a sufficient effect was obtained even if there were a plurality of carbon nanotubes in one micropore.
[0051]
【The invention's effect】
As described above in detail, according to the cold cathode of the present invention, the cathode electrode is buried between the support substrate made of a ceramic material and the gate insulating layer, and the stacked structure has the gate electrode provided on the gate insulating layer. In addition, the field emission electron source can be formed without damaging the cold cathode structure in a high-temperature process, and since the cathode electrode and the gate electrode can be arranged crosswise in a laminated structure, an XY-addressable cold cathode can be configured. Moreover, since the holes are formed and the electron source is selectively grown therein, a structure for preventing a short circuit between the electron source and the gate electrode can be prevented, and the reliability of the cold cathode can be improved.
[0052]
Further, according to the cold cathode manufacturing method of the present invention, holes are formed in a laminated structure made of a ceramic material and a metal material, and an electron source is formed in the holes, so that the cold cathode structure is not damaged in a high-temperature process. In addition, it is possible to form an electron source in which a short circuit between the electron source and the gate electrode is prevented, and a highly reliable cold cathode can be manufactured.
[Brief description of the drawings]
FIG. 1 is a perspective view of a cold cathode according to a first embodiment of the present invention.
FIG. 2 is an exploded perspective view of the cold cathode according to the first embodiment.
FIG. 3 is a process sectional view of the first embodiment;
FIG. 4 is a process cross-sectional view of the second embodiment.
FIG. 5 is a process sectional view of a third embodiment.
FIG. 6 is a process sectional view of a fourth embodiment.
FIG. 7 is a process sectional view of the fifth embodiment;
FIG. 8 is a process sectional view of the sixth embodiment;
FIG. 9 is a cross-sectional view of a conventional cold cathode using carbon nanotubes.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Support substrate 2 Cathode electrode 2a Concave shape 3 Gate insulating layer 4 Electron source 5 Gate electrode 8 Gate insulating auxiliary layers 10, 12a, 19a, fine hole 11 Aluminum layer 12 Anodized film 13 Binding layer 13b Fused portion 15 Hole 15a First Hall 15b 2nd hall

Claims

耐熱性を有するセラミック材料からなる支持基板と耐熱性を有するセラミック材料からなるゲート絶縁層の間にカソード電極が埋め込まれ、前記ゲート絶縁層上にゲート電極が配設され、前記ゲート電極と前記ゲート絶縁層に対して前記カソード電極上に開口したホールが形成され、該ホール内部に前記カソード電極に形成された電子源が充填されていることを特徴とする冷陰極。 A cathode electrode is embedded between a support substrate made of a heat-resistant ceramic material and a gate insulating layer made of a heat-resistant ceramic material , and a gate electrode is provided on the gate insulating layer. A cold cathode, wherein a hole opened on the cathode electrode is formed in the insulating layer, and the inside of the hole is filled with an electron source formed on the cathode electrode.

前記ゲート電極と前記ゲート絶縁層との間にゲート絶縁補助層を介在させていることを特徴とする請求項１記載の冷陰極。2. The cold cathode according to claim 1, wherein a gate insulating auxiliary layer is interposed between the gate electrode and the gate insulating layer.

前記ゲート絶縁層が２層以上の多層セラミック材料で構成され、最上層のゲート絶縁層のホール径が下層のゲート絶縁層のホール径よりも大きく形成されていることを特徴とする請求項１又は２記載の冷陰極。The gate insulating layer is formed of a multilayer ceramic material having two or more layers, and a hole diameter of an uppermost gate insulating layer is formed larger than a hole diameter of a lower gate insulating layer. 2. The cold cathode according to 2.

前記カソード電極の前記ホールの底部の部分が凹形状であることを特徴とする請求項１乃至３いずれかに記載の冷陰極。4. The cold cathode according to claim 1, wherein a bottom portion of the hole of the cathode electrode has a concave shape.

前記電子源と前記カソード電極との間にバインディング材料が設けられていることを特徴とする請求項１又は４いずれかに記載の冷陰極。The cold cathode according to claim 1, wherein a binding material is provided between the electron source and the cathode electrode.

前記電子源が、アルミニウムの陽極酸化皮膜中に形成されていることを特徴とする請求項１、３又は４いずれかに記載の冷陰極。The electron source is a cold cathode according to claim 3 or 4, characterized in that it is formed in the anodic oxide film of aluminum.

前記電子源が、前記陽極酸化皮膜から突出して前記ゲート電極近傍まで達すると共に、前記陽極酸化皮膜中の微細孔で保持されることを特徴とする請求項１、２、５又は６いずれかに記載の冷陰極。7. The device according to claim 1, wherein the electron source protrudes from the anodic oxide film to reach the vicinity of the gate electrode, and is held by micropores in the anodic oxide film. Cold cathode.

前記電子源が、カーボンナノチューブ、グラファイト、ダイアモンド、ダイヤモンドライクカーボン、アモルファスカーボンのいずれか、又はこれらの混合物で構成される炭素材料であることを特徴とする請求項１、５乃至７いずれかに記載の冷陰極。8. The method according to claim 1, wherein the electron source is a carbon material composed of any one of carbon nanotube, graphite, diamond, diamond-like carbon, and amorphous carbon, or a mixture thereof. Cold cathode.

前記セラミック材料が、アルミナ又はアルミナとシリカの混合物で構成されていることを特徴とする請求項１又は３いずれかに記載の冷陰極。4. The cold cathode according to claim 1, wherein the ceramic material is made of alumina or a mixture of alumina and silica.

前記カソード電極が、ニッケル、コバルト、鉄等の金属触媒を被覆又は混在して構成されていることを特徴とする請求項１、４又は５いずれかに記載の冷陰極。The cold cathode according to claim 1, wherein the cathode electrode is formed by coating or mixing a metal catalyst such as nickel, cobalt, and iron.

耐熱性を有するセラミック材料からなる支持基板上にカソード電極を挟んで耐熱性を有するセラミック材料からなるゲート絶縁層を貼り合わせる工程と、前記ゲート絶縁層上にゲート電極を形成する工程と、ゲート絶縁層及びゲート電極に前記カソード電極上に貫通するホールを形成する工程と、前記ホールの領域の前記カソード電極に電子源を形成する工程と、を含むことを特徴とする冷陰極の製造方法。 Bonding a gate insulating layer made of a heat-resistant ceramic material on a supporting substrate made of a heat-resistant ceramic material with a cathode electrode interposed therebetween; forming a gate electrode on the gate insulating layer; A method of manufacturing a cold cathode, comprising: forming a hole penetrating the cathode electrode in a layer and a gate electrode; and forming an electron source in the cathode electrode in a region of the hole.

前記ゲート電極及び前記ホールの領域のカソード電極にアルミニウム層を形成する工程と、前記アルミニウム層を陽極酸化して微細孔を有する陽極皮膜を形成する工程と、前記陽極酸化皮膜のバリア層を除去する工程と、前記細孔に選択的に前記電子源を形成する工程と、を含むことを特徴とする請求項１１記載の冷陰極の製造方法。Forming an aluminum layer on the cathode electrode in the region of the gate electrode and the hole, anodizing the aluminum layer to form an anodic coating having fine pores, and removing a barrier layer of the anodic oxide coating The method for manufacturing a cold cathode according to claim 11, further comprising: a step of forming the electron source in the pores selectively.

前記カソード電極上に貫通するホールを形成する工程では、
前記ホールの領域のカソード電極に凹形状を形成する工程と、前記凹形状の部分に選択的に電子源を形成する工程と、を含むことを特徴とする請求項１１又は１２いずれかに記載の冷陰極の製造方法。In the step of forming a through hole on the cathode electrode,
The method according to claim 11, further comprising: forming a concave shape in the cathode electrode in a region of the hole; and selectively forming an electron source in the concave portion. Manufacturing method of cold cathode.

支持基板上にカソード電極を挟んでゲート絶縁層を貼り合わせる工程では、
前記カソード電極上にバインディング層を形成し、該バインディング層をメルトして前記電子源の底部を覆う工程を含むことを特徴とする請求項１１乃至１３いずれかに記載の冷陰極の製造方法。In the step of bonding the gate insulating layer on the supporting substrate with the cathode electrode interposed therebetween,
14. The method according to claim 11, further comprising: forming a binding layer on the cathode electrode, melting the binding layer, and covering a bottom of the electron source.