JP3591633B2 - 固体撮像素子 - Google Patents
固体撮像素子 Download PDFInfo
- Publication number
- JP3591633B2 JP3591633B2 JP2000039937A JP2000039937A JP3591633B2 JP 3591633 B2 JP3591633 B2 JP 3591633B2 JP 2000039937 A JP2000039937 A JP 2000039937A JP 2000039937 A JP2000039937 A JP 2000039937A JP 3591633 B2 JP3591633 B2 JP 3591633B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- solid
- imaging device
- state imaging
- driver transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 40
- 239000000758 substrate Substances 0.000 claims description 48
- 239000004065 semiconductor Substances 0.000 description 17
- 238000009792 diffusion process Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000007667 floating Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 101100228853 Saccharolobus solfataricus (strain ATCC 35092 / DSM 1617 / JCM 11322 / P2) gds gene Proteins 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、固体撮像素子に関し、より詳細には、光電変換部で検出された微弱な電気信号を増幅するバッファ機能を有する出力アンプ部に関するものである。
【0002】
【従来の技術】
MOS型固体撮像素子は、光電変換によって光を電荷に変換する撮像領域部、電荷を転送する電荷転送部、及び、電荷を所定の電圧信号に変換する出力アンプ部を備える。撮像領域部は、例えばアレイ状に多数が配置されたフォトダイオードによって入射光に応じた電荷を発生する。出力アンプ部は、出力インピーダンスが低いソースフォロア型アンプとして構成され、撮像領域部及び電荷転送部と共に同一基板上に搭載される。
【0003】
図5(a)及び(b)は、特開昭60−223161号公報に記載の固体撮像素子の回路図及び構造図である。同図(a)は、ソースフォロア型アンプを成す出力部の回路図である。ソースフォロア型アンプは、相互に直列に接続された、電気信号Siをゲートに入力するドライバトランジスタQ14、及び、バイアス電圧Vbをゲートに入力するロードトランジスタQ24を有する。ドライバトランジスタQ14は、ソースフォロア型増幅器として作動し、ロードトランジスタQ24は、ソースフォロア型アンプの定電流源(ソース側抵抗)として働く。
【0004】
同図(b)は、固体撮像素子の出力アンプ部の構造を示す断面図である。固体撮像素子は、第1導電型(N型)半導体基板10上に形成される。ドライバトランジスタQ14は、図中の中央側に示す第2の第2導電型(P型)領域11内に形成され、ロードトランジスタQ24は、図中の左側に示す第1の第2導電型(P型)領域11内に形成される。ドライバトランジスタQ14及びロードトランジスタQ24は、同図(a)のソースフォロア型アンプを構成する。
【0005】
【発明が解決しようとする課題】
上記公報に記載の技術は、ドライバトランジスタQ14のソースとサブストレートとが接続されることにより、ソースフォロア型アンプの利得を高めている。
【0006】
また、固体撮像素子は、撮像領域にあるフォトダイオードが良好な特性を示すように、半導体基板10に基板電圧Vsが供給され、ソースフォロア型アンプの動作が線形な範囲を確保できるようにソースフォロア型アンプのドレイン側に電源電圧VDDが供給される。従来、基板電圧Vs及び電源電圧VDDの電圧は、15V程度であったが、消費電力を削減する低電圧化に伴い、現在は基板電圧Vsを5V程度に抑えている。
【0007】
ソースフォロア型アンプは、線形な動作範囲が確保できるように、ドライバトランジスタQ14のソース拡散層18aの電位が電源電圧VDDの中間電圧の7.5V程度に維持され、図中の中央側に示す第2の第2導電型領域11は、ドライバトランジスタQ14のソース拡散層18aの電位と同じである。ここで、低電圧化のために基板電圧Vsを5V程度に抑えることによって、第2の第2導電型領域11は、第1導電型半導体基板10に比して2.5V程度電位が高くなるので、半導体基板10とのPN接合面が順方向にバイアスされることとなる。この場合、第2の第2導電型領域11と第1導電型半導体基板10とが電気的に分離されないので、ドライバトランジスタQ14の機能が損なわれる。
【0008】
本発明は、上記したような従来の技術が有する問題点を解決するためになされたものであり、基板電圧Vsに比して高電位の電源電圧VDDを供給する際に、有効にPN接合面に逆バイアス電圧を供給することができるソースフォロア型アンプを備える固体撮像素子を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するため、本発明の固体撮像素子は、ソースフォロア型アンプを有する固体撮像素子において、第1導電型基板と、前記第1導電型基板内に形成された第2導電型領域と、該第2導電型領域内に形成された第1導電型ウエル及びロードトランジスタと、前記第1導電型ウエル内に形成された第2導電型ウエルと、該第2導電型ウエル内に形成されたドライバトランジスタとを備え、前記ロードトランジスタと前記ドライバトランジスタとがソースフォロア型アンプを形成することを特徴とする。
【0010】
本発明の固体撮像素子は、第1導電型半導体基板に供給する基板電圧をドライバトランジスタのドレインに供給する電源電圧より低くしても、ドライバトランジスタのソースと同電位の第2導電型ウエルを第1導電型半導体基板から電気的に分離できるので、高利得のソースフォロア型アンプとして動作させることができる。
【0011】
本発明の固体撮像素子は、前記ドライバトランジスタのソースと前記第2導電型ウエルとが接続されること、又は、前記ドライバトランジスタのドレインと前記第1導電型ウエルとが接続されることが好ましい。この場合、確実に第1導電型ウエルと第2導電型ウエルとが電気的に分離される。
【0012】
本発明の固体撮像素子では、前記固体撮像素子がカスケード接続された3段のソースフォロア型アンプを備え、初段のソースフォロア型アンプのドライバトランジスタは前記第2導電型領域内に形成されており、第2及び第3段のソースフォロア型アンプのドライバトランジスタが前記第2導電型ウエル内に形成されていることもできる。
【0013】
また、本発明の固体撮像素子は、前記ドライバトランジスタ及び前記ロードトランジスタが、表面型又は埋込み型であることもできる。
【0014】
【発明の実施の形態】
以下、本発明の実施形態例に基づいて、本発明の固体撮像素子について図面を参照して説明する。図1は、本発明の一実施形態例の固体撮像素子の構造を示す断面図である。本実施形態例の固体撮像素子は、光電変換し電気信号を発生する撮像領域部102、及び、電気信号を検出信号に変換する出力アンプ部101を有し、第1導電型(N型)半導体基板10上に構成される。第1導電型半導体基板10は、5V程度の基板電圧Vsに接続される。第1導電型半導体基板10上に、第2導電型(P型)領域11が形成され、第2導電型領域11内に、第1導電型ウェル12が形成され、第1導電型ウェル12内に、第2導電型ウェル13が形成される。
【0015】
図2は、図1の出力アンプ部101の回路図である。各段のソースフォロア型アンプ3〜5は夫々、nチャネル型のドライバトランジスタQ11〜Q13とnチャネル型のロードトランジスタQ21〜Q23とを1組として構成される。ドライバトランジスタQ11〜Q13のドレインは全て、15V程度の電源電圧VDDに接続される。ロードトランジスタQ21〜Q23のゲート、ソース、及び、サブストレートは全て、グランドに接続される。ドライバトランジスタQ11〜Q13のソースは夫々、対応するロードトランジスタQ21〜Q23のドレインに接続される。
【0016】
ドライバトランジスタQ11は、ゲートが入力端子1に接続され、サブストレートがグランドに接続され、ソースがドライバトランジスタQ12のゲートに接続される。ドライバトランジスタQ12は、ソースがそのサブストレート、及び、ドライバトランジスタQ13のゲートに接続される。ドライバトランジスタQ13は、ソースがサブストレート、及び、出力端子2に接続される。固体撮像素子は、入力端子1が図示されない撮像領域部の電気信号出力端子に接続され、出力端子2が図示されない外部回路の信号入力端子に接続される。
【0017】
ドライバトランジスタQ11〜Q13は、夫々のゲートに入力する信号を低インピーダンス変換し、そのソースから同相の信号として出力する。ロードトランジスタQ21〜Q23は、設定された一定のドレイン電流が流れる定電流源として動作し、ドレイン・ソース間が見かけ上高インピーダンスになる。ソースフォロア型アンプ3〜5は、ドライバトランジスタのソースとグランドとの間の抵抗分が小さいと増幅度が小さくなる。ドライバトランジスタのソースとグランドとの間は、定電流源が接続される場合に比して、固定抵抗が接続される場合には、ソースから出力する信号の振幅が減衰する。
【0018】
図3は、図2のソースフォロア型アンプ5の構造を示す断面図である。第1導電型拡散層16は、アルミ配線と接続するためのコンタクト領域を構成し、第1導電型ウェル12上の表面部分に形成される。第1導電型ウェル12は、第1導電型拡散層16を介して電源電圧VDDに接続される。ドライバトランジスタQ13は、第2導電型ウェル13上に形成され、予めチャネルが存在しない表面型である。ロードトランジスタQ23は、第2導電型領域11上に形成され、第1導電型チャネル領域14として予めチャネルが存在する埋込み型であり、ドライバトランジスタQ11及びQ13以外のトランジスタは、全て埋込み型である。
【0019】
全てのトランジスタについて、ゲ−ト長及びゲ−ト幅の設計値は、帯域等のトランジスタ特性が設計基準を満たすように、最適値が夫々採用される。ここで、表面型又は埋込み型の何れかであるかを指定すれば、トランジスタ構造は同じになる。
【0020】
ゲ−ト絶縁膜は、シリコン酸化膜のみの構造、又は、シリコン酸化膜で窒化シリコン膜を挟んだ構造(ONO膜)から成る。ゲ−ト電極19a及び19bは、ポリシリコンから成り、リン等のN型不純物を拡散することで金属のように低抵抗化される。第1導電型拡散層16、ソ−ス拡散層18a、18b、ドレイン拡散層17a、及び、17bは、リン等のN型不純物をド−プすることによって形成される。イオン注入は、P型領域及びN型領域に対して双方とも、数百keVの加速エネルギーを用い、注入濃度が1E12のオ−ダ−で行われる。
【0021】
図4は、図2のソースフォロア型アンプ5の構造を示す平面図である。配線21〜24は、配線材料としてアルミが使用される。コンタクト34は、P型の領域との接続であるので、第2導電型ウェル13と直接に接続される。コンタクト31〜33及び35〜38は夫々、N型領域との接続であり、良好なオーム接触が得られるように、N型不純物が注入された拡散層を介して接続される。
【0022】
ここで、ソースフォロア型アンプのゲインGについて説明する。ソースフォロア型アンプは、ドライバトランジスタに対して、相互コンダクタンスをgm、サブストレートのコンダクタンスをgmb、出力コンダクタンスをgds1とし、ロードトランジスタに対して、出力コンダクタンスをgds2とすると、利得Gがgm/(gm+gmb+gds1+gds2)で表現される。ドライバトランジスタのサブストレートとソースとを接続すれば、上式のgmbが0となるので、利得Gが高くなる。
【0023】
ドライバトランジスタQ13は、チャネルがゲート酸化膜を介してゲート電極19aと結合し、チャネルが直下の空乏層を介して第2導電型ウェル13と結合している。ドライバトランジスタQ13は、ゲート電極19aに信号を入力すると、チャネル電位が変調される。チャネル電位の変調は、ゲート電極19aとチャネルとの結合度を示す相互コンダクタンスgmが大きいと促進され、一定電位である第2導電型ウェル13とチャネルとの結合度を示すサブストレートのコンダクタンスgmbが小さいと促進される。
【0024】
固体撮像素子においては、光電変換により得られた信号電荷を出力部の、▲1▼浮遊電荷容量と、▲2▼浮遊電荷容量から初段ドライバトランジスタQ11までの配線容量と、▲3▼初段ドライバトランジスタQ11の入力容量、の合計から成る電荷検出容量で電圧に変換してソースフォロアアンプを介して出力するため、電荷検出容量が大きいと出力電圧が減少する。初段ソースフォロア3にも本発明を適用すると初段ソースフォロア3の利得Gは増加するものの、浮遊電荷容量から初段ドライバトランジスタQ11までの配線長がのびて電荷検出容量が増加してしまうため、出力電圧としては初段ソースフォロア3には本発明を適用しない方が増加する場合が多い。従って、本実施例では初段ソースフォロア3には本発明を適用していない。ドライバトランジスタQ11は、サブストレートをグランドに接続するトランジスタ構造にしている。また、利得Gの向上を重視する場合、又は、配線容量が小さい場合には、全てのソースフォロア型アンプ3〜5に対して、ドライバトランジスタのサブストレートとソースとが接続されるトランジスタ構造が採用される。
【0025】
第1導電型ウェル12の電位は15Vになり、第2導電型ウェル13の電位は7.5Vになり、第1導電型半導体基板10の電位は5Vになり、第2導電型領域11の電位は0Vになる。第1導電型ウェル12、第2導電型ウェル13、第1導電型半導体基板10、及び、第2導電型領域11は、形成されるPN接合面が全て逆バイアスされる。
【0026】
上記実施形態例によれば、第1導電型半導体基板に供給する基板電圧をドライバトランジスタのドレインに供給する電源電圧より低くしても、ドライバトランジスタのソースである第2導電型ウェルは第1導電型半導体基板から電気的に分離されるので、高利得のソースフォロア型アンプとして動作する。
【0027】
なお、上記実施形態例ではNチャンネルトランジスタについて説明したが、不純物の導電型をかえればPチャンネルトランジスタについても同様な効果が得られる。また、上記実施形態例ではドライバトランジスタQ13及びQ11のみが表面型である構成ついて説明したが、各トランジスタが表面型又は埋込み型の何れかである構成についても本発明は適用できる。
【0028】
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明の固体撮像素子は、上記実施形態例の構成にのみ限定されるものでなく、上記実施形態例の構成から種々の修正及び変更を施した固体撮像素子も、本発明の範囲に含まれる。
【0029】
【発明の効果】
以上説明したように、本発明の固体撮像素子では、第1導電型半導体基板に供給する基板電圧をドライバトランジスタのドレインに供給する電源電圧より低くしても、ドライバトランジスタのソースと同電位となる第2導電型ウエルを第1導電型半導体基板から電気的に分離できるので、高利得のソースフォロア型アンプとして動作させることができる。また、供給する基板電圧を低く設定できるので、低消費電力対策に貢献できる。
【図面の簡単な説明】
【図1】本発明の一実施形態例の固体撮像素子の構造を示す断面図である。
【図2】図1の固体撮像素子の出力アンプ部の回路図である。
【図3】図2の第3段ソースフォロア型アンプ5の構造を示す断面図である。
【図4】図2の第3段ソースフォロア型アンプ5の構造を示す平面図である。
【図5】同図(a)及び(b)は、特開昭60−223161号公報に記載の固体撮像素子の回路図及び構造図である。
【符号の説明】
1 入力端子
2 出力端子
3 初段ソースフォロア型アンプ
4 第2段ソースフォロア型アンプ
5 第3段ソースフォロア型アンプ
10 第1導電型半導体基板(N型)
11 第2導電型領域(P型)
12 第1導電型ウェル(N型)
13 第2導電型ウェル(P型)
14 第1導電型チャネル領域(N型)
16 第1導電型拡散層(N型)
17a,17b ドレイン拡散層(N型)
18a,18b ソース拡散層(N型)
19a,19b ゲート電極
21〜24 配線
31〜38 コンタクト
Q11〜Q14 ドライバトランジスタ(nチャネル型)
Q21〜Q24 ロードトランジスタ(nチャネル型)
VDD 電源電圧
Vs 基板電圧
Vb バイアス電圧
Si 電気信号
So 検出信号
Claims (5)
- ソースフォロア型アンプを有する固体撮像素子において、
第1導電型基板と、前記第1導電型基板内に形成された第2導電型領域と、該第2導電型領域内に形成された第1導電型ウエル及びロードトランジスタと、前記第1導電型ウエル内に形成された第2導電型ウエルと、該第2導電型ウエル内に形成されたドライバトランジスタとを備え、前記ドライバトランジスタのドレインには前記第1導電型基板に供給される基板電圧に比して高電位の電源電圧が供給され、前記ロードトランジスタと前記ドライバトランジスタとがソースフォロア型アンプを形成することを特徴とする固体撮像素子。 - 前記ドライバトランジスタのソースと前記第2導電型ウエルとが接続される、請求項1に記載の固体撮像素子。
- 前記ドライバトランジスタのドレインと前記第1導電型ウエルとが接続される、請求項1に記載の固体撮像素子。
- 前記ドライバトランジスタ及び前記ロードトランジスタが、表面型又は埋込み型である、請求項1〜3の何れかに記載の固体撮像素子。
- カスケード接続された3段のソースフォロア型アンプを有する固体撮像素子において、
第1導電型基板と、前記第1導電型基板内に形成された第2導電型領域と、前記第2導電型領域内に形成された第1導電型ウエルと、前記第1導電型ウエル内意に形成された第2導電型ウエルとを備え、
初段のソースフォロワ型アンプを構成する初段のドライバトランジスタ及びロードトランジスタと、初段に後続する2段目及び3段目のソースフォロワ型アンプを構成する2段目及び3段目のロードトランジスタとが前記第2導電型領域内に形成されており、
前記2段目及び3段目のソースフォロワ型アンプを構成する2段目及び3段目のドライバトランジスタが、前記第2導電型ウエル内に形成されていることを特徴する固体撮像素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000039937A JP3591633B2 (ja) | 2000-02-17 | 2000-02-17 | 固体撮像素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000039937A JP3591633B2 (ja) | 2000-02-17 | 2000-02-17 | 固体撮像素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001230406A JP2001230406A (ja) | 2001-08-24 |
JP3591633B2 true JP3591633B2 (ja) | 2004-11-24 |
Family
ID=18563421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000039937A Expired - Fee Related JP3591633B2 (ja) | 2000-02-17 | 2000-02-17 | 固体撮像素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3591633B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4016192B2 (ja) * | 2002-08-19 | 2007-12-05 | ソニー株式会社 | 固体撮像装置とその製造方法 |
JP7330124B2 (ja) * | 2020-03-19 | 2023-08-21 | 株式会社東芝 | 固体撮像装置 |
-
2000
- 2000-02-17 JP JP2000039937A patent/JP3591633B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001230406A (ja) | 2001-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5608243A (en) | Single split-gate MOS transistor active pixel sensor cell with automatic anti-blooming and wide dynamic range | |
TWI281348B (en) | Solid state imaging device | |
US7732841B2 (en) | Pixel sensor cell for collecting electrons and holes | |
JPS58105672A (ja) | 半導体撮像装置 | |
JPH09246514A (ja) | 増幅型固体撮像装置 | |
US5528059A (en) | Photoelectric conversion device utilizing a JFET | |
US6369654B1 (en) | Semiconductor device | |
JP2904200B2 (ja) | 固体撮像素子 | |
JPH077147A (ja) | 電荷結合素子型イメージセンサ | |
JP3512937B2 (ja) | 半導体装置 | |
JP3591633B2 (ja) | 固体撮像素子 | |
JPH09331051A (ja) | 光電変換半導体装置 | |
JPS59108462A (ja) | 静電誘導トランジスタを具える固体撮像素子 | |
JPS60223161A (ja) | 電荷転送素子の出力回路 | |
US5825249A (en) | Multistage source follower amplifier having a wide bandwidth and low power consumption | |
JPH01502634A (ja) | イメージセンサ用出力回路 | |
JP3621273B2 (ja) | 固体撮像装置およびその製造方法 | |
JPH04148536A (ja) | 転送電荷増幅装置 | |
US7468500B2 (en) | High performance charge detection amplifier for CCD image sensors | |
US6437378B1 (en) | Charge coupled devices including charge signal amplifiers therein | |
JP3118889B2 (ja) | Ccd撮像素子 | |
US6064263A (en) | DTCMOS differential amplifier | |
US5093589A (en) | Charge injection circuit having impedance conversion means | |
JP2590135B2 (ja) | 電荷入力回路 | |
JP2986752B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040805 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040818 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |