JP3590994B2 - 量子化出力の情報量制御装置および方法 - Google Patents
量子化出力の情報量制御装置および方法 Download PDFInfo
- Publication number
- JP3590994B2 JP3590994B2 JP17175894A JP17175894A JP3590994B2 JP 3590994 B2 JP3590994 B2 JP 3590994B2 JP 17175894 A JP17175894 A JP 17175894A JP 17175894 A JP17175894 A JP 17175894A JP 3590994 B2 JP3590994 B2 JP 3590994B2
- Authority
- JP
- Japan
- Prior art keywords
- dynamic range
- block
- quantization
- bit number
- quantization bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
Description
【０００１】
【産業上の利用分野】
この発明は、例えばディジタルビデオ信号をＡＤＲＣ符号化するのに使用される量子化器と関連して設けられ、この量子化から出力される発生情報量を制御するための情報量制御装置および方法に関する。
【０００２】
【従来の技術】
本願出願人は、特開昭６１−１４４９８９号公報に記載されているような、２次元ブロック内に含まれる複数画素の最大値及び最小値により規定されるダイナミックレンジを求め、このダイナミックレンジに適応した符号化を行う高能率符号化装置を提案している。また、特開昭６２−９２６２０号公報に記載されているように、複数フレームに夫々含まれる領域の画素から形成された３次元ブロックに関してダイナミックレンジに適応した符号化を行う高能率符号化装置が提案されている。更に、特開昭６２−１２８６２１号公報に記載されているように、量子化を行った時に生じる最大歪が一定となるようなダイナミックレンジに応じてビット数が変化する可変長符号化方法が提案されている。
【０００３】
先に提案されているダイナミックレンジに適応した符号化方法（ＡＤＲＣと称する）では、ダイナミックレンジＤＲ（最大値ＭＡＸと最小値ＭＩＮの差）が例えば（８ライン×８画素＝６４画素）からなるディジタルビデオ信号の２次元的なブロック毎に算出される。また、入力画素データからそのブロック内で最小のレベル（最小値）が除去される。この最小値除去後の画素データが量子化される。
【０００４】
この量子化は、元の量子化ビット数（例えば８ビット）より少ないビット数例えば４ビットと対応する２１６個のレベル範囲に検出されたダイナミックレンジＤＲを分割し、ブロック内の各画素データが属するレベル範囲を検出し、このレベル範囲を示すコード信号を発生する処理である。
【０００５】
量子化ビット数が４ビットの場合では、ブロックのダイナミックレンジＤＲが１６個のレベル範囲に分割されている。最小のレベル範囲に含まれる画素データが（００００）と符号化され、その上のレベル範囲に含まれる画素データが（０００１）と符号化され、以下、各レベル範囲に対応して４ビットのコードに符号化され、最大のレベル範囲に含まれる画素データが（１１１１）と符号化される。従って、各画素の例えば８ビットのデータが４ビットに圧縮されて伝送される。受信側では、受信されたコード信号が代表レベルに復元される。この代表レベルは、例えば１６個のレベル範囲の夫々の中央のレベルである。
【０００６】
上述のＡＤＲＣでは、一般的にブロックの大きさを（Ｍ画素×Ｎライン）とし、各画素がｋビットに符号化されるものとすると、１ブロック当りで、Ｍ×Ｎ×ｋ（ビット）のデータ（但し、ダイナミックレンジＤＲおよび最小値ＭＩＮを除く）が発生する。元のデータ量が圧縮されるにしても、発生データ量をより減少できることが好ましい。
【０００７】
そこで、本願発明者は、従来の量子化に比してデータ表現の効率を図り、必要な伝送データ量を低減することができる量子化器を提案している（特願平５−１９５０４号）。この量子化器は、ブロック毎に選択される量子化ステップ幅に基づいてそのブロック内のディジタル信号を量子化する量子化器であって、
量子化結果に関し、ブロックを分割してなる領域毎に必要量子化ビット数を決定し、この必要量子化ビット数をコード化するための回路と、
領域毎に伝送量子化ビット数を変更するための回路とからなる。
【０００８】
この量子化器では、ブロック毎に量子化ビット数が規定されている。このブロックを分割してなる領域内では、空間的相関がブロックより強くなる。従って、この領域では、必要量子化ビット数をブロックのものより少なくすることが可能である。必要量子化ビット数を各領域において検出し、この検出結果に基づいてコード信号の不必要なビットを削減できる。その結果、伝送データ量を低減することができる。然も、画質、音質を低下させることがない。
【０００９】
【発明が解決しようとする課題】
ブロック毎に適切な量子化ビット数を決定し、従って、量子化ビット数が変化する可変長符号化に対して、上述の先に提案されている量子化を適用した場合には、量子化出力のデータの量が変化する。量子化データを通信路を介して伝送する時には、通信路の伝送容量の制約があり、また、ディジタルＶＴＲの記録／再生過程等では、編集その他のビデオ信号の処理のために、ビデオ信号の１フィールドあるいは１フレームのデータ量が一定であることが要請される。このような情報量制御の一方式として、本願出願人は、既にフィードホワード形のもの（特開昭６２−１２８６１号公報）を提案している。
【００１０】
従って、この発明の目的は、上述のような領域の量子化値の表現ビット数をより少なくし、必要なビット数を伝送する量子化と関連して、発生データ量を一定あるいは所定値より少ないものに制御するための情報量制御装置および方法を提供することにある。
【００１１】
【課題を解決するための手段】
この発明は、ブロック毎に画素の最大値および最小値の差である第１のダイナミックレンジＤＲを検出すると共に、ブロックを分割してなる複数の画素からなるサブブロック毎にサブブロックの画素の最大値およびブロックの最小値の差である第２のダイナミックレンジｄｒを検出する検出手段と、
第１のダイナミックレンジＤＲと複数のしきい値との大小関係に基づいてブロック毎の第１の量子化ビット数Ａが決定され、第１の量子化ビット数Ａによって、そのブロック内のディジタル信号を量子化し、各画素に対応するコード信号からなる量子化出力を発生する量子化手段と、
量子化手段の出力に関して、第１の量子化ビット数Ａの範囲内でサブブロック毎に必要な第２の量子化ビット数ａ（ａ＝０，１，２，・・・，またはＡ）を決定し、第２の量子化ビット数ａを指示するフラグを発生するフラグ発生手段と、
量子化手段の出力からフラグで示される第２の量子化ビット数ａ以外の不要なビットを削除し、第２の量子化ビット数ａのコード信号を出力するデータ変換手段とを有し、
第１のダイナミックレンジＤＲ、最大値および最小値の内の２つのデータと、フラグと、コード信号とを伝送する量子化装置に対する情報量制御装置であって、
第１の方向が第１のダイナミックレンジＤＲの値の変化とされ、第２の方向が第２のダイナミックレンジｄｒの値の変化とされ、所定期間の第１のダイナミックレンジＤＲおよび第２のダイナミックレンジｄｒの発生度数の分布が登録されると共に、第２のダイナミックレンジの発生度数の登録が第２の量子化ビット数ａによる重み付けがなされた度数分布テーブルが第１の量子化ビット数Ａの０以外の値のそれぞれについて作成され、
第１の方向において登録されている度数を積算すると共に、第２の方向において登録されている度数を積算することによって、作成された度数分布テーブルを積算型度数分布テーブルにそれぞれ変更し、
複数の積算型度数分布テーブルに対して複数のしきい値をそれぞれ与えることによって、複数のしきい値に対応する発生情報量を求め、
求められた発生情報量と目標値を比較し、発生情報量が目標値以下で、且つ発生情報量が目標値に最も近い複数のしきい値を決定するようにした量子化出力の情報量制御装置である。
また、この発明は、第１のダイナミックレンジＤＲ、最大値および最小値の内の２つのデータと、フラグと、コード信号とを伝送する量子化装置に対する情報量制御方法であって、
第１の方向が第１のダイナミックレンジＤＲの値の変化とされ、第２の方向が第２のダイナミックレンジｄｒの値の変化とされ、所定期間の第１のダイナミックレンジＤＲおよび第２のダイナミックレンジｄｒの発生度数の分布が登録されると共に、第２のダイナミックレンジの発生度数の登録が第２の量子化ビット数ａによる重み付けがなされた度数分布テーブルを第１の量子化ビット数Ａの０以外の値のそれぞれについて作成するステップと、
第１の方向において登録されている度数を積算すると共に、第２の方向において登録されている度数を積算することによって、作成された度数分布テーブルを積算型度数分布テーブルに変更するステップと、
複数の積算型度数分布テーブルに対して複数のしきい値をそれぞれ与えることによって、複数のしきい値に対応する発生情報量を求めるステップと、
求められた発生情報量と目標値を比較し、発生情報量が目標値以下で、且つ発生情報量が目標値に最も近い複数のしきい値を決定するステップとからなる情報量制御方法である。
【００１２】
【作用】
ブロック毎の第１のダイナミックレンジの複数のしきい値との関係によって、ブロックの量子化ビット数が規定される。ブロック内の領域の量子化ビット数は、領域の第２のダイナミックレンジによって規定される。しきい値を可変することによって、量子化出力の発生情報量を制御することができる。第１および第２のダイナミックレンジの発生度数が登録されると共に、第２のダイナミックレンジの発生度数が重み付けされる。このテーブルに対して複数のしきい値を適用することによって、複数のしきい値に対応する発生情報量を計算することができる。この発生情報量が目標値以下とできるしきい値が決定される。決定されたしきい値によって、量子化が実際になされる。
【００１３】
【実施例】
以下、この発明の一実施例について図面を参照して説明する。この発明が適用される量子化器の一例を図１に示す。図１において、１で示す入力端子にディジタル情報信号例えばディジタルビデオ信号が供給される。このディジタルビデオ信号は、１サンプルが８ビットにディジタル化されるとともに、ラスター走査の順序からブロックの順序にデータの配列が変換されたものである。１ブロックは、１フレーム或いは１フィールドの画面が細分化された結果の図２Ａに示す（Ｍ画素×Ｎライン）の２次元領域である。
【００１４】
入力ディジタルビデオ信号が最大値検出回路２、最小値検出回路３および遅延回路４に供給される。検出回路２および３は、各ブロックの最大値ＭＡＸと最小値ＭＩＮとをそれぞれ検出する。遅延回路４は、最大値ＭＡＸ及び最小値ＭＩＮを検出する時間、データを遅延させる。減算回路５で（ＭＡＸ−ＭＩＮ）の演算がされ、減算回路５からそのブロックのダイナミックレンジＤＲ（第１のダイナミックレンジ）が得られる。
【００１５】
ダイナミックレンジＤＲが量子化ステップ幅（Δ）発生回路６に供給される。量子化ビット数を例えば４ビットとすると、ダイナミックレンジＤＲが１／２４ とされることによって、量子化ステップΔが形成される。減算回路７では、遅延回路４からのビデオデータから最小値ＭＩＮが減算され、減算回路７から最小値が除去されたビデオデータが得られる。
【００１６】
減算回路７の出力データ及び量子化ステップ幅Δが量子化回路８に供給される。量子化回路８から元のビット数（８ビット）より少ないビット数（この例では４ビット）のコード信号ＤＴが得られる。量子化回路８は、ダイナミックレンジＤＲに適応した量子化を行う。つまり、ダイナミックレンジＤＲを（２４ ＝１６）等分した量子化ステップ幅Δで、最小値が除去されたビデオデータが除算され、商を切り捨てで整数化した値がコード信号ＤＴとされる。量子化回路８は、除算回路或いはＲＯＭで構成できる。以上の符号化は、先に提案されているＡＤＲＣ符号化と同様のものである。
【００１７】
量子化回路８からのコード信号ＤＴがコード化回路９およびデータ変換回路１０に供給される。これらの回路は、ブロックをさらに分割した小領域毎に必要ビット数を決定し、必要ビット数のデータのみを伝送するために設けられている。例えば図２Ｂに示すように、Ｍ×Ｎのブロックを１６等分した結果のｍ×ｎの小領域（サブブロックと称する）ＳＢ０〜ＳＢ１５を形成する。
【００１８】
例えば（Ｍ＝Ｎ＝１６）とされ、（ｍ＝ｎ＝４）とされる。簡単のために、１次元ブロックを考えると、図２Ｃにその一例を示すように、画素データが分布する。ここで、破線で区切られたサブブロック内では、隣接データの相関が強いために、ブロック内の最小値ＭＩＮに対する各サブブロックの画素の最大値の差である、各サブブロックのダイナミックレンジｄｒ（第２のダイナミックレンジ）は、ｄｒ０、ｄｒ１、ｄｒ２、ｄｒ３となり、最大値ＭＡＸが含むサブブロックＳＢ１以外のもののダイナミックレンジｄｒがブロックのダイナミックレンジＤＲより小さいものとなる。その結果、量子化ビット数をもとのｋビットより少なくすることが可能となる。この実施例では、量子化に不必要なビットを最上位ビットから最下位ビットに向かって順に削除する。
【００１９】
一例として、各画素データを４ビット固定長に圧縮する、４ビットＡＤＲＣでは、４、３、２、１、０ビットの合計５状態が存在する。１ビットおよび０ビットを同一表現すると、４状態となり、２ビットで必要量子化ビット数を表現できる。従って、あるサブブロックに関して、（４ビット×ｍ×ｎ）必要であったデータ量は、必要量子化ビット数が１ビットの場合では、（１ビット×ｍ×ｎ＋２）に減少できる。上述の例では、サブブロックの６４ビットのデータ量を１８ビットに減少することができる。勿論、量子化に必要なビット数が４ビットの場合には、データ量が２ビット増えるが、サブブロック内では、隣接データの相関が一般的に強いので、データ量の削減が可能である。
【００２０】
図１におけるコード化回路９は、サブブロックの必要ビット数を表す２ビットのフラグを生成するためのもので、このフラグが出力端子１２に取り出されると共に、データ変換回路１０に供給される。例えばサブブロック内の最大値を検出することによって、必要ビット数が４状態の何れかを決定でき、その結果の２ビットのフラグが生成される。データ変換回路１０では、フラグに応答したビット数をコード信号ＤＴから削除し、必要ビット数のコード信号に変換する。このビット数の削減は、ＭＳＢ（最上位ビット）から下位ビットに向けてなされる。
【００２１】
出力端子１１には、ダイナミックレンジＤＲが取り出され、コード化回路９からの必要ビット数を示すフラグが出力端子１２に取り出され、データ変換回路１０の出力コードが出力端子１３に取り出され、ブロックの最小値ＭＩＮが出力端子１４に取り出される。これらの符号化出力が図示しないが、フレーム化回路に供給される。フレーム回路は、符号化出力に対して同期信号の付加、エラー訂正符号の符号化処理がなされる。フレーム化回路から取り出された伝送データは、例えば回転ヘッドによって磁気テープに記録される。
【００２２】
なお、受信（または再生）側は、図示されてないが、フラグにより指示される数の｀０’ のビットを各コード信号の上位側に付加し、それによってコード信号を４ビット一定のものに変換し、この変換後のコード信号を先に提案されているＡＤＲＣの復号と同様の方法で復号する。
【００２３】
このように、ブロック毎に量子化ビット数が定まる符号化において、符号化出力の必要伝送データ量を低減できる。また、データ表現を効率化しているので、画像データならば画質を向上でき、オーディオデータならば音質を向上することができる。
【００２４】
次に、上述の量子化器を可変長ＡＤＲＣに対して適用した時に、発生データ量を所定値以下に制御する情報量制御（以下、バッファリングと称する）について説明する。可変長ＡＤＲＣは、各画素の割当てビット数をブロックのダイナミックレンジＤＲに応じたもの、例えば０、１、２、３、または４ビットの何れかとするものである。１ブロック内の割当てビット数は同一である。ダイナミックレンジＤＲとしきい値Ｔ１〜Ｔ４（Ｔ１＜Ｔ２＜Ｔ３＜Ｔ４）との大きさの関係に基づいて、割当てビット数ｘが決定される。
【００２５】
可変長ＡＤＲＣは、ダイナミックレンジＤＲが小さいブロックでは、割当てビット数ｘを少なくし、ダイナミックレンジＤＲが大きいブロックでは、割当てビット数ｘを多くすることで、効率の良い符号化を行うことができる。即ち、（ＤＲ＜Ｔ１）のブロックは、コード信号が伝送されず、ダイナミックレンジＤＲおよび最小値ＭＩＮのみが伝送され、（Ｔ１≦ＤＲ＜Ｔ２）のブロックは、（ｘ＝１）とされ、（Ｔ２≦ＤＲ＜Ｔ３）のブロックは、（ｘ＝２）とされ、（Ｔ３≦ＤＲ＜Ｔ４）のブロックは、（ｘ＝３）とされ、（ＤＲ≧Ｔ４）のブロックは、（ｘ＝４）とされる。
【００２６】
かかる可変長ＡＤＲＣでは、しきい値Ｔ１〜Ｔ４を変えることで、バッファリングを行なうことができる。従って、１フィールド或いは１フレームまたはより短い期間で発生する情報量を所定値にすることが要求される伝送路例えばディジタルＶＴＲに対しても、可変長ＡＤＲＣを適用できる。
【００２７】
図３は、この発明によるバッファリング回路の一部を示す。このバッファリング回路は、所定期間（ビデオ信号の場合の１フレーム、１フィールド、またはそれより短い一定期間）に量子化回路から出力されるデータ量を目標値以下で、且つ最大の量に制御するものである。可変長ＡＤＲＣの場合では、用意されている複数のしきい値の組を順に適用して発生しうるデータ量を計算し、上述の条件を満たすデータ量を発生するしきい値が決定される。このように決定されたしきい値は、所定期間でなされる可変長ＡＤＲＣにおいて使用される。
【００２８】
すなわち、所定期間内のブロックのダイナミックレンジＤＲと決定されたしきい値とからブロック毎に量子化ビット数が決定され、決定された量子化ビット数とダイナミックレンジＤＲから量子化ステップ幅が決定される。そして、量子化ステップ幅によってＡＤＲＣがなされ、符号化出力に対して上述のように、サブブロック毎のビット数圧縮処理がなされる。図３および図７の構成は、上述の処理におけるしきい値を決定するための処理と関連するものである。
【００２９】
図３において、２１で示す入力端子に、ブロックのデータの順序とされた入力ディジタルビデオ信号が供給される。ダイナミックレンジ検出回路２２が各ブロックのダイナミックレンジＤＲを検出し、ダイナミックレンジ検出回路２３が各サブブロックのダイナミックレンジｄｒを検出する。これらのＤＲおよびｄｒは、それぞれ８ビットのコードである。２４ａ〜２４ｄは、ＲＡＭで構成されたテーブルであって、各テーブルは、ブロックの量子化ビット数（１，２，３または４）とそれぞれ対応している。０ビットの場合では、コード信号が伝送されないので、これを考慮する必要がない。テーブル２４ａ〜２４ｄに対するアドレスとして、ダイナミックレンジＤＲおよびｄｒが供給される。
【００３０】
図４に示すように、テーブル２４ａ〜２４ｄは、水平方向のアドレス（ＤＲ＝０〜２５５）と垂直方向のアドレス（ｄｒ＝０〜２５５）とによって、書込み／読出し位置が規定される。テーブル２４ａ〜２４ｄには、度数が登録される。ここで、度数は、所定期間に発生するＤＲおよびｄｒの個数であり、サブブロック毎の必要量子化ビット数に対応して重み付けがされる。この登録の結果、ＤＲおよびｄｒを水平および垂直方向とする、２次元の度数分布表がテーブル２４ａ〜２４ｄ内に作成される。
【００３１】
テーブル２４ａ〜２４ｄの読出しデータが加算器２５ａ〜２５ｄにそれぞれ供給され、ＲＯＭ２６ａ〜２６ｄの読出し出力と加算される。これらのＲＯＭ２６ａ〜２６ｄに対するアドレスは、テーブル２４ａ〜２４ｄのアドレスと共通である。加算器２５ａ〜２５ｄの出力がテーブル２４ａ〜２４ｄの同一アドレスに対して書込まれる。この動作を所定期間、繰り返すことによって、テーブル２４ａ〜２４ｄ内には、所定期間の度数分布表が作成される。
【００３２】
ＲＯＭ２６ａ〜２６ｄは、サブブロックの量子化ビット数に応じた重み付け処理のためのものである。すなわち、上述の量子化器では、ダイナミックレンジＤＲおよびｄｒの関係によって、サブブロックの量子化ビット数が変化する。例えば、ブロックの量子化ビット数が４ビットの場合には、サブブロックの量子化ビット数が０，１，２，３，または４ビットに変化しうる。このサブブロックの量子化ビット数に応じた値をＲＯＭ２６ｄが出力する。
【００３３】
テーブル例えばテーブル２４ｄへの登録についてより具体的に説明する。ＤＲ＝３１とすると、ｄｒが１６以上の場合には、量子化ビット数が４ビットであるので、そのＤＲおよびｄｒで指示される座標（位置）に４を登録する。若し、ｄｒが８以上１６未満であれば、その座標に３を登録する。ｄｒが４以上８未満の場合では、その座標に２を登録する。ｄｒが２以上４未満の場合では、その座標に１を登録する。ｄｒが０または１の場合には、何も登録しない（テーブル２４ａ〜２４ｄは、初期クリアされている）。ブロックの他の量子化ビット数のテーブルについても同様の処理によって度数分布表が作成される。
【００３４】
度数分布表の作成後に、ＤＲの軸の方向に、最大値（２５５）から最小値（０）に向かって登録値を積算し、それからｄｒの軸の方向に、最大値（２５５）から最小値（０）に向かって登録値を積算する。このようにして、積算形の度数分布表がテーブル２４ａ〜２４ｄ内に作成される。
【００３５】
積算形度数分布表を作成することによって、あるしきい値の組に対して発生するデータ量の算出がより簡単となることを説明する。理解の簡単のために、ブロックのダイナミックレンジＤＲのみの度数分布および積算形度数分布について説明する。１フレーム等の所定期間のダイナミックレンジＤＲの度数が図５Ａに示すものとする。図５Ａにおいて、横軸が０〜２５５までのＤＲであり、縦軸が度数（ブロック数単位）である。ＤＲの軸に対してＴ１〜Ｔ４のしきい値を適用した時に、各範囲（割当て量子化ビット数と対応する）に含まれるブロック数がＮ０〜Ｎ４で表されている。
【００３６】
この度数分布において、ＤＲの大きい方から小さい方へ各度数を積算することによって作成される積算形度数分布を図５Ｂに示す。しきい値Ｔ１〜Ｔ４のそれぞれにおける積算度数をＳ１〜Ｓ４とすると、発生データ量Ｉは、次式で表される。
Ｉ＝Ｓ１＋Ｓ２＋Ｓ３＋Ｓ４＝（Ｎ１＋Ｎ２＋Ｎ３＋Ｎ４）＋（Ｎ２＋Ｎ３＋Ｎ４）＋（Ｎ３＋Ｎ４）＋Ｎ４＝Ｎ１＋２Ｎ２＋３Ｎ３＋４Ｎ４
また、各割当て量子化ビット数に対するブロック数も、簡単に求めることができる。例えば１ビットの量子化ビット数が割当てられるブロック総数は、Ｓ２−Ｓ１＝Ｎ１と求めることができる。
【００３７】
このように求められた発生データ量Ｉと目標値Ｉｔとを比較することによって、そのしきい値が適切かどうかを判断できる。そして、しきい値を変化させることによって、目標値Ｉｔ以下で、且つ最大である発生データ量Ｉを生じさせるしきい値Ｔ１〜Ｔ４を最適しきい値として決定する。この最適しきい値によって、実際に伝送される量子化出力が生成される。実際には、個々のしきい値を制御することは、複雑であり、図６に示すように、４個のしきい値Ｔ１〜Ｔ４を一組とし、複数（ｐ）の組を用意し、最適なしきい値の組を決定する。このしきい値の組は、例えばＮ＝０のしきい値の組が最も発生データ量を多くするもので、Ｎが大きくなるに従って発生データ量が単調に減少するように設定されたものである。復元画像の品質の点では、Ｎ＝０のしきい値の組を使用した場合が最良である。上述のように、積算形度数分布表を一旦作成しておけば、しきい値の組のそれぞれと対応する発生データ量の算出を迅速とできる。
【００３８】
この一実施例では、上述したように、サブブロック単位で必要量子化ビット数を決定しているので、このサブブロック単位の処理を考慮したバッファリング処理が必要とされる。バッファリング回路の発生データ量の計算としきい値を決定するための構成を図７に示す。テーブル２４ａ〜２４ｄには、しきい値テーブル（ＲＯＭで構成される）２７からしきい値の組が供給される。しきい値テーブル２７には、図６に示すような複数のしきい値の組が格納されている。最初にＮ＝０のしきい値の組が読出される。テーブル２４ａ、２４ｂ、２４ｃに対しては、二つのしきい値が順次供給される。
【００３９】
テーブル２４ａには、最初にしきい値Ｔ１が供給され、次にしきい値Ｔ２が供給される。図５Ｂの例であれば、積算度数Ｓ１が読出され、次にＳ２が読出される。テーブル２４ａの出力がレジスタ２８ａおよび減算器２９ａに供給される。減算器２９ａには、レジスタ２８ａの出力が供給される。減算器２９ａは、Ｓ１−Ｓ２を計算し、減算器２９ａの出力がレジスタ３０ａに取り込まれる。この減算出力は、割当てビット数が１ビットのブロックに関して、そのデータ量を表している。
【００４０】
テーブル２４ｂに対して、最初にしきい値Ｔ２が供給され、次にしきい値Ｔ３が供給される。レジスタ２８ｂおよび減算器２９ｂによって、レジスタ３０ｂには、割当てビット数が２ビットのブロックのデータ量が格納される。テーブル２４ｃに対しては、しきい値Ｔ３およびＴ４が順次供給され、レジスタ２８ｃおよび減算器２９ｃにより、割当てビット数が３ビットのブロックのデータ量が求められ、これがレジスタ３０ｃに格納される。テーブル２４ｄに対しては、しきい値Ｔ４が供給され、レジスタ３０ｄに割当てビット数が４ビットのブロックのデータ量が格納される。
【００４１】
レジスタ３０ａ、３０ｂ、３０ｃおよび３０ｄの内容が加算器３１、３２および３３により加算され、加算器３３から所定期間の発生データ量Ｉが得られる。この発生データ量Ｉが比較判定回路３４に供給され、目標データ量Ｉｔと比較される。比較判定回路３４の判定結果がしきい値テーブル２７およびレジスタ３５に供給される。しきい値テーブル２７は、Ｉ＞Ｉｔの場合では、しきい値の組を次の組に進めるためにアドレスがインクリメントされる。また、レジスタ３５は、Ｉ≦Ｉｔの場合を示す比較判定回路３４の出力によって、しきい値の組Ｔ１〜Ｔ４を取り込む。このように決定されたしきい値Ｔ１〜Ｔ４が出力端子３６に取り出される。この決定されたしきい値Ｔ１〜Ｔ４が所定期間のデータの量子化のために使用される。
【００４２】
テーブル２４ａ〜２４ｄに積算形の度数分布表が作成された後でなされる、発生データ量Ｉの計算について、図８を参照してより詳細に説明する。図８Ａが１ビットテーブルを示し、図８Ｂ、図８Ｃおよび図８Ｄがそれぞれ２ビットテーブル、３ビットテーブルおよび４ビットテーブルをそれぞれ示す。これらのテーブルに適用されるしきい値Ｔ１〜Ｔ４の一例が図８に示されている。また、各しきい値に対して記載されている１，２，３，４の数字は、サブブロックの量子化ビット数を表し、矢印で示す範囲のダイナミックレンジｄｒに対して量子化ビット数が規定される。
【００４３】
図８Ａの１ビットテーブルでは、しきい値Ｔ２の座標のデータｄ１と、しきい値Ｔ１の座標のデータｄ０とを読み取り、減算器２９ａによって、ｄ０−ｄ１を演算し、１ビット量子化のブロックに関する発生データ量Ｉ１を計算する。図８Ｂの２ビットテーブルにおいて、しきい値Ｔ２およびＴ３の座標のデータｄ２およびｄ３をそれぞれ読み取り、減算器２９ｂによって、ｄ２−ｄ３を演算し、２ビット量子化のブロックに関する発生データ量Ｉ２を計算する。同様に、図８Ｃの３ビットテーブルにおいて、しきい値Ｔ３およびＴ４の座標のデータｄ４およびｄ５を読み取り、減算器２９ｃによって、ｄ４−ｄ５を演算し、３ビット量子化のブロックに関する発生データ量Ｉ３を計算する。さらに、図８Ｄの４ビットテーブルにおいて、しきい値Ｔ４の座標のデータｄ６を読み取る。これは、４ビット量子化のブロックに関する発生データ量Ｉ４である。これらの発生データ量Ｉ１〜Ｉ４を加算することによって、しきい値Ｔ１〜Ｔ４に関する発生データ量Ｉが計算される。
【００４４】
すなわち、この発明において、適応量子化される部分の発生情報量Ｉは、
Ｉ＝Ｐ・（Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４）＋２・Ｑ・Ｋ
である。但し、Ｐは、サブブロック内の画素数であり、Ｑは、ブロック内のサブブロックの数であり、Ｋは、所定期間（バッファリング期間）内のブロック数である。また、２・Ｑ・Ｋは、各サブブロックの必要ビット数を指示するフラグを伝送するために発生するデータ量である。
【００４５】
最終的な発生データ量は、上式のＩに対して付加コードのデータ量を加えたものである。例えばＡＤＲＣの場合では、ブロック毎にダイナミックレンジ情報を伝送する必要があり、これが付加コードのデータ量となる。しかしながら、付加コードのデータ量は、固定であり、可変のデータ量は、上式で計算されるので、バッファリング処理を行なうことができる。
【００４６】
図９は、この発明によるバッファリング処理の方法を説明するフローチャートである。最初にブロックの割当てビット数毎に、ダイナミックレンジＤＲおよびｄｒを軸とする度数分布表が作成される（ステップ４１）。次に、各度数分布表が積算形度数分布表に変換される（ステップ４２）。次のステップ４３で、しきい値発生テーブルのしきい値番号Ｎが０に設定される。
【００４７】
そして、ステップ４４において、このしきい値の組を積算形度数分布表に適用することによって、発生データ量Ｉが計算される。この発生データ量Ｉと目標データ量Ｉｔとがステップ４５において比較される。Ｉ＞Ｉｔならば、ステップ４６に処理が移り、しきい値番号ＮがＮ＋１とされる。そして、再び発生データ量Ｉが計算され、これが目標データ量Ｉｔと比較される。この処理がＩ≦Ｉｔとなるまで、繰り返され、制御結果（すなわち、決定されたしきい値番号Ｎ）が設定される。これによりバッファリング処理が終了する。
【００４８】
【発明の効果】
この発明における量子化器は、ブロック毎に量子化ビット数が定まる符号化において、符号化出力の必要伝送データ量を低減できる。この量子化器を使用する可変長量子化の場合において、発生データ量を目標値以下に制御することができる。従って、ディジタルＶＴＲのような伝送路に対してこの発明を適用することができる。
【図面の簡単な説明】
【図１】この発明を適用できる量子化器の一例のブロック図である。
【図２】量子化器におけるサブブロックの分割の一例とコード信号の値の一例を示す略線図である。
【図３】この発明の一実施例の一部のブロック図である。
【図４】この発明の一実施例における２次元テーブルの説明に用いる略線図である。
【図５】この発明の一実施例における度数分布表および積算形度数分布表の説明に用いる略線図である。
【図６】この発明の一実施例におけるしきい値発生用のテーブルの説明のための略線図である。
【図７】この発明の一実施例の他の部分のブロック図である。
【図８】この発明の一実施例の情報量制御の説明に用いる略線図である。
【図９】この発明の一実施例の情報量制御の説明に用いるフローチャートである。
【符号の説明】
１ ディジタルビデオ信号の入力端子
６ 量子化ステップ幅発生回路
９ 必要量子化ビット数を示すフラグを生成するコード化回路
１０ 不必要なビットを削減するためのデータ変換回路
【産業上の利用分野】
この発明は、例えばディジタルビデオ信号をＡＤＲＣ符号化するのに使用される量子化器と関連して設けられ、この量子化から出力される発生情報量を制御するための情報量制御装置および方法に関する。
【０００２】
【従来の技術】
本願出願人は、特開昭６１−１４４９８９号公報に記載されているような、２次元ブロック内に含まれる複数画素の最大値及び最小値により規定されるダイナミックレンジを求め、このダイナミックレンジに適応した符号化を行う高能率符号化装置を提案している。また、特開昭６２−９２６２０号公報に記載されているように、複数フレームに夫々含まれる領域の画素から形成された３次元ブロックに関してダイナミックレンジに適応した符号化を行う高能率符号化装置が提案されている。更に、特開昭６２−１２８６２１号公報に記載されているように、量子化を行った時に生じる最大歪が一定となるようなダイナミックレンジに応じてビット数が変化する可変長符号化方法が提案されている。
【０００３】
先に提案されているダイナミックレンジに適応した符号化方法（ＡＤＲＣと称する）では、ダイナミックレンジＤＲ（最大値ＭＡＸと最小値ＭＩＮの差）が例えば（８ライン×８画素＝６４画素）からなるディジタルビデオ信号の２次元的なブロック毎に算出される。また、入力画素データからそのブロック内で最小のレベル（最小値）が除去される。この最小値除去後の画素データが量子化される。
【０００４】
この量子化は、元の量子化ビット数（例えば８ビット）より少ないビット数例えば４ビットと対応する２１６個のレベル範囲に検出されたダイナミックレンジＤＲを分割し、ブロック内の各画素データが属するレベル範囲を検出し、このレベル範囲を示すコード信号を発生する処理である。
【０００５】
量子化ビット数が４ビットの場合では、ブロックのダイナミックレンジＤＲが１６個のレベル範囲に分割されている。最小のレベル範囲に含まれる画素データが（００００）と符号化され、その上のレベル範囲に含まれる画素データが（０００１）と符号化され、以下、各レベル範囲に対応して４ビットのコードに符号化され、最大のレベル範囲に含まれる画素データが（１１１１）と符号化される。従って、各画素の例えば８ビットのデータが４ビットに圧縮されて伝送される。受信側では、受信されたコード信号が代表レベルに復元される。この代表レベルは、例えば１６個のレベル範囲の夫々の中央のレベルである。
【０００６】
上述のＡＤＲＣでは、一般的にブロックの大きさを（Ｍ画素×Ｎライン）とし、各画素がｋビットに符号化されるものとすると、１ブロック当りで、Ｍ×Ｎ×ｋ（ビット）のデータ（但し、ダイナミックレンジＤＲおよび最小値ＭＩＮを除く）が発生する。元のデータ量が圧縮されるにしても、発生データ量をより減少できることが好ましい。
【０００７】
そこで、本願発明者は、従来の量子化に比してデータ表現の効率を図り、必要な伝送データ量を低減することができる量子化器を提案している（特願平５−１９５０４号）。この量子化器は、ブロック毎に選択される量子化ステップ幅に基づいてそのブロック内のディジタル信号を量子化する量子化器であって、
量子化結果に関し、ブロックを分割してなる領域毎に必要量子化ビット数を決定し、この必要量子化ビット数をコード化するための回路と、
領域毎に伝送量子化ビット数を変更するための回路とからなる。
【０００８】
この量子化器では、ブロック毎に量子化ビット数が規定されている。このブロックを分割してなる領域内では、空間的相関がブロックより強くなる。従って、この領域では、必要量子化ビット数をブロックのものより少なくすることが可能である。必要量子化ビット数を各領域において検出し、この検出結果に基づいてコード信号の不必要なビットを削減できる。その結果、伝送データ量を低減することができる。然も、画質、音質を低下させることがない。
【０００９】
【発明が解決しようとする課題】
ブロック毎に適切な量子化ビット数を決定し、従って、量子化ビット数が変化する可変長符号化に対して、上述の先に提案されている量子化を適用した場合には、量子化出力のデータの量が変化する。量子化データを通信路を介して伝送する時には、通信路の伝送容量の制約があり、また、ディジタルＶＴＲの記録／再生過程等では、編集その他のビデオ信号の処理のために、ビデオ信号の１フィールドあるいは１フレームのデータ量が一定であることが要請される。このような情報量制御の一方式として、本願出願人は、既にフィードホワード形のもの（特開昭６２−１２８６１号公報）を提案している。
【００１０】
従って、この発明の目的は、上述のような領域の量子化値の表現ビット数をより少なくし、必要なビット数を伝送する量子化と関連して、発生データ量を一定あるいは所定値より少ないものに制御するための情報量制御装置および方法を提供することにある。
【００１１】
【課題を解決するための手段】
この発明は、ブロック毎に画素の最大値および最小値の差である第１のダイナミックレンジＤＲを検出すると共に、ブロックを分割してなる複数の画素からなるサブブロック毎にサブブロックの画素の最大値およびブロックの最小値の差である第２のダイナミックレンジｄｒを検出する検出手段と、
第１のダイナミックレンジＤＲと複数のしきい値との大小関係に基づいてブロック毎の第１の量子化ビット数Ａが決定され、第１の量子化ビット数Ａによって、そのブロック内のディジタル信号を量子化し、各画素に対応するコード信号からなる量子化出力を発生する量子化手段と、
量子化手段の出力に関して、第１の量子化ビット数Ａの範囲内でサブブロック毎に必要な第２の量子化ビット数ａ（ａ＝０，１，２，・・・，またはＡ）を決定し、第２の量子化ビット数ａを指示するフラグを発生するフラグ発生手段と、
量子化手段の出力からフラグで示される第２の量子化ビット数ａ以外の不要なビットを削除し、第２の量子化ビット数ａのコード信号を出力するデータ変換手段とを有し、
第１のダイナミックレンジＤＲ、最大値および最小値の内の２つのデータと、フラグと、コード信号とを伝送する量子化装置に対する情報量制御装置であって、
第１の方向が第１のダイナミックレンジＤＲの値の変化とされ、第２の方向が第２のダイナミックレンジｄｒの値の変化とされ、所定期間の第１のダイナミックレンジＤＲおよび第２のダイナミックレンジｄｒの発生度数の分布が登録されると共に、第２のダイナミックレンジの発生度数の登録が第２の量子化ビット数ａによる重み付けがなされた度数分布テーブルが第１の量子化ビット数Ａの０以外の値のそれぞれについて作成され、
第１の方向において登録されている度数を積算すると共に、第２の方向において登録されている度数を積算することによって、作成された度数分布テーブルを積算型度数分布テーブルにそれぞれ変更し、
複数の積算型度数分布テーブルに対して複数のしきい値をそれぞれ与えることによって、複数のしきい値に対応する発生情報量を求め、
求められた発生情報量と目標値を比較し、発生情報量が目標値以下で、且つ発生情報量が目標値に最も近い複数のしきい値を決定するようにした量子化出力の情報量制御装置である。
また、この発明は、第１のダイナミックレンジＤＲ、最大値および最小値の内の２つのデータと、フラグと、コード信号とを伝送する量子化装置に対する情報量制御方法であって、
第１の方向が第１のダイナミックレンジＤＲの値の変化とされ、第２の方向が第２のダイナミックレンジｄｒの値の変化とされ、所定期間の第１のダイナミックレンジＤＲおよび第２のダイナミックレンジｄｒの発生度数の分布が登録されると共に、第２のダイナミックレンジの発生度数の登録が第２の量子化ビット数ａによる重み付けがなされた度数分布テーブルを第１の量子化ビット数Ａの０以外の値のそれぞれについて作成するステップと、
第１の方向において登録されている度数を積算すると共に、第２の方向において登録されている度数を積算することによって、作成された度数分布テーブルを積算型度数分布テーブルに変更するステップと、
複数の積算型度数分布テーブルに対して複数のしきい値をそれぞれ与えることによって、複数のしきい値に対応する発生情報量を求めるステップと、
求められた発生情報量と目標値を比較し、発生情報量が目標値以下で、且つ発生情報量が目標値に最も近い複数のしきい値を決定するステップとからなる情報量制御方法である。
【００１２】
【作用】
ブロック毎の第１のダイナミックレンジの複数のしきい値との関係によって、ブロックの量子化ビット数が規定される。ブロック内の領域の量子化ビット数は、領域の第２のダイナミックレンジによって規定される。しきい値を可変することによって、量子化出力の発生情報量を制御することができる。第１および第２のダイナミックレンジの発生度数が登録されると共に、第２のダイナミックレンジの発生度数が重み付けされる。このテーブルに対して複数のしきい値を適用することによって、複数のしきい値に対応する発生情報量を計算することができる。この発生情報量が目標値以下とできるしきい値が決定される。決定されたしきい値によって、量子化が実際になされる。
【００１３】
【実施例】
以下、この発明の一実施例について図面を参照して説明する。この発明が適用される量子化器の一例を図１に示す。図１において、１で示す入力端子にディジタル情報信号例えばディジタルビデオ信号が供給される。このディジタルビデオ信号は、１サンプルが８ビットにディジタル化されるとともに、ラスター走査の順序からブロックの順序にデータの配列が変換されたものである。１ブロックは、１フレーム或いは１フィールドの画面が細分化された結果の図２Ａに示す（Ｍ画素×Ｎライン）の２次元領域である。
【００１４】
入力ディジタルビデオ信号が最大値検出回路２、最小値検出回路３および遅延回路４に供給される。検出回路２および３は、各ブロックの最大値ＭＡＸと最小値ＭＩＮとをそれぞれ検出する。遅延回路４は、最大値ＭＡＸ及び最小値ＭＩＮを検出する時間、データを遅延させる。減算回路５で（ＭＡＸ−ＭＩＮ）の演算がされ、減算回路５からそのブロックのダイナミックレンジＤＲ（第１のダイナミックレンジ）が得られる。
【００１５】
ダイナミックレンジＤＲが量子化ステップ幅（Δ）発生回路６に供給される。量子化ビット数を例えば４ビットとすると、ダイナミックレンジＤＲが１／２４ とされることによって、量子化ステップΔが形成される。減算回路７では、遅延回路４からのビデオデータから最小値ＭＩＮが減算され、減算回路７から最小値が除去されたビデオデータが得られる。
【００１６】
減算回路７の出力データ及び量子化ステップ幅Δが量子化回路８に供給される。量子化回路８から元のビット数（８ビット）より少ないビット数（この例では４ビット）のコード信号ＤＴが得られる。量子化回路８は、ダイナミックレンジＤＲに適応した量子化を行う。つまり、ダイナミックレンジＤＲを（２４ ＝１６）等分した量子化ステップ幅Δで、最小値が除去されたビデオデータが除算され、商を切り捨てで整数化した値がコード信号ＤＴとされる。量子化回路８は、除算回路或いはＲＯＭで構成できる。以上の符号化は、先に提案されているＡＤＲＣ符号化と同様のものである。
【００１７】
量子化回路８からのコード信号ＤＴがコード化回路９およびデータ変換回路１０に供給される。これらの回路は、ブロックをさらに分割した小領域毎に必要ビット数を決定し、必要ビット数のデータのみを伝送するために設けられている。例えば図２Ｂに示すように、Ｍ×Ｎのブロックを１６等分した結果のｍ×ｎの小領域（サブブロックと称する）ＳＢ０〜ＳＢ１５を形成する。
【００１８】
例えば（Ｍ＝Ｎ＝１６）とされ、（ｍ＝ｎ＝４）とされる。簡単のために、１次元ブロックを考えると、図２Ｃにその一例を示すように、画素データが分布する。ここで、破線で区切られたサブブロック内では、隣接データの相関が強いために、ブロック内の最小値ＭＩＮに対する各サブブロックの画素の最大値の差である、各サブブロックのダイナミックレンジｄｒ（第２のダイナミックレンジ）は、ｄｒ０、ｄｒ１、ｄｒ２、ｄｒ３となり、最大値ＭＡＸが含むサブブロックＳＢ１以外のもののダイナミックレンジｄｒがブロックのダイナミックレンジＤＲより小さいものとなる。その結果、量子化ビット数をもとのｋビットより少なくすることが可能となる。この実施例では、量子化に不必要なビットを最上位ビットから最下位ビットに向かって順に削除する。
【００１９】
一例として、各画素データを４ビット固定長に圧縮する、４ビットＡＤＲＣでは、４、３、２、１、０ビットの合計５状態が存在する。１ビットおよび０ビットを同一表現すると、４状態となり、２ビットで必要量子化ビット数を表現できる。従って、あるサブブロックに関して、（４ビット×ｍ×ｎ）必要であったデータ量は、必要量子化ビット数が１ビットの場合では、（１ビット×ｍ×ｎ＋２）に減少できる。上述の例では、サブブロックの６４ビットのデータ量を１８ビットに減少することができる。勿論、量子化に必要なビット数が４ビットの場合には、データ量が２ビット増えるが、サブブロック内では、隣接データの相関が一般的に強いので、データ量の削減が可能である。
【００２０】
図１におけるコード化回路９は、サブブロックの必要ビット数を表す２ビットのフラグを生成するためのもので、このフラグが出力端子１２に取り出されると共に、データ変換回路１０に供給される。例えばサブブロック内の最大値を検出することによって、必要ビット数が４状態の何れかを決定でき、その結果の２ビットのフラグが生成される。データ変換回路１０では、フラグに応答したビット数をコード信号ＤＴから削除し、必要ビット数のコード信号に変換する。このビット数の削減は、ＭＳＢ（最上位ビット）から下位ビットに向けてなされる。
【００２１】
出力端子１１には、ダイナミックレンジＤＲが取り出され、コード化回路９からの必要ビット数を示すフラグが出力端子１２に取り出され、データ変換回路１０の出力コードが出力端子１３に取り出され、ブロックの最小値ＭＩＮが出力端子１４に取り出される。これらの符号化出力が図示しないが、フレーム化回路に供給される。フレーム回路は、符号化出力に対して同期信号の付加、エラー訂正符号の符号化処理がなされる。フレーム化回路から取り出された伝送データは、例えば回転ヘッドによって磁気テープに記録される。
【００２２】
なお、受信（または再生）側は、図示されてないが、フラグにより指示される数の｀０’ のビットを各コード信号の上位側に付加し、それによってコード信号を４ビット一定のものに変換し、この変換後のコード信号を先に提案されているＡＤＲＣの復号と同様の方法で復号する。
【００２３】
このように、ブロック毎に量子化ビット数が定まる符号化において、符号化出力の必要伝送データ量を低減できる。また、データ表現を効率化しているので、画像データならば画質を向上でき、オーディオデータならば音質を向上することができる。
【００２４】
次に、上述の量子化器を可変長ＡＤＲＣに対して適用した時に、発生データ量を所定値以下に制御する情報量制御（以下、バッファリングと称する）について説明する。可変長ＡＤＲＣは、各画素の割当てビット数をブロックのダイナミックレンジＤＲに応じたもの、例えば０、１、２、３、または４ビットの何れかとするものである。１ブロック内の割当てビット数は同一である。ダイナミックレンジＤＲとしきい値Ｔ１〜Ｔ４（Ｔ１＜Ｔ２＜Ｔ３＜Ｔ４）との大きさの関係に基づいて、割当てビット数ｘが決定される。
【００２５】
可変長ＡＤＲＣは、ダイナミックレンジＤＲが小さいブロックでは、割当てビット数ｘを少なくし、ダイナミックレンジＤＲが大きいブロックでは、割当てビット数ｘを多くすることで、効率の良い符号化を行うことができる。即ち、（ＤＲ＜Ｔ１）のブロックは、コード信号が伝送されず、ダイナミックレンジＤＲおよび最小値ＭＩＮのみが伝送され、（Ｔ１≦ＤＲ＜Ｔ２）のブロックは、（ｘ＝１）とされ、（Ｔ２≦ＤＲ＜Ｔ３）のブロックは、（ｘ＝２）とされ、（Ｔ３≦ＤＲ＜Ｔ４）のブロックは、（ｘ＝３）とされ、（ＤＲ≧Ｔ４）のブロックは、（ｘ＝４）とされる。
【００２６】
かかる可変長ＡＤＲＣでは、しきい値Ｔ１〜Ｔ４を変えることで、バッファリングを行なうことができる。従って、１フィールド或いは１フレームまたはより短い期間で発生する情報量を所定値にすることが要求される伝送路例えばディジタルＶＴＲに対しても、可変長ＡＤＲＣを適用できる。
【００２７】
図３は、この発明によるバッファリング回路の一部を示す。このバッファリング回路は、所定期間（ビデオ信号の場合の１フレーム、１フィールド、またはそれより短い一定期間）に量子化回路から出力されるデータ量を目標値以下で、且つ最大の量に制御するものである。可変長ＡＤＲＣの場合では、用意されている複数のしきい値の組を順に適用して発生しうるデータ量を計算し、上述の条件を満たすデータ量を発生するしきい値が決定される。このように決定されたしきい値は、所定期間でなされる可変長ＡＤＲＣにおいて使用される。
【００２８】
すなわち、所定期間内のブロックのダイナミックレンジＤＲと決定されたしきい値とからブロック毎に量子化ビット数が決定され、決定された量子化ビット数とダイナミックレンジＤＲから量子化ステップ幅が決定される。そして、量子化ステップ幅によってＡＤＲＣがなされ、符号化出力に対して上述のように、サブブロック毎のビット数圧縮処理がなされる。図３および図７の構成は、上述の処理におけるしきい値を決定するための処理と関連するものである。
【００２９】
図３において、２１で示す入力端子に、ブロックのデータの順序とされた入力ディジタルビデオ信号が供給される。ダイナミックレンジ検出回路２２が各ブロックのダイナミックレンジＤＲを検出し、ダイナミックレンジ検出回路２３が各サブブロックのダイナミックレンジｄｒを検出する。これらのＤＲおよびｄｒは、それぞれ８ビットのコードである。２４ａ〜２４ｄは、ＲＡＭで構成されたテーブルであって、各テーブルは、ブロックの量子化ビット数（１，２，３または４）とそれぞれ対応している。０ビットの場合では、コード信号が伝送されないので、これを考慮する必要がない。テーブル２４ａ〜２４ｄに対するアドレスとして、ダイナミックレンジＤＲおよびｄｒが供給される。
【００３０】
図４に示すように、テーブル２４ａ〜２４ｄは、水平方向のアドレス（ＤＲ＝０〜２５５）と垂直方向のアドレス（ｄｒ＝０〜２５５）とによって、書込み／読出し位置が規定される。テーブル２４ａ〜２４ｄには、度数が登録される。ここで、度数は、所定期間に発生するＤＲおよびｄｒの個数であり、サブブロック毎の必要量子化ビット数に対応して重み付けがされる。この登録の結果、ＤＲおよびｄｒを水平および垂直方向とする、２次元の度数分布表がテーブル２４ａ〜２４ｄ内に作成される。
【００３１】
テーブル２４ａ〜２４ｄの読出しデータが加算器２５ａ〜２５ｄにそれぞれ供給され、ＲＯＭ２６ａ〜２６ｄの読出し出力と加算される。これらのＲＯＭ２６ａ〜２６ｄに対するアドレスは、テーブル２４ａ〜２４ｄのアドレスと共通である。加算器２５ａ〜２５ｄの出力がテーブル２４ａ〜２４ｄの同一アドレスに対して書込まれる。この動作を所定期間、繰り返すことによって、テーブル２４ａ〜２４ｄ内には、所定期間の度数分布表が作成される。
【００３２】
ＲＯＭ２６ａ〜２６ｄは、サブブロックの量子化ビット数に応じた重み付け処理のためのものである。すなわち、上述の量子化器では、ダイナミックレンジＤＲおよびｄｒの関係によって、サブブロックの量子化ビット数が変化する。例えば、ブロックの量子化ビット数が４ビットの場合には、サブブロックの量子化ビット数が０，１，２，３，または４ビットに変化しうる。このサブブロックの量子化ビット数に応じた値をＲＯＭ２６ｄが出力する。
【００３３】
テーブル例えばテーブル２４ｄへの登録についてより具体的に説明する。ＤＲ＝３１とすると、ｄｒが１６以上の場合には、量子化ビット数が４ビットであるので、そのＤＲおよびｄｒで指示される座標（位置）に４を登録する。若し、ｄｒが８以上１６未満であれば、その座標に３を登録する。ｄｒが４以上８未満の場合では、その座標に２を登録する。ｄｒが２以上４未満の場合では、その座標に１を登録する。ｄｒが０または１の場合には、何も登録しない（テーブル２４ａ〜２４ｄは、初期クリアされている）。ブロックの他の量子化ビット数のテーブルについても同様の処理によって度数分布表が作成される。
【００３４】
度数分布表の作成後に、ＤＲの軸の方向に、最大値（２５５）から最小値（０）に向かって登録値を積算し、それからｄｒの軸の方向に、最大値（２５５）から最小値（０）に向かって登録値を積算する。このようにして、積算形の度数分布表がテーブル２４ａ〜２４ｄ内に作成される。
【００３５】
積算形度数分布表を作成することによって、あるしきい値の組に対して発生するデータ量の算出がより簡単となることを説明する。理解の簡単のために、ブロックのダイナミックレンジＤＲのみの度数分布および積算形度数分布について説明する。１フレーム等の所定期間のダイナミックレンジＤＲの度数が図５Ａに示すものとする。図５Ａにおいて、横軸が０〜２５５までのＤＲであり、縦軸が度数（ブロック数単位）である。ＤＲの軸に対してＴ１〜Ｔ４のしきい値を適用した時に、各範囲（割当て量子化ビット数と対応する）に含まれるブロック数がＮ０〜Ｎ４で表されている。
【００３６】
この度数分布において、ＤＲの大きい方から小さい方へ各度数を積算することによって作成される積算形度数分布を図５Ｂに示す。しきい値Ｔ１〜Ｔ４のそれぞれにおける積算度数をＳ１〜Ｓ４とすると、発生データ量Ｉは、次式で表される。
Ｉ＝Ｓ１＋Ｓ２＋Ｓ３＋Ｓ４＝（Ｎ１＋Ｎ２＋Ｎ３＋Ｎ４）＋（Ｎ２＋Ｎ３＋Ｎ４）＋（Ｎ３＋Ｎ４）＋Ｎ４＝Ｎ１＋２Ｎ２＋３Ｎ３＋４Ｎ４
また、各割当て量子化ビット数に対するブロック数も、簡単に求めることができる。例えば１ビットの量子化ビット数が割当てられるブロック総数は、Ｓ２−Ｓ１＝Ｎ１と求めることができる。
【００３７】
このように求められた発生データ量Ｉと目標値Ｉｔとを比較することによって、そのしきい値が適切かどうかを判断できる。そして、しきい値を変化させることによって、目標値Ｉｔ以下で、且つ最大である発生データ量Ｉを生じさせるしきい値Ｔ１〜Ｔ４を最適しきい値として決定する。この最適しきい値によって、実際に伝送される量子化出力が生成される。実際には、個々のしきい値を制御することは、複雑であり、図６に示すように、４個のしきい値Ｔ１〜Ｔ４を一組とし、複数（ｐ）の組を用意し、最適なしきい値の組を決定する。このしきい値の組は、例えばＮ＝０のしきい値の組が最も発生データ量を多くするもので、Ｎが大きくなるに従って発生データ量が単調に減少するように設定されたものである。復元画像の品質の点では、Ｎ＝０のしきい値の組を使用した場合が最良である。上述のように、積算形度数分布表を一旦作成しておけば、しきい値の組のそれぞれと対応する発生データ量の算出を迅速とできる。
【００３８】
この一実施例では、上述したように、サブブロック単位で必要量子化ビット数を決定しているので、このサブブロック単位の処理を考慮したバッファリング処理が必要とされる。バッファリング回路の発生データ量の計算としきい値を決定するための構成を図７に示す。テーブル２４ａ〜２４ｄには、しきい値テーブル（ＲＯＭで構成される）２７からしきい値の組が供給される。しきい値テーブル２７には、図６に示すような複数のしきい値の組が格納されている。最初にＮ＝０のしきい値の組が読出される。テーブル２４ａ、２４ｂ、２４ｃに対しては、二つのしきい値が順次供給される。
【００３９】
テーブル２４ａには、最初にしきい値Ｔ１が供給され、次にしきい値Ｔ２が供給される。図５Ｂの例であれば、積算度数Ｓ１が読出され、次にＳ２が読出される。テーブル２４ａの出力がレジスタ２８ａおよび減算器２９ａに供給される。減算器２９ａには、レジスタ２８ａの出力が供給される。減算器２９ａは、Ｓ１−Ｓ２を計算し、減算器２９ａの出力がレジスタ３０ａに取り込まれる。この減算出力は、割当てビット数が１ビットのブロックに関して、そのデータ量を表している。
【００４０】
テーブル２４ｂに対して、最初にしきい値Ｔ２が供給され、次にしきい値Ｔ３が供給される。レジスタ２８ｂおよび減算器２９ｂによって、レジスタ３０ｂには、割当てビット数が２ビットのブロックのデータ量が格納される。テーブル２４ｃに対しては、しきい値Ｔ３およびＴ４が順次供給され、レジスタ２８ｃおよび減算器２９ｃにより、割当てビット数が３ビットのブロックのデータ量が求められ、これがレジスタ３０ｃに格納される。テーブル２４ｄに対しては、しきい値Ｔ４が供給され、レジスタ３０ｄに割当てビット数が４ビットのブロックのデータ量が格納される。
【００４１】
レジスタ３０ａ、３０ｂ、３０ｃおよび３０ｄの内容が加算器３１、３２および３３により加算され、加算器３３から所定期間の発生データ量Ｉが得られる。この発生データ量Ｉが比較判定回路３４に供給され、目標データ量Ｉｔと比較される。比較判定回路３４の判定結果がしきい値テーブル２７およびレジスタ３５に供給される。しきい値テーブル２７は、Ｉ＞Ｉｔの場合では、しきい値の組を次の組に進めるためにアドレスがインクリメントされる。また、レジスタ３５は、Ｉ≦Ｉｔの場合を示す比較判定回路３４の出力によって、しきい値の組Ｔ１〜Ｔ４を取り込む。このように決定されたしきい値Ｔ１〜Ｔ４が出力端子３６に取り出される。この決定されたしきい値Ｔ１〜Ｔ４が所定期間のデータの量子化のために使用される。
【００４２】
テーブル２４ａ〜２４ｄに積算形の度数分布表が作成された後でなされる、発生データ量Ｉの計算について、図８を参照してより詳細に説明する。図８Ａが１ビットテーブルを示し、図８Ｂ、図８Ｃおよび図８Ｄがそれぞれ２ビットテーブル、３ビットテーブルおよび４ビットテーブルをそれぞれ示す。これらのテーブルに適用されるしきい値Ｔ１〜Ｔ４の一例が図８に示されている。また、各しきい値に対して記載されている１，２，３，４の数字は、サブブロックの量子化ビット数を表し、矢印で示す範囲のダイナミックレンジｄｒに対して量子化ビット数が規定される。
【００４３】
図８Ａの１ビットテーブルでは、しきい値Ｔ２の座標のデータｄ１と、しきい値Ｔ１の座標のデータｄ０とを読み取り、減算器２９ａによって、ｄ０−ｄ１を演算し、１ビット量子化のブロックに関する発生データ量Ｉ１を計算する。図８Ｂの２ビットテーブルにおいて、しきい値Ｔ２およびＴ３の座標のデータｄ２およびｄ３をそれぞれ読み取り、減算器２９ｂによって、ｄ２−ｄ３を演算し、２ビット量子化のブロックに関する発生データ量Ｉ２を計算する。同様に、図８Ｃの３ビットテーブルにおいて、しきい値Ｔ３およびＴ４の座標のデータｄ４およびｄ５を読み取り、減算器２９ｃによって、ｄ４−ｄ５を演算し、３ビット量子化のブロックに関する発生データ量Ｉ３を計算する。さらに、図８Ｄの４ビットテーブルにおいて、しきい値Ｔ４の座標のデータｄ６を読み取る。これは、４ビット量子化のブロックに関する発生データ量Ｉ４である。これらの発生データ量Ｉ１〜Ｉ４を加算することによって、しきい値Ｔ１〜Ｔ４に関する発生データ量Ｉが計算される。
【００４４】
すなわち、この発明において、適応量子化される部分の発生情報量Ｉは、
Ｉ＝Ｐ・（Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４）＋２・Ｑ・Ｋ
である。但し、Ｐは、サブブロック内の画素数であり、Ｑは、ブロック内のサブブロックの数であり、Ｋは、所定期間（バッファリング期間）内のブロック数である。また、２・Ｑ・Ｋは、各サブブロックの必要ビット数を指示するフラグを伝送するために発生するデータ量である。
【００４５】
最終的な発生データ量は、上式のＩに対して付加コードのデータ量を加えたものである。例えばＡＤＲＣの場合では、ブロック毎にダイナミックレンジ情報を伝送する必要があり、これが付加コードのデータ量となる。しかしながら、付加コードのデータ量は、固定であり、可変のデータ量は、上式で計算されるので、バッファリング処理を行なうことができる。
【００４６】
図９は、この発明によるバッファリング処理の方法を説明するフローチャートである。最初にブロックの割当てビット数毎に、ダイナミックレンジＤＲおよびｄｒを軸とする度数分布表が作成される（ステップ４１）。次に、各度数分布表が積算形度数分布表に変換される（ステップ４２）。次のステップ４３で、しきい値発生テーブルのしきい値番号Ｎが０に設定される。
【００４７】
そして、ステップ４４において、このしきい値の組を積算形度数分布表に適用することによって、発生データ量Ｉが計算される。この発生データ量Ｉと目標データ量Ｉｔとがステップ４５において比較される。Ｉ＞Ｉｔならば、ステップ４６に処理が移り、しきい値番号ＮがＮ＋１とされる。そして、再び発生データ量Ｉが計算され、これが目標データ量Ｉｔと比較される。この処理がＩ≦Ｉｔとなるまで、繰り返され、制御結果（すなわち、決定されたしきい値番号Ｎ）が設定される。これによりバッファリング処理が終了する。
【００４８】
【発明の効果】
この発明における量子化器は、ブロック毎に量子化ビット数が定まる符号化において、符号化出力の必要伝送データ量を低減できる。この量子化器を使用する可変長量子化の場合において、発生データ量を目標値以下に制御することができる。従って、ディジタルＶＴＲのような伝送路に対してこの発明を適用することができる。
【図面の簡単な説明】
【図１】この発明を適用できる量子化器の一例のブロック図である。
【図２】量子化器におけるサブブロックの分割の一例とコード信号の値の一例を示す略線図である。
【図３】この発明の一実施例の一部のブロック図である。
【図４】この発明の一実施例における２次元テーブルの説明に用いる略線図である。
【図５】この発明の一実施例における度数分布表および積算形度数分布表の説明に用いる略線図である。
【図６】この発明の一実施例におけるしきい値発生用のテーブルの説明のための略線図である。
【図７】この発明の一実施例の他の部分のブロック図である。
【図８】この発明の一実施例の情報量制御の説明に用いる略線図である。
【図９】この発明の一実施例の情報量制御の説明に用いるフローチャートである。
【符号の説明】
１ ディジタルビデオ信号の入力端子
６ 量子化ステップ幅発生回路
９ 必要量子化ビット数を示すフラグを生成するコード化回路
１０ 不必要なビットを削減するためのデータ変換回路
Claims (3)
- ブロック毎に画素の最大値および最小値の差である第１のダイナミックレンジＤＲを検出すると共に、上記ブロックを分割してなる複数の画素からなるサブブロック毎にサブブロックの画素の最大値および上記ブロックの最小値の差である第２のダイナミックレンジｄｒを検出する検出手段と、
上記第１のダイナミックレンジＤＲと複数のしきい値との大小関係に基づいてブロック毎の第１の量子化ビット数Ａが決定され、上記第１の量子化ビット数Ａによって、そのブロック内のディジタル信号を量子化し、各画素に対応するコード信号からなる量子化出力を発生する量子化手段と、
上記量子化手段の出力に関して、上記第１の量子化ビット数Ａの範囲内でサブブロック毎に必要な第２の量子化ビット数ａ（ａ＝０，１，２，・・・，またはＡ）を決定し、上記第２の量子化ビット数ａを指示するフラグを発生するフラグ発生手段と、
上記量子化手段の出力から上記フラグで示される上記第２の量子化ビット数ａ以外の不要なビットを削除し、上記第２の量子化ビット数ａのコード信号を出力するデータ変換手段とを有し、
上記第１のダイナミックレンジＤＲ、上記最大値および上記最小値の内の２つのデータと、上記フラグと、上記コード信号とを伝送する量子化装置に対する情報量制御装置であって、
第１の方向が上記第１のダイナミックレンジＤＲの値の変化とされ、第２の方向が上記第２のダイナミックレンジｄｒの値の変化とされ、所定期間の上記第１のダイナミックレンジＤＲおよび上記第２のダイナミックレンジｄｒの発生度数の分布が登録されると共に、上記第２のダイナミックレンジの発生度数の登録が上記第２の量子化ビット数ａによる重み付けがなされた度数分布テーブルが上記第１の量子化ビット数Ａの０以外の値のそれぞれについて作成され、
上記第１の方向において登録されている度数を積算すると共に、上記第２の方向において登録されている度数を積算することによって、上記作成された度数分布テーブルを積算型度数分布テーブルにそれぞれ変更し、
複数の上記積算型度数分布テーブルに対して上記複数のしきい値をそれぞれ与えることによって、上記複数のしきい値に対応する発生情報量を求め、
求められた上記発生情報量と目標値を比較し、上記発生情報量が上記目標値以下で、且つ上記発生情報量が上記目標値に最も近い上記複数のしきい値を決定するようにした量子化出力の情報量制御装置。 - 請求項１記載の情報量制御装置において、
上記複数のしきい値からなる組を複数有するしきい値発生手段を有し、上記複数の組は、発生情報量が単調に変化する順に出力され、
出力されたしきい値の組の各しきい値を複数の上記積算型度数分布テーブルに与えることによって、発生情報量を計算することを特徴とする情報量制御装置。 - ブロック毎に画素の最大値および最小値の差である第１のダイナミックレンジＤＲを検出すると共に、上記ブロックを分割してなる複数の画素からなるサブブロック毎にサブブロックの画素の最大値および上記ブロックの最小値の差である第２のダイナミックレンジｄｒを検出する検出手段と、
上記第１のダイナミックレンジＤＲと複数のしきい値との大小関係に基づいてブロック毎の第１の量子化ビット数Ａが決定され、上記第１の量子化ビット数Ａによって、そのブロック内のディジタル信号を量子化し、各画素に対応するコード信号からなる量子化出力を発生する量子化手段と、
上記量子化手段の出力に関して、上記第１の量子化ビット数Ａの範囲内でサブブロック毎に必要な第２の量子化ビット数ａ（ａ＝０，１，２，・・・，またはＡ）を決定し、上記第２の量子化ビット数ａを指示するフラグを発生するフラグ発生手段と、
上記量子化手段の出力から上記フラグで示される上記第２の量子化ビット数ａ以外の不要なビットを削除し、上記第２の量子化ビット数ａのコード信号を出力するデータ変換手 段とを有し、
上記第１のダイナミックレンジＤＲ、上記最大値および上記最小値の内の２つのデータと、上記フラグと、上記コード信号とを伝送する量子化装置に対する情報量制御方法であって、
第１の方向が上記第１のダイナミックレンジＤＲの値の変化とされ、第２の方向が上記第２のダイナミックレンジｄｒの値の変化とされ、所定期間の上記第１のダイナミックレンジＤＲおよび上記第２のダイナミックレンジｄｒの発生度数の分布が登録されると共に、上記第２のダイナミックレンジの発生度数の登録が上記第２の量子化ビット数ａによる重み付けがなされた度数分布テーブルを上記第１の量子化ビット数Ａの０以外の値のそれぞれについて作成するステップと、
上記第１の方向において登録されている度数を積算すると共に、上記第２の方向において登録されている度数を積算することによって、上記作成された度数分布テーブルを積算型度数分布テーブルに変更するステップと、
複数の上記積算型度数分布テーブルに対して上記複数のしきい値をそれぞれ与えることによって、上記複数のしきい値に対応する発生情報量を求めるステップと、
求められた上記発生情報量と目標値を比較し、上記発生情報量が上記目標値以下で、且つ上記発生情報量が上記目標値に最も近い上記複数のしきい値を決定するステップとからなる情報量制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17175894A JP3590994B2 (ja) | 1994-06-30 | 1994-06-30 | 量子化出力の情報量制御装置および方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17175894A JP3590994B2 (ja) | 1994-06-30 | 1994-06-30 | 量子化出力の情報量制御装置および方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0818963A JPH0818963A (ja) | 1996-01-19 |
| JP3590994B2 true JP3590994B2 (ja) | 2004-11-17 |
Family
ID=15929142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17175894A Expired - Lifetime JP3590994B2 (ja) | 1994-06-30 | 1994-06-30 | 量子化出力の情報量制御装置および方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3590994B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5263854B1 (ja) * | 2013-02-25 | 2013-08-14 | 株式会社ドクターネット | 画像圧縮装置、画像解凍装置、画像圧縮プログラム、画像解凍プログラム及びデータ構造 |
| JP6158576B2 (ja) * | 2013-04-24 | 2017-07-05 | 株式会社ドクターネット | 画像圧縮装置、画像解凍装置、画像圧縮プログラム、画像解凍プログラム及びデータ構造 |
| JP6816137B2 (ja) | 2016-06-14 | 2021-01-20 | オリンパス株式会社 | 画像処理装置、画像処理方法及び画像処理プログラム |
-
1994
- 1994-06-30 JP JP17175894A patent/JP3590994B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0818963A (ja) | 1996-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3135061B2 (ja) | 画像復号化方法 | |
| US6912318B2 (en) | Method and system for compressing motion image information | |
| JPH02226886A (ja) | データ伝送装置及び伝送方法 | |
| JP3590994B2 (ja) | 量子化出力の情報量制御装置および方法 | |
| JP3590993B2 (ja) | 量子化出力の情報量制御装置および方法 | |
| JP3870428B2 (ja) | 画像情報変換装置および方法並びに係数データ生成装置および方法 | |
| JP3170929B2 (ja) | ディジタル信号の量子化器 | |
| JPH08149413A (ja) | 可変ビットレート符号化装置および記録装置および記録媒体 | |
| JP2000165873A (ja) | 動画像情報の圧縮方法およびそのシステム | |
| JP3225667B2 (ja) | ディジタル信号の量子化器 | |
| JP3337160B2 (ja) | 画像処理方法及び画像処理装置 | |
| JP3896635B2 (ja) | 画像データ変換装置及び方法、予測係数生成装置及び方法 | |
| JP3958033B2 (ja) | 動画像情報の圧縮方法およびそのシステム | |
| JP3627256B2 (ja) | ディジタル画像信号の受信／再生装置および方法 | |
| JP3399472B2 (ja) | 記録装置、記録方法、および記録媒体 | |
| JP3356337B2 (ja) | 画像処理装置及び画像処理方法 | |
| JP2000059791A (ja) | 画像符号化装置、画像符号化方法、画像伝送システムおよび画像伝送方法 | |
| JP3831955B2 (ja) | クラス分類適応処理装置および方法 | |
| JP3206576B2 (ja) | 動画像符号化方法、動画像符号化装置及び動画像符号化プログラムを記憶した記憶媒体 | |
| JP2605351B2 (ja) | 高能率符号化方法及び装置 | |
| JP3161098B2 (ja) | 高能率符号化装置 | |
| JP2861298B2 (ja) | データ受信装置及び受信方法 | |
| JP3902032B2 (ja) | ブロック変換符号化データの伝送装置 | |
| JP3517795B2 (ja) | 画像符号化装置 | |
| JP3161100B2 (ja) | 高能率符号化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040706 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040803 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040816 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |