JP3590203B2 - 記憶手段の制御方法及びその装置 - Google Patents
記憶手段の制御方法及びその装置 Download PDFInfo
- Publication number
- JP3590203B2 JP3590203B2 JP18618796A JP18618796A JP3590203B2 JP 3590203 B2 JP3590203 B2 JP 3590203B2 JP 18618796 A JP18618796 A JP 18618796A JP 18618796 A JP18618796 A JP 18618796A JP 3590203 B2 JP3590203 B2 JP 3590203B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- processing
- storage
- storage means
- priority
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 74
- 238000012545 processing Methods 0.000 claims description 368
- 230000001629 suppression Effects 0.000 claims description 97
- 238000009825 accumulation Methods 0.000 claims 1
- 230000010365 information processing Effects 0.000 description 145
- 238000004891 communication Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 11
- 230000001771 impaired effect Effects 0.000 description 3
- 238000012423 maintenance Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0817—Cache consistency protocols using directory methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L13/00—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
- H04L13/02—Details not particular to receiver or transmitter
- H04L13/08—Intermediate storage means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は記憶手段を制御する方法及びその装置に係わり、特に複数の処理手段から並列的な書き込みの要請が発生する場合の書き込みを制御する方法及びその装置に関する。
【０００２】
【従来の技術】
近年、ＡＴＭ（ＡＳＹＮＣＨＲＯＮＯＵＳ ＴＲＡＮＳＦＥＲ ＭＯＤＥ）等の通信システムにおいては、複数のプロセッサ等の情報処理手段によって、システム外部又は内部の記憶装置を用いて様々な処理を行っている。
【０００３】
このようなシステムでは、記憶内容に関して相互に関連のある記憶装置に対し、複数のプロセッサによる並列的な書き込み要請がある場合には、それぞれの記憶装置の間で、記憶している情報の整合性の維持が重要な問題となっている。また、複数の情報処理手段がほぼ同時期に関連性のある記憶情報を用いる場合には、情報処理手段の使用の優先度を考慮したり、情報の時間的な整合性を確保する必要がある。即ち、複数の書き込み要請があった場合には、より最新の情報を優先して上書きをすることを維持しなければならない。
【０００４】
ここで、複数の記憶装置に対する複数の情報処理手段による並列的な従来の書き込み制御法について、具体的な例を用いて説明する。
【０００５】
例えばＡＴＭセル等の通信用セルのヘッダに含まれている各々の識別子に対応するテーブルに掲載されている０から３までのカウンタを考える。ここで、一つの識別子は、簡単のために一つのテーブルを参照するための索引と対応していることとする。また、このテーブルの実体は、通信装置外部の主記憶装置に記憶されている。
【０００６】
新たな、内部処理に未だ使用されていない識別子を持つセルが一定の周期（ホスト側の長い処理周期に比して短い周期）で通信装置に受信される毎に、当該識別子に対応した索引の主記憶装置の記憶情報の複製が、通信装置内部の記憶装置、具体的にはキャッシュメモリに格納される。そして、同一の識別子を持つセルの処理が終了した時点で、キャッシュメモリに書き込まれた内容が、主記憶装置に書き戻されるものとする。
【０００７】
通信装置外部のホスト側では、主記憶装置のテーブルのカウンタ値は、すべての索引にわたって、所定の周期（長い周期）で第２の情報処理手段が１を加算していく。一方、通信装置内部では、第１の情報処理手段が、個々のセルが受信される度に、キャッシュメモリに掲載されている識別子に対応するテーブルの索引情報からテーブルを読込み、カウンタ値を０に初期化してキャッシュメモリに主記憶装置の情報を反映させている。
【０００８】
ここで、第２の情報処理手段は主記憶装置に対する書き込み処理を独立して行っており、第１の情報処理手段はキャッシュメモリに対する処理を独立して行っている。従って、同一の索引を持つ記憶情報を、重複する期間において書き込み処理を行わない限りにおいて、主記憶装置とキャッシュメモリ相互の書き込み処理によってそれぞれの記憶情報の整合性が損なわれることはない。
【０００９】
しかし、主記憶装置とキャッシュメモリは、実体と複製の関係にある。同一の索引を持つ記憶情報を期間を重複させて主記憶装置とキャッシュメモリに独立して書き込みを行った場合には、キャッシュメモリの記憶内容を主記憶装置に書き戻す際に、記憶情報の整合性が損なわれるおそれがある。
【００１０】
例えば、テーブルのカウンタ値が１であり、第２の情報処理手段が１を加算して２にする処理を考える。第２の情報処理手段は、テーブルのカウンタ値を加算するために主記憶装置のテーブルを参照する。この時点では、テーブルのカウンタ値はまだ１であるので、第２の情報処理手段はこの値「１」を読み込み、１を加算して主記憶装置のテーブルに２を書き込むことになる。
【００１１】
ところが、第２の情報処理手段がテーブルを読み込んで書き戻す迄の間に、同一の索引を示す識別子を持った通信セルが通信装置に受信されることがある。このような場合、第１の情報処理手段が、カウンタ値を０に初期化したとすると、第２の情報処理手段が書き戻したカウンタ値２は、第１の情報処理手段が処理を行う前の古い情報であるカウンタ値１を参考にしていることになる。このため、本来は初期化されたカウンタ値０に１加算したカウンタ値１を書き戻すべきところを、第２の情報処理手段はカウンタ値２を上書きしてしまうことになり、整合性が損なわれることになる。
【００１２】
このような複数の記憶装置間の記憶情報の不整合性は、それぞれの記憶装置の処理を独立して行う情報処理手段が実時間で処理をすることができない点に起因している。従って、複数の要因が並列してほぼ重複した時間帯で記憶情報の処理を行う場合には、このような不整合性という問題は必然的に付随することになる。
【００１３】
従来は、記憶情報の整合性を維持するために、２つ以上の情報処理手段がそれぞれの記憶装置への書き込み処理を行う場合には、各情報処理手段の処理期間が重複しないように、逐次的な処理を行っていた。このため、ある情報処理手段が、同じ処理ブロック内の記憶手段への書き込みを伴う処理を行っている場合、他の独立した情報処理手段が、自己の処理ブロック内の記憶手段に書き込みを伴う処理を行おうとした場合、緊急度が高い処理が終了するまでの間は、緊急度が低い処理を待たせなければならなかった。
【００１４】
より具体的には、カウンタを１加算していく第２の情報処理手段と、カウンタ値を０に初期化する第１の情報処理手段が、同一の索引のテーブル情報の処理を期間を重複させて行おうとした場合、第１の情報処理手段の緊急度が高い場合には、第２の情報処理手段がカウンタへの一連の処理、即ちカウンタ値の読込みから、カウンタへの書き戻しまでの処理を既に開始し処理中である場合であっても、第１の情報処理手段からの同一索引の読み込み要請があった場合には、それまでの第２の情報処理手段の行っていた処理は全て破棄していた。そして、第１の情報処理手段によってカウンタ値が０に初期化された後に、第２の情報処理手段がカウンタ値を再度読み込んで１を加算し、カウンタ値を１にしてこの値を書き戻す処理を行っていた。
【００１５】
記憶情報の整合性を確保する方式として、従来は次の二つのものがあった。一つは更新方式と称されるもので、複製側のある一つの記憶手段に書き込みを行った場合には、複製側の他の全ての記憶手段と、実体側の記憶手段とを全て書き替えられたものに更新する。
【００１６】
もう一つのものは無効化方式と称されるもので、複製側の一つの記憶手段に対して書き込みを行った場合、この記憶領域のアドレス情報を、他の全ての複製側と実体側に通知することで、そのアドレスの記憶領域に既に書き込まれている情報はもはや最新のものではないことを知らせて無効にさせる。
【００１７】
更新方式では、一つの情報処理手段が同一処理ブロック内の記憶手段の記憶領域に書き込みを行った場合、同じ記憶領域に書き込みを行おうとしていた他の情報処理手段はそれまでの全ての処理を破棄し、新たに自分の処理ブロック内の記憶手段への処理をやり直さなければならないという無駄が生じる。
【００１８】
無効化方式の場合にも、書き込みや参照を行おうとした記憶領域に記憶されていた情報が無効化されたならば、当該記憶領域の情報を再度読み出して、処理をやり直さなければならない。
【００１９】
従って、上記二つのいずれの方式においても、同一記憶領域への書き込み処理は、逐次的に行わなければならなかった。
【００２０】
【発明が解決しようとする課題】
このように、従来は記憶情報の整合性を保護するために、２つ以上の情報処理手段が同じ記憶領域への書き込みを行う場合には、各情報処理手段の処理を逐次的に行なわなければならなかった。
【００２１】
しかし、先に処理を開始した緊急度の高い情報処理手段が、同じ記憶領域に記憶されている情報を長期間連続して用いる場合、後に処理を行うべき緊急度が低い情報処理手段は、処理を待たされることになる。このため、緊急度が低い情報処理手段が処理を行わなければならない所定期間内に、緊急度が高い情報処理手段が処理を終了し得ない状況に陥ることがあった。
【００２２】
例えば、前述した通信用テーブルのカウンタを例に考えると、同一の索引をもつセルをパイプラインで連続して処理を行っている場合、第１の情報処理手段は、その間に当該索引の記憶情報を使用した処理を引き続き行っている。このような場合には、第２の情報処理手段は処理を待たされる状況に陥る。場合によっては、第２の情報処理手段が処理を終了すべき所定期限内に、第１の情報処理手段が処理を終了することができないことが起こりうる。
【００２３】
また、従来は複製側に書き込まれた情報を実体側に書き込むことはあっても、実体側に新たに書き込まれた情報を複製側に反映させることはしていなかった。
【００２４】
例えば、前述したカウンタ値が格納されているキャッシュメモリのテーブルに、第１の情報処理手段が情報を書き込んだ場合、その情報はキャッシュメモリ側から主記憶装置に記憶情報を書き戻す際に反映させることができるが、第２の情報処理手段が主記憶装置に書き込んだ情報を、既にキャッシュされているキャッシュメモリ側に反映させることは、従来の技術では行っていなかった。よって、次のような不都合が生じていた。
【００２５】
同一の索引情報を持つセルが連続して少なくともパイプラインの中に存在しているような場合には、１度読み込まれた記億情報は、キャッシュ効率の向上のために主記憶装置から新たに読み出されずに使用され続けられる。仮に、一つの索引の記憶情報を保持しているキャッシュが引き続いて使用されている状況が長期間に及んだ場合、その期間内に第２の情報処理手段が処理を行ったとしても、当該索引の記憶情報に対する情報の書き換えはキャッシュメモリ側には反映されていないことになる。よって、第１の情報処理手段は、第２の情報処理手段が新しい情報を書き換える前の古い記憶情報を引き続き用いて処理を行うという問題があった。
【００２６】
現在、開発が進められているＡＴＭ交換機等の通信用制御装置においては、セルに付随した処理は内部のキャッシュメモリを用いて行い、全回線の保守・運用を行う処理は主記憶装置を用いて行う場合が多くなりつつある。このような状況の中で、キャッシュの効率を高めるために、キャッシュメモリの記憶領域の容量が増大していくことになれば、一つの回線のための情報が長期間キャッシュされたままになる状況が生じる可能性がある。このような場合、従来のように主記憶装置に書き換えた内容を既にキャッシュされた記憶情報に反映しないのでは、回線情報が頻繁にセルの処理に用いられている場合、キャッシュ回線の保守、運用上の処理が、セルの処理を行っているキャッシュメモリの記憶情報の整合性を損なうことになる。
【００２７】
また、複数の情報処理手段が、同じ記憶領域への書込みが競合する場合に、逐次的に処理を行おうとすると、長い周期の処理が処理を行っている期間に、短い周期の処理が競合した場合、長い周期の処理は待たされることになる。しかし、両方の処理が、長い周期間で１回以上競合するような頻度で行われる場合、実施的に長い周期の処理は不可能となる。
【００２８】
例えば、セルに付随した処理を内部のキャッシュメモリを用いて行い、全回線の保守・運用を行う処理は主記憶装置を用いて行う場合、大規模な回線が設定されると、該回線のセルの到着頻度は高くなる。ここで、回線Ａに、全回線の１６分の１の回線流量を設定すると、１６セル周期に１回は回線Ａのセルが到着することになる。もし、回線の保守・運用処理は、１６セル周期かかるとすると、１６セル周期間に、回線Ａのセルは非常に高い確率で１回は到着することになり、回線Ａの保守・運用処理は、実質的に不可能となる。この傾向は、回線の流量が大きくなるほど、また長い周期の処理期間が長くなるほど顕著に現れ、全回線流量の殆どを一つの回線が占有する場合、回線の保守・運用処理は、完全に不可能となるといえる。
【００２９】
本発明は、上記事情に鑑みてなされたもので、並列的に存在する記憶情報の情報処理手段が、複数の記憶情報を、相互の記憶情報間で整合性を損なうことなく読み書きが可能な記憶装置の制御手段及びその装置を提供することを目的とする。
【００３０】
【課題を解決するための手段】
本発明の記憶手段の制御方法は、
第１、第２、…、第Ｎ（Ｎは２以上の整数）の記憶手段にそれぞれ情報が記憶されており、このうちの少なくとも二つの記憶手段の間で情報を反映させる記憶手段の制御方法において、
第１、第２、…、第Ｎの処理手段が対応する前記第１、第２、…、第Ｎの記憶手段にそれぞれの書き込み処理を行うステップと、
前記第１、第２、…、第Ｎの処理手段が、それぞれ前記第１、第２、…、第Ｎの記憶手段に書き込みを行った記憶領域を示す第１、第２、…、第Ｎの発現情報を第１、第２、…、第Ｎの発現情報制御手段がそれぞれ管理するステップと、
前記第１、第２、…、第Ｎの記憶手段のうちの少なくとも１つの記憶手段の各記憶領域毎に、前記少なくとも一つの記憶手段以外の記憶手段に対応した前記第１、第２、…、第Ｎの処理手段のうちの少なくとも１つの処理手段の書き込み処理の優先度を示す優先度情報を優先度情報制御手段が管理するステップと、
前記優先度情報制御手段に管理されている前記優先度情報と、前記第１、第２、…、第Ｎの発現情報制御手段にそれぞれ管理されている前記第１、第２、…、第Ｎの発現情報とを用いて、抑制情報制御手段により、前記少なくとも１つの記憶手段の各記憶領域への前記少なくとも１つの処理手段の書き込みを抑制する抑制情報を生成して管理するステップと、
前記抑制情報制御手段に管理されている前記抑制情報に基づいて、処理情報反映手段により、前記少なくとも１つの記憶手段に書き込まれた情報を前記少なくとも１つの処理手段に対応した記憶手段に書き込まれた情報に反映するステップと、
を備えたことを特徴とする。
【００３１】
また本発明の記憶手段の制御方法は、
第１、第２、…、第Ｎ（Ｎは２以上の整数）の記憶手段にそれぞれ記憶されている情報を、前記第１、第２、…、第Ｎの記憶手段にそれぞれ記憶されている情報に相互に反映させる記憶手段の制御方法において、
第１、第２、…、第Ｎの処理手段が対応する前記第１、第２、…、第Ｎの記憶手段にそれぞれの書き込み処理を行うステップと、
前記第１、第２、…、第Ｎの処理手段が、それぞれ前記第１、第２、…、第Ｎの記憶手段に書き込みを行った記憶領域を示す第１、第２、…、第Ｎの発現情報を第１、第２、…、第Ｎの発現情報制御手段がそれぞれ管理するステップと、
前記第１、第２、…、第Ｎの記憶手段の各記憶領域毎に、前記第１、第２、…、第Ｎの処理手段のそれぞれの書き込み処理の優先度を示す優先度情報を優先度情報制御手段が管理するステップと、
前記優先度情報制御手段に管理されている前記優先度情報と、前記第１、第２、…、第Ｎの発現情報制御手段にそれぞれ管理されている前記第１、第２、…、第Ｎの発現情報とを用いて、抑制情報制御手段により、前記第１の記憶手段の各記憶領域への前記第２、第３、…、第Ｎの処理手段の書き込みを抑制し、前記第２の記憶手段の各記憶領域への前記第１、第３、…、第Ｎの処理手段の書き込みを抑制し、前記第３の記憶手段の各記憶領域への前記第１、第２、…、第Ｎの処理手段の書き込みを抑制し、…、前記第Ｎの記憶手段の各記憶領域への前記第１、第２、…、第Ｎ−１の処理手段の書き込みを抑制する抑制情報を生成して管理するステップと、
前記抑制情報制御手段に管理されている前記抑制情報に基づいて、処理情報反映手段により、前記第２、第３、…、第Ｎの記憶手段に書き込まれた情報を前記第１の記憶手段に書き込まれた情報に反映し、前記第１、第３、…、第Ｎの記憶手段に書き込まれた情報を前記第２の記憶手段に書き込まれた情報に反映し、前記第１、第２、…、第Ｎの記憶手段に書き込まれた情報を前記第３の記憶手段に書き込まれた情報に反映し、…、前記第１、第２、…、第Ｎ−１の記憶手段に書き込まれた情報を前記第Ｎの記憶手段に書き込まれた情報に反映するステップと、
を備えたことを特徴とする。
【００３２】
本発明の記憶手段の制御方法は、
第１の記憶手段に記憶されている情報を第２の記憶手段に記憶されている情報に反映させる記憶手段の制御方法において、
第１の処理手段が前記第１の記憶手段に書き込み処理を行うステップと、
前記第１の処理手段が前記第１の記憶手段に書き込みを行った記憶領域を示す発現情報を発現情報制御手段が管理するステップと、
前記第２の記憶手段の各記憶領域毎に、前記第１の処理手段の書き込みの優先度を示す優先度情報を優先度情報制御手段が管理するステップと、
前記優先度情報制御手段に記憶されている前記優先度情報と、前記発現情報制御手段に管理されている前記発現情報とを用いて、前記第２の記憶手段の各記憶領域への書き込みを抑制する抑制情報を抑制情報制御手段が生成して管理するステップと、
前記抑制情報制御手段に管理されている前記抑制情報に基づいて、前記第１の記憶手段に書き込まれた情報を処理情報反映手段が前記第２の記憶手段に反映するステップと、
前記発現情報制御手段が管理する前記発現情報と、前記優先度情報制御手段が管理する前記優先度情報の少なくともいずれかを時間的に変化させるステップと、
これに伴い、前記抑制情報制御手段が管理する前記抑制情報を時間的に変化させるステップとを備えることを特徴とする。ここで、複数の第１の記憶手段に記憶されている情報を少なくとも１つの第２の記憶手段に記憶されている情報に反映させる記憶手段を制御する方法においても、同様に本発明を適用することができる。
【００３４】
前記第１の記憶手段が記憶している情報に前記第２、第３、…、第Ｎの記憶手段が記憶している情報を前記処理情報反映手段が反映するステップは、前記第１の処理手段の前記第１の記憶手段への書き込み処理が終了した時点に行われ、前記第２の記憶手段が記憶している情報に前記第１、第３、…、第Ｎの記憶手段が記憶している情報を前記処理情報反映手段が反映するステップは、前記第２の処理手段の前記第２の記憶手段への書き込み処理が終了した時点で行われ、…、前記第Ｎの記憶手段が記憶している情報に前記第１、第２、…、第Ｎ−１の記憶手段が記憶している情報を前記処理情報反映手段が反映するステップは、前記第Ｎの処理手段の前記第Ｎの記憶手段への書き込み処理が終了した時点で行われてもよい。同様に、前記第１、第２、…、第Ｎの処理手段のうち、第Ｊ（Ｊは１以上Ｎ以下の整数）の処理手段が第Ｊの記憶手段への処理が終了するまでの間に、前記第Ｊの記憶手段を含まない前記第１、第２、…、第Ｎの処理手段が対応する前記第１、第２、…、第Ｎの記憶手段にそれぞれ処理を行った結果得られた前記第１、第２、…、第Ｎの発現情報を前記発現情報制御手段により蓄積して管理するステップをさらに備えてもよい。
【００３５】
本発明の記憶手段の制御装置は、
第１、第２、…、第Ｎの記憶手段にそれぞれ記憶されている情報を、前記第１、第２、…、第Ｎの記憶手段のうちの少なくとも二つの記憶手段の間で情報を反映させる記憶手段の制御装置において、
前記第１、第２、…、第Ｎの記憶手段へのそれぞれの書き込み処理を行う第１、第２、…、第Ｎの処理手段と、
前記第１、第２、…、第Ｎの処理手段が、それぞれ前記第１、第２、…、第Ｎの記憶手段にそれぞれ書き込みを行った記憶領域を示す第１、第２、…、第Ｎの発現情報をそれぞれに管理する第１、第２、…、第Ｎの発現情報制御手段と、
前記第１、第２、…、第Ｎの記憶手段のうちの少なくとも１つの記憶手段の各記憶領域毎に、前記少なくとも１つの記憶手段以外の記憶手段が対応した前記第１、第２、…、第Ｎの処理手段のうちの少なくとも１つの処理手段の書き込みの優先度を示す優先度情報を管理する優先度情報制御手段と、
前記優先度情報制御手段に管理されている前記優先度情報と、前記第１、第２、…、第Ｎの発現情報制御手段にそれぞれ管理されている前記第１、第２、…、第Ｎの発現情報とを用いて、前記少なくとも１つの記憶手段の各記憶領域への前記少なくとも１つの処理手段の書き込みを抑制する抑制情報を生成して管理する抑制情報制御手段と、
前記抑制情報制御手段に管理されている前記抑制情報に基づいて、前記少なくとも１つの記憶手段に書き込まれた情報を前記少なくとも１つの処理手段に対応した記憶手段に書き込まれた情報に反映する処理情報反映手段と、
を備えたことを特徴とする。
【００３６】
本発明の記憶手段の制御装置は、
第１、第２、…、第Ｎの記憶手段にそれぞれ記憶されている情報を、前記第１、第２、…、第Ｎの記憶手段にそれぞれ記憶されている情報に相互に反映させる記憶手段の制御装置において、
前記第１、第２、…、第Ｎの記憶手段へのそれぞれの書き込み処理を行う第１、第２、…、第Ｎの処理手段と、
前記第１、第２、…、第Ｎの処理手段が、それぞれ前記第１、第２、…、第Ｎの記憶手段にそれぞれ書き込みを行った記憶領域を示す第１、第２、…、第Ｎの発現情報をそれぞれに管理する第１、第２、…、第Ｎの発現情報制御手段と、
前記第１、第２、…、第Ｎの記憶手段の各記憶領域毎に、前記第１、第２、…、第Ｎの処理手段のそれぞれの書き込みの優先度を示す優先度情報を管理する優先度情報制御手段と、
前記優先度情報制御手段に管理されている前記優先度情報と、前記第１、第２、…、第Ｎの発現情報制御手段にそれぞれ管理されている前記第１、第２、…、第Ｎの発現情報とを用いて、前記第１の記憶手段の各記憶領域への前記第２、第３、…、第Ｎの処理手段の書き込みを抑制し、前記第２の記憶手段の各記憶領域への前記第１、第３、…、第Ｎの処理手段の書き込みを抑制し、前記第３の記憶手段の各記憶領域への前記第１、第２、…、第Ｎの処理手段の書き込みを抑制し、…、前記第Ｎの記憶手段の各記憶領域への前記第１、第２、…、第Ｎ−１の処理手段の書き込みを抑制する抑制情報を生成して管理する抑制情報制御手段と、
前記抑制情報制御手段に管理されている前記抑制情報に基づいて、前記第２、第３、…、第Ｎの記憶手段に書き込まれた情報を前記第１の記憶手段に書き込まれた情報に反映し、前記第１、第３、…、第Ｎの記憶手段に書き込まれた情報を前記第２の記憶手段に書き込まれた情報に反映し、前記第１、第２、…、第Ｎの記憶手段に書き込まれた情報を前記第３の記憶手段に書き込まれた情報に反映し、…、前記第１、第２、…、第Ｎ−１の記憶手段に書き込まれた情報を前記第Ｎの記憶手段に書き込まれた情報に反映する処理情報反映手段と、
を備えたことを特徴とする。
【００３７】
本発明の記憶手段の制御装置は、
第１の記憶手段に記憶されている情報を第２の記憶手段に記憶されている情報に反映させる記憶手段の制御装置において、
前記第１の記憶手段への書き込み処理を行う第１の書き込み処理手段と、
前記書き込み処理手段が前記記憶手段に書き込みを行った記憶領域を示す発現情報を管理する発現情報制御手段と、
前記第２の記憶手段の各記憶領域毎に、前記第１の書き込み処理手段の書き込みの優先度を示す優先度情報を管理する優先度情報制御手段と、
前記優先度情報記憶手段に管理されている前記優先度情報と、前記発現情報記憶手段に管理されている前記発現情報とを用いて、前記第２の記憶手段の各記憶領域への書き込みを抑制する抑制情報を生成して管理する抑制情報制御手段と、
前記抑制情報制御手段に管理された前記抑制情報に基づいて、前記第１の記憶手段に書き込まれた情報を前記第２の記憶手段に書き込む処理情報反映手段と、
前記発現情報制御手段が管理する前記発現情報と、前記優先度情報制御手段が管理する前記優先度情報の少なくともいずれかを時間的に変化させる手段と、
を備え、
これに伴い前記抑制情報制御手段が管理する前記抑制情報を時間的に変化させることを特徴とする。ここで、複数の第１の記憶手段に記憶されている情報を少なくとも１つの第２の記憶手段に記憶されている情報に反映させる場合においても、本発明を同様に適用することができる。
【００３９】
前記第１の記憶手段が記憶している情報に前記第２、第３、…、第Ｎの記憶手段が記憶している情報を前記処理情報反映手段が反映する処理は、前記第１の処理手段の前記第１の記憶手段への書き込み処理が終了した時点で行い、前記第２の記憶手段が記憶している情報に前記第１、第３、…、第Ｎの記憶手段が記憶している情報を前記処理情報反映手段が反映する処理は、前記第２の処理手段の前記第２の記憶手段への書き込み処理が終了した時点で行い、…、前記第Ｎの記憶手段が記憶している情報に前記第１、第２、…、第Ｎ−１の記憶手段が記憶している情報を前記処理情報反映手段が反映する処理は、前記第Ｎの処理手段の前記第Ｎの記憶手段への書き込み処理が終了した時点で行ってもよい。あるいは、前記発現情報制御手段は、前記第１、第２、…、第Ｎの処理手段のうち、第Ｊ（Ｊは１以上Ｎ以下の整数）の処理手段が第Ｊの記憶手段への処理が終了するまでの間に、前記第Ｊの記憶手段を含まない前記第１、第２、…、第Ｎの処理手段が対応する前記第１、第２、…、第Ｎの記憶手段にそれぞれ処理を行った結果得られた前記第１、第２、…、第Ｎの発現情報を蓄積して管理してもよい。
【００４０】
【発明の実施の形態】
以下、本発明の一実施の形態について図面を用いて説明する。
本実施の形態による記憶手段の制御装置の構成を、図１に示す。反映情報側１００は、処理情報記憶手段１０１と情報処理手段１０２とを有し、処理情報記憶手段１０１は例えば通信装置内部のキャッシュメモリに相当する。
【００４１】
一方、被反映情報側１２０は、処理情報記憶手段１０３と情報処理手段１０４とを有し、処理情報記憶手段１０３は例えば通信装置外部の主記憶装置に相当する。
【００４２】
反映情報側１００の処理情報記憶手段１０１に記憶されている処理情報は、情報処理手段ｌ０２によって読み出しあるいは書き込みが行われ、その結果が処理情報記憶手段１０１の内容に書き込まれる。
【００４３】
被反映情報側１２０の処理情報記憶手段１０３に記憶されている処理情報は、情報処理手段１０４によって読み出しあるいは書き込みが行われ、その結果が処理情報記憶手段１０３の内容に書き込まれる。
【００４４】
この反映情報側１００における情報処理手段１０２の処理情報記憶手段１０１への書き込み処理、また被反映情報側１２０における情報処理手段１０４の処理情報記憶手段１０３への書き込み処理は相互に完全に独立しており、一方の側において処理の必要が生じると他方の側とは無関係に処理が行われる。
【００４５】
発現情報制御手段１０５は、処理情報記憶手段１０１が情報処理手段ｌ０２によって書き換えられた記憶領域あるいは記憶ブロックを示す情報である発現情報を記憶、管理している。
【００４６】
発現情報制御手段１０６は、処理情報記憶手段１０３が情報処理手段１０４によって書き換えられた記憶領域を示す発現情報を記憶、管理している。
【００４７】
優先度情報制御手段１０７は、処理情報記憶手段１０３の有する各記憶領域に、情報処理手段１０２の書き込みと情報処理手段１０４の書き込みのいずれが優先されるかを示す優先度情報を記憶、管理している。
【００４８】
抑制情報制御手段１０８は、処理情報記憶手段１０３の記憶領域毎に、情報処理手段１０２の記憶情報を、処理情報記憶手段１０３に記憶されている処理情報に書き込みしてよいかどうかを示す抑制情報を生成し記憶している。抑制情報制御手段１０８は、処理情報記憶手段１０３の記憶領域毎に、それぞれの記憶領域毎の発現情報を、発現情報制御手段１０５及び１０６の出力を用いて検索していき、それぞれの記憶領域において書き替えがあったことを示す発現フラグが立っているもののうち、優先度が高い方の情報処理手段に書き込みを許可する開放フラグを立て、優先度の低い情報処理手段には阻止フラグを立てる。
【００４９】
処理情報反映手段１０９は、先ず、反映情報側１００の処理情報記憶手段ｌ０１の処理情報の読み込みを行う。そして、抑制情報制御手段１０８が出力した抑制情報に基づき、書き込みが許可されている記憶領域、即ち、情報処理手段１０２に対して開放フラグが立っている記憶領域についてのみ、処理情報記憶手段１０３に書き込みを行う。
【００５０】
ここで、反映情報側１００と被反映情報１２０とは立場を入れ替えることで、処理情報記憶手段１０３の記憶内容を、抑制情報制御手段１０８が管理する抑制情報に基づいて処理情報反映手段１０９が処理情報記憶手段１０１に反映させることもできる。
【００５１】
次に、このような本実施の形態による制御装置の動作手順について、より具体的に説明する。
【００５２】
先ず、処理情報記憶手段と、これに付随する情報処理手段とで一つの処理ユニットが構成されており、簡単のために、三つの処理ユニット（処理ユニット１、２、３）のみが存在する場合を考える。各処理ユニットは、それぞれに処理情報、発現情報、抑制情報、優先度情報を記憶、管理する手段を有している。各処理ユニットは、それぞれに情報処理手段１、２、３を有し、それぞれ処理情報１、処理情報２、処理情報３を記憶、管理している。
【００５３】
図２、図３及び図４に、それぞれ処理ユニット１、２及び３の各情報を示す。図２に、処理ユニット１に対応する情報として、情報処理手段１が処理を行う前の処理情報１（２０１）、処理を行った後の処理情報１（２０２）、発現情報１〜３（２０３〜２０５）、優先度情報（２０６）、情報処理手段１に隣接する他の情報処理手段として、情報処理手段２専用の抑制情報２（２０７）、情報処理手段３専用の抑制情報３（２０８）を、それぞれテーブルの形式で示す。
【００５４】
処理ユニット２、３に関しても同様に、それぞれに対応する情報を図３、図４に示す。図３に、処理ユニット２に対応する情報として、情報処理手段２が処理を行う前の処理情報２（３０１）、処理を行った後の処理情報２（３０２）、発現情報１〜３（３０３〜３０５）、優先度情報（３０６）、情報処理手段１専用の抑制情報１（３０７）、情報処理手段３専用の抑制情報３（３０８）を示す。図４に、処理ユニット３に対応する情報として、情報処理手段３が処理を行う前の処理情報３（４０１）、処理を行った後の処理情報３（４０２）、発現情報１〜３（４０３〜４０５）、優先度情報（４０６）、情報処理手段３専用の抑制情報１（４０７）、情報処理手段２専用の抑制情報２（４０８）を示す。
【００５５】
各情報は、それぞれ図６に示されたように、８つの記憶領域Ａ〜Ｈに区切られているものとする。発現情報では、各記憶領域において書き換えがあったか否かを示す情報が入る。抑制情報では、各記憶領域への書き換えが可能か否かを示す抑制情報が入る。さらに、優先度情報では、各記憶領域に書き込む複数の処理情報記憶手段の記憶内容の優先順位が入る。
【００５６】
ある時刻において、情報処理手段１、２、３が処理を行う前の情報は全て同一であるとする。従って、図２〜４に示された処理情報１（２０１）〜３（４０１）の記憶領域Ａ〜Ｈには、同一の情報Ａ０〜Ｈ０が入っている。この処理前の同一の情報を、情報処理手段１、２、３がそれぞれに独立して処理を行い、処理情報１（２０２）〜処理情報３（４０２）のように書き換えたとする。この書き換え処理後の情報は、図示されたようにそれぞれに異なっている。
【００５７】
先ず、情報処理手段１に関して説明する。情報処理手段１により、処理情報１は、（２０１）から（２０２）のように書き換えられた。このとき、書き換えが生じた記憶領域はＡ，Ｃ，Ｅ，Ｆ，Ｈであり、領域Ｂ，Ｄ，Ｇは情報処理手段１によって書き換えられてはいない。
【００５８】
この情報処理手段１が処理情報（２０１）に対して行った領域毎の書き換え情報は、発現情報１（２０３）に示されている。即ち、書き換えが生じた記憶領域に対応した発現情報１（２０３）の領域Ａ，Ｃ，Ｅ，Ｆ，Ｈには発現フラグ「１」が立っており、書き換えが生じていない領域Ｂ，Ｄ，Ｇには発現フラグは立っておらず、「０」が書かれている。
【００５９】
情報処理手段２及び３についても同様に、情報処理手段２、３がそれぞれに書き換えを行った領域の発現情報２（３０４）、３（４０５）にも発現フラグが立てられる。
【００６０】
このように、それぞれの処理ユニット内での内部要因に応じて、他の処理ユニットとは独立して行われた書き換え処理を示す発現情報（２０３、３０４、４０５）を、他の処理ユニットと相互に通知し合う。これにより、他の処理ユニットの発現情報を、それぞれが有する外部要因専用の発現情報、即ち、処理ユニット１については発現情報２（２０４）及び発現情報３（２０５）、処理ユニット２については発現情報１（３０３）及び発現情報３（３０５）、処理ユニット３については発現情報１（４０３）及び発現情報２（４０４）として把握することができる。
【００６１】
次に、処理ユニット１において抑制情報を作成する手順について説明する。情報処理手段１は、発現情報１〜３（２０３〜２０５）と、優先度情報（２０６）とを用いて、外部要因２、３専用の抑制情報２（２０７）及び３（２０８）を作成する。
【００６２】
先ず、情報処理手段２向けの抑制情報２（２０７）に関し、情報処理手段２の発現要求がある記憶領域、即ち発現情報２（２０４）において発現フラグが立っている領域を調べる。発現情報２（２０４）における記憶領域Ａには発現フラグが立っている。そこで、優先度情報２０６における記憶領域Ａの優先順位を参照する。優先度情報２０６の記憶領域Ａの優先順位は、処理ユニット１，２，３の順に並んでいる。従って、情報処理手段２より優先度が高いものは、情報処理手段１のみである。
【００６３】
情報処理手段１の発現情報１（２０３）における記憶領域Ａを参照すると、発現フラグが立っている。そこで、領域Ａに関しては情報処理手段２の書き込み処理は抑制される。この結果、情報処理手段２に関する抑制情報２（２０７）の記憶領域Ａには、阻止フラグ「０」が立てられる。
【００６４】
次に、情報処理手段２の発現情報２（２０４）の領域Ｂに注目すると、発現フラグ「１」が立っている。優先度情報２０６の記憶領域Ｂの優先順位を参照すると、情報処理手段２、３、１の順に並んでいる。従って、情報処理手段２よりも優先度が高い他の情報処理手段は存在しない。従って、記憶領域Ｂに関しては情報処理手段２の書き込み処理が優先されるので、抑制情報２（２０７）の記憶領域Ｂには開放フラグ「１」が立てられる。
【００６５】
さらに、情報処理手段２の発現情報２（２０４）における記憶領域Ｆに注目すると、発現フラグ「１」が立っている。優先度情報２０６における記憶領域Ｆの優先順位を参照すると、情報処理手段３、２、１の順に並んでいる。従って、情報処理手段２より優先度が高い情報処理手段は情報処理手段３のみである。情報処理手段３の発現情報３（２０５）における記憶領域Ｆを参照すると、発現フラグが立っていない。従って、領域Ｆに関しては、情報処理手段２が優先され、抑制情報２（２０７）の記憶領域Ｆには開放フラグ「１」が立てられる。
【００６６】
情報処理手段２の発現情報２（２０４）における記憶領域Ｈに注目すると、発現フラグ「１」が立っている。優先度情報２０６における領域Ｈの優先順位を参照すると、情報処理手段２、３、１の順に並んでいる。従って、情報処理手段２の書き込み処理よりも優先すべき他の情報処理手段の処理は存在しない。
【００６７】
従って、領域Ｈに関しては、情報処理手段２が優先され、抑制情報２（２０７）における領域Ｂには開放フラグ「１」が立てられる。
【００６８】
情報処理手段２の発現情報２（２０４）において発現フラグが立っていない他の記憶領域、則ち領域Ｃ、Ｄ、Ｅ、Ｇに関しては、情報処理手段２からの書き換え要求がない。そこで、抑制情報２（２０７）における当該領域Ｃ、Ｄ、Ｅ、Ｇには、全て阻止フラグ「０」が書き込まれる。
【００６９】
同様な手順により、抑制情報３（２０８）も作成することができる。また、同様にして他の処理ユニット２、３においても、抑制情報１（３０７）及び３（３０８）、抑制情報１（４０７）及び２（４０８）を作成することが可能である。
【００７０】
このように、抑制情報は、各記憶領域内において、各情報処理手段の発現フラグが立っているうちの最も優先度の高い情報処理手段の抑制情報における当該領域にのみ、開放フラグ「１」が立てられ、この領域にのみ書き換え処理が行われる。
【００７１】
次に、隣接する他の処理ユニットの情報を自己の処理ユニット内の処理情報に反映させる手順を説明する。処理情報１（２０２）に着目すると、この処理情報１（２０２）に、処理情報２（３０２）及び処理情報３（４０２）の情報を反映させることになる。
【００７２】
先ず、処理情報２の情報を処理情報１に反映させる手順を述べる。情報処理手段２に対する抑制情報は、抑制情報２（２０７）が該当する。当該抑制情報のうち、開放フラグが立っているのは、記憶領域Ｂ、Ｆ、Ｈの３つである。この開放フラグがある領域にのみ、処理情報２（３０２）の情報を書き込むことができる。
【００７３】
従って、処理情報２を抑制情報２における開放フラグが立っている処理情報１の領域に書き込む。これにより、領域Ｂ、Ｆ、Ｈの情報が、それぞれＢ０、Ｆｌ、Ｈｌから、Ｂ２、Ｆ２、Ｈ２に書き換わる。同様に、処理情報３（４０２）を、抑制情報３（２０８）における開放フラグが立っている領域に書き込むと、領域Ｃ、Ｅ、Ｇの情報が、それぞれＣ１、Ｅ１、Ｇ０から、Ｃ３、Ｅ３、Ｇ３に書き換わる。このようにして、処理情報１（２０２）に、処理情報２（３０２）、処理情報３（４０２）をそれぞれ抑制情報２、３における開放フラグが立っている領域において反映させると、図５に示された処理情報５０１のように書き換わる。
【００７４】
同様な手順で、処理情報２（３０２）に、処理情報１（２０２）と処理情報３（４０２）をそれぞれ抑制情報１、３に従って反映させた場合、さらに、処理情報３（４０２）に、処理情報１（２０２）と処理情報２（３０２）をそれぞれ抑制情報１、２に基づいて反映させた場合にも、図５における処理情報５０１と同じものが得られる。
【００７５】
このように、それぞれ自己の処理ユニット内において独立して行った書き換え情報を、他の処理ユニットにそれぞれ通知し合い、この発現情報と優先度情報と発現情報とを用いて作成した抑制情報に基づいて反映させることによって、優先度が高い情報を相互に反映し整合性を確保することができる。
【００７６】
上述した実施の形態では、処理ユニットが３つ存在した場合に相当する。しかし、処理ユニットがＮ（Ｎは２以上の整数）個存在する場合にも書き換え制御を同様に適用することができる。
【００７７】
次に、処理ユニットが２つ存在する他の実施の形態について、説明する。
【００７８】
この二つの処理ユニット１、２は、それぞれ情報処理手段１、２によって処理情報１、処理情報２の処理を制御している。また各処理ユニット１、２は、それぞれ処理情報、発現情報、抑制情報、優先度情報を記憶、管理する手段を有している。
【００７９】
図７に、処理ユニット１に関する各情報を示し、図８に処理ユニット２に関する情報を示す。先ず、図７に、情報処理手段１が処理を行う前の処理情報１（７０１）、処理を行った後の処理情報１（７０２）、発現情報１（７０３）、発現情報２（７０６）、優先度情報（７０４）、さらには外部要因に相当する情報処理手段２専用の抑制情報（７０５）を、各記憶領域毎にテーブル形式で示す。
【００８０】
同様に、図８に、情報処理手段２が処理を行う前の処理情報２（８０１）、処理を行った後の処理情報２（８０２）、発現情報１（８０３）、発現情報２（８０６）、優先度情報（８０４）、さらには外部要因に相当する情報処理手段１専用の抑制情報（８０５）を各記憶領域毎に示す。
【００８１】
上述した処理ブロックが３つ存在する実施の形態と同様に、ある時刻において、情報処理手段１、２が処理を行う前の情報が一致している場合を考える。図７の処理情報１（７０１）と、図８の処理情報２（８０１）における各記憶領域Ａ〜Ｈには、同一の情報Ａ０〜Ｈ０が入っている。この処理前の情報に対して、情報処理手段１、２がそれぞれ独立して処理を行い、それぞれ図８、図９に示された相互に異なる処理情報１（７０２）、処理情報２（８０２）のように書き換えたとする。
【００８２】
先ず、情報処理手段１に関する情報について着目すると、処理情報１は、（７０１）から（７０２）のように書き換えられている。書き換えが生じた記憶領域は、Ａ、Ｃ、Ｅ、Ｆ、Ｈであって、領域Ｂ、Ｄ、Ｇは情報処理手段１によって書き換えられていない。情報処理手段１が処理情報１（７０１）に対して書き換えた領域を示す発現情報１（７０３）は、図７に示されたようである。書き換えが生じた領域に対応した発現情報１（７０３）の領域Ａ、Ｃ、Ｅ、Ｆ、Ｈに、発現フラグ「１」が立っており、書き換えが生じていない領域Ｂ、Ｄ、Ｇには発現フラグは立っていない。
【００８３】
同様に、情報処理手段２が書き換えを行った記憶領域に対応した発現情報においても、図７に示された処理ユニット１が管理する発現情報２（７０６）、及び図８に示された処理ユニット２が管理する発現情報２（８０３）に発現フラグ「１」が立てられる。処理ユニットが２個の場合においても、自己の発現情報を他の処理ブロックとの間で相互に交換する必要がある。
【００８４】
次に、情報処理手段１は、発現情報（７０３）と、優先度情報（７０４）とを用いて、外部要因２専用の抑制栢報２（７０５）を作成する。先ず、情報処理手段１の発現要求がある記憶領域、則ち発現情報１（７０３）の記憶領域において、発現フラグが立っている領域の抑制情報を決定する。発現情報１（７０３）の領域Ａ、Ｃでは発現フラグが立っているので、優先度情報７０４における領域Ａ、Ｃの優先順位を参照する。領域Ａ、Ｃの優先順位は、処理ブロック１の方が高いので、情報処理手段１は、情報処理手段２より優先度が高い。このため、情報処理手段２の抑制情報（７０５）の領域Ａ、Ｃには、阻止フラグ「０」が立てられる。
【００８５】
さらに、情報処理手段１の発現情報（７０３）の領域Ｅ、Ｆ、Ｈに注目すると、発現フラグが立っている。そこで、優先度情報７０４の領域Ｅ、Ｆ、Ｈの優先順位を参照する。領域Ｅ、Ｆ、Ｈの優先度は、情報処理手段２の方が高位であるので、情報処理手段２が情報処程手段１より優先される。従って、記憶領域Ｅ、Ｆ、Ｈに関しては、情報処理手段２が優先されて、抑制情報（７０５）の領域Ｅ、Ｆ、Ｈにはそれぞれ開放フラグ「１」が立てられる。
【００８６】
残りの発現情報７０３における発現フラグが立っていない領域Ｂ、Ｄ、Ｇに関しては、憤報処理手段１による書き換えが発生していない。よって、情報処理手段２の抑制フラグ７０５における領域Ｂ、Ｄ、Ｇには、開放フラグ「１」を立てる。このような処理を、処理ユニット２においても同様に行うことで、図８に示された抑制情報１（８０５）が生成される。
【００８７】
そして、処理ユニット１、２間で相互に情報を反映させることで、図９のように整合のとれた処理情報（９０１）が得られる。
【００８８】
ところで、上術した二つの実施の形態では、同時刻に相互に情報を反映させた場合を想定している。しかし、必ずしも反映処理を行うタイミングを異なる処理ユニット間で同一にする必要はない。しかし、処理の一貫性を確保するためには、各処理ユニットが有する情報処理手段が自己の処理ユニット内で処理を終了した後、あるいは次の処理を開始する直前に、反映処理を行うのが望ましい。この場合にも、各情報処理手段が処理を行う周期は同一である必要はない。
【００８９】
ここで、処理ユニットによって処理周期が異なる場合には、処理の周期が長い情報処理手段と、処理周期が短い情報処理手段との間で、周期が長い情報処理手段が処理を行っている間に、周期が短い情報処理手段が複数回処理を行うことになる。
【００９０】
このような場合は、周期が長い情報処理手段の処理が開始されてから、周期が短い情報処理手段の処理を累算した発現情報を反映することによって、整合性が確保される。
【００９１】
このことを、図１０を用いて説明する。三つの処理ブロック１〜３が存在し、処理ブロック１は最も処理周期が短く、処理ブロック３は最も処理周期が長いとする。処理ブロック３がサイクルＳ３１の処理を開始してからこの処理が終了するまでの間に、処理ブロック１は５つのサイクルＳ１１〜１５の処理を既に終えている。この処理によって、記憶領域Ａ〜Ｈのうち、Ａ、Ｄ、Ｇにおいて書き換えが行われている。そこで、処理ブロック３においては、サイクルＳ３１の処理が終了して次のサイクルＳ３２の処理が開始される前後において、処理ブロック１では領域Ａ、Ｄ、Ｇにおいて発現フラグが立っているという情報を処理ブロック１から受け取ることで、全ての発現情報を累積させて、自己の処理情報記憶手段の記憶している情報に反映させることができる。
【００９２】
また、優先度情報や発現情報は時間の経過と共に変化し得るものであり、これに伴い抑制情報も変化することがある。このような場合には、例えば処理ユニット１に関して、図２に示された発現情報１（２０３）〜３（２０５）、優先度情報（２０６）を、時間の経過と共に随時最新のものに更新していくことで、この二つの情報をもとに作成する抑制情報２（２０７）及び３（２０８）を更新していくことができる。この更新作業は、例えば図１に示された装置においては、反映情報側１００の情報の更新は通信装置内部のＣＰＵが行い、被反映情報側１２０の更新は通信装置外部のシステム全体を制御するホストＣＰＵが行ってもよい。
【００９３】
図１に示された上記実施の形態では、被反映情報例１２０が情報処理手段１０４を有し、これに伴い処理情報記憶手段１０３の記憶内容に関する発現情報を管理する発現情報制御手段１０６が設けられている。しかし、図１１に示されたように、被反映情報側１２０ａが処理情報記憶手段１０３のみを有する場合であっても、本発明を適用することができる。このような実施の形態では、反映情報側１００は１つでもよいが、複数設けられる場合が多く、２つ以上の反映情報側１００の発現情報を相互に交換し合うことで、被反映情報側１２０ａに優先度の高い情報を書き込むことになる。
【００９４】
また、被反映情報側が複数設けられ、図１における被反映情報側１００と図１１における被反映情報側１２０ａとが混在する場合にも、本発明を適用することができる。
【００９５】
上述した実施の形態では、各処理ユニットは１つの処理情報のみをそれぞれ管理し他の処理ユニットの最新の情報を反映している。しかし、一つの処理ユニットが２つ以上の処理情報を管理する場合にも、上述した実施の形態と同様に他の処理ユニットの情報を、自己の処理ユニット内の複数の処理情報に反映することができる。
【００９６】
また、上記実施の形態では、発現情報、優先度情報、処理情報、及び抑制情報の記憶及び書き換えという管理を行う手段を、被反映情報側にそれぞれ持たせている。しかし、このような手段を反映側に持たせてもよく、あるいはこの手段を反映情報側と被反映情報側のいずれにも持たせずに中立させた状態で集中的に持たせてもよい。
【００９７】
さらに、上述した実施の形態では、各処理ユニットは、それ以外の処理ユニットと処理情報の反映を、相互に行い、構造的にみれば言わば完全網を構成しているが、必ずしも、完全網構造で結合している必要はなく、構造として、木構造、１次元アレイ網構造、リング網構造、コーダルリング網構造、２−Ｄメッシュ網構造、３−Ｄメッシュ構造、２−Ｄトーラス網構造、ハイパーキューブ網構造など、またはそれらの組み合わせたものなど、あらゆるトポロジの構造を持たせた相互網構造で、構成することも可能である。また、更には、各処理ユニットは静的網を構成する必要はなく、あらゆる動的網または、動的網と静的網の組み合わせの複合網で構成されていてもよい。また、各ユニット間の反映の方向はそれぞれ、双方向、一方向の何れでもよく、また、あるユニット間は反映のやり取りがなくてもよい。また、動的にユニット間の反映の方向を変化させてもよい。
【００９８】
【発明の効果】
以上説明したように、本発明の記憶手段の制御方法及びその装置は、複数の処理手段が期間を重複してそれぞれ対応する記憶手段への書き込み処理を行っている場合、優先度の高いものの情報をそれぞれの記憶手段の情報に相互に反映させることができるため、全ての記憶手段の内容を最新の情報で整合させることが可能である。
【図面の簡単な説明】
【図１】本発明の一実施の形態による記憶手段の制御装置の構成を示したブロック図。
【図２】同実施の形態をより具体的に説明するための３つの処理ユニットを持つ装置における処理ユニット１の管理する各情報を示した説明図。
【図３】同実施の形態をより具体的に説明するための３つの処理ユニットを持つ装置における処理ユニット２の管理する各情報を示した説明図。
【図４】同実施の形態をより具体的に説明するための３つの処理ユニットを持つ装置における処理ユニット３の管理する各情報を示した説明図。
【図５】同３つの処理ユニットを持つ装置において情報を相互に反映させた結果得られる処理情報の内容を示した説明図。
【図６】同３つの処理ユニットを持つ装置における記憶手段の記憶領域Ａ〜Ｈを示した説明図。
【図７】本発明の一実施の形態をより具体的に説明するための２つの処理ユニットを持つ装置における処理ユニット１の管理する各情報を示した説明図。
【図８】同２つの処理ユニットを持つ装置における処理ユニット２の管理する各情報を示した説明図。
【図９】同２つの処理ユニットを持つ装置において情報を相互に反映させた結果得られる処理情報の内容を示した説明図。
【図１０】３つの処理ユニットを持つ装置において処理サイクルが相違する場合の相互間における反映手法を示した説明図。
【図１１】本発明の他の実施の形態による記憶手段の制御装置の構成を示したブロック図。
【符号の説明】
１００ 反映情報側
１０１、１０３ 処理情報記憶手段
１０２、１０４ 情報処理手段
１０５、１０６ 発現情報制御手段
１０７ 優先度情報制御手段
１０８ 抑制情報制御手段
１０９ 処理情報反映手段
１２０、１２０ａ 被反映情報側
２０１、７０１ 処理情報１（処理前）
２０２、７０２ 処理情報１（処理後）
２０３、３０３、４０３、７０３、８０３ 発現情報１
２０４、３０４、４０４、８０６ 発現情報２
２０５、３０５、４０５ 発現情報３
２０６、３０６、４０６、７０４、８０４ 優先度情報
２０７、４０８、７０５ 抑制情報２
２０８、３０８ 抑制情報３
３０１、８０１ 処理情報２（処理前）
３０２、８０２ 処理情報２（処理後）
３０７、４０７、８０５ 抑制情報１
４０１ 処理情報３（処理前）
４０２ 処理情報３（処理後）
５０１、９０１ 処理情報１、２、３
６０１ 処理情報の記憶領域Ａ〜Ｈ
【発明の属する技術分野】
本発明は記憶手段を制御する方法及びその装置に係わり、特に複数の処理手段から並列的な書き込みの要請が発生する場合の書き込みを制御する方法及びその装置に関する。
【０００２】
【従来の技術】
近年、ＡＴＭ（ＡＳＹＮＣＨＲＯＮＯＵＳ ＴＲＡＮＳＦＥＲ ＭＯＤＥ）等の通信システムにおいては、複数のプロセッサ等の情報処理手段によって、システム外部又は内部の記憶装置を用いて様々な処理を行っている。
【０００３】
このようなシステムでは、記憶内容に関して相互に関連のある記憶装置に対し、複数のプロセッサによる並列的な書き込み要請がある場合には、それぞれの記憶装置の間で、記憶している情報の整合性の維持が重要な問題となっている。また、複数の情報処理手段がほぼ同時期に関連性のある記憶情報を用いる場合には、情報処理手段の使用の優先度を考慮したり、情報の時間的な整合性を確保する必要がある。即ち、複数の書き込み要請があった場合には、より最新の情報を優先して上書きをすることを維持しなければならない。
【０００４】
ここで、複数の記憶装置に対する複数の情報処理手段による並列的な従来の書き込み制御法について、具体的な例を用いて説明する。
【０００５】
例えばＡＴＭセル等の通信用セルのヘッダに含まれている各々の識別子に対応するテーブルに掲載されている０から３までのカウンタを考える。ここで、一つの識別子は、簡単のために一つのテーブルを参照するための索引と対応していることとする。また、このテーブルの実体は、通信装置外部の主記憶装置に記憶されている。
【０００６】
新たな、内部処理に未だ使用されていない識別子を持つセルが一定の周期（ホスト側の長い処理周期に比して短い周期）で通信装置に受信される毎に、当該識別子に対応した索引の主記憶装置の記憶情報の複製が、通信装置内部の記憶装置、具体的にはキャッシュメモリに格納される。そして、同一の識別子を持つセルの処理が終了した時点で、キャッシュメモリに書き込まれた内容が、主記憶装置に書き戻されるものとする。
【０００７】
通信装置外部のホスト側では、主記憶装置のテーブルのカウンタ値は、すべての索引にわたって、所定の周期（長い周期）で第２の情報処理手段が１を加算していく。一方、通信装置内部では、第１の情報処理手段が、個々のセルが受信される度に、キャッシュメモリに掲載されている識別子に対応するテーブルの索引情報からテーブルを読込み、カウンタ値を０に初期化してキャッシュメモリに主記憶装置の情報を反映させている。
【０００８】
ここで、第２の情報処理手段は主記憶装置に対する書き込み処理を独立して行っており、第１の情報処理手段はキャッシュメモリに対する処理を独立して行っている。従って、同一の索引を持つ記憶情報を、重複する期間において書き込み処理を行わない限りにおいて、主記憶装置とキャッシュメモリ相互の書き込み処理によってそれぞれの記憶情報の整合性が損なわれることはない。
【０００９】
しかし、主記憶装置とキャッシュメモリは、実体と複製の関係にある。同一の索引を持つ記憶情報を期間を重複させて主記憶装置とキャッシュメモリに独立して書き込みを行った場合には、キャッシュメモリの記憶内容を主記憶装置に書き戻す際に、記憶情報の整合性が損なわれるおそれがある。
【００１０】
例えば、テーブルのカウンタ値が１であり、第２の情報処理手段が１を加算して２にする処理を考える。第２の情報処理手段は、テーブルのカウンタ値を加算するために主記憶装置のテーブルを参照する。この時点では、テーブルのカウンタ値はまだ１であるので、第２の情報処理手段はこの値「１」を読み込み、１を加算して主記憶装置のテーブルに２を書き込むことになる。
【００１１】
ところが、第２の情報処理手段がテーブルを読み込んで書き戻す迄の間に、同一の索引を示す識別子を持った通信セルが通信装置に受信されることがある。このような場合、第１の情報処理手段が、カウンタ値を０に初期化したとすると、第２の情報処理手段が書き戻したカウンタ値２は、第１の情報処理手段が処理を行う前の古い情報であるカウンタ値１を参考にしていることになる。このため、本来は初期化されたカウンタ値０に１加算したカウンタ値１を書き戻すべきところを、第２の情報処理手段はカウンタ値２を上書きしてしまうことになり、整合性が損なわれることになる。
【００１２】
このような複数の記憶装置間の記憶情報の不整合性は、それぞれの記憶装置の処理を独立して行う情報処理手段が実時間で処理をすることができない点に起因している。従って、複数の要因が並列してほぼ重複した時間帯で記憶情報の処理を行う場合には、このような不整合性という問題は必然的に付随することになる。
【００１３】
従来は、記憶情報の整合性を維持するために、２つ以上の情報処理手段がそれぞれの記憶装置への書き込み処理を行う場合には、各情報処理手段の処理期間が重複しないように、逐次的な処理を行っていた。このため、ある情報処理手段が、同じ処理ブロック内の記憶手段への書き込みを伴う処理を行っている場合、他の独立した情報処理手段が、自己の処理ブロック内の記憶手段に書き込みを伴う処理を行おうとした場合、緊急度が高い処理が終了するまでの間は、緊急度が低い処理を待たせなければならなかった。
【００１４】
より具体的には、カウンタを１加算していく第２の情報処理手段と、カウンタ値を０に初期化する第１の情報処理手段が、同一の索引のテーブル情報の処理を期間を重複させて行おうとした場合、第１の情報処理手段の緊急度が高い場合には、第２の情報処理手段がカウンタへの一連の処理、即ちカウンタ値の読込みから、カウンタへの書き戻しまでの処理を既に開始し処理中である場合であっても、第１の情報処理手段からの同一索引の読み込み要請があった場合には、それまでの第２の情報処理手段の行っていた処理は全て破棄していた。そして、第１の情報処理手段によってカウンタ値が０に初期化された後に、第２の情報処理手段がカウンタ値を再度読み込んで１を加算し、カウンタ値を１にしてこの値を書き戻す処理を行っていた。
【００１５】
記憶情報の整合性を確保する方式として、従来は次の二つのものがあった。一つは更新方式と称されるもので、複製側のある一つの記憶手段に書き込みを行った場合には、複製側の他の全ての記憶手段と、実体側の記憶手段とを全て書き替えられたものに更新する。
【００１６】
もう一つのものは無効化方式と称されるもので、複製側の一つの記憶手段に対して書き込みを行った場合、この記憶領域のアドレス情報を、他の全ての複製側と実体側に通知することで、そのアドレスの記憶領域に既に書き込まれている情報はもはや最新のものではないことを知らせて無効にさせる。
【００１７】
更新方式では、一つの情報処理手段が同一処理ブロック内の記憶手段の記憶領域に書き込みを行った場合、同じ記憶領域に書き込みを行おうとしていた他の情報処理手段はそれまでの全ての処理を破棄し、新たに自分の処理ブロック内の記憶手段への処理をやり直さなければならないという無駄が生じる。
【００１８】
無効化方式の場合にも、書き込みや参照を行おうとした記憶領域に記憶されていた情報が無効化されたならば、当該記憶領域の情報を再度読み出して、処理をやり直さなければならない。
【００１９】
従って、上記二つのいずれの方式においても、同一記憶領域への書き込み処理は、逐次的に行わなければならなかった。
【００２０】
【発明が解決しようとする課題】
このように、従来は記憶情報の整合性を保護するために、２つ以上の情報処理手段が同じ記憶領域への書き込みを行う場合には、各情報処理手段の処理を逐次的に行なわなければならなかった。
【００２１】
しかし、先に処理を開始した緊急度の高い情報処理手段が、同じ記憶領域に記憶されている情報を長期間連続して用いる場合、後に処理を行うべき緊急度が低い情報処理手段は、処理を待たされることになる。このため、緊急度が低い情報処理手段が処理を行わなければならない所定期間内に、緊急度が高い情報処理手段が処理を終了し得ない状況に陥ることがあった。
【００２２】
例えば、前述した通信用テーブルのカウンタを例に考えると、同一の索引をもつセルをパイプラインで連続して処理を行っている場合、第１の情報処理手段は、その間に当該索引の記憶情報を使用した処理を引き続き行っている。このような場合には、第２の情報処理手段は処理を待たされる状況に陥る。場合によっては、第２の情報処理手段が処理を終了すべき所定期限内に、第１の情報処理手段が処理を終了することができないことが起こりうる。
【００２３】
また、従来は複製側に書き込まれた情報を実体側に書き込むことはあっても、実体側に新たに書き込まれた情報を複製側に反映させることはしていなかった。
【００２４】
例えば、前述したカウンタ値が格納されているキャッシュメモリのテーブルに、第１の情報処理手段が情報を書き込んだ場合、その情報はキャッシュメモリ側から主記憶装置に記憶情報を書き戻す際に反映させることができるが、第２の情報処理手段が主記憶装置に書き込んだ情報を、既にキャッシュされているキャッシュメモリ側に反映させることは、従来の技術では行っていなかった。よって、次のような不都合が生じていた。
【００２５】
同一の索引情報を持つセルが連続して少なくともパイプラインの中に存在しているような場合には、１度読み込まれた記億情報は、キャッシュ効率の向上のために主記憶装置から新たに読み出されずに使用され続けられる。仮に、一つの索引の記憶情報を保持しているキャッシュが引き続いて使用されている状況が長期間に及んだ場合、その期間内に第２の情報処理手段が処理を行ったとしても、当該索引の記憶情報に対する情報の書き換えはキャッシュメモリ側には反映されていないことになる。よって、第１の情報処理手段は、第２の情報処理手段が新しい情報を書き換える前の古い記憶情報を引き続き用いて処理を行うという問題があった。
【００２６】
現在、開発が進められているＡＴＭ交換機等の通信用制御装置においては、セルに付随した処理は内部のキャッシュメモリを用いて行い、全回線の保守・運用を行う処理は主記憶装置を用いて行う場合が多くなりつつある。このような状況の中で、キャッシュの効率を高めるために、キャッシュメモリの記憶領域の容量が増大していくことになれば、一つの回線のための情報が長期間キャッシュされたままになる状況が生じる可能性がある。このような場合、従来のように主記憶装置に書き換えた内容を既にキャッシュされた記憶情報に反映しないのでは、回線情報が頻繁にセルの処理に用いられている場合、キャッシュ回線の保守、運用上の処理が、セルの処理を行っているキャッシュメモリの記憶情報の整合性を損なうことになる。
【００２７】
また、複数の情報処理手段が、同じ記憶領域への書込みが競合する場合に、逐次的に処理を行おうとすると、長い周期の処理が処理を行っている期間に、短い周期の処理が競合した場合、長い周期の処理は待たされることになる。しかし、両方の処理が、長い周期間で１回以上競合するような頻度で行われる場合、実施的に長い周期の処理は不可能となる。
【００２８】
例えば、セルに付随した処理を内部のキャッシュメモリを用いて行い、全回線の保守・運用を行う処理は主記憶装置を用いて行う場合、大規模な回線が設定されると、該回線のセルの到着頻度は高くなる。ここで、回線Ａに、全回線の１６分の１の回線流量を設定すると、１６セル周期に１回は回線Ａのセルが到着することになる。もし、回線の保守・運用処理は、１６セル周期かかるとすると、１６セル周期間に、回線Ａのセルは非常に高い確率で１回は到着することになり、回線Ａの保守・運用処理は、実質的に不可能となる。この傾向は、回線の流量が大きくなるほど、また長い周期の処理期間が長くなるほど顕著に現れ、全回線流量の殆どを一つの回線が占有する場合、回線の保守・運用処理は、完全に不可能となるといえる。
【００２９】
本発明は、上記事情に鑑みてなされたもので、並列的に存在する記憶情報の情報処理手段が、複数の記憶情報を、相互の記憶情報間で整合性を損なうことなく読み書きが可能な記憶装置の制御手段及びその装置を提供することを目的とする。
【００３０】
【課題を解決するための手段】
本発明の記憶手段の制御方法は、
第１、第２、…、第Ｎ（Ｎは２以上の整数）の記憶手段にそれぞれ情報が記憶されており、このうちの少なくとも二つの記憶手段の間で情報を反映させる記憶手段の制御方法において、
第１、第２、…、第Ｎの処理手段が対応する前記第１、第２、…、第Ｎの記憶手段にそれぞれの書き込み処理を行うステップと、
前記第１、第２、…、第Ｎの処理手段が、それぞれ前記第１、第２、…、第Ｎの記憶手段に書き込みを行った記憶領域を示す第１、第２、…、第Ｎの発現情報を第１、第２、…、第Ｎの発現情報制御手段がそれぞれ管理するステップと、
前記第１、第２、…、第Ｎの記憶手段のうちの少なくとも１つの記憶手段の各記憶領域毎に、前記少なくとも一つの記憶手段以外の記憶手段に対応した前記第１、第２、…、第Ｎの処理手段のうちの少なくとも１つの処理手段の書き込み処理の優先度を示す優先度情報を優先度情報制御手段が管理するステップと、
前記優先度情報制御手段に管理されている前記優先度情報と、前記第１、第２、…、第Ｎの発現情報制御手段にそれぞれ管理されている前記第１、第２、…、第Ｎの発現情報とを用いて、抑制情報制御手段により、前記少なくとも１つの記憶手段の各記憶領域への前記少なくとも１つの処理手段の書き込みを抑制する抑制情報を生成して管理するステップと、
前記抑制情報制御手段に管理されている前記抑制情報に基づいて、処理情報反映手段により、前記少なくとも１つの記憶手段に書き込まれた情報を前記少なくとも１つの処理手段に対応した記憶手段に書き込まれた情報に反映するステップと、
を備えたことを特徴とする。
【００３１】
また本発明の記憶手段の制御方法は、
第１、第２、…、第Ｎ（Ｎは２以上の整数）の記憶手段にそれぞれ記憶されている情報を、前記第１、第２、…、第Ｎの記憶手段にそれぞれ記憶されている情報に相互に反映させる記憶手段の制御方法において、
第１、第２、…、第Ｎの処理手段が対応する前記第１、第２、…、第Ｎの記憶手段にそれぞれの書き込み処理を行うステップと、
前記第１、第２、…、第Ｎの処理手段が、それぞれ前記第１、第２、…、第Ｎの記憶手段に書き込みを行った記憶領域を示す第１、第２、…、第Ｎの発現情報を第１、第２、…、第Ｎの発現情報制御手段がそれぞれ管理するステップと、
前記第１、第２、…、第Ｎの記憶手段の各記憶領域毎に、前記第１、第２、…、第Ｎの処理手段のそれぞれの書き込み処理の優先度を示す優先度情報を優先度情報制御手段が管理するステップと、
前記優先度情報制御手段に管理されている前記優先度情報と、前記第１、第２、…、第Ｎの発現情報制御手段にそれぞれ管理されている前記第１、第２、…、第Ｎの発現情報とを用いて、抑制情報制御手段により、前記第１の記憶手段の各記憶領域への前記第２、第３、…、第Ｎの処理手段の書き込みを抑制し、前記第２の記憶手段の各記憶領域への前記第１、第３、…、第Ｎの処理手段の書き込みを抑制し、前記第３の記憶手段の各記憶領域への前記第１、第２、…、第Ｎの処理手段の書き込みを抑制し、…、前記第Ｎの記憶手段の各記憶領域への前記第１、第２、…、第Ｎ−１の処理手段の書き込みを抑制する抑制情報を生成して管理するステップと、
前記抑制情報制御手段に管理されている前記抑制情報に基づいて、処理情報反映手段により、前記第２、第３、…、第Ｎの記憶手段に書き込まれた情報を前記第１の記憶手段に書き込まれた情報に反映し、前記第１、第３、…、第Ｎの記憶手段に書き込まれた情報を前記第２の記憶手段に書き込まれた情報に反映し、前記第１、第２、…、第Ｎの記憶手段に書き込まれた情報を前記第３の記憶手段に書き込まれた情報に反映し、…、前記第１、第２、…、第Ｎ−１の記憶手段に書き込まれた情報を前記第Ｎの記憶手段に書き込まれた情報に反映するステップと、
を備えたことを特徴とする。
【００３２】
本発明の記憶手段の制御方法は、
第１の記憶手段に記憶されている情報を第２の記憶手段に記憶されている情報に反映させる記憶手段の制御方法において、
第１の処理手段が前記第１の記憶手段に書き込み処理を行うステップと、
前記第１の処理手段が前記第１の記憶手段に書き込みを行った記憶領域を示す発現情報を発現情報制御手段が管理するステップと、
前記第２の記憶手段の各記憶領域毎に、前記第１の処理手段の書き込みの優先度を示す優先度情報を優先度情報制御手段が管理するステップと、
前記優先度情報制御手段に記憶されている前記優先度情報と、前記発現情報制御手段に管理されている前記発現情報とを用いて、前記第２の記憶手段の各記憶領域への書き込みを抑制する抑制情報を抑制情報制御手段が生成して管理するステップと、
前記抑制情報制御手段に管理されている前記抑制情報に基づいて、前記第１の記憶手段に書き込まれた情報を処理情報反映手段が前記第２の記憶手段に反映するステップと、
前記発現情報制御手段が管理する前記発現情報と、前記優先度情報制御手段が管理する前記優先度情報の少なくともいずれかを時間的に変化させるステップと、
これに伴い、前記抑制情報制御手段が管理する前記抑制情報を時間的に変化させるステップとを備えることを特徴とする。ここで、複数の第１の記憶手段に記憶されている情報を少なくとも１つの第２の記憶手段に記憶されている情報に反映させる記憶手段を制御する方法においても、同様に本発明を適用することができる。
【００３４】
前記第１の記憶手段が記憶している情報に前記第２、第３、…、第Ｎの記憶手段が記憶している情報を前記処理情報反映手段が反映するステップは、前記第１の処理手段の前記第１の記憶手段への書き込み処理が終了した時点に行われ、前記第２の記憶手段が記憶している情報に前記第１、第３、…、第Ｎの記憶手段が記憶している情報を前記処理情報反映手段が反映するステップは、前記第２の処理手段の前記第２の記憶手段への書き込み処理が終了した時点で行われ、…、前記第Ｎの記憶手段が記憶している情報に前記第１、第２、…、第Ｎ−１の記憶手段が記憶している情報を前記処理情報反映手段が反映するステップは、前記第Ｎの処理手段の前記第Ｎの記憶手段への書き込み処理が終了した時点で行われてもよい。同様に、前記第１、第２、…、第Ｎの処理手段のうち、第Ｊ（Ｊは１以上Ｎ以下の整数）の処理手段が第Ｊの記憶手段への処理が終了するまでの間に、前記第Ｊの記憶手段を含まない前記第１、第２、…、第Ｎの処理手段が対応する前記第１、第２、…、第Ｎの記憶手段にそれぞれ処理を行った結果得られた前記第１、第２、…、第Ｎの発現情報を前記発現情報制御手段により蓄積して管理するステップをさらに備えてもよい。
【００３５】
本発明の記憶手段の制御装置は、
第１、第２、…、第Ｎの記憶手段にそれぞれ記憶されている情報を、前記第１、第２、…、第Ｎの記憶手段のうちの少なくとも二つの記憶手段の間で情報を反映させる記憶手段の制御装置において、
前記第１、第２、…、第Ｎの記憶手段へのそれぞれの書き込み処理を行う第１、第２、…、第Ｎの処理手段と、
前記第１、第２、…、第Ｎの処理手段が、それぞれ前記第１、第２、…、第Ｎの記憶手段にそれぞれ書き込みを行った記憶領域を示す第１、第２、…、第Ｎの発現情報をそれぞれに管理する第１、第２、…、第Ｎの発現情報制御手段と、
前記第１、第２、…、第Ｎの記憶手段のうちの少なくとも１つの記憶手段の各記憶領域毎に、前記少なくとも１つの記憶手段以外の記憶手段が対応した前記第１、第２、…、第Ｎの処理手段のうちの少なくとも１つの処理手段の書き込みの優先度を示す優先度情報を管理する優先度情報制御手段と、
前記優先度情報制御手段に管理されている前記優先度情報と、前記第１、第２、…、第Ｎの発現情報制御手段にそれぞれ管理されている前記第１、第２、…、第Ｎの発現情報とを用いて、前記少なくとも１つの記憶手段の各記憶領域への前記少なくとも１つの処理手段の書き込みを抑制する抑制情報を生成して管理する抑制情報制御手段と、
前記抑制情報制御手段に管理されている前記抑制情報に基づいて、前記少なくとも１つの記憶手段に書き込まれた情報を前記少なくとも１つの処理手段に対応した記憶手段に書き込まれた情報に反映する処理情報反映手段と、
を備えたことを特徴とする。
【００３６】
本発明の記憶手段の制御装置は、
第１、第２、…、第Ｎの記憶手段にそれぞれ記憶されている情報を、前記第１、第２、…、第Ｎの記憶手段にそれぞれ記憶されている情報に相互に反映させる記憶手段の制御装置において、
前記第１、第２、…、第Ｎの記憶手段へのそれぞれの書き込み処理を行う第１、第２、…、第Ｎの処理手段と、
前記第１、第２、…、第Ｎの処理手段が、それぞれ前記第１、第２、…、第Ｎの記憶手段にそれぞれ書き込みを行った記憶領域を示す第１、第２、…、第Ｎの発現情報をそれぞれに管理する第１、第２、…、第Ｎの発現情報制御手段と、
前記第１、第２、…、第Ｎの記憶手段の各記憶領域毎に、前記第１、第２、…、第Ｎの処理手段のそれぞれの書き込みの優先度を示す優先度情報を管理する優先度情報制御手段と、
前記優先度情報制御手段に管理されている前記優先度情報と、前記第１、第２、…、第Ｎの発現情報制御手段にそれぞれ管理されている前記第１、第２、…、第Ｎの発現情報とを用いて、前記第１の記憶手段の各記憶領域への前記第２、第３、…、第Ｎの処理手段の書き込みを抑制し、前記第２の記憶手段の各記憶領域への前記第１、第３、…、第Ｎの処理手段の書き込みを抑制し、前記第３の記憶手段の各記憶領域への前記第１、第２、…、第Ｎの処理手段の書き込みを抑制し、…、前記第Ｎの記憶手段の各記憶領域への前記第１、第２、…、第Ｎ−１の処理手段の書き込みを抑制する抑制情報を生成して管理する抑制情報制御手段と、
前記抑制情報制御手段に管理されている前記抑制情報に基づいて、前記第２、第３、…、第Ｎの記憶手段に書き込まれた情報を前記第１の記憶手段に書き込まれた情報に反映し、前記第１、第３、…、第Ｎの記憶手段に書き込まれた情報を前記第２の記憶手段に書き込まれた情報に反映し、前記第１、第２、…、第Ｎの記憶手段に書き込まれた情報を前記第３の記憶手段に書き込まれた情報に反映し、…、前記第１、第２、…、第Ｎ−１の記憶手段に書き込まれた情報を前記第Ｎの記憶手段に書き込まれた情報に反映する処理情報反映手段と、
を備えたことを特徴とする。
【００３７】
本発明の記憶手段の制御装置は、
第１の記憶手段に記憶されている情報を第２の記憶手段に記憶されている情報に反映させる記憶手段の制御装置において、
前記第１の記憶手段への書き込み処理を行う第１の書き込み処理手段と、
前記書き込み処理手段が前記記憶手段に書き込みを行った記憶領域を示す発現情報を管理する発現情報制御手段と、
前記第２の記憶手段の各記憶領域毎に、前記第１の書き込み処理手段の書き込みの優先度を示す優先度情報を管理する優先度情報制御手段と、
前記優先度情報記憶手段に管理されている前記優先度情報と、前記発現情報記憶手段に管理されている前記発現情報とを用いて、前記第２の記憶手段の各記憶領域への書き込みを抑制する抑制情報を生成して管理する抑制情報制御手段と、
前記抑制情報制御手段に管理された前記抑制情報に基づいて、前記第１の記憶手段に書き込まれた情報を前記第２の記憶手段に書き込む処理情報反映手段と、
前記発現情報制御手段が管理する前記発現情報と、前記優先度情報制御手段が管理する前記優先度情報の少なくともいずれかを時間的に変化させる手段と、
を備え、
これに伴い前記抑制情報制御手段が管理する前記抑制情報を時間的に変化させることを特徴とする。ここで、複数の第１の記憶手段に記憶されている情報を少なくとも１つの第２の記憶手段に記憶されている情報に反映させる場合においても、本発明を同様に適用することができる。
【００３９】
前記第１の記憶手段が記憶している情報に前記第２、第３、…、第Ｎの記憶手段が記憶している情報を前記処理情報反映手段が反映する処理は、前記第１の処理手段の前記第１の記憶手段への書き込み処理が終了した時点で行い、前記第２の記憶手段が記憶している情報に前記第１、第３、…、第Ｎの記憶手段が記憶している情報を前記処理情報反映手段が反映する処理は、前記第２の処理手段の前記第２の記憶手段への書き込み処理が終了した時点で行い、…、前記第Ｎの記憶手段が記憶している情報に前記第１、第２、…、第Ｎ−１の記憶手段が記憶している情報を前記処理情報反映手段が反映する処理は、前記第Ｎの処理手段の前記第Ｎの記憶手段への書き込み処理が終了した時点で行ってもよい。あるいは、前記発現情報制御手段は、前記第１、第２、…、第Ｎの処理手段のうち、第Ｊ（Ｊは１以上Ｎ以下の整数）の処理手段が第Ｊの記憶手段への処理が終了するまでの間に、前記第Ｊの記憶手段を含まない前記第１、第２、…、第Ｎの処理手段が対応する前記第１、第２、…、第Ｎの記憶手段にそれぞれ処理を行った結果得られた前記第１、第２、…、第Ｎの発現情報を蓄積して管理してもよい。
【００４０】
【発明の実施の形態】
以下、本発明の一実施の形態について図面を用いて説明する。
本実施の形態による記憶手段の制御装置の構成を、図１に示す。反映情報側１００は、処理情報記憶手段１０１と情報処理手段１０２とを有し、処理情報記憶手段１０１は例えば通信装置内部のキャッシュメモリに相当する。
【００４１】
一方、被反映情報側１２０は、処理情報記憶手段１０３と情報処理手段１０４とを有し、処理情報記憶手段１０３は例えば通信装置外部の主記憶装置に相当する。
【００４２】
反映情報側１００の処理情報記憶手段１０１に記憶されている処理情報は、情報処理手段ｌ０２によって読み出しあるいは書き込みが行われ、その結果が処理情報記憶手段１０１の内容に書き込まれる。
【００４３】
被反映情報側１２０の処理情報記憶手段１０３に記憶されている処理情報は、情報処理手段１０４によって読み出しあるいは書き込みが行われ、その結果が処理情報記憶手段１０３の内容に書き込まれる。
【００４４】
この反映情報側１００における情報処理手段１０２の処理情報記憶手段１０１への書き込み処理、また被反映情報側１２０における情報処理手段１０４の処理情報記憶手段１０３への書き込み処理は相互に完全に独立しており、一方の側において処理の必要が生じると他方の側とは無関係に処理が行われる。
【００４５】
発現情報制御手段１０５は、処理情報記憶手段１０１が情報処理手段ｌ０２によって書き換えられた記憶領域あるいは記憶ブロックを示す情報である発現情報を記憶、管理している。
【００４６】
発現情報制御手段１０６は、処理情報記憶手段１０３が情報処理手段１０４によって書き換えられた記憶領域を示す発現情報を記憶、管理している。
【００４７】
優先度情報制御手段１０７は、処理情報記憶手段１０３の有する各記憶領域に、情報処理手段１０２の書き込みと情報処理手段１０４の書き込みのいずれが優先されるかを示す優先度情報を記憶、管理している。
【００４８】
抑制情報制御手段１０８は、処理情報記憶手段１０３の記憶領域毎に、情報処理手段１０２の記憶情報を、処理情報記憶手段１０３に記憶されている処理情報に書き込みしてよいかどうかを示す抑制情報を生成し記憶している。抑制情報制御手段１０８は、処理情報記憶手段１０３の記憶領域毎に、それぞれの記憶領域毎の発現情報を、発現情報制御手段１０５及び１０６の出力を用いて検索していき、それぞれの記憶領域において書き替えがあったことを示す発現フラグが立っているもののうち、優先度が高い方の情報処理手段に書き込みを許可する開放フラグを立て、優先度の低い情報処理手段には阻止フラグを立てる。
【００４９】
処理情報反映手段１０９は、先ず、反映情報側１００の処理情報記憶手段ｌ０１の処理情報の読み込みを行う。そして、抑制情報制御手段１０８が出力した抑制情報に基づき、書き込みが許可されている記憶領域、即ち、情報処理手段１０２に対して開放フラグが立っている記憶領域についてのみ、処理情報記憶手段１０３に書き込みを行う。
【００５０】
ここで、反映情報側１００と被反映情報１２０とは立場を入れ替えることで、処理情報記憶手段１０３の記憶内容を、抑制情報制御手段１０８が管理する抑制情報に基づいて処理情報反映手段１０９が処理情報記憶手段１０１に反映させることもできる。
【００５１】
次に、このような本実施の形態による制御装置の動作手順について、より具体的に説明する。
【００５２】
先ず、処理情報記憶手段と、これに付随する情報処理手段とで一つの処理ユニットが構成されており、簡単のために、三つの処理ユニット（処理ユニット１、２、３）のみが存在する場合を考える。各処理ユニットは、それぞれに処理情報、発現情報、抑制情報、優先度情報を記憶、管理する手段を有している。各処理ユニットは、それぞれに情報処理手段１、２、３を有し、それぞれ処理情報１、処理情報２、処理情報３を記憶、管理している。
【００５３】
図２、図３及び図４に、それぞれ処理ユニット１、２及び３の各情報を示す。図２に、処理ユニット１に対応する情報として、情報処理手段１が処理を行う前の処理情報１（２０１）、処理を行った後の処理情報１（２０２）、発現情報１〜３（２０３〜２０５）、優先度情報（２０６）、情報処理手段１に隣接する他の情報処理手段として、情報処理手段２専用の抑制情報２（２０７）、情報処理手段３専用の抑制情報３（２０８）を、それぞれテーブルの形式で示す。
【００５４】
処理ユニット２、３に関しても同様に、それぞれに対応する情報を図３、図４に示す。図３に、処理ユニット２に対応する情報として、情報処理手段２が処理を行う前の処理情報２（３０１）、処理を行った後の処理情報２（３０２）、発現情報１〜３（３０３〜３０５）、優先度情報（３０６）、情報処理手段１専用の抑制情報１（３０７）、情報処理手段３専用の抑制情報３（３０８）を示す。図４に、処理ユニット３に対応する情報として、情報処理手段３が処理を行う前の処理情報３（４０１）、処理を行った後の処理情報３（４０２）、発現情報１〜３（４０３〜４０５）、優先度情報（４０６）、情報処理手段３専用の抑制情報１（４０７）、情報処理手段２専用の抑制情報２（４０８）を示す。
【００５５】
各情報は、それぞれ図６に示されたように、８つの記憶領域Ａ〜Ｈに区切られているものとする。発現情報では、各記憶領域において書き換えがあったか否かを示す情報が入る。抑制情報では、各記憶領域への書き換えが可能か否かを示す抑制情報が入る。さらに、優先度情報では、各記憶領域に書き込む複数の処理情報記憶手段の記憶内容の優先順位が入る。
【００５６】
ある時刻において、情報処理手段１、２、３が処理を行う前の情報は全て同一であるとする。従って、図２〜４に示された処理情報１（２０１）〜３（４０１）の記憶領域Ａ〜Ｈには、同一の情報Ａ０〜Ｈ０が入っている。この処理前の同一の情報を、情報処理手段１、２、３がそれぞれに独立して処理を行い、処理情報１（２０２）〜処理情報３（４０２）のように書き換えたとする。この書き換え処理後の情報は、図示されたようにそれぞれに異なっている。
【００５７】
先ず、情報処理手段１に関して説明する。情報処理手段１により、処理情報１は、（２０１）から（２０２）のように書き換えられた。このとき、書き換えが生じた記憶領域はＡ，Ｃ，Ｅ，Ｆ，Ｈであり、領域Ｂ，Ｄ，Ｇは情報処理手段１によって書き換えられてはいない。
【００５８】
この情報処理手段１が処理情報（２０１）に対して行った領域毎の書き換え情報は、発現情報１（２０３）に示されている。即ち、書き換えが生じた記憶領域に対応した発現情報１（２０３）の領域Ａ，Ｃ，Ｅ，Ｆ，Ｈには発現フラグ「１」が立っており、書き換えが生じていない領域Ｂ，Ｄ，Ｇには発現フラグは立っておらず、「０」が書かれている。
【００５９】
情報処理手段２及び３についても同様に、情報処理手段２、３がそれぞれに書き換えを行った領域の発現情報２（３０４）、３（４０５）にも発現フラグが立てられる。
【００６０】
このように、それぞれの処理ユニット内での内部要因に応じて、他の処理ユニットとは独立して行われた書き換え処理を示す発現情報（２０３、３０４、４０５）を、他の処理ユニットと相互に通知し合う。これにより、他の処理ユニットの発現情報を、それぞれが有する外部要因専用の発現情報、即ち、処理ユニット１については発現情報２（２０４）及び発現情報３（２０５）、処理ユニット２については発現情報１（３０３）及び発現情報３（３０５）、処理ユニット３については発現情報１（４０３）及び発現情報２（４０４）として把握することができる。
【００６１】
次に、処理ユニット１において抑制情報を作成する手順について説明する。情報処理手段１は、発現情報１〜３（２０３〜２０５）と、優先度情報（２０６）とを用いて、外部要因２、３専用の抑制情報２（２０７）及び３（２０８）を作成する。
【００６２】
先ず、情報処理手段２向けの抑制情報２（２０７）に関し、情報処理手段２の発現要求がある記憶領域、即ち発現情報２（２０４）において発現フラグが立っている領域を調べる。発現情報２（２０４）における記憶領域Ａには発現フラグが立っている。そこで、優先度情報２０６における記憶領域Ａの優先順位を参照する。優先度情報２０６の記憶領域Ａの優先順位は、処理ユニット１，２，３の順に並んでいる。従って、情報処理手段２より優先度が高いものは、情報処理手段１のみである。
【００６３】
情報処理手段１の発現情報１（２０３）における記憶領域Ａを参照すると、発現フラグが立っている。そこで、領域Ａに関しては情報処理手段２の書き込み処理は抑制される。この結果、情報処理手段２に関する抑制情報２（２０７）の記憶領域Ａには、阻止フラグ「０」が立てられる。
【００６４】
次に、情報処理手段２の発現情報２（２０４）の領域Ｂに注目すると、発現フラグ「１」が立っている。優先度情報２０６の記憶領域Ｂの優先順位を参照すると、情報処理手段２、３、１の順に並んでいる。従って、情報処理手段２よりも優先度が高い他の情報処理手段は存在しない。従って、記憶領域Ｂに関しては情報処理手段２の書き込み処理が優先されるので、抑制情報２（２０７）の記憶領域Ｂには開放フラグ「１」が立てられる。
【００６５】
さらに、情報処理手段２の発現情報２（２０４）における記憶領域Ｆに注目すると、発現フラグ「１」が立っている。優先度情報２０６における記憶領域Ｆの優先順位を参照すると、情報処理手段３、２、１の順に並んでいる。従って、情報処理手段２より優先度が高い情報処理手段は情報処理手段３のみである。情報処理手段３の発現情報３（２０５）における記憶領域Ｆを参照すると、発現フラグが立っていない。従って、領域Ｆに関しては、情報処理手段２が優先され、抑制情報２（２０７）の記憶領域Ｆには開放フラグ「１」が立てられる。
【００６６】
情報処理手段２の発現情報２（２０４）における記憶領域Ｈに注目すると、発現フラグ「１」が立っている。優先度情報２０６における領域Ｈの優先順位を参照すると、情報処理手段２、３、１の順に並んでいる。従って、情報処理手段２の書き込み処理よりも優先すべき他の情報処理手段の処理は存在しない。
【００６７】
従って、領域Ｈに関しては、情報処理手段２が優先され、抑制情報２（２０７）における領域Ｂには開放フラグ「１」が立てられる。
【００６８】
情報処理手段２の発現情報２（２０４）において発現フラグが立っていない他の記憶領域、則ち領域Ｃ、Ｄ、Ｅ、Ｇに関しては、情報処理手段２からの書き換え要求がない。そこで、抑制情報２（２０７）における当該領域Ｃ、Ｄ、Ｅ、Ｇには、全て阻止フラグ「０」が書き込まれる。
【００６９】
同様な手順により、抑制情報３（２０８）も作成することができる。また、同様にして他の処理ユニット２、３においても、抑制情報１（３０７）及び３（３０８）、抑制情報１（４０７）及び２（４０８）を作成することが可能である。
【００７０】
このように、抑制情報は、各記憶領域内において、各情報処理手段の発現フラグが立っているうちの最も優先度の高い情報処理手段の抑制情報における当該領域にのみ、開放フラグ「１」が立てられ、この領域にのみ書き換え処理が行われる。
【００７１】
次に、隣接する他の処理ユニットの情報を自己の処理ユニット内の処理情報に反映させる手順を説明する。処理情報１（２０２）に着目すると、この処理情報１（２０２）に、処理情報２（３０２）及び処理情報３（４０２）の情報を反映させることになる。
【００７２】
先ず、処理情報２の情報を処理情報１に反映させる手順を述べる。情報処理手段２に対する抑制情報は、抑制情報２（２０７）が該当する。当該抑制情報のうち、開放フラグが立っているのは、記憶領域Ｂ、Ｆ、Ｈの３つである。この開放フラグがある領域にのみ、処理情報２（３０２）の情報を書き込むことができる。
【００７３】
従って、処理情報２を抑制情報２における開放フラグが立っている処理情報１の領域に書き込む。これにより、領域Ｂ、Ｆ、Ｈの情報が、それぞれＢ０、Ｆｌ、Ｈｌから、Ｂ２、Ｆ２、Ｈ２に書き換わる。同様に、処理情報３（４０２）を、抑制情報３（２０８）における開放フラグが立っている領域に書き込むと、領域Ｃ、Ｅ、Ｇの情報が、それぞれＣ１、Ｅ１、Ｇ０から、Ｃ３、Ｅ３、Ｇ３に書き換わる。このようにして、処理情報１（２０２）に、処理情報２（３０２）、処理情報３（４０２）をそれぞれ抑制情報２、３における開放フラグが立っている領域において反映させると、図５に示された処理情報５０１のように書き換わる。
【００７４】
同様な手順で、処理情報２（３０２）に、処理情報１（２０２）と処理情報３（４０２）をそれぞれ抑制情報１、３に従って反映させた場合、さらに、処理情報３（４０２）に、処理情報１（２０２）と処理情報２（３０２）をそれぞれ抑制情報１、２に基づいて反映させた場合にも、図５における処理情報５０１と同じものが得られる。
【００７５】
このように、それぞれ自己の処理ユニット内において独立して行った書き換え情報を、他の処理ユニットにそれぞれ通知し合い、この発現情報と優先度情報と発現情報とを用いて作成した抑制情報に基づいて反映させることによって、優先度が高い情報を相互に反映し整合性を確保することができる。
【００７６】
上述した実施の形態では、処理ユニットが３つ存在した場合に相当する。しかし、処理ユニットがＮ（Ｎは２以上の整数）個存在する場合にも書き換え制御を同様に適用することができる。
【００７７】
次に、処理ユニットが２つ存在する他の実施の形態について、説明する。
【００７８】
この二つの処理ユニット１、２は、それぞれ情報処理手段１、２によって処理情報１、処理情報２の処理を制御している。また各処理ユニット１、２は、それぞれ処理情報、発現情報、抑制情報、優先度情報を記憶、管理する手段を有している。
【００７９】
図７に、処理ユニット１に関する各情報を示し、図８に処理ユニット２に関する情報を示す。先ず、図７に、情報処理手段１が処理を行う前の処理情報１（７０１）、処理を行った後の処理情報１（７０２）、発現情報１（７０３）、発現情報２（７０６）、優先度情報（７０４）、さらには外部要因に相当する情報処理手段２専用の抑制情報（７０５）を、各記憶領域毎にテーブル形式で示す。
【００８０】
同様に、図８に、情報処理手段２が処理を行う前の処理情報２（８０１）、処理を行った後の処理情報２（８０２）、発現情報１（８０３）、発現情報２（８０６）、優先度情報（８０４）、さらには外部要因に相当する情報処理手段１専用の抑制情報（８０５）を各記憶領域毎に示す。
【００８１】
上述した処理ブロックが３つ存在する実施の形態と同様に、ある時刻において、情報処理手段１、２が処理を行う前の情報が一致している場合を考える。図７の処理情報１（７０１）と、図８の処理情報２（８０１）における各記憶領域Ａ〜Ｈには、同一の情報Ａ０〜Ｈ０が入っている。この処理前の情報に対して、情報処理手段１、２がそれぞれ独立して処理を行い、それぞれ図８、図９に示された相互に異なる処理情報１（７０２）、処理情報２（８０２）のように書き換えたとする。
【００８２】
先ず、情報処理手段１に関する情報について着目すると、処理情報１は、（７０１）から（７０２）のように書き換えられている。書き換えが生じた記憶領域は、Ａ、Ｃ、Ｅ、Ｆ、Ｈであって、領域Ｂ、Ｄ、Ｇは情報処理手段１によって書き換えられていない。情報処理手段１が処理情報１（７０１）に対して書き換えた領域を示す発現情報１（７０３）は、図７に示されたようである。書き換えが生じた領域に対応した発現情報１（７０３）の領域Ａ、Ｃ、Ｅ、Ｆ、Ｈに、発現フラグ「１」が立っており、書き換えが生じていない領域Ｂ、Ｄ、Ｇには発現フラグは立っていない。
【００８３】
同様に、情報処理手段２が書き換えを行った記憶領域に対応した発現情報においても、図７に示された処理ユニット１が管理する発現情報２（７０６）、及び図８に示された処理ユニット２が管理する発現情報２（８０３）に発現フラグ「１」が立てられる。処理ユニットが２個の場合においても、自己の発現情報を他の処理ブロックとの間で相互に交換する必要がある。
【００８４】
次に、情報処理手段１は、発現情報（７０３）と、優先度情報（７０４）とを用いて、外部要因２専用の抑制栢報２（７０５）を作成する。先ず、情報処理手段１の発現要求がある記憶領域、則ち発現情報１（７０３）の記憶領域において、発現フラグが立っている領域の抑制情報を決定する。発現情報１（７０３）の領域Ａ、Ｃでは発現フラグが立っているので、優先度情報７０４における領域Ａ、Ｃの優先順位を参照する。領域Ａ、Ｃの優先順位は、処理ブロック１の方が高いので、情報処理手段１は、情報処理手段２より優先度が高い。このため、情報処理手段２の抑制情報（７０５）の領域Ａ、Ｃには、阻止フラグ「０」が立てられる。
【００８５】
さらに、情報処理手段１の発現情報（７０３）の領域Ｅ、Ｆ、Ｈに注目すると、発現フラグが立っている。そこで、優先度情報７０４の領域Ｅ、Ｆ、Ｈの優先順位を参照する。領域Ｅ、Ｆ、Ｈの優先度は、情報処理手段２の方が高位であるので、情報処理手段２が情報処程手段１より優先される。従って、記憶領域Ｅ、Ｆ、Ｈに関しては、情報処理手段２が優先されて、抑制情報（７０５）の領域Ｅ、Ｆ、Ｈにはそれぞれ開放フラグ「１」が立てられる。
【００８６】
残りの発現情報７０３における発現フラグが立っていない領域Ｂ、Ｄ、Ｇに関しては、憤報処理手段１による書き換えが発生していない。よって、情報処理手段２の抑制フラグ７０５における領域Ｂ、Ｄ、Ｇには、開放フラグ「１」を立てる。このような処理を、処理ユニット２においても同様に行うことで、図８に示された抑制情報１（８０５）が生成される。
【００８７】
そして、処理ユニット１、２間で相互に情報を反映させることで、図９のように整合のとれた処理情報（９０１）が得られる。
【００８８】
ところで、上術した二つの実施の形態では、同時刻に相互に情報を反映させた場合を想定している。しかし、必ずしも反映処理を行うタイミングを異なる処理ユニット間で同一にする必要はない。しかし、処理の一貫性を確保するためには、各処理ユニットが有する情報処理手段が自己の処理ユニット内で処理を終了した後、あるいは次の処理を開始する直前に、反映処理を行うのが望ましい。この場合にも、各情報処理手段が処理を行う周期は同一である必要はない。
【００８９】
ここで、処理ユニットによって処理周期が異なる場合には、処理の周期が長い情報処理手段と、処理周期が短い情報処理手段との間で、周期が長い情報処理手段が処理を行っている間に、周期が短い情報処理手段が複数回処理を行うことになる。
【００９０】
このような場合は、周期が長い情報処理手段の処理が開始されてから、周期が短い情報処理手段の処理を累算した発現情報を反映することによって、整合性が確保される。
【００９１】
このことを、図１０を用いて説明する。三つの処理ブロック１〜３が存在し、処理ブロック１は最も処理周期が短く、処理ブロック３は最も処理周期が長いとする。処理ブロック３がサイクルＳ３１の処理を開始してからこの処理が終了するまでの間に、処理ブロック１は５つのサイクルＳ１１〜１５の処理を既に終えている。この処理によって、記憶領域Ａ〜Ｈのうち、Ａ、Ｄ、Ｇにおいて書き換えが行われている。そこで、処理ブロック３においては、サイクルＳ３１の処理が終了して次のサイクルＳ３２の処理が開始される前後において、処理ブロック１では領域Ａ、Ｄ、Ｇにおいて発現フラグが立っているという情報を処理ブロック１から受け取ることで、全ての発現情報を累積させて、自己の処理情報記憶手段の記憶している情報に反映させることができる。
【００９２】
また、優先度情報や発現情報は時間の経過と共に変化し得るものであり、これに伴い抑制情報も変化することがある。このような場合には、例えば処理ユニット１に関して、図２に示された発現情報１（２０３）〜３（２０５）、優先度情報（２０６）を、時間の経過と共に随時最新のものに更新していくことで、この二つの情報をもとに作成する抑制情報２（２０７）及び３（２０８）を更新していくことができる。この更新作業は、例えば図１に示された装置においては、反映情報側１００の情報の更新は通信装置内部のＣＰＵが行い、被反映情報側１２０の更新は通信装置外部のシステム全体を制御するホストＣＰＵが行ってもよい。
【００９３】
図１に示された上記実施の形態では、被反映情報例１２０が情報処理手段１０４を有し、これに伴い処理情報記憶手段１０３の記憶内容に関する発現情報を管理する発現情報制御手段１０６が設けられている。しかし、図１１に示されたように、被反映情報側１２０ａが処理情報記憶手段１０３のみを有する場合であっても、本発明を適用することができる。このような実施の形態では、反映情報側１００は１つでもよいが、複数設けられる場合が多く、２つ以上の反映情報側１００の発現情報を相互に交換し合うことで、被反映情報側１２０ａに優先度の高い情報を書き込むことになる。
【００９４】
また、被反映情報側が複数設けられ、図１における被反映情報側１００と図１１における被反映情報側１２０ａとが混在する場合にも、本発明を適用することができる。
【００９５】
上述した実施の形態では、各処理ユニットは１つの処理情報のみをそれぞれ管理し他の処理ユニットの最新の情報を反映している。しかし、一つの処理ユニットが２つ以上の処理情報を管理する場合にも、上述した実施の形態と同様に他の処理ユニットの情報を、自己の処理ユニット内の複数の処理情報に反映することができる。
【００９６】
また、上記実施の形態では、発現情報、優先度情報、処理情報、及び抑制情報の記憶及び書き換えという管理を行う手段を、被反映情報側にそれぞれ持たせている。しかし、このような手段を反映側に持たせてもよく、あるいはこの手段を反映情報側と被反映情報側のいずれにも持たせずに中立させた状態で集中的に持たせてもよい。
【００９７】
さらに、上述した実施の形態では、各処理ユニットは、それ以外の処理ユニットと処理情報の反映を、相互に行い、構造的にみれば言わば完全網を構成しているが、必ずしも、完全網構造で結合している必要はなく、構造として、木構造、１次元アレイ網構造、リング網構造、コーダルリング網構造、２−Ｄメッシュ網構造、３−Ｄメッシュ構造、２−Ｄトーラス網構造、ハイパーキューブ網構造など、またはそれらの組み合わせたものなど、あらゆるトポロジの構造を持たせた相互網構造で、構成することも可能である。また、更には、各処理ユニットは静的網を構成する必要はなく、あらゆる動的網または、動的網と静的網の組み合わせの複合網で構成されていてもよい。また、各ユニット間の反映の方向はそれぞれ、双方向、一方向の何れでもよく、また、あるユニット間は反映のやり取りがなくてもよい。また、動的にユニット間の反映の方向を変化させてもよい。
【００９８】
【発明の効果】
以上説明したように、本発明の記憶手段の制御方法及びその装置は、複数の処理手段が期間を重複してそれぞれ対応する記憶手段への書き込み処理を行っている場合、優先度の高いものの情報をそれぞれの記憶手段の情報に相互に反映させることができるため、全ての記憶手段の内容を最新の情報で整合させることが可能である。
【図面の簡単な説明】
【図１】本発明の一実施の形態による記憶手段の制御装置の構成を示したブロック図。
【図２】同実施の形態をより具体的に説明するための３つの処理ユニットを持つ装置における処理ユニット１の管理する各情報を示した説明図。
【図３】同実施の形態をより具体的に説明するための３つの処理ユニットを持つ装置における処理ユニット２の管理する各情報を示した説明図。
【図４】同実施の形態をより具体的に説明するための３つの処理ユニットを持つ装置における処理ユニット３の管理する各情報を示した説明図。
【図５】同３つの処理ユニットを持つ装置において情報を相互に反映させた結果得られる処理情報の内容を示した説明図。
【図６】同３つの処理ユニットを持つ装置における記憶手段の記憶領域Ａ〜Ｈを示した説明図。
【図７】本発明の一実施の形態をより具体的に説明するための２つの処理ユニットを持つ装置における処理ユニット１の管理する各情報を示した説明図。
【図８】同２つの処理ユニットを持つ装置における処理ユニット２の管理する各情報を示した説明図。
【図９】同２つの処理ユニットを持つ装置において情報を相互に反映させた結果得られる処理情報の内容を示した説明図。
【図１０】３つの処理ユニットを持つ装置において処理サイクルが相違する場合の相互間における反映手法を示した説明図。
【図１１】本発明の他の実施の形態による記憶手段の制御装置の構成を示したブロック図。
【符号の説明】
１００ 反映情報側
１０１、１０３ 処理情報記憶手段
１０２、１０４ 情報処理手段
１０５、１０６ 発現情報制御手段
１０７ 優先度情報制御手段
１０８ 抑制情報制御手段
１０９ 処理情報反映手段
１２０、１２０ａ 被反映情報側
２０１、７０１ 処理情報１（処理前）
２０２、７０２ 処理情報１（処理後）
２０３、３０３、４０３、７０３、８０３ 発現情報１
２０４、３０４、４０４、８０６ 発現情報２
２０５、３０５、４０５ 発現情報３
２０６、３０６、４０６、７０４、８０４ 優先度情報
２０７、４０８、７０５ 抑制情報２
２０８、３０８ 抑制情報３
３０１、８０１ 処理情報２（処理前）
３０２、８０２ 処理情報２（処理後）
３０７、４０７、８０５ 抑制情報１
４０１ 処理情報３（処理前）
４０２ 処理情報３（処理後）
５０１、９０１ 処理情報１、２、３
６０１ 処理情報の記憶領域Ａ〜Ｈ
Claims (8)
- 第１、第２、…、第Ｎ（Ｎは２以上の整数）の記憶手段にそれぞれ情報が記憶されており、このうちの少なくとも二つの記憶手段の間で情報を反映させる記憶手段の制御方法において、
第１、第２、…、第Ｎの処理手段が対応する前記第１、第２、…、第Ｎの記憶手段にそれぞれの書き込み処理を行うステップと、
前記第１、第２、…、第Ｎの処理手段が、それぞれ前記第１、第２、…、第Ｎの記憶手段に書き込みを行った記憶領域を示す第１、第２、…、第Ｎの発現情報を第１、第２、…、第Ｎの発現情報制御手段がそれぞれ管理するステップと、
前記第１、第２、…、第Ｎの記憶手段のうちの少なくとも１つの記憶手段の各記憶領域毎に、前記少なくとも一つの記憶手段以外の記憶手段に対応した前記第１、第２、…、第Ｎの処理手段のうちの少なくとも１つの処理手段の書き込み処理の優先度を示す優先度情報を優先度情報制御手段が管理するステップと、
前記優先度情報制御手段に管理されている前記優先度情報と、前記第１、第２、…、第Ｎの発現情報制御手段にそれぞれ管理されている前記第１、第２、…、第Ｎの発現情報とを用いて、抑制情報制御手段により、前記少なくとも１つの記憶手段の各記憶領域への前記少なくとも１つの処理手段の書き込みを抑制する抑制情報を生成して管理するステップと、
前記抑制情報制御手段に管理されている前記抑制情報に基づいて、処理情報反映手段により、前記少なくとも１つの記憶手段に書き込まれた情報を前記少なくとも１つの処理手段に対応した記憶手段に書き込まれた情報に反映するステップと、
を備えたことを特徴とする記憶手段の制御方法。 - 第１、第２、…、第Ｎ（Ｎは２以上の整数）の記憶手段にそれぞれ記憶されている情報を、前記第１、第２、…、第Ｎの記憶手段にそれぞれ記憶されている情報に相互に反映させる記憶手段の制御方法において、
第１、第２、…、第Ｎの処理手段が対応する前記第１、第２、…、第Ｎの記憶手段にそれぞれの書き込み処理を行うステップと、
前記第１、第２、…、第Ｎの処理手段が、それぞれ前記第１、第２、…、第Ｎの記憶手段に書き込みを行った記憶領域を示す第１、第２、…、第Ｎの発現情報を第１、第２、…、第Ｎの発現情報制御手段がそれぞれ管理するステップと、
前記第１、第２、…、第Ｎの記憶手段の各記憶領域毎に、前記第１、第２、…、第Ｎの処理手段のそれぞれの書き込み処理の優先度を示す優先度情報を優先度情報制御手段が管理するステップと、
前記優先度情報制御手段に管理されている前記優先度情報と、前記第１、第２、…、第Ｎの発現情報制御手段にそれぞれ管理されている前記第１、第２、…、第Ｎの発現情報とを用いて、抑制情報制御手段により、前記第１の記憶手段の各記憶領域への前記第２、第３、…、第Ｎの処理手段の書き込みを抑制し、前記第２の記憶手段の各記憶領域への前記第１、第３、…、第Ｎの処理手段の書き込みを抑制し、前記第３の記憶手段の各記憶領域への前記第１、第２、…、第Ｎの処理手段の書き込みを抑制し、…、前記第Ｎの記憶手段の各記憶領域への前記第１、第２、…、第Ｎ−１の処理手段の書き込みを抑制する抑制情報を生成して管理するステップと、
前記抑制情報制御手段に管理されている前記抑制情報に基づいて、処理情報反映手段により、前記第２、第３、…、第Ｎの記憶手段に書き込まれた情報を前記第１の記憶手段に書き込まれた情報に反映し、前記第１、第３、…、第Ｎの記憶手段に書き込まれた情報を前記第２の記憶手段に書き込まれた情報に反映し、前記第１、第２、…、第Ｎの記憶手段に書き込まれた情報を前記第３の記憶手段に書き込まれた情報に反映し、…、前記第１、第２、…、第Ｎ−１の記憶手段に書き込まれた情報を前記第Ｎの記憶手段に書き込まれた情報に反映するステップと、
を備えたことを特徴とする記憶手段の制御方法。 - 前記第１の記憶手段が記憶している情報に前記第２、第３、…、第Ｎの記憶手段が記憶している情報を前記処理情報反映手段が反映するステップは、前記第１の処理手段の前記第１の記憶手段への書き込み処理が終了した時点に行われ、前記第２の記憶手段が記憶している情報に前記第１、第３、…、第Ｎの記憶手段が記憶している情報を前記処理情報反映手段が反映するステップは、前記第２の処理手段の前記第２の記憶手段への書き込み処理が終了した時点で行われ、…、前記第Ｎの記憶手段が記憶している情報に前記第１、第２、…、第Ｎ−１の記憶手段が記憶している情報を前記処理情報反映手段が反映するステップは、前記第Ｎの処理手段の前記第Ｎの記憶手段への書き込み処理が終了した時点で行われることを特徴とする請求項２記載の記憶手段の制御方法。
- 前記第１、第２、…、第Ｎの処理手段のうち、第Ｊ（Ｊは１以上Ｎ以下の整数）の処理手段が第Ｊの記憶手段への処理が終了するまでの間に、前記第Ｊの記憶手段を含まない前記第１、第２、…、第Ｎの処理手段が対応する前記第１、第２、…、第Ｎの記憶手段にそれぞれ処理を行った結果得られた前記第１、第２、…、第Ｎの発現情報を前記発現情報制御手段により蓄積して管理するステップをさらに備えることを特徴とする請求項１又は２記載の記憶手段の制御方法。
- 第１、第２、…、第Ｎの記憶手段にそれぞれ記憶されている情報を、前記第１、第２、…、第Ｎの記憶手段のうちの少なくとも二つの記憶手段の間で情報を反映させる記憶手段の制御装置において、
前記第１、第２、…、第Ｎの記憶手段へのそれぞれの書き込み処理を行う第１、第２、…、第Ｎの処理手段と、
前記第１、第２、…、第Ｎの処理手段が、それぞれ前記第１、第２、…、第Ｎの記憶手段にそれぞれ書き込みを行った記憶領域を示す第１、第２、…、第Ｎの発現情報をそれぞれに管理する第１、第２、…、第Ｎの発現情報制御手段と、
前記第１、第２、…、第Ｎの記憶手段のうちの少なくとも１つの記憶手段の各記憶領域毎に、前記少なくとも１つの記憶手段以外の記憶手段が対応した前記第１、第２、…、第Ｎの処理手段のうちの少なくとも１つの処理手段の書き込みの優先度を示す優先度情報を管理する優先度情報制御手段と、
前記優先度情報制御手段に管理されている前記優先度情報と、前記第１、第２、…、第Ｎの発現情報制御手段にそれぞれ管理されている前記第１、第２、…、第Ｎの発現情報とを用いて、前記少なくとも１つの記憶手段の各記憶領域への前記少なくとも１つの処理手段の書き込みを抑制する抑制情報を生成して管理する抑制情報制御手段と、
前記抑制情報制御手段に管理されている前記抑制情報に基づいて、前記少なくとも１つの記憶手段に書き込まれた情報を前記少なくとも１つの処理手段に対応した記憶手段に書き込まれた情報に反映する処理情報反映手段と、
を備えたことを特徴とする記憶手段の制御装置。 - 第１、第２、…、第Ｎの記憶手段にそれぞれ記憶されている情報を、前記第１、第２、…、第Ｎの記憶手段にそれぞれ記憶されている情報に相互に反映させる記憶手段の制御装置において、
前記第１、第２、…、第Ｎの記憶手段へのそれぞれの書き込み処理を行う第１、第２、…、第Ｎの処理手段と、
前記第１、第２、…、第Ｎの処理手段が、それぞれ前記第１、第２、…、第Ｎの記憶手段にそれぞれ書き込みを行った記憶領域を示す第１、第２、…、第Ｎの発現情報をそれぞれに管理する第１、第２、…、第Ｎの発現情報制御手段と、
前記第１、第２、…、第Ｎの記憶手段の各記憶領域毎に、前記第１、第２、…、第Ｎの処理手段のそれぞれの書き込みの優先度を示す優先度情報を管理する優先度情報制御手段と、
前記優先度情報制御手段に管理されている前記優先度情報と、前記第１、第２、…、第Ｎの発現情報制御手段にそれぞれ管理されている前記第１、第２、…、第Ｎの発現情報とを用いて、前記第１の記憶手段の各記憶領域への前記第２、第３、…、第Ｎの処理手段の書き込みを抑制し、前記第２の記憶手段の各記憶領域への前記第１、第３、…、第Ｎの処理手段の書き込みを抑制し、前記第３の記憶手段の各記憶領域への前記第１、第２、…、第Ｎの処理手段の書き込みを抑制し、…、前記第Ｎの記憶手段の各記憶領域への前記第１、第２、…、第Ｎ−１の処理手段の書き込みを抑制する抑制情報を生成して管理する抑制情報制御手段と、
前記抑制情報制御手段に管理されている前記抑制情報に基づいて、前記第２、第３、…、第Ｎの記憶手段に書き込まれた情報を前記第１の記憶手段に書き込まれた情報に反映し、前記第１、第３、…、第Ｎの記憶手段に書き込まれた情報を前記第２の記憶手段に書き込まれた情報に反映し、前記第１、第２、…、第Ｎの記憶手段に書き込まれた情報を前記第３の記憶手段に書き込まれた情報に反映し、…、前記第１、第２、…、第Ｎ−１の記憶手段に書き込まれた情報を前記第Ｎの記憶手段に書き込まれた情報に反映する処理情報反映手段と、
を備えたことを特徴とする記憶手段の制御装置。 - 前記第１の記憶手段が記憶している情報に前記第２、第３、…、第Ｎの記憶手段が記憶している情報を前記処理情報反映手段が反映する処理は、前記第１の処理手段の前記第１の記憶手段への書き込み処理が終了した時点で行い、前記第２の記憶手段が記憶している情報に前記第１、第３、…、第Ｎの記憶手段が記憶している情報を前記処理情報反映手段が反映する処理は、前記第２の処理手段の前記第２の記憶手段への書き込み処理が終了した時点で行い、…、前記第Ｎの記憶手段が記憶している情報に前記第１、第２、…、第Ｎ−１の記憶手段が記憶している情報を前記処理情報反映手段が反映する処理は、前記第Ｎの処理手段の前記第Ｎの記憶手段への書き込み処理が終了した時点で行うことを特徴とする請求項６記載の記憶手段の制御装置。
- 前記発現情報制御手段は、前記第１、第２、…、第Ｎの処理手段のうち、第Ｊ（Ｊは１以上Ｎ以下の整数）の処理手段が第Ｊの記憶手段への処理が終了するまでの間に、前記第Ｊの記憶手段を含まない前記第１、第２、…、第Ｎの処理手段が対応する前記第１、第２、…、第Ｎの記憶手段にそれぞれ処理を行った結果得られた前記第１、第２、…、第Ｎの発現情報を蓄積して管理することを特徴とする請求項５又は６記載の記憶手段の制御装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18618796A JP3590203B2 (ja) | 1996-07-16 | 1996-07-16 | 記憶手段の制御方法及びその装置 |
| US08/892,490 US6219762B1 (en) | 1996-07-16 | 1997-07-14 | Method and apparatus for assigning priority to update data stored in plural storage means |
| KR1019970032973A KR100288680B1 (ko) | 1996-07-16 | 1997-07-16 | 기억수단의제어방법및장치 |
| DE69726062T DE69726062T2 (de) | 1996-07-16 | 1997-07-16 | Verfahren und Vorrichtung zur Speichervorrichtungssteuerung in einem Informationsverarbeitungssystem |
| EP97112131A EP0820015B1 (en) | 1996-07-16 | 1997-07-16 | Method and apparatus for controlling storage means in information processing system |
| US09/785,003 US6434675B2 (en) | 1996-07-16 | 2001-02-15 | Method and apparatus for updating data stored in plural storage means in an information processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18618796A JP3590203B2 (ja) | 1996-07-16 | 1996-07-16 | 記憶手段の制御方法及びその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1032580A JPH1032580A (ja) | 1998-02-03 |
| JP3590203B2 true JP3590203B2 (ja) | 2004-11-17 |
Family
ID=16183919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18618796A Expired - Fee Related JP3590203B2 (ja) | 1996-07-16 | 1996-07-16 | 記憶手段の制御方法及びその装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6219762B1 (ja) |
| EP (1) | EP0820015B1 (ja) |
| JP (1) | JP3590203B2 (ja) |
| KR (1) | KR100288680B1 (ja) |
| DE (1) | DE69726062T2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6314110B1 (en) * | 1998-03-06 | 2001-11-06 | Cisco Technology, Inc. | Method and apparatus for distributed bandwidth allocation for a bi-directional ring media with spatial and local reuse |
| CA2437629A1 (en) * | 2001-02-24 | 2002-09-06 | International Business Machines Corporation | Arithmetic functions in torus and tree networks |
| JP4452438B2 (ja) * | 2002-11-11 | 2010-04-21 | 株式会社日立製作所 | 記憶システム |
| JP4580184B2 (ja) * | 2004-04-14 | 2010-11-10 | 日本電信電話株式会社 | 属性情報更新装置及びプログラム |
| JP4740766B2 (ja) * | 2006-02-27 | 2011-08-03 | 富士通株式会社 | データ受信装置、データ送受信システム、データ送受信システムの制御方法及びデータ受信装置の制御プログラム |
| JP2013164820A (ja) * | 2012-02-13 | 2013-08-22 | Fujitsu Ltd | 評価支援方法、評価支援プログラムおよび評価支援装置 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63245741A (ja) * | 1987-04-01 | 1988-10-12 | Fujitsu Ltd | デ−タの同期方式 |
| US4959777A (en) * | 1987-07-27 | 1990-09-25 | Motorola Computer X | Write-shared cache circuit for multiprocessor system |
| US4939641A (en) * | 1988-06-30 | 1990-07-03 | Wang Laboratories, Inc. | Multi-processor system with cache memories |
| EP0367702B1 (en) * | 1988-10-31 | 1995-11-08 | International Business Machines Corporation | Multiprocessing system and method for shared storage usage |
| US5060144A (en) | 1989-03-16 | 1991-10-22 | Unisys Corporation | Locking control with validity status indication for a multi-host processor system that utilizes a record lock processor and a cache memory for each host processor |
| US5339397A (en) * | 1990-10-12 | 1994-08-16 | International Business Machines Corporation | Hardware primary directory lock |
| JPH04353947A (ja) * | 1991-02-13 | 1992-12-08 | Hewlett Packard Co <Hp> | メモリページ特性タグ付けシステム |
| DE69227956T2 (de) * | 1991-07-18 | 1999-06-10 | Tandem Computers Inc | Multiprozessorsystem mit gespiegeltem Speicher |
| JPH0573393A (ja) * | 1991-09-11 | 1993-03-26 | Nec Corp | 分散フアイル管理方式 |
| JP3366633B2 (ja) * | 1991-11-27 | 2003-01-14 | セイコーエプソン株式会社 | ピクセル変更システム及びピクセル変更方法 |
| DE69330768T2 (de) * | 1992-04-24 | 2002-07-04 | Compaq Computer Corp | Verfahren und Vorrichtung zum Betrieb eines Multiprozessor-Rechnersystems mit Cachespeichern |
| US5434997A (en) * | 1992-10-02 | 1995-07-18 | Compaq Computer Corp. | Method and apparatus for testing and debugging a tightly coupled mirrored processing system |
| JPH0778121A (ja) * | 1993-09-08 | 1995-03-20 | Hitachi Ltd | 分散処理システムのデータ管理方法 |
| DE4423559A1 (de) | 1993-11-09 | 1995-05-11 | Hewlett Packard Co | Datenverbindungsverfahren und Vorrichtung für Multiprozessor-Computersysteme mit gemeinsamem Speicher |
| JP3304177B2 (ja) * | 1993-12-20 | 2002-07-22 | 富士通株式会社 | 回線間中継装置 |
| JPH08263396A (ja) * | 1995-03-20 | 1996-10-11 | Pfu Ltd | 情報処理システムおよびその情報処理装置 |
| JPH09128280A (ja) * | 1995-10-27 | 1997-05-16 | Toshiba Corp | データ管理装置及びデータ管理方法 |
| JP2848307B2 (ja) * | 1996-01-29 | 1999-01-20 | 日本電気株式会社 | データ変更機能付きデータ流用装置および方法 |
| US5892766A (en) | 1996-02-22 | 1999-04-06 | Fujitsu, Ltd. | Method and apparatus for coordinating access to an output of a routing device in a packet switching network |
| US5796605A (en) * | 1996-07-02 | 1998-08-18 | Sun Microsystems, Inc. | Extended symmetrical multiprocessor address mapping |
| US5959777A (en) * | 1997-06-10 | 1999-09-28 | The University Of British Columbia | Passive high efficiency variable reflectivity image display device |
| EP1702502A2 (en) | 2003-12-30 | 2006-09-20 | 3M Innovative Properties Company | Patterned circuits and method for making same |
-
1996
- 1996-07-16 JP JP18618796A patent/JP3590203B2/ja not_active Expired - Fee Related
-
1997
- 1997-07-14 US US08/892,490 patent/US6219762B1/en not_active Expired - Fee Related
- 1997-07-16 EP EP97112131A patent/EP0820015B1/en not_active Expired - Lifetime
- 1997-07-16 KR KR1019970032973A patent/KR100288680B1/ko not_active IP Right Cessation
- 1997-07-16 DE DE69726062T patent/DE69726062T2/de not_active Expired - Fee Related
-
2001
- 2001-02-15 US US09/785,003 patent/US6434675B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6219762B1 (en) | 2001-04-17 |
| US20020010845A1 (en) | 2002-01-24 |
| EP0820015A3 (en) | 1999-11-17 |
| EP0820015A2 (en) | 1998-01-21 |
| JPH1032580A (ja) | 1998-02-03 |
| KR100288680B1 (ko) | 2001-05-02 |
| KR980011483A (ko) | 1998-04-30 |
| US6434675B2 (en) | 2002-08-13 |
| DE69726062D1 (de) | 2003-12-18 |
| DE69726062T2 (de) | 2004-07-08 |
| EP0820015B1 (en) | 2003-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105190623B (zh) | 日志记录管理 | |
| CN100367257C (zh) | 并行处理器体系结构的sdram控制器 | |
| US5434993A (en) | Methods and apparatus for creating a pending write-back controller for a cache controller on a packet switched memory bus employing dual directories | |
| KR100278328B1 (ko) | 캐시 미스 버퍼 | |
| AU598857B2 (en) | Move-out queue buffer | |
| JP3687990B2 (ja) | メモリアクセス機構 | |
| JP4687729B2 (ja) | キャッシュメモリ及びベクトル処理装置並びにベクトルデータ整列方法 | |
| JPH04308956A (ja) | 受信バッファ | |
| JPH10133943A (ja) | リンクリスト形成方法 | |
| US6587922B2 (en) | Multiprocessor system | |
| JP3460617B2 (ja) | ファイル制御装置 | |
| CN113924558A (zh) | 阶层式存储器***中的存储器管线控制 | |
| JP3590203B2 (ja) | 記憶手段の制御方法及びその装置 | |
| JP3288712B2 (ja) | コンテキストデータ検索用のリンクキャッシュ | |
| JP2002149491A (ja) | プロセッサメモリシステム | |
| JPH07244642A (ja) | 並列処理計算機 | |
| JP5168800B2 (ja) | マルチプロセッサシステム | |
| EP0271187B1 (en) | Split instruction and operand cache management | |
| JP2004326175A (ja) | プロセッサ、キャッシュシステム及びキャッシュメモリ | |
| JP2004206369A (ja) | 共通資源へのアクセス方式及びアクセスプログラム | |
| JPH05100926A (ja) | 入出力管理方式 | |
| JPH07319839A (ja) | 分散共有メモリ管理方法及びネットワーク計算機システム | |
| JPH10254769A (ja) | 分散共有メモリのデータ転送制御方法および計算機システム | |
| JPH0773035A (ja) | 複数プロセツサ・システム | |
| JPH02183858A (ja) | 疎結合システムにおけるメモリ共有処理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040707 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040819 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |