JP3588257B2 - ショットキーバリアダイオード - Google Patents
ショットキーバリアダイオード Download PDFInfo
- Publication number
- JP3588257B2 JP3588257B2 JP20533398A JP20533398A JP3588257B2 JP 3588257 B2 JP3588257 B2 JP 3588257B2 JP 20533398 A JP20533398 A JP 20533398A JP 20533398 A JP20533398 A JP 20533398A JP 3588257 B2 JP3588257 B2 JP 3588257B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- epitaxial layer
- conductivity type
- schottky barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の属する技術分野】
本発明は、ショットキーバリアダイオード(Schottky Barrier Diode:以下SBDと称す)に関し、詳しくは、同一面積でより大きな電流容量を得ることができるSBD素子を得るものである。
【0002】
【従来の技術】
SBDは、半導体層に所定の金属層を接触させた場合に形成されるショットキー障壁を用いた半導体素子である。一般のPN接合ダイオードより高速で、順方向電圧降下が小さいという特性を持つ(例えば、特開平5−152562)。
【0003】
図3を参照して、従来のSBDは、N+型の半導体基板1の上にN−型のエピタキシャル層2を形成し、エピタキシャル層2上のシリコン酸化膜3を開口してシリコン表面を露出し、露出したシリコン表面にバリア金属層4を接触させた構成を有している。加えて、N−型エピタキシャル層2の表面には環状のP+ガードリング領域5を形成し、バリア金属層3の上をアルミ電極6で被覆している。
【0004】
半導体装置を製造する上で、上記のバリア金属層4としてはニッケル(Ni)、チタン(Ti)、モリブデン(Mo)が好適な材料とされている。各々が固有の仕事関数ΦBを持つことから、バリア金属層4として好適な金属を選択することでSBDの特性(順方向電圧VF、逆方向電流IR)の大部分を決定することができる。これに、エピタキシャル層2の不純物濃度や、ショットキー接触面の面積等の要素によってSBD素子のダイオード特性が決定付けられる。
【0005】
【発明が解決しようとする課題】
近年の低消費電力化の傾向から、SBD素子には順方向電圧VFを小さくする事が特に望まれている。順方向電圧VFを小さくする手法としては、バリア金属層4を仕事関数ΦBの小さい金属に変更する手法、エピタキシャル層2の不純物濃度を増大する手法、シリコンとバリア金属層4との接触面積を増大する手法、等がある。ここで、エピタキシャル層2の不純物濃度を増大する方法は、カソードとなるN型エピタキシャル層の直列抵抗成分を下げることを意味する。
【0006】
しかしながら、エピタキシャル層2の不純物濃度を増大すると、ショットキー接合部における空乏層の広がりが小さく、この結果接合部の容量が増大して、SBD素子の高速動作を阻害するという欠点があった。
【0007】
【課題を解決するための手段】
本発明はかかる従来の課題に鑑みなされたもので、一導電型の高濃度不純物層から成る第1の領域の上に該第1の領域よりは不純物濃度が低い一導電型の第2の領域を設け、該第2の領域表面の表面に該第2の表面のシリコン層とショットキー障壁を形成するバリア金属層を設け、該金属層の上を電極材料で被覆したショットキーバリアダイオードにおいて、
前記第2の領域の表面に前記第2の領域より更に不純物濃度が低い第3の領域を形成し、該第3の領域表面のシリコン層に前記バリア金属層がショットキー接触することを特徴とするものである。
【0008】
【発明の実施の形態】
以下に本発明の一実施の形態を図面を参照しながら詳細に説明する。
【0009】
図1は本発明によるSBD素子を示す断面図である。N+型のシリコン半導体基板11(第1の領域)の上に気相成長法によってN−型のエピタキシャル層12(第2の領域)を形成し、エピタキシャル層12の表面を被覆するシリコン酸化膜13に開口部14を形成し、開口部14の周端近傍のエピタキシャル層12表面に環状のP+型ガードリング領域15を形成し、開口部14に露出したエピタキシャル層12の表面に、バリア金属層16として例えばチタン(Ti)層を形成し、バリア金属層16を覆うようにアルミ電極17を形成したものである。アルミ電極17がアノード電極となり、ドレイン電極は基板11の裏面側に配設する。
【0010】
加えて、開口部14のシリコン表面に、エピタキシャル層12のリンの不純物濃度よりも、リンの不純物濃度が小さい第3の領域18を形成し、第3の領域18とバリア金属層16とでショットキー障壁を構成する。第3の領域18は、開口部14のエピタキシャル層12表面にボロン(B)をイオン注入することによって形成される。この時、エピタキシャル層12の導電型(N型)を反転させることがない程度のドーズ量とし、例えばエピタキシャル層12の比抵抗が1Ω・cmであったときに、ボロン(B)を1E12atoms・cm程度でイオン注入して、その後の熱処理を600〜900℃、10〜60分程度(ボロンを拡散させることがない、イオンを活性化させるだけの熱処理)行うことで、実質的な比抵抗ρを10Ω・cm程度にまで増大させた。尚、開口部14に部分的にイオン注入する他、エピタキシャル層12の全面に形成しても良い。
【0011】
係る構成であれば、バリア金属層16が接触するシリコン表面だけに、ごく薄い範囲で、極めて低不純物濃度の第3の領域18を設けたことにより、空乏層が広がりやすい構造となり、これによってSBD素子のアノード・カソード間容量を減じることができる。容量を減じることによってこの素子の高速動作を可能にする。
【0012】
更に、エピタキシャル層12の極く表面部分だけを比抵抗ρの高い領域としたので、アノード側の直列抵抗が増大することも少なく、そのためSBD素子の順方向電圧VFを増大させることがない。よって、エピタキシャル層12の不純物濃度を最適化する(少しだけ不純物濃度を増大する)ことによって、SBD素子全体で順方向電圧VFを減少することが可能である。
【0013】
以下、図2を用いて、図1のSBD素子の製造方法の一例を説明する。
【0014】
先ず図2(A)を参照して、比抵抗ρが0.5〜1.0Ω・cm、膜厚が2〜10μのエピタキシャル層12を形成したN+型半導体基板11を準備し、選択拡散によってエピタキシャル層12の表面に環状のP+ガードリング領域15を形成する。
【0015】
図2(B)を参照して、エピタキシャル層12表面を被覆する酸化膜を除去して開口部14を形成し、続いて開口部14をマスクとして、表面からボロン(B)を加速電圧20〜50eV、上述のドーズ量でイオン注入し、第3の領域18を形成する。
【0016】
図2(C)を参照して、全面に例えば膜厚0.5μ程度のチタン(Ti)をCVD手法によって堆積し、これをホトエッチングによって除去してバリア金属層16を形成する。
【0017】
図2(D)を参照して、再度スパッタ堆積法により膜厚1.0〜3.0μのアルミニウム層を堆積し、ホトエッチングによってパターニングすることにより、バリア金属層16を覆い且つ外部接続用のパッドを構成するアルミ層17を形成して図1の構成を得る。
【0018】
尚、上述した実施の形態においては、N型の領域に対してP型の不純物であるボロンをイオン注入することにより第3の領域18を形成したが、例えばエピタキシャル層12を気相成長法によって形成するときに、最後の0.1〜0.5μの膜厚だけリンドーパントの供給を減少させることによって第3の領域18を形成しても良い。
【0019】
【発明の効果】
以上に説明したとおり、本発明によれば、極く低不純物濃度の第3の領域18を設けることによって、ショットキー接合の接合容量を減じ、素子の高速特性を改善できる利点を有する。更に、第2の領域であるエピタキシャル層12の不純物濃度を増大できるので、その直列抵抗を減じ、SBD素子の順方向電圧VFを減じることができる利点を有する。
【図面の簡単な説明】
【図1】本発明を説明するための断面図である。
【図2】製造方法を説明するための断面図である。
【図3】従来例を説明するための断面図である。
Claims (3)
- 一導電型の高濃度不純物層からなる第1の領域と、
前記第1の領域上に設けられ該第1の領域より不純物濃度が低い一導電型の第2の領域と、
前記第2の領域上に設けられた絶縁膜と、
該絶縁膜を除去し前記第2の領域表面の一部を露出させた開口部と、
前記開口部の前記第2の領域表面に設けられ、該第2の領域より不純物濃度が低い第3の領域と、前記第3の領域表面とショットキー接触するバリア金属層とを具備することを特徴とするショットキーバリアダイオード。 - 前記第3の領域は逆導電型の不純物のイオン注入により形成されることを特徴とする請求項1に記載のショットキーバリアダイオード。
- 前記開口部周端近傍に逆導電型領域が設けられ、前記第3の領域は前記逆導電型領域の内側に設けられることを特徴とする請求項1に記載のショットキーバリアダイオード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20533398A JP3588257B2 (ja) | 1998-07-21 | 1998-07-21 | ショットキーバリアダイオード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20533398A JP3588257B2 (ja) | 1998-07-21 | 1998-07-21 | ショットキーバリアダイオード |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000036607A JP2000036607A (ja) | 2000-02-02 |
JP3588257B2 true JP3588257B2 (ja) | 2004-11-10 |
Family
ID=16505193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20533398A Expired - Fee Related JP3588257B2 (ja) | 1998-07-21 | 1998-07-21 | ショットキーバリアダイオード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3588257B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100353509C (zh) * | 2004-03-03 | 2007-12-05 | 吴协霖 | 萧特基二极管结构及其制造方法 |
JPWO2012157679A1 (ja) | 2011-05-18 | 2014-07-31 | ローム株式会社 | 半導体装置およびその製造方法 |
JP5928101B2 (ja) | 2012-03-30 | 2016-06-01 | 富士電機株式会社 | SiC半導体デバイスの製造方法 |
KR102046663B1 (ko) * | 2013-11-04 | 2019-11-20 | 매그나칩 반도체 유한회사 | 반도체 소자 및 그 제조방법 |
EP3268991A1 (de) * | 2015-06-02 | 2018-01-17 | Diotec Semiconductor AG | Verbesserte halbleiteranordnung mit schottky-diode |
CN105974295A (zh) * | 2016-03-29 | 2016-09-28 | 电子科技大学 | 一种基于太赫兹肖特基二极管的电特性来推导物理特性的方法 |
JP6640131B2 (ja) * | 2017-01-31 | 2020-02-05 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
CN110600535A (zh) * | 2019-09-11 | 2019-12-20 | 四川洪芯微科技有限公司 | 一种肖特基二极管芯片及其制备方法 |
CN111430468B (zh) * | 2020-03-06 | 2023-06-20 | 江苏新顺微电子股份有限公司 | 双胞封装肖特基二极管芯片的双芯隔离结构及制造方法 |
-
1998
- 1998-07-21 JP JP20533398A patent/JP3588257B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000036607A (ja) | 2000-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10522666B2 (en) | Methods for fabricating anode shorted field stop insulated gate bipolar transistor | |
US6221688B1 (en) | Diode and method for manufacturing the same | |
JP4594113B2 (ja) | 半導体装置の製造方法 | |
US5962893A (en) | Schottky tunneling device | |
JP5341373B2 (ja) | ダイオード | |
JP2005243715A (ja) | 半導体装置およびその製造方法 | |
JP2004127968A (ja) | 半導体装置およびその製造方法 | |
CN109478559B (zh) | 碳化硅半导体装置及其制造方法 | |
JP3588257B2 (ja) | ショットキーバリアダイオード | |
CN112466752A (zh) | 碳化硅半导体装置及碳化硅半导体装置的制造方法 | |
JPH11330498A (ja) | ショットキーバリアダイオードおよびその製造方法 | |
JP2003258271A (ja) | 炭化けい素ショットキーダイオードおよびその製造方法 | |
JP2000031505A (ja) | ショットキーバリアダイオード | |
JP2001085705A (ja) | ショットキーバリアダイオードの製造方法 | |
US20230246077A1 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
JP3635956B2 (ja) | 炭化けい素ショットキーバリアダイオードの製造方法 | |
JP2007235064A (ja) | ショットキーバリア半導体装置及びその製造方法 | |
JP3625380B2 (ja) | ショットキーバリア半導体装置およびその製法 | |
TWI844185B (zh) | 半導體結構及其形成方法 | |
CN216597600U (zh) | 电子器件 | |
JP2003282864A (ja) | ショットキーバリアダイオードの製造方法 | |
JPH0618280B2 (ja) | ショットキバリア半導体装置 | |
JP2004172513A (ja) | ショットキーバリアダイオードおよびその製造方法 | |
JP2006190882A (ja) | SiC半導体素子 | |
JP5991629B2 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
A521 | Written amendment |
Effective date: 20040714 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040810 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040812 |
|
LAPS | Cancellation because of no payment of annual fees |