JP3583790B2 - 電子式遅延電気*** - Google Patents

Description

【０００１】
【産業上の利用分野】
この発明は発破電力が供給されると動作を開始し、水晶またはセラミックの振動子を基準とする発振回路が発振し、その発振出力をカウンタで計数し、その計数が設定値になると***を点火する電子式遅延電気***に関する。
【０００２】
【従来の技術】
この種の電子式遅延電気***は特公昭６３−５３４７８号公報で提案されている。このデジタル遅延方式は高い精度の遅延を行うことができる。
【０００３】
【発明が解決しようとする課題】
しかし、このデジタル遅延方式において、発振回路の発振周波数の精度を高くするため水晶またはセラミックの振動子を用い、これを基準として発振動作をさせる場合、一定の発振周波数に立上るまでの時間が低周波用振動子で数１００ms、高周波用振動子で数１０msと意外に長い時間がかゝるのが普通である。従ってこの立上り時間における発振出力の計数は遅延時間の精度を低下させる。このため特に直列結線で多数斉発する場合の電子式遅延電気***に適用するには好ましくなかった。
本願発明は、このような発振回路の立上り時間における発振出力の計数は遅延時間の精度を低下させるという課題を解決することを目的とする。
【０００４】
【課題を解決するための手段】
この発明においては発破電力が入力されると急速起動手段により所定時間振動子が強励振され、その後、正常励振に戻される。またリセット保持回路により、発破電力が入力されてからほゞ上記所定時間の間カウンタがリセット状態にされる。
【０００５】
このようにして発振回路の立上り期間が短縮され、かつその立上り期間における発振周波数が所定値となっていない間はカウンタの計数が停止されている。正常の発振周波数になってからカウンタの計数が開始される。しかも立上り期間が短いため、リセット保持回路を簡単にかつ安価に構成しても、周囲温度の変動によりリセット状態に保持する期間の変動がわずかであるようにすることができる。
【０００６】
【実施例】
図１は、本願発明の電子式遅延電気***において、外部より入力端子１１、１２間を経て供給される発破電力により動作を開始し、デジタルタイマ１９の内部の端子▲３▼−▲４▼間に接続されたインバータ２８（図２）及び補助インバータ２９（図２）よりの駆動電流により、発振回路２７（図２で示されるように水晶振動子２１と帰還抵抗器２２とコンデンサ２４、２５とインバータ２８とで構成される）が発振し、その発振出力をデジタルタイマ１９に内蔵のカウンタ３３（図２）で計数し、その計数が設定値になると、***１６を点火する電子式遅延電気***の全体回路構成の一例を示す図面である。
入力端子１１，１２間に側路抵抗器１３が接続されるとともに、整流器１４の入力側が接続される。整流器１４の出力側の両端間にコンデンサ１５が接続される。側路抵抗器１３は、発破現場で発生する迷走電流によって発火に至るまでの電圧がコンデンサ１５に充電されないようにし、また複数個の電子式遅延電気***を直列に接続して同時に発破する場合に発破電圧をある程度均等に分割して整流器１４に印加するためのものである。整流器１４は入力端子１１，１２間に印加される発破電力の極性に無関係に所定の極性でコンデンサ１５に発破電力を充電するためのものである。
【０００７】
コンデンサ１５の両端間に、電気***１６内の点火線（図示せず）と、制御電極を有するスイッチング素子、例えばサイリスタ１７との直列回路が接続される。またコンデンサ１５の両端に定電圧回路１８の入力側が接続され、定電圧回路１８の出力側にデジタルタイマ１９が接続される。
図２は、図１に示されるデジタルタイマ１９の基本構成を示すブロック図である。端子▲３▼−▲４▼間を経て内部に設けられるインバータ２８と、補助インバータ２９と急速起動制御回路３１とよりなる急速起動手段と、水晶振動子２１の発振パルスを計数し、その計数値が設定値になると端子▲６▼を経てサイリスタ１７のゲート端子に起爆信号を出力するカウンタ３３と、端子▲７▼を経て入力されるリセット保持回路３２の出力と、端子▲１▼から入力される電源電圧を分圧抵抗器５１、５２により分圧した電圧と比較して前記カウンタ３３のリセット状態を解除するためのリセット信号を生成する比較器３７と、及び前記カウンタ３３に設定値を設定するためのプリセット回路５５とで構成される。図１はデジタルタイマ１９が集積回路として構成されている場合である。デジタルタイマ１９の端子▲１▼，▲２▼が定電圧回路１８の一対の出力端子に接続され、端子▲３▼，▲４▼間に水晶またはセラミックの振動子２１が接続され、振動子２１と並列に帰還用抵抗器２２が接続され、かつ端子▲３▼，▲４▼はコンデンサ２４，２５を通じて接地端子▲２▼に接続され、１３個の設定用端子▲５▼が接地端子▲２▼に接続され、端子▲６▼がサイリスタ１７のゲートに接続されている。１３個の設定用端子▲５▼を接地端子▲２▼から選択的に切り離すことにより各種の数値を設定することができる。
【０００８】
振動子２１、帰還用抵抗器２２、コンデンサ２４、２５およびインバータ２８とにより発振回路２７が構成され、その発振回路２７の発振出力が内部のカウンタ３３で計数され、そのカウンタの計数値が設定値と一致するとカウンタ３３の内部の一致検出回路から端子▲６▼に一致検出出力を出し、サイリスタ１７をオンに制御する。よってコンデンサ１５に蓄積された発破電力が点火線へ供給され、***１６が爆発する。
【０００９】
この発明ではデジタルタイマ１９に接続される振動子２１を急速起動手段により、発破電力の入力から所定時間強励振した後、正常励振に戻す。このため、例えば発振回路２７が図２に示すように帰還用抵抗器２２と並列にインバータ２８が接続されて構成されるが、更にインバータ２８と並列に補助インバータ２９が接続される。補助インバータ２９を発振開始から所定期間だけ動作させる急速起動制御回路３１が設けられる。急速起動制御回路３１は例えばカウンタよりなり、発振回路２７の発振出力を計数し、所定値になると補助インバータ２９の動作を停止させる。つまり急速起動制御回路３１は電源電圧が印加されるとその内部のカウンタをリセットする回路を含み、その状態で一対の出力が補助インバータ２９へこれを動作させるバイアスとして与えられ、その内部のカウンタの計数が所定値になると、一対の出力の極性が反転して補助インバータ２９の動作が停止される。
【００１０】
従って、図１において発破電力が入力され、定電圧回路１８より定電圧が出力され、発振回路２７が発振を開始し始めた状態ではインバータ２８と補助インバータ２９との両電流が加算されて振動子２１が強励振され、発振回路２７は急速に立上る。発振回路２７の発振周波数が定常状態になる頃に、補助インバータ２９の動作が停止され、振動子２１に対する励振電流はインバータ２８の出力のみの正常励振に戻される。
【００１１】
更に図１に示すように定電圧回路１８の出力側にリセット保持回路３２が接続され、発破電力の入力から、ほゞ補助インバータ２９が動作している間、つまり発振回路２７が定常発振状態になるまでの立上り期間の間、デジタルタイマ１９内のカウンタ３３がリセット状態にされる。リセット保持回路３２は例えば定電圧回路１８の一対の出力端子間にコンデンサ３４が接続され、コンデンサ３４と並列に抵抗器３５とコンデンサ３６との直列回路が接続される。
【００１２】
抵抗器３５およびコンデンサ３６の接続点がデジタルタイマ１９の端子▲７▼に接続され、内部の比較器３７で所定電圧と比較され、端子▲７▼の電圧が所定値に達するまでは比較器３７の出力が高レベルで、その高レベルによりカウンタ３３がリセットされている。端子▲７▼の電圧が所定値に達すると比較器３７の出力が低レベルになり、カウンタ３３は発振回路２７の発振出力の計数を開始する。カウンタ３３をリセットに保持する期間は前述したように発振回路２７が発振開始から定常発振周波数になるまでの期間とほゞ等しくされ、これは抵抗器３５およびコンデンサ３６の時定数で決定する。
【００１３】
以上より、入力端子１１，１２間に発破電力が印加されると、振動子２１が強励振されるため、発振回路２７の発振周波数は短時間で定常値となり、この定常発振状態になってからカウンタ３３が計数を開始するため、高い精度の遅延を得ることができる。しかも発振回路２７が定常発振状態になると、振動子２１は正常励振に戻されるため、電力消費が少なくて済む。
【００１４】
強励振により発振回路２７は発振開始から例えば５ｍｓで定常発振状態にすることができる。従って、リセット保持回路３２でカウンタ３３をリセット状態に保持する時間を５ｍｓ，つまり抵抗器３５およびコンデンサ３６の時定数を５ｍｓとすると、抵抗器３５，コンデンサ３６の各定数、比較器３７の動作電圧の各バラツキに基づくリセット保持時間のバラツキは０．３７ｍｓ程度以内にすることは比較的容易であり、かつこのリセット保持時間の温度変動を０．１１ｍｓ程度以内にすることも容易であり、つまりバラツキを０．４８ｍｓ以内にすることを簡単かつ安価に行うことができる。このため、高い精度の遅延を行うことができる。なお、急速起動制御回路３１の出力でカウンタ３３をリセット状態に保持し、リセット保持回路３２，比較器３７を省略し、あるいは比較器３７の出力で補助インバータ２９を制御して急速起動制御回路３１を省略してもよい。
【００１５】
図２では発振回路２７の出力パルスを直接カウンタ３３へ供給したが、通常は例えば水晶振動子２１として４．０９６ＭＨｚのものを使用し、発振回路２７の出力パルスを分周回路で２ ^１２ 分周し、出力パルスの周期を１ｍｓとし、１３個の端子▲５▼によって遅延量として８，１９１ｍｓまでを１ｍｓ間隔で設定可能とされる。水晶振動子２１としては、振動周波数が１ＭＨｚ〜１６ＭＨｚ程度が好ましい。この周波数が低過ぎると、発振の立上り時間が長くなり、リセット保持回路３２によるリセット保持時間を長くする必要が生じ、簡単でかつ安価なリセット保持回路３２により安定したリセット保持時間を得ることが困難となる。また振動周波数が高過ぎると、消費電力が大きくなり、***として実用的でなくなる。
【００１６】
カウンタ３３に対するプリセットの後に、そのプリセット回路５５をカウンタ３３から切り離して消費電力を小さくすることができる。図３は、デジタルタイマ１９の複数の端子▲５▼の各々に対してデジタルタイマ１９の内部に設けられるプリセット回路５５を示す図面である。電源端子３８がｎチャネルＦＥＴ３９を通じ、更に抵抗素子４０を通じて１つの端子▲５▼に接続され、その端子▲５▼は図に示していないが、カウンタ３３の対応する１つの計数段のリセット端子に接続される。また、この接続点はＰチャネルＦＥＴ４１を通じて接地され、ＦＥＴ３９，４１のゲートはプリセット制御回路４２の出力端子に接続される。比較器３７の出力がプリセット制御回路４２へ供給され、比較器３７の出力が高レベルから低レベルになりカウンタ３３に対するリセットが解除されると、プリセット制御回路４２から正のパルスが出力され、そのパルスの間、ＦＥＴ３９がオン、ＦＥＴ４１がオフとなり、その端子▲５▼が接地されたまゝの状態か、接地から切り離された状態かにより、抵抗素子４０および端子▲５▼の接続点が低レベルまたは高レベルとなり、この低レベルまたは高レベルが、このパルスの間に発生したロード指令によりカウンタ３３のこの接続点に接続された計数段にプリセットされる。プリセット制御回路４２からの前記正パルスが立下り出力が低レベルになると、ＦＥＴ３９はオフ、ＦＥＴ４１がオンとなり、接地されたまゝの端子▲５▼に対する電源端子３８からの電流が断とされ、それだけ消費電力が少なくなる。カウンタ３３の他の計数段も同様に構成される。
【００１７】
図１に示すように、コンデンサ１５と並列に抵抗器４３が接続され、何らかの原因で不発となった場合に、エネルギー蓄積コンデンサ１５に蓄積されたエネルギーを抵抗器４３で所定時間以内に放電させ、再発火しないようにされる。
この電子式遅延電気***は、ＬＳＩ化して小形に作ることができる。例えば図４に示すように、筒状プラスチックケース４４内に火薬４５が奥に充填され、次に点火火薬４６が収容され、更に基板４７が挿入され、基板４７上の一半部にＬＳＩとされたデジタルタイマ１９が実装され、更にコンデンサ３４，抵抗器３５が取付けられ、抵抗器１３を構成する２個の並列抵抗器１３ａ，１３ｂが取付けられ、これら抵抗器１３ａ，１３ｂ間に抵抗器４３が取付けられる。抵抗器１３ｂ，４３上に両面接着テープ４８を介して水晶振動子２１が接着される。基板４７の他面において、デジタルタイマ１９と対応する部分に各端子▲５▼と接地との接続の切断部分４９が形成され、更に一端部にＳＣＲ１７が取付けられ、中間部にコンデンサ２４，２５，３６，定電圧回路１８が装着され、他端部に整流器１４が取付けられる。基板４７の火薬４６と反対側に電解コンデンサよりなるエネルギー蓄積用コンデンサ１５が収容され、その外側にキャップ５１で蓋され、キャップ５１を通じて端子１１，１２と接続された脚部５２，５３が外部に導出される。このようにして全体として著しく小形に構成することができる。
【００１８】
【発明の効果】
以上述べたように、この発明によれば発振開始時に振動子を強励振し、かつ発振周波数が定常状態になってから発振出力の計数を開始させるため、高い精度の遅延時間が得られる。しかも発振回路の立上り時間が短いため、リセット保持回路を簡単かつ安価に構成しても遅延精度にほとんど影響ないようにすることができる。また、発振周波数が定常状態になると正常励振に戻すため、電力消費が小さくて済む。
【図面の簡単な説明】
【図１】この発明の実施例を示すブロック図。
【図２】この発明のデジタルタイマ１９の基本構成を示すブロック図。
【図３】デジタルタイマ１９の端子▲５▼の各々に接続されるプリセット入力回路の一例を示す図。
【図４】この発明の***の構造例を示す断面図。
【図５】Ａは図４の基板部分の正面図、Ｂはその平面図。

Claims (1)

1. 供給された発破電力により動作を開始し、水晶またはセラミックの振動子（２１）を基準とする励振用インバータ（２８）を含む発振回路（２７）が発振し、その発振出力をカウンタ（３３）で計数し、その計数値が設定値になると***（１６）を点火し、多数個が直列に接続されて用いられる電子式遅延電気***において、
   入力端子間に接続された整流器（１４）と、
   上記整流器（１４）の出力側の両端間に接続されたコンデンサ（１５）と、
   上記コンデンサ（１５）の両端間に接続された定電圧回路（１８）と、
   上記定電圧回路（１８）の出力側に接続されたデジタルタイマ（１９）と、
   上記定電圧回路（１８）の１対の出力端に接続されたコンデンサ（３６）と抵抗器（３５）の直列回路からなるリセット保持手段（３２）とを具備し、
   上記デジタルタイマ（１９）は、
   上記励振用インバータ（２８）と並列に接続された補助励振用インバータ（２９）と、
   上記発振回路（２７）の発振出力を計数し、その計数値が設定値になると上記補助励振用インバータ（２９）の動作を停止させる急速起動制御回路（３１）とからなり、上記発振回路（２７）の発振周波数が定常状態になる頃に、上記発振回路（２７）に対して上記励振用インバータ（２８）の出力のみの励振とする急速起動手段と、
   上記リセット保持手段（３２）の電圧と所定電圧とを比較する比較器（３７）とを備え、
   上記発破電力の入力から上記補助励振用インバータ（２９）が動作している間上記カウンタ（３３）をリセット状態にし、上記発振回路（２７）の発振周波数が定常状態になる頃に、上記リセット保持手段（３２）の電圧が上記所定電圧に達して上記カウンタ（３３）に上記発振回路（２７）の発振出力の計数を開始させるように上記リセット保持手段（３２）のコンデンサ（３４）と抵抗器（３５）の時定数が決定されていることを特徴とする電子式遅延電気***。

Images