JP3578740B2 - レベル変換回路 - Google Patents
レベル変換回路 Download PDFInfo
- Publication number
- JP3578740B2 JP3578740B2 JP2001299503A JP2001299503A JP3578740B2 JP 3578740 B2 JP3578740 B2 JP 3578740B2 JP 2001299503 A JP2001299503 A JP 2001299503A JP 2001299503 A JP2001299503 A JP 2001299503A JP 3578740 B2 JP3578740 B2 JP 3578740B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- level
- emitter
- bipolar transistor
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、レベル変換回路に係り、特に、CMOS回路の出力レベルを他のレベルに変換するレベル変換回路に関する。
【0002】
【従来の技術】
従来のレベル変換回路は、例えば、特開平3−135220号公報に記載のように構成されている。即ち、例えば、同公報の第2図若しくは第3図に記載されているように、入力電圧をCMOSロジック4によりインバートし、CMOSロジック4の出力をトランジスタ3を介してダイオード1a,1b及び1c若しくは抵抗1,2によって構成される分圧回路によりレベルを変換して、ECL(Emitter Coupled Logic)を構成する差動増幅器6に入力する構成となっている。
【0003】
【発明が解決しようとする課題】
このようなレベル変換回路においては、CMOSロジック4の入力電圧が、Highレベルの時、CMOSロジック4の中のNMOS4bがオンして、トランジスタ3のベース電圧がLowとなり、トランジスタ3はオフするが、この時、エミッタフォロアのバイポーラトランジスタ3のベース・エミッタ間が逆バイアスとなる。従って、トランジスタ3のベースに電荷が蓄積するため、CMOSロジック4の入力電圧が、HighレベルからLowレベルに変化したとき、この蓄積された電荷の影響で、信号伝達速度が遅くなり、デユーテイ変動が発生するという問題があった。
【0004】
特に、かかるレベル変換回路を数百MHz〜数GHzの光送信モジュールに採用する場合には、かかる信号伝達速度の遅れの影響が大きいという問題がある。さらに、光送信モジュールでは、レベル変換回路に入力する入力信号は、正相の入力信号と逆相の入力信号の2相を用いるのが一般的であり、2相入力をそれぞれレベル変換し、このレベル変換された2相の信号に基づいて、フォトダイオードを駆動する信号を生成するようにしている。従って、かかる2相入力の場合には、例えば、正相の信号がHighからLowレベルに変化するときに、信号伝達の遅れがあり、また、逆相の信号がHighからLowレベルに変化するときに、信号伝達の遅れがあるため、信号伝達の遅れの影響が2倍になるという問題があった。
【0005】
本発明の目的は、デユーテイ変動の少ないレベル変換回路を提供するにある。
【0006】
【課題を解決するための手段】
上記目的を達成するために、本発明は、CMOSレベルの入力を受けて反転出力を出力するCMOSインバータと、このCMOSインバータの出力のレベルをシフトするエミッタフォロアと、上記CMOSインバータを構成するNMOSのソースと上記エミッタフォロアのエミッタ抵抗にバイアス電圧を印加するバイアス手段とを備え、上記CMOSレベルの入力は、正相と逆相の2入力からなり、上記CMOSインバータは、CMOSレベルの正相入力を受けて反転出力を出力する正相CMOSインバータと、CMOSレベルの逆相入力を受けて反転出力を出力する逆相CMOSインバータとから構成され、上記エミッタフォロアは、上記正相CMOSインバータの出力のレベルをシフトする正相エミッタフォロアと、上記逆相CMOSインバータの出力のレベルをシフトする逆相エミッタフォロアとから構成され、上記バイアス手段は、上記正相CMOSインバータを構成するNMOSのソースと上記逆相CMOSインバータを構成するNMOSのソースと上記正相エミッタフォロアのエミッタ抵抗と上記逆相エミッタフォロアのエミッタ抵抗にバイアス電圧を印加するものであり、かかる構成とすることにより、エミッタフォロアを構成するトランジスタを逆バイアスすることをなくし得るものとなる。
【0007】
上記レベル変換回路において、好ましくは、上記バイアス手段は、上記NMOSのソースと上記エミッタフォロアのエミッタ抵抗に接続されたダイオードから構成するようにしたものである。
【0008】
上記レベル変換回路において、好ましくは、上記バイアス手段は、上記NMOSのソースと上記エミッタフォロアのエミッタ抵抗に接続された抵抗から構成するようにしたものである。
【0009】
上記レベル変換回路において、好ましくは、上記バイアス手段は、上記NMOSのソースと上記エミッタフォロアのエミッタ抵抗に接続された電流源から構成するようにしたものである。
【0011】
【発明の実施の形態】
以下、本発明の一実施の形態について図面を用いて説明する。
【0012】
図1は、本発明の一実施の形態によるレベル変換回路を用いた光送信モジュールのブロック図である。
【0013】
CMOSバッファ10に入力したパルス状の入力信号Vは、CMOSバッファ10により、正逆2相の信号として出力する。CMOSバッファ10の出力は、例えば、Highレベルが3.3Vで、Lowレベルが0Vのパルス状の信号であり、この信号がレベル変換回路20に入力する。レベル変換回路20は、Highレベルが3.3Vで、Lowレベルが0Vの信号を、例えば、Highレベルが1.6Vで、Lowレベルが0.8Vの2相の信号にレベル変換する。さらに、この信号は、ECL(Emitter Coupled Logic)回路30に入力し、例えば、Highレベルが2.5Vで、Lowレベルが1.7Vの2相の信号に変換する。ECL回路30の出力は、カレントスイッチ回路40に入力し、このカレントスイッチ回路40に接続されたフォトダイオード50を駆動する電流を出力する。以上のような構成によって、フォトダイオード50は、パルス状の入力信号Vに同期して、発光・停止を繰り返して、光情報を伝送する。 なお、ここで、レベル変換回路20は、3.3V/0Vの信号を、1.6V/0.8Vの信号に変換しているが、これは、後段に接続されるECL回路30との関係において、このようなレベル変換としているが、CMOSバッファ10の出力である3.3V/0Vの信号を、カレントスイッチ40の入力信号である2.5V/1.7Vの信号に直接変換するようにしてもよい。即ち、破線で図示したレベル変換回路とECL回路の機能を、レベル変換回路により実現してもよい。
【0014】
次に、図2を用いて、レベル変換回路の構成について説明する。
図2は、本発明の一実施の形態によるレベル変換回路の回路図である。
【0015】
正相入力信号は、PMOS21とNMOS22のゲートに入力する。PMOS21とNMOS22により、正相入力信号を反転出力するCMOSインバーターを構成している。PMOS21のソースとNMOS22のドレインを共通接続し、これをバイポーラトランジスタ23のベースに接続する。バイポーラトランジスタ23と抵抗24によりエミッタフォロアを構成している。バイポーラトランジスタ23のエミッタに抵抗24の一端を接続し、抵抗24の他端とNMOS22のソースは、バイアス源60に共通接続する。そして、バイポーラトランジスタ23のエミッタと抵抗24の接続点から正相出力を得るようにしている。得られた正相出力は、ECL回路30に入力する。
【0016】
また、逆相入力信号は、PMOS25とNMOS2のゲートに入力する。PMOS25とNMOS26により、逆相入力信号を反転出力するCMOSインバーターを構成している。PMOS25のソースとNMOS26のドレインを共通接続し、これをバイポーラトランジスタ27のベースに接続する。バイポーラトランジスタ27と抵抗28によりエミッタフォロアを構成している。バイポーラトランジスタ27のエミッタに抵抗28の一端を接続し、抵抗28の他端とNMOS26のソースは、バイアス源60に共通接続する。そして、バイポーラトランジスタ27のエミッタと抵抗28の接続点から逆相出力を得るようにしている。得られた逆相出力は、ECL回路30に入力する。
【0017】
ここで、本実施の形態における特徴的な点は、正相入力用のバイポーラトランジスタ23のエミッタフォロア及びCMOSインバータのNMOSのソースに同じバイアスを与え、また、逆相入力用のバイポーラトランジスタ27のエミッタフォロア及びCMOSインバータのNMOSのソースに同じバイアスを与えるようにしたことにある。ここで、バイアス源60としては、ダイオード,抵抗や停電流源などを用いることができるが、その詳細については、後述する。
【0018】
次に、かかる回路の動作について説明する。正相入力がHighレベル(=VCC)となると、PMOS21がオフとなり、NMOS22がオンとなる。NMOS22がオンとなるため、バイポーラトランジスタ23のベース電位は、バイアス源60の電圧V1となり、バイポーラトランジスタ23はオフする。従って、バイポーラトランジスタ23のエミッタ電流がオフとなるため、バイポーラトランジスタ23のエミッタ電位,即ち、正相出力は、V1となる。従って、バイポーラトランジスタ23のベース・エミッタ間が逆バイアスになることを防止できる。
【0019】
また、この時、逆相入力はLowレベル(=VEE)であるため、PMOS25がオンとなり、NMOS26がオフとなる。PMOS25がオンとなるため、バイポーラトランジスタ27のベースには、VCCが印加され、バイポーラトランジスタ27はオンする。従って、バイポーラトランジスタ27のエミッタ電流が流れ、バイポーラトランジスタ27のエミッタの電位,即ち、逆相出力は、バイアス源60の電圧V1に、抵抗28の両端電圧V(28)を加えた値となる。この時も、バイポーラトランジスタ27のベース・エミッタ間は、逆バイアスとはなっていない。
【0020】
以上のようにして、正相入力がHighレベルのVCCの時、正相出力は、LowレベルのV1となり、また、同時に逆相入力は、LowレベルのVEEであるため、逆相出力は、HighレベルのV1+V(28)となり、反転し、しかも、レベルシフトされた電圧を得ることができる。
【0021】
また、正相入力がHighレベルからLowレベルに変化すると、PMOS21がオンとなり、NMOS22がオフとなる。PMOS21がオンとなるため、バイポーラトランジスタ23のベースには、VCCが印加され、バイポーラトランジスタ23はオンする。従って、バイポーラトランジスタ23のエミッタ電流が流れ、バイポーラトランジスタ23のエミッタの電位,即ち、正相出力は、バイアス源60の電圧V1に、抵抗24の両端電圧V(24)を加えた値となる。この時も、バイポーラトランジスタ23のベース・エミッタ間は、逆バイアスとはなっていない。
【0022】
また、同時に、逆相入力がLowレベルからHighレベルに変化すると、PMOS25がオフとなり、NMOS26がオンとなる。NMOS26がオンとなるため、バイポーラトランジスタ27のベース電位は、バイアス源60の電圧V1となり、バイポーラトランジスタ27はオフする。従って、バイポーラトランジスタ27のエミッタ電流がオフとなるため、バイポーラトランジスタ27のエミッタ電位,即ち、正相出力は、V1となる。従って、バイポーラトランジスタ27のベース・エミッタ間が逆バイアスになることを防止できる。
【0023】
以上のようにして、正相入力がLowレベルのVEEの時、正相出力は、ECLレベルのHighレベルのV1+V(24)となり、また、同時に逆相入力は、HighレベルのVCCであるため、逆相出力は、ECLレベルのLowレベルのV1となり、反転し、さらに、レベルシフトされた電圧を得ることができる。
【0024】
次に、図3を用いて、レベル変換回路のより具体的な構成について説明する。図3は、本発明の一実施の形態によるレベル変換回路の回路図である。
【0025】
正相入力信号Vinは、PMOS21とNMOS22のゲートに入力する。PMOS21とNMOS22により、正相入力信号を反転出力するCMOSインバーターを構成している。PMOS21のソースとNMOS22のドレインを共通接続し、これをバイポーラトランジスタ23のベースに接続する。バイポーラトランジスタ23と抵抗24によりエミッタフォロアを構成している。バイポーラトランジスタ23のエミッタに抵抗24の一端を接続し、抵抗24の他端とNMOS22のソースは、バイアス源であるダイオード61に共通接続する。そして、バイポーラトランジスタ23のエミッタと抵抗24の接続点から正相出力Vout1を得るようにしている。得られた正相出力Vout1は、ECL回路30に入力する。
【0026】
また、逆相入力信号Vin2は、PMOS25とNMOS2のゲートに入力する。PMOS25とNMOS26により、逆相入力信号を反転出力するCMOSインバーターを構成している。PMOS25のソースとNMOS26のドレインを共通接続し、これをバイポーラトランジスタ27のベースに接続する。バイポーラトランジスタ27と抵抗28によりエミッタフォロアを構成している。バイポーラトランジスタ27のエミッタに抵抗28の一端を接続し、抵抗28の他端とNMOS26のソースは、バイアス源であるダイオード61に共通接続する。そして、バイポーラトランジスタ27のエミッタと抵抗28の接続点から逆相出力Vout2を得るようにしている。得られた逆相出力Vout2は、ECL回路30に入力する。
【0027】
さらに、レベル変換回路20に接続されたECL回路30の構成は、図示するように、バイポーラトランジスタ32,34による差動増幅器の構成となっている。バイポーラトランジスタ32のコレクタには、コレクタ負荷抵抗31の一端が接続され、コレクタ負荷抵抗31の他端は、VCCに接続されている。また、バイポーラトランジスタ34のコレクタには、コレクタ負荷抵抗33の一端が接続され、コレクタ負荷抵抗33の他端は、VCCに接続されている。バイポーラトランジスタ32のエミッタ及びバイポーラトランジスタ34のエミッタは、電流源35に共通接続されている。また、レベル変換回路20の正相出力Vout1は、バイポーラトランジスタ32のベースに入力し、レベル変換回路20の出力Vout2は、バイポーラトランジスタ34のベースに入力する。ECL回路30の一つの出力ECLout1は、バイポーラトランジスタ32のコレクタから取り出され、もう一つの逆相出力ECLout2は、バイポーラトランジスタ34のコレクタから取り出される。
【0028】
ここで、本実施の形態における特徴的な点は、正相入力用のバイポーラトランジスタ23のエミッタフォロア及びCMOSインバータのNMOSのソースに同じダイオード61によってバイアスを与え、また、逆相入力用のバイポーラトランジスタ27のエミッタフォロア及びCMOSインバータのNMOSのソースに同じバイアスを与えるようにしたことにある。また、ECL回路30に用いているバイポーラトランジスタ32,34のエミッタ側も、電流源によってバイアスを与えるようにしていることにある。
【0029】
次に、かかる回路の動作について、図4に示す波形図を合わせて用いて、説明する。
【0030】
図4(a)に示すように、正相入力VinがHighレベル(=VCC)となると、PMOS21がオフとなり、NMOS22がオンとなる。ここで、VCCは、例えば、3.3Vである。NMOS22がオンとなるため、バイポーラトランジスタ23のベース電位は、バイアス源であるダイオードの電圧V1となり、バイポーラトランジスタ23はオフする。ここで、ダイオードの両端電圧V1は、ほぼ0.8Vである。従って、バイポーラトランジスタ23のエミッタ電流がオフとなるため、バイポーラトランジスタ23のエミッタ電位,即ち、正相出力Vout1は、図4(c)に示すように、V1(=0.8V)となる。従って、バイポーラトランジスタ23のベース・エミッタ間が逆バイアスになることを防止できる。
【0031】
また、この時、図4(b)に示すように、逆相入力Vin2はLowレベル(=VEE)であるため、PMOS25がオンとなり、NMOS26がオフとなる。ここで、VEEは、例えば、0Vである。PMOS25がオンとなるため、バイポーラトランジスタ27のベースには、VCCが印加され、バイポーラトランジスタ27はオンする。従って、バイポーラトランジスタ27のエミッタ電流が流れ、バイポーラトランジスタ27のエミッタの電位,即ち、逆相出力Vout2は、バイアス源であるダイオード61の電圧V1に、抵抗28の両端電圧V(28)を加えた値となる。この時も、バイポーラトランジスタ27のベース・エミッタ間は、逆バイアスとはなっていない。ここで、抵抗28の値を適当に選べば、図4(d)に示すように、逆相出力Vout2を、1.6VのHighレベルの信号とすることができる。
【0032】
以上のようにして、正相入力VinがHighレベルのVCC(3.3V)の時、正相出力Vout1は、LowレベルのV1(=0.8V)となり、また、同時に逆相入力Vin2は、LowレベルのVEE(0V)であるため、逆相出力Vout2は、HighレベルのV1+V(28)(=1.6V)となり、反転し、しかも、レベルシフトされた電圧を得ることができる。
【0033】
また、図4(a)に示すように、正相入力Vin1がHighレベルからLowレベルに変化すると、PMOS21がオンとなり、NMOS22がオフとなる。PMOS21がオンとなるため、バイポーラトランジスタ23のベースには、VCCが印加され、バイポーラトランジスタ23はオンする。従って、バイポーラトランジスタ23のエミッタ電流が流れ、バイポーラトランジスタ23のエミッタの電位,即ち、正相出力は、バイアス源であるダイオード61の電圧V1に、抵抗24の両端電圧V(24)を加えた値となる。この時も、バイポーラトランジスタ23のベース・エミッタ間は、逆バイアスとはなっていない。ここで、抵抗24の値を抵抗28と同じように選べば、図4(c)に示すように、逆相出力Vout2を、1.6VのHighレベルの信号とすることができる。
【0034】
また、同時に、図4(b)に示すように、逆相入力Vin2がLowレベルからHighレベルに変化すると、PMOS25がオフとなり、NMOS26がオンとなる。NMOS26がオンとなるため、バイポーラトランジスタ27のベース電位は、バイアス源であるダイオード61の電圧V1となり、バイポーラトランジスタ27はオフする。従って、バイポーラトランジスタ27のエミッタ電流がオフとなるため、バイポーラトランジスタ27のエミッタ電位,即ち、正相出力Vout2は、図4(d)に示すように、V1となる。従って、バイポーラトランジスタ27のベース・エミッタ間が逆バイアスになることを防止できる。
【0035】
以上のようにして、正相入力Vin1がLowレベルのVEE(=0V)の時、正相出力Vout1は、HighレベルのV1+V(24)(=1.6V)となり、また、同時に逆相入力Vin2は、HighレベルのVCC(=3.3V)であるため、逆相出力Vout2は、LowレベルのV1(=0.8V)となり、反転し、さらに、レベルシフトされた電圧を得ることができる。
【0036】
また、正相出力Vout1が、Lowレベル(0.8V)であり、逆相出力Vout2が、Highレベル(1.6V)の時、バイポーラトランジスタ32はオフであり、バイポーラトランジスタ34がオンとなる。従って、ECL回路30の正相出力ECLout1は、VCCから抵抗31によって電圧降下した電圧となり、図4(e)に示すように、Highレベルの信号となる。ここで、抵抗31の値を適当に選ぶことによって、正相出力ECLout1は、2.5Vとすることができる。また、バイポーラトランジスタ32の入力がLowレベル(=0.8V)の時、バイポーラトランジスタ32が、逆バイアスとならないように、電流源35の電圧V4は、0.8Vとなるようにしてある。
【0037】
一方、バイポーラトランジスタ34がオンしていることから、ECL回路30の逆相出力ECLout2は、Vccから抵抗33によって電圧降下した電圧となり、図4(f)に示すように、Lowレベルの信号となる。ここで、抵抗33を適当に選ぶことによって、逆相出力EClout2は、1.7Vとすることができる。
【0038】
また、正相出力Vout1が、Highレベル(=1.7V)となると、ECL回路30の正相出力ECLout1は、Lowレベル(=1.7V)となり、逆相出力Vout2が、Lowレベル(=0.8V)となると、ECL回路30の逆相出力ECLout2は、Highレベル(=2.5V)となる。
【0039】
本実施の形態によれば、バイアス源としてダイオードを用いることにより、バイポーラトランジスタ23,27が逆バイアスとなることを防止でき、信号伝達の遅れがなくなる。即ち、逆バイアスになると、バイポーラトランジスタ23,27のベースに電荷が蓄積するので、Vin1若しくはVin2が、HighレベルからLowレベルに変化するとき、この蓄積された電荷の影響で、出力Vout1,Vout2が、図4(c),(d)に破線で示すように、信号伝達に遅れを生じるが、かかる信号伝達の遅れが発生しなくなる。この信号伝達の遅れは、200MHzの信号伝送に対して、数%程度の大きな遅れとして発生し、また、この遅れによって、デユーテイが変動するが、かかるデユーテイ変動も少なくすることができる。
【0040】
また、ECL回路においても、バイポーラトランジスタ32,34のエミッタ側にバイアス源を接続することにより、このトランジスタを逆バイアスとすることを防止できる。バイポーラトランジスタ32,34が逆バイアスとなると、図4(e),(f)に破線で図示するように、信号の伝達遅れが発生するが、これを防止できる。
【0041】
次に、図5を用いて、レベル変換回路のより具体的な別の構成について説明する。
図5は、本発明の他の実施の形態によるレベル変換回路の回路図である。
【0042】
正相入力信号Vinは、PMOS21とNMOS22のゲートに入力する。PMOS21とNMOS22により、正相入力信号を反転出力するCMOSインバーターを構成している。PMOS21のソースとNMOS22のドレインを共通接続し、これをバイポーラトランジスタ23のベースに接続する。バイポーラトランジスタ23と抵抗24’によりエミッタフォロアを構成している。バイポーラトランジスタ23のエミッタに抵抗24’の一端を接続し、抵抗24’の他端とNMOS22のソースは、バイアス源である抵抗62に共通接続する。そして、バイポーラトランジスタ23のエミッタと抵抗24’の接続点から正相出力Vout1を得るようにしている。得られた正相出力Vout1は、ECL回路30に入力する。
【0043】
また、逆相入力信号Vin2は、PMOS25とNMOS2のゲートに入力する。PMOS25とNMOS26により、逆相入力信号を反転出力するCMOSインバーターを構成している。PMOS25のソースとNMOS26のドレインを共通接続し、これをバイポーラトランジスタ27のベースに接続する。バイポーラトランジスタ27と抵抗28’によりエミッタフォロアを構成している。バイポーラトランジスタ27のエミッタに抵抗28’の一端を接続し、抵抗28’の他端とNMOS26のソースは、バイアス源である抵抗62に共通接続する。そして、バイポーラトランジスタ27のエミッタと抵抗28’の接続点から逆相出力Vout2を得るようにしている。得られた逆相出力Vout2は、ECL回路30に入力する。
【0044】
さらに、レベル変換回路20に接続されたECL回路30の構成は、図示するように、バイポーラトランジスタ32,34による差動増幅器の構成となっている。バイポーラトランジスタ32のコレクタには、コレクタ負荷抵抗31の一端が接続され、コレクタ負荷抵抗31の他端は、VCCに接続されている。また、バイポーラトランジスタ34のコレクタには、コレクタ負荷抵抗33の一端が接続され、コレクタ負荷抵抗33の他端は、VCCに接続されている。バイポーラトランジスタ32のエミッタ及びバイポーラトランジスタ34のエミッタは、電流源35に共通接続されている。また、レベル変換回路20の正相出力Vout1は、バイポーラトランジスタ32のベースに入力し、レベル変換回路20の出力Vout2は、バイポーラトランジスタ34のベースに入力する。ECL回路30の一つの出力ECLout1は、バイポーラトランジスタ32のコレクタから取り出され、もう一つの逆相出力ECLout2は、バイポーラトランジスタ34のコレクタから取り出される。
【0045】
ここで、本実施の形態における特徴的な点は、正相入力用のバイポーラトランジスタ23のエミッタフォロア及びCMOSインバータのNMOSのソースに同じ抵抗62によってバイアスを与え、また、逆相入力用のバイポーラトランジスタ27のエミッタフォロア及びCMOSインバータのNMOSのソースに同じバイアスを与えるようにしたことにある。また、ECL回路30に用いているバイポーラトランジスタ32,34のエミッタ側も、電流源によってバイアスを与えるようにしていることにある。
【0046】
次に、かかる回路の動作について説明する。なお、各入出力信号の波形は、図4に示すとおりである。
【0047】
図4(a)に示すように、正相入力VinがHighレベル(=VCC)となると、PMOS21がオフとなり、NMOS22がオンとなる。ここで、VCCは、例えば、3.3Vである。NMOS22がオンとなるため、バイポーラトランジスタ23のベース電位は、バイアス源である抵抗の電圧V1となり、バイポーラトランジスタ23はオフする。ここで、抵抗の両端電圧V1は、ほぼ0.8Vとなるように抵抗値が選ばれている。従って、バイポーラトランジスタ23のエミッタ電流がオフとなるため、バイポーラトランジスタ23のエミッタ電位,即ち、正相出力Vout1は、図4(c)に示すように、V1(=0.8V)となる。従って、バイポーラトランジスタ23のベース・エミッタ間が逆バイアスになることを防止できる。
【0048】
また、この時、図4(b)に示すように、逆相入力Vin2はLowレベル(=VEE)であるため、PMOS25がオンとなり、NMOS26がオフとなる。ここで、VEEは、例えば、0Vである。PMOS25がオンとなるため、バイポーラトランジスタ27のベースには、VCCが印加され、バイポーラトランジスタ27はオンする。従って、バイポーラトランジスタ27のエミッタ電流が流れ、バイポーラトランジスタ27のエミッタの電位,即ち、逆相出力Vout2は、バイアス源である抵抗62の電圧V1に、抵抗28’の両端電圧V(28)を加えた値となる。この時も、バイポーラトランジスタ27のベース・エミッタ間は、逆バイアスとはなっていない。ここで、抵抗28’の値を適当に選べば、図4(d)に示すように、逆相出力Vout2を、1.6VのHighレベルの信号とすることができる。
【0049】
以上のようにして、正相入力VinがHighレベルのVCC(3.3V)の時、正相出力Vout1は、LowレベルのV1(=0.8V)となり、また、同時に逆相入力Vin2は、LowレベルのVEE(0V)であるため、逆相出力Vout2は、HighレベルのV1+V(28)(=1.6V)となり、反転し、しかも、レベルシフトされた電圧を得ることができる。
【0050】
また、図4(a)に示すように、正相入力Vin1がHighレベルからLowレベルに変化すると、PMOS21がオンとなり、NMOS22がオフとなる。PMOS21がオンとなるため、バイポーラトランジスタ23のベースには、VCCが印加され、バイポーラトランジスタ23はオンする。従って、バイポーラトランジスタ23のエミッタ電流が流れ、バイポーラトランジスタ23のエミッタの電位,即ち、正相出力は、バイアス源である抵抗62の電圧V1に、抵抗24’の両端電圧V(24)を加えた値となる。この時も、バイポーラトランジスタ23のベース・エミッタ間は、逆バイアスとはなっていない。ここで、抵抗24’の値を抵抗28’と同じように選べば、図4(c)に示すように、逆相出力Vout2を、1.6VのHighレベルの信号とすることができる。
【0051】
また、同時に、図4(b)に示すように、逆相入力Vin2がLowレベルからHighレベルに変化すると、PMOS25がオフとなり、NMOS26がオンとなる。NMOS26がオンとなるため、バイポーラトランジスタ27のベース電位は、バイアス源である抵抗62の電圧V1となり、バイポーラトランジスタ27はオフする。従って、バイポーラトランジスタ27のエミッタ電流がオフとなるため、バイポーラトランジスタ27のエミッタ電位,即ち、正相出力Vout2は、図4(d)に示すように、V1となる。従って、バイポーラトランジスタ27のベース・エミッタ間が逆バイアスになることを防止できる。
【0052】
以上のようにして、正相入力Vin1がLowレベルのVEE(=0V)の時、正相出力Vout1は、HighレベルのV1+V(24)(=1.6V)となり、また、同時に逆相入力Vin2は、HighレベルのVCC(=3.3V)であるため、逆相出力Vout2は、LowレベルのV1(=0.8V)となり、反転し、さらに、レベルシフトされた電圧を得ることができる。
【0053】
また、正相出力Vout1が、Lowレベル(0.8V)であり、逆相出力Vout2が、Highレベル(1.6V)の時、バイポーラトランジスタ32はオフであり、バイポーラトランジスタ34がオンとなる。従って、ECL回路30の正相出力ECLout1は、VCCから抵抗31によって電圧降下した電圧となり、図4(e)に示すように、Highレベルの信号となる。ここで、抵抗31の値を適当に選ぶことによって、正相出力ECLout1は、2.5Vとすることができる。また、バイポーラトランジスタ32の入力がLowレベル(=0.8V)の時、バイポーラトランジスタ32が、逆バイアスとならないように、電流源35の電圧V4は、0.8Vとなるようにしてある。
【0054】
一方、バイポーラトランジスタ34がオンしていることから、ECL回路30の逆相出力ECLout2は、Vccから抵抗33によって電圧降下した電圧となり、図4(f)に示すように、Lowレベルの信号となる。ここで、抵抗33を適当に選ぶことによって、逆相出力EClout2は、1.7Vとすることができる。
【0055】
また、正相出力Vout1が、Highレベル(=1.7V)となると、ECL回路30の正相出力ECLout1は、Lowレベル(=1.7V)となり、逆相出力Vout2が、Lowレベル(=0.8V)となると、ECL回路30の逆相出力ECLout2は、Highレベル(=2.5V)となる。
【0056】
また、抵抗24’,28’及び62の値を適当に選ぶことによって、Vout1及びVout2を、それぞれ、2.5V及び1.7Vの2値を得るようにもすることができ、かかる場合には、ECL回路を用いなくとも、このECL回路に接続されるカレントスイッチを駆動する出力を得ることができる。
【0057】
本実施の形態によれば、バイアス源として抵抗を用いることにより、バイポーラトランジスタ23,27が逆バイアスとなることを防止でき、信号伝達の遅れがなくなる。即ち、逆バイアスになると、バイポーラトランジスタ23,27のベースに電荷が蓄積するので、Vin1若しくはVin2が、HighレベルからLowレベルに変化するとき、この蓄積された電荷の影響で、出力Vout1,Vout2が、図4(c),(d)に破線で示すように、信号伝達に遅れを生じるが、かかる信号伝達の遅れが発生しなくなる。この信号伝達の遅れは、200MHzの信号伝送に対して、数%程度の大きな遅れとして発生し、また、この遅れによって、デユーテイが変動するが、かかるデユーテイ変動も少なくすることができる。
【0058】
また、ECL回路においても、バイポーラトランジスタ32,34のエミッタ側にバイアス源を接続することにより、このトランジスタを逆バイアスとすることを防止できる。バイポーラトランジスタ32,34が逆バイアスとなると、図4(e),(f)に破線で図示するように、信号の伝達遅れが発生するが、これを防止できる。
【0059】
また、抵抗値を適当に選択することによって、ECL回路を省略することも可能となる。
【0060】
以上の説明では、バイアス源として、ダイオード若しくは抵抗を用いるものについて説明したが、バイアス源としては、図3のECL回路において、説明した電流源35を用いることも可能である。いづれにしても、バイポーラトランジスタのエミッタフォロアとCMOSインバータのNMOSのソース側に同じバイアスを与えることにより、バイポーラトランジスタの逆バイアスを防止でき、信号の伝達遅れを防止して、デユーテイ変動を少なくすることが可能となるものである。また、バイポーラトランジスタの代わりに、電界効果トランジスタを用いても、同じ効果が得られる。
【0061】
【発明の効果】
本発明によれば、レベル変換回路におけるデユーテイ変動を少なくすることが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施の形態によるレベル変換回路を用いた光送信モジュールのブロック図である。
【図2】本発明の一実施の形態によるレベル変換回路のブロック図である。
【図3】本発明の一実施の形態によるレベル変換回路の回路図である。
【図4】本発明の一実施の形態によるレベル変換回路の波形図である。
【図5】本発明の他の実施の形態によるレベル変換回路の回路図である。
【符号の説明】
10…CMOSバファ
20…レベル変換回路
21,25…PMOS
22,26…NMOS
23,27,32,34…バイポ−ラトランジスタ
24,24’,28,28’,31,33…抵抗
30…ECL回路
35…電流源
40…カレントスイッチ
50…フォトダイオード
60…バイアス源
61…ダイオード
62…抵抗
Claims (4)
- CMOSレベルの入力を受けて反転出力を出力するCMOSインバータと、
このCMOSインバータの出力のレベルをシフトするエミッタフォロアと、
上記CMOSインバータを構成するNMOSのソースと上記エミッタフォロアのエミッタ抵抗にバイアス電圧を印加するバイアス手段とを備え、
上記CMOSレベルの入力は、正相と逆相の2入力からなり、
上記CMOSインバータは、CMOSレベルの正相入力を受けて反転出力を出力する正相CMOSインバータと、CMOSレベルの逆相入力を受けて反転出力を出力する逆相CMOSインバータとから構成され、
上記エミッタフォロアは、上記正相CMOSインバータの出力のレベルをシフトする正相エミッタフォロアと、上記逆相CMOSインバータの出力のレベルをシフトする逆相エミッタフォロアとから構成され、
上記バイアス手段は、上記正相CMOSインバータを構成するNMOSのソースと上記逆相CMOSインバータを構成するNMOSのソースと上記正相エミッタフォロアのエミッタ抵抗と上記逆相エミッタフォロアのエミッタ抵抗にバイアス電圧を印加することを特徴とするレベル変換回路。 - 請求項1記載のレベル変換回路において、
上記バイアス手段は、上記NMOSのソースと上記エミッタフォロアのエミッタ抵抗に接続されたダイオードから構成されることを特徴とするレベル変換回路。 - 請求項1記載のレベル変換回路において、
上記バイアス手段は、上記NMOSのソースと上記エミッタフォロアのエミッタ抵抗に接続された抵抗から構成されることを特徴とするレベル変換回路。 - 請求項1記載のレベル変換回路において、
上記バイアス手段は、上記NMOSのソースと上記エミッタフォロアのエミッタ抵抗に接続された電流源から構成されることを特徴とするレベル変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001299503A JP3578740B2 (ja) | 2001-09-28 | 2001-09-28 | レベル変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001299503A JP3578740B2 (ja) | 2001-09-28 | 2001-09-28 | レベル変換回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7271118A Division JPH09116421A (ja) | 1995-10-19 | 1995-10-19 | レベル変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002164778A JP2002164778A (ja) | 2002-06-07 |
JP3578740B2 true JP3578740B2 (ja) | 2004-10-20 |
Family
ID=19120254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001299503A Expired - Fee Related JP3578740B2 (ja) | 2001-09-28 | 2001-09-28 | レベル変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3578740B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015051643A1 (zh) * | 2013-10-12 | 2015-04-16 | 京东方科技集团股份有限公司 | 电平转换模块、阵列基板及显示装置 |
-
2001
- 2001-09-28 JP JP2001299503A patent/JP3578740B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015051643A1 (zh) * | 2013-10-12 | 2015-04-16 | 京东方科技集团股份有限公司 | 电平转换模块、阵列基板及显示装置 |
US9583059B2 (en) | 2013-10-12 | 2017-02-28 | Boe Technology Group Co., Ltd. | Level shift circuit, array substrate and display device |
Also Published As
Publication number | Publication date |
---|---|
JP2002164778A (ja) | 2002-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7245153B2 (en) | Level shift circuit having timing adjustment circuit for maintaining duty ratio | |
US7973573B2 (en) | Semiconductor integrated circuit device | |
EP0886379A1 (en) | Voltage-level shifter | |
CN210168031U (zh) | 一种电路 | |
US7400171B1 (en) | Electronic switch having extended voltage range | |
JP2008312214A (ja) | Ac接続を用いたレベル・シフトするためのシステムおよび方法 | |
US5754059A (en) | Multi-stage ECL-to-CMOS converter with wide dynamic range and high symmetry | |
US6784719B2 (en) | Level shift circuit for transmitting signal from leading edge to trailing edge of input signal | |
JP3256664B2 (ja) | レベル変換回路 | |
JP3578740B2 (ja) | レベル変換回路 | |
JP3079675B2 (ja) | レベル変換回路 | |
JP5338810B2 (ja) | ドライバー回路、及び信号入力方法 | |
US7190206B2 (en) | Interface circuit and signal clamping circuit using level-down shifter | |
JP4155123B2 (ja) | 半導体装置、これを用いた撮像装置および表示装置 | |
JPH09116421A (ja) | レベル変換回路 | |
US6407582B1 (en) | Enhanced 2.5V LVDS driver with 1.8V technology for 1.25 GHz performance | |
JP2001258241A (ja) | 電圧反転回路 | |
JPH0983343A (ja) | 信号レベル変換回路 | |
JP2939241B2 (ja) | 入力インタフェース回路 | |
US6252421B1 (en) | Differential, high speed, ECL to CMOS converter | |
JP3583359B2 (ja) | 論理レベル変換回路 | |
KR100319288B1 (ko) | 고속, 저 스큐 cmos-ecl컨버터 | |
US7224187B2 (en) | CMOS buffer circuits and integrated circuits using the same | |
JP2002076881A (ja) | レベル変換回路 | |
JPS63299409A (ja) | レベル変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040416 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040603 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040713 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040713 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |