JP3578671B2 - 複合スイッチ - Google Patents
複合スイッチ Download PDFInfo
- Publication number
- JP3578671B2 JP3578671B2 JP21524699A JP21524699A JP3578671B2 JP 3578671 B2 JP3578671 B2 JP 3578671B2 JP 21524699 A JP21524699 A JP 21524699A JP 21524699 A JP21524699 A JP 21524699A JP 3578671 B2 JP3578671 B2 JP 3578671B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- transmission
- strip line
- diode
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
- Filters And Equalizers (AREA)
- Transceivers (AREA)
Description
【産業上の利用分野】
本発明は、携帯電話等の信号を切り換えることを主目的とする複合スイッチに関するものである。
【0002】
【従来の技術】
近年、複合スイッチは、携帯電話等の小型化、低価格化に伴いその実用性が注目されている。以下に図面を参照しながら、従来の複合スイッチの一例について説明する。
【0003】
図16は従来の複合スイッチの等価回路を示す。図16の等価回路は、送信とアンテナの接続もしくは、受信とアンテナの接続を切り換えるために用いられる。図16に示すように、送信回路側端子TXにコンデンサ1を介して第1のダイオード7のアノードが接続され、第1のダイオード7のカソードはアンテナ側端子ANTにコンデンサ2を介して接続されている。さらに、第1のダイオード7のアノード側とコンデンサ1の間には第1のストリップライン5の一端が接続され、第1のストリップライン5の他端には、コントロール端子10が接続されている。第1のストリップライン5の他端は更に、コンデンサ4を介してアースに接続され、コントロール端子10は、複合スイッチの送受信を切り換える役目をなしている。受信回路側端子RXには、コンデンサ3を介して第2のダイオード8のアノードが接続され、第2のダイオード8のカソードは抵抗9を介してアースに接続されている。第2のダイオード8のアノードには更に、第2のストリップライン6の一端が接続され、第2のストリップライン6の他端はコンデンサ2を介してアンテナANTに接続されている。
【0004】
以上のように構成された複合スイッチについて、以下にその動作を説明する。まず、この複合スイッチを用いて送信する場合、コントロール端子10に正の電圧を印加することにより、第1のダイオード7、第2のダイオード8がON状態となる。この時コンデンサ1,2,3は直流成分をカットし、それぞれの端子に電流が流れる事はない。電流値は抵抗9を可変とすることにより制御でき、送信側端子TXから送られてきた信号は、第2のダイオード8がアース側に接続されていることにより、第2のストリップライン6のインピーダンスは無限大近くとなるために、受信側には伝達されにくい。また、受信時にはコントロール端子10に電圧を印加しないので、第1のダイオード7、第2のダイオード8がOFF状態となっており、受信信号はほぼアンテナ側端子ANTから受信側端子RXへと伝達される。このようにコントロール端子10に電圧を印可するかしないかによって、送信からアンテナ、受信からアンテナと信号の伝達を切り換えることができる。
【0005】
【発明が解決しようとする課題】
しかしながら上記のような構成では、ある1つの送信周波数信号、1つの受信周波数信号を切り換えることしかできず、現在、携帯電話で広まろうとしている2周波、あるいは3周波の送信受信信号を切り換えることができないという問題点を有していた。
【0006】
本発明は上記問題点に鑑み、2周波、あるいは3周波の送信受信信号を伝達することのできる複合スイッチを提供することを目的とする。
【0007】
上記問題点を解決するために本発明の複合スイッチは、第1の送信回路側端子及び第1の受信回路側端子とアンテナ端子間の信号伝達を選択的に切換える第1の送受信切換回路と、第2の送信回路側端子及び第2の受信回路側端子と前記アンテナ端子間の信号伝達を選択的に切り換える第2の送受信切換回路と、前記アンテナ端子と前記第1の送受信切換回路との間に挿入されたローパスフィルタと、前記アンテナ端子と前記第2の送受信切換回路との間に挿入されたハイパスフ
ィルタとを備えた複合スイッチであって、前記第1の送受信切換回路は、アノードが前記第1の送信回路側端子に接続されカソードが前記ローパスフィルタに接続された第1のダイオードと、一端が前記第1のダイオードのアノードに接続され他端が第1のコンデンサを介して接地されるとともにコントロール端子に接続された第1のストリップラインと、アノードが前記第1の受信回路側端子に接続されカソードが第2のコンデンサと第1の抵抗の並列回路を介して接地された第2のダイオードと、一端が前記第2のダイオードのアノードに接続され他端が前記ローパスフィルタに接続された第2のストリップラインとを備え、前記第2の送受信切換回路は、アノードが前記第2の送信回路側端子に接続されカソードが前記ハイパスフィルタに接続された第3のダイオードと、一端が前記第3のダイオードのアノードに接続され他端が第3のコンデンサを介して接地されるとともにコントロール端子に接続された第3のストリップラインと、アノードが前記第2の受信回路側端子に接続されカソードが第4のコンデンサと第2の抵抗の並列回路を介して接地された第4のダイオードと、一端が前記第4のダイオードのアノードに接続され他端が前記ハイパスフィルタに接続された第4のストリップラインとを備え、前記コントロール端子に印加される電圧により送受信が切り換えられるとともに、前記第1〜第4のストリップライン及び前記第1〜第4のコンデンサを積層基板に内蔵し、前記第1〜第4のダイオード及び前記第1、第2の抵抗を前記積層基板上に実装し、前記第1および第3のストリップラインはそれぞれ送信周波数の波長の整数倍の長さのストリップ電極で構成され、かつ、前記第1および第3のストリップラインは前記第2および第4のストリップラインと重ならないように前記第2および第4のストリップラインの周辺部に配置されており、前記第2のストリップラインと前記第4のストリップラインがともに2層のミアンダ形状を有するストリップライン電極で構成され、前記第2および第4のストリップラインを構成する各層のストリップライン電極は、ミアンダライン形状の長辺方向が互いに直交するようにそれぞれ同一層に配置され、かつ、前記第2および第4のストリップラインを構成する前記各ストリップライン電極は各々前記積層基板内のアース電極で挟まれた同一層に配置され、一方の側の前記アース電極の面積は、前記アース電極が形成された基板の全体面積の一部を占める大きさである。
【0008】
上記の構成において、好ましくは、各送信回路側端子及び受信回路側端子における直流成分をカットする第5〜第9のコンデンサを有し、それらの第5〜第9のコンデンサを積層基板に内蔵してもよい。更に、第1及び第3のストリップラインをスタブとして用いることもできる。更に、第1の送信回路側端子および第2の送信回路側端子にローパスフィルタを備えることが好ましい。
【0009】
好ましくは、上記の構成に更に、第2の受信回路側端子に副切換回路を接続し、その副切換回路は、アノードが第3の受信回路側端子に接続されカソードが第2の受信回路側端子に接続された第5のダイオードと、一端が第5のダイオードのアノードに接続され他端が第10のコンデンサを介して接地されるとともにコントロール端子に接続された第5のストリップラインと、アノードが第4の受信回路側端子に接続されカソードが第11のコンデンサを介して接地された第6のダイオードと、一端が第6のダイオードのアノードに接続され他端が第2の受信回路側端子に接続された第6のストリップラインとを備え、第1〜第6のストリップライン及び第1〜第11のコンデンサを積層基板に内蔵し、第1〜第6のダイオードを積層基板上に実装した構成とする。
【0010】
また好ましくは、各送信回路側端子及び受信回路側端子における直流成分をカットする第5〜第9、第12及び第13のコンデンサを有し、それらの第5〜第9、第12及び第13のコンデンサを積層基板に内蔵した構成としてもよい。更に、第1及び第3のストリップラインをスタブとして用いた構成としてもよい。更に、第1の送信回路側端子および第2の送信回路側端子にローパスフィルタを備えた構成とすることもできる。
【0011】
上記の構成において、好ましくは、ローパスフィルタとハイパスフィルタは、低域周波数信号と高域周波数信号を分波させる分波器として動作し、低域周波数信号用の第1の送受信切換回路とアンテナ端子間に挿入されたローパスフィルタは、第1の送受信切換回路とアンテナ端子間を接続する第7のストリップラインと、第7のストリップラインの第1の送受信切換回路側の一端を接地する第8のストリップラインと第14のコンデンサの直列回路とを備え、高域周波数信号用の第2の送受信切換回路とアンテナ端子間に挿入されたハイパスフィルタは、第2の送受信切換回路とアンテナ端子間を接続する第15のコンデンサと、第15のコンデンサの第2の送受信切換回路側の一端を接地する第9のストリップラインと第14のコンデンサの直列回路とを備えた構成とする。
【0012】
また好ましくは、ハイパスフィルタにおける第15のコンデンサと第2の送受信切換回路の間に、第16のコンデンサを挿入する。
【0013】
上記の構成において、好ましくは、ローパスフィルタとハイパスフィルタは、低域周波数信号と高域周波数信号を分波させる分波器として動作し、低域周波数信号用の第1の送受信切換回路とアンテナ端子間に挿入されたローパスフィルタは、第1の送受信切換回路とアンテナ端子間を接続する第7のストリップラインと、第7のストリップラインと並列に接続された第17のコンデンサと、第7のストリップラインの第1の送受信切換回路側の一端を接地する第14のコンデンサとを備え、高域周波数信号用の第2の送受信切換回路とアンテナ端子間に挿入されたハイパスフィルタは、第2の送受信切換回路とアンテナ端子間を接続する第15のコンデンサと、第15のコンデンサの第2の送受信切換回路側の一端を接地する第9のストリップラインと第14のコンデンサの直列回路とを備えた構成とする。
【0014】
上記の構成において、ハイパスフィルタにおける第15のコンデンサと第2の送受信切換回路の間に、第16のコンデンサを挿入することが好ましい。
【0015】
更に、上記いずれかの構成の複合スイッチにより、送受信機とアンテナ間の送受信信号の伝達を切換えるようにした無線通信機器を構成することができる。
【0016】
【発明の実施の形態】
(実施の形態1)
以下、本発明の実施の形態1の複合スイッチについて、図1を参照して説明する。図1は実施の形態1における複合スイッチの等価回路を示す。
【0017】
図1において、46aは第1の送受信切換回路、47aは第2の送受信切換回路、48は分波回路である。
【0018】
第1の送受信切換回路46aにおける送信回路側端子41には、第1のコンデンサC2を介して第1のダイオードP1のアノードが接続され、ダイオードP1のカソードは接点Aに接続されている。さらに、第1のダイオードP1のアノードと第1のコンデンサC2の間には第1のストリップラインL1の一端が接続され、第1のストッリプラインL1の他端はコントロール端子15に接続されている。第1のストリップラインL1の他端は更に、第2のコンデンサC1を介してアースに接続され、コントロール端子15は、複合スイッチの1つの送受信信号を切り換える役目をなしている。第1のダイオードP1には、第2のストリップラインL3と第3のコンデンサC3の直列回路が並列に接続されている。
【0019】
また、第1の送受信切換回路46aにおける受信回路側端子42には、第4のコンデンサC4を介して第2のダイオードP2のアノードが接続されている。第2のダイオードP2のカソードは、抵抗R1と第5のコンデンサC5の並列回路を介してアースに接続されている。第2のダイオードP2のアノードには更に、第3のストリップラインL2の一端が接続され、第3のストリップラインL2の他端は接点Aに接続されている。
【0020】
第1の送受信切換回路46aは、接点Aにおいて第4のストリップラインL4の一端に接続され、ストリップラインL4の他端が、接点Cを通り第6のコンデンサC14を介してアンテナ端子45に接続されている。また第4のストリップラインL4の一端には第5のストリップラインL5と第7のコンデンサC7の直列回路を介してアース側接続されている。
【0021】
第2の送受信切換回路47aにおける送信回路側端子43には、第8のコンデンサC10を介して第3のダイオードP3のアノードが接続され、第3のダイオードP3のカソードは接点Bに接続されている。さらに、第3のダイオードP3のアノードと第8のコンデンサC10の間には、第6のストリップラインL7の一端が接続され、第6のストリップラインL7の他端にはコントロール端子36が接続されている。また第6のストリップラインL7の他端は第9のコンデンサC9を介してアースに接続されており、コントロール端子36は、複合スイッチの1つの送受信信号を切り換える役目をなしている。第3のダイオードP3には更に、第7のストリップラインL8と第10のコンデンサC11の直列回路が並列に接続されている。
【0022】
第2の送受信切換回路47aにおける受信回路側端子44には、第11のコンデンサC12を介して第4のダイオードP4のアノードが接続され、第4のダイオードP4のカソードは、抵抗R2と第12のコンデンサC13の並列回路を介してアース接続されている。第4のダイオードP4のアノードには更に、第8のストリップラインL9の一端が接続され、第8のストリップラインL9の他端は接点Bに接続されている。
【0023】
第2の送受信切換回路47aは、接点Bにおいて第13のコンデンサC6に接続され接点Cを通り第6のコンデンサC14を介してアンテナ端子45に接続されている。また第13のコンデンサC6の一端には、第9のストリップラインL6と第14のコンデンサC8の直列回路を介してアースに接続されている。なお、抵抗R1,R2に換えてインダクタンス素子を加え、抵抗R1,R2をそれぞれ、第1のストリップラインL1とコントロール端子15の間、および第6のストリップラインL7とコントロール端子36の間に入れても同様の結果が得られる。
【0024】
以上のように構成された複合スイッチについて図2を用いその動作を説明する。
図1において第4のストリップラインL4、第5のストリップラインL5、及び第7のコンデンサC7によって、図2における波形1で示されるような低い周波数を通過させるローパスフィルタを形成しており、第5のストリップラインL5と第7のコンデンサC7が直列にアース側に接続していることにより、減衰極Aをなしている。また第13のコンデンサC6、第9のストリップラインL6、及び第14のコンデンサC8により、図2における波形2で示されるような高い周波数を通過させるハイパスフィルタ形成しており、第9のストリップラインL6とコンデンサC8を直列にアース側に接続していることにより、減衰極Bをなしている。このようなローパスフィルタ、ハイパスフィルタを介してアンテナに接続することにより、低い周波数信号を送信もしくは受信するときは、接点Cからハイパスフィルタ側は低い周波数信号に対して減衰極Bによりアイソレーションが良好にとれており、信号がハイパスフィルタ側に漏れることはない、また高い周波数信号を送信もしくは受信するときは、接点Cからローパスフィルタ側は高い周波数信号に対して減衰極Aによりアイソレーションが良好にとれており、信号がローパスフィルタ側に漏れることはない。つまり分波回路48によって低い周波数信号と高い周波数信号を分波する機能をなしている。
【0025】
低い周波数を送信する場合、コントロール端子15に正の電圧を印加することにより、第1のダイオードP1、第2のダイオードP2がON状態となる、この時コンデンサC2,C4,C14、C6は直流成分をカットし、それぞれの端子に電流が流れる事はない。電流値は抵抗R1を可変とすることにより制御でき、送信端子41から送られてきた信号は、第2のダイオードP2がアース側に接続されていることにより第2のストリップラインL2のインピーダンスは無限大となるために、受信側に伝達されることはない。この時、第2のダイオードP2が持っているインダクタンス成分とコンデンサC5が共振することにより、送信信号の送信周波数において接点Aから受信側を見たときのインピーダンスを無限大にすることが可能となり、送信信号はローパスフィルタを通ってアンテナ端子45に送られる。
【0026】
次に、受信時にはコントロール端子14に電圧を印加しないので、第1のダイオードP1、第2のダイオードP2がOFF状態となっており、信号はアンテナから受信側へと伝達される。この時、第1のダイオードP1のキャパシタンス成分があるために、受信信号はアンテナから受信端子42に必ずしも伝達されるとは限らない。このために、第1のダイオードP1のキャパシタ成分と第3のストリップラインL3を共振させることにより、受信信号の受信周波数において接点Aから送信端子41のアイソレーションを良好にとることができ、受信信号をアンテナ端子45からローパスフィルタを介し受信端子42へと伝達することができる。
【0027】
次に高い周波数を送信する場合について説明する。コントロール端子36に正の電圧を印加することにより、第3のダイオードP3、第4のダイオードP4がON状態となる。この時コンデンサC6,C10,C12は直流成分をカットし、それぞれの端子に電流が流れる事はない。電流値は抵抗R2を可変とすることにより制御でき、送信端子43から送られてきた信号は、第4のダイオードP4がアース側に接続されていることにより、第8のストリップラインL9のインピーダンスは無限大となるために、受信側に伝達されることはない。この時、第4のダイオードP4が持っているインダクタンス成分とコンデンサC13が共振することにより、送信信号の送信周波数において接点Bから受信側を見たときのインピーダンスを無限大にすることが可能となり、送信信号はハイパスフィルタを通ってアンテナ端子45に送られる。
【0028】
次に、受信時にはコントロール端子36に電圧を印加しないので、第3のダイオードP3、第4のダイオードP4がOFF状態となっており、信号はアンテナから受信側へと伝達される。この時、第3のダイオードP3のキャパシタンス成分があるために、受信信号はアンテナから受信端子44に必ずしも伝達されるとは限らない。このために第3のダイオードP3のキャパシタ成分と第7のストリップラインL8を共振させることにより、受信信号の受信周波数に対して接点Bから送信端子43のアイソレーションを良好にとることができ、受信信号をアンテナ端子45からハイパスフィルタを通って受信端子44へと効率よく伝達することができる。
【0029】
以上のように本実施形態においては、アンテナに低い周波数を通過させるローパスフィルタと高い周波数を通過させるハイパスフィルタを設け、それぞれに送信信号と受信信号をわける回路を設けることにより、2周波の送信、受信を可能にすることができる。
【0030】
(実施の形態2)
次に本発明の実施の形態2について図面を参照しながら説明する。図3、4はそれぞれ、本発明の実施の形態2における複合スイッチを構成する積層体の斜視図及び分解斜視図である。図3における複合スイッチの積層体49は、多数の誘電体層によって形成されており、積層体49の側面及び側面近傍には、外部電極50a,50b,50c,50d,50e,50f,50g,50h,50i,50j,50k,50l,50m,50n,50o,50pが設けられている。また積層体49の上面にはダイオードP1、P2、P3、P4、抵抗R1、R2が半田付け等により実装されている。ダイオードはベアチップ実装、抵抗は印刷抵抗とすることができる。
【0031】
続いて図4を参照して構造について詳述する。図4の層(A)には、第1のアース電極11が形成されている。また、層(B)には、第2、第5、第9、第12のコンデンサのコンデンサ電極12、13、14、15が形成され、さらに、層(C)には、第2のアース電極16が形成されている。また、層(D)、層(E)には、第3、第8のストリップラインのストリップライン電極17a、17b、18a,18bが2層に分けて形成されている。層(F)には、第1のストリップラインのストリップライン電極19が形成されている。さらに、層(G)には、第3のアース電極20及び第6のストリップラインのストリップライン電極21が形成されており、層(H)には、第5のストリップラインのストリップライン電極22、第7のコンデンサのコンデンサ電極35及び第14のコンデンサのコンデンサ電極24が形成されている。さらに、層(I)には、第3、第10、第13のコンデンサの一方のコンデンサ電極23a、24a、25aがそれぞれ形成され、層(J)には、第3、第10、第13のコンデンサの一方のコンデンサ電極23b、24b、25bがそれぞれ形成されている。さらに層(K)には、第3、第10のコンデンサのもう一方のコンデンサ電極23c、24cがさらに形成されている。層(L)には、第1、第2、第8、第11、第6のコンデンサの一方のコンデンサ電極26a、27a、28、29a、30aが形成され、さらに第2、第4、第7、第9のストリップラインのストリップライン電極31、32、33、34が形成されている。層(M)には、第1、第2、第11、第6のコンデンサの一方のコンデンサ電極26b、27b、29b、30bが形成されいる。層(N)には、第1、第2、第3、第4のダイオードP1、P2、P3、P4及び第1、第2の抵抗R1、R2が実装されている。
【0032】
外部電極50nには、コンデンサ電極12が接続され、コンデンサ電極12はアース電極11、16に挟まれアースに接続される。さらに外部電極50nは、ストリップライン電極19の一端に接続され、ストリップライン電極19の他端は、ビアホールを通じてコンデンサ電極26aとコンデンサ電極23a、23c及びダイオードP1のアノード側に接続されている。外部電極50nはコントロール端子の役割をなしており、外部のコントロール回路と接続される。
【0033】
外部電極50fには、コンデンサ電極26aとキャパシタをなすコンデンサ電極26bが接続されている。コンデンサ電極23a,23cに挟まれたコンデンサ電極23bは、ビアホールを通じストリップライン電極31を介してダイオードP1のカソード側と接続されている。
【0034】
外部電極50pには、コンデンサ電極27aが接続され、コンデンサ電極27aとキャパシタをなしているコンデンサ電極27bは、ビアホールを通じダイオードP2のアノードと接続されている。ダイオードP2のカソード側は、抵抗R1の一端と接続されており、抵抗R1の他端は、ビアホールを通じ外部電極50oからアースに接続される。またダイオードP2のカソード側は、ビアホールを通じコンデンサ電極15と接続され、アース電極11,16を介してアースに接続される。さらに、コンデンサ電極27bは、ビアホールを通じ、アース電極16と20の間に配置されたミアンダライン形状のストリップライン電極17a,17bを介してダイオードP1のカソード側と接続されている。ダイオードP1のカソード側は、ビアホールを通じてストリップライン32の一端と接続されており、ストリップライン32の他端は、ビアホールを通じコンデンサ電極30bと接続されている。コンデンサ電極30bとキャパシタをなしているコンデンサ電極30aは、外部電極50jと接続されている。またストリップライン32の一端には、ストリップライン22の一端が接続されており、ストリップライン22の他端にはコンデンサ電極35が接続され、アース電極20を介してアースと接続される。
【0035】
外部電極50lには、コンデンサ電極14が接続され、コンデンサ電極14はアース電極11、16に挟まれ、アースに接続される。さらに外部電極50lは、ストリップライン電極21の一端に接続され、ストリップライン電極21の他端は、ビアホールを通じてコンデンサ電極24aとコンデンサ電極24c及びダイオードP3のアノード側に接続されている。
【0036】
外部電極50iは、コントロール端子の役割をなしており、外部のコントロール回路と接続される。
【0037】
外部電極50dには、コンデンサ電極24cとキャパシタをなすコンデンサ電極28が接続されている。コンデンサ電極24a,24cに挟まれたコンデンサ電極24bは、ビアホールを通じストリップライン電極33を介してダイオードP3のカソード側と接続されている。
【0038】
外部電極50bには、コンデンサ電極29bが接続され、コンデンサ電極29bとキャパシタをなしているコンデンサ電極29aは、ビアホールを通じダイオードP4のアノードと接続されている。ダイオードP4のカソード側は抵抗R2の一端と接続されており、抵抗R2の他端は、ビアホールを通じ外部電極50oからアースに接続される。またダイオードP4のカソード側は、ビアホールを通じコンデンサ電極13と接続され、アース電極11,16を介してアースに接続される。さらに、コンデンサ電極29aは、ビアホールを通じ、アース電極16と20の間に配置されたミアンダライン形状のストリップライン電極18a,18bを介してダイオードP3のカソード側と接続されている。ダイオードP3のカソード側は、ビアホールを通じてコンデンサ電極25bと接続され、コンデンサ電極25bとキャパシタをなしているコンデンサ電極25aは、ビアホールを通じコンデンサ電極30bと接続されている。またコンデンサ電極25bにはストリップライン34の一端が接続されており、ストリップライン34の他端にはビアホールを通じコンデンサ電極24が接続され、アース電極20を介してアースと接続される。
【0039】
さらに、外部電極50a、50c,50e、50g,50i,50k,50m、50pはそれぞれ、アース電極11,16、20と接続されている。
【0040】
また、外部電極50fは、低い周波数の後段の送信回路に接続され、外部電極50pは低い周波数の後段の受信回路に接続される。外部端子50dは高い周波数の後段の送信回路に接続され、外部端子50bは高い周波数の後段の受信回路に接続される。さらに、外部端子50jはアンテナに接続されることになる。
【0041】
図3,4に示す誘電体を使用した多層基板を使用することにより、本発明の複合スイッチを小型化が可能になる。また、ストリップライン電極19,21をそれぞれの送信周波数の波長のn倍の長さにすることによりスタブとして使用でき、信号の選択性を上げることができる。また、アース電極を積層体の底面に形成しているので、シールド効果を持つこととなり不要な信号を除去できる。さらにアース電極を底面に形成しているのでアース電極と浮遊容量で結合して欲しくないコンデンサC2、C3、C4、C6、C14、C10、C12、C11との結合が少なくてすむ効果を有する。
【0042】
また、本実施形態においてはストリップラインを1層もしくは2層構造としたが3層以上の複数構造としても同様の効果が得られる。
【0043】
(実施の形態3)
次に本発明の実施の形態3の複合スイッチについて、図5を参照して説明する。図5は本実施の形態における複合スイッチの等価回路図であり、図1の回路と同一の要素については同一の符号を付して説明する。本実施の形態は、第1の送受信切換回路46bと、第2の送受信切換回路47bが、図1の回路と相違する。
【0044】
図5において、第1の送受信切換回路46bにおける送信回路側端子41には、第1のコンデンサC2を介して第10のストリップラインL10の一端が接続されている。ストリップラインL10の他端は、第1のダイオードP1のアノードと接続されている。第10のストリップラインL10と並列に、第15のコンデンサC17が接続され、さらに第10のストリップラインL10の一端が第16のコンデンサC15を介してアースに接続されている。また第10のストリップラインL10の他端が第17のコンデンサC16を介してアースに接続されている。第1のダイオードP1のカソードは接点Aに接続されている。さらに、第1のダイオードP1のアノードと第10のストリップラインL10の間には、第1のストリップラインL1の一端が接続され、第1のストリップラインL1の他端はコントロール端子15に接続されている。また第1のストリップラインL1の他端は第2のコンデンサC1を介してアースに接続されており、コントロール端子15は、複合スイッチの1方の送受信信号を切り換える役目をなしている。第1のダイオードP1には、さらに第2のストリップラインL3と第3のコンデンサC3の直列回路が並列に接続されている。
【0045】
また、第1の送受信切換回路46bにおける受信回路側端子42には、第4のコンデンサC4を介して第2のダイオードP2のアノードが接続されている。第2のダイオードP2のカソードは、抵抗R1と第5のコンデンサC5の並列回路を介してアースに接続されている。第2のダイオードP2のアノード側の一端には、第3のストリップラインL2の一端が接続され、第3のストリップラインL2の他端が接点Aに接続されている。
【0046】
第1の送受信切換回路46bは、接点Aにおいて第4のストリップラインL4に接続され、接点Cを通り第6のコンデンサC14を介してアンテナ端子45に接続されている。また第4のストリップラインL4の一端には、第5のストリップラインL5と第7のコンデンサC7の直列回路を介してアースに接続されている。
【0047】
第2の送受信切換回路47bにおける送信回路側端子43には、第8のコンデンサC10を介して第11のストリップラインL11の一端が接続され、ストリップラインL11の他端は第3のダイオードP3のアノードと接続されている。第11のストリップラインL11と並列に第18のコンデンサC20が接続され、さらに第11のストリップラインL11の一端は第19のコンデンサC18を介してアースに接続されている。また第11のストリップラインL11の他端が第20のコンデンサC19を介してアースに接続されている。第3のダイオードP3のカソードは接点Bに接続されている。さらに、第3のダイオードP3のアノード側と第11のストリップラインL11の間には第6のストリップラインL7の一端が接続され、第6のストリップラインL7の他端にはコントロール端子36が接続されている。また第6のストリップラインL7の他端は、第9のコンデンサC9を介してアースに接続されており、コントロール端子36は複合スイッチの1方の送受信信号を切り換える役目をなしている。第3のダイオードP3にはさらに、第7のストリップラインL8と第10のコンデンサC11の直列回路が並列に接続されている。
【0048】
第2の送受信切換回路47bにおける受信回路側端子44には、第11のコンデンサC12を介して第4のダイオードP4のアノードが接続され、第4のダイオードP4のカソードは、抵抗R2と第12のコンデンサC13の並列回路を介してアースに接続されている。第4のダイオードP4のアノード側の一端には第8のストリップラインL9の一端が接続され、第8のストリップラインL9の他端は接点Bに接続されている。
【0049】
第2の送受信切換回路47bは、接点Bにおいて第13のコンデンサC6に接続され接点Cを通り第6のコンデンサC14を介してアンテナ端子45に接続されている。また第13のコンデンサC6の一端には、第9のストリップラインL6と第14のコンデンサC8の直列回路を介してアースに接続されている。
【0050】
なお、抵抗R1,R2に換えてインダクタンス素子を加え、抵抗R1,R2をそれぞれ、第1のストリップラインL1の他端とコントロール端子15の間、および第6のストリップラインL7の他端とコントロール端子36の間に入れても同様の結果が得られる。
【0051】
上記回路の基本的な動作は、図1の回路と同様である。本実施の形態においては、送信端子41、43とダイオードP1、P3の間にローパスフィルタを形成する素子を設けることにより、送信信号の選択性を増している。ここで4素子のπ型のローパスフィルタを用いた例について説明したが、例えばストリップラインとアースに接続されるコンデンサの間にストリップラインを入れてスタブを構成しても選択性を増すことが可能となる。
【0052】
また、本実施の形態においても、実施の形態2で説明したような誘電体を使用した積層構造を用いても同様の特性が得られ、かつ小型化が可能となる。
【0053】
(実施の形態4)
本発明の実施の形態4における複合スイッチについて、図6を参照して説明する。図6は本実施の形態における複合スイッチの等価回路図であり、図1の回路と同一の要素については同一の符号を付して説明する。
【0054】
図6において、第1の送受信切換回路46a、第2の送受信切換回路47a、および分波回路48の構成は、図1の回路と同一であるため、構成の説明は省略する。図1の回路との相違は、第2の送受信切換回路47aにおける第11のコンデンサC12が、図1における受信回路側端子44ではなく、副切換回路51の接点Dに接続されている点である。
【0055】
副切換回路51において、52は高い周波数の受信回路側端子であり、第21のコンデンサC21を介して第5のダイオードP5のアノードが接続され、第5のダイオードP5のカソードが接点Dに接続されている。さらに、第5のダイオードP5のアノード側と第21のコンデンサC21の間には、第12のストリップラインL12の一端が接続され、第12のストリップラインL12の他端にはコントロール端子53が接続されている。また第12のストリップラインL12の他端は、第22のコンデンサC22を介してアースに接続されており、コントロール端子53は、複合スイッチの1つの送受信信号を切り換える役目をなしている。第5のダイオードP5にはさらに、第13のストリップラインL13と第23のコンデンサC23の直列回路が並列に接続されている。
【0056】
また、他方の高い周波数の受信回路側端子54には、第24のコンデンサC24を介して第6のダイオードP6のアノードが接続され、ダイオードP6のカソードは、抵抗R3と第25のコンデンサC25の並列回路を介してアースに接続されている。第6のダイオードP6のアノード側の一端には、第14のストリップラインL14の一端が接続され第14のストリップラインL14の他端は接点Dに接続されている。
【0057】
なお、抵抗R1,R2、R3に換えてインダクタンス素子を加え、抵抗R1,R2、R3をそれぞれ、第1のストリップラインL1の他端とコントロール端子15の間、第6のストリップラインL7の他端とコントロール端子36の間、および第12のストリップラインL12の他端とコントロール端子53の間に入れても同様の結果が得られる。
【0058】
以上のように構成された複合スイッチについて、その動作を説明する。低い周波数を送信する場合、コントロール端子15に正の電圧を印加することにより第1のダイオードP1、第2のダイオードP2がON状態となる、この時コンデンサC2,C4,C14、C6は直流成分をカットし、それぞれの端子に電流が流れる事はない。電流値は抵抗22を可変とすることにより制御でき、送信端子41から送られてきた信号は第2のダイオードP2がアース側に接続されていることにより、第2のストリップラインL2のインピーダンスは無限大となるために受信側に伝達されることはない。この時、第2のダイオードP2が持っているインダクタンス成分とコンデンサC5が共振することにより、送信信号の送信周波数において接点Aから受信側を見たときのインピーダンスを無限大にすることが可能となり、送信信号はローパスフィルタを介しアンテナ端子45に送られる。
【0059】
次に、受信時にはコントロール端子14に電圧を印加しないので、第1のダイオードP1、第2のダイオードP2がOFF状態となっており、信号はアンテナから受信端子42へと伝達される。この時、第1のダイオードP1のキャパシタンス成分があるために、受信信号はアンテナから受信端子42に必ずしも伝達されるとは限らない。このために、第1のダイオードP1のキャパシタ成分と第3のストリップラインL3を共振させることにより、受信信号の受信周波数において接点Aから送信端子41のアイソレーションを良好にとることができ、受信信号をアンテナ端子45からローパスフィルタを介し受信端子42へと伝達することができる。
【0060】
次に高い周波数を送信する場合について説明する。コントロール端子36に正の電圧を印加することにより第3のダイオードP3、第4のダイオードP4がON状態となる、この時コンデンサC6,C10,C12は直流成分をカットし、それぞれの端子に電流が流れる事はない。電流値は抵抗R2を可変とすることにより制御でき、送信端子43から送られてきた信号は、第4のダイオードP4がアース側に接続されていることにより、第8のストリップラインL9のインピーダンスは無限大となるため、受信側に伝達されることはない。この時、第4のダイオードP4が持っているインダクタンス成分とコンデンサC13が共振することにより、送信信号の送信周波数において接点Bから受信側を見たときのインピーダンスを無限大にすることが可能となり、送信信号はハイパスフィルタを介しアンテナ端子45に送られる。
【0061】
次に、受信時にはコントロール端子36に電圧を印加しないので、第3のダイオードP3、第4のダイオードP4がOFF状態となっており、信号はアンテナから受信側へと伝達される。この時、第3のダイオードP3のキャパシタンス成分があるために受信信号は、アンテナから受信端子側Dに必ずしも伝達されるとは限らない。このために第3のダイオードP3のキャパシタ成分と第7のストリップラインL8を共振させることにより、受信信号の受信周波数において、接点Bから送信端子43のアイソレーションを良好にとることができ、受信信号をアンテナ端子45からハイパスフィルタを介し受信端子側の接点Dへと伝達することができる。
【0062】
次に一方の受信端子52に受信する場合、上述のようにコントロール端子36に電圧を印加しない。この時コントロール端子53に正の電圧を印加することにより、第5のダイオードP5、第6のダイオードP6がON状態となる。この時コンデンサC12,C21,C24は直流成分をカットし、それぞれの端子に電流が流れる事はない。電流値は抵抗R3を可変とすることにより制御でき、アンテナ端子45から送られてきた信号は、第6のダイオードP6がアース側に接続されていることにより、第14のストリップラインL14のインピーダンスは無限大となるため、他方の受信端子54に伝達されることはない。この時、第6のダイオードP6が持っているインダクタンス成分とコンデンサC25が共振することにより、一方の受信信号の受信周波数において、接点Dから他方の受信側を見たときのインピーダンスを無限大にすることが可能となり、一方の受信信号はアンテナ端子45からハイパスフィルタを介し受信端子52へ送られる。
【0063】
次に、他方の受信時には、コントロール端子53に電圧を印加しないので、第5のダイオードP5、第6のダイオードP6がOFF状態となっており、信号はアンテナから他方の受信側へと伝達される。この時、第5のダイオードP5のキャパシタンス成分があるために、他方の受信信号は、アンテナから他方の受信端子54に必ずしも伝達されるとは限らない、このために第5のダイオードP5のキャパシタ成分と第13のストリップラインL13を共振させることにより、他方の受信信号の受信周波数において、接点Dから一方の受信端子52のアイソレーションを良好にとることができ、他方の受信信号をアンテナ端子45からハイパスフィルタを介し受信端子54へと伝達することができる。
【0064】
以上のように本実施形態によれば、アンテナに低い周波数を通過させるローパスフィルタと高い周波数を通過させるハイパスフィルタを設け、それぞれに送信信号と受信信号をわける回路を設けることにより2周波の送信、受信を可能にする。さらに高い周波数の受信側を2つに分ける回路を設けたことにより、受信信号が2つの同じ周波数を使用したシステムにも対応でき、なおかつ後段の回路の設計の負担も軽減できる。
【0065】
(実施の形態5)
次に本発明の実施の形態5について図7、8を参照して説明する。図7、8は本発明の実施の形態5における複合スイッチの積層体の斜視図と分解斜視図である。
【0066】
図7における複合スイッチの積層体81は、多数の誘電体層によって形成されており、積層体81の側面及び側面近傍には、外部電極55a,55b,55c,55d,55e,55f,55g,55h,55i,55j,55k,55l,55m,55nが設けられている。また積層体81の上面には、ダイオードP1、P2、P3、P4、P5、P6、抵抗R1、R2、R3が半田付け等により実装されている。ダイオードはベアチップ実装、抵抗は印刷抵抗であっても何ら問題はない。
【0067】
続いて図8を参照して構造の詳細について説明する。図8の層(A)には、第1のアース電極82が形成されている。層(B)には、第2、第9、第22のコンデンサのコンデンサ電極56,57,58が形成され、層(C)には、第2のアース電極83が形成されている。層(D)、層(E)には、第3、第8、第14のストリップラインのストリップライン電極59a、59b、60a,60b、61a、61bが2層に分けて形成され、層(E)には、第1、第6、第12のストリップライン電極62、63,64が形成されている。層(F)には、第3、第4のアース電極84,85が設けられ、層(G)には、第5、第9のストリップラインのストリップライン電極66,68が形成され、さらに第7、第14、第5、第12、第25のコンデンサのコンデンサ電極67、69、65、70、71が形成されている。
【0068】
図8の層(H)、(I)には、第3、第10、第23のコンデンサのコンデンサ電極72a、72b、73a,73b,74a,74bが形成され、層(J)には、第13のコンデンサの一方のコンデンサ電極75aが形成されている。層(K)には、第13のコンデンサの他方のコンデンサ電極75bと第11のコンデンサのコンデンサ電極の一方の76aがそれぞれ形成されている。層(L)には、第11のコンデンサの他方のコンデンサ電極76bが形成され、また第1、第4、第6、第8、第21、第24のコンデンサの一方のコンデンサ電極86a、89a、88a、87a、90a、91aが形成され、さらに第2、第4、第7、第13のストリップラインのストリップライン電極77、79、78、80が形成されている。層(M)には、第1、第4、第6、第8、第21、第24のコンデンサの他方のコンデンサ電極86b、89b、88b、87b、90b、91bが形成され、またそれぞれのパターンをつなぐ配線パターンが形成されている。層(N)には、第1、第2、第3、第4、第5、第6のダイオードP1、P2、P3、P4、P5、P6、及び第1、第2、第3の抵抗R1、R2、R3が実装されている。
【0069】
外部電極55lには、コンデンサ電極56が接続され、コンデンサ電極56はアース電極82、83に挟まれアースに接続されている。さらに外部電極55lはストリップライン電極62の一端に接続され、ストリップライン電極62の他端は、ビアホールを通じてコンデンサ電極72a、コンデンサ電極86a及びダイオードP1のアノード側に接続されている。外部電極55lはコントロール端子の役割をなしており、外部のコントロール回路と接続される。
【0070】
外部電極55mには、コンデンサ電極86aとキャパシタをなすコンデンサ電極86bが接続されている。コンデンサ電極72aとキャパシタをなしているコンデンサ電極72bは、ビアホールを通じストリップライン電極77を介してダイオードP1のカソード側と接続されている。
【0071】
外部電極55dには、コンデンサ電極89aが接続され、コンデンサ電極89aとキャパシタをなしているコンデンサ電極89bは、ビアホールを通じダイオードP2のアノードと接続されている。ダイオードP2のカソード側は抵抗R1の一端と接続されており、抵抗R1の他端はビアホールを通じ外部電極55nからアースに接続されている。またダイオードP2のカソード側は、ビアホールを通じコンデンサ電極65と接続され、アース電極85を介してアースに接続されている。さらに、コンデンサ電極89bは、ビアホールを通じストリップライン電極59a,59bを介してダイオードP1のカソード側と接続されている。ダイオードP1のカソード側は、ビアホールを通じてストリップライン79の一端と接続されている。ストリップライン79の他端は、コンデンサ電極88aと接続されており、コンデンサ電極88aとキャパシタをなしている88bは、外部電極55jと接続されている。またストリップライン79の一端には、ストリップライン66の一端が接続されており、ストリップライン66の他端にはコンデンサ電極67が接続され、アース電極85を介してアースと接続される。
【0072】
外部電極55bには、コンデンサ電極57が接続され、コンデンサ電極57はアース電極82、83に挟まれアースに接続される。さらに外部電極55bはストリップライン電極63の一端に接続され、ストリップライン電極63の他端は、ビアホールを通じてコンデンサ電極73a、コンデンサ電極87a、及びダイオードP3のアノード側に接続されている。外部電極55bはコントロール端子の役割をなしており外部のコントロール回路と接続される。
【0073】
外部電極55aには、コンデンサ電極87aとキャパシタをなすコンデンサ電極87bが接続されている。コンデンサ電極73aとキャパシタをなすコンデンサ電極73bは、ビアホールを通じストリップライン電極78を介してダイオードP3のカソード側と接続されている。内部電極76bは、ビアホールを通じダイオードP4のアノードと接続されている。ダイオードP4のカソード側は抵抗R2の一端と接続されており、抵抗R2の他端はビアホールを通じ外部電極55cからアースに接続される。またダイオードP4のカソード側は、ビアホールを通じコンデンサ電極70と接続され、アース電極84を介してアースに接続される。さらに、コンデンサ電極76aは、ビアホールを通じストリップライン電極60a,60bを介してダイオードP3のカソード側と接続されている。ダイオードP3のカソード側は、ビアホールを通じてコンデンサ電極75aと接続され、コンデンサ電極75aとキャパシタをなしているコンデンサ電極75bはビアホールを通じコンデンサ電極88aと接続されている。またコンデンサ電極75aにはストリップライン68の一端が接続されており、ストリップライン68の他端にはコンデンサ電極69が接続され、アース電極85を介してアースと接続される。
【0074】
外部電極55iにはコンデンサ電極58が接続され、コンデンサ電極58はアース電極82、83に挟まれアースに接続される。さらに外部電極55iはストリップライン電極64の一端に接続され、ストリップライン電極64の他端は、ビアホールを通じてコンデンサ電極74a、コンデンサ電極90a、及びダイオードP5のアノード側に接続されている。外部端子55iはコントロール端子の役割をなしており、外部のコントロール回路と接続される。
【0075】
外部電極55hには、コンデンサ電極90aとキャパシタをなすコンデンサ電極90bが接続されている。コンデンサ電極74aとキャパシタをなしているコンデンサ電極74bはビアホールを通じストリップライン電極80を介してダイオードP5のカソード側と接続されている。
【0076】
外部電極55fには、コンデンサ電極91aが接続され、コンデンサ電極91aとキャパシタをなしているコンデンサ電極91bは、ビアホールを通じダイオードP6のアノードと接続されている。ダイオードP6のカソード側は抵抗R3の一端と接続されており、抵抗R3他端はビアホールを通じ外部電極55gからアースに接続される。またダイオードP6のカソード側は、ビアホールを通じコンデンサ電極71と接続され、アース電極84を介してアースに接続される。さらに、コンデンサ電極91bは、ビアホールを通じストリップライン電極61a,61bを介してダイオードP5のカソード側と接続されている。ダイオードP5のカソード側は、ビアホールを通じてコンデンサ電極76aとキャパシタをなしているコンデンサ電極76bと接続されている。
【0077】
さらに、外部電極55c,55e、55g,55k,55nはそれぞれ、アース電極82,83、84、85と接続されている。また、外部電極55mは低い周波数の後段の送信回路に接続され、外部電極55dは低い周波数の後段の受信回路に接続される。外部電極55aは高い周波数の後段の送信回路に接続され、外部電極55fは高い周波数の後段の一方の受信回路に接続され、外部電極55hは高い周波数の後段の他方の受信回路に接続される。さらに、外部電極55jはアンテナに接続されることになる。
【0078】
図7、8に示す誘電体を使用した多層基板を使用することにより本発明の複合スイッチの小型化が可能になる。また、ストリップライン電極62,63をそれぞれの送信周波数の波長のn倍の長さにすることによりスタブとして使用でき、信号の選択性を上げることができる。また、アース電極を積層体の底面に形成しているのでシールド効果を持つこととなり不要な信号を除去できる。さらにアース電極を底面に形成しているので、アース電極と浮遊容量で結合して欲しくないコンデンサC2、C3、C4、C6、C14、C10、C12、C11、C21,C23、C24との結合が少なくてすむ効果を有する。
【0079】
また、本実施の形態においてはストリップラインを1層もしくは2層構造としたが、3層以上の複数構造としても同様の効果が得られる。
【0080】
(実施の形態6)
次に本発明の実施の形態6の複合スイッチについて、図9を参照して説明する。 図9は本実施の形態における複合スイッチの等価回路図を示す。図9において、第1の送受信切換回路46b、第2の送受信切換回路47b、及び分波回路48は、図5の実施の形態と同様であり、図5の回路と同一の要素については同一の番号を付して、構成の説明は省略する。同様に、第2の送受信切換回路47bと接点Dにおいて接続された副切換回路51は、図6における回路と同様であり、従って、図6と同一の番号を付して、構成の説明は省略する。動作についても、図5及び図6の実施の形態における回路の動作を組み合わせたものとなるので、説明は省略する。
【0081】
本実施の形態の構成により、受信信号が2つの同じ周波数を使用したシステムにも対応でき、なおかつ後段の回路の設計の負担も軽減できるとともに、送信端子41、43とダイオードP1、P3の間にローパスフィルタを形成する素子を設けたことにより送信信号の選択性を増すことが可能となる。
【0082】
(実施の形態7)
本発明の実施の形態7の複合スイッチについて、図10を参照して説明する。
【0083】
図10は、本発明の複合スイッチにおける例えば図1に示した、低い周波数信号と高い周波数信号を分波する機能を有する分波回路48の、他の実施の形態を示す等価回路図である。図1の実施の形態と同一の要素については同一の番号を付して説明する。
【0084】
第4のストリップラインL4の一端は接点Aに接続され、他端は接点Cを通りアンテナ端子45に接続されている。また第4のストリップラインL4の一端には、第5のストリップラインL5と第7のコンデンサC7の直列回路を介してアース側に接続されている。さらに、接点Bには第26のコンデンサC26の一端が接続され、第26のコンデンサC26の他端は、第13のコンデンサC6を介して接点Cを通りアンテナ端子45に接続されている。また直列に接続されている第26のコンデンサC26と第13のコンデンサC6の間は、第9のストリップラインL6と第14のコンデンサC8の直列回路を介してアース側に接続されている。
【0085】
この構成を用いることにより、実施の形態1の回路に比べて、図2における減衰量B点がよりいっそう選択性を増し、結果的に低い周波数側の挿入損失の向上が可能となる。また、高い周波数側の帯域も広く取ることが可能となり、高い周波数側の挿入損失特性が向上する。
【0086】
さらに本実施の形態の回路を誘電体を使用した積層体により構成した場合について、図11を参照して説明する。
【0087】
図11は本発明の実施の形態7における複合スイッチの積層体の分解斜視図である。図11の層(A)には、第1のアース電極11が形成されている。層(B)には、第2、第5、第9、第12のコンデンサのコンデンサ電極12、13、14、15が形成され、層(C)には、第2のアース電極16が形成されている。層(D)、(E)には、第3、第8のストリップラインのストリップライン電極17a、17b、18a,18bが2層に分けて形成されている。層(F)には、第1のストリップラインのストリップライン電極19が形成されている。層(G)には、第3のアース電極20及び第6のストリップラインのストリップライン電極21が形成されている。
【0088】
図11の層(H)には、第5のストリップラインのストリップライン電極22、第7のコンデンサのコンデンサ電極35及び第14のコンデンサのコンデンサ電極24が形成されている。層(I)(J)には、第3、第10、第13のコンデンサの一方のコンデンサ電極23a、24a、25aがそれぞれ形成され、層(J)には、第3、第10、第13のコンデンサの一方のコンデンサ電極23b、24b、25bがそれぞれ形成されている。層(K)には、第26のコンデンサのコンデンサ電極92および第3、第10のコンデンサのもう一方のコンデンサ電極23c、24cがさらに形成されている。層(L)には、第1、第2、第8、第11、第6のコンデンサのコンデンサ電極26a、27a、28、29a、30aの一方が形成され、さらに第2、第4、第7、第9のストリップラインのストリップライン電極31、32、33、34が形成されている。層(M)には、第1、第2、第11、第6のコンデンサのコンデンサ電極26b、27b、29b、30bの一方が形成されいる。層(N)には、第1、第2、第3、第4のダイオードP1、P2、P3、P4、及び第1、第2の抵抗R1、R2が実装されている。
【0089】
以上の各層からなる積層体の外観は、図3斜視図と同様であるので、外部電極との接続については、図3を参照し同一の参照番号を用いて説明する。
【0090】
図3における外部電極50nには、コンデンサ電極12が接続され、コンデンサ電極12はアース電極11、16に挟まれアースに接続される。さらに外部電極50nはストリップライン電極19の一端に接続され、ストリップライン電極19の他端は、ビアホールを通じてコンデンサ電極26a、コンデンサ電極23a、23c及びダイオードP1のアノード側に接続されている。外部電極50nはコントロール端子の役割をなしており、外部のコントロール回路と接続される。
【0091】
外部電極50fには、コンデンサ電極26aとキャパシタをなすコンデンサ電極26bが接続されている。コンデンサ電極23a,23cに挟まれたコンデンサ電極23bは、ビアホールを通じストリップライン電極31を介してダイオードP1のカソード側と接続されている。
【0092】
外部電極50pには、コンデンサ電極27aが接続され、コンデンサ電極27aとキャパシタをなしているコンデンサ電極27bは、ビアホールを通じダイオードP2のアノードと接続されている。ダイオードP2のカソード側は抵抗R1の一端と接続されており、抵抗R1の他端はビアホールを通じ外部電極50oからアースに接続される。またダイオードP2のカソード側は、ビアホールを通じコンデンサ電極15と接続され、アース電極11,16を介してアースに接続される。さらに、コンデンサ電極27bは、ビアホールを通じストリップライン電極17a,17bを介してダイオードP1のカソード側と接続されている。ダイオードP1のカソード側は、ビアホールを通じてストリップライン32の一端と接続されており、ストリップライン32の他端は、ビアホールを通じコンデンサ電極30bと接続されている。コンデンサ電極30bとキャパシタをなしている電極30aは、外部電極50jと接続されている。またストリップライン32の一端にはストリップライン22の一端が接続されており、ストリップライン22の他端にはコンデンサ電極35が接続され、アース電極20を介してアースと接続される。
【0093】
外部電極50lには、コンデンサ電極14が接続され、コンデンサ電極14はアース電極11、16に挟まれアースに接続される。さらに外部電極50lはストリップライン電極21の一端に接続され、ストリップライン電極21の他端は、ビアホールを通じてコンデンサ電極24a、コンデンサ電極24c及びダイオードP3のアノード側に接続されている。
【0094】
外部端子50iはコントロール端子の役割をなしており外部のコントロール回路と接続される。外部電極50dには、コンデンサ電極24cとキャパシタをなすコンデンサ電極28が接続されている。コンデンサ電極24a,24cに挟まれたコンデンサ電極24bは、ビアホールを通じストリップライン電極33を介してダイオードP3のカソード側と接続されている。
【0095】
外部電極50bには、コンデンサ電極29bが接続され、コンデンサ電極29bとキャパシタをなしているコンデンサ電極29aは、ダイオードP4のアノードと接続されている。ダイオードP4のカソード側は抵抗R2の一端と接続されており、抵抗R2の他端は、ビアホールを通じ外部電極50oからアースに接続される。またダイオードP4のカソード側はコンデンサ電極13と接続され、アース電極11,16を介してアースに接続される。さらに、コンデンサ電極29aは、ビアホールを通じストリップライン電極18a,18bを介してダイオードP3のカソード側と接続されている。ダイオードP3のカソード側は、ビアホールを通じてコンデンサ電極92と接続され、コンデンサ電極92はコンデンサ電極25bとキャパシタをなし、コンデンサ電極25bとキャパシタをなしているコンデンサ電極25aはビアホールを通じコンデンサ電極30bと接続されている。またコンデンサ電極25bにはストリップライン34の一端が接続されており、ストリップライン34の他端にはコンデンサ電極24が接続され、アース電極20を介してアースと接続される。
【0096】
上記の構成を用いることにより、実施の形態2の回路に比べ図2における減衰量B点がよりいっそう選択性を増し、結果的に低い周波数側の挿入損失の向上が可能となる。また、高い周波数側の帯域も広く取ることが可能となり、高い周波数側の挿入損失特性が向上する。
【0097】
(実施の形態8)
本発明の実施の形態8の複合スイッチについて、図12を参照して説明する。図12は、本発明の複合スイッチにおける、例えば図1に示した、低い周波数信号と高い周波数信号を分波する機能を有する分波回路48の、更に他の実施の形態を示す等価回路図である。図1の実施の形態と同一の要素については同一の番号を付して説明する。
【0098】
第4のストリップラインL4の一端は接点Aに接続され、他端は接点Cを通りアンテナ端子45に接続されている。第4のストリップラインL4と並列に第27のコンデンサC27が接続され、また第4のストリップラインL4の一端は第7のコンデンサC7を介してアース側に接続されている。さらに、接点Bには第13のコンデンサC6の一端が接続され、コンデンサC6の他端は接点Cを通りアンテナ端子45に接続されている。またコンデンサC6の接点B側は、第9のストリップラインL6と第14のコンデンサC8の直列回路を介してアース側に接続されている。
【0099】
この構成を用いることにより、実施の形態1の回路に比べ、ローパスフィルタ部のストリップラインの長さを減らすことが可能となり、ストリップライン形成面積も減らすことができ、結果として複合スイッチの小型化がより容易になる。
【0100】
さらに本実施の形態の回路を誘電体を使用した積層体により構成した場合について、図13を参照して説明する。
【0101】
図13は本発明の実施の形態8における複合スイッチの積層体の分解斜視図である。図13の層(A)には、第1のアース電極11が形成されている。層(B)には、第2、第5、第9、第12のコンデンサのコンデンサ電極12、13、14、15が形成され、層(C)には、第2のアース電極16が形成されている。層(D)、(E)には、第3、第8のストリップラインのストリップライン電極17a、17b、18a,18bが2層に分けて形成されている。層(F)には、第1のストリップラインのストリップライン電極19が形成されている。層(G)には、第3のアース電極20及び第6のストリップラインのストリップライン電極21が形成されている。
【0102】
図13の層(H)には、第7のコンデンサのコンデンサ電極35及び第14のコンデンサのコンデンサ電極24が形成されている。また、層(I)(J)には、第3、第10、第13のコンデンサの一方のコンデンサ電極23a、24a、25aがそれぞれ形成されている。層(J)には、第3、第10、第13のコンデンサの一方のコンデンサ電極23b、24b、25bおよび第27のコンデンサの一方のコンデンサ電極93aがそれぞれ形成されている。層(K)には、第27のコンデンサの他方のコンデンサ電極93bおよび第3、第10のコンデンサのもう一方のコンデンサ電極23c、24cがさらに形成されている。層(L)には、第1、第2、第8、第11、第6のコンデンサのコンデンサ電極26a、27a、28、29a、30aの一方が形成され、さらに第2、第4、第7、第9のストリップラインのストリップライン電極31、32、33、34が形成されている。層(M)には、第1、第2、第11、第6のコンデンサのコンデンサ電極26b、27b、29b、30bの一方が形成されいる。層(N)には、第1、第2、第3、第4のダイオードP1、P2、P3、P4及び第1、第2の抵抗R1、R2が実装されている。
【0103】
以上の各層からなる積層体の外観は、図3斜視図と同様であるので、外部電極との接続については、図3を参照し同一の参照番号を用いて説明する。
【0104】
図3における外部電極50nには、コンデンサ電極12が接続され、コンデンサ電極12はアース電極11、16に挟まれアースに接続される。さらに外部電極50nはストリップライン電極19の一端に接続され、ストリップライン電極19の他端は、ビアホールを通じてコンデンサ電極26a、コンデンサ電極23a、23c及びダイオードP1のアノード側に接続されている。外部端子50nはコントロール端子の役割をなしており、外部のコントロール回路と接続される。
【0105】
外部電極50fには、コンデンサ電極26aとキャパシタをなすコンデンサ電極26bが接続されている。コンデンサ電極23a,23cに挟まれたコンデンサ電極23bは、ビアホールを通じストリップライン電極31を介してダイオードP1のカソード側と接続されている。
【0106】
外部電極50pには、コンデンサ電極27aが接続され、コンデンサ電極27aとキャパシタをなしているコンデンサ電極27bは、ダイオードP2のアノードと接続されている。ダイオードP2のカソード側は、抵抗R1の一端と接続されており、抵抗R1の他端はビアホールを通じ外部電極50oからアースに接続される。またダイオードP2のカソード側はビアホールを通じコンデンサ電極15と接続され、アース電極11,16を介してアースに接続される。さらに、コンデンサ電極27bは、ビアホールを通じストリップライン電極17a,17bを介してダイオードP1のカソード側と接続されている。ダイオードP1のカソード側は、ビアホールを通じてストリップライン32の一端と接続されており、ストリップライン32の他端はコンデンサ電極30bと接続されている。またダイオードP1のカソード側は、ビアホールを通じてコンデンサ電極93bと接続されており、コンデンサ電極93bとキャパシタをなしているコンデンサ電極93aはビアホールを通じコンデンサ電極30b接続されている。コンデンサ電極30bとキャパシタをなしているコンデンサ電極30aは外部電極50jと接続されている。またストリップライン32の一端にはコンデンサ電極35が接続され、アース電極20を介してアースと接続される。
【0107】
外部電極50lにはコンデンサ電極14が接続され、コンデンサ電極14はアース電極11、16に挟まれアースに接続される。さらに外部電極50lはストリップライン電極21の一端に接続され、ストリップライン電極21の他端は、ビアホールを通じてコンデンサ電極24a、コンデンサ電極24c及びダイオードP3のアノード側に接続されている。
【0108】
外部端子50iはコントロール端子の役割をなしており、外部のコントロール回路と接続される。外部電極50dには、コンデンサ電極24cとキャパシタをなすコンデンサ電極28が接続されている。コンデンサ電極24a,24cに挟まれたコンデンサ電極24bは、ビアホールを通じストリップライン電極33を介してダイオードP3のカソード側と接続されている。
【0109】
外部電極50bにはコンデンサ電極29bが接続され、コンデンサ電極29bとキャパシタをなしているコンデンサ電極29aは、ビアホールを通じダイオードP4のアノードと接続されている。ダイオードP4のカソード側は抵抗R2の一端と接続されており、抵抗R2の他端はビアホールを通じ外部電極50oからアースに接続される。またダイオードP4のカソード側は、ビアホールを通じコンデンサ電極13と接続され、アース電極11,16を介してアースに接続される。さらに、コンデンサ電極29aは、ビアホールを通じストリップライン電極18a,18bを介してダイオードP3のカソード側と接続されている。ダイオードP3のカソード側はビアホールを通じてコンデンサ電極25bと接続され、コンデンサ電極25bとキャパシタをなしているコンデンサ電極25aは、ビアホールを通じコンデンサ電極30bと接続されている。またコンデンサ電極25bにはストリップライン34の一端が接続されており、ストリップライン34の他端にはコンデンサ電極24が接続され、アース電極20を介してアースと接続される。
【0110】
実施の形態2に比べ、図13に示す誘電体を使用した多層基板により構成される本実施の形態の回路を用いることにより、図2における減衰量A点をそのままでストリップラインの形成面積が減らすことが可能となり、結果的に積層体の体積を減じ、本発明の複合スイッチをより小型化できる。
【0111】
(実施の形態9)
本発明の実施の形態9の複合スイッチについて、図14を参照して説明する。図14は、本発明の複合スイッチにおける、例えば図1に示した、低い周波数信号と高い周波数信号を分波する機能を有する分波回路48の、更に他の実施の形態を示す等価回路図である。図1の実施の形態と同一の要素については同一の番号を付して説明する。
【0112】
第4のストリップラインL4の一端は接点Aに接続され、接点Cを通りアンテナ端子45に接続されている。第4のストリップラインL4と並列に第29のコンデンサC29が接続され、また第4のストリップラインL4の一端は、第7のコンデンサC7を介してアース側に接続されている。さらに、接点Bには第28のコンデンサC28の一端が接続され、第28のコンデンサC28の他端には、第13のコンデンサC6が直列に接続され、接点Cを通りアンテナ端子45に接続されている。また第28のコンデンサC28と第13のコンデンサC6の間は、第9のストリップラインL6と第14のコンデンサC8の直列回路を介してアース側に接続されている。
【0113】
この構成を用いることにより、実施の形態7の回路に比べローパスフィルタ部のストリップラインの長さを減らすことができ、ストリップライン形成面積も減らすことができる。さらに、この構成を用いることにより、図2における減衰量B点がよりいっそう選択性を増すことができ、結果的に低い周波数側の挿入損失特性が向上する。また、高い周波数側の帯域も広く取ることが可能となり、高い周波数側の挿入損失特性も向上する。
【0114】
さらに本実施の形態の回路を誘電体を使用した積層体により構成した場合について、図15を参照して説明する。図15は本発明の実施の形態9における複合スイッチの積層体の分解斜視図である。
【0115】
図15の層(A)には、第1のアース電極11が形成されている。層(B)には、第2、第5、第9、第12のコンデンサのコンデンサ電極12、13、14、15が形成され、層(C)には、第2のアース電極16が形成されている。層(D)、(E)には、第3、第8のストリップラインのストリップライン電極17a、17b、18a,18bが2層に分けて形成されている。層(F)には、第1のストリップラインのストリップライン電極19が形成されている。層(G)には、第3のアース電極20及び第6のストリップラインのストリップライン電極21が形成されており、層(H)には、第7のコンデンサのコンデンサ電極35及び第14のコンデンサのコンデンサ電極24が形成されている。
【0116】
また、図15の層(I)(J)には、第3、第10、第13のコンデンサの一方のコンデンサ電極23a、24a、25aがそれぞれ形成されている。層(J)には、第3、第10、第13のコンデンサの一方のコンデンサ電極23b、24b、25bおよび第29のコンデンサの一方のコンデンサ電極95aがそれぞれ形成されている。層(K)には、第29のコンデンサの他方のコンデンサ電極95bおよび第3、第10のコンデンサのもう一方のコンデンサ電極23c、24cと、第28のコンデンサのコンデンサ電極94がさらに形成されている。層(L)には、第1、第2、第8、第11、第6のコンデンサのコンデンサ電極26a、27a、28、29a、30aの一方が形成され、さらに第2、第4、第7、第9のストリップラインのストリップライン電極31、32、33、34が形成されている。層(M)には、第1、第2、第11、第6のコンデンサのコンデンサ電極26b、27b、29b、30bの一方が形成されいる。層(N)には、第1、第2、第3、第4のダイオードP1、P2、P3、P4及び第1、第2の抵抗R1、R2が実装されている。
【0117】
以上の各層からなる積層体の外観は、図3斜視図と同様であるので、外部電極との接続については、図3を参照し同一の参照番号を用いて説明する。
【0118】
図3における外部電極50nには、コンデンサ電極12が接続され、コンデンサ電極12はアース電極11、16に挟まれアースに接続される。さらに外部電極50nは、ストリップライン電極19の一端に接続され、ストリップライン電極19の他端は、ビアホールを通じてコンデンサ電極26a、コンデンサ電極23a、23c及びダイオードP1のアノード側に接続されている。外部電極50nはコントロール端子の役割をなしており、外部のコントロール回路と接続される。
【0119】
外部電極50fには、コンデンサ電極26aとキャパシタをなすコンデンサ電極26bが接続されている。コンデンサ電極23a,23cに挟まれたコンデンサ電極23bは、ビアホールを通じストリップライン電極31を介してダイオードP1のカソード側と接続されている。
【0120】
外部電極50pには、コンデンサ電極27aが接続され、コンデンサ電極27aとキャパシタをなしているコンデンサ電極27bは、ビアホールを通じダイオードP2のアノードと接続されている。ダイオードP2のカソード側は抵抗R1の一端と接続されており、抵抗R1の他端はビアホールを通じ外部電極50oからアースに接続される。またダイオードP2のカソード側はビアホールを通じコンデンサ電極15と接続され、アース電極11,16を介してアースに接続される。さらに、コンデンサ電極27bは、ビアホールを通じストリップライン電極17a,17bを介してダイオードP1のカソード側と接続されている。ダイオードP1のカソード側は、ビアホールを通じてストリップライン32の一端と接続されており、ストリップライン32の他端はビアホールを通じコンデンサ電極30bと接続されている。また、ダイオードP1のカソード側はビアホールを通じてコンデンサ電極95bと接続されており、コンデンサ電極95bとキャパシタをなしているコンデンサ電極95aは、ビアホールを通じコンデンサ電極30bと接続されている。コンデンサ電極30bとキャパシタをなしている30aは、外部電極50jと接続されている。またストリップライン32の一端にはコンデンサ電極35が接続され、アース電極20を介してアースと接続される。
【0121】
外部電極50lには、コンデンサ電極14が接続され、コンデンサ電極14はアース電極11、16に挟まれアースに接続される。さらに外部電極50lはストリップライン電極21の一端に接続され、ストリップライン電極21の他端は、ビアホールを通じてコンデンサ電極24a、コンデンサ電極24c及びダイオードP3のアノード側に接続されている。外部端子50iは、コントロール端子の役割をなしており、外部のコントロール回路と接続される。外部電極50dには、コンデンサ電極24cとキャパシタをなすコンデンサ電極28が接続されている。コンデンサ電極24a,24cに挟まれたコンデンサ電極24bは、ビアホールを通じストリップライン電極33を介してダイオードP3のカソード側と接続されている。
【0122】
外部電極50bには、コンデンサ電極29bが接続され、コンデンサ電極29bとキャパシタをなしているコンデンサ電極29aは、ビアホールを通じダイオードP4のアノードと接続されている。ダイオードP4のカソード側は抵抗R2の一端と接続されており、抵抗R2の他端は、ビアホールを通じ外部電極50oからアースに接続される。またダイオードP4のカソード側は、ビアホールを通じコンデンサ電極13と接続され、アース電極11,16を介してアースに接続される。さらに、コンデンサ電極29aは、ビアホールを通じストリップライン電極18a,18bを介してダイオードP3のカソード側と接続されている。ダイオードP3のカソード側は、ビアホールを通じてコンデンサ電極94と接続され、コンデンサ電極94はコンデンサ電極25bとキャパシタをなし、コンデンサ電極25bとキャパシタをなしているコンデンサ電極25aは、ビアホールを通じコンデンサ電極30bと接続されている。またコンデンサ電極25bには、ストリップライン34の一端が接続されており、ストリップライン34の他端にはビアホールを通じコンデンサ電極24が接続され、アース電極20を介してアースと接続される。
【0123】
この構成を用いることにより、実施の形態7に比べローパスフィルタ部のストリップラインを減らすことが可能となり、積層構造としたときのストリップライン形成面積も減らすことができ、複合スイッチを小型化できる。さらに、この構成を用いることにより、図2における減衰量B点がよりいっそう選択性を増すことになり、結果的に低い周波数側の挿入損失特性が向上する。また、高い周波数側の帯域も広く取ることが可能となり、高い周波数側の挿入損失特性も向上する。
【0124】
以上の実施の形態で述べた複合スイッチを、携帯電話等、無線通信機器の無線部に使用することにより、回路規模の縮小による小型化が実現でき、機器自体の小型化も寄与することができる。
【0125】
【発明の効果】
以上のように本発明によれば、低い周波数を通過させるローパスフィルタと高い周波数を通過させるハイパスフィルタをアンテナ部に設けることにより、2周波、3周波の送受信信号を伝達することができ、またストリップライン、コンデンサ等を誘電体の積層基板に内蔵することにより、小型の複合スイッチを提供できる。
【図面の簡単な説明】
【図1】本発明の実施の形態1における複合スイッチの回路図
【図2】図1の回路の動作説明のための波形図
【図3】本発明の実施の形態2における複合スイッチの斜視図
【図4】本発明の実施の形態2における複合スイッチの分解斜視図
【図5】本発明の実施の形態3における複合スイッチの回路図
【図6】本発明の実施の形態4における複合スイッチの回路図
【図7】本発明の実施の形態5における複合スイッチの斜視図
【図8】本発明の実施の形態5における複合スイッチの分解斜視図
【図9】本発明の実施の形態6における複合スイッチの回路図
【図10】本発明の実施の形態7における複合スイッチの要素である分波器の回路図
【図11】本発明の実施の形態7における複合スイッチの分解斜視図
【図12】本発明の実施の形態8における複合スイッチの要素である分波器の回路図
【図13】本発明の実施の形態8における複合スイッチの分解斜視図
【図14】本発明の実施の形態9における複合スイッチの要素である分波器の回路図
【図15】本発明の実施の形態9における複合スイッチの分解斜視図
【図16】従来例の複合スイッチの回路図
【符号の説明】
L1 第1のストリップライン
L2 第3のストリップライン
L3 第2のストリップライン
L4 第4のストリップライン
L5 第5のストリップライン
L6 第9のストリップライン
L7 第6のストリップライン
L8 第7のストリップライン
L9 第8のストリップライン
P1 第1のダイオード
P2 第2のダイオード
P3 第3のダイオード
P4 第4のダイオード
15 コントロール端子
36 コントロール端子
41 送信回路側端子
42 受信回路側端子
43 送信回路側端子
44 受信回路側端子
45 アンテナ端子
46a 第1の送受信切換回路
47a 第2の送受信切換回路
48 分波回路
Claims (13)
- 第1の送信回路側端子及び第1の受信回路側端子とアンテナ端子間の信号伝達を選択的に切換える第1の送受信切換回路と、
第2の送信回路側端子及び第2の受信回路側端子と前記アンテナ端子間の信号伝達を選択的に切り換える第2の送受信切換回路と、
前記アンテナ端子と前記第1の送受信切換回路との間に挿入されたローパスフィルタと、
前記アンテナ端子と前記第2の送受信切換回路との間に挿入されたハイパスフィルタとを備えた複合スイッチであって、
前記第1の送受信切換回路は、アノードが前記第1の送信回路側端子に接続されカソードが前記ローパスフィルタに接続された第1のダイオードと、一端が前記第1のダイオードのアノードに接続され他端が第1のコンデンサを介して接地されるとともにコントロール端子に接続された第1のストリップラインと、アノードが前記第1の受信回路側端子に接続されカソードが第2のコンデンサと第1の抵抗の並列回路を介して接地された第2のダイオードと、一端が前記第2のダイオードのアノードに接続され他端が前記ローパスフィルタに接続された第2のストリップラインとを備え、
前記第2の送受信切換回路は、アノードが前記第2の送信回路側端子に接続されカソードが前記ハイパスフィルタに接続された第3のダイオードと、一端が前記第3のダイオードのアノードに接続され他端が第3のコンデンサを介して接地されるとともにコントロール端子に接続された第3のストリップラインと、アノードが前記第2の受信回路側端子に接続されカソードが第4のコンデンサと第2の抵抗の並列回路を介して接地された第4のダイオードと、一端が前記第4のダイオードのアノードに接続され他端が前記ハイパスフィルタに接続された第4のストリップラインとを備え、
前記コントロール端子に印加される電圧により送受信が切り換えられるとともに、前記第1〜第4のストリップライン及び前記第1〜第4のコンデンサを積層基板に内蔵し、前記第1〜第4のダイオード及び前記第1、第2の抵抗を前記積層基板上に実装し、前記第1および第3のストリップラインはそれぞれ送信周波数の波長の整数倍の長さのストリップ電極で構成され、かつ、前記第1および第3のストリップラインは前記第2および第4のストリップラインと重ならないように前記第2および第4のストリップラインの周辺部に配置されており、前記第2のストリップラインと前記第4のストリップラインがともに2層のミアンダ形状を有するストリップライン電極で構成され、前記第2および第4のストリップラインを構成する各層のストリップライン電極は、ミアンダライン形状の長辺方向が互いに直交するようにそれぞれ同一層に配置され、かつ、前記第2および第4のストリップラインを構成する前記各ストリップライン電極は各々前記積層基板内のアース電極で挟まれた同一層に配置され、一方の側の前記アース電極の面積は、前記アース電極が形成された基板の全体面積の一部を占める大きさであることを特徴とする複合スイッチ。 - 前記各送信回路側端子及び受信回路側端子における直流成分をカットする第5〜第9のコンデンサを有し、それらの第5〜第9のコンデンサを前記積層基板に内蔵したことを特徴とする請求項1記載の複合スイッチ。
- 前記第1及び第3のストリップラインをスタブとして用いたことを特徴とする請求項1または2に記載の複合スイッチ。
- 前記第1の送信回路側端子および第2の送信回路側端子にローパスフィルタを備えたことを特徴とする請求項1〜3のいずれかに記載の複合スイッチ。
- 前記第2の受信回路側端子に副切換回路が接続され、前記副切換回路は、アノードが第3の受信回路側端子に接続されカソードが前記第2の受信回路側端子に接続された第5のダイオードと、一端が前記第5のダイオードのアノードに接続され他端が第10のコンデンサを介して接地されるとともにコントロール端子に接続された第5のストリップラインと、アノードが第4の受信回路側端子に接続されカソードが第11のコンデンサを介して接地された第6のダイオードと、一端が前記第6のダイオードのアノードに接続され他端が前記第2の受信回路側端子に接続された第6のストリップラインとを備え、
前記第1〜第6のストリップライン及び前記第1〜第11のコンデンサを複数のアース電極に挟まれた積層基板に内蔵し、前記第1〜第6のダイオードを前記積層基板上に実装したことを特徴とする請求項1記載の複合スイッチ。 - 前記各送信回路側端子及び受信回路側端子における直流成分をカットする第5〜第9、第12及び第13のコンデンサを有し、それらの第5〜第9、第12及び第13のコンデンサを前記積層基板に内蔵したことを特徴とする請求項5記載の複合スイッチ。
- 前記第1及び第3のストリップラインをスタブとして用いたことを特徴とする請求項5または6に記載の複合スイッチ。
- 前記第1の送信回路側端子および第2の送信回路側端子にローパスフィルタを備えたことを特徴とする請求項5〜7のいずれかに記載の複合スイッチ。
- 前記ローパスフィルタと前記ハイパスフィルタは、低域周波数信号と高域周波数信号を分波させる分波器として動作し、
低域周波数信号用の前記第1の送受信切換回路と前記アンテナ端子間に挿入された前記ローパスフィルタは、前記第1の送受信切換回路と前記アンテナ端子間を接続する第7のストリップラインと、前記第7のストリップラインの前記第1の送受信切換回路側の一端を接地する第8のストリップラインと第14のコンデンサの直列回路とを備え、
高域周波数信号用の前記第2の送受信切換回路と前記アンテナ端子間に挿入された前記ハイパスフィルタは、前記第2の送受信切換回路と前記アンテナ端子間を接続する第15のコンデンサと、前記第15のコンデンサの前記第2の送受信切換回路側の一端を接地する第9のストリップラインと第14のコンデンサの直列回路とを備えたことを特徴とする請求項1〜3のいずれかに記載の複合スイッチ。 - 前記ハイパスフィルタにおける前記第15のコンデンサと前記第2の送受信切換回路の間に、第16のコンデンサを挿入したことを特徴とする請求項9記載の複合スイッチ。
- 前記ローパスフィルタと前記ハイパスフィルタは、低域周波数信号と高域周波数信号を分波させる分波器として動作し、
低域周波数信号用の前記第1の送受信切換回路と前記アンテナ端子間に挿入された前記ローパスフィルタは、前記第1の送受信切換回路と前記アンテナ端子間を接続する第7のストリップラインと、前記第7のストリップラインと並列に接続された第17のコンデンサと、前記第7のストリップラインの前記第1の送受信切換回路側の一端を接地する第14のコンデンサとを備え、
高域周波数信号用の前記第2の送受信切換回路と前記アンテナ端子間に挿入された前記ハイパスフィルタは、前記第2の送受信切換回路と前記アンテナ端子間を接続する第15のコンデンサと、前記第15のコンデンサの前記第2の送受信切換回路側の一端を接地する第9のストリップラインと第14のコンデンサの直列回路とを備えたことを特徴とする請求項5〜7のいずれかに記載の複合スイッチ。 - 前記ハイパスフィルタにおける前記第15のコンデンサと前記第2の送受信切換回路の間に、第16のコンデンサを挿入した請求項11記載の複合スイッチ。
- 請求項1〜12のいずれかに記載の複合スイッチにより、送受信機とアンテナ間の送受信信号の伝達を切換えるように構成したことを特徴とする無線通信機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21524699A JP3578671B2 (ja) | 1999-07-29 | 1999-07-29 | 複合スイッチ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21524699A JP3578671B2 (ja) | 1999-07-29 | 1999-07-29 | 複合スイッチ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001044885A JP2001044885A (ja) | 2001-02-16 |
JP3578671B2 true JP3578671B2 (ja) | 2004-10-20 |
Family
ID=16669145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21524699A Expired - Fee Related JP3578671B2 (ja) | 1999-07-29 | 1999-07-29 | 複合スイッチ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3578671B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100902296B1 (ko) * | 2001-08-10 | 2009-06-10 | 히타치 긴조쿠 가부시키가이샤 | 멀티 밴드 안테나 스위치 회로 및 이들을 사용한 적층 모듈 복합 부품과 통신 기기 |
CN1494771A (zh) * | 2001-10-24 | 2004-05-05 | ���µ�����ҵ��ʽ���� | 高频复合开关模块和用它的通信终端 |
US6975841B2 (en) * | 2001-11-12 | 2005-12-13 | Matsushita Electric Industrial Co., Ltd. | Diplexer, and high-frequency switch and antenna duplexer using the same |
ATE488053T1 (de) | 2002-01-31 | 2010-11-15 | Hitachi Metals Ltd | Schaltnetzwerk und zusammengesetzter hochfrequenzteil |
JP2005130060A (ja) * | 2003-10-22 | 2005-05-19 | Ngk Spark Plug Co Ltd | 高周波スイッチ |
WO2006035783A1 (ja) * | 2004-09-30 | 2006-04-06 | Murata Manufacturing Co., Ltd. | 高周波スイッチおよびその製造方法 |
JP3841097B2 (ja) * | 2004-09-30 | 2006-11-01 | 株式会社村田製作所 | 高周波スイッチの製造方法 |
DE102005046452B4 (de) | 2005-09-28 | 2021-02-25 | Snaptrack, Inc. | Multiband-Schaltung |
-
1999
- 1999-07-29 JP JP21524699A patent/JP3578671B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001044885A (ja) | 2001-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4336931B2 (ja) | 高周波スイッチモジュール | |
EP1659656B1 (en) | Composite high frequency component and mobile communication apparatus including the same | |
US6867662B2 (en) | High-frequency switch, laminated high-frequency switch, high-frequency radio unit, and high-frequency switching method | |
JP3751178B2 (ja) | 送受信機 | |
JP4007323B2 (ja) | 高周波複合スイッチモジュールおよびそれを用いた通信端末 | |
CN103888095B (zh) | 双工器和多工器 | |
JPH02166802A (ja) | 積分型移相回路網を具備するセラミックフィルタ及び該セラミックフィルタを使用するデェプレクス回路網及び無線機 | |
WO2001045285A1 (fr) | Composant composite, haute frequence, de commutation | |
JP4221205B2 (ja) | ダイプレクサ並びにそれを用いた高周波スイッチ | |
JP3578671B2 (ja) | 複合スイッチ | |
JP2002118486A (ja) | 高周波複合スイッチモジュール | |
JP3617399B2 (ja) | 高周波スイッチ | |
JP4378703B2 (ja) | 高周波回路部品 | |
JP3838386B2 (ja) | 複合スイッチ | |
JPH11127052A (ja) | 複合フィルタ及びそれを用いた無線装置 | |
JP4130288B2 (ja) | トリプルバンド携帯電話用フロントエンドモジュール | |
JP2004023188A (ja) | 誘電体デュプレクサー | |
JP3920620B2 (ja) | アンテナスイッチモジュール | |
JPH11145771A (ja) | 複合フィルタ及びそれを用いた無線装置 | |
JPH1197962A (ja) | 高周波部品 | |
JP3838438B2 (ja) | 複合スイッチ回路部品 | |
JP3871156B2 (ja) | 複合スイッチ回路部品 | |
JP2004304506A (ja) | デュアルバンド用送受信機 | |
JP2002252567A (ja) | 周波数分波回路、およびマルチバンドアンテナスイッチ積層モジュール複合部品 | |
JP2001345663A (ja) | 信号分離装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040713 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070723 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |