JP3573080B2 - Voltage generation circuit, timepiece and electronic device including the same - Google Patents

Voltage generation circuit, timepiece and electronic device including the same Download PDF

Info

Publication number
JP3573080B2
JP3573080B2 JP2000302648A JP2000302648A JP3573080B2 JP 3573080 B2 JP3573080 B2 JP 3573080B2 JP 2000302648 A JP2000302648 A JP 2000302648A JP 2000302648 A JP2000302648 A JP 2000302648A JP 3573080 B2 JP3573080 B2 JP 3573080B2
Authority
JP
Japan
Prior art keywords
electrically connected
circuit
power supply
supply line
constant voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000302648A
Other languages
Japanese (ja)
Other versions
JP2002111006A (en
Inventor
忠雄 門脇
雅幸 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000302648A priority Critical patent/JP3573080B2/en
Publication of JP2002111006A publication Critical patent/JP2002111006A/en
Application granted granted Critical
Publication of JP3573080B2 publication Critical patent/JP3573080B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Electrical Variables (AREA)
  • Electric Clocks (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）構造の電界効果トランジスタを含む電圧発生回路、これを備えた時計及び電子機器に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】
近年の集積化技術、通信技術などの進歩により、携帯電話や情報端末といった各種電子機器の携帯化が進み、これらに内蔵される半導体集積回路、ＩＣ（半導体装置）には一層の低消費電力化が要求されている。
【０００３】
例えば、ウォッチ（腕時計）の場合、環境への配慮から一次電池を使わないものが増え、自動巻き、太陽電池や熱電効果などによって自己発電した電力を二次電池に蓄えて、モータや内蔵する制御用ＩＣの電源として用いるものがある。最近では、ゼンマイにより機械的に針を動かすとともに、同時に水晶振動子や内蔵する制御用ＩＣのための発電を行って、水晶時計レベルの正確な時間を保証するものが実用化されつつある。この場合、内蔵される制御用ＩＣに許容される動作電圧及び動作電流の上限は、それぞれ例えば０．５ボルト（［Ｖ］）、５０ナノ・アンペア（［ｎＡ］）とされる。
【０００４】
一般的に、上述した制御用ＩＣは、金属酸化膜半導体（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：以下、ＭＯＳと略す。）トランジスタにより構成される。この制御用ＩＣの消費電力を低減するためには、内蔵するＭＯＳトランジスタの寄生容量の低減は言うまでもないが、消費電力が動作電圧（電源電圧）の２乗に比例するため、動作電圧を低下させることが最も効果的である。
【０００５】
ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）構造のデバイスは、接合容量の低減と、低閾値電圧による動作電圧の低下とを可能にするという特徴を有し、上述したような超低消費電力による動作が要求される各種回路を実現する技術として注目されている。
【０００６】
ウォッチ用ＩＣの場合、外付けされた水晶振動子が接続された水晶発振回路、発振出力の分周やタイミング制御を行う回路をＳＯＩ構造のＭＯＳ電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：以下、ＦＥＴと略す。）により構成することによって、著しい低消費電流動作、低定電圧動作が可能となる。
【０００７】
しかしながら、発振回路に供給される電圧が低いと、発振動作自体に時間がかかってしまう。一方、発振回路に供給される電圧が高いと、発振開始が早くなるものの、発振動作自体に消費される電力がますます多くなる。
【０００８】
そこで、通常、電源投入時に発振回路に供給する電圧には高い電圧を印加し、ある程度発振が開始して、発振出力を検出すると、発振回路に供給する電圧を動作下限電圧として規定される回路動作停止電圧ぎりぎりになるように低くする。これにより、迅速な発振開始と、低消費電力化との両立を図る。
【０００９】
ＳＯＩ構造のデバイスの場合、ボディ部がフローティング状態とされたフローティングボディ型のデバイスにより構成された回路を用いることによって、ボディ部に蓄積されたキャリアの影響である基板浮遊効果により、閾値が変化するため、低電圧による動作が可能となり、さらに低消費電力化を図ることができる。
【００１０】
ところが、フローティングボディ型のデバイスに対して急激に供給電圧を変化させる場合、ボディ部に蓄積されたキャリアの放電に時間がかかり、そのＤＣ特性に履歴効果が存在する。
【００１１】
したがって、上述したようなウォッチ用ＩＣにおいて、発振回路からの発振出力がフローティングボディ型のＳＯＩ構造のデバイスにより構成される回路に供給された場合、当該回路を介して発振開始が検出されたとして、高電圧から低電圧に急激に切り替えると、履歴効果により、本来動作する動作電圧において、回路が動作停止してしまうことがある。そのため、切り替える低定電圧値として動作下限電圧ぎりぎりに設定することが困難であり、消費電力の増大を受け入れざるを得なかった。
【００１２】
そこで本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、履歴効果を有するＳＯＩ構造のデバイスに対して発振出力を行う発振回路に動作下限電圧ぎりぎりの動作電圧を供給可能な電圧発生回路、これを備えた時計及び電子機器を提供することにある。
【００１３】
【課題を解決するための手段】
上記課題を解決するために本発明は、第１の電位を供給する第１の電源線と、前記第１の電位よりも低い第２の電位を供給する第２の電源線と、前記第１及び第２の電源線に電気的に接続され、構成要素としてのトランジスタの少なくとも一部は、ボディ領域とソース領域とが電気的に接続された部分空乏型のＳＯＩ構造の電界効果トランジスタからなる定電圧発生回路と、前記定電圧発生回路によって発生される、前記第１及び第２の電位のいずれか一方を基準とした定電圧を供給するための第３の電源線と、前記第１及び第３の電源線に電気的に接続され、構成要素としてのトランジスタの少なくとも一部は、ボディ領域が電気的にフローティング状態である部分空乏型のＳＯＩ構造の電界効果トランジスタからなる監視回路と、を含み、前記定電圧発生回路は、所与の制御信号に応じた値の前記定電圧を発生し、前記監視回路は、ボディ領域が電気的にフローティング状態である部分空乏型のＳＯＩ構造の電界効果トランジスタにより構成される所与の動作回路を介して発振回路の発振出力を監視し、その監視結果として前記制御信号を生成するものであることを特徴とする。
【００１４】
ここで、定電圧発生回路は第１及び第２の電源線に供給される第１及び第２の電位の電位差を動作電圧として、定電圧を発生する。このような定電圧発生回路を構成するトランジスタの少なくとも一部は、ボディ領域とソース領域とが電気的に接続された部分空乏型のＳＯＩ構造の電界効果トランジスタからなるものであって、回路全体がこのようなソースタイ型の部分空乏型のＳＯＩ構造の電界効果トランジスタにより構成されていることが望ましい。
【００１５】
また、動作回路は、第１及び第２の電位のいずれか一方を基準として定電圧発生回路によって発生される定電圧で、好ましくは超低電圧で動作するように、その少なくとも一部がボディ領域が電気的にフローティング状態とされた部分空乏型のＳＯＩ構造の電界効果トランジスタからなるものであって、回路全体がこのようなフローティングボディ型の部分空乏型のＳＯＩ構造の電界効果トランジスタにより構成されていることが望ましい。
【００１６】
すなわち本発明によれば、高い電圧が印加される可能性がある第１及び第２の電源線に接続された定電圧発生回路を、部分空乏化状態のボディ領域とソース領域とが電気的に接続されたＳＯＩ構造の電界効果トランジスタにより構成し、動作回路に対して、第１及び第３の電源線により定電圧発生回路によって発生された定電圧を供給するようにしている。定電圧発生回路は、超低定電圧を発生することができれば、動作回路をボディ領域がフローティング状態のＳＯＩ構造の電界効果トランジスタにより構成することで、超低消費電力動作が可能な半導体集積回路を提供することができる。
【００１７】
なお、動作回路としては、論理動作を行うディジタル回路が適している。一般に、半導体集積回路のほとんどの部分は論理動作を行うディジタル回路部分である場合、上述したように超低定電圧動作が可能なフローティングボディ型のＳＯＩ構造の電界効果トランジスタを採用することで、効果的に超低消費電力化を図ることができる。
【００１８】
本発明によれば、履歴効果を有するものより低電圧で動作するフローティングボディ型のＳＯＩ構造のＭＯＳＦＥＴにより構成される分周回路などの動作回路を介した発振出力を監視し、その監視結果に基づいて、段階的に定電圧発生手段が発生する定電圧値を変化させることができるようになるので、動作電圧が急激に変化させることがなくなり、動作回路を構成するＭＯＳＦＥＴの閾値に依存する回路動作停止電圧ＶＳＴＯぎりぎりに最終的に発振回路を動作させる低定電圧値を設定することができる。したがって、発振回路の迅速な発振開始と、超低消費電力化との両立を図ることができる。
【００１９】
また本発明は、前記監視回路は、前記電源投入時からの時間経過を監視し、前記時間経過にしたがって前記定電圧の値を段階的に所与の第１の電圧値に近付けていくように前記制御信号を生成するものであることを特徴とする。
【００２０】
これにより、製造条件に依存せずに、所与の発振条件を満たした場合に段階的に第１の電圧値に近付けるように定電圧を変化させるようにしたので、閾値制御が難しいばあいであっても回路動作停止電圧ＶＳＴＯぎりぎりの低電圧値を発振回路に供給することができるようになり、さらに低消費電力化と、迅速な発振開始とを効果的に図ることができる。
【００２１】
また本発明は、前記監視回路は、前記発振回路の発振出力のパルスをカウントし、前記カウント結果に基づいて前記定電圧の値を段階的に所与の第１の電圧値に近付けていくように前記制御信号を生成するものであることを特徴とする。
【００２２】
これにより、設計時に、段階的に変化させる時間が既知である場合には、発振出力を監視する監視回路により、電源投入時から所与の時間の経過するたびに段階的に定電圧を変更させるようにすることで、構成を簡素化することができ、回路の簡素化と低コスト化とを図ることができる。
【００２３】
また本発明は、前記定電圧生成回路は、一端が前記第２の電源線に電気的に接続された第１の定電流源と、一端が前記第１の電源線に電気的に接続された第２の定電流源と、ボディ領域が前記第１の電源線に電気的に接続されたソース領域に電気的に接続され、ゲート電極及びドレイン領域が前記第１の定電流源の他端に電気的に接続されたＳＯＩ構造の第１のＰチャネル型電界効果トランジスタと、一方が前記第１のＰチャネル型電界効果トランジスタのゲート電極に電気的に接続され、他方が前記第２の定電流源の他端に電気的に接続された差動対コンパレータ回路と、ボディ領域がソース領域に電気的に接続され、ゲート電極及びドレイン領域が前記第２の定電流源の他端に電気的に接続された１又は複数のＳＯＩ構造の第１のＮチャネル型電界効果トランジスタと、ゲート電極が差動対コンパレータ回路の差動出力のうち前記第１のＰチャネル型電界効果トランジスタのゲート電極に電気的に接続された方の差動出力に接続され、ボディ領域及びソース領域が前記第２の電源線に電気的に接続され、ドレイン領域が前記定電圧を供給するための第３の電源線に電気的に接続された第２のＮチャネル型電界効果トランジスタと、ドレイン領域が前記第１のＮチャネル型電界効果トランジスタそれぞれのソース領域に電気的に接続され、ボディ領域がそれぞれのソース領域に電気的に接続され、ゲート電極に前記所与の制御信号が供給され、前記ソース領域が前記第３の電源線に電気的に接続された１又は複数のＳＯＩ構造の第２のＮチャネル型電界効果トランジスタと、を含むことを特徴とする。
【００２４】
また本発明は、前記定電圧生成回路は、一端が前記第２の電源線に電気的に接続された第１の定電流源と、一端が前記第１の電源線に電気的に接続された第２の定電流源と、ボディ領域がソース領域に電気的に接続され、ゲート電極及びドレインが前記第１の定電流源の他端に電気的に接続された１または複数のＳＯＩ構造の第１のＰチャネル型電界効果トランジスタと、それぞれのボディ領域が前記第１の電源線に電気的に接続されたソース領域に電気的に接続され、それぞれのドレイン領域が前記第１のＰチャネル型電界効果トランジスタそれぞれのソース領域に接続され、それぞれのゲート電極に前記所与の制御信号が供給される１又は複数のＳＯＩ構造の第２のＰチャネル型電界効果トランジスタと、一方が前記第１のＰチャネル型電界効果トランジスタのゲート電極に電気的に接続され、他方が前記第２の定電流源の他端に電気的に接続された差動対コンパレータ回路と、ボディ領域がソース領域に接続され、ゲート電極及びドレイン領域が前記第２の定電流源の他端に電気的に接続され、前記ソース領域が前記定電圧を供給するための前記第３の電源線に電気的に接続されたＳＯＩ構造の第１のＮチャネル型電界効果トランジスタと、ゲート電極が差動対コンパレータ回路の差動出力のうち前記第１のＰチャネル型電界効果トランジスタのゲート電極に接続された方の差動出力に電気的に接続され、ボディ領域及びソース領域が前記第２の電源線に電気的に接続され、ドレイン領域が前記第１のＮチャネル型電界効果トランジスタのソース領域と電気的に接続された第２のＮチャネル型電界効果トランジスタと、を含むことを特徴とする。
【００２５】
このように、ボディタイ型のＳＯＩ構造のＭＯＳＦＥＴにより、段階的に供給する定電圧値を変更可能な定電圧発生回路を構成することができるので、回路の簡素化と、発生される低定電圧値の精度良い制御が可能となる。
【００２６】
また本発明は、前記定電圧生成回路は、一端が前記第２の電源線に電気的に接続された第１の定電流源と、一端が前記第１の電源線に電気的に接続された第２の定電流源と、ボディ領域が前記第１の電源線に電気的に接続されたソースに電気的に接続され、ゲート電極及びドレイン領域が前記第１の定電流源の他端に電気的に接続されたＳＯＩ構造の第１のＰチャネル型電界効果トランジスタと、一方が前記第１のＰチャネル型電界効果トランジスタのゲート電極に電気的に接続され、他方が前記第２の定電流源の他端に電気的に接続された差動対コンパレータ回路と、ボディ領域がソース領域に電気的に接続され、ゲート電極及びドレイン領域が前記第２の定電流源の他端に電気的に接続され、前記ソース領域が前記定電圧を供給するための前記第３の電源線に電気的に接続された１又は複数のＳＯＩ構造の第１のＮチャネル型電界効果トランジスタと、を含み、前記第１の定電流源の定電流値を変化させることによって、前記定電圧の値を段階的に所与の第１の電圧値に近付けていくようにしたものであることを特徴とする。
【００２７】
また本発明は、前記第２の定電流源の定電流値を変化させることによって、前記定電圧の値を段階的に所与の第１の電圧値に近付けていくようにしたものであることを特徴とする。
【００２８】
このように、ボディタイ型のＳＯＩ構造のＭＯＳＦＥＴに構成するとともに、定電流源が発生する定電流値を変更するようにして段階的に供給する定電圧値を変更可能な定電圧発生回路を構成することができるので、回路の簡素化と、発生される低定電圧値の精度良い制御が可能となる。
【００２９】
また本発明は、前記発振回路は、水晶発振器であることを特徴とする。
【００３０】
本発明によれば、水晶発振振動子の発振出力を得る水晶発振器に対して供給する定電圧を段階的に変更するようにしたので、動作電圧や周波数に依存しない安定した発振出力を、より迅速かつ、低消費電力で得ることができる。
【００３１】
また本発明は、上記いずれか記載の電圧発生回路を含む時計であることを特徴とする。
【００３２】
これにより、上述した迅速な発振開始と超低消費電力動作が可能な時計を提供することができる。
【００３３】
また本発明は、上記いずれか記載の電圧発生回路を含む電子機器であることを特徴とする。
【００３４】
これにより、上述した迅速な発振開始と超低消費電力動作で、バッテリの長寿命化を図る電子機器を提供することができる。
【００３５】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。
【００３６】
１． ウォッチ用ＩＣ
本実施形態の電圧発生回路は、ＳＯＩ構造のＭＯＳＦＥＴにより構成されたウォッチ用ＩＣに含まれる。ウォッチ用ＩＣは、時計体の針の動きを監視し、監視結果に応じて適切なタイミングで時計体に供給するように、発振回路の発振出力の分周信号のタイミングを制御する。本実施形態の電圧発生回路は、この発振回路に供給される動作電圧の制御を行う。
【００３７】
１．１ 構成
図１に、本実施形態の電圧発生回路を含むＳＯＩ構造のＭＯＳＦＥＴにより構成されたウォッチ用ＩＣの構成の一例を示す。
【００３８】
ウォッチ用ＩＣは、線形動作が必要なアナログ回路部１００と、論理動作を行うディジタル回路部１１０とを含む。
【００３９】
アナログ回路部１００は、定電圧発生回路（Ｖｏｌｔａｇｅ Ｒｅｇｕｌａｔｏｒ）１０２、発振回路（Ｏｓｃｉｌｌａｔｏｒ）１０４、検出回路（Ｄｅｔｅｃｔｏｒ）１０６を含む。
【００４０】
ディジタル回路部１１０は、分周回路（Ｄｉｖｉｄｅｒ）１１２、制御回路（Ｃｏｎｔｒｏｌｌｅｒ）１１４、監視回路１１６を含む。
【００４１】
アナログ回路部１００は、第１の電源線ＶＤＤと、第２の電源線ＶＳＳが接続されている。
【００４２】
アナログ回路部１００の定電圧発生回路１０２には、第１の電源線ＶＤＤと第２の電源線ＶＳＳが接続されている。この定電圧発生回路１０２は、第１の電源線ＶＤＤと第２の電源線ＶＳＳとの間の電位差を動作（電源）電圧として、第１の電源線ＶＤＤの電位を基準として所与の低定電圧を発生することができるようになっている。この低定電圧は、第１の電源線ＶＤＤと電源線１２０とにより、回路各部に供給される。
【００４３】
発振回路１０４、検出回路１０６は、第１の電源線ＶＤＤと、電源線１２０とが接続され、この両電源線の電位差を動作（電源）電圧として動作する。
【００４４】
ディジタル回路１１０の分周回路１１２、制御回路１１４、監視回路１１６は、第１の電源線ＶＤＤと、電源線１２０とが接続され、この両電源線の電位差を動作（電源）電圧として動作する。
【００４５】
このようなウォッチ用ＩＣは、第１の電源線ＶＤＤが接地レベルにあるものとすると、定電圧発生回路１０２には、ＩＣ外部から第２の電源線ＶＳＳを介して、外部電圧が供給されるようになっている。
【００４６】
１．１．１ アナログ回路部
本実施形態のアナログ回路部１００は、第２の電源線ＶＳＳを介して外部電源電圧が供給される定電圧発生回路１０２と、この定電圧発生回路１０２による超低定電圧が供給されない外部回路からの信号を受け付ける検出回路１０６の一部のＭＯＳＦＥＴには、それぞれボディタイ型部分空乏（Ｐａｒｔｉａｌｌｙ−Ｄｅｐｌｅｔｅｄ：以下、ＰＤと略す。）型のＳＯＩ構造のＭＯＳＦＥＴを採用している。これにより、ボディ領域の基板浮遊効果を抑えて、バルク型と同レベルのアナログ特性を得ることができる。
【００４７】
さらに本実施形態では、発振回路１０４の発振インバータも、それぞれボディタイ型のＰＤ型のＳＯＩ構造のＭＯＳＦＥＴにより構成するようにしている。これは、特に発振回路の場合には、周波数依存性や電圧依存性を有しないアナログ特性が必要とされるからである。すなわち、発振回路１０４を、ボディタイ型のＰＤ型のＳＯＩ構造のＭＯＳＦＥＴを採用して、超低定電圧で動作させることにより、低消費電力動作と発振開始の迅速化とを図ることができる。
【００４８】
また、検出回路１０６において、定電圧発生回路１０２による超低定電圧が供給されない外部からの信号のインタフェース部分以外は、フローティングボディ型で構成することで、より一層の低消費電力動作を図ることができる。
【００４９】
このようなアナログ回路１００は、さらに定電流を供給し、定電流駆動とすることによって、動作電流を抑えるとともに、ＭＯＳＦＥＴの動作電流を１ｎＡ程度のサブスレッショルド領域で動作させている。これにより、低消費電流動作、定電圧動作を確保する。
【００５０】
特に、発振回路１０４の発振インバータには、Ｐチャネル型及びＮチャネル型のＳＯＩ構造のＭＯＳＦＥＴに対し、選択的に不純物をドーピングして、アナログ回路部１００の他のＭＯＳＦＥＴの閾値よりさらに低く制御することによって、発振回路１０４の低定電圧動作をも確保することができる。
【００５１】
１．１．２ ディジタル回路部
ディジタル回路部１１０は、論理的な動作が行われる論理回路であって、ウォッチ用ＩＣ内で、通常、最も素子数が多く回路のほとんどを占める。
【００５２】
本実施形態では、この分周回路１１２、制御回路１１４、監視回路１１６などのディジタル回路部１１０は、フローティングボディ型のＰＤ型ＳＯＩ構造のＭＯＳＦＥＴから構成される。
【００５３】
フローティングボディ型を採用することにより、デザインルール上最小のサイズのＭＯＳＦＥＴを実現することができ、接合容量の低減を理想的に行うことができる。
【００５４】
また、フローティングボディ型のＰＤ型ＳＯＩ構造のＭＯＳＦＥＴを採用することにより、ボディ領域の基板浮遊効果を積極的に利用して、ＤＣ動作時の閾値に対して、実動作（ＡＣ動作）時の閾値をさらに下げることができ、ウォッチ用ＩＣの大部分を占めるディジタル回路部１１０の低電圧駆動を実現することができる。これにより、効果的に超低消費電力化を図ることができる。そのため、ディジタル回路部１１０には、定電圧発生回路１０２により、フローティングボディ型のＰＤ型ＳＯＩ構造のＭＯＳＦＥＴにおいて上述した基板浮遊効果を積極的に利用するために必要な超低定電圧を供給するようにしている。
【００５５】
１．２ 回路の概要
定電圧発生回路１０２は、所与の低定電圧を発生して回路各部に供給する。
【００５６】
発振回路１０４は、外付けされた３２ＫＨｚの水晶振動子１３０から、３２ＫＨｚの発振出力を取り出し、ディジタル回路部１１０に供給する。
【００５７】
ディジタル回路部１１０では、分周回路１１２により発振回路１０４からの発振出力が順次分周されて、例えば０．１Ｈｚの分周信号が生成される。
【００５８】
一方、検出回路１０６は、動作状態通知信号端子１３４から入力される図示しない時計体の動作状態を示す各種通知信号を検出し、その検出結果信号１３６をディジタル回路１１０の制御回路１１４に出力する。
【００５９】
制御回路１１４は、検出回路１０６からの検出結果信号１３６の示す結果に応じて、分周回路１１２から出力された分周信号１３２の出力タイミングなどを制御する。これにより、例えば検出回路１０６によって動作状態通知信号端子１３４からの各種通知信号により図示しない時計体の針の動きを監視し、制御回路１１４により正確なタイミングのクロック信号１３８を生成及び供給し、図示しない時計体に対して運針制御を行うことができる。
【００６０】
監視回路１１６は、制御回路１１４によって制御されて出力されたクロック信号１３８を監視して発振出力の周波数などから所与の発振条件が満たされたか否かを検出するとともに、制御信号１４０を定電圧発生回路１０２に対して供給するようになっている。
【００６１】
制御信号１４０は、クロック信号１３８の発振出力が所与の発振条件を満たしたときからの時間経過、或いは電源投入後クロック信号１３８のパルスのカウント結果から、所与の時間経過にともない、定電圧発生回路１０２によって電源線１２０に供給される定電圧値が、回路動作停止電圧として規定されている目標電圧値ぎりぎりに近付けていくように制御すべく生成される。
【００６２】
定電圧発生回路１０２は、この制御信号１４０によって指示される定電圧値を生成し、電源線１２０に供給する。
【００６３】
すなわち本実施形態の電圧発生回路は、監視回路１１６により制御回路１１４から出力されるクロック信号を監視し、その監視結果に応じて定電圧発生回路１０２を制御して、電源線１２０に供給される定電圧値を制御することができるようになっている。
【００６４】
１．３ 本実施形態の電圧発生回路
本実施形態の電圧発生回路は、制御回路１１４から出力制御されるクロック信号の監視結果に基づいて制御信号１４０を生成する監視回路１１６と、この制御信号１４０に応じた定電圧値を発生する定電圧発生回路１０２とを含む。
【００６５】
図２に、本実施形態の定電圧発生回路１０２の構成要部の一例を示す。
【００６６】
本実施形態の定電圧発生回路１０２に含まれるＰチャネル型及びＮチャネル型のＰＤ型ＳＯＩ構造のＭＯＳＦＥＴは、全てボディタイ型で、ボディ領域はソース領域に接続されている。
【００６７】
この定電圧発生回路１０２は、差動対のコンパレータ回路２００を含む。
【００６８】
この差動対のコンパレータ回路２００は、定電流源２０２、Ｐチャネル型ＭＯＳＦＥＴ２０４、２０６、負荷側のＮチャネル型ＭＯＳＦＥＴ２０８、２１０を含む。
【００６９】
差動対のコンパレータ回路２００は、一端が接地（第１の電源線ＶＤＤに接続）された定電流源２０２の他端に、Ｐチャネル型ＭＯＳＦＥＴ２０４、２０６のソース端子が接続されている。
【００７０】
Ｐチャネル型ＭＯＳＦＥＴ２０４、２０６のドレイン端子は、それぞれ負荷側のＮチャネル型ＭＯＳＦＥＴ２０８、２１０のドレイン端子と接続されている。
【００７１】
負荷側のＮチャネル型ＭＯＳＦＥＴ２０８、２１０のゲート端子は互いに接続され、Ｎチャネル型ＭＯＳＦＥＴ２１０のゲート端子とドレイン端子は接続されている。これにより、負荷側にミラー回路が構成される。
【００７２】
また、Ｐチャネル型ＭＯＳＦＥＴ２１２のソース端子は接地（第１の電源線ＶＤＤに接続）され、ゲート端子とドレイン端子とが接続されている。このゲート端子及びドレイン端子は、ノードＰに接続される。ノードＰは、Ｐチャネル型ＭＯＳＦＥＴ２０４のゲート端子と、一端が第２の電源線ＶＳＳに接続された定電流源２１４の他端とに接続されている。
【００７３】
さらに、一端が接地（第１の電源線ＶＤＤに接続）された定電流源２１６の他端が、ノードＰ´に接続されている。ノードＰ´には、Ｐチャネル型ＭＯＳＦＥＴ２０６のゲート端子と、複数のＮチャネル型ＭＯＳＦＥＴ２１８１、２１８２、２１８３、・・・のドレイン端子とが接続されている。
【００７４】
Ｎチャネル型ＭＯＳＦＥＴ２１８１、２１８２、２１８３、・・・のゲート端子とドレイン端子は互いに接続されており、それぞれのソース端子は、ゲート電極に監視回路１０８からの制御信号がそれぞれ接続されたＮチャネル型ＭＯＳＦＥＴ２２４１、２２４２、２２４３、・・・の各ドレイン端子に接続されている。
【００７５】
これらＮチャネル型ＭＯＳＦＥＴ２２４１、２２４２、２２４３、・・・の各ソース端子は、ノードＱに接続されている。
このノードＱは、接地レベル（第１の電源線の電位レベル）を基準として超低定電圧値を出力する出力端子２２０と、Ｎチャネル型ＭＯＳＦＥＴ２２２のドレイン端子とが接続されている。
【００７６】
Ｎチャネル型ＭＯＳＦＥＴ２２２のゲート端子は、Ｐチャネル型ＭＯＳＦＥＴ２０４のドレイン端子及びＮチャネル型ＭＯＳＦＥＴ２０８のドレイン端子に接続されている。Ｎチャネル型ＭＯＳＦＥＴ２２２のソース端子は、第２の電源線ＶＳＳに接続されている。
【００７７】
図３に、本実施形態の監視回路１１６の構成の一例を示す。
【００７８】
本実施形態の監視回路１１６に含まれるＰチャネル型及びＮチャネル型のＰＤ型ＳＯＩ構造のＭＯＳＦＥＴは、全てフローティングボディ型であり、第１の電源線ＶＤＤと定電圧発生回路１０２により低定電圧が供給される電源線１２０との電位差を動作電圧として動作するようになっている。
【００７９】
本実施形態の監視回路１１６は、モニタ回路２５０、タイマ回路２５２、デコーダ回路２５４を含む。
【００８０】
モニタ回路２５０は、制御回路１１４によって制御されて出力されるクロック信号１３８をモニタして、所与の発振条件を満たしたか否か検出することができるようになっている。例えば、クロック信号１３８がある周波数以上となることを発振条件としたとき、モニタ回路２５０は、クロック信号１３８を監視し、その発振条件を満たしたか否かを示す発振条件検出信号２６０をタイマ回路２５２に対して出力する。
【００８１】
タイマ回路２５２は、モニタ回路２５０からの発振条件検出信号２６０によってクロック信号１３８が所与の発振条件を満たした時点から、所与の第１〜第Ｎの時間Ｔ１〜ＴＮ経過ごとに、デコーダ回路２５４に対してタイムアウト信号２６２を出力する。
【００８２】
デコーダ回路２５４は、タイムアウト信号２６２をデコードして、これによって示される時間経過に対応した複数ビットからなる制御信号１４０を生成する。
【００８３】
このようにして生成された制御信号１４０は、対応するビットごとに図２に示すＮチャネル型ＭＯＳＦＥＴ２２４１、２２４２、２２４３、・・・の各ゲート電極に供給されるようになっている。
【００８４】
図４（Ａ）、（Ｂ）に、このような制御信号１４０によって制御される定電圧発生回路１０２が発生する定電圧値の制御結果の一例を示す。
【００８５】
ここで、縦軸に定電圧発生回路１０２によって動作電圧として、フローティングボディ型のＰＤ型ＳＯＩ構造のＭＯＳＦＥＴから構成された動作回路に供給される定電圧値を｜ＶＩＮ｜、横軸を電源投入時からの時間としている。
【００８６】
また、動作回路が動作する下限電圧値として規定される回路動作停止電圧をＶＳＴＯとする。この回路動作停止電圧ＶＳＴＯは、動作回路を構成するＭＯＳＦＥＴの閾値に依存する。
【００８７】
さらに、電源投入時に発振回路の発振をできるだけ速く行うために供給される所与の高電圧値をＶ１、最終的にできるだけ低消費電力動作を行うためにＶＳＴＯぎりぎりに設定される定電圧値をＶ２とする。
【００８８】
従来では、図４（Ａ）に示すように、電源投入時に発振開始をできるだけ早くするために高定電圧値Ｖ１が供給されると、予め決められた時間経過後に、低定電圧値Ｖ２に切り替えられていた。
【００８９】
しかしながら、上述したようにフローティングボディ型のＳＯＩデバイスには、ボディ部に蓄積されたキャリアの影響である基板浮遊効果により、閾値が変化するため、低電圧による動作が可能となり、さらに低消費電力化を図ることができるものの、そのキャリアが蓄積されるボディ部による履歴効果により、動作電圧を急激に切り替えた場合、本来動作する動作電圧において、回路が動作停止してしまうことがある。
【００９０】
これは、回路停止電圧値ＶＳＴＯぎりぎりに、低定電圧値Ｖ２を設定することができないことを意味し、その結果低定電圧値Ｖ２と回路停止電圧値ＶＳＴＯとの差ＶＭを大きくせざるを得ず、本来はもう少し低い電圧まで動作するにもかかわらず高い電圧で動作させることになるため、その分消費電力が大きくなる。
【００９１】
これに対して、本実施形態では図４（Ｂ）に示すように、所与の時間Ｔ１、Ｔ２、・・・、ＴＮごとに段階的に、フローティングボディ型のＳＯＩデバイスに供給する定電圧値を回路停止電圧値ＶＳＴＯに近付けていくようにしたので、上述したような急激な電圧変化による履歴効果の影響をなくすことができる。したがって、回路停止電圧値ＶＳＴＯぎりぎりに、低定電圧値Ｖ２を設定することができるため、低定電圧値Ｖ２と回路停止電圧値ＶＳＴＯとの差ＶＭ´を小さくすることができ、従来と比べて迅速な発振開始と低消費電力化との両立を図ることができる。
【００９２】
このように段階的に定電圧値を切り替えることができる本実施形態における定電圧発生回路１０２は、Ｐチャネル型ＭＯＳＦＥＴ２１２のドレイン端子の電位であるノードＰの電位が、定電流源２１４によって供給される定電流値が流れるように設定される。このノードＰの電位は、上述した差動対のコンパレータ回路２００の一方の入力端子であるＰチャネル型ＭＯＳＦＥＴ２０４のゲート端子に入力される。
【００９３】
差動対のコンパレータ回路２００では、負荷側のミラー回路によって規定される動作電流となるように、Ｐチャネル型ＭＯＳＦＥＴ２０４、２０６が動作する。
【００９４】
Ｎチャネル型ＭＯＳＦＥＴ２２２は、出力制御用トランジスタである。Ｎチャネル型ＭＯＳＦＥＴ２１８１、２１８２、２１８３、・・・はバイアス発生用のＭＯＳＦＥＴで、ドレイン・ソース間に電流を流すことによって、ドレイン・ソース間に所与のバイアスを発生する。Ｎチャネル型ＭＯＳＦＥＴ２２４１、２２４２、２２４３、・・・はドレイン・ソース間に流れる電流をオン、オフさせるスイッチである。
【００９５】
ノードＰ´には、出力制御用Ｎチャネル型ＭＯＳＦＥＴ２２２とＮチャネル型ＭＯＦＥＴ２１８１、２１８２、２１８３、・・・に制御された電位が発生し、このノードＰ´の電位は差動対のコンパレータの、他の一方の入力端子であるＰチャネル型ＭＯＳＦＥＴ２０６のゲート端子に負帰還される。この構成により、差動対Ｐチャネル型ＭＯＳＦＥＴ２０４、２０６と出力制御用Ｎチャネル型ＭＯＳＦＥＴ２２２の動作によりノードＰとノードＰ´は同電位に制御される。
【００９６】
このようにすることによって、出力端子２２０から供給される定電圧ＶＱは、接地レベル（第１の電源線の電位レベル）を基準電位として、Ｐチャネル型ＭＯＳＦＥＴ２１２で発生した電位差ＶＰと、ノードＰ´とノードＱとの電位差との和が出力されることになる。
【００９７】
ここで、監視回路１１６によって生成される制御信号１４０の各ビットが、Ｎチャネル型ＭＯＳＦＥＴ２２４１、２２４２、２２４３、・・・のゲート電極に供給されている。
【００９８】
これにより、ノードＰ´とノードＱとの間に接続されるＮチャネル型ＭＯＳＦＥＴのＷ（ゲート幅）／Ｌ（ゲート長）を変更することができるので、ノードＰ´とノードＱとの間に接続されるＮチャネル型ＭＯＳＦＥＴ２１８１、２１８２、２１８３、・・・を、Ｎチャネル型ＭＯＳＦＥＴ２２４１、２２４２、２２４３、・・・により任意に遮断することによって、ノードＰ´とノードＱとの間に接続されるＭＯＳＦＥＴのＴｒサイズを変更することができる。すなわち、出力端子２２０から供給される定電圧ＶＱは、接地レベル（第１の電源線の電位レベル）を基準電位として、Ｐチャネル型ＭＯＳＦＥＴ２１２で発生した電位差ＶＰと、ノードＰ´とノードＱとに接続されたＮチャネル型ＭＯＳＦＥＴに発生した電圧ＶＮとの和が出力される。
【００９９】
ＭＯＳＦＥＴ２１８１、２１８２、２１８３、・・・のＷ／Ｌをそれぞれ異ならせて形成し、そのいずれか１つ若しくは複数個の接続を選択してノードＰ´とノードＱとの間のバイアス値を制御するようにしても良い。
【０１００】
このように、制御信号１４０によって遮断、若しくは接続すべきＮチャネル型ＭＯＳＦＥＴを変更することで、段階的に定電圧値を変更することができる。
【０１０１】
ところで、回路動作停止電圧ＶＳＴＯは、低電圧が供給される回路を構成するＭＯＳＦＥＴの閾値に依存することから、本実施形態における定電圧発生回路１０２では、定電流値を調整することによって、飽和接続されたＰチャネル型ＭＯＳＦＥＴ２１２のＶｄｓ（ドレイン−ソース間電圧）の値と、飽和接続されたＮチャネル型ＭＯＳＦＥＴ２１８のＶｄｓの値との和を定電圧として出力する。
【０１０２】
したがって、出力端子２２０から供給される定電圧ＶＱは、Ｐチャネル型ＭＯＳＦＥＴ２１２、Ｎチャネル型ＭＯＳＦＥＴ２１８それぞれの閾値ＶｔｈＮ、｜ＶｔｈＰ｜の和に依存した値となる。
【０１０３】
これにより、定電圧発生回路１０２によって発生された低定電圧と、この低定電圧が供給される回路の回路動作停止電圧ＶＳＴＯの温度勾配が等しくなり、動作保証すべき温度範囲において無駄に高い定電圧値を設定することなく、常に回路動作停止電圧ＶＳＴＯよりわずかだけ高い定電圧値を供給することで、低消費電力化を効果的に図ることができる。
【０１０４】
２．構成の他の例
２．１ 定電圧発生回路の構成の他の例
本実施形態における電圧発生回路は、図２に示したように差動対のコンパレータ回路の一方に接続されたＴｒ（トランジスタ）サイズの異なるＮチャネル型ＭＯＳＦＥＴを段階的に選択することで発振回路に供給される定電圧値を段階的に変更するものとして説明したが、これに限定されるものではない。
【０１０５】
図５に、本実施形態の定電圧発生回路の構成要部の他の例を示す。
【０１０６】
この定電圧発生回路に含まれるＰチャネル型及びＮチャネル型のＰＤ型ＳＯＩ構造のＭＯＳＦＥＴも、図２に示した定電圧発生回路１０２と同様に、全てボディタイ型で、ボディ領域はソース領域に接続されている。
【０１０７】
この定電圧発生回路２８０は、基本的に図２に示した定電圧発生回路１０２と同様の構成である。
【０１０８】
しかし定電圧発生回路２８０は、図２に示した定電圧発生回路１０２がノードＰ´とノードＱとの間にＮチャネル型ＭＯＳＦＥＴ２１８１、２１８２、２１８３、・・・、２２４１、２２４２、２２４３、・・・が接続されているのに対してＮチャネル型ＭＯＳＦＥＴ２１８のみが接続されている。また、定電圧発生回路２８０は、図２に示した定電圧発生回路１０２が第１の電源線ＶＤＤとノードＰとの間にＰチャネル型ＭＯＳＦＥＴ２１２が接続されているのに対し、定電圧発生回路２８０は第１の電源線ＶＤＤとノードＰとの間にＰチャネル型ＭＯＳＦＥＴ２１２１、２１２２、２８２１、２８２２が接続されている。
【０１０９】
Ｐチャネル型ＭＯＳＦＥＴ２１２１、２１２２のソース端子それぞれは、ソース端子が第１の電源線ＶＤＤに接続されたＰチャネル型ＭＯＳＦＥＴ２８２１、２８２２それぞれのドレイン端子に接続されている。Ｐチャネル型ＭＯＳＦＥＴ２８２１、２８２２のゲート電極には、監視回路１１６によって生成された制御信号１４０の各ビットが接続されている。
【０１１０】
Ｐチャネル型ＭＯＳＦＥＴ２１２１、２１２２、２１２３、・・・はバイアス発生用のＭＯＳＦＥＴで、ドレイン・ソース間に電流を流すことによって、ドレイン・ソース間に所与のバイアスを発生する。Ｐチャネル型ＭＯＳＦＥＴ２８２１、２８２２、２８２３、・・・はドレイン・ソース間に流れる電流をオン、オフさせるスイッチである。
【０１１１】
ノードＰ´には、出力制御用Ｎチャネル型ＭＯＳＦＥＴ２２２とＮチャネル型ＭＯＦＥＴ２１８に制御された電位が発生し、このノードＰ´の電位は差動対のコンパレータの、他の一方の入力端子であるＰチャネル型ＭＯＳＦＥＴ２０６のゲート端子に負帰還される。この構成により、差動対Ｐチャネル型ＭＯＳＦＥＴ２０４、２０６と出力制御用Ｎチャネル型ＭＯＳＦＥＴ２２２の動作によりノードＰとノードＰ´は同電位に制御される。
【０１１２】
ここでは、ノードＰと第１の電源線ＶＤＤの間に接続されるＰチャネル型ＭＯＳＦＥＴは、２つであるが、３つ以上を同様に接続するようにしても良い。
【０１１３】
このように構成することによって、第１の電源線ＶＤＤとノードＰとの間に接続されるＰチャネル型ＭＯＳＦＥＴのＷ（ゲート幅）／Ｌ（ゲート長）を変更することができるので、第１の電源線ＶＤＤとノードＰとの間に接続されるＰチャネル型ＭＯＳＦＥＴ２１２１、２１２２を、Ｐチャネル型ＭＯＳＦＥＴ２８２１、２８２２により任意に遮断することによって、第１の電源線ＶＤＤとノードＰとの間に接続されるＭＯＳＦＥＴのＴｒサイズを変更することができる。すなわち、出力端子２２０から供給される定電圧ＶＱは、接地レベル（第１の電源線の電位レベル）を基準電位として、第１の電源線ＶＤＤとノードＰとの間の電位差と、ノードＰ´とノードＱとに接続されたＮチャネル型ＭＯＳＦＥＴに発生した電圧ＶＮとの和が出力される。
【０１１４】
ＭＯＳＦＥＴ２１２１、２１２２のＷ／Ｌをそれぞれ異ならせて形成し、そのいずれか１つ若しくは複数個の接続を選択してノードＰのバイアス値を制御するようにしても良い。
【０１１５】
このように、制御信号１４０によって遮断、若しくは接続すべきＰチャネル型ＭＯＳＦＥＴを変更することによっても、段階的に定電圧値を変更することができる。
【０１１６】
さらにまた、本実施形態における電圧発生回路を構成する定電圧発生回路は、図２、図５に示したように差動対のコンパレータ回路の一方に接続されたＮチャネル型ＭＯＳＦＥＴ、Ｐチャネル型ＭＯＳＦＥＴのＴｒサイズを段階的に変更することで発振回路に供給される定電圧値を段階的に変更するものに限定されるものではない。
【０１１７】
この他に、第１の電源線ＶＤＤとノードＰとの間にＰチャネル型ＭＯＳＦＥＴを複数接続しないでＰチャネル型ＭＯＳＦＥＴ２１２のみを設けるとともに、ノードＰ´とノードＱとの間にもＮチャネル型ＭＯＳＦＥＴを複数接続しないでＮチャネル型ＭＯＳＦＥＴ２１８のみを設け、例えば第１の電源線ＶＤＤとノードＰとの間に接続されたＰチャネル型ＭＯＳＦＥＴのバイアス電流を供給する定電流源２１４の定電流値を段階的に変更することでも、出力端子２２０から出力される定電圧値ＶＱを段階的に変更することができる。
【０１１８】
また、ノードＰ´とノードＱとの間に接続されたＮチャネル型ＭＯＳＦＥＴのバイアス電流を供給する定電流源２１６の定電流値を段階的に変更することでも、出力端子２２０から出力される定電圧値ＶＱを段階的に変更することができる。
【０１１９】
例えば、互いに異なる定電流値を発生する複数の定電流源を設けておき、制御信号により択一的に切り替えるようにすることで、定電流値を容易に変更することができる。
【０１２０】
２．２ 監視回路の構成の他の例
本実施形態における電圧発生回路は、発振回路の発振出力が所与の発振条件を満たしたときから段階的にＭＯＳＦＥＴのＴｒサイズを段階的に変更することで発振回路に供給される定電圧値を段階的に変更するものとして説明したが、これに限定されるものではない。
【０１２１】
図６に、本実施形態の監視回路の構成の他の例を示す。
【０１２２】
この監視回路２９０に含まれるＰチャネル型及びＮチャネル型のＰＤ型ＳＯＩ構造のＭＯＳＦＥＴは、全てフローティングボディ型であり、第１の電源線ＶＤＤと定電圧発生回路１０２により低定電圧が供給される電源線１２０との電位差を動作電圧として動作するようになっている。
【０１２３】
監視回路２９０は、カウンタ回路２９２、デコーダ回路２９４を含む。
【０１２４】
カウンタ回路２９２は、制御回路１１４によって制御されて出力されるクロック信号１３８のパルスをカウントする。そして、所与のカウント数に達したとき、そのカウント数に応じたカウントアップ信号２９６をデコーダ回路２９４に対して出力する。
【０１２５】
例えば、クロック信号１３８が、第１のカウント数Ｃ１に達したとき、これに対応するカウントアップ信号をデコーダ回路２９４に出力し、さらにまたクロック信号１３８が、第２のカウント数Ｃ２に達したとき、これに対応するカウントアップ信号をデコーダ回路２９４に出力する。
【０１２６】
デコーダ回路２９４は、カウントアップ信号２９６をデコードして、これによって示されるカウント数に対応した複数ビットからなる制御信号１４０を生成する。
【０１２７】
このようにして生成された制御信号１４０は、対応するビットごとに図２に示すＮチャネル型ＭＯＳＦＥＴ２２４１、２２４２、２２４３、・・・、或いは図５に示すＰチャネル型ＭＯＳＦＥＴ２８２１、２８２２の各ゲート電極に供給されるようになっている。
【０１２８】
なお、各ＭＯＳＦＥＴの閾値制御が精度良く行うことができ、発振開始時間がある程度予測できる場合には、発振出力を全く監視せず、電源投入時から所与の時間経過ごとに段階的に定電圧値を変更するように制御信号１４０を生成するようにしてもよい。
【０１２９】
３． 半導体装置
上述したような本実施形態の電圧発生回路は、シリコンチップなどに実装させて半導体装置を構成することで、従来にない超低消費電力動作を行うことができる。ただし、広義には本実施形態の半導体集積回路は、半導体装置に含まれる。
【０１３０】
図７に、本実施形態の電圧発生回路が内蔵された半導体装置の構成の一例を示す。
【０１３１】
この半導体装置３００は、上述した本実施形態の電圧発生回路を含む電源・クロック生成回路３１０、ＣＰＵ３１２、ＲＡＭ３１４、ＤＭＡ３１６、タイマ回路３１８、シリアルインタフェース回路３２０などが実装されたシリコンチップと、複数の外部端子とを含んで構成される。ＣＰＵ３１２、ＲＡＭ３１４、ＤＭＡ３１６、タイマ回路３１８、シリアルインタフェース回路３２０は、互いにバス３２２で接続されている。
【０１３２】
シリコンチップ内の各回路にはこれら各種外部端子を介して半導体装置外部から入力されたり、当該回路の動作信号がこれら各種外部端子を介して半導体装置外部に出力される。
【０１３３】
本実施形態の半導体装置３００に実装されるシリコンチップは、電源・クロック生成回路３１０の一部がＰＤ型ＳＯＩ構造のＭＯＳＦＥＴのボディタイ型で構成されるとともに、その他のＣＰＵ３１２、ＲＡＭ３１４、ＤＭＡ３１６、タイマ回路３１８、シリアルインタフェース回路３２０のうち少なくとも一部がフローティングボディ型のＰＤ型ＳＯＩ構造のＭＯＳＦＥＴから構成された回路を含むことを特徴としている。
【０１３４】
電源・クロック生成回路３１０は、定電圧発生回路３３０、クロック信号生成回路３３２を含み、定電圧発生回路３３０は電源端子３３４、３３６を介して第１及び第２の電源線に接続された第１及び第２の電源配線３３８、３４０、クロック信号生成回路３３２は第１の電源配線３３８と定電圧発生回路３３０によって発生された低定電圧が供給される低定電圧供給配線３４２とに、それぞれ接続される。
【０１３５】
またクロック信号生成回路３３２は、水晶振動子接続端子３４４、３４６を介して水晶振動子３４８が外付けされ、所与の周波数の発振信号を分周して、クロック信号３５０を出力するとともに、図３若しくは図６に示した監視回路を備え、クロック信号３５０を監視し、その監視結果に基づいて生成された制御信号３５２を定電圧発生回路３３０に対して出力するようになっている。
【０１３６】
定電圧発生回路３３０は、この制御信号３５２に応じて段階的に定電圧値が回路動作停止電圧ＶＳＴＯに近付くように変更し、少なくともクロック信号生成回路３３２において水晶振動子３４８の発振出力を取り出す発振回路部分に供給する。
【０１３７】
フローティングボディ型のＰＤ型ＳＯＩ構造のＭＯＳＦＥＴにより構成された回路は、第１の電源線３３８と低定電圧供給配線３４２とが接続され、クロック信号生成回路３３２によって生成されたクロック信号３５０が供給される。
【０１３８】
このように、上述したように回路の大部分を占める論理回路部分にフローティングボディ型のＰＤ型ＳＯＩ構造のＭＯＳＦＥＴを採用するとともに、これら論理回路部分に基板浮遊効果の影響を低減する低定電圧を供給するようにした。さらに、上述したように、この低定電圧を生成する定電圧発生回路３３０と、発振出力を得るためのクロック信号生成回路部分をＰＤ型ＳＯＩ構造のＭＯＳＦＥＴのボディタイ型で構成するようにした。これにより、製造コストがかからず、超低消費電力動作が可能な半導体装置を提供することができる。
【０１３９】
また、クロック信号３５０の分周回路部分等に履歴効果を有するフローティングボディ型のＳＯＩデバイスが採用されていた場合であっても、段階的に電源投入時から複数の中間電位を経て回路動作停止電圧ＶＳＴＯに近付けることができ、より迅速な発振開始と超低消費電力化を図ることが可能となる。
【０１４０】
なお、クロック信号生成回路３３２の発振出力の分周回路部分は論理動作を行うため、フローティングボディ型のＰＤ型ＳＯＩ構造のＭＯＳＦＥＴを採用することで、さらに低消費電力化を図ることができる。
【０１４１】
４．電子機器
上述したような半導体集積回路、半導体装置を電子機器に適用することにより、電子機器の低消費電力化を図ることができる。これは、本実施形態のウォッチのみならず、種々の携帯型の情報端末装置に適用可能である。
【０１４２】
図８（Ａ）、（Ｂ）に、本実施形態の電子機器のブロック図の一例を示す。
【０１４３】
この電子機器４００は、図８（Ａ）に示すように、超低定電圧とこれに対応したクロック信号を生成する電源・クロック生成回路４１０と、この超低定電圧を動作電圧としてクロック信号にしたがって所与の動作を行う動作回路４２０とを含む。
【０１４４】
電源・クロック生成回路４１０は、定電圧発生回路４１２、クロック信号生成回路４１４を含む。
【０１４５】
定電圧発生回路は、第１の電源線ＶＤＤと第２の電源線ＶＳＳとの間の電位差から超低定電圧を発生し、ボディタイ型のＰＤ型ＳＯＩ構造のＭＯＳＦＥＴで構成されている。
【０１４６】
クロック信号生成回路４１４は、第１の電源線ＶＤＤと定電圧発生回路４１２によって発生された超低定電圧との間の電位差を動作電圧として動作し、外付けされた水晶振動子４１６の発振出力を取り出し、これを分周してクロック信号４１８を生成する。クロック信号生成回路４１４の発振出力を取り出す部分は、ボディタイ型のＰＤ型ＳＯＩ構造のＭＯＳＦＥＴで構成し、フローティングボディ型の分周部分はＰＤ型ＳＯＩ構造のＭＯＳＦＥＴで構成されることが望ましい。
【０１４７】
また、クロック信号生成回路４１４は、図３若しくは図６に示した監視回路を備え、クロック信号４１８を監視し、その監視結果に基づいて生成された制御信号４１９を定電圧発生回路４１２に対して出力するようになっている。
【０１４８】
定電圧発生回路４１２は、この制御信号４１９に応じて段階的に定電圧値が回路動作停止電圧ＶＳＴＯに近付くように変更し、少なくともクロック信号生成回路４１４において水晶振動子４１６の発振出力を取り出す発振回路部分に供給する。
【０１４９】
動作回路４２０は、このクロック信号４１８にしたがって、所与の論理動作を行い、ＰＤ型ＳＯＩ構造のＭＯＳＦＥＴのフローティングボディ型で構成されている。
【０１５０】
図８（Ｂ）に示すように、動作回路４２０は、ＣＰＵ（または本実施形態の半導体集積回路（半導体装置））４２２、入力部４２４、メモリ４２６、画像生成部４２８、音出力部４３０、通信部４３２を含む。
【０１５１】
これら論理動作を行う各部は、フローティングボディ型のＰＤ型ＳＯＩ構造のＭＯＳＦＥＴで構成されていることが望ましい。
【０１５２】
ここで、入力部４２４は、種々のデータを入力するためのものである。ＣＰＵ（または本実施形態の半導体集積回路（半導体装置））４２２は、この入力部４２４により入力されたデータに基づいて種々の処理を行うことになる。メモリ４２６は、ＣＰＵ（または本実施形態の半導体集積回路（半導体装置））４２０等の作業領域となるものである。画像出力部４２８は、電子機器が表示する各種の画像（文字、アイコン、グラフィック等）を出力するためのものであり、その機能は、ＬＣＤやＣＲＴ等のハードウェアにより実現できる。音出力部４３０は、電子機器４００が出力する各種の音（音声、ゲーム音等）を出力するためのものであり、その機能は、スピーカ等のハードウェアにより実現できる。
【０１５３】
図９（Ａ）に、電子機器の１つである携帯電話９５０の外観図の例を示す。この携帯電話９５０は、入力部として機能するダイヤルボタン９５２や、画像出力部として機能し電話番号や名前やアイコン等を表示するＬＣＤ９５４や、音出力部として機能し音声を出力するスピーカ９５６を備える。
【０１５４】
図９（Ｂ）に、電子機器の１つである携帯型ゲーム装置９６０の外観図の例を示す。この携帯型ゲーム装置９６０は、入力部として機能する操作ボタン９６２、十字キー９６４や、画像出力部として機能しゲーム画像を表示するＬＣＤ９６６や、音出力部として機能しゲーム音を出力するスピーカ９６８を備える。
【０１５５】
図９（Ｃ）に、電子機器の１つであるパーソナルコンピュータ９７０の外観図の例を示す。このパーソナルコンピュータ９７０は、入力部として機能するキーボード９７２や、画像出力部として機能し文字、数字、グラフィック等を表示するＬＣＤ９７４、音出力部９７６を備える。
【０１５６】
本実施形態の半導体集積回路、或いはこれを備えた半導体装置を図９（Ａ）〜図９（Ｃ）の電子機器に組み込むことにより、電子機器の超低消費電力化を図ることができる。
【０１５７】
なお、本実施形態を利用できる電子機器としては、図９（Ａ）、（Ｂ）、（Ｃ）に示すもの以外にも、携帯型情報端末、ページャ、電子卓上計算機、タッチパネルを備えた装置、プロジェクタ、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、プリンタ等、種々の電子機器を考えることができる。
【０１５８】
なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１５９】
なお本実施形態における監視回路は、ディジタル回路部１１０にあるものとしてフローティングボディ型のＰＤ型ＳＯＩ構造のＭＯＳＦＥＴにより構成されるものとして説明したが、これに限定されるものではない。監視回路は、アナログ回路部１００にあってボディタイ型のＰＤ型ＳＯＩ構造のＭＯＳＦＥＴにより構成するようにしてもよい。
【図面の簡単な説明】
【図１】本実施形態の電圧発生回路を含むＳＯＩ構造のＭＯＳＦＥＴにより構成されたウォッチ用ＩＣの構成の一例を示す構成図である。
【図２】本実施形態の定電圧発生回路の構成要部の一例を示す構成図である。
【図３】本実施形態の監視回路の構成の一例を示すブロック図である。
【図４】図４（Ａ）、（Ｂ）は、制御信号によって制御される定電圧発生回路が発生する定電圧値の制御結果の一例を示す説明図である。
【図５】本実施形態の定電圧発生回路の構成要部の他の例を示す構成図である。
【図６】本実施形態の監視回路の構成の他の例を示すブロック図である。
【図７】本実施形態の電圧発生回路が内蔵された半導体装置の構成の一例を示すブロック図である。
【図８】図８（Ａ）、（Ｂ）は、本実施形態の電子機器の一例のブロック図である。
【図９】図９（Ａ）、（Ｂ）、（Ｃ）は、種々の電子機器の外観図の例である。
【符号の説明】
１００ アナログ回路部
１０２ 定電圧発生回路
１０４ 発振回路
１０６ 検出回路
１１０ ディジタル回路部
１１２ 分周回路
１１４ 制御回路
１１６、２９０ 監視回路
１２０ 電源線
１３０ 水晶振動子
１３２ 分周信号
１３４ 動作状態通知信号端子
１３６ 検出結果信号
１３８ クロック信号
１４０ 制御信号
２００ 差動対のコンパレータ回路
２０２、２１４、２１６ 定電流源
２０４、２０６、２１２、２１２１、２１２２、２８２１、２８２２ Ｐチャネル型ＭＯＳＦＥＴ
２０８、２１０、２１８１〜２１８３、２２２、２２４１〜２２４３ Ｎチャネル型ＭＯＳＦＥＴ
２２０ 出力端子
２５０ モニタ回路
２５２ タイマ回路
２５４、２９４ デコーダ回路
２６０ 発振条件検出信号
２６２ タイムアウト信号
２９２ カウンタ回路
２９６ カウントアップ信号[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a voltage generation circuit including a field-effect transistor having an SOI (Silicon On Insulator) structure, a timepiece including the same, and an electronic device.
[0002]
BACKGROUND ART AND PROBLEMS TO BE SOLVED BY THE INVENTION
Recent advances in integration technology and communication technology have led to the portable use of various electronic devices such as mobile phones and information terminals, and further reduction in power consumption of semiconductor integrated circuits and ICs (semiconductor devices) incorporated therein. Is required.
[0003]
For example, in the case of watches (watches), the use of primary batteries has increased in consideration of the environment, and self-winding, self-generated power generated by solar cells, thermoelectric effects, etc. is stored in secondary batteries, and motors and built-in controls are used. Used as a power supply for the IC. In recent years, a mechanism has been put to practical use in which a needle is mechanically moved by a mainspring, and at the same time, power is generated for a crystal oscillator and a built-in control IC, thereby guaranteeing an accurate time on a crystal clock level. In this case, the upper limits of the operating voltage and operating current allowed for the built-in control IC are, for example, 0.5 volt ([V]) and 50 nanoamperes ([nA]), respectively.
[0004]
Generally, the above-described control IC is configured by a metal-oxide-semiconductor (hereinafter abbreviated as MOS) transistor. In order to reduce the power consumption of the control IC, it goes without saying that the parasitic capacitance of the built-in MOS transistor is reduced. However, since the power consumption is proportional to the square of the operating voltage (power supply voltage), the operating voltage is reduced. Is most effective.
[0005]
A device having an SOI (Silicon On Insulator) structure has a feature that a junction capacitance can be reduced and an operation voltage can be reduced by a low threshold voltage, and an operation with the above-described ultra-low power consumption is required. It is attracting attention as a technology for realizing various circuits.
[0006]
In the case of a watch IC, a crystal oscillation circuit to which an external crystal oscillator is connected, and a circuit for dividing the oscillation output and controlling the timing of the oscillation output are referred to as MOS Field Effect Transistor (SOE). ) Enables extremely low current consumption operation and low constant voltage operation.
[0007]
However, when the voltage supplied to the oscillation circuit is low, the oscillation operation itself takes time. On the other hand, when the voltage supplied to the oscillation circuit is high, although the oscillation starts earlier, the power consumed for the oscillation operation itself increases more and more.
[0008]
Therefore, normally, when a high voltage is applied to the voltage supplied to the oscillation circuit when the power is turned on, the oscillation starts to some extent, and when the oscillation output is detected, the voltage supplied to the oscillation circuit is defined as the operation lower limit voltage. Lower the voltage to just below the stop voltage. As a result, both the quick start of oscillation and the reduction of power consumption are achieved.
[0009]
In the case of a device having an SOI structure, by using a circuit constituted by a floating body type device in which a body portion is in a floating state, the threshold value changes due to a substrate floating effect which is an effect of carriers accumulated in the body portion. Therefore, operation at a low voltage becomes possible, and power consumption can be further reduced.
[0010]
However, when the supply voltage is rapidly changed for a floating body type device, it takes time to discharge the carriers accumulated in the body portion, and the DC characteristic has a hysteresis effect.
[0011]
Therefore, in the above-described watch IC, when the oscillation output from the oscillation circuit is supplied to a circuit configured by a device having a floating body type SOI structure, it is determined that the oscillation start is detected through the circuit. If the voltage is suddenly switched from a high voltage to a low voltage, the circuit may stop operating at the operating voltage at which the circuit originally operates due to the hysteresis effect. For this reason, it is difficult to set the low constant voltage value to be switched to just below the operation lower limit voltage, and it is necessary to accept an increase in power consumption.
[0012]
Therefore, the present invention has been made in view of the above technical problems, and an object of the present invention is to provide an oscillation circuit that performs oscillation output for a device having an SOI structure having a hysteresis effect, at a margin of operation lower limit voltage. It is an object of the present invention to provide a voltage generating circuit capable of supplying the operating voltage of the present invention, a timepiece and an electronic device including the same.
[0013]
[Means for Solving the Problems]
In order to solve the above problems, the present invention provides a first power supply line for supplying a first potential, a second power supply line for supplying a second potential lower than the first potential, And at least a portion of the transistor as a component, which is electrically connected to the second power supply line, is a constant depletion-type SOI structure field-effect transistor in which the body region and the source region are electrically connected. A voltage generating circuit, a third power supply line for supplying a constant voltage generated by the constant voltage generating circuit, based on one of the first and second potentials, and And at least a part of the transistor as a constituent element includes a monitoring circuit including a field-effect transistor having a partially depleted SOI structure in which a body region is in an electrically floating state. The constant voltage generating circuit generates the constant voltage having a value corresponding to a given control signal, and the monitoring circuit uses a partially depleted SOI structure field effect transistor in which a body region is in an electrically floating state. It is characterized in that the oscillation output of the oscillation circuit is monitored through a given operation circuit configured, and the control signal is generated as a result of the monitoring.
[0014]
Here, the constant voltage generation circuit generates a constant voltage using a potential difference between the first and second potentials supplied to the first and second power supply lines as an operation voltage. At least a part of the transistor constituting such a constant voltage generating circuit is formed of a partially-depleted SOI structure field effect transistor in which a body region and a source region are electrically connected, and the entire circuit is formed. It is desirable to be constituted by such a source-tie type partially depleted SOI field effect transistor.
[0015]
The operation circuit has a constant voltage generated by the constant voltage generation circuit based on one of the first and second potentials, and preferably has at least a part of the body region so as to operate at an extremely low voltage. Is composed of a partially depleted SOI field effect transistor in an electrically floating state, and the entire circuit is constituted by such a floating body partially depleted SOI field effect transistor. Is desirable.
[0016]
That is, according to the present invention, the constant voltage generating circuit connected to the first and second power supply lines to which a high voltage may be applied is electrically connected between the partially depleted body region and the source region. A constant voltage generated by a constant voltage generation circuit is supplied to the operation circuit from the first and third power supply lines to the operation circuit. If the constant voltage generation circuit can generate an ultra-low constant voltage, a semiconductor integrated circuit capable of an ultra-low power consumption operation can be realized by configuring the operation circuit with a field effect transistor having an SOI structure in which a body region is in a floating state. Can be provided.
[0017]
Note that a digital circuit that performs a logical operation is suitable as the operation circuit. In general, when most parts of a semiconductor integrated circuit are digital circuit parts that perform a logical operation, as described above, by adopting a floating body type SOI structure field effect transistor capable of an ultra-low constant voltage operation, an effect can be obtained. It is possible to achieve ultra-low power consumption.
[0018]
According to the present invention, an oscillation output via an operating circuit such as a frequency dividing circuit constituted by a floating body type SOI structure MOSFET which operates at a lower voltage than that having a hysteresis effect is monitored, and based on the monitoring result, As a result, the constant voltage value generated by the constant voltage generating means can be changed stepwise, so that the operating voltage does not suddenly change, and the circuit operation depending on the threshold value of the MOSFET constituting the operating circuit is prevented. Stop voltage V STO It is possible to set a low constant voltage value at which the oscillation circuit is finally operated. Therefore, it is possible to achieve both rapid start of oscillation of the oscillation circuit and ultra-low power consumption.
[0019]
Further, according to the present invention, the monitoring circuit monitors a lapse of time from the power-on, and gradually brings the value of the constant voltage closer to a given first voltage value according to the lapse of time. The control signal is generated.
[0020]
With this, the constant voltage is changed stepwise so as to approach the first voltage value when a given oscillation condition is satisfied, without depending on the manufacturing conditions. Circuit operation stop voltage V STO A very low voltage value can be supplied to the oscillation circuit, so that lower power consumption and quick start of oscillation can be effectively achieved.
[0021]
Further, according to the present invention, the monitoring circuit counts pulses of an oscillation output of the oscillation circuit, and gradually approaches the value of the constant voltage to a given first voltage value based on the count result. The control signal is generated.
[0022]
Thus, when the time for the stepwise change is known at the time of design, the constant voltage is changed stepwise each time a given time elapses from the time of power-on by the monitoring circuit that monitors the oscillation output. By doing so, the configuration can be simplified, and the circuit can be simplified and the cost can be reduced.
[0023]
Further, according to the present invention, in the constant voltage generation circuit, one end is electrically connected to the second power supply line, and one end is electrically connected to the first power supply line. A second constant current source, a body region electrically connected to a source region electrically connected to the first power supply line, and a gate electrode and a drain region connected to the other end of the first constant current source. A first P-channel field-effect transistor having an SOI structure electrically connected to the first P-channel field-effect transistor, one of which is electrically connected to a gate electrode of the first P-channel field-effect transistor, and the other being the second constant current A differential pair comparator circuit electrically connected to the other end of the source, a body region electrically connected to the source region, and a gate electrode and a drain region electrically connected to the other end of the second constant current source. First N channel of one or more connected SOI structures And a gate electrode connected to the differential output of the differential output of the differential pair comparator circuit that is electrically connected to the gate electrode of the first P-channel field effect transistor; A second N-channel field effect in which a body region and a source region are electrically connected to the second power supply line, and a drain region is electrically connected to a third power supply line for supplying the constant voltage; A transistor and a drain region are electrically connected to a source region of each of the first N-channel field effect transistors, a body region is electrically connected to each of the source regions, and a gate electrode is provided with the given control signal. And a second N-channel field effect transistor having one or more SOI structures, wherein the source region is electrically connected to the third power supply line. It is characterized in.
[0024]
Further, according to the present invention, in the constant voltage generation circuit, one end is electrically connected to the second power supply line, and one end is electrically connected to the first power supply line. A second constant current source, a first constant current source having one or more SOI structures in which the body region is electrically connected to the source region, and the gate electrode and the drain are electrically connected to the other end of the first constant current source; One P-channel field-effect transistor, each body region is electrically connected to a source region electrically connected to the first power supply line, and each drain region is connected to the first P-channel field-effect transistor. One or a plurality of SOI-structured second P-channel field-effect transistors connected to respective source regions of the respective effect transistors and supplied with the given control signal to respective gate electrodes; Channel type A differential pair comparator circuit electrically connected to a gate electrode of the field effect transistor and the other end electrically connected to the other end of the second constant current source; a body region connected to the source region; And a drain region is electrically connected to the other end of the second constant current source, and the source region is electrically connected to the third power supply line for supplying the constant voltage. 1 N-channel field-effect transistor, and a gate electrode electrically connected to a differential output of the differential output of the differential pair comparator circuit connected to the gate electrode of the first P-channel field-effect transistor. And a body region and a source region are electrically connected to the second power supply line, and a drain region is electrically connected to a source region of the first N-channel field effect transistor. Characterized in that it comprises the N-channel type field effect transistor.
[0025]
As described above, a constant voltage generating circuit capable of changing a constant voltage value to be supplied in a stepwise manner can be constituted by a body-tie type MOSFET having an SOI structure, thereby simplifying the circuit and generating a low constant voltage. High-precision control of the value becomes possible.
[0026]
Further, according to the present invention, in the constant voltage generation circuit, one end is electrically connected to the second power supply line, and one end is electrically connected to the first power supply line. A second constant current source, a body region is electrically connected to a source electrically connected to the first power supply line, and a gate electrode and a drain region are electrically connected to the other end of the first constant current source. A first P-channel field-effect transistor having an SOI structure, one of which is electrically connected to a gate electrode of the first P-channel field-effect transistor, and the other being a second constant current source And a differential pair comparator circuit electrically connected to the other end of the second constant current source, a body region electrically connected to the source region, and a gate electrode and a drain region electrically connected to the other end of the second constant current source. And the source region supplies the constant voltage. And a first N-channel field-effect transistor having one or more SOI structures electrically connected to the third power supply line, by changing a constant current value of the first constant current source. , Characterized in that the value of the constant voltage gradually approaches a given first voltage value.
[0027]
Further, in the present invention, the constant current value of the second constant current source is changed so that the value of the constant voltage gradually approaches a given first voltage value. It is characterized by.
[0028]
As described above, a constant voltage generation circuit configured to be a body tie type MOSFET having an SOI structure and capable of changing a constant voltage value supplied stepwise by changing a constant current value generated by a constant current source is configured. Therefore, the circuit can be simplified and the generated low constant voltage value can be accurately controlled.
[0029]
Further, the invention is characterized in that the oscillation circuit is a crystal oscillator.
[0030]
According to the present invention, the constant voltage supplied to the crystal oscillator that obtains the oscillation output of the crystal oscillator is changed stepwise, so that a stable oscillation output independent of the operating voltage and frequency can be obtained more quickly. In addition, it can be obtained with low power consumption.
[0031]
According to another aspect of the invention, there is provided a timepiece including the voltage generation circuit described above.
[0032]
Thus, it is possible to provide a timepiece capable of performing the above-described rapid oscillation start and ultra-low power consumption operation.
[0033]
According to another aspect of the invention, there is provided an electronic apparatus including the voltage generation circuit described above.
[0034]
Thus, it is possible to provide an electronic device that achieves a longer battery life with the above-described rapid oscillation start and ultra-low power consumption operation.
[0035]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.
[0036]
1. Watch IC
The voltage generation circuit of the present embodiment is included in a watch IC constituted by a MOSFET having an SOI structure. The watch IC monitors the movement of the hands of the watch body and controls the timing of the frequency-divided signal of the oscillation output of the oscillation circuit so as to supply the watch body with appropriate timing according to the monitoring result. The voltage generation circuit according to the present embodiment controls the operation voltage supplied to the oscillation circuit.
[0037]
1.1 Configuration
FIG. 1 shows an example of the configuration of a watch IC constituted by a MOSFET having an SOI structure including the voltage generation circuit of the present embodiment.
[0038]
The watch IC includes an analog circuit unit 100 that requires a linear operation and a digital circuit unit 110 that performs a logical operation.
[0039]
The analog circuit section 100 includes a constant voltage generation circuit (Voltage Regulator) 102, an oscillation circuit (Oscillator) 104, and a detection circuit (Detector) 106.
[0040]
The digital circuit unit 110 includes a frequency divider (Divider) 112, a control circuit (Controller) 114, and a monitoring circuit 116.
[0041]
The analog circuit section 100 includes a first power supply line V DD And the second power supply line V SS Is connected.
[0042]
The constant voltage generation circuit 102 of the analog circuit section 100 has a first power supply line V DD And the second power line V SS Is connected. The constant voltage generation circuit 102 is connected to the first power supply line V DD And the second power line V SS The potential difference between the first power supply line V DD , A given low constant voltage can be generated based on the potential of This low constant voltage is applied to the first power line V DD And the power supply line 120 to supply each part of the circuit.
[0043]
The oscillation circuit 104 and the detection circuit 106 are connected to the first power line V DD And the power supply line 120, and operates using the potential difference between the two power supply lines as an operation (power) voltage.
[0044]
The frequency dividing circuit 112, the control circuit 114, and the monitoring circuit 116 of the digital circuit 110 are connected to the first power line V DD And the power supply line 120, and operates using the potential difference between the two power supply lines as an operation (power) voltage.
[0045]
Such a watch IC includes a first power supply line V DD Is at the ground level, the constant voltage generating circuit 102 has a second power supply line V SS , An external voltage is supplied.
[0046]
1.1.1 Analog circuit section
The analog circuit section 100 according to the present embodiment includes a second power supply line V SS A constant voltage generating circuit 102 to which an external power supply voltage is supplied via a power supply, and a part of MOSFETs of a detecting circuit 106 which receives a signal from an external circuit to which an ultra-low constant voltage is not supplied by the constant voltage generating circuit 102, respectively. A body-tie type partially depleted (hereinafter, abbreviated as PD) SOI structure MOSFET is employed. This makes it possible to suppress the substrate floating effect in the body region and obtain the same level of analog characteristics as the bulk type.
[0047]
Further, in the present embodiment, the oscillation inverters of the oscillation circuit 104 are also configured by body-type PD-type SOI MOSFETs. This is because, especially in the case of an oscillation circuit, analog characteristics having no frequency dependence or voltage dependence are required. That is, the oscillation circuit 104 employs a body-tie type PD SOI structure MOSFET and operates at an extremely low constant voltage, whereby low power consumption operation and quick start of oscillation can be achieved.
[0048]
Further, in the detection circuit 106, a portion other than the interface of an external signal to which the ultra-low constant voltage is not supplied by the constant voltage generation circuit 102 is configured as a floating body so that further low power consumption operation can be achieved. it can.
[0049]
Such an analog circuit 100 further supplies a constant current to perform a constant current drive, thereby suppressing the operating current and operating the MOSFET operating current in a sub-threshold region of about 1 nA. This ensures low current consumption operation and constant voltage operation.
[0050]
In particular, the oscillation inverter of the oscillation circuit 104 is selectively doped with impurities for the P-channel type and N-channel type MOSFETs having the SOI structure, and is controlled to be lower than the threshold values of the other MOSFETs of the analog circuit unit 100. Accordingly, a low constant voltage operation of the oscillation circuit 104 can be ensured.
[0051]
1.1.2 Digital circuit section
The digital circuit section 110 is a logic circuit that performs a logical operation, and usually has the largest number of elements and occupies most of the circuits in the watch IC.
[0052]
In the present embodiment, the digital circuit section 110 such as the frequency dividing circuit 112, the control circuit 114, and the monitoring circuit 116 is configured by a MOSFET having a floating body type PD type SOI structure.
[0053]
By adopting the floating body type, it is possible to realize a MOSFET having a minimum size according to design rules, and to ideally reduce the junction capacitance.
[0054]
In addition, by employing a floating body type MOSFET having a PD type SOI structure, a substrate floating effect in a body region is positively used, and a threshold value in an actual operation (AC operation) is compared with a threshold value in a DC operation. Can be further reduced, and low-voltage driving of the digital circuit unit 110 occupying most of the watch IC can be realized. Thereby, ultra-low power consumption can be effectively achieved. Therefore, the digital circuit unit 110 is supplied by the constant voltage generation circuit 102 with an ultra-low constant voltage necessary for positively utilizing the above-described substrate floating effect in the floating body type PD type SOI MOSFET. I have to.
[0055]
1.2 Outline of circuit
The constant voltage generating circuit 102 generates a given low constant voltage and supplies it to each part of the circuit.
[0056]
The oscillating circuit 104 takes out a 32 KHz oscillation output from the externally attached 32 KHz crystal oscillator 130 and supplies it to the digital circuit section 110.
[0057]
In the digital circuit section 110, the oscillation output from the oscillation circuit 104 is sequentially divided by the frequency dividing circuit 112 to generate a frequency-divided signal of, for example, 0.1 Hz.
[0058]
On the other hand, the detection circuit 106 detects various notification signals, which are input from the operation state notification signal terminal 134 and indicate the operation state of the clock body (not shown), and outputs a detection result signal 136 to the control circuit 114 of the digital circuit 110.
[0059]
The control circuit 114 controls the output timing and the like of the frequency-divided signal 132 output from the frequency-divider circuit 112 according to the result indicated by the detection result signal 136 from the detection circuit 106. Thus, for example, the detection circuit 106 monitors the movement of the hands of a clock body (not shown) based on various notification signals from the operation state notification signal terminal 134, and the control circuit 114 generates and supplies a clock signal 138 with accurate timing. The hand movement control can be performed for the clock body that is not used.
[0060]
The monitoring circuit 116 monitors the clock signal 138 controlled and output by the control circuit 114 to detect whether or not a given oscillation condition is satisfied from the frequency of the oscillation output and the like, and changes the control signal 140 to a constant voltage. The signal is supplied to the generation circuit 102.
[0061]
The control signal 140 has a constant voltage as the given time elapses from the lapse of time from when the oscillation output of the clock signal 138 satisfies a given oscillation condition or the result of counting the pulses of the clock signal 138 after power-on. The constant voltage value supplied to the power supply line 120 by the generation circuit 102 is generated so as to be controlled so as to approach a target voltage value defined as a circuit operation stop voltage.
[0062]
The constant voltage generation circuit 102 generates a constant voltage value designated by the control signal 140 and supplies the constant voltage value to the power supply line 120.
[0063]
That is, the voltage generation circuit of the present embodiment monitors the clock signal output from the control circuit 114 by the monitoring circuit 116, controls the constant voltage generation circuit 102 according to the monitoring result, and supplies the clock signal to the power supply line 120. The constant voltage value can be controlled.
[0064]
1.3 Voltage generation circuit of the present embodiment
The voltage generation circuit according to the present embodiment includes a monitoring circuit 116 that generates a control signal 140 based on a monitoring result of a clock signal output controlled by the control circuit 114, and a constant circuit that generates a constant voltage value according to the control signal 140. And a voltage generation circuit 102.
[0065]
FIG. 2 shows an example of a main part of the configuration of the constant voltage generation circuit 102 of the present embodiment.
[0066]
The P-channel type and N-channel type MOSFETs of the PD SOI structure included in the constant voltage generation circuit 102 of the present embodiment are all of a body tie type, and the body region is connected to the source region.
[0067]
The constant voltage generation circuit 102 includes a differential pair comparator circuit 200.
[0068]
This differential pair comparator circuit 200 includes a constant current source 202, P-channel MOSFETs 204 and 206, and N-channel MOSFETs 208 and 210 on the load side.
[0069]
One end of the differential pair comparator circuit 200 is grounded (the first power supply line V DD The source terminals of the P-channel MOSFETs 204 and 206 are connected to the other end of the constant current source 202 connected to the P-type MOSFET 204.
[0070]
The drain terminals of the P-channel MOSFETs 204 and 206 are connected to the drain terminals of the N-channel MOSFETs 208 and 210 on the load side, respectively.
[0071]
The gate terminals of the load-side N-channel MOSFETs 208 and 210 are connected to each other, and the gate terminal and the drain terminal of the N-channel MOSFET 210 are connected. Thereby, a mirror circuit is configured on the load side.
[0072]
The source terminal of the P-channel MOSFET 212 is grounded (the first power supply line V DD , And the gate terminal and the drain terminal are connected. The gate terminal and the drain terminal are connected to the node P. The node P has a gate terminal of the P-channel MOSFET 204 and one end connected to the second power supply line V SS Is connected to the other end of the constant current source 214 connected to the other.
[0073]
Further, one end is grounded (the first power supply line V DD The other end of the constant current source 216 is connected to the node P ′. The node P ′ has a gate terminal of the P-channel MOSFET 206 and a plurality of N-channel MOSFETs 218. 1 218 2 218 3 ,... Are connected to each other.
[0074]
N-channel MOSFET 218 1 218 2 218 3 ,... Are connected to each other, and their source terminals are N-channel MOSFETs 224 each having a gate electrode to which a control signal from the monitoring circuit 108 is connected. 1 224 2 224 3 ,... Are connected to the respective drain terminals.
[0075]
These N-channel MOSFETs 224 1 224 2 224 3 ,... Are connected to the node Q.
This node Q is connected to an output terminal 220 that outputs an ultra-low constant voltage value with reference to a ground level (the potential level of the first power supply line) and a drain terminal of an N-channel MOSFET 222.
[0076]
The gate terminal of the N-channel MOSFET 222 is connected to the drain terminal of the P-channel MOSFET 204 and the drain terminal of the N-channel MOSFET 208. The source terminal of the N-channel MOSFET 222 is connected to the second power line V SS It is connected to the.
[0077]
FIG. 3 shows an example of the configuration of the monitoring circuit 116 of the present embodiment.
[0078]
The P-channel type and N-channel type PD-type SOI MOSFETs included in the monitoring circuit 116 of the present embodiment are all floating-body type MOSFETs, and the first power supply line V DD The power supply line 120 to which the low constant voltage is supplied by the constant voltage generating circuit 102 and the power supply line 120 operate as an operating voltage.
[0079]
The monitoring circuit 116 according to the present embodiment includes a monitor circuit 250, a timer circuit 252, and a decoder circuit 254.
[0080]
The monitor circuit 250 can monitor the clock signal 138 controlled and output by the control circuit 114 to detect whether a given oscillation condition is satisfied. For example, when the oscillation condition is that the clock signal 138 has a frequency equal to or higher than a certain frequency, the monitor circuit 250 monitors the clock signal 138 and outputs an oscillation condition detection signal 260 indicating whether or not the oscillation condition is satisfied to the timer circuit 252. Output to
[0081]
The timer circuit 252 is provided for a given first to N-th time T from the time when the clock signal 138 satisfies the given oscillation condition by the oscillation condition detection signal 260 from the monitor circuit 250. 1 ~ T N A timeout signal 262 is output to the decoder circuit 254 every elapse.
[0082]
The decoder circuit 254 decodes the time-out signal 262 and generates a control signal 140 composed of a plurality of bits corresponding to a lapse of time indicated by the time-out signal 262.
[0083]
The control signal 140 generated in this manner corresponds to the N-channel MOSFET 224 shown in FIG. 1 224 2 224 3 ,... Are supplied to the respective gate electrodes.
[0084]
4A and 4B show an example of a control result of a constant voltage value generated by the constant voltage generation circuit 102 controlled by such a control signal 140. FIG.
[0085]
Here, on the vertical axis, the constant voltage value supplied to the operation circuit composed of the MOSFET of the floating body type PD SOI structure as the operating voltage by the constant voltage generation circuit 102 is | V IN |, The horizontal axis represents the time from power-on.
[0086]
A circuit operation stop voltage defined as a lower limit voltage value at which the operation circuit operates is represented by V STO And This circuit operation stop voltage V STO Depends on the threshold value of the MOSFET constituting the operation circuit.
[0087]
Further, when a power supply is turned on, a given high voltage value supplied in order to make the oscillation of the oscillation circuit 1 In order to finally operate as low power consumption as possible, STO The constant voltage value that is set just before is V 2 And
[0088]
Conventionally, as shown in FIG. 4A, a high constant voltage value V 1 Is supplied, after a predetermined time elapses, the low constant voltage value V 2 Had been switched to.
[0089]
However, as described above, the floating body type SOI device has a threshold value that changes due to a substrate floating effect, which is an effect of carriers accumulated in the body portion, and thus can operate at a low voltage and further reduce power consumption. However, if the operating voltage is suddenly switched due to the hysteresis effect of the body portion in which the carriers are accumulated, the circuit may stop operating at the operating voltage at which the carrier operates originally.
[0090]
This is the circuit stop voltage value V STO Very low constant voltage value V 2 Cannot be set, and as a result, the low constant voltage value V 2 And circuit stop voltage V STO Difference V M Must be increased, and the device is operated at a higher voltage although the device originally operates to a slightly lower voltage, so that the power consumption increases accordingly.
[0091]
On the other hand, in the present embodiment, as shown in FIG. 1 , T 2 , ..., T N The constant voltage value to be supplied to the floating body type SOI device is gradually changed to the circuit stop voltage value V STO , It is possible to eliminate the influence of the hysteresis effect due to the rapid voltage change as described above. Therefore, the circuit stop voltage value V STO Very low constant voltage value V 2 Can be set, the low constant voltage value V 2 And circuit stop voltage V STO Difference V M ′ Can be reduced, and both quicker oscillation start and lower power consumption can be achieved as compared with the related art.
[0092]
In the constant voltage generation circuit 102 according to the present embodiment, which can switch the constant voltage value stepwise in this manner, the constant current source 214 supplies the potential of the node P, which is the potential of the drain terminal of the P-channel MOSFET 212. It is set so that a constant current value flows. The potential of the node P is input to the gate terminal of the P-channel MOSFET 204, which is one input terminal of the above-described differential pair comparator circuit 200.
[0093]
In the comparator circuit 200 of the differential pair, the P-channel MOSFETs 204 and 206 operate so that the operating current is defined by the mirror circuit on the load side.
[0094]
The N-channel MOSFET 222 is an output control transistor. N-channel MOSFET 218 1 218 2 218 3 ,... Are bias generating MOSFETs that generate a given bias between the drain and the source by flowing a current between the drain and the source. N-channel MOSFET 224 1 224 2 224 3 ,... Are switches for turning on and off the current flowing between the drain and the source.
[0095]
An output control N-channel MOSFET 222 and an N-channel MOSFET 218 are connected to the node P ′. 1 218 2 218 3 ,..., And the potential of the node P ′ is negatively fed back to the gate terminal of the P-channel MOSFET 206, which is the other input terminal of the differential pair comparator. With this configuration, the nodes P and P ′ are controlled to the same potential by the operations of the differential pair P-channel MOSFETs 204 and 206 and the output control N-channel MOSFET 222.
[0096]
By doing so, the constant voltage V supplied from the output terminal 220 Q Is a potential difference V generated by the P-channel MOSFET 212 using the ground level (the potential level of the first power supply line) as a reference potential. P And the sum of the potential difference between the node P ′ and the node Q is output.
[0097]
Here, each bit of the control signal 140 generated by the monitoring circuit 116 is an N-channel MOSFET 224. 1 224 2 224 3 ,... Are supplied to the gate electrodes.
[0098]
As a result, W (gate width) / L (gate length) of the N-channel MOSFET connected between the node P ′ and the node Q can be changed. N-channel MOSFET 218 connected 1 218 2 218 3 , ..., an N-channel MOSFET 224 1 224 2 224 3 ,..., Can change the Tr size of the MOSFET connected between the node P ′ and the node Q. That is, the constant voltage V supplied from the output terminal 220 Q Is a potential difference V generated by the P-channel MOSFET 212 using the ground level (the potential level of the first power supply line) as a reference potential. P And a voltage V generated in an N-channel MOSFET connected to nodes P ′ and Q. N Is output.
[0099]
MOSFET 218 1 218 2 218 3 ,... May be formed so as to be different from each other, and one or a plurality of the connections may be selected to control the bias value between the node P ′ and the node Q. .
[0100]
As described above, by changing the N-channel MOSFET to be cut off or connected by the control signal 140, the constant voltage value can be changed stepwise.
[0101]
By the way, the circuit operation stop voltage V STO Depends on the threshold value of the MOSFET constituting the circuit to which the low voltage is supplied. Therefore, in the constant voltage generation circuit 102 of the present embodiment, the constant current value is adjusted so that the saturation connection of the P-channel MOSFET 212 The sum of the value of Vds (drain-source voltage) and the value of Vds of the N-channel MOSFET 218 connected in saturation is output as a constant voltage.
[0102]
Therefore, the constant voltage V supplied from the output terminal 220 Q Is the threshold voltage V of each of the P-channel MOSFET 212 and the N-channel MOSFET 218. thN , | V thP The value depends on the sum of |.
[0103]
As a result, the low constant voltage generated by the constant voltage generation circuit 102 and the circuit operation stop voltage V STO Are equal, and the circuit operation stop voltage V is always set without setting a uselessly high constant voltage value in a temperature range in which operation is to be guaranteed. STO By supplying a slightly higher constant voltage value, low power consumption can be effectively achieved.
[0104]
2. Other examples of configuration
2.1 Another example of configuration of constant voltage generation circuit
As shown in FIG. 2, the voltage generation circuit according to the present embodiment selects an N-channel MOSFET having a different Tr (transistor) size, which is connected to one of the comparator circuits of the differential pair, in a stepwise manner, so that the oscillation circuit is formed. The description has been given assuming that the supplied constant voltage value is changed stepwise, but the present invention is not limited to this.
[0105]
FIG. 5 shows another example of a main part of the configuration of the constant voltage generation circuit of the present embodiment.
[0106]
The P-channel type and N-channel type MOSFETs of the PD SOI structure included in the constant voltage generation circuit are all of the body tie type, as in the constant voltage generation circuit 102 shown in FIG. It is connected.
[0107]
The constant voltage generation circuit 280 has basically the same configuration as the constant voltage generation circuit 102 shown in FIG.
[0108]
However, the constant voltage generating circuit 280 is different from the constant voltage generating circuit 102 shown in FIG. 1 218 2 218 3 , 224 1 224 2 224 3 ,... Are connected, only the N-channel MOSFET 218 is connected. The constant voltage generation circuit 280 is different from the constant voltage generation circuit 102 shown in FIG. DD The P-channel MOSFET 212 is connected between the first power supply line V and the node P. DD P-channel MOSFET 212 between node and node P 1 , 212 2 , 282 1 , 282 2 Is connected.
[0109]
P-channel MOSFET 212 1 , 212 2 Are connected to the first power supply line V DD -Channel MOSFET 282 connected to 1 , 282 2 It is connected to each drain terminal. P-channel MOSFET 282 1 , 282 2 Each bit of the control signal 140 generated by the monitoring circuit 116 is connected to the gate electrode of.
[0110]
P-channel MOSFET 212 1 , 212 2 , 212 3 ,... Are bias generating MOSFETs that generate a given bias between the drain and the source by flowing a current between the drain and the source. P-channel MOSFET 282 1 , 282 2 , 282 3 ,... Are switches for turning on and off the current flowing between the drain and the source.
[0111]
A potential controlled by the output control N-channel MOSFET 222 and the N-channel MOSFET 218 is generated at the node P ′, and the potential at the node P ′ is the other input terminal P of the differential pair comparator. Negative feedback is provided to the gate terminal of the channel type MOSFET 206. With this configuration, the nodes P and P ′ are controlled to the same potential by the operations of the differential pair P-channel MOSFETs 204 and 206 and the output control N-channel MOSFET 222.
[0112]
Here, the node P and the first power supply line V DD Although two P-channel MOSFETs are connected between them, three or more P-channel MOSFETs may be similarly connected.
[0113]
With this configuration, the first power supply line V DD W (gate width) / L (gate length) of a P-channel MOSFET connected between the first power supply line V and the node P can be changed. DD -Channel type MOSFET 212 connected between a node and a node P 1 , 212 2 , A P-channel MOSFET 282 1 , 282 2 Arbitrarily shuts off the first power supply line V DD The size of the MOSFET connected between the node and the node P can be changed. That is, the constant voltage V supplied from the output terminal 220 Q Is based on the ground level (the potential level of the first power supply line) as a reference potential, the potential difference between the first power supply line VDD and the node P, and the N-channel MOSFET connected to the node P ′ and the node Q. The voltage V generated at N Is output.
[0114]
MOSFET212 1 , 212 2 May be formed so as to be different from each other, and one or a plurality of the connections may be selected to control the bias value of the node P.
[0115]
As described above, the constant voltage value can be changed stepwise by changing the P-channel MOSFET to be cut off or connected by the control signal 140.
[0116]
Furthermore, the constant voltage generation circuit that constitutes the voltage generation circuit according to the present embodiment includes an N-channel MOSFET and a P-channel MOSFET connected to one of the differential pair comparator circuits as shown in FIGS. However, the present invention is not limited to the method in which the constant voltage value supplied to the oscillation circuit is changed stepwise by changing the Tr size stepwise.
[0117]
In addition, only the P-channel MOSFET 212 is provided between the first power supply line VDD and the node P without connecting a plurality of P-channel MOSFETs, and the N-channel MOSFET is also connected between the node P ′ and the node Q. Are provided, only the N-channel MOSFET 218 is provided, and the constant current value of the constant current source 214 that supplies the bias current of the P-channel MOSFET connected between the first power supply line VDD and the node P, for example, is set in steps. The constant voltage value V output from the output terminal 220 Q Can be changed step by step.
[0118]
Also, by changing the constant current value of the constant current source 216 that supplies the bias current of the N-channel MOSFET connected between the node P ′ and the node Q stepwise, the constant output from the output terminal 220 can be changed. Voltage value V Q Can be changed step by step.
[0119]
For example, a plurality of constant current sources that generate different constant current values are provided, and the constant current value can be easily changed by selectively switching over by a control signal.
[0120]
2.2 Another example of configuration of monitoring circuit
The voltage generating circuit according to the present embodiment changes the Tr size of the MOSFET step by step from when the oscillation output of the oscillation circuit satisfies a given oscillation condition, thereby changing the constant voltage value supplied to the oscillation circuit. Although it has been described that the change is performed in a stepwise manner, the present invention is not limited to this.
[0121]
FIG. 6 shows another example of the configuration of the monitoring circuit of the present embodiment.
[0122]
The P-channel type and N-channel type MOSFETs of the PD SOI structure included in the monitoring circuit 290 are all floating body type, and the first power supply line V DD The power supply line 120 to which the low constant voltage is supplied by the constant voltage generating circuit 102 and the power supply line 120 operate as an operating voltage.
[0123]
The monitoring circuit 290 includes a counter circuit 292 and a decoder circuit 294.
[0124]
The counter circuit 292 counts the pulses of the clock signal 138 which are output under the control of the control circuit 114. Then, when the count reaches a given count, a count-up signal 296 corresponding to the count is output to the decoder circuit 294.
[0125]
For example, if the clock signal 138 is the first count number C 1 Is reached, a corresponding count-up signal is output to the decoder circuit 294, and the clock signal 138 further outputs the second count number C 2 , A count-up signal corresponding to this is output to the decoder circuit 294.
[0126]
The decoder circuit 294 decodes the count-up signal 296 and generates a control signal 140 including a plurality of bits corresponding to the count number indicated by the count-up signal 296.
[0127]
The control signal 140 generated in this manner corresponds to the N-channel MOSFET 224 shown in FIG. 1 224 2 224 3 , Or the P-channel MOSFET 282 shown in FIG. 1 , 282 2 Are supplied to the respective gate electrodes.
[0128]
If the threshold control of each MOSFET can be performed with high accuracy and the oscillation start time can be predicted to some extent, the oscillation output is not monitored at all, and the constant voltage is gradually increased at a given time after power-on. The control signal 140 may be generated to change the value.
[0129]
3. Semiconductor device
The above-described voltage generation circuit according to the present embodiment can perform an unprecedented ultra-low power consumption operation by mounting a semiconductor device on a silicon chip or the like. However, in a broad sense, the semiconductor integrated circuit of the present embodiment is included in a semiconductor device.
[0130]
FIG. 7 shows an example of the configuration of a semiconductor device incorporating the voltage generation circuit of the present embodiment.
[0131]
The semiconductor device 300 includes a silicon chip on which the power supply / clock generation circuit 310 including the above-described voltage generation circuit of the present embodiment, the CPU 312, the RAM 314, the DMA 316, the timer circuit 318, the serial interface circuit 320, and the like are mounted. And a terminal. The CPU 312, the RAM 314, the DMA 316, the timer circuit 318, and the serial interface circuit 320 are connected to each other via a bus 322.
[0132]
Each circuit in the silicon chip is input from outside the semiconductor device through these various external terminals, and an operation signal of the circuit is output outside the semiconductor device through these various external terminals.
[0133]
In the silicon chip mounted on the semiconductor device 300 of the present embodiment, a part of the power supply / clock generation circuit 310 is constituted by a body-type MOSFET of a PD type SOI structure, and the other CPU 312, RAM 314, DMA 316, and timer At least a part of the circuit 318 and the serial interface circuit 320 includes a circuit including a MOSFET of a floating body type PD type SOI structure.
[0134]
The power supply / clock generation circuit 310 includes a constant voltage generation circuit 330 and a clock signal generation circuit 332, and the constant voltage generation circuit 330 is connected to first and second power supply lines via power supply terminals 334 and 336. And the second power supply lines 338 and 340 and the clock signal generation circuit 332 are connected to the first power supply line 338 and the low constant voltage supply line 342 to which the low constant voltage generated by the constant voltage generation circuit 330 is supplied, respectively. Is done.
[0135]
The clock signal generation circuit 332 has an externally attached crystal oscillator 348 via crystal oscillator connection terminals 344 and 346, divides an oscillation signal of a given frequency, outputs a clock signal 350, and The monitoring circuit shown in FIG. 3 or FIG. 6 is provided, monitors the clock signal 350, and outputs a control signal 352 generated based on the monitoring result to the constant voltage generation circuit 330.
[0136]
The constant voltage generation circuit 330 gradually changes the constant voltage value in accordance with the control signal 352 to the circuit operation stop voltage V. STO , And at least the clock signal generation circuit 332 supplies the oscillation output of the crystal oscillator 348 to the oscillation circuit portion.
[0137]
In a circuit formed by a MOSFET having a floating body type PD SOI structure, a first power supply line 338 and a low constant voltage supply wiring 342 are connected, and a clock signal 350 generated by a clock signal generation circuit 332 is supplied. You.
[0138]
As described above, a floating body type PD SOI structure MOSFET is adopted for a logic circuit portion which occupies most of the circuit as described above, and a low constant voltage for reducing the influence of the substrate floating effect is applied to these logic circuit portions. It was made to supply. Further, as described above, the constant voltage generation circuit 330 for generating the low constant voltage and the clock signal generation circuit for obtaining the oscillation output are configured by a body-type MOSFET of a PD SOI structure. Thus, it is possible to provide a semiconductor device capable of operating with ultra-low power consumption without manufacturing cost.
[0139]
Further, even when a floating body type SOI device having a hysteresis effect is employed in the frequency dividing circuit portion of the clock signal 350 or the like, the circuit operation stop voltage is gradually increased through a plurality of intermediate potentials from power-on. V STO , And it is possible to achieve faster oscillation start and ultra-low power consumption.
[0140]
Note that since the frequency division circuit portion of the oscillation output of the clock signal generation circuit 332 performs a logical operation, power consumption can be further reduced by employing a floating body type PD-type SOI MOSFET.
[0141]
4. Electronics
By applying the semiconductor integrated circuit and the semiconductor device as described above to an electronic device, power consumption of the electronic device can be reduced. This is applicable not only to the watch of the present embodiment, but also to various portable information terminal devices.
[0142]
FIGS. 8A and 8B show an example of a block diagram of the electronic device of the present embodiment.
[0143]
As shown in FIG. 8A, the electronic device 400 includes a power supply / clock generation circuit 410 that generates an ultra-low constant voltage and a clock signal corresponding thereto, and uses the ultra-low constant voltage as an operating voltage to generate a clock signal. Therefore, it includes an operation circuit 420 for performing a given operation.
[0144]
The power / clock generation circuit 410 includes a constant voltage generation circuit 412 and a clock signal generation circuit 414.
[0145]
The constant voltage generating circuit includes a first power line V DD And the second power line V SS An ultra-low constant voltage is generated from the potential difference between the MOSFET and a MOSFET having a body-tie type PD SOI structure.
[0146]
The clock signal generation circuit 414 is connected to the first power line V DD And the ultra-low constant voltage generated by the constant voltage generating circuit 412 operates as an operating voltage, extracts the oscillation output of the externally attached crystal oscillator 416, divides the oscillation output, and generates the clock signal 418. Generate. It is desirable that the portion for extracting the oscillation output of the clock signal generation circuit 414 be constituted by a body-tie type MOSFET having a PD SOI structure, and the frequency dividing portion of the floating body type be constituted by a MOSFET having a PD type SOI structure.
[0147]
The clock signal generation circuit 414 includes the monitoring circuit shown in FIG. 3 or 6, monitors the clock signal 418, and sends a control signal 419 generated based on the monitoring result to the constant voltage generation circuit 412. Output.
[0148]
The constant voltage generation circuit 412 gradually changes the constant voltage value in accordance with the control signal 419 to the circuit operation stop voltage V. STO , And at least the clock signal generation circuit 414 supplies the oscillation output of the crystal oscillator 416 to the oscillation circuit portion.
[0149]
The operation circuit 420 performs a given logical operation in accordance with the clock signal 418, and is configured by a floating body type MOSFET of a PD type SOI structure.
[0150]
As shown in FIG. 8B, an operation circuit 420 includes a CPU (or a semiconductor integrated circuit (semiconductor device) of this embodiment) 422, an input unit 424, a memory 426, an image generation unit 428, a sound output unit 430, and a communication unit. Unit 432.
[0151]
It is desirable that each unit performing these logical operations is constituted by a MOSFET having a floating body type PD SOI structure.
[0152]
Here, the input unit 424 is for inputting various data. The CPU (or the semiconductor integrated circuit (semiconductor device) of the present embodiment) 422 performs various processes based on the data input from the input unit 424. The memory 426 serves as a work area for the CPU (or the semiconductor integrated circuit (semiconductor device) of the present embodiment) 420 or the like. The image output unit 428 outputs various images (characters, icons, graphics, and the like) displayed by the electronic device, and its function can be realized by hardware such as an LCD and a CRT. The sound output unit 430 is for outputting various sounds (sounds, game sounds, and the like) output from the electronic device 400, and its function can be realized by hardware such as a speaker.
[0153]
FIG. 9A illustrates an example of an external view of a mobile phone 950 which is one of electronic devices. The mobile phone 950 includes a dial button 952 functioning as an input unit, an LCD 954 functioning as an image output unit and displaying a telephone number, a name, an icon, and the like, and a speaker 956 functioning as a sound output unit and outputting sound.
[0154]
FIG. 9B illustrates an example of an external view of a portable game device 960 which is one of the electronic devices. The portable game device 960 includes an operation button 962 functioning as an input unit, a cross key 964, an LCD 966 functioning as an image output unit and displaying a game image, and a speaker 968 functioning as a sound output unit and outputting game sound. Prepare.
[0155]
FIG. 9C illustrates an example of an external view of a personal computer 970 which is one of electronic devices. The personal computer 970 includes a keyboard 972 that functions as an input unit, an LCD 974 that functions as an image output unit and displays characters, numbers, graphics, and the like, and a sound output unit 976.
[0156]
By incorporating the semiconductor integrated circuit of the present embodiment or a semiconductor device including the same into the electronic device shown in FIGS. 9A to 9C, ultra-low power consumption of the electronic device can be achieved.
[0157]
Note that, as electronic devices that can use the present embodiment, in addition to those shown in FIGS. 9A, 9B, and 9C, devices including a portable information terminal, a pager, an electronic desk calculator, and a touch panel, Various electronic devices such as a projector, a word processor, a viewfinder type or a monitor direct-view type video tape recorder, a car navigation device, and a printer can be considered.
[0158]
The present invention is not limited to the present embodiment, and various modifications can be made within the scope of the present invention.
[0159]
Note that the monitoring circuit in the present embodiment has been described as being constituted by a MOSFET having a floating body type PD type SOI structure in the digital circuit section 110, but is not limited thereto. The monitoring circuit may be configured by a body-tie type MOSFET having a PD SOI structure in the analog circuit section 100.
[Brief description of the drawings]
FIG. 1 is a configuration diagram illustrating an example of a configuration of a watch IC configured by a MOSFET having an SOI structure including a voltage generation circuit according to an embodiment.
FIG. 2 is a configuration diagram illustrating an example of a main configuration of a constant voltage generation circuit according to the embodiment;
FIG. 3 is a block diagram illustrating an example of a configuration of a monitoring circuit according to the embodiment;
FIGS. 4A and 4B are explanatory diagrams illustrating an example of a control result of a constant voltage value generated by a constant voltage generation circuit controlled by a control signal.
FIG. 5 is a configuration diagram showing another example of a main part of the configuration of the constant voltage generation circuit of the present embodiment.
FIG. 6 is a block diagram illustrating another example of the configuration of the monitoring circuit according to the embodiment;
FIG. 7 is a block diagram illustrating an example of a configuration of a semiconductor device having a built-in voltage generating circuit according to the embodiment;
FIGS. 8A and 8B are block diagrams of an example of the electronic apparatus according to the embodiment.
FIGS. 9A, 9B, and 9C are examples of external views of various electronic devices.
[Explanation of symbols]
100 Analog circuit part
102 Constant voltage generation circuit
104 oscillation circuit
106 detection circuit
110 Digital circuit section
112 divider circuit
114 control circuit
116,290 monitoring circuit
120 Power line
130 crystal unit
132 divided signal
134 Operation status notification signal terminal
136 Detection result signal
138 clock signal
140 control signal
200 Differential pair comparator circuit
202, 214, 216 constant current source
204, 206, 212, 212 1 , 212 2 , 282 1 , 282 2 P-channel type MOSFET
208, 210, 218 1 ~ 218 3 , 222, 224 1 ~ 224 3 N-channel type MOSFET
220 output terminal
250 monitor circuit
252 timer circuit
254, 294 decoder circuit
260 Oscillation condition detection signal
262 Timeout signal
292 counter circuit
296 count up signal

Claims (9)

第１の電位を供給する第１の電源線と、
前記第１の電位よりも低い第２の電位を供給する第２の電源線と、
前記第１及び第２の電源線に電気的に接続され、構成要素としてのトランジスタは、ボディ領域とソース領域とが電気的に接続された部分空乏型のＳＯＩ構造の電界効果トランジスタからなる定電圧発生回路と、
前記定電圧発生回路によって発生される、前記第１及び第２の電位のいずれか一方を基準とした定電圧を供給するための第３の電源線と、
前記第１及び第３の電源線に電気的に接続され、構成要素としてのトランジスタは、ボディ領域が電気的にフローティング状態である部分空乏型のＳＯＩ構造の電界効果トランジスタからなる監視回路と、を含み、
前記定電圧発生回路は、所与の制御信号に応じた値の前記定電圧を発生し、
前記監視回路は、電源投入時からの時間経過を監視し、前記時間経過にしたがって前記定電圧の値を段階的に所与の第１の電圧値に近付けていくように前記制御信号を生成するものであり、
前記定電圧を、発振回路の動作電圧として供給することを特徴とする電圧発生回路。A first power supply line for supplying a first potential;
A second power supply line for supplying a second potential lower than the first potential;
The transistor as a component, which is electrically connected to the first and second power lines, is a constant-voltage SOI structure field-effect transistor in which a body region and a source region are electrically connected. A generating circuit;
A third power supply line for supplying a constant voltage generated by the constant voltage generation circuit with reference to one of the first and second potentials;
A transistor electrically connected to the first and third power supply lines and comprising a monitoring circuit including a field-effect transistor having a partially depleted SOI structure and having a body region in an electrically floating state. Including
The constant voltage generation circuit generates the constant voltage having a value according to a given control signal,
The monitoring circuit monitors a lapse of time from power-on, and generates the control signal so that the value of the constant voltage gradually approaches a given first voltage value according to the lapse of time. Things ,
A voltage generating circuit for supplying the constant voltage as an operating voltage of an oscillation circuit. 第１の電位を供給する第１の電源線と、
前記第１の電位よりも低い第２の電位を供給する第２の電源線と、
前記第１及び第２の電源線に電気的に接続され、構成要素としてのトランジスタは、ボディ領域とソース領域とが電気的に接続された部分空乏型のＳＯＩ構造の電界効果トランジスタからなる定電圧発生回路と、
前記定電圧発生回路によって発生される、前記第１及び第２の電位のいずれか一方を基準とした定電圧を供給するための第３の電源線と、
前記第１及び第３の電源線に電気的に接続され、構成要素としてのトランジスタは、ボディ領域が電気的にフローティング状態である部分空乏型のＳＯＩ構造の電界効果トランジスタからなる監視回路と、を含み、
前記定電圧発生回路は、所与の制御信号に応じた値の前記定電圧を発生し、
前記監視回路は、ボディ領域が電気的にフローティング状態である部分空乏型のＳＯＩ構造の電界効果トランジスタにより構成される所与の動作回路を介して発振回路の発振出力のパルスをカウントし、前記カウント結果に基づいて前記定電圧の値を段階的に所与の第１の電圧値に近付けていくように前記制御信号を生成するものであり、
前記発振回路は、前記第１及び第３の電源線に電気的に接続され、該第１及び第３の電源線の間の電圧を動作電圧とすることを特徴とする電圧発生回路。A first power supply line for supplying a first potential;
A second power supply line for supplying a second potential lower than the first potential;
The transistor as a component, which is electrically connected to the first and second power lines, is a constant-voltage SOI structure field-effect transistor in which a body region and a source region are electrically connected. A generating circuit;
A third power supply line for supplying a constant voltage generated by the constant voltage generation circuit with reference to one of the first and second potentials;
A transistor electrically connected to the first and third power supply lines and comprising a monitoring circuit including a field-effect transistor having a partially depleted SOI structure and having a body region in an electrically floating state. Including
The constant voltage generation circuit generates the constant voltage having a value according to a given control signal,
The monitoring circuit counts pulses of an oscillation output of an oscillation circuit through a given operation circuit configured by a field effect transistor having a partially depleted SOI structure in which a body region is in an electrically floating state, der which generates the control signal as will closer to the first voltage value value stepwise given the constant voltage based on the result is,
The oscillation circuit is electrically connected to the first and third power supply lines, and uses a voltage between the first and third power supply lines as an operating voltage . 請求項１又は２において、
前記定電圧生成回路は、
一端が前記第２の電源線に電気的に接続された第１の定電流源と、
一端が前記第１の電源線に電気的に接続された第２の定電流源と、
ボディ領域が前記第１の電源線に電気的に接続されたソース領域に電気的に接続され、ゲート電極及びドレイン領域が前記第１の定電流源の他端に電気的に接続されたＳＯＩ構造の第１のＰチャネル型電界効果トランジスタと、
一方が前記第１のＰチャネル型電界効果トランジスタのゲート電極に電気的に接続され、他方が前記第２の定電流源の他端に電気的に接続された差動対コンパレータ回路と、
ボディ領域がソース領域に電気的に接続され、ゲート電極及びドレイン領域が前記第２の定電流源の他端に電気的に接続された１又は複数のＳＯＩ構造の第１のＮチャネル型電界効果トランジスタと、
ゲート電極が差動対コンパレータ回路の差動出力のうち前記第１のＰチャネル型電界効果トランジスタのゲート電極に電気的に接続された方の差動出力に接続され、ボディ領域及びソース領域が前記第２の電源線に電気的に接続され、ドレイン領域が前記定電圧を供給するための第３の電源線に電気的に接続された第２のＮチャネル型電界効果トランジスタと、
ドレイン領域が前記第１のＮチャネル型電界効果トランジスタそれぞれのソース領域に電気的に接続され、ボディ領域がそれぞれのソース領域に電気的に接続され、ゲート電極に前記所与の制御信号が供給され、前記ソース領域が前記第３の電源線に電気的に接続された１又は複数のＳＯＩ構造の第２のＮチャネル型電界効果トランジスタと、
を含むことを特徴とする電圧発生回路。In claim 1 or 2,
The constant voltage generation circuit,
A first constant current source having one end electrically connected to the second power supply line;
A second constant current source having one end electrically connected to the first power supply line;
SOI structure in which a body region is electrically connected to a source region electrically connected to the first power supply line, and a gate electrode and a drain region are electrically connected to the other end of the first constant current source A first P-channel field effect transistor;
A differential pair comparator circuit, one of which is electrically connected to a gate electrode of the first P-channel field effect transistor and the other of which is electrically connected to the other end of the second constant current source;
A first N-channel field effect of one or more SOI structures, wherein a body region is electrically connected to a source region, and a gate electrode and a drain region are electrically connected to the other end of the second constant current source; Transistors and
A gate electrode is connected to a differential output of the differential output of the differential pair comparator circuit which is electrically connected to the gate electrode of the first P-channel field effect transistor, and the body region and the source region are connected to each other. A second N-channel field-effect transistor electrically connected to a second power supply line and having a drain region electrically connected to a third power supply line for supplying the constant voltage;
A drain region is electrically connected to a source region of each of the first N-channel field-effect transistors, a body region is electrically connected to each of the source regions, and the given control signal is supplied to a gate electrode. A second N-channel field-effect transistor having one or more SOI structures, wherein the source region is electrically connected to the third power supply line;
A voltage generating circuit comprising: 請求項１又は２において、
前記定電圧生成回路は、
一端が前記第２の電源線に電気的に接続された第１の定電流源と、
一端が前記第１の電源線に電気的に接続された第２の定電流源と、
ボディ領域がソース領域に電気的に接続され、ゲート電極及びドレインが前記第１の定電流源の他端に電気的に接続された１または複数のＳＯＩ構造の第１のＰチャネル型電界効果トランジスタと、
それぞれのボディ領域が前記第１の電源線に電気的に接続されたソース領域に電気的に接続され、それぞれのドレイン領域が前記第１のＰチャネル型電界効果トランジスタそれぞれのソース領域に接続され、それぞれのゲート電極に前記所与の制御信号が供給される１又は複数のＳＯＩ構造の第２のＰチャネル型電界効果トランジスタと、
一方が前記第１のＰチャネル型電界効果トランジスタのゲート電極に電気的に接続され、他方が前記第２の定電流源の他端に電気的に接続された差動対コンパレータ回路と、
ボディ領域がソース領域に接続され、ゲート電極及びドレイン領域が前記第２の定電流源の他端に電気的に接続され、前記ソース領域が前記定電圧を供給するための前記第３の電源線に電気的に接続されたＳＯＩ構造の第１のＮチャネル型電界効果トランジスタと、
ゲート電極が差動対コンパレータ回路の差動出力のうち前記第１のＰチャネル型電界効果トランジスタのゲート電極に接続された方の差動出力に電気的に接続され、ボディ領域及びソース領域が前記第２の電源線に電気的に接続され、ドレイン領域が前記第１のＮチャネル型電界効果トランジスタのソース領域と電気的に接続された第２のＮチャネル型電界効果トランジスタと、
を含むことを特徴とする電圧発生回路。In claim 1 or 2,
The constant voltage generation circuit,
A first constant current source having one end electrically connected to the second power supply line;
A second constant current source having one end electrically connected to the first power supply line;
A first P-channel field effect transistor having one or more SOI structures, wherein a body region is electrically connected to a source region, and a gate electrode and a drain are electrically connected to the other end of the first constant current source; When,
Each body region is electrically connected to a source region electrically connected to the first power supply line, and each drain region is connected to a source region of each of the first P-channel field effect transistors; A second P-channel field-effect transistor having one or more SOI structures in which the given control signal is supplied to each gate electrode;
A differential pair comparator circuit, one of which is electrically connected to a gate electrode of the first P-channel field effect transistor and the other of which is electrically connected to the other end of the second constant current source;
A body region connected to a source region, a gate electrode and a drain region electrically connected to the other end of the second constant current source, and the third power supply line for supplying the constant voltage to the source region; A first N-channel field effect transistor having an SOI structure electrically connected to
A gate electrode is electrically connected to a differential output of the differential output of the differential pair comparator circuit connected to the gate electrode of the first P-channel field effect transistor, and the body region and the source region are A second N-channel field-effect transistor electrically connected to a second power supply line and having a drain region electrically connected to a source region of the first N-channel field-effect transistor;
A voltage generating circuit comprising: 請求項１又は２において、
前記定電圧生成回路は、
一端が前記第２の電源線に電気的に接続された第１の定電流源と、
一端が前記第１の電源線に電気的に接続された第２の定電流源と、
ボディ領域が前記第１の電源線に電気的に接続されたソースに電気的に接続され、ゲート電極及びドレイン領域が前記第１の定電流源の他端に電気的に接続されたＳＯＩ構造の第１のＰチャネル型電界効果トランジスタと、
一方が前記第１のＰチャネル型電界効果トランジスタのゲート電極に電気的に接続され、他方が前記第２の定電流源の他端に電気的に接続された差動対コンパレータ回路と、
ボディ領域がソース領域に電気的に接続され、ゲート電極及びドレイン領域が前記第２の定電流源の他端に電気的に接続され、前記ソース領域が前記定電圧を供給するための前記第３の電源線に電気的に接続された１又は複数のＳＯＩ構造の第１のＮチャネル型電界効果トランジスタと、を含み、
前記第１の定電流源の定電流値を変化させることによって、前記定電圧の値を段階的に所与の第１の電圧値に近付けていくようにしたものであることを特徴とする電圧発生回路。In claim 1 or 2,
The constant voltage generation circuit,
A first constant current source having one end electrically connected to the second power supply line;
A second constant current source having one end electrically connected to the first power supply line;
An SOI structure having a body region electrically connected to a source electrically connected to the first power supply line, and a gate electrode and a drain region electrically connected to the other end of the first constant current source. A first P-channel field effect transistor;
A differential pair comparator circuit, one of which is electrically connected to a gate electrode of the first P-channel field effect transistor and the other of which is electrically connected to the other end of the second constant current source;
The body region is electrically connected to the source region, the gate electrode and the drain region are electrically connected to the other end of the second constant current source, and the third region is provided for the source region to supply the constant voltage. A first N-channel field effect transistor having one or more SOI structures electrically connected to the power supply line of
A voltage characterized in that the value of the constant voltage is gradually brought closer to a given first voltage value by changing a constant current value of the first constant current source. Generator circuit. 請求項５において、
前記第２の定電流源の定電流値を変化させることによって、前記定電圧の値を段階的に所与の第１の電圧値に近付けていくようにしたものであることを特徴とする電圧発生回路。In claim 5,
A constant current value of the second constant current source, whereby the value of the constant voltage gradually approaches a given first voltage value. Generator circuit. 請求項２において、
前記発振回路は、水晶発振器であることを特徴とする電圧発生回路。In claim 2,
A voltage generating circuit, wherein the oscillation circuit is a crystal oscillator. 請求項１乃至７いずれか記載の電圧発生回路を含むことを特徴とする時計。A timepiece comprising the voltage generation circuit according to claim 1. 請求項１乃至７いずれか記載の電圧発生回路を含むことを特徴とする電子機器。An electronic apparatus comprising the voltage generation circuit according to claim 1.
JP2000302648A 2000-10-02 2000-10-02 Voltage generation circuit, timepiece and electronic device including the same Expired - Fee Related JP3573080B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000302648A JP3573080B2 (en) 2000-10-02 2000-10-02 Voltage generation circuit, timepiece and electronic device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000302648A JP3573080B2 (en) 2000-10-02 2000-10-02 Voltage generation circuit, timepiece and electronic device including the same

Publications (2)

Publication Number Publication Date
JP2002111006A JP2002111006A (en) 2002-04-12
JP3573080B2 true JP3573080B2 (en) 2004-10-06

Family

ID=18783964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000302648A Expired - Fee Related JP3573080B2 (en) 2000-10-02 2000-10-02 Voltage generation circuit, timepiece and electronic device including the same

Country Status (1)

Country Link
JP (1) JP3573080B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4668085B2 (en) * 2006-02-16 2011-04-13 セイコーインスツル株式会社 Electronic clock
JP4623683B2 (en) * 2007-01-16 2011-02-02 パナソニック株式会社 Integrated circuit device, operation control method of integrated circuit device, and manufacturing method of integrated circuit device
JP5788755B2 (en) * 2011-09-30 2015-10-07 セイコーインスツル株式会社 Oscillator
JP7463744B2 (en) 2020-01-30 2024-04-09 セイコーエプソン株式会社 clock

Also Published As

Publication number Publication date
JP2002111006A (en) 2002-04-12

Similar Documents

Publication Publication Date Title
EP0905877B1 (en) Oscillation circuit, electronic circuit, semiconductor device, electronic equipment and clock
JPH06102530A (en) Liquid crystal display device
JP2010519612A (en) Dynamic leak control circuit using selective back bias
JP3546828B2 (en) Semiconductor integrated circuit, timepiece and electronic device provided with the same
US20100079437A1 (en) Source driver circuit having bias circuit which produces bias current based on vertical synchronizing signal and method of controlling the same
JP3416949B2 (en) Electronic circuits, semiconductor devices, electronic equipment and watches
US20050140427A1 (en) Comparator circuit and power supply circuit
EP2557479A2 (en) Adjustable body bias circuit
JP3573080B2 (en) Voltage generation circuit, timepiece and electronic device including the same
JP2009003764A (en) Semiconductor integrated circuit and electronic equipment
JP3886716B2 (en) Semiconductor integrated circuit, timepiece and electronic device equipped with the same
JP2004096711A (en) Oscillation circuit, electronic appliance and time piece
JPH05120457A (en) Ic circuit equipped with oscillation circuit
US6229405B1 (en) Low-voltage oscillation amplifying circuit
JP3944226B2 (en) Backup circuit
JP2005045873A (en) Power supply
JP2004214693A (en) Semiconductor integrated circuit, and clock and electronic equipment having same
JP3365292B2 (en) Oscillator circuit, electronic circuit, semiconductor device, electronic equipment and clock
JP3144370B2 (en) Semiconductor device
JPH10187270A (en) Semiconductor integrated circuit device
JP6079257B2 (en) Constant voltage generation circuit, semiconductor device and electronic timepiece
JP2890562B2 (en) Power circuit
JP2001298326A (en) Oscillation circuit, electronic circuit, semiconductor device, electronic equipment and clock
JP2001068992A (en) Semiconductor integrated circuit
JP3506638B2 (en) Logic circuit

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040621

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080709

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090709

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100709

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110709

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110709

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120709

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120709

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees