JP3568409B2 - 半導体素子 - Google Patents
半導体素子 Download PDFInfo
- Publication number
- JP3568409B2 JP3568409B2 JP04175799A JP4175799A JP3568409B2 JP 3568409 B2 JP3568409 B2 JP 3568409B2 JP 04175799 A JP04175799 A JP 04175799A JP 4175799 A JP4175799 A JP 4175799A JP 3568409 B2 JP3568409 B2 JP 3568409B2
- Authority
- JP
- Japan
- Prior art keywords
- pair
- light emitting
- support frame
- semiconductor
- led chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 92
- 239000000758 substrate Substances 0.000 claims description 29
- 239000010410 layer Substances 0.000 description 77
- 229910052594 sapphire Inorganic materials 0.000 description 14
- 239000010980 sapphire Substances 0.000 description 14
- 239000010931 gold Substances 0.000 description 11
- 125000006850 spacer group Chemical group 0.000 description 11
- 239000002184 metal Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 238000005253 cladding Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、支持フレーム上に半導体チップが実装された半導体素子に関する。
【０００２】
【従来の技術】
ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ等のＩＩＩ−Ｖ族窒化物系半導体を用いた半導体素子は、可視領域から紫外領域に渡る波長の光を出射可能な半導体発光素子または可視領域から紫外領域に渡る波長の光を受光可能な半導体受光素子として実用化が進んできている。また、上記のような窒化物系半導体を用いた半導体素子は、高温下で使用する耐環境電子素子あるいは移動体通信等で使用する高周波ハイパワー電子素子としての応用が期待されている。以下、ＧａＮ、ＡｌＮ、ＩｎＮもしくはＢＮまたはこれらの混晶等のＩＩＩ −Ｖ族窒化物系半導体層を窒化物系半導体層と呼ぶ。
【０００３】
従来の発光ダイオード等の窒化物系半導体発光素子では、サファイア等の絶縁性基板上にｎ型半導体層、発光層およびｐ型半導体層が順に形成されている。このような構造では、基板が絶縁性を有するため、基板の裏面に電極を形成することができない。したがって、同一面側にｎ側電極およびｐ側電極が形成されている。
【０００４】
いわゆるジャンクションアップ型の半導体発光素子では、ｎ側電極およびｐ側電極の側から光が取り出される。この場合、ｎ型半導体に比べて抵抗率の低いｐ型半導体が実現されていないため、ｐ型半導体層上のほぼ全面に薄膜の金属層からなり透光性を有するｐ側電極が設けられている（特許第２７４８８１８号）。
【０００５】
しかしながら、通常、この透光性を有するｐ側電極は、透光性を確保するために厚さが１００〜３００Å程度に薄く形成される。このため、ｐ側電極の膜厚制御が難しい。また、この透光性を有するｐ側電極の透過率は４０〜８０％程度であるため、発光層から発生する光のうちかなりの光がｐ側電極で遮られ、外部に出射することができない。
【０００６】
そこで、光を有効利用するために、いわゆるジャンクションダウン型の半導体発光素子が提案されている。ジャンクションダウン型の半導体発光素子では、透光性基板上に発光層を含む半導体層が形成され、発光層から出射された光が透光性基板を通して外部に出射される。
【０００７】
図５は従来のＧａＮ系半導体発光素子の一例を示す模式的断面図である。図５の半導体発光素子は特開平６−１２０５６２号公報に開示されている。
【０００８】
図５において、発光ダイオードチップ（以下、ＬＥＤチップと呼ぶ）８０は、サファイア基板８１上にｎ−ＧａＮ層８２およびｐ−ＧａＮ層８３が形成されてなる。ｐ−ＧａＮ層８３およびｎ−ＧａＮ層８２の一部領域が除去され、ｎ−ＧａＮ層８２の表面が露出している。ｐ−ＧａＮ層８３上にｐ側電極８４が形成され、ｎ−ＧａＮ層８２の露出した表面上にｎ側電極８５が形成されている。ｎ−ＧａＮ層８２およびｐ−ＧａＮ層８３がＬＥＤ発光層９０を構成する。
【０００９】
ＬＥＤチップ８０のサファイア基板８１を上に向けた状態でｐ側電極８４およびｎ側電極８５がそれぞれリードフレーム９１，９２上に導電性接着剤９３，９４により接合されている。そして、ＬＥＤチップ８０およびリードフレーム９１，９２がエポキシ樹脂９５でレンズ形状にモールドされている。
【００１０】
図５の半導体発光素子では、ＬＥＤチップ８０をリードフレーム９１，９２に直接接続するため、ＬＥＤチップ８０の大きさをリードフレーム９１，９２間の間隔以上にしなければならない。それにより、ＬＥＤチップ８０の小型化が困難となる。また、図５の半導体発光素子では、ＬＥＤチップ８０のＬＥＤ発光層９０から横方向に出射される光を有効に利用することができない。したがって、光の利用効率が低くなる。
【００１１】
そこで、ＬＥＤチップの小型化および横方向に出射される光の有効利用を図るために図６に示す半導体発光素子が提案されている。
【００１２】
図６は従来の半導体発光素子の他の例を示す模式的断面図である。図６の半導体発光素子は特開平６−１７７４２９号公報に開示されている。
【００１３】
図６において、リードフレーム１１０のカップ部１１０ａ内に、絶縁スペーサ１００が接着剤層を介して接着されている。絶縁スペーサ１００の上面には１対の金属電極層１０１，１０２が形成されている。ＬＥＤチップ８０のサファイア基板８１を上に向けた状態でｐ側電極８４およびｎ側電極８５がそれぞれ導電性接着剤１０３，１０４を介して絶縁スペーサ１００上の金属電極層１０１，１０２に接合されている。絶縁スペーサ１００上の金属電極層１０１はボンディングワイヤ１１２によりリードフレーム１１０に接続されている。また、絶縁スペーサ１００上の金属電極層１０２はボンディングワイヤ１１３により他のリードフレーム１１１に接続されている。
【００１４】
図６の半導体発光素子においては、ＬＥＤチップ８０のｐ側電極８４およびｎ側電極８５が絶縁スペーサ１００上の１対の金属電極層１０１，１０２に接続されるので、ＬＥＤチップ８０を小型化することができる。また、ＬＥＤチップ８０のＬＥＤ発光層９０から横方向に出射された光がリードフレーム１１０のカップ部１１０ａにより内側上方に反射されるので、横方向への光の利用効率が向上する。
【００１５】
【発明が解決しようとする課題】
図７は図６の絶縁スペーサ１００およびＬＥＤチップ８０の平面図である。図７に示すように、絶縁スペーサ１００上の金属電極層１０１，１０２にそれぞれボンディングワイヤ１１２，１１３を接続するために、絶縁スペーサ１００上にワイヤボンディングのためのスペースを設ける必要がある。
【００１６】
そのため、絶縁スペーサ１００をＬＥＤチップ８０よりも大きく形成する必要があり、それに伴ってリードフレーム１１０のカップ部１１０ａを大きくする必要がある。したがって、半導体発光素子のさらなる小型化が困難である。
【００１７】
本発明の目的は、さらなる小型化が可能な半導体素子を提供することである。
【００１８】
本発明の他の目的は、光の利用効率が高くかつさらなる小型化が可能な半導体素子を提供することである。
【００１９】
【課題を解決するための手段および発明の効果】
対角位置に１対の隅部を有する支持フレームと、矩形状の素子チップとを備え、支持フレームは、上面の１対の隅部にそれぞれ延びる１対の導電性パターンを有し、素子チップは、基板と、基板上に形成された半導体層と、半導体層上に形成された１対の電極とを有し、素子チップの１対の電極が支持フレーム上の１対の導電性パターンにそれぞれ接合されかつ素子チップの対向する２辺のほぼ中央部から支持フレームの１対の隅部が外方に突出するように支持フレーム上に素子チップが配置されたものである。
【００２０】
本発明に係る半導体素子においては、素子チップの１対の電極が支持フレーム上の１対の導電性パターンにそれぞれ接合され、素子チップの対向する２辺のほぼ中央部から支持フレームの１対の隅部が外方に突出しているので、支持フレームの寸法を素子チップの寸法に比べて大きくすることなく、支持フレームの１対の隅部上の導電性パターンを介して素子チップの電気的接続を取ることが可能となる。したがって、半導体素子のさらなる小型化が可能となる。
【００２１】
１対の隅部において支持フレームに外接する円の直径が素子チップに外接する円の直径以下であることが好ましい。それにより、半導体素子の全体の直径を素子チップの対角線の長さと等しくすることができる。その結果、さらに半導体素子を小型化することが可能となる。
【００２２】
支持フレームは矩形状に形成され、支持フレームの対向する１組の辺が素子チップの対向する１組の辺に対して角度をなすように支持フレーム上に素子チップが配置されてもよい。
【００２３】
この場合、素子チップの対向する２辺のほぼ中央部から矩形状の支持フレームの１対の隅部が外方に突出することになる。それにより、支持フレームの寸法を素子チップの寸法に比べて大きくすることなく、支持フレームの１対の隅部上の導電性パターンを介して素子チップの電気的接続を取ることが可能となる。
【００２４】
素子チップの基板は透光性基板であり、半導体層は発光層を含んでもよい。この場合、発光層から出射された光が透光性基板を通して出射される。それにより、ジャンクションダウン型の半導体発光素子が得られる。この場合にも、支持フレームの寸法を素子チップの寸法に比べて大きくする必要がないので、小型化された半導体発光素子が得られる。
【００２５】
第１のリードフレームと、支持フレームが収容される収容部を有する第２のリードフレームとをさらに備え、支持フレームの１対の隅部上の１対の導電性パターンが第１および第２のリードフレームにそれぞれ電気的に接続されてもよい。
【００２６】
この場合、素子チップの対向する２辺のほぼ中央部から外方に突出した支持フレームの１対の隅部上の導電性パターンを介して素子チップの１対の電極をそれぞれ第１および第２のリードフレームに電気的に接続することができる。支持フレームの寸法を素子チップの寸法に比べて大きくする必要がないので、第２のリードフレームの収容部の大きさを小さくすることができる。その結果、半導体素子がさらに小型化される。また、素子チップの基板が透光性基板であり、半導体層が発光層を含む場合には、発光層から横方向に出射された光が第２のリードフレームの収容部の内周面で内側に反射される。それにより、光の利用効率が高くなる。
【００２７】
【発明の実施の形態】
以下、本発明に係る半導体素子の一例として半導体発光素子について説明する。
【００２８】
図１（ａ），（ｂ）は本発明の一実施例における半導体発光素子のそれぞれ模式的平面図および模式的断面図である。図１の半導体発光素子は発光ダイオードランプ（ＬＥＤランプ）である。また、図２は図１の半導体発光素子における発光ダイオードチップの平面図である。図３は図１の半導体発光素子におけるマウントフレームの平面図である。
【００２９】
図１に示すように、矩形状の絶縁性のマウントフレーム３０上に矩形状の発光ダイオードチップ（以下、ＬＥＤチップと呼ぶ）２０が実装される。ＬＥＤチップ２０は、透光性のサファイア基板１上にＬＥＤ発光層２１が形成されてなる。図２に示すように、ＬＥＤチップ２０のＬＥＤ発光層２１上には、ｐ側電極９およびｎ側電極１０が形成されている。ｎ側電極１０はＬＥＤ発光層２１の上面の１つの隅部の領域に形成され、ｐ側電極９はＬＥＤ発光層２１の上面の残りの領域に形成されている。一方、図３に示すように、マウントフレーム３０の上面には金属膜からなる１対の導電性パターン３１，３２が形成されている。
【００３０】
本実施例では、ＬＥＤチップ２０は例えば１辺が４００μｍのほぼ正方形状に形成され、同様にマウントフレーム３０も１辺が４００μｍのほぼ正方形状に形成されている。
【００３１】
図１に示すように、ＬＥＤチップ２０の対向する２辺がマウントフレーム３０の対向する２辺に対してほぼ４５度の角度をなすように、ＬＥＤチップ２０がサファイア基板１側を上に向けてマウントフレーム３０上に配置され、ｐ側電極９およびｎ側電極１０がそれぞれＡｕ（金）バンプ５１，５２によりマウントフレーム３０上の導電性パターン３１，３２に接合されている。これにより、マウントフレーム３０の対角位置の１対の隅部がＬＥＤチップ２０の対向する２辺の中央部から外方に突出し、マウントフレーム３０上の１対の導電性パターン３１，３２が露出している。
【００３２】
リードフレーム４０は、カップ部４１およびポール部（棒状部）４２からなる。一方、リードフレーム４３はポール部からなる。カップ部４１は外側上方に傾斜した内周面を有する。マウントフレーム３０は、リードフレーム４０のカップ部４１内に接着される。
【００３３】
マウントフレーム３０上の導電性パターン３１はボンディングワイヤ６１によりリードフレーム４３に接続される。一方、マウントフレーム３０上の導電性パターン３２はボンディングワイヤ６２によりリードフレーム４０のポール部４２に接続される。
【００３４】
図４は図１の半導体発光素子におけるＬＥＤチップ２０の構造を示す模式的断面図である。ここで、図４を参照しながらＬＥＤチップ２０の製造方法を説明する。
【００３５】
透光性のサファイア基板１の（０００１）面上に低温バッファ層２を形成する。この低温バッファ層２は、厚さ２．５ｎｍの４つのＡｌＮ層および厚さ２．５ｎｍの４つのＧａＮ層が交互に積層されてなる多層構造を有する。低温バッファ層２上に、厚さ０．１μｍのアンドープのＡｌＮからなる高温バッファ層３、厚さ５μｍのＳｉドープのＧａＮからなるｎ−コンタクト層４を順に形成する。ｎ−コンタクト層４はｎ−クラッド層を兼ねる。
【００３６】
次に、ｎ−コンタクト層４上に、多重量子井戸発光層（以下、ＭＱＷ発光層と呼ぶ）を形成する。ＭＱＷ発光層５は、厚さ５ｎｍのアンドープのＧａＮからなる４つの障壁層と厚さ５ｎｍのアンドープのＧａ０．６５Ｉｎ０．３５Ｎからなる５つの量子井戸層とが交互に積層されてなる多重量子井戸構造を有する。
【００３７】
次に、ＭＱＷ発光層５上に、そのＭＱＷ発光層５の結晶劣化を防止するために、厚さ１０ｎｍのアンドープのＧａＮからなる保護層６を形成する。さらに、保護層６上に、厚さ０．１５μｍのＭｇドープのＡｌ０．０５． Ｇａ０．９５Ｎからなるｐ−クラッド層７、および厚さ０．３μｍのＭｇドープのＧａＮからなるｐ−コンタクト層８を順に形成する。
【００３８】
低温バッファ層２、高温バッファ層３、ｎ−コンタクト層４、ＭＱＷ発光層５、保護層６、ｐ−クラッド層７およびｐ−コンタクト層８がＬＥＤ発光層２１を構成する。
【００３９】
次に、ｐ−コンタクト層８からｎ−コンタクト層４の所定深さまでの一部領域をエッチングにより除去し、ｎ−コンタクト層４の表面を露出させる。ｐ−コンタクト層８上に、蒸着法およびパターニングによりＮｉおよびＡｕからなるｐ側電極９を形成する。また、ｎ−コンタクト層４の露出した表面上に、真空蒸着法等によりＡｌからなるｎ側電極１０を形成する。その後、５００℃で熱処理を行い、ｐ側電極９およびｎ側電極１０をそれぞれｐ−コンタクト層８およびｎ−コンタクト層４にオーミック接触させる。
【００４０】
本実施例の半導体発光素子では、サファイア基板１側から光を取り出すため、ｐ側電極９の材料としては、オーミック性を有しかつ発光波長に対する反射率が大きい材料を用いることが好ましい。例えば、このｐ側電極９の材料としてＰｄ／ＡｕまたはＰｄ／Ａｌを用いる。
【００４１】
最後に、サファイア基板１の裏面を研磨し、サファイア基板１の厚さを１００μｍ以下にする。そして、スクライビング、ダイシング、ブレーキング等の方法を用いてサファイア基板１をＬＥＤ発光層２１とともに分離する。本実施例では、サファイア基板１を例えば１辺が４００μｍのほぼ正方形状に分離する。このようにして、ＬＥＤチップ２０が作製される。
【００４２】
次に、図１の半導体発光素子の製造方法を説明する。
まず、ＬＥＤチップ２０のｐ側電極９およびｎ側電極１０上に、それぞれＡｕバンプ５１，５２を形成する。Ａｕバンプ５１，５２の形成方法としては、通常の金ワイヤを用い、セカンドボンドをボール肩部に行うスタッドバンプボンディング法を用いてもよい。また、レジストによりパターンニングを行い、電界メッキ法または無電界メッキ法によりＡｕバンプ５１，５２を形成してもよい。
【００４３】
一方、絶縁性のマウントフレーム３０の上面に蒸着法およびパターンニングにより金等からなる１対の導電性パターン３１，３２を形成する。マウントフレーム３０は、熱伝導性の良好な材料により形成することが望ましい。
【００４４】
ＬＥＤチップ２０のサファイア基板１を上に向けた状態で、Ａｕバンプ５１，５２をマウントフレーム３０上の導電性パターン３１，３２に銀ペースト、インジウム、半田等からなる導電性接着剤により接合する。このとき、矩形状のＬＥＤチップ２０の対向する２辺と矩形状のマウントフレーム３０の対向する２辺とが互いにほぼ４５度の角度をなすように、かつＬＥＤチップ２０に形成されたＡｕバンプ５１，５２がそれぞれマウントフレーム３０上の導電性パターン３１，３２上に位置するように、ＬＥＤチップ２０をマウントフレーム３０に対してほぼ４５度回転させて配置する。
【００４５】
次に、ＬＥＤチップ２０が実装されたマウントフレーム３０をリードフレーム４０のカップ部４１内の底面に接着剤により接着する。続いて、マウントフレーム３０の一方の隅部上の導電性パターン３１をボンディングワイヤ６１によりリードフレーム４３に接続し、マウントフレーム３０の他方の隅部上の導電性パターン３２をボンディングワイヤ６２によりリードフレーム４０のポール部４２に接続する。
【００４６】
最後に、ＬＥＤチップ２０、マウントフレーム３０およびリードフレーム４０，４３をエポキシ樹脂でレンズ形状にモールドする。このようにして、ジャンクションダウン型の半導体発光素子が作製される。
【００４７】
なお、マウントフレーム３０の寸法は、ＬＥＤチップ２０を実装した際にＬＥＤチップ２０の対向する２辺から外方に突出したマウントフレーム３０の隅部上にワイヤボンディングのためのスペースが確保される大きさにする。本実施例では、マウントフレーム３０の寸法をＬＥＤチップ２０と同様に４００μｍ×４００μｍとしている。この場合、直径８０μｍ程度のワイヤボンディング用のスペースを確保することができる。
【００４８】
本実施例の半導体発光素子においては、矩形状のＬＥＤチップ２０を矩形状のマウントフレーム３０に対してほぼ４５度回転させた状態で実装することにより、マウントフレーム３０を小型化することが可能となり、それに伴ってリードフレーム４０のカップ部４１を小さくすることができる。その結果、半導体発光素子のさらなる小型化が可能となる。
【００４９】
本実施例では、マウントフレーム３０の外接円２００がＬＥＤチップ２０の外接円と等しくなっている。したがって、リードフレーム４０のカップ部４１の内部の底面の直径をＬＥＤチップ２０の対角線の長さまで小さくすることができる。
【００５０】
また、ＬＥＤチップ２０のＬＥＤ発光層２１から横方向に出射された光がカップ部４１の内周面で内側上方に反射されるので、光の利用効率が向上する。
【００５１】
図１に示したジャンクションダウン型の実施例の半導体発光素子の発光出力をジャンクションアップ型の比較例１の半導体発光素子の発光出力と比較した。実施例の半導体発光素子および比較例１の半導体発光素子において、同一の構造を有するＬＥＤチップ２０を用い、ｐ側電極９として透光性電極を用いた。その結果、実施例の半導体発光素子では、比較例１の半導体発光素子の１．５倍の発光出力が得られた。
【００５２】
また、実施例の半導体発光素子の寸法をジャクションダウン型の比較例２の半導体発光素子の寸法と比較した。実施例の半導体発光素子および比較例１の半導体発光素子において、ＬＥＤチップ２０を４００μｍ×４００μｍの正方形状とした。実施例の半導体発光素子では、ＬＥＤチップ２０をマウントフレーム３０に対して４５度回転させた状態で実装した。一方、比較例２の半導体発光素子では、ＬＥＤチップ２０をマウントフレーム３０に対して回転させない状態で実装した。
【００５３】
実施例の半導体発光素子では、マウントフレーム３０をＬＥＤチップ２０と同じ４００μｍ×４００μｍの正方形状にすることができるため、従来のジャンクションアップ型の半導体発光素子で使用されるリードフレームをそのまま利用することができた。一方、比較例２の半導体発光素子では、ワイヤボンディングのためのスペースを確保するために、マウントフレームの一辺は少なくとも５００μｍ好ましくは５５０μｍ以上必要であった。
【００５４】
このように、本実施例の半導体発光素子では、従来のジャンクションアップ型の半導体発光素子よりも高い発光出力を得ることができ、従来のジャンクションダウン型の半導体発光素子よりも小型化が可能になることがわかる。また、既存の製造設備を利用することが可能であり、新たな設備投資が不要となる。
【００５５】
なお、上記実施例では、ＬＥＤチップ２０およびマウントフレーム３０を正方形状としているが、ＬＥＤチップ２０およびマウントフレーム３０が長方形状であってもよい。
【００５６】
また、上記実施例では、ＬＥＤチップ２０およびマウントフレーム３０の寸法を等しくしているが、マウントフレーム３０の寸法をＬＥＤチップ２０の寸法よりも小さくすることも可能である。
【００５７】
さらに、上記実施例では、ＬＥＤチップ２０をマウントフレーム３０に対してほぼ４５度回転させた状態でＬＥＤチップ２０をマウントフレーム３０上に実装しているが、４５度には限定されず、ＬＥＤチップ２０の対向する２辺のほぼ中央部から外方に突出するマウントフレーム３０の１対の隅部上にワイヤボンディングのためのスペースを確保することができるならば、ＬＥＤチップ２０をマウントフレーム３０に対して他の角度だけ回転させてもよい。
【００５８】
また、上記実施例では、マウントフレーム３０を矩形形状としているがマウントフレーム３０の４つの隅部のうちボンディングワイヤ６１，６２を接続する２つの隅部以外の他の２つの隅部を取り除いてもよい。
【００５９】
上記実施例では、本発明を半導体発光素子に適用した場合を説明したが、本発明は、フォトダイオード等の半導体受光素子およびその他の半導体素子にも適用することができる。
【図面の簡単な説明】
【図１】本発明の一実施例における半導体発光素子の模式的平面図および模式的断面図である。
【図２】図１の半導体発光素子におけるＬＥＤチップの平面図である。
【図３】図１の半導体発光素子におけるマウントフレームの平面図である。
【図４】図１の半導体発光素子におけるＬＥＤチップの模式的断面図である。
【図５】従来の半導体発光素子の一例を示す模式的断面図である。
【図６】従来の半導体発光素子の他の例を示す模式的断面図である。
【図７】図６の半導体発光素子のＬＥＤチップおよび絶縁スペーサの平面図である。
【符号の説明】
１ サファイア基板
９ ｐ側電極
１０ ｎ側電極
２０ ＬＥＤチップ
２１ ＬＥＤ発光層
３０ マウントフレーム
３１，３２ 導電性パターン
４０，４３ リードフレーム
４１ カップ部
４２ ポール
５１，５２ Ａｕバンプ
６１，６２ ボンディングワイヤ
【発明の属する技術分野】
本発明は、支持フレーム上に半導体チップが実装された半導体素子に関する。
【０００２】
【従来の技術】
ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ等のＩＩＩ−Ｖ族窒化物系半導体を用いた半導体素子は、可視領域から紫外領域に渡る波長の光を出射可能な半導体発光素子または可視領域から紫外領域に渡る波長の光を受光可能な半導体受光素子として実用化が進んできている。また、上記のような窒化物系半導体を用いた半導体素子は、高温下で使用する耐環境電子素子あるいは移動体通信等で使用する高周波ハイパワー電子素子としての応用が期待されている。以下、ＧａＮ、ＡｌＮ、ＩｎＮもしくはＢＮまたはこれらの混晶等のＩＩＩ −Ｖ族窒化物系半導体層を窒化物系半導体層と呼ぶ。
【０００３】
従来の発光ダイオード等の窒化物系半導体発光素子では、サファイア等の絶縁性基板上にｎ型半導体層、発光層およびｐ型半導体層が順に形成されている。このような構造では、基板が絶縁性を有するため、基板の裏面に電極を形成することができない。したがって、同一面側にｎ側電極およびｐ側電極が形成されている。
【０００４】
いわゆるジャンクションアップ型の半導体発光素子では、ｎ側電極およびｐ側電極の側から光が取り出される。この場合、ｎ型半導体に比べて抵抗率の低いｐ型半導体が実現されていないため、ｐ型半導体層上のほぼ全面に薄膜の金属層からなり透光性を有するｐ側電極が設けられている（特許第２７４８８１８号）。
【０００５】
しかしながら、通常、この透光性を有するｐ側電極は、透光性を確保するために厚さが１００〜３００Å程度に薄く形成される。このため、ｐ側電極の膜厚制御が難しい。また、この透光性を有するｐ側電極の透過率は４０〜８０％程度であるため、発光層から発生する光のうちかなりの光がｐ側電極で遮られ、外部に出射することができない。
【０００６】
そこで、光を有効利用するために、いわゆるジャンクションダウン型の半導体発光素子が提案されている。ジャンクションダウン型の半導体発光素子では、透光性基板上に発光層を含む半導体層が形成され、発光層から出射された光が透光性基板を通して外部に出射される。
【０００７】
図５は従来のＧａＮ系半導体発光素子の一例を示す模式的断面図である。図５の半導体発光素子は特開平６−１２０５６２号公報に開示されている。
【０００８】
図５において、発光ダイオードチップ（以下、ＬＥＤチップと呼ぶ）８０は、サファイア基板８１上にｎ−ＧａＮ層８２およびｐ−ＧａＮ層８３が形成されてなる。ｐ−ＧａＮ層８３およびｎ−ＧａＮ層８２の一部領域が除去され、ｎ−ＧａＮ層８２の表面が露出している。ｐ−ＧａＮ層８３上にｐ側電極８４が形成され、ｎ−ＧａＮ層８２の露出した表面上にｎ側電極８５が形成されている。ｎ−ＧａＮ層８２およびｐ−ＧａＮ層８３がＬＥＤ発光層９０を構成する。
【０００９】
ＬＥＤチップ８０のサファイア基板８１を上に向けた状態でｐ側電極８４およびｎ側電極８５がそれぞれリードフレーム９１，９２上に導電性接着剤９３，９４により接合されている。そして、ＬＥＤチップ８０およびリードフレーム９１，９２がエポキシ樹脂９５でレンズ形状にモールドされている。
【００１０】
図５の半導体発光素子では、ＬＥＤチップ８０をリードフレーム９１，９２に直接接続するため、ＬＥＤチップ８０の大きさをリードフレーム９１，９２間の間隔以上にしなければならない。それにより、ＬＥＤチップ８０の小型化が困難となる。また、図５の半導体発光素子では、ＬＥＤチップ８０のＬＥＤ発光層９０から横方向に出射される光を有効に利用することができない。したがって、光の利用効率が低くなる。
【００１１】
そこで、ＬＥＤチップの小型化および横方向に出射される光の有効利用を図るために図６に示す半導体発光素子が提案されている。
【００１２】
図６は従来の半導体発光素子の他の例を示す模式的断面図である。図６の半導体発光素子は特開平６−１７７４２９号公報に開示されている。
【００１３】
図６において、リードフレーム１１０のカップ部１１０ａ内に、絶縁スペーサ１００が接着剤層を介して接着されている。絶縁スペーサ１００の上面には１対の金属電極層１０１，１０２が形成されている。ＬＥＤチップ８０のサファイア基板８１を上に向けた状態でｐ側電極８４およびｎ側電極８５がそれぞれ導電性接着剤１０３，１０４を介して絶縁スペーサ１００上の金属電極層１０１，１０２に接合されている。絶縁スペーサ１００上の金属電極層１０１はボンディングワイヤ１１２によりリードフレーム１１０に接続されている。また、絶縁スペーサ１００上の金属電極層１０２はボンディングワイヤ１１３により他のリードフレーム１１１に接続されている。
【００１４】
図６の半導体発光素子においては、ＬＥＤチップ８０のｐ側電極８４およびｎ側電極８５が絶縁スペーサ１００上の１対の金属電極層１０１，１０２に接続されるので、ＬＥＤチップ８０を小型化することができる。また、ＬＥＤチップ８０のＬＥＤ発光層９０から横方向に出射された光がリードフレーム１１０のカップ部１１０ａにより内側上方に反射されるので、横方向への光の利用効率が向上する。
【００１５】
【発明が解決しようとする課題】
図７は図６の絶縁スペーサ１００およびＬＥＤチップ８０の平面図である。図７に示すように、絶縁スペーサ１００上の金属電極層１０１，１０２にそれぞれボンディングワイヤ１１２，１１３を接続するために、絶縁スペーサ１００上にワイヤボンディングのためのスペースを設ける必要がある。
【００１６】
そのため、絶縁スペーサ１００をＬＥＤチップ８０よりも大きく形成する必要があり、それに伴ってリードフレーム１１０のカップ部１１０ａを大きくする必要がある。したがって、半導体発光素子のさらなる小型化が困難である。
【００１７】
本発明の目的は、さらなる小型化が可能な半導体素子を提供することである。
【００１８】
本発明の他の目的は、光の利用効率が高くかつさらなる小型化が可能な半導体素子を提供することである。
【００１９】
【課題を解決するための手段および発明の効果】
対角位置に１対の隅部を有する支持フレームと、矩形状の素子チップとを備え、支持フレームは、上面の１対の隅部にそれぞれ延びる１対の導電性パターンを有し、素子チップは、基板と、基板上に形成された半導体層と、半導体層上に形成された１対の電極とを有し、素子チップの１対の電極が支持フレーム上の１対の導電性パターンにそれぞれ接合されかつ素子チップの対向する２辺のほぼ中央部から支持フレームの１対の隅部が外方に突出するように支持フレーム上に素子チップが配置されたものである。
【００２０】
本発明に係る半導体素子においては、素子チップの１対の電極が支持フレーム上の１対の導電性パターンにそれぞれ接合され、素子チップの対向する２辺のほぼ中央部から支持フレームの１対の隅部が外方に突出しているので、支持フレームの寸法を素子チップの寸法に比べて大きくすることなく、支持フレームの１対の隅部上の導電性パターンを介して素子チップの電気的接続を取ることが可能となる。したがって、半導体素子のさらなる小型化が可能となる。
【００２１】
１対の隅部において支持フレームに外接する円の直径が素子チップに外接する円の直径以下であることが好ましい。それにより、半導体素子の全体の直径を素子チップの対角線の長さと等しくすることができる。その結果、さらに半導体素子を小型化することが可能となる。
【００２２】
支持フレームは矩形状に形成され、支持フレームの対向する１組の辺が素子チップの対向する１組の辺に対して角度をなすように支持フレーム上に素子チップが配置されてもよい。
【００２３】
この場合、素子チップの対向する２辺のほぼ中央部から矩形状の支持フレームの１対の隅部が外方に突出することになる。それにより、支持フレームの寸法を素子チップの寸法に比べて大きくすることなく、支持フレームの１対の隅部上の導電性パターンを介して素子チップの電気的接続を取ることが可能となる。
【００２４】
素子チップの基板は透光性基板であり、半導体層は発光層を含んでもよい。この場合、発光層から出射された光が透光性基板を通して出射される。それにより、ジャンクションダウン型の半導体発光素子が得られる。この場合にも、支持フレームの寸法を素子チップの寸法に比べて大きくする必要がないので、小型化された半導体発光素子が得られる。
【００２５】
第１のリードフレームと、支持フレームが収容される収容部を有する第２のリードフレームとをさらに備え、支持フレームの１対の隅部上の１対の導電性パターンが第１および第２のリードフレームにそれぞれ電気的に接続されてもよい。
【００２６】
この場合、素子チップの対向する２辺のほぼ中央部から外方に突出した支持フレームの１対の隅部上の導電性パターンを介して素子チップの１対の電極をそれぞれ第１および第２のリードフレームに電気的に接続することができる。支持フレームの寸法を素子チップの寸法に比べて大きくする必要がないので、第２のリードフレームの収容部の大きさを小さくすることができる。その結果、半導体素子がさらに小型化される。また、素子チップの基板が透光性基板であり、半導体層が発光層を含む場合には、発光層から横方向に出射された光が第２のリードフレームの収容部の内周面で内側に反射される。それにより、光の利用効率が高くなる。
【００２７】
【発明の実施の形態】
以下、本発明に係る半導体素子の一例として半導体発光素子について説明する。
【００２８】
図１（ａ），（ｂ）は本発明の一実施例における半導体発光素子のそれぞれ模式的平面図および模式的断面図である。図１の半導体発光素子は発光ダイオードランプ（ＬＥＤランプ）である。また、図２は図１の半導体発光素子における発光ダイオードチップの平面図である。図３は図１の半導体発光素子におけるマウントフレームの平面図である。
【００２９】
図１に示すように、矩形状の絶縁性のマウントフレーム３０上に矩形状の発光ダイオードチップ（以下、ＬＥＤチップと呼ぶ）２０が実装される。ＬＥＤチップ２０は、透光性のサファイア基板１上にＬＥＤ発光層２１が形成されてなる。図２に示すように、ＬＥＤチップ２０のＬＥＤ発光層２１上には、ｐ側電極９およびｎ側電極１０が形成されている。ｎ側電極１０はＬＥＤ発光層２１の上面の１つの隅部の領域に形成され、ｐ側電極９はＬＥＤ発光層２１の上面の残りの領域に形成されている。一方、図３に示すように、マウントフレーム３０の上面には金属膜からなる１対の導電性パターン３１，３２が形成されている。
【００３０】
本実施例では、ＬＥＤチップ２０は例えば１辺が４００μｍのほぼ正方形状に形成され、同様にマウントフレーム３０も１辺が４００μｍのほぼ正方形状に形成されている。
【００３１】
図１に示すように、ＬＥＤチップ２０の対向する２辺がマウントフレーム３０の対向する２辺に対してほぼ４５度の角度をなすように、ＬＥＤチップ２０がサファイア基板１側を上に向けてマウントフレーム３０上に配置され、ｐ側電極９およびｎ側電極１０がそれぞれＡｕ（金）バンプ５１，５２によりマウントフレーム３０上の導電性パターン３１，３２に接合されている。これにより、マウントフレーム３０の対角位置の１対の隅部がＬＥＤチップ２０の対向する２辺の中央部から外方に突出し、マウントフレーム３０上の１対の導電性パターン３１，３２が露出している。
【００３２】
リードフレーム４０は、カップ部４１およびポール部（棒状部）４２からなる。一方、リードフレーム４３はポール部からなる。カップ部４１は外側上方に傾斜した内周面を有する。マウントフレーム３０は、リードフレーム４０のカップ部４１内に接着される。
【００３３】
マウントフレーム３０上の導電性パターン３１はボンディングワイヤ６１によりリードフレーム４３に接続される。一方、マウントフレーム３０上の導電性パターン３２はボンディングワイヤ６２によりリードフレーム４０のポール部４２に接続される。
【００３４】
図４は図１の半導体発光素子におけるＬＥＤチップ２０の構造を示す模式的断面図である。ここで、図４を参照しながらＬＥＤチップ２０の製造方法を説明する。
【００３５】
透光性のサファイア基板１の（０００１）面上に低温バッファ層２を形成する。この低温バッファ層２は、厚さ２．５ｎｍの４つのＡｌＮ層および厚さ２．５ｎｍの４つのＧａＮ層が交互に積層されてなる多層構造を有する。低温バッファ層２上に、厚さ０．１μｍのアンドープのＡｌＮからなる高温バッファ層３、厚さ５μｍのＳｉドープのＧａＮからなるｎ−コンタクト層４を順に形成する。ｎ−コンタクト層４はｎ−クラッド層を兼ねる。
【００３６】
次に、ｎ−コンタクト層４上に、多重量子井戸発光層（以下、ＭＱＷ発光層と呼ぶ）を形成する。ＭＱＷ発光層５は、厚さ５ｎｍのアンドープのＧａＮからなる４つの障壁層と厚さ５ｎｍのアンドープのＧａ０．６５Ｉｎ０．３５Ｎからなる５つの量子井戸層とが交互に積層されてなる多重量子井戸構造を有する。
【００３７】
次に、ＭＱＷ発光層５上に、そのＭＱＷ発光層５の結晶劣化を防止するために、厚さ１０ｎｍのアンドープのＧａＮからなる保護層６を形成する。さらに、保護層６上に、厚さ０．１５μｍのＭｇドープのＡｌ０．０５． Ｇａ０．９５Ｎからなるｐ−クラッド層７、および厚さ０．３μｍのＭｇドープのＧａＮからなるｐ−コンタクト層８を順に形成する。
【００３８】
低温バッファ層２、高温バッファ層３、ｎ−コンタクト層４、ＭＱＷ発光層５、保護層６、ｐ−クラッド層７およびｐ−コンタクト層８がＬＥＤ発光層２１を構成する。
【００３９】
次に、ｐ−コンタクト層８からｎ−コンタクト層４の所定深さまでの一部領域をエッチングにより除去し、ｎ−コンタクト層４の表面を露出させる。ｐ−コンタクト層８上に、蒸着法およびパターニングによりＮｉおよびＡｕからなるｐ側電極９を形成する。また、ｎ−コンタクト層４の露出した表面上に、真空蒸着法等によりＡｌからなるｎ側電極１０を形成する。その後、５００℃で熱処理を行い、ｐ側電極９およびｎ側電極１０をそれぞれｐ−コンタクト層８およびｎ−コンタクト層４にオーミック接触させる。
【００４０】
本実施例の半導体発光素子では、サファイア基板１側から光を取り出すため、ｐ側電極９の材料としては、オーミック性を有しかつ発光波長に対する反射率が大きい材料を用いることが好ましい。例えば、このｐ側電極９の材料としてＰｄ／ＡｕまたはＰｄ／Ａｌを用いる。
【００４１】
最後に、サファイア基板１の裏面を研磨し、サファイア基板１の厚さを１００μｍ以下にする。そして、スクライビング、ダイシング、ブレーキング等の方法を用いてサファイア基板１をＬＥＤ発光層２１とともに分離する。本実施例では、サファイア基板１を例えば１辺が４００μｍのほぼ正方形状に分離する。このようにして、ＬＥＤチップ２０が作製される。
【００４２】
次に、図１の半導体発光素子の製造方法を説明する。
まず、ＬＥＤチップ２０のｐ側電極９およびｎ側電極１０上に、それぞれＡｕバンプ５１，５２を形成する。Ａｕバンプ５１，５２の形成方法としては、通常の金ワイヤを用い、セカンドボンドをボール肩部に行うスタッドバンプボンディング法を用いてもよい。また、レジストによりパターンニングを行い、電界メッキ法または無電界メッキ法によりＡｕバンプ５１，５２を形成してもよい。
【００４３】
一方、絶縁性のマウントフレーム３０の上面に蒸着法およびパターンニングにより金等からなる１対の導電性パターン３１，３２を形成する。マウントフレーム３０は、熱伝導性の良好な材料により形成することが望ましい。
【００４４】
ＬＥＤチップ２０のサファイア基板１を上に向けた状態で、Ａｕバンプ５１，５２をマウントフレーム３０上の導電性パターン３１，３２に銀ペースト、インジウム、半田等からなる導電性接着剤により接合する。このとき、矩形状のＬＥＤチップ２０の対向する２辺と矩形状のマウントフレーム３０の対向する２辺とが互いにほぼ４５度の角度をなすように、かつＬＥＤチップ２０に形成されたＡｕバンプ５１，５２がそれぞれマウントフレーム３０上の導電性パターン３１，３２上に位置するように、ＬＥＤチップ２０をマウントフレーム３０に対してほぼ４５度回転させて配置する。
【００４５】
次に、ＬＥＤチップ２０が実装されたマウントフレーム３０をリードフレーム４０のカップ部４１内の底面に接着剤により接着する。続いて、マウントフレーム３０の一方の隅部上の導電性パターン３１をボンディングワイヤ６１によりリードフレーム４３に接続し、マウントフレーム３０の他方の隅部上の導電性パターン３２をボンディングワイヤ６２によりリードフレーム４０のポール部４２に接続する。
【００４６】
最後に、ＬＥＤチップ２０、マウントフレーム３０およびリードフレーム４０，４３をエポキシ樹脂でレンズ形状にモールドする。このようにして、ジャンクションダウン型の半導体発光素子が作製される。
【００４７】
なお、マウントフレーム３０の寸法は、ＬＥＤチップ２０を実装した際にＬＥＤチップ２０の対向する２辺から外方に突出したマウントフレーム３０の隅部上にワイヤボンディングのためのスペースが確保される大きさにする。本実施例では、マウントフレーム３０の寸法をＬＥＤチップ２０と同様に４００μｍ×４００μｍとしている。この場合、直径８０μｍ程度のワイヤボンディング用のスペースを確保することができる。
【００４８】
本実施例の半導体発光素子においては、矩形状のＬＥＤチップ２０を矩形状のマウントフレーム３０に対してほぼ４５度回転させた状態で実装することにより、マウントフレーム３０を小型化することが可能となり、それに伴ってリードフレーム４０のカップ部４１を小さくすることができる。その結果、半導体発光素子のさらなる小型化が可能となる。
【００４９】
本実施例では、マウントフレーム３０の外接円２００がＬＥＤチップ２０の外接円と等しくなっている。したがって、リードフレーム４０のカップ部４１の内部の底面の直径をＬＥＤチップ２０の対角線の長さまで小さくすることができる。
【００５０】
また、ＬＥＤチップ２０のＬＥＤ発光層２１から横方向に出射された光がカップ部４１の内周面で内側上方に反射されるので、光の利用効率が向上する。
【００５１】
図１に示したジャンクションダウン型の実施例の半導体発光素子の発光出力をジャンクションアップ型の比較例１の半導体発光素子の発光出力と比較した。実施例の半導体発光素子および比較例１の半導体発光素子において、同一の構造を有するＬＥＤチップ２０を用い、ｐ側電極９として透光性電極を用いた。その結果、実施例の半導体発光素子では、比較例１の半導体発光素子の１．５倍の発光出力が得られた。
【００５２】
また、実施例の半導体発光素子の寸法をジャクションダウン型の比較例２の半導体発光素子の寸法と比較した。実施例の半導体発光素子および比較例１の半導体発光素子において、ＬＥＤチップ２０を４００μｍ×４００μｍの正方形状とした。実施例の半導体発光素子では、ＬＥＤチップ２０をマウントフレーム３０に対して４５度回転させた状態で実装した。一方、比較例２の半導体発光素子では、ＬＥＤチップ２０をマウントフレーム３０に対して回転させない状態で実装した。
【００５３】
実施例の半導体発光素子では、マウントフレーム３０をＬＥＤチップ２０と同じ４００μｍ×４００μｍの正方形状にすることができるため、従来のジャンクションアップ型の半導体発光素子で使用されるリードフレームをそのまま利用することができた。一方、比較例２の半導体発光素子では、ワイヤボンディングのためのスペースを確保するために、マウントフレームの一辺は少なくとも５００μｍ好ましくは５５０μｍ以上必要であった。
【００５４】
このように、本実施例の半導体発光素子では、従来のジャンクションアップ型の半導体発光素子よりも高い発光出力を得ることができ、従来のジャンクションダウン型の半導体発光素子よりも小型化が可能になることがわかる。また、既存の製造設備を利用することが可能であり、新たな設備投資が不要となる。
【００５５】
なお、上記実施例では、ＬＥＤチップ２０およびマウントフレーム３０を正方形状としているが、ＬＥＤチップ２０およびマウントフレーム３０が長方形状であってもよい。
【００５６】
また、上記実施例では、ＬＥＤチップ２０およびマウントフレーム３０の寸法を等しくしているが、マウントフレーム３０の寸法をＬＥＤチップ２０の寸法よりも小さくすることも可能である。
【００５７】
さらに、上記実施例では、ＬＥＤチップ２０をマウントフレーム３０に対してほぼ４５度回転させた状態でＬＥＤチップ２０をマウントフレーム３０上に実装しているが、４５度には限定されず、ＬＥＤチップ２０の対向する２辺のほぼ中央部から外方に突出するマウントフレーム３０の１対の隅部上にワイヤボンディングのためのスペースを確保することができるならば、ＬＥＤチップ２０をマウントフレーム３０に対して他の角度だけ回転させてもよい。
【００５８】
また、上記実施例では、マウントフレーム３０を矩形形状としているがマウントフレーム３０の４つの隅部のうちボンディングワイヤ６１，６２を接続する２つの隅部以外の他の２つの隅部を取り除いてもよい。
【００５９】
上記実施例では、本発明を半導体発光素子に適用した場合を説明したが、本発明は、フォトダイオード等の半導体受光素子およびその他の半導体素子にも適用することができる。
【図面の簡単な説明】
【図１】本発明の一実施例における半導体発光素子の模式的平面図および模式的断面図である。
【図２】図１の半導体発光素子におけるＬＥＤチップの平面図である。
【図３】図１の半導体発光素子におけるマウントフレームの平面図である。
【図４】図１の半導体発光素子におけるＬＥＤチップの模式的断面図である。
【図５】従来の半導体発光素子の一例を示す模式的断面図である。
【図６】従来の半導体発光素子の他の例を示す模式的断面図である。
【図７】図６の半導体発光素子のＬＥＤチップおよび絶縁スペーサの平面図である。
【符号の説明】
１ サファイア基板
９ ｐ側電極
１０ ｎ側電極
２０ ＬＥＤチップ
２１ ＬＥＤ発光層
３０ マウントフレーム
３１，３２ 導電性パターン
４０，４３ リードフレーム
４１ カップ部
４２ ポール
５１，５２ Ａｕバンプ
６１，６２ ボンディングワイヤ
Claims (4)
- 対角位置に１対の隅部を有する支持フレームと、矩形状の素子チップとを備え、
前記支持フレームは、上面の前記１対の隅部にそれぞれ延びる１対の導電性パターンを有し、
前記素子チップは、基板と、前記基板上に形成された半導体層と、前記半導体層上に形成された１対の電極とを有し、
前記素子チップの前記１対の電極が前記支持フレーム上の前記１対の導電性パターンにそれぞれ接合されかつ前記素子チップの対向する２辺のほぼ中央部から前記支持フレームの前記１対の隅部が外方に突出するように前記支持フレーム上に前記素子チップが配置され、
前記１対の隅部において前記支持フレームに外接する円の直径が前記素子チップに外接する円の直径以下であることを特徴とする半導体素子。 - 前記支持フレームは矩形状に形成され、前記支持フレームの対向する１組の辺が前記素子チップの対向する１組の辺に対して角度をなすように前記支持フレーム上に前記素子チップが配置されたことを特徴とする請求項１記載の半導体素子。
- 前記素子チップの前記基板は透光性基板であり、前記半導体層は発光層を含むことを特徴とする請求項１または２記載の半導体素子。
- 第１のリードフレームと、前記支持フレームが収容される収容部を有する第２のリードフレームとをさらに備え、前記支持フレームの前記１対の前記隅部上の前記１対の導電性パターンが前記第１および第２のリードフレームにそれぞれ電気的に接続されたことを特徴とする請求項１、２または３記載の半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04175799A JP3568409B2 (ja) | 1999-02-19 | 1999-02-19 | 半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04175799A JP3568409B2 (ja) | 1999-02-19 | 1999-02-19 | 半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000244011A JP2000244011A (ja) | 2000-09-08 |
| JP3568409B2 true JP3568409B2 (ja) | 2004-09-22 |
Family
ID=12617296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04175799A Expired - Fee Related JP3568409B2 (ja) | 1999-02-19 | 1999-02-19 | 半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3568409B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6586762B2 (en) | 2000-07-07 | 2003-07-01 | Nichia Corporation | Nitride semiconductor device with improved lifetime and high output power |
| KR101087854B1 (ko) * | 2003-09-19 | 2011-11-30 | 파나소닉 주식회사 | 반도체 발광장치 |
-
1999
- 1999-02-19 JP JP04175799A patent/JP3568409B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000244011A (ja) | 2000-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6825502B2 (en) | Light emitting element, method of manufacturing the same, and semiconductor device having light emitting element | |
| US8309979B2 (en) | Electrically isolated vertical light emitting diode structure | |
| US7429750B2 (en) | Solid-state element and solid-state element device | |
| KR100568269B1 (ko) | 플립-칩 본딩용 질화갈륨계 발광 다이오드 및 그 제조방법 | |
| KR101327106B1 (ko) | 반도체 발광소자 | |
| JP3447527B2 (ja) | 半導体発光素子およびその製造方法 | |
| JP5961358B2 (ja) | 発光ダイオード及びその製造方法 | |
| US9450017B2 (en) | Semiconductor light emitting device and method of fabricating the same | |
| JP2002324919A (ja) | 発光ダイオードおよびその製造方法 | |
| JP2006073618A (ja) | 光学素子およびその製造方法 | |
| JPH10223930A (ja) | 半導体発光素子 | |
| TWI335114B (en) | Optimized contact design for thermosonic bonding of flip-chip devices | |
| JP3568409B2 (ja) | 半導体素子 | |
| KR101855202B1 (ko) | 반도체 발광소자 | |
| JP5247417B2 (ja) | 発光素子およびそれを具備する発光素子アレイ | |
| JP3938337B2 (ja) | 半導体発光素子、およびその製造方法 | |
| US20210376212A1 (en) | Semiconductor light emitting device and method of manufacturing the same | |
| JP2003031852A (ja) | 半導体発光素子、およびその製造方法 | |
| JP3938350B2 (ja) | 半導体発光素子のマウント方法 | |
| JPH10308537A (ja) | 半導体発光素子 | |
| KR20130075815A (ko) | 발광 소자 | |
| JPH10321917A (ja) | 半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040506 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040615 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080625 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |