JP3554572B2 - 不揮発性半導体回路 - Google Patents
不揮発性半導体回路 Download PDFInfo
- Publication number
- JP3554572B2 JP3554572B2 JP14032993A JP14032993A JP3554572B2 JP 3554572 B2 JP3554572 B2 JP 3554572B2 JP 14032993 A JP14032993 A JP 14032993A JP 14032993 A JP14032993 A JP 14032993A JP 3554572 B2 JP3554572 B2 JP 3554572B2
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- line
- voltage
- data
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Read Only Memory (AREA)
Description
【産業上の利用分野】
本発明は、電気的書込み消去機能を備えた不揮発性半導体記憶装置に係り、特に、データ保持特性を向上させた不揮発性半導体回路に関する。
【0002】
【従来の技術】
従来、不揮発性半導体記憶装置としては、例えば、特開平3−219496 号公報に示される電気的一括消去型のNOR型フラッシュメモリと呼ばれる記憶装置が開発されている。従来のNOR型フラッシュメモリは浮遊ゲート型電界効果トランジスタ構造のメモリセルをマトリックス状に配列することにより構成されていた。ここで、データ線にドレイン端子が直接接続された各々のメモリセルの制御ゲートは相異なるワード線に接続されており、全てのメモリセルのソース端子は共通のソース線に直接接続されていた。
【0003】
メモリセルデータの消去はワード線単位で行い、メモリセルの制御ゲートに負電圧を加え、データ線をオープン状態とし、ソース端子に正電圧を加えることにより行う。このとき、メモリセルのソース端子側のゲート酸化膜に高電界が加わり、フォーラー・ノードハイム(Fowler−Nordheim)トンネル現象により、浮遊ゲートに蓄積されていた電子がソース端子に引き抜かれる。その結果、メモリセルのしきい値電圧は低くなり、消去動作が完了する。
【0004】
消去動作においてソース線に加えられる正電圧は、消去命令を受けて選択されたメモリセル以外の非選択メモリセルのソース端子にも加えられる。非選択メモリセルでは、ゲート酸化膜に浮遊ゲートからソース端子方向に弱い電界が加わり、浮遊ゲート中に蓄積された電子が徐々に抜けるというソース端子に関するディスターブ現象が生じる。そこで、電子の放出によるしきい値電圧の低下を防止するため、非選択メモリセルの制御ゲートに正電圧を加えることが必要となっていた。
【0005】
【発明が解決しようとする課題】
消去動作を行うと、非選択メモリセルでは、制御ゲートとソース端子に各々異なった正電圧が加えられるため、非選択メモリセルがオン状態となり、非選択メモリセルを介してソース端子からドレイン端子にドレイン線の容量を充電する充電電流が流れる。また、消去動作終了時にもソース端子に加えられた正電圧が0Vとなるため、ドレイン線に蓄積された電荷が非選択メモリセルを介してソース端子側に放電する放電電流が流れる。充放電電流により非選択メモリセルにおいてホットエレクトロンが発生し、浮遊ゲートに電子が注入される。消去の回数に比例してホットエレクトロン注入量が増加し、しきい値電圧が増加するという問題があった。
【0006】
この消去動作にかかわらず、一般に、メモリセルのソース端子ないしドレイン端子の拡散層端を用いて浮遊ゲートから電子を引き抜く動作では、非選択メモリセルの制御ゲートに正電圧を加えることが必要となり、書込み消去回数の増加につれて、ホットエレクトロン注入量が増加し、しきい値電圧が増加するという問題が生じていた。
【0007】
【課題を解決するための手段】
上記の課題を解決するために、本発明は次のような回路構成,方式を備えている。
【0008】
例えば、図1に示すように、浮遊ゲートを備えた不揮発性半導体メモリセルをマトリックス状に配置したメモリアレイにおいて、データ線とソース線の間に並列接続で配置された複数個のメモリセルと、それらのメモリセルと並列に配置されたMOSトランジスタを備え、各データ線が前記MOSトランジスタを介してソース線に接続されている。
【0009】
さらに、メモリセルの浮遊ゲートから電子を引き抜く動作において、予め、ソース線に正電圧を与え、前記MOSトランジスタのゲートに正電圧を印加し、
MOSトランジスタをオン状態とすることにより、ドレイン端子の電圧をソース端子の電圧と概ね等しくしている。その後、非選択メモリセルの制御ゲートに前述のソース端子に関するディスターブ阻止用の正電圧を加え、選択メモリセルの制御ゲートに負電圧を加えて、浮遊ゲートから電子を引き抜く。
【0010】
一方、引き抜く動作が完了した後は、まず、選択メモリセルの制御ゲートの電圧を0Vとし、非選択メモリセルの制御ゲートの電圧を0Vにした後、ソースの電圧を0Vとして、ドレイン線に充電された電荷をソース線側に引き抜き、ドレイン線側の電圧を概ね0Vとする。さらに、並列に挿入したMOSトランジスタのゲートの電圧を0Vとして、ドレイン領域をソース領域から電気的に分離する。
【0011】
【作用】
本発明では浮遊ゲートから電子を引き抜く動作を開始する以前に、メモリセルに並列に接続されたMOSトランジスタにより、非選択メモリセルのドレイン端子とソース端子が概ね同一電圧に設定されている。このため、非選択メモリセルの制御ゲートに正電圧を加えた場合、非選択メモリセルのしきい値電圧が低い状態の時でも、非選択メモリセルを通して過渡的な電流が流れることがない。その結果、非選択メモリセルにおけるホットエレクトロンの発生が抑制され、浮遊ゲートへの電子注入は生じない。
【0012】
また、浮遊ゲートからの電子の引き抜き動作完了時にも、先ず、選択メモリセルおよび非選択メモリセルの制御ゲートの電圧を0Vに戻すため、ドレイン端子とソース端子が概ね同一電圧に保たれた状態となっているので、非選択メモリセルを通して過渡的な電流が流れることがない。その後、ソース端子電圧を0Vとして、MOSトランジスタを介してドレイン端子の蓄積電荷を放電した後、MOSトランジスタのゲート電圧を0Vに戻す。
【0013】
このように、ドレイン端子の充電及び放電がメモリセルに対して並列に設けられたMOSトランジスタを介して行われるため、メモリセルにおいてホットエレクトロン注入が生じず、しきい値電圧は変動しない。
【0014】
【実施例】
本発明の第一の実施例を図1を用いて説明する。図1は不揮発性半導体メモリセルの回路構成を示している。ここで、不揮発性半導体メモリセルとしてNOR型メモリセルを用い、ワード線2ビット分,データ線2ビット分を示しているが、メモリセル及び配置はこのかぎりでない。
【0015】
データ線D1に接続されたメモリセルM11,M21の制御ゲートは、相異なるワード線W1,W2に接続され、ソース端子はメモリセルM12,M22のソース端子と共に共通ソース線に接続されている。メモリセルと並列にn型MOSトランジスタ1,2がデータ線とソース線間に配置され、n型MOSトランジスタ1及び2のゲートは共通の制御線SGに接続されている。各データ線はデコーダ及びセンスアンプの周辺回路3に接続され、各ワード線はデコーダ4に接続されている。NOR型メモリセルはデータの書込みをドレイン端でのホットエレクトロン注入により行い、消去はワード線単位でソース端子側からの電子のトンネル放出により行っている。
【0016】
メモリセルM11データの書換え及び読み出し時における制御線SGの電圧関係並びに消去時のタイミングの一例を以下に示す。データの書込み時には、データ線D1の電圧を、例えば、5Vに設定し、ワード線W1を10Vに設定する。尚、共通ソース線は0Vである。ここで、制御線SGを0Vに保持し、MOSトランジスタ1,2をオフ状態としている。データ線からメモリセルM11を介して電流がソース線に流れ、ホットエレクトロン注入によりメモリセルM11に電子が注入される。読み出しでは、データ線電圧を、例えば、1Vに設定し、ワード線W1に5Vを加え、制御線SGを0Vとする。メモリセルのしきい値電圧に応じてデータ線電圧が変動し、この変動値をセンスアンプにより読み取る。
【0017】
消去動作では、図2に示す電圧のタイミングチャートに従い各信号線に電圧を与える。ワード線W1に接続された全てのメモリセルのデータを一括して消去することができる。データ線D1,D2はデコーダ側で開放状態とし、ソース線に約5Vの電圧を加える。概ね同時に制御線SGに5Vを加え、ソース線側からMOSトランジスタ1,2を介してデータ線D1及びD2を充電する。各データ線が充電された後、非選択メモリセルに関するワード線W2に、例えば、5Vを加え、ワード線W1に−8Vを加える。M11及びM12に関し、浮遊ゲートから電子をソース端子側にトンネル現象により放出するための時間が経過した後、ワード線W1及びW2を0Vに戻す。さらに、ソース端子を0Vとし、MOSトランジスタ1,2を介してデータ線に蓄積した電荷をソース線に引き抜いた後に、制御線SGを0Vとする。
【0018】
本発明の第二の実施例を図3を用いて説明する。図3は、トンネル現象を用いてデータの書換えを行う不揮発性半導体メモリセルを用いた場合の回路図を示している。本実施例では、消去をメモリセルのチャネル全面のトンネル現象を用い、電子を浮遊ゲートに注入することにより行い、書込みを浮遊ゲートからドレイン端子側の拡散層への電子のトンネル放出現象を用いて行う。ここで、ソース線S1,S2は信号線SSに接続されたMOSトランジスタにより分離されている。第一の実施例と同様に、各メモリセルに並列にMOSトランジスタ1,2を配置している。
【0019】
メモリセルM11のデータの書換え及び読み出し時における制御線SGの電圧関係並びに書込み時のタイミングの一例を以下に示す。データの消去時には、ソース線S1,S2の電圧を0Vに設定し、ワード線W1を、例えば、15Vに設定する。ここで、制御線SGは0Vないし5Vの何れでもよい。ワード線W1上の全てのメモリセルの浮遊ゲートにチャネル側から電子が注入され、高いしきい値電圧状態の消去状態となる。読み出しでは、データ線電圧を、例えば、1Vに設定し、ワード線W1に5Vを加え、制御線SGを0Vとする。メモリセルのしきい値電圧に応じてデータ線電圧D1が変動し、この変動値をセンスアンプにより読み取る。
【0020】
書込み動作に関する各信号線に加える電圧のタイミングチャートを図4に示す。メモリセルM11にデータを書込み、M12では消去状態を保つ場合には、データ線D1,D2にはデコーダ側からそれぞれ5V及び0Vの電圧が与えられる。この時、SSは0Vとし、ソース線S1及びS2を開放状態とする。また、
SDは7Vとし、データ線の電圧を各メモリセルのドレイン端子に与える。次に、制御線SGに5Vを加え、MOSトランジスタ1,2を介してデータ線D1,D2からソース線S1,S2が充電される。各データ線が充電された後、非選択メモリセルに関するワード線Wnに、例えば、5Vを加え、ワード線W1に−8Vを加える。M11及びM12に関して、浮遊ゲートから電子をドレイン端子側にトンネル現象により放出するための時間が経過した後、ワード線W1及びWnを0Vに戻す。さらに、データ線D1,D2を0Vとし、MOSトランジスタ1,2を介してデータ線に蓄積した電荷をデータ線に引き抜き、最後に制御線SGを0Vとする。
【0021】
本実施例では、ドレイン側の拡散層領域と浮遊ゲート間のトンネル現象を用いてメモリセルのしきい値電圧を低下させることにより、データの書込みを行っている。この場合でも、第一の実施例に示したように、非選択ワード線の電圧を例えば5Vに設定する必要があり、非選択ワード線に接続されたメモリセルを介してソース線が充電される。この時、メモリセルにおいて発生するホットエレクトロンが浮遊ゲートに注入されることにより、しきい値電圧の変動の生じる可能性があるが、本実施例に示されたように、MOSトランジスタ1,2を介して予めソース線を充電することで、メモリセルにおけるホットエレクトロンの発生が防止できる。
【0022】
本発明の第三の実施例を図3から図5を用いて説明する。図5はメモリセルの断面図とその動作の概略を示している。第二の実施例では、メモリセルへのデータの書込みを浮遊ゲートからドレイン側の拡散層への電子のトンネル放出現象を用いて行っていたが、本実施例では、浮遊ゲートからソース拡散層側への電子のトンネル放出現象を用いて行っている。
【0023】
すなわち、図4に示したように、書込み動作の命令を受付けた後、データ線
D1に5V、制御線SSに0V、SDに7Vを加える。ここで、ブロック内のドレイン線はデータ線に接続され、ソース線は共通ソース線から切り離されている。次に、制御線SGに7Vを与え、メモリセルのドレイン側の電圧がMOSトランジスタ1を介してソース線S1に現われる。続いて、選択されたワード線に
−8V、非選択のワード線に5Vを加える。選択されたワード線W1上のメモリセルM1では、ソース端子と浮遊ゲート間に高電界が加わる。
【0024】
ここで、図5に示すメモリセル構造を採用すると、ソース側の拡散層18の不純物濃度をドレイン側の拡散層16の不純物濃度より一桁以上高くすることにより、ドレイン端子側よりもソース端子側に浮遊ゲートからトンネル現象に従って電子が放出され、メモリセルのしきい値電圧が低い状態となる。すなわち、浮遊ゲートからソース拡散層側への電子のトンネル放出現象を用いて、データの書込みが行われている。
【0025】
本実施例では、ドレイン端子側からの電子のトンネル放出量が抑制できるため、不揮発性メモリセルでは、一般に10年間の連続的なデータの読み出しに対しても浮遊ゲート中の電荷量の変動が抑えられなければならない。しかし、読み出し時には、データ線に電圧を加え、その電圧の変動をセンスアンプ等により読み出すため、データ線に接続されたメモリセルのドレイン端子と浮遊ゲート電極間に弱い電界が加わり、徐々に浮遊ゲート中の電子がドレイン端子に放出する(ドレイン端子側のディスターブ現象)。
【0026】
これによるしきい値電圧の変動を抑制するために、従来、ドレイン端子の電圧は1V程度が限界であった。本実施例に示すようなMOSトランジスタ1,2を回路に付加することにより、ソース端子側からの電子のトンネル放出が可能になるため、ドレイン側の拡散層濃度の低濃度化が可能になり、読み出し時における浮遊ゲート中電子のドレイン端子への放出量を抑制することが可能となった。その結果、ドレイン端子電圧の制限が3V程度にまで緩和され、センスアンプの設計を容易にできる。
【0027】
本発明の第四の実施例を図6を用いて説明する。図6に用いているメモリセルは、図5に示した断面図を備えている。第三の実施例と同様な書換え方式を採用している。その結果、ドレインディスターブ現象の影響が緩和され、同一ワード線W1上の二つのメモリセルM11,M12のドレイン端子が共通のデータ線D1に接続できる。ここで、二本のソース線S1,S2に対して、MOSトランジスタ1,2を設けている。
【0028】
書込み時に、M11にデータを書込む場合には、MOSトランジスタ1をオン状態とし、M12にデータを書込む場合には、MOSトランジスタ2をオン状態とする。また、読み出し時の誤動作を防止するために、ソース側の制御線を二本のSS1とSS2に分離する。
【0029】
本実施例では、第三の実施例に示した効果とともに、データ線の本数を減少させることが可能となり、実効的なメモリセルの面積を低減化できる。
【0030】
本発明の第五の実施例を図7を用いて説明する。本実施例では、第四の実施例においてソース側の制御線SS及びSGを各々1本としている。このため、ソース線S1,S2に接続されるメモリセルのワード線を各々分離している。本実施例でも、第三の実施例に示した効果とともに、データ線の本数を減少させることが可能となり、実効的なメモリセルの面積を低減化できる。
【0031】
【発明の効果】
本発明によれば、浮遊ゲート電極とドレインないしはソース拡散層間の電子のトンネル放出現象を用いてメモリセルのしきい値電圧を変動させる不揮発性半導体記憶装置において、電子のトンネル放出時に、選択されていないワード線上のメモリセルを介してドレイン線ないしはソース線を充電する際のホットエレクトロン発生に伴うメモリセルのしきい値電圧の変動が抑制でき、メモリセルのデータ保持特性が向上できる。
【図面の簡単な説明】
【図1】本発明の第一の実施例におけるメモリセルの構成を表す説明図。
【図2】本発明の第一の実施例における各信号線のタイミングチャート。
【図3】本発明の第二の実施例におけるメモリセルの構成を表す説明図。
【図4】本発明の第二の実施例における各信号線のタイミングチャート。
【図5】本発明の第三の実施例におけるフラッシュメモリセルの断面図。
【図6】本発明の第四の実施例におけるメモリセルの構成を表す説明図。
【図7】本発明の第五の実施例におけるメモリセルの構成を表す説明図。
【符号の説明】
1,2…MOS型トランジスタ、3…センスアンプ等の周辺回路、4…デコーダ回路。
Claims (3)
- 電気的に浮遊ゲートへの書込み消去が可能な不揮発性半導体メモリセルをマトリックス状に配置したメモリアレイを備え、データ線とソース線の間に複数個の前記不揮発性半導体メモリセルが接続され、前記不揮発性半導体メモリセルに対して並列に接続された第1のMOSトランジスタを介して各データ線がソース線に接続され、各ソース線が第2のMOSトランジスタを介して共通ソース線に接続され、前記不揮発性半導体メモリセルの前記浮遊ゲートから電子を引き抜く動作において、予め、前記第2のMOSトランジスタをオフ状態としてソース線を共通ソース線から電気的に分離し、前記第1のMOSトランジスタを用いて前記データ線の電圧と前記ソース線を電気的に接続することを特徴とする不揮発性半導体回路。
- 請求項1において、前記不揮発性半導体メモリセルの前記不揮発性半導体浮遊ゲートから電子を引き抜く動作において、電子を引き抜く動作が完了後、前記不揮発性半導体メモリセルのゲートに接続されたワード線の電圧を0Vとした後、前記第1のMOSトランジスタをオフ状態として前記データ線を前記ソース線から電気的に分離する不揮発性半導体回路。
- 請求項1において、前記不揮発性半導体メモリセルの前記浮遊ゲートから電子を引き抜く動作において、予め、前記第1のMOSトランジスタを用いて、データ線の電圧とソース線を電気的に接続し、続いて前記不揮発性半導体メモリセルのゲートに接続されたワード線の電圧を消去に必要な所定の電圧とし、さらに、電子を引き抜く動作が完了後、前記ワード線の電圧を0Vとした後、前記第1のMOSトランジスタをオフ状態としてデータ線をソース線から電気的に分離する不揮発性半導体回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14032993A JP3554572B2 (ja) | 1993-06-11 | 1993-06-11 | 不揮発性半導体回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14032993A JP3554572B2 (ja) | 1993-06-11 | 1993-06-11 | 不揮発性半導体回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06349289A JPH06349289A (ja) | 1994-12-22 |
JP3554572B2 true JP3554572B2 (ja) | 2004-08-18 |
Family
ID=15266293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14032993A Expired - Fee Related JP3554572B2 (ja) | 1993-06-11 | 1993-06-11 | 不揮発性半導体回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3554572B2 (ja) |
-
1993
- 1993-06-11 JP JP14032993A patent/JP3554572B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06349289A (ja) | 1994-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100337766B1 (ko) | 불휘발성 반도체 메모리 | |
US6141250A (en) | Non-volatile semiconductor memory device | |
US5612913A (en) | Byte erasable EEPROM fully compatible with a single power supply flash-EPROM process | |
EP0819308B1 (en) | Flash programming of flash eeprom array | |
US20020034100A1 (en) | Nonvolatile semiconductor memory device | |
US5521867A (en) | Adjustable threshold voltage conversion circuit | |
JP4338656B2 (ja) | 半導体記憶装置の書き込み方法 | |
JPH06119790A (ja) | 不揮発性半導体記憶装置 | |
JP2725575B2 (ja) | 不揮発性半導体記憶装置とその書き込み特性回復方法 | |
JP3895816B2 (ja) | 不揮発性半導体記憶装置とその制御方法、メモリカード、及び記憶システム | |
US5220528A (en) | Compensation circuit for leakage in flash EPROM | |
US6567314B1 (en) | Data programming implementation for high efficiency CHE injection | |
JP2638654B2 (ja) | 半導体不揮発性記憶装置 | |
JP2804066B2 (ja) | 不揮発性半導体メモリ装置 | |
US5923589A (en) | Non-volatile semiconductor memory device having long-life memory cells and data erasing method | |
JP2953196B2 (ja) | 不揮発性半導体記憶装置 | |
JP2735498B2 (ja) | 不揮発性メモリ | |
JP3342878B2 (ja) | 不揮発性半導体記憶装置 | |
JP3554572B2 (ja) | 不揮発性半導体回路 | |
JPH0223595A (ja) | 不揮発性半導体記憶装置の書込み方法 | |
JP3692664B2 (ja) | 不揮発性半導体記憶装置 | |
US20030223273A1 (en) | Method of erasing information in non-volatile semiconductor memory device | |
JP3106473B2 (ja) | 不揮発性半導体記憶装置 | |
JP3181478B2 (ja) | 不揮発性半導体記憶装置 | |
JPH1131393A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040202 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040309 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040420 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040510 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |