JP3552410B2 - Ｃｃｄ固体撮像素子 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、ＣＣＤ固体撮像素子に関し、とりわけ３相による全画素駆動方式のＣＣＤ固体撮像素子の電極構造に関するものである。
【０００２】
【従来の技術】
従来の全画素駆動方式のＣＣＤ固体撮像素子の上部構造の模式平面図を図５に、またＢ−Ｂ断面図（画素間断面図）を図６に示す。さらに図７に、従来のＣＣＤ固体撮像素子の読み出し動作タイミングを示す。
【０００３】
図５および図６で、１０３は画素であるフォトセンサ部、１１０は第１電極、１１１は第２電極、１１２は第３電極である。フォトセンサ部１０３は基板１２１内に平面マトリクス状に複数基が配設され、これらマトリクス状に配置されたフォトセンサ部１０３間の基板１２１上に、ゲート酸化膜１２２を介して第１電極〜第３電極１１０〜１１２が配されている。
【０００４】
第１電極１１０は、フォトセンサ部１０３の図中左端側の間隔に位置する転送部１１０Ｂと、フォトセンサ部１０３の図中上端側または下端側の間隔に位置する、幅が転送部１１０Ｂの幅と同じの画素間部１１０Ａから成り、水平方向（図中の左右方向）に１列に並ぶ複数個の転送部１１０Ｂを、画素間部１１０Ａが接続する構成となっている。
【０００５】
同様に、第２電極１１１は、フォトセンサ部１０３の図中左端側の間隔に位置する、比較的広幅の読出・転送部１１１Ｂと、フォトセンサ部１０３の図中上端側または下端側の間隔に位置する、比較的狭幅の画素間部１１１Ａから成り、水平方向（図中の左右方向）に１列に並ぶ複数個の読出・転送部１１１Ｂを、画素間部１１１Ａが接続する構成となっている。
【０００６】
さらに、第３電極１１２は、フォトセンサ部１０３の図中左端側の間隔に位置する、比較的広幅の読出・転送部１１２Ｂと、フォトセンサ部１０３の図中上端側または下端側の間隔に位置する、比較的狭幅の画素間部１１２Ａから成り、水平方向（図中の左右方向）に１列に並ぶ複数個の読出・転送部１１２Ｂを、画素間部１１２Ａが接続する構成となっている。
【０００７】
したがって、第１電極１１０に例えば列の左端から与えた転送・読出パルスの信号電位は、複数個の画素間部１１０Ａを順に介して、列の右端の読出・転送部１１０Ｂまで順に伝達される。第２電極１１１、第３電極１１２についても同様である。
【０００８】
転送部１１０Ｂならびに読出・転送部１１１Ｂ、１１２Ｂは、互いに一部分を重畳させて配されており、これらの下には、いずれも図示されない読出ゲート部と、読出ゲート部に隣接し、電荷を転送させる転送チャンネル領域と、転送チャンネル領域に隣接するチャンネルストッパ領域が配設されている。
【０００９】
そして、図６に示されるように、第１〜第３電極１１０〜１１２の画素間部１１０Ａ〜１１２Ａが、ゲート酸化膜１２２上に、この順に１層目から３層目まで、それぞれ絶縁膜を介して、３層に重ねて形成されている。
【００１０】
すなわち、第１電極１１０の画素間部１１０Ａは、ゲート酸化膜１２２に接して第１層に形成され、第２電極１１１の画素間部１１１Ａは、ゲート酸化膜１２２に接することなく、第２層に形成され、さらに第３電極１１２の画素間部１１２Ａは、ゲート酸化膜２７に接することなく、第３層に形成されている。
【００１１】
ところで、フォトセンサ部１０３はＨＡＤ構造として構成され、基板１２１内に形成されたアキュムレーションレイヤー１２３に電荷が蓄積される。このため、アキュムレーションレイヤー１２３に信号電荷読出時以外の正の電圧が、外乱として例えば画素間部に配設されている電極から印加された場合は、アキュムレーションレイヤーから蓄積電荷が流出する結果空乏化し、この空乏の拡大にともない再結合が生じて、白キズ発生の原因となる。
【００１２】
したがって、従来技術ではフォトセンサ部のアキュムレーションレイヤーへの、外乱としての正の電圧の印加を避けるべく、信号電荷読出しを第２電極１１１と第３電極１１２だけで行い、第１電極１１０は電荷読出に寄与しない構成としている。
よって正の読出電圧が印加されない第１電極の画素間部１１０Ａを再下層（１層目）に、シリコン酸化膜１２２に接して配し、この画素間部１１０Ａの上に、正の読出電圧が印加される第２電極および第３電極の画素間部１１１Ａ、１１２Ａをこの順に、絶縁膜を介してそれぞれ配置し、よって図６に示されるような３層の電極構造が構成されている。
【００１３】
したがって、この画素間部における電極の形状は、図示されるように第１電極の断面積が最も大きく、第３電極の断面積が最も小さく形成されている。
【００１４】
これにより、フォトセンサ部１０３からの信号電荷読出時には、第２電極１１１および第３電極１１２の両方に、図７に示されるようなタイミングで正の読出電圧Ｖ２、Ｖ３が印加される。ここで、ＨＤは水平同期信号、Ｖ１は第１電極に印加されるクロックパルス、Ｖ２は第２電極に印加されるクロックパルス、Ｖ３は第３電極に印加されるクロックパルスである。第１電極１１０には読出電圧が印加されない。
【００１５】
前記のように、従来の構成のＣＣＤ固体撮像素子は、第２電極および第３電極により電荷を読出すため、第２電極および第３電極の両方に正の電位の読出パルスが印加される構成となっていた。
【００１６】
【発明が解決しようとする課題】
ところが、前記のように第３電極の断面積が他の電極の断面積に比して小さい構成の結果、第３電極の抵抗値が最も高くなり、このため第３電極における転送クロックの伝搬遅延が増大して、画素数が多い分野での適用の障害となっていた。
【００１７】
さらに、他の電極の伝搬遅延とに差が生じてタイミングのずれが発生し、あるいは時定数の差に基づくパルス信号のなまりや、歪みの発生による弊害が発生するという問題があった。
【００１８】
また、伝搬遅延を緩和する方法として、画素間部の線幅を広くする方法があるが、この部分はセンサ領域を形成しない、いわば無効な部分であるから、ＣＣＤ固体撮像素子の感度や取扱信号電荷量が減少することになり、好ましくない。
【００１９】
また、伝搬遅延特性の改善のため、第３電極の膜厚を厚くし、体積を大とする試みでは、厚膜化により上層の高さが高くなる為、入射光の一部がけられて感度の低下を招き、またエッチング残りが発生しやすくなり、ショート不良により部留りが低下するといった不具合いがあった。
【００２０】
さらに、読出効率の改善のため、第３電極に印加する電圧を高める場合、従来構成では第３電極の下端全面が第２電極に（絶縁膜を介して）接しているため、パルスによる電位変化が寄生容量等を介して第２電極に印加されるおそれがあり、第２電極におけるクロストークノイズのレベルが増大するおそれがあった。
【００２１】
本発明は従来技術の前記のような課題や欠点を解決するためなされたもので、その目的は電極の伝搬遅延特性を改善でき、多い画素数への適用が可能であり、さらに電荷量の増大により感度の改善が可能で、しかもクロストーク特性に優れたＣＣＤ固体撮像素子を提供することにある。
【００２２】
【課題を解決するための手段】
前記課題を解決するため、本発明に係るＣＣＤ固体撮像素子は、画素に蓄積された電荷の読出・転送のための３相の信号に基づき、基板のゲート酸化膜上に３層に亘り形成された第１電極〜第３電極がこの順に起動される全画素駆動方式のＣＣＤ固体撮像素子において、前記画素間に設けられた前記第１電極の画素間部が前記基板のゲート酸化膜に接して設けられ、前記画素間に設けられた前記第２電極の画素間部の少なくとも一部分が、前記基板のゲート酸化膜に接して設けられ、さらに前記画素間に設けられた前記第３電極の画素間部の少なくとも一部分が、前記第１電極の画素間部ならびに前記第２電極の画素間部の両方に絶縁膜を介して接し、しかも前記第３電極の画素間部は前記基板のゲート酸化膜に接しない構成とされる。
あるいは、画素の蓄積電荷を第３電極のみで読出す構成とされる。
【００２３】
前記の構成によれば、第３電極の画素間部が下層あるいは同層にある第１電極の画素間部と第２電極の画素間部の両方に接するから、第３電極の起動により第１電極と第２電極に生じる誘導電位が分散され、よって第１電極と第２電極におけるクロストークのレベルが低下して、しきい値以下となる。
【００２４】
しかも、画素の蓄積電荷が第３電極のみで読出されるから、第３電極のみが正の電位になり、かつ第３電極の画素間部は前記基板のゲート酸化膜に接しないから、第３電極の画素間部から画素に正の電位が印加されることがなく、よって電荷流出や空乏の発生が避けられる。
【００２５】
あるいは、第１電極〜第３電極の画素間部が同等の断面積を有して構成される場合は、第１電極〜第３電極の抵抗値が略同等になり、よって転送クロックの伝般遅延は均一化される。
【００２６】
【発明の実施の形態】
以下、本発明に係るＣＣＤ固体撮像素子をインターライン転送（ＩＴ）方式のイメージセンサに適用した実施形態を、添付図面を参照しながら説明する。
まず、図４に示される全体ブロック図に基づいて、この実施形態に係るイメージセンサ全体を説明する。
【００２７】
本実施形態に係るイメージセンサ１は、図４に示されるように、入射光Ｌを光量に応じた量の電荷に光電変換する複数基のフォトセンサ部３がマトリックス状に配され、更にこれらのフォトセンサ部３のうち、列方向に配列されたフォトセンサ部３に対して共通とされた垂直転送レジスタ２が複数本、行方向に配列されている。
さらに、複数本の垂直転送レジスタ２に対して共通とされた水平転送レジスタ４を有する。
【００２８】
前記の水平転送レジスタ４の最終段には、出力部５が接続されている。出力部５は、水平転送レジスタ４の最終段から転送されてきた信号電荷を電気信号（例えば電圧信号）に変換する、例えばフローティング・ディフュージョンあるいはフローティング・ゲート等と、変換された電気信号を増幅するアンプを有して構成されている。
【００２９】
垂直転送レジスタ２には、後述する転送電極が複数基配設され、これら複数基の転送電極に３相の転送・読出パルスφ１〜φ３が印加されている。
【００３０】
フォトセンサ部３に蓄積されている信号電荷は、垂直帰線期間においてまず、転送・読出パルスによって垂直転送レジスタ２に読み出される。ついで各転送電極下のポテンシャル分布が転送・読出パルスによって順次変化すると、これによって信号電荷がそれぞれ垂直転送レジスタ２を縦方向（水平レジスタ４側）に転送され、その後の水平帰線において１行単位に水平転送レジスタ４側に転送される。
【００３１】
そして、次の水平走査期間において、水平転送レジスタ４内で信号電荷が順次出力部に転送され、出力部において電気信号に変換され出力端子から映像信号ｓ１として取り出されるものである。
【００３２】
図１は、本発明に係るＣＣＤ固体撮像素子の一実施形態における、要部の模式平面図である。また図２は、図１のＡ―Ａ断面図である。さらに図３は、読出し動作タイミング図である。以下、各図に基づき要部の構成を説明する。
【００３３】
図１で、３はフォトセンサ部、１０は第１層に配された第１電極、１１は第１層および第２層に亘って配された第２電極、１２は第２層および第３層に亘って配された第３電極である。
フォトセンサ部３は基板２１内に平面マトリクス状に複数基が配設され、これらマトリクス状に配置されたフォトセンサ部３間の基板２１上に、ゲート酸化膜２７を介して第１電極〜第３電極１０〜１２が配されている。これら電極は、例えば多結晶シリコン層、高融点シリサイド層、高融点ポリサイド層等で構成され、それぞれ絶縁膜を介して形成されている。
【００３４】
第１電極１０は、フォトセンサ部３の図中左端側の間隔に位置する、比較的広幅の転送部１０Ｂと、フォトセンサ部３の図中上端側または下端側の間隔に位置する、比較的狭幅の画素間部１０Ａから成り、水平方向（図中の左右方向）に１列に並ぶ複数個の転送部１０Ｂを、画素間部１０Ａが接続する構成となっている。
【００３５】
同様に、第２電極１１は、フォトセンサ部３の図中左端側の間隔に位置する、比較的広幅の転送部１１Ｂと、フォトセンサ部３の図中上端側または下端側の間隔に位置する、比較的狭幅の画素間部１１Ａから成り、水平方向（図中の左右方向）に１列に並ぶ複数個の転送部１１Ｂを、画素間部１１Ａが接続する構成となっている。
【００３６】
さらに、第３電極１２は、フォトセンサ部３の図中左端側の間隔に位置する、比較的広幅の読出部１２Ｂと、フォトセンサ部３の図中上端側または下端側の間隔に位置する、比較的狭幅の画素間部１２Ａから成り、水平方向（図中の左右方向）に１列に並ぶ複数個の読出部１２Ｂを、画素間部１２Ａが接続する構成となっている。
【００３７】
したがって、第１〜第３電極１０〜１２のそれぞれに、例えば列の左端から与えた転送・読出パルスの信号電位は、狭幅の複数個の画素間部１０Ａ〜１２Ａを順に介して、列の右端の読出部あるいは転送部まで伝達される。
【００３８】
転送部１０Ｂ、１１Ｂならびに読出部１２Ｂは、互いに一部分を重畳させて配されており、これら転送部１０Ｂ、１１Ｂならびに読出部１２Ｂの下には、いずれも図示されない読出ゲート部と、読出ゲート部に隣接し、電荷を転送させる転送チャンネル領域と、転送チャンネル領域に隣接するチャンネルストッパ領域が配設されている。
【００３９】
各電極１０〜１２にそれぞれ個別に印加される３相の読出あるいは転送クロックによって、転送部１０Ｂ、１１Ｂならびに読出部１２Ｂ下のポテンシャル分布が順次変化し、これによって読み出し期間においてフォトセンサ部３から信号電荷が読み出され、また垂直帰線期間において信号電荷が垂直転送されることになる。
【００４０】
図２は、前記フォトセンサ部３ならびに画素間部２０周辺の断面（図１のＡ−Ａ断面）である。同図に示されるように、ｎ型のシリコン基板２１上にｐ型不純物（例えばボロンＢ）の導入によるｐ型のウエル領域２２と、フォトセンサ部３を形成するためのｎ型の不純物拡散領域２３と、この不純物拡散領域２３の表面に形成されたｐ型の正電荷蓄積領域２６が形成され、さらにこれらの上に形成されたゲート酸化膜２７上に、各電極１０〜１２の画素間部１０Ａ〜１２Ａが、絶縁膜を介して形成されている。
【００４１】
第１電極１０の画素間部１０Ａは、ゲート酸化膜２７に接して第１層に形成され、第２電極１１の画素間部１１Ａは、一部をゲート酸化膜２７に接して第１層ならびに第２層に亘り形成され、さらに第３電極１２の画素間部１２Ａは、ゲート酸化膜２７に接することなく、第２層ならびに第３層に亘って形成されている。
【００４２】
本発明では、フォトセンサ部３からの蓄積電荷の読み出しを、第３電極１２だけにより行う構成とする。すなわち、図３に示されるように、読み出しパルス（正電位）は、第３電極１２に与えられるクロックＶ３のみに発生させる構成とする。したがって、読み出し時に第３電極１２は正電位となり、よって画素間部１２Ａも正電位となるが、図２に示されるように、画素間部１２Ａは基板（ゲート酸化膜２７）に接触しないから、画素間部１２Ａの正電位がフォトセンサ部３に影響を及ぼすことがない。
【００４３】
また前記の構成により、第３電極１２の画素間部１２Ａは、第２電極１１の画素間部１１Ａおよび第１電極１０の画素間部１０Ａに絶縁膜を介して、分散して接することになり、第３電極１２への印加電圧を上昇させても、寄生容量により発生するクロストークノイズは両画素間部１１Ａと１０Ａに分散され、低いしきい値でのノイズ制御が可能になる。すなわち、この構成によりクロストーク特性が改善される。
【００４４】
また、画素間部１０Ａ〜１２Ａの断面積に着目すると、前記の構成により、画素間部１０Ａの断面積を、過剰であった従来の断面積よりも少なくでき、またその分だけ画素間部１１Ａの一部を１層目に展開することで２層目に空間的余裕が生じ、よってこの２層目の空間に画素間部１２Ａの一部を展開することで、全体の厚みを増加させることなく、画素間部１２Ａの断面積を増加させることが可能になる。
【００４５】
したがって、画素間部１０Ａ〜１２Ａの断面積を同一に構成することができ、これによって各電極の信号伝般遅延を均一化することができる。
【００４６】
前記の結果、第１電極の画素間部１０Ａの幅を従来のものよりも狭く構成することが可能になり、よって削減された面積だけフォトセンサ部３の面積を拡大させることができ、高感度のＣＣＤ固体撮像素子を実現することができる。
なお、全画素読出ＣＣＤでは、垂直レジスタを第１〜第３電極で３等分する必要があるため、本発明では第１電極の転送部の幅は従来のように３等分するようにし、画素間部を細く構成する。
【００４７】
また前記図２に示される実施形態では、図中で画素間部１１Ａが画素間部１０Ａの右横に（図１では下側に）展開する構成を示したが、これに限られず、左側に展開させてもよい。
【００４８】
【発明の効果】
本発明の請求項１に係るＣＣＤ固体撮像素子は、第１電極の画素間部ならびに、第２電極の画素間部の少なくとも一部分が基板のゲート酸化膜に接して設けられ、さらに第３電極の画素間部の少なくとも一部分が、第１電極の画素間部ならびに第２電極の画素間部の両方に絶縁膜を介して接し、しかも第３電極の画素間部は基板のゲート酸化膜に接しない構成する構成であるから、第３電極の起動により第１電極と第２電極に生じる誘導電位が分散され、よって第１電極と第２電極におけるクロストークのレベルが低下して、しきい値以下となる。よってノイズによる誤作動のない、安定した動作のＣＣＤ固体撮像素子を実現できる。
【００４９】
また、本発明の請求項２に係るＣＣＤ固体撮像素子は、第１電極〜第３電極の画素間部の断面積を同等にして構成するものであるから、従来に比してとりわけ第３電極の体積を大にできる。この結果、伝搬遅延の影響を抑えることが可能になり、より高速な動作や、垂直レジスタの取扱電荷量の増大といった特性の向上を実現することができる。
【００５０】
また、第３電極の体積を大にできるため、電極を構成する多結晶シリコンの薄膜化が可能となり、オンチップマイクロレンズの集光効率を向上させることができるといった効果もある。
【００５１】
また、本発明の請求項３に係るＣＣＤ固体撮像素子は、画素の蓄積電荷が第３電極のみで読出されるから、第３電極のみが正の電位になり、かつ第３電極の画素間部は前記基板のゲート酸化膜に接しないから、第３電極の画素間部から画素に正の電位が印加されることがなく、よって電荷流出や空乏の発生が避けられるという効果がある。
【図面の簡単な説明】
【図１】本発明に係るＣＣＤ固体撮像素子の一実施形態における要部の模式平面図である。
【図２】図１のＡ―Ａ断面図である。
【図３】本発明に係るＣＣＤ固体撮像素子の読み出し動作タイミング図である。
【図４】本発明に係るＣＣＤ固体撮像素子の全体ブロック図である。
【図５】従来のＣＣＤ固体撮像素子の要部模式平面図である。
【図６】図５のＢ―Ｂ断面図である。
【図７】従来のＣＣＤ固体撮像素子の読み出し動作タイミング図である。
【符号の説明】
３……フォトセンサ部、１０……第１電極、１０Ａ……第１電極の画素間部、１０Ｂ……第１電極の転送部、１１……第２電極、１１Ａ……第２電極の画素間部、１１Ｂ……第２電極の転送部、１２……第３電極、１２Ａ……第３電極の画素間部、１２Ｂ……第３電極の転送部、２０……画素間部。

Claims (3)

1. 画素に蓄積された電荷の読出・転送のための３相の信号に基づき、基板のゲート酸化膜上に３層に亘り形成された第１電極〜第３電極がこの順に起動される全画素駆動方式のＣＣＤ固体撮像素子において、
   前記画素間に設けられた前記第１電極の画素間部が前記基板のゲート酸化膜に接して設けられ、
   前記画素間に設けられた前記第２電極の画素間部の少なくとも一部分が、前記基板のゲート酸化膜に接して設けられ、
   さらに前記画素間に設けられた前記第３電極の画素間部の少なくとも一部分が、前記第１電極の画素間部ならびに前記第２電極の画素間部の両方に絶縁膜を介して接し、しかも前記第３電極の画素間部は前記基板のゲート酸化膜に接しない構成とされたことを特徴とするＣＣＤ固体撮像素子。
2. 前記第１電極〜第３電極の画素間部は同等の断面積を有して構成されたことを特徴とする請求項１記載のＣＣＤ固体撮像素子。
3. 前記画素の蓄積電荷を、前記第３電極のみで読出す構成としたことを特徴とする請求項１または２記載のＣＣＤ固体撮像素子。

Images