JP3549410B2 - アクセサリ内資源オフセット機構 - Google Patents
アクセサリ内資源オフセット機構 Download PDFInfo
- Publication number
- JP3549410B2 JP3549410B2 JP28724698A JP28724698A JP3549410B2 JP 3549410 B2 JP3549410 B2 JP 3549410B2 JP 28724698 A JP28724698 A JP 28724698A JP 28724698 A JP28724698 A JP 28724698A JP 3549410 B2 JP3549410 B2 JP 3549410B2
- Authority
- JP
- Japan
- Prior art keywords
- accessory
- memory
- offset
- host
- resources
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/12—Digital output to print unit, e.g. line printer, chain printer
- G06F3/1201—Dedicated interfaces to print systems
- G06F3/1202—Dedicated interfaces to print systems specifically adapted to achieve a particular effect
- G06F3/1203—Improving or facilitating administration, e.g. print management
- G06F3/1204—Improving or facilitating administration, e.g. print management resulting in reduced user or operator actions, e.g. presetting, automatic actions, using hardware token storing data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/12—Digital output to print unit, e.g. line printer, chain printer
- G06F3/1201—Dedicated interfaces to print systems
- G06F3/1223—Dedicated interfaces to print systems specifically adapted to use a particular technique
- G06F3/1236—Connection management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/12—Digital output to print unit, e.g. line printer, chain printer
- G06F3/1201—Dedicated interfaces to print systems
- G06F3/1278—Dedicated interfaces to print systems specifically adapted to adopt a particular infrastructure
- G06F3/1285—Remote printer device, e.g. being remote from client or server
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Record Information Processing For Printing (AREA)
Description
【発明の分野】
本発明は一般的にはプリンタ等のコンピュータ周辺機器に関し、特に周辺機器と付属部品との通信を可能とするローカルバスインターフェースに関する。
【0002】
【発明の背景】
周辺部品インターフェース(PCI)はコンピュータ関連装置の入出力機能のための好適なインターフェースとして急速に普及しつつある。PCIローカルバス規格は外部装置をデータ処理機器の既存の内部バス構造に相互接続するための信号レベル、プロトコル及び回路構成を詳細に定義する工業規格である。PCIローカルバス規格、リビジョン2.1(1995年6月1日)を参照されたい。
【0003】
PCIインターフェースは一般的にはホストコンピュータ上のアプリケーションを外部装置あるいは通信装置に相互接続するために設けられる。通常、入出力(I/O)カードがホストに“アクセサリ”として接続され、PCI規格はI/Oカードとホストを相互接続する機構を提供する。I/Oカードはホストとの通信に用いられ、少なくともその一部がホストのプロセッサによってアクセス可能であるメモリを有する(すなわちカードの共通メモリスペースがホストとカードによって共用される)。
【0004】
ホストとアクセサリとの間での情報交換を可能にする一般的な機構には、両方のプロセッサ(ホストのプロセッサとアクセサリのプロセッサ)による読出し及び書込みの可能な共用メモリが用いられ、さらに(i)両プロセッサによる相互割込みを可能にし、(ii)他のプロセッサが割込みを行なったかどうかを判定し、(iii)割込みをクリアする割込みレジスタが用いられる。この機構をPCIローカルバスに用いる場合、(ホストの使用する)共用メモリと割込みレジスタはホストに利用可能なアクセサリ資源の一部となる。
【0005】
ホストとアクセサリとの間の相互接続を容易にするために、PCIはホストが特に指定されたレジスタクラスコード及び/またはPCI構成スペースの装置IDフィールドを用いてどのようなタイプのアクセサリが設置されているかを判定することを可能にする機構を提供する。このような機能についてはPCI規格に詳細に説明されている。しかし、設置されたアクセサリを同定するこのPCI機構は自由度が高いとはいえない。これは、ホストアプリケーションをそのアクセサリによってホストに利用可能となる資源(すなわちメモリレジスタ)のロケーションに関して事前に完全な知識を持つように設計しなければならないためである。たとえば、従わなければならないレジスタレベルのプログラミングインターフェースを完全に定義するPCI IDE規格に適合する装置によって、“IDE”コントローラクラスが用いられる。つまり、ホストはアクセサリの使用に先だってレジスタ割り当てに関する事前の知識を持ってなければならず、また、ホストは共通メモリスペースにおけるアクセサリ資源のアドレス構成を知っていなければならない。
【0006】
また、PCIローカルバス規格はアクセサリ内資源のブロックをホストマイクロプロセッサのメモリスペースにマップする機構を定義している。しかし、ブロック内の各資源のロケーションはアクセサリの設計者によって固定されている。
【0007】
図1はアクセサリのPCI構成アドレス空間10及びPCIメモリアドレス空間15の例を示すブロック図である。PCI構成アドレス空間10は構成空間レジスタ20を含み、図にはベースアドレスレジスタ0のみを示す(参照符号25で示す)。ベースアドレスレジスタ0にはアクセサリ内資源30の常駐するPCIメモリアドレス空間15内の共通メモリの領域を指示する値が保持される。図示する例では、アクセサリ内資源30内のカードレジスタブロック35、割込み状態レジスタ40、割込みクリアレジスタ45及び割込みセットレジスタ50の4つのメモリレジスタ(資源)を示す。しかし、これら4つの資源が実際にアクセサリ内資源30のメモリスペースのどこに配置されているかについての表示は存在しないことを指摘しておく。これは、当該技術分野では通常、資源は設置されるアクセサリのタイプ及び設計に基づいて固定される。すなわち、このような資源の物理アドレスロケーションはアクセサリの任意の設計基準に基づいて固定される。従って、ホストはレジスタにアクセスし、アクセサリを適正に利用するためにはこの資源アドレス情報を事前に知っていなければならない。
【0008】
ホストが従来と同様に汎用コンピュータである場合、アクセサリ資源に関するこのような事前の知識は通常問題となることはなかった。これは、アクセサリの開発者(すなわち製造者)が一般的にはホスト上でアクセサリとのインターフェースを実行する装置ドライバを開発するためである。開発者はアクセサリ資源情報を装置ドライバにハードコードする。アクセサリに変更が加えられる場合、開発者は単にその装置ドライバを更新し、ユーザがホストにそれをロードし直すように配付するだけである。同様に、開発者が装置ドライバを他のアクセサリとコンパチブルにしたい場合、その既知の固定された資源が他のアクセサリに照らして判定され、装置ドライバにハードコードされ、更新用にユーザに配付される。従って、特定のアクセサリのために汎用ホストコンピュータ上で装置ドライバを更新することは一般的ではなかった。
【0009】
しかし、近年ではPCIローカルバスインターフェースはホストコンピュータのアクセサリへの接続のみならず周辺装置とそのアクセサリとの接続にも用いられている。たとえば、プリンタ装置の中にはPCIを用いてプリンタと(プリンタ内のディスクドライバあるいはネットワークカード等の)アクセサリをインターフェースするものがある。この意味で、周辺装置(すなわちプリンタ)がアクセサリのホストであり、従来技術ではアクセサリを適正に使用するためには周辺装置がアクセサリの所定の資源構成を知っていることが必要である。しかし、このことは汎用ホストコンピュータとアクセサリとの場合よりも周辺装置とアクセサリとの関係において問題になる。これは、周辺装置は汎用コンピュータでないためである。周辺装置の機能はあらかじめ決まっており、また限られたものである。
【0010】
通常、周辺装置はアクセサリの構成を理解している更新された装置ドライバをロードできるようには設計されていない。アクセサリの構成は周辺装置自体のオペレーティングシステムにハードコードして、動作に先だってそれぞれのアクセサリ内資源のアドレス構成が周辺装置にわかるようにしておかなければならない。たとえば、周辺装置は(i)付属装置の各リビジョンを同定し、(ii)そのアクセサリを使用するためには自己の内部ドライバを用いなければならない。そのためには複数のファームウエアセグメントでアクセサリのさまざまなバージョンに対応しなければならない。その結果、周辺機器コードの開発は時間のかかる複雑なものとなり、更新されたコードをさらに試験することが必要になる。概して、アクセサリの変更(更新)あるいはアクセサリの追加による周辺装置の拡張が必要な場合、周辺装置自体のオペレーティングシステムの装置ドライバを更新するための多大な処理が必要になる。そのためには、通常周辺装置のファームウエアをアップグレードするか、あるいはリードオンリーメモリ(ROM)を交換する必要があり、いずれの場合にもコストと時間がかかり、煩雑である。
【0011】
従って、本発明の目的は周辺装置とそのアクセサリのための改良されたPCIローカルバスを提供することである。
【0012】
【発明の概要】
一実施例における本発明の原理によれば、(プリンタ等の)周辺装置はアクセサリ上のオフセット機構を用いてアクセサリ上の共用可能な資源を発見する。このオフセット機構はアクセサリの第1のメモリロケーションに記憶された1つあるいはもっと多数のオフセット値を有する。1つあるいはもっと多数のオフセット値はアクセサリメモリ内の1つあるいはもっと多数の資源を示す。この1つあるいはもっと多数のアクセサリ資源は周辺装置によって共用可能である。
【0013】
アクセサリの第2のメモリロケーションに他のオフセット値が記憶される。この他のオフセット値はアクセサリの第1のメモリロケーションを判定するためのオフセットを表わす。さらに、アクセサリの他のメモリロケーションにベースアドレスが記憶され、周辺装置にマップされた第1のメモリ及びアクセサリ資源を発見するための一般的な参照ポイントとなる。
【0014】
一実施例において、本発明のオフセット機構はPCIローカルバス仕様の改良機能として実施される。たとえば、第1のメモリロケーションはアクセサリのPCIで定義されたメモリアドレス空間内に設けられ、第2のメモリロケーションとベースアドレスはいずれもアクセサリのPCIで定義された構成アドレス空間内に設けられる。本発明には、周辺装置がアクセサリ上の資源をその資源がアクセサリのどこにあるかを事前に知っていなくともその資源を発見することを可能とするという利点がある。
【0015】
本発明の他の特徴、利点及び機能は以下の説明からより明確になるであろう。
【0016】
【発明の好適実施例の説明】
図1は従来のPCI構成空間ヘッダ10及びメモリアドレス空間15のブロック図であり、従来技術と本発明との相違を明確にするために示すものである。背景において述べたように、従来のPCIバスはアクセサリ内資源35, 40, 45及び50については固定されたロケーションを用いるが、これによってプリンタ等の周辺装置におけるPCIの使用態様には大きな制約が課される。
【0017】
図2はI/Oカード(アクセサリ)65を有し、本発明のオフセット機構を用いたレーザプリンタ60のブロック図である。しかし、プリンタ60は本発明を用いた周辺装置の一例に過ぎない。従って、当業者にはホストコンピュータ一般あるいはインクジェットプリンタ、ファクシミリ機、複写機等の他の周辺装置に本発明を適用可能であることは明らかであろう。プリンタ60は従来技術と同様にプロセッサ95、リードオンリーメモリ(ROM)70及びランダムアクセスメモリ(RAM)75を含む。ROM 70に記憶されたファームウエア75によって本発明のオフセット機構の方法の実施が容易になる。メモリアドレス指定可能空間90は物理的なRAM 85を超えて伸長するが、プロセッサ95によってアドレス指定可能な仮想領域である。ROM 70、RAM85及びメモリアドレス指定可能空間90の順序は例として示すものに過ぎず、他の構成も使用可能であることを指摘しておく。
【0018】
I/Oカード65はプリンタ60に用いるアクセサリカードを代表するものである。通常、このようなカードはプリンタ60内の接続スロットに摺動可能に挿入され、それとインターフェースされる。I/Oカード65は従来のPCI規格で定義された構成アドレス空間100及びカード内資源110を含む。通常、これらはI/Oカード65上の従来と同様の専用集積回路(ASIC)に組み込まれる。本発明はプロトコルに違反することなくこれらPCI機能を補完して本発明の利点を実現するものである。
【0019】
一般的には、本発明はROM 70内のファームウエア75を用いてI/Oカード65の構成アドレス空間100をメモリアドレス指定可能領域90の領域115に現われるようにマップするものである。同様に、カード内資源110はメモリアドレス指定可能領域90のベースアドレス125から始まる領域120に現われるようにマップされる。このようなマッピングによってプロセッサ95はメモリアドレス指定可能領域90の領域115及び120をアドレス指定したとき構成アドレス空間100及びカード内資源110をそれぞれ仮想アドレス指定することができる。これらの領域がマップされると、プロセッサ95は構成アドレス空間100及びカード内資源110内の共用可能な資源に対する情報の読出し、書込み及び管理を行なうことができる。
【0020】
より詳細には、プロセッサ95はファームウエア75を実行してベースアドレス125を構成アドレス空間100内のベースアドレスレジスタ0(図2には示さないが、図1及び図3を参照されたい)に記憶し、それによってカード内資源110を参照領域120にマップする。さらに、オフセットレジスタ135の(ベースアドレス125に対する)オフセットロケーションを同定するオフセット値130が取り込まれる。一実施例では、オフセット値130は構成アドレス空間100のクラスコードフィールド132から取り込まれる。オフセット値の保持には他のフィールドを使用することも可能であるが、クラスコードフィールド132は良好に機能する。これは、そのPCIに定義されたサイズが24ビットであり、最初の16ビットのみを用いてクラスコードが定義されるためである。従って、本発明によれば残りの8ビットを用いて従来のPCIプロトコルに干渉することなくオフセット値130をロードすることができる。
【0021】
オフセットレジスタ135はさらにI/Oカード65のASIC内の他の資源(レジスタ)140の(ベースアドレス125に対する)オフセット値を保持する。このようなオフセット値によって本発明ではアクセサリ内資源を自由に活用することが可能である。従って、プリンタ60はこのような資源の正確なアドレス構成を事前に知らなくてもI/Oカード65の資源を利用することができる。この機構を用いることによって、プリンタ60はプリンタに見える必要なアクセサリ内資源のオフセット値を発見することができる。従って、周辺装置(60)の導入後に周辺装置ファームウエアをアップグレードすることなくアクセサリ(I/Oカード65)の新たなバージョンを販売することができる。
【0022】
図3のブロック図は(PCIローカルバス規格に従って構成された)構成空間ヘッダ100を用いてアクセサリ内資源(カード内資源)110の相対ロケーションを同定するための本発明のオフセット機構を示す。カード内資源110はプリンタ60のメモリアドレス指定可能領域90にマップされるものとして示されている。構成アドレス空間100はベースアドレスレジスタ0(参照符号155)等の構成空間レジスタ150及びインターフェースレジスタ160を含む。ベースアドレスレジスタ0(155)は従来と同様なPCIレジスタであり、ベースアドレス125を保持する。インターフェースレジスタ160は従来と同様な他のPCIレジスタである。一実施例において、インターフェースレジスタ160は実際にはPCIクラスコードレジスタ(図2の132)の一部である。インターフェースレジスタ160はベースアドレス125に対するオフセットレジスタ135のオフセットロケーションを示すオフセット値130を保持する。従って、オフセットレジスタ135のロケーションはベースアドレス125にオフセット値130を加えることによって判定することができる。オフセットレジスタ135は別の独自のレジスタとして示しているが、本発明によればこのレジスタはカード内資源110内の任意の指定された共用可能なレジスタとすることができる。オフセット値130はI/Oカード65の初期設定時にI/Oカード65に対応するROM 80(図2)からインターフェースレジスタ160にロードされる。
【0023】
オフセットレジスタ135は領域190, 195, 200及び205に論理的に分割され、これらの領域はそれぞれプリンタ60と共用される他のアクセサリ内資源のロケーションのオフセット値191, 196, 201及び206を含む。オフセット値191, 196, 201及び206はこのカードの初期設定時にROM 80からオフセットレジスタ135の対応するロケーション190, 195, 200及び205にロードされる。これらの値はI/Oカード65上のプロセッサ、あるいはこのカードの基本的なハードウエア(すなわちASIC)初期設定ルーチンによってROM 80からロードすることができる。
【0024】
図3の例では、共用可能な資源(レジスタ)はカードレジスタブロック(CRB)170、割込み状態レジスタ175、割込みクリアレジスタ180及び割込みセットレジスタ185等の適宜の名称を付したレジスタである。資源の実際のロケーションはベースアドレス125にCRBオフセット190、割込み状態オフセット195、割込みクリアオフセット200及び割込みセットオフセット205に定義するオフセット値をそれぞれ加えることによって判定される。さまざまなオフセット値とアクセサリ内資源のロケーションとの間の関係は図3の方向矢印によって示されている。アクセサリ内資源はオフセットレジスタ135の値がオフセットの順序を適切に反映していれば任意の順序とすることができる。
【0025】
本発明の利点は、このオフセット機構を用いることによって、アクセサリカード(I/Oカード65)の開発者がその資源に関する適当なオフセット情報を有するアクセサリを確立して、任意の装置特にプリンタ60等の任意の周辺装置がその情報にアクセスしてそのアクセサリ内資源の構成を事前に知ることなく一般的なPCIローカルバス規格インターフェースを確立することを可能にすることである。従って、周辺装置の導入後に周辺装置ファームウエアをアップグレードすることなくアクセサリの新たなバージョンを販売することができる。さらに、ハードウエア設計者はアクセサリの古いバージョンとのアドレスのコンパチビリティを心配することなく利用可能な最良のPCI ASICを使用することができ、新たなハードウエアは固定されたアドレス構成に適合するよう変更する必要がなく、ハードウエア/ファームウエアの相互作用が低減され、アクセサリの開発速度が上がる。さらに、ユーザは周辺装置内のファームエアをアップグレードすることなく周辺装置の新たなアクセサリを購入することができ、その結果周辺装置のダウンタイムが短縮され、ユーザの満足度が上がる。最後に、新たなアクセサリを支援するための周辺装置ファームエアのアップグレードを必要としないため、ファームエア開発サイクルが短縮され、試験サイクルが速くなり、ユーザ側での故障も低減される。
【0026】
以上、アクセサリ内資源オフセット機構の好適な実施例を説明した。当業者には、本発明は当該技術に存在するさまざまなソフトウエア、ファームウエア及び/またはハードウエア要素のうちの任意のものを用いて容易に実施されることが理解されよう。さらに、本発明を具体的実施例を参照して説明したが、本発明の精神と範囲から逸脱することなく他の代替的実施例及び方法あるいは変更形態に用いることができることは明らかである。
【図面の簡単な説明】
【図1】従来のPCI構成空間ヘッダ及びメモリアドレス空間のブロック図であり、アクセサリ内資源の固定されたロケーションを示す。
【図2】I/Oカードアクセサリを有し、本発明のオフセット機構を用いたレーザプリンタのブロック図である。
【図3】PCI構成空間ヘッダを用いてアクセサリの相対的ロケーションを同定するための本発明のオフセット機構のブロック図である。
【符号の説明】
10:PCI構成アドレス空間
15:PCIメモリアドレス空間
20:構成空間レジスタ
25:ベースアドレスレジスタ
30:アクセサリ内資源
35:カードレジスタブロック
40:割込み状態レジスタ
45:割込みクリアレジスタ
50:割込みセットレジスタ
60:レーザプリンタ
65:I/Oカード(アクセサリ)
70:ROM
75, 85:RAM
90:メモリアドレス指定可能空間
95:プロセッサ
100:構成アドレス空間
115:メモリアドレス指定可能領域90の領域
120:メモリアドレス指定可能領域90の領域
125:ベースアドレス
130:オフセット値
132:クラスコードフィールド
135:オフセットレジスタ
140:I/Oカード65のASIC内の他の資源(レジスタ)
150:構成空間レジスタ
155:ベースアドレスレジスタ0
160:インターフェースレジスタ
190, 195, 200, 205:オフセットレジスタ135の領域
191, 196, 201, 206:オフセット値
170:カードレジスタブロック(CRB)
175:割込み状態レジスタ
180:割込みクリアレジスタ
185:割込みセットレジスタ
190:CRBオフセット
195:割込み状態オフセット
200:割込みクリアオフセット
205:割込みセットオフセット
Claims (12)
- アクセサリ( 65 )のメモリ内の資源について事前の情報をもたず、該アクセサリの装置ドライバをロードすることが出来ないホスト(60)とメモリ(100, 110)を有する前記アクセサリ(65)との間の通信を、ホスト( 60 )のファームウエアをアップグレードすることなく可能とするインターフェース機構であって、
前記インターフェース機構は、
(a)前記アクセサリのROM(80)からロードされ、前記アクセサリメモリ(110)内の第1のメモリロケーション(135)に記憶され、前記ホスト(60)の前記ファームウエアによって利用される1つあるいはもっと多数の第1のオフセット値(190, 195, 200, 205)、及び
(b)前記1つあるいはもっと多数の第1のオフセット値(190, 195, 200, 205)によって少なくとも部分的には同定されるアクセサリメモリ(110)内のオフセットロケーション(191, 196, 201, 206)にあって、前記ホスト(60)に利用可能な、1つあるいはもっと多数の前記資源(140,170,175,180, 185)
を設けたことを特徴とするインターフェース機構。 - 前記アクセサリのROM(80)からロードされ、前記アクセサリメモリ(100)内の第2のメモリロケーション(160)に記憶され、前記ホスト(60)のファームウエアによって利用される第2のオフセット値(130)をさらに含み、前記第2のオフセット値は前記アクセサリメモリ(110)内の前記第1のメモリロケーション(135)のオフセットを示すことを特徴とする請求項1記載のインターフェース機構。
- 前記アクセサリメモリ(100)内の第3のメモリロケーション(155)に記憶されたベースアドレス(125)を含み、前記ベースアドレスは前記第1のメモリロケーション(135)及び1つあるいはもっと多数の資源(140, 170, 175,180, 185)を同定するために前記第1及び第2のオフセット値を参照する前記アクセサリメモリ(110)の開始参照ロケーションを定義することを特徴とする請求項2記載のインターフェース機構。
- 前記第2のメモリロケーション(160)及び第3のメモリロケーション(155)はPCIローカルバス規格に適合したアクセサリ(65)の構成アドレス空間(100)に含まれることを特徴とする請求項3記載のインターフェース機構。
- 前記第2のオフセット値(130)は前記構成アドレス空間(100)のクラスコードフィールド(132)内に記憶されることを特徴とする請求項4記載のインターフェース機構。
- 前記ホストの利用可能な前記1つあるいはもっと多数の資源(140, 170, 175, 180, 185)は前記ホストによる読出し、書込みあるいは読出し/書込みが可能なメモリロケーションを含むことを特徴とする請求項1記載のインターフェース機構。
- 前記ホスト(60)は周辺装置であることを特徴とする請求項1記載のインターフェース機構。
- アクセサリ( 65 )のメモリ内の資源について事前の情報をもたず、該アクセサリの装置ドライバをロードすることが出来ない周辺装置(60)とアクセサリ(65)との間のPCIローカルバスに用いるオフセット機構であって、
(a)前記アクセサリ(65)上の構成アドレス空間(100)の第1のレジスタ(155)に記憶され、アクセサリ資源(135, 140, 170, 175, 180, 185)の参照ロケーションを示すベースアドレス(125)と、
(b)前記構成アドレス空間(100)内の第2のレジスタ(160)に記憶され、前記ベースアドレス(125)に対する前記アクセサリ資源(135, 140, 170, 175, 180, 185)内の第3のレジスタ(135)のオフセットを示す第1のオフセット値(130)と、
(c)前記第3のレジスタ(135)に記憶され、前記ベースアドレス(125)に対する1つあるいはもっと多数のアクセサリ資源(140, 170, 175, 180, 185)のオフセット(191, 196, 201, 206)を示す1つあるいはもっと多数の第2のオフセット値(190, 195, 200, 205)であって、前記1つあるいはもっと多数のアクセサリ資源は前記周辺装置(60)によって共用可能な第2のオフセット値と
を備え、
前記第1のオフセット値(130)と前記1つあるいはもっと多数の第2のオフセット値(190,195,200,205)は、最初に前記アクセサリ(65)のROM(80)からロードされ、前記周辺装置(60)のファームウエアによって、前記周辺装置( 60 )の前 記ファームウエアをアップグレードすることなく利用されることを特徴とするオフセット機構。 - ホスト(60)とアクセサリ(65)との間の通信を、前記ホスト( 60 )のファームウエアをアップグレードすることなく可能とする方法であって、
前記アクセサリ(65)のROM(80)から1つあるいはもっと多数の第1のオフセット値(190, 195, 200, 205)をロードし、
前記アクセサリ(65)の第1のメモリロケーション(135)から前記1つあるいはもっと多数の第1のオフセット値(190, 195, 200, 205)を読出し、
前記1つあるいはもっと多数の第1のオフセット値は前記アクセサリ内の1つあるいはもっと多数のメモリ資源(140, 170, 175, 180, 185)のオフセット(191,196,201,206)を示し、
それによってアクセサリ( 65 )のメモリ内の資源について事前の情報をもたず、該アクセサリの装置ドライバをロードすることが出来ない前記ホスト(60)に前記アクセサリ内の前記1つあるいはもっと多数のメモリ資源へ、前記ホスト(60)の前記ファームウエアを経由して、アクセスが提供されることを特徴とする方法。 - さらに、前記1つあるいはもっと多数の第1のオフセット値(190, 195, 200, 205)の読出しに先だって前記アクセサリ(65)の第2のメモリロケーション(160)から第2のオフセット値(130)を読み出し、前記第2のオフセット値は前記アクセサリ(65)の前記第1のメモリロケーション(135)のオフセットを示すことを特徴とする請求項9記載の方法。
- さらに、前記アクセサリ(65)の第3のメモリロケーション(155)からベースアドレス(125)を読み出し、前記ベースアドレスは前記アクセサリ内の前記第1のメモリロケーション(135)及び1つあるいはもっと多数の資源(135,140, 170, 175, 180, 185)を同定するために前記第1のオフセット値(191, 196, 201, 206)及び第2のオフセット値(130)を参照するベース参照ロケーションを示すことを特徴とする請求項10記載の方法。
- 前記第2のメモリロケーション(160)及び第3のメモリロケーション(155)はPCIローカルバス規格に適合した前記アクセサリ(65)の構成アドレス空間(100)内に設けられることを特徴とする請求項11記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/936,845 US6078402A (en) | 1997-09-24 | 1997-09-24 | Accessory based resource offset mechanism for a PCI bus in a printer |
US936,845 | 1997-09-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11242646A JPH11242646A (ja) | 1999-09-07 |
JP3549410B2 true JP3549410B2 (ja) | 2004-08-04 |
Family
ID=25469151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28724698A Expired - Fee Related JP3549410B2 (ja) | 1997-09-24 | 1998-09-24 | アクセサリ内資源オフセット機構 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6078402A (ja) |
JP (1) | JP3549410B2 (ja) |
GB (1) | GB2329990B (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7082522B2 (en) * | 2002-07-09 | 2006-07-25 | Lsi Logic Corporation | Method and/or apparatus for implementing enhanced device identification |
US7324231B2 (en) | 2002-12-05 | 2008-01-29 | Hewlett-Packard Development Company, L.P. | Printer expansion method and apparatus |
US7274477B2 (en) * | 2003-01-24 | 2007-09-25 | Hewlett-Packard Development Company, L.P. | Printer with access to remote file system |
US20040246516A1 (en) * | 2003-06-03 | 2004-12-09 | Curtis Reese | Hard imaging systems, hard imaging management devices, hard imaging devices, articles of manufacture, hard imaging device operational methods, and hard imaging device configuration methods |
US7366872B2 (en) * | 2003-12-30 | 2008-04-29 | Intel Corporation | Method for addressing configuration registers by scanning for a structure in configuration space and adding a known offset |
US7673083B2 (en) * | 2004-04-27 | 2010-03-02 | Apple Inc. | Method and system for controlling video selection and playback in a portable media player |
US7529870B1 (en) | 2004-04-27 | 2009-05-05 | Apple Inc. | Communication between an accessory and a media player with multiple lingoes |
US7797471B2 (en) | 2004-04-27 | 2010-09-14 | Apple Inc. | Method and system for transferring album artwork between a media player and an accessory |
US7441062B2 (en) * | 2004-04-27 | 2008-10-21 | Apple Inc. | Connector interface system for enabling data communication with a multi-communication device |
US7441058B1 (en) | 2006-09-11 | 2008-10-21 | Apple Inc. | Method and system for controlling an accessory having a tuner |
US8117651B2 (en) | 2004-04-27 | 2012-02-14 | Apple Inc. | Method and system for authenticating an accessory |
US7895378B2 (en) * | 2004-04-27 | 2011-02-22 | Apple Inc. | Method and system for allowing a media player to transfer digital audio to an accessory |
US7529872B1 (en) | 2004-04-27 | 2009-05-05 | Apple Inc. | Communication between an accessory and a media player using a protocol with multiple lingoes |
US7634605B2 (en) * | 2004-04-27 | 2009-12-15 | Apple Inc. | Method and system for transferring stored data between a media player and an accessory |
US7526588B1 (en) | 2004-04-27 | 2009-04-28 | Apple Inc. | Communication between an accessory and a media player using a protocol with multiple lingoes |
US7529871B1 (en) * | 2004-04-27 | 2009-05-05 | Apple Inc. | Communication between an accessory and a media player with multiple protocol versions |
US7826318B2 (en) | 2004-04-27 | 2010-11-02 | Apple Inc. | Method and system for allowing a media player to transfer digital audio to an accessory |
US7823214B2 (en) | 2005-01-07 | 2010-10-26 | Apple Inc. | Accessory authentication for electronic devices |
US8006019B2 (en) | 2006-05-22 | 2011-08-23 | Apple, Inc. | Method and system for transferring stored data between a media player and an accessory |
US7415563B1 (en) | 2006-06-27 | 2008-08-19 | Apple Inc. | Method and system for allowing a media player to determine if it supports the capabilities of an accessory |
US7558894B1 (en) | 2006-09-11 | 2009-07-07 | Apple Inc. | Method and system for controlling power provided to an accessory |
US8047966B2 (en) * | 2008-02-29 | 2011-11-01 | Apple Inc. | Interfacing portable media devices and sports equipment |
US8208853B2 (en) | 2008-09-08 | 2012-06-26 | Apple Inc. | Accessory device authentication |
US8238811B2 (en) | 2008-09-08 | 2012-08-07 | Apple Inc. | Cross-transport authentication |
US8225007B2 (en) * | 2009-01-19 | 2012-07-17 | Oracle America, Inc. | Method and system for reducing address space for allocated resources in a shared virtualized I/O device |
US8909803B2 (en) | 2009-03-16 | 2014-12-09 | Apple Inc. | Accessory identification for mobile computing devices |
US8452903B2 (en) | 2009-03-16 | 2013-05-28 | Apple Inc. | Mobile computing device capabilities for accessories |
CN102609375A (zh) * | 2012-03-02 | 2012-07-25 | 许晓聪 | 多外设兼容型便携式集成处理*** |
US9306879B2 (en) | 2012-06-08 | 2016-04-05 | Apple Inc. | Message-based identification of an electronic device |
US11099545B2 (en) * | 2019-04-02 | 2021-08-24 | Dell Products L.P. | Systems and methods for power and cooling control of expansion chassis using host interface card sideband signals |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5197128A (en) * | 1991-03-04 | 1993-03-23 | Hewlett-Packard Company | Modular interface |
US5765181A (en) * | 1993-12-10 | 1998-06-09 | Cray Research, Inc. | System and method of addressing distributed memory within a massively parallel processing system |
US5829042A (en) * | 1996-02-15 | 1998-10-27 | Hewlett-Packard Company | Prefetch operation for network peripheral device having shared memory |
US5864738A (en) * | 1996-03-13 | 1999-01-26 | Cray Research, Inc. | Massively parallel processing system using two data paths: one connecting router circuit to the interconnect network and the other connecting router circuit to I/O controller |
-
1997
- 1997-09-24 US US08/936,845 patent/US6078402A/en not_active Expired - Lifetime
-
1998
- 1998-08-28 GB GB9818908A patent/GB2329990B/en not_active Expired - Fee Related
- 1998-09-24 JP JP28724698A patent/JP3549410B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
GB2329990B (en) | 2002-04-10 |
JPH11242646A (ja) | 1999-09-07 |
US6078402A (en) | 2000-06-20 |
GB9818908D0 (en) | 1998-10-21 |
GB2329990A (en) | 1999-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3549410B2 (ja) | アクセサリ内資源オフセット機構 | |
TW299424B (en) | Methods and apparatus for booting a computer having a removable media disk drive | |
US6397268B1 (en) | Tracking PCI bus numbers that change during re-configuration | |
US6425079B1 (en) | Universal option ROM BIOS including multiple option BIOS images for multichip support and boot sequence for use therewith | |
US6725178B2 (en) | Use of hidden partitions in a storage device for storing BIOS extension files | |
US6282647B1 (en) | Method for flashing a read only memory (ROM) chip of a host adapter with updated option ROM bios code | |
US5999989A (en) | Plug-and-play | |
US5835760A (en) | Method and arrangement for providing BIOS to a host computer | |
US5854905A (en) | Extensible bios for boot support of devices on multiple hierarchical buses | |
US5761448A (en) | Physical-to-logical bus mapping scheme for computer systems having multiple PCI bus configuration | |
US5887164A (en) | System and method for enabling a target computer to use storage resources of a host computer | |
US20040230963A1 (en) | Method for updating firmware in an operating system agnostic manner | |
AU773635B2 (en) | Method, system and computer readable storage medium for automatic device driver configuration | |
US6934956B1 (en) | Method and apparatus for installing an operating system | |
US20070157176A1 (en) | Verification of software application attributes for optimal compatibility with a software system | |
US20040267708A1 (en) | Device information collection and error detection in a pre-boot environment of a computer system | |
US7457907B2 (en) | Method and circuit for interfacing card memory, asic embedded with the interface circuit, and image forming apparatus equipped with the asic | |
US7757012B2 (en) | Configurable mapping of devices to bus functions | |
JP2005182812A (ja) | コンピュータシステムにおいてイメージファイルを格納するシステムおよび方法 | |
US7228263B2 (en) | Method for representing root busses using object oriented abstractions | |
US7788725B2 (en) | Method and system for probing FCode in problem state memory | |
JP2002366501A (ja) | 周辺デバイス、コンピュータシステム、及びインストーラプログラム | |
JP2521020B2 (ja) | 情報処理システム | |
JP2005182811A (ja) | コンピュータシステムにおいてイメージファイルを提供するシステムおよび方法 | |
JPH11312094A (ja) | 診断装置および診断方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040420 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |