JP3548908B2 - 液晶表示装置の製造方法 - Google Patents

液晶表示装置の製造方法 Download PDF

Info

Publication number
JP3548908B2
JP3548908B2 JP2000208473A JP2000208473A JP3548908B2 JP 3548908 B2 JP3548908 B2 JP 3548908B2 JP 2000208473 A JP2000208473 A JP 2000208473A JP 2000208473 A JP2000208473 A JP 2000208473A JP 3548908 B2 JP3548908 B2 JP 3548908B2
Authority
JP
Japan
Prior art keywords
film
electrode
signal electrode
liquid crystal
scanning signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000208473A
Other languages
English (en)
Other versions
JP2001051305A (ja
Inventor
玄士朗 河内
恒一 阿武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP590093A external-priority patent/JP3116149B2/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000208473A priority Critical patent/JP3548908B2/ja
Publication of JP2001051305A publication Critical patent/JP2001051305A/ja
Application granted granted Critical
Publication of JP3548908B2 publication Critical patent/JP3548908B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、OA機器等の画像情報/文字情報の表示装置として用いられる薄膜トランジスタ(TFT)アクティブマトリクス方式の液晶表示装置の製造方法に関する。
【0002】
【従来の技術】
ガラス等の絶縁基板上にTFTをマトリクス状に形成しこれをスイッチング素子として用いるアクティブマトリクス型の液晶表示装置は、高画質のフラットパネルディスプレイとして期待されている。
【0003】
現在、TFTアクティブマトリクス型ディスプレイにおいては、解決すべき課題がいくつかある。
【0004】
第1の課題は、製造歩留まりの向上である。特に走査信号配線と映像信号配線との間のショート不良が最大の不良原因であり、この不良の低減が課題となっている。
【0005】
第2の課題は、製造工程数の低減である。特にホトリソグラフィ工程数の削減が強く求められている。
【0006】
第3の課題は、画面の高精細化/大型化に対応できる低抵抗の走査信号配線の形成技術である。
【0007】
第4の課題は、信頼性の確保である。具体的には、画像品質の信頼性とともに配線の外部接続端子の腐食等に対する信頼性の確保が、課題としてあげられる。
【0008】
以上の課題に対して、従来から種々の提案がなされている。
【0009】
第1の製造歩留まり向上の課題については、例えば特開昭61−133662号が、TFTのゲート絶縁膜をゲート電極の陽極酸化膜とSiN膜との2層構造とし、ゲート絶縁膜のピンホール等による配線間ショートを防止する技術を開示している(第1の従来技術)。
【0010】
第2のホトリソグラフィ工程数削減の課題については、数多くの提案がなされている。例えば特開昭63−9977号は、走査配線を透明電極と金属膜の2層構造とし、走査配線の透明電極により画素電極を構成する構造を開示している。この方式では、走査信号配線と画素電極とを1回のパターニングで形成できるので、ホトリソグラフィ工程を削減可能である(第2の従来技術)。
【0011】
また、特開昭62−32651号は、1枚のホトマスクを用いてTFTを構成するゲート絶縁膜と半導体膜とを同一パターンに加工することにより、ホトリソグラフィ工程数を削減する方法を開示している(第3の従来技術)。
【0012】
第3の低抵抗の走査信号配線の形成技術の課題に対しては、例えば特開平2−85826号が、Alを走査配線とし、Al膜をゲート絶縁膜および層間絶縁膜として用いる例を開示している。低抵抗のAlを走査配線として用いると、高精細化/大画面化により走査配線の負荷が増大しても、走査信号の遅延を実用上問題無いレベルに押さえることができる(第4の従来技術)。
【0013】
さらに、特開昭64−35421号は、AlとAl上に形成したTaを走査配線に用い、このAlとTaの陽極酸化膜をゲート絶縁膜および層間絶縁膜として使用し、走査配線を低抵抗化し、層間ショート不良を低減し、併せて工程を削減する方法を開示している(第5の従来技術)。
【0014】
【発明が解決しようとする課題】
TFTアクティブマトリクス型液晶表示装置を本格的に普及させるには、上記すべての課題を同時に解決し、高画質/低コスト/高信頼性を実現する必要がある。しかし、上記従来技術は、狙いとする各々の課題についてそれなりの効果をあげているが、各々の要素技術は互いにトレードオフの関係となるものが多く、上記すべての課題を同時に満足することはできない。また、上記の個々の技術を単に組合せただけでは、新たな問題が発生し所望の効果が得られない。その事情を説明する。
【0015】
例えば、第1の従来技術と第2の従来技術とを組合せると、走査信号配線金属を透明電極の上で陽極酸化する必要がある。透明導電膜上で金属を陽極酸化すると、材料の標準電位の違いから電池反応により金属膜が溶失してしまう問題がある。また、陽極酸化時に選択酸化のためのレジストマスクを形成するには、新たにホトマスクが必要となるので、第2の課題である工程数の削減を達成することはできない。
【0016】
また、第2の従来技術では、活性層である半導体膜がゲート電極の外にはみ出す構造となるので、表示装置を構成したときにバックライトや外光がゲート電極の外にはみ出した半導体膜に当たり、半導体膜の光電流によりTFTのリーク電流が増加して画質が低下する。この画質低下を防止するには、半導体膜を薄膜化することが有効である。しかし、良く知られているように、プロセス上の制約から従来の逆スタガ型のTFTで半導体膜を薄膜化するには、TFTのチャネル部を保護するチャネル保護膜を形成するためのホトマスクを1枚増やさなければならない。この問題については、例えば、『フラットパネルディスプレイ '91』(日経BP社1990)88頁〜96頁に述べられている。
【0017】
したがって、第2の従来技術では、半導体膜とゲート絶縁膜とのマスクを統合してホトマスクを1枚削減できるものの、実用に耐えうる画質を保証するには、半導体膜を薄膜化することが必要であり、チャネル保護膜を形成するためにホトマスクを1枚増やさなければならず、結果的にはホトマスク削減による工程簡略化は達成できない。
【0018】
第3の従来技術と第4の従来技術とを組合せると、走査信号配線は透明電極と低抵抗配線であるAl電極との2層構造となる。この場合、走査信号配線の外部接続端子部分にはAl電極をそのまま用いるかまたは上層のAlを選択除去して、透明電極を外部接続端子として用いることになる。
【0019】
配線の外部接続端子部分は、液晶封入等の後工程以後も種々の溶剤等に曝されるので、Alのように活性な金属を用いると、腐食されるという問題がある。また、透明電極を端子部分に用いた場合、金属酸化物である透明電極と配線金属のAlの接合においては、Alが透明電極中の酸素により酸化されて界面に絶縁膜を形成するため、コンタクトの信頼性が極めて低いという問題がある。
【0020】
第5の従来技術においては、Alの上にTaが形成されるので、コンタクトの問題はないが、端子の側面にはAlがやはり露出するため、腐食が発生しやすい問題がある。
【0021】
以上のような問題から、走査信号配線にAlを用いる場合、端子部分の透明電極とのコンタクトを良好に保つため、バリアメタルを間に挿入することがよく行なわれている。しかし、バリアメタルを加工するために新たなホトマスクが必要となる。したがって、第2の課題である工程数の削減を達成することはできない。
【0022】
さらに、一般に、TFTのゲート絶縁膜および半導体膜は、プラズマ気相成長法(PCVD)により300℃程度の温度で形成される。走査信号配線にAlを用いると、PCVD工程での熱履歴によりヒロックと呼ばれる表面の凹凸が多数成長する。このような凹凸には電界が集中し、走査信号配線と映像信号配線間の絶縁耐圧を極端に低下させる。したがって、走査信号配線に低抵抗のAlを用いると、第1の課題である製造歩留まりの向上を達成することが難しくなる。
【0023】
以上述べたように、従来の技術の単なる組合せでは、上記の複数の課題を同時にすべて解決することはできない。
【0024】
本発明の目的は、最小限のホトマスク数で高い信頼性と良好な画質とを確保しながら低コストで製造できる配線材料を用いた液晶表示装置の製造方法を提供することである。
【0025】
【課題を解決するための手段】
本発明は、上記目的を達成するために、絶縁基板上に形成され、かつ絶縁膜により少なくとも一部が被覆された走査信号電極と、前記走査信号電極に交差するように形成された映像信号電極と、前記走査信号電極と前記映像信号電極の交差点付近に形成された薄膜トランジスタとを有する液晶表示装置の製造方法において、
a.前記絶縁基板上に金属の第1の導電膜と、AlまたはAlを主成分とする合金膜とを積層し、前記第1の導電膜と前記AlまたはAlを主成分とする合金膜とを略同一パターンに加工して前記走査信号電極を形成する工程
b.前記走査信号電極の一部を被覆する前記絶縁膜を形成する工程
c.前記走査信号電極の外部駆動回路に接続する端子部分について、前記絶縁膜をマスクとして前記走査信号電極を構成する導電膜のうちAlまたはAlを主成分とする合金膜を除去する工程
を有する液晶表示装置の製造方法を提供する。

【0026】
本発明においては、前記工程cの後に、
d.前記端子部分について、前記第1の導電膜上に透明導電膜を形成する工程を有することもできる。
【0027】
さらに、前記工程dでは、前記透明導電膜は、前記絶縁膜上にも前記端子部分から連続して形成することが望ましい。
【0028】
本発明においては、Al膜またはAlを主成分とする合金膜を含む配線材料としたので、Al表面のヒロックの発生を抑制できる。したがって、表示装置等を構成したときに配線間のショートを低減できる。このような現象はこれまで知られていないことであり、発明者等の実験により、初めて明らかとなった。
【0029】
積層型配線を液晶表示装置の走査信号電極に用いると、走査信号電極と映像信号電極との間の層間絶縁耐圧が上がる。その結果、ショート不良を低減するとともに走査信号電極を低抵抗化し、表示画面の大型化/高精細化を達成できる。
【0030】
また、上記Alの表面をすべてAlを母材とする絶縁膜で被覆した場合、Alが薬品等に曝されることがなくなるので、耐腐食性を確保できるとともに、Al表面のヒロック発生をさらに抑制できる。
【0031】
1つの金属とその上層に形成した金属酸化物からなる透明導電膜により外部接続端子を構成すると、端子の耐薬品性が向上するとともに、透明導電膜と金属との反応による絶縁性バリア層が界面に形成されにくくなる。したがって、接続端子のコンタクト抵抗の増大を防止でき、信頼性の高い接続端子が得られる。
【0032】
このような構造は、Al表面に形成した絶縁膜をマスクとしてAlをエッチング除去すると、形成できる。したがって、上記構造は、1枚のホトマスクだけで形成でき、工程数の削減,耐腐食性の確保,ショート不良の低減,走査信号電極の低抵抗化等の効果を同時にもたらす。
【0033】
透明導電膜からなる画素電極を半導体膜とゲート絶縁膜の下層に配置し、半導体膜とゲート絶縁膜を映像信号電極に沿って映像信号電極よりも幅広のパターンとして延在させ、画素電極のパターンの周辺部のみを被覆すると、画素電極と映像信号電極とを分離できる。このようにすると、画素電極と映像信号電極とのショートを防止しつつ画素電極と映像信号電極との間の距離を縮小しても、ショートによる画素欠陥を低減できる。また、画素電極の幅が拡大され、画素開口率が向上する。したがって、工程数の削減,高歩留まり,低抵抗配線,端子部の信頼性向上等の特長に加えて、低欠陥,高輝度の液晶表示装置を実現できる。
【0034】
発明者らは、Ta膜を形成した後、特にその表面の清浄性を保ったまま、Al膜を真空中で連続して形成すると、(111)配向が弱くなり、(220)面が優先成長し、それと同時に膜表面のヒロックが小さくなることを発見した。本発明の製造方法は、この知見に基づいている。すなわち、本発明の液晶表示装置の製造方法においては、Ta表面に成長するAlは、吸着層の影響を受けず、下地のTa膜の影響を直接受けるため、通常の条件では起こらない(220)面の優先成長が実現される。(220)面が優先成長すると、全体としてはランダムな配向に変化し膜表面のヒロックが小さくなる。
【0035】
本発明のその他の変形例の特徴および/または効果は、以下の実施形態の記載から明らかになるであろう。
【0036】
【発明の実施の形態】
【実施形態1】
図1は、本発明による液晶表示装置の製造方法の一実施形態の斜視図である。本実施形態の積層配線材料は、マグネトロンスパッタ法により、Ta膜10とAl膜11とをガラス基板1上に順次積層し、同一のパターンに加工し形成してある。
【0037】
上層のAl膜11は、下地の影響を受けて(220)面に配向した結晶方位を有する。体心立方格子(bcc)を有するTaの(110)上に面心立方格子(fcc)であるAlを成長させると(111)に配向することが、従来から知られている。発明者らの実験では、Ta膜10を形成した後、特にその表面の清浄性を保ったまま、Al膜11を真空中で連続して形成すると、(111)配向が弱くなり、(220)面が優先成長することが見出された。それと同時に膜表面のヒロックが小さくなることも発見された。
【0038】
図2は、ガラス基板1上とTa膜10と上にそれぞれ形成したAl膜11の表面の凹凸を比較して示す図である。ガラス基板1上に形成したAl膜11には、100nm程度の高さのヒロックがいくつかみられるのに対し、Ta膜10上に形成したAl膜11では、微小な凹凸が数多く発生しているものの、大きなヒロックは全くみられない。この違いは、おそらく、微小な結晶粒を有するTa下地の影響を受けてAlが成長する結果、結晶粒が大きく成長しないので、膜の内部応力が緩和されることになり、ヒロックが成長する際、微小なヒロックが数多く発生するためと推察される。
【0039】
(220)面を成長させるには、成膜時に注意が必要である。TaとAlとはほとんど時間を置くことなく、Ta表面の清浄性を保ったまま、連続して成長させなければ、(220)配向が出現しないことが実験により確かめられた。Taを成膜後、一旦放電を停止し数分以上放置すると、たとえ真空を解除しなくてもTa表面にHO等の吸着層が形成され、(220)面の優先成長は起こらない。発明者等は、TaとAlとをそれぞれスパッタリング中のチャンバー内でゆっくりと移動させる方法により初めて(220)配向を得た。このような方式では、TaとAlは界面付近で多少混じり合いながら連続して形成されるので、従来のように、Ta表面にHO等の吸着層が形成されることはない。すなわち、Ta表面に成長するAlは、吸着層の影響を受けず、下地のTa膜の影響を直接受けるため、通常の条件では起こらない(220)面の優先成長が実現される。
【0040】
図3は、本発明の配線に用いたAl薄膜のX線回折パターンと従来のAl膜のX線回折パターンとを比較して示す図である。回折パターンのピークの高さは、それぞれのピークの位置に示した面が膜表面に平行になるように配向した結晶粒の体積に比例する。(220)の回折ピークと(111)回折ピークの強度比は、従来のAl膜においては0.15であったが、本発明のAl膜においては、0.7以上と大きくなる。従来のAl膜に比べて、本発明のAl膜では、(220)面からの回折ピークが大きくなり、(111)面からの回折ピークが減少しているのがわかる。従来のAl膜では(111)面に強く配向していた結晶粒が、本発明のAl膜では、(220)面の成長により、全体としてはランダムな配向に変化していると考えられる。すなわち、回折ピーク強度が最大の面の強度と、2番目に強度が大きい面の強度との比は、従来のAl膜では、例えば約0.5であったが、本発明では、約0.7から1.0となる。このため、平均結晶粒径がやや小さくなり、粒径のばらつきも小さくなって、均一化したものと推察される。
【0041】
また、従来、LSIで用いられるAl配線においては、Alの結晶粒が微小化するとエレクトロマイグレーションやストレスマイグレーションに対する耐性が低下するため、Alは(111)に優先配向させ結晶粒を大きくしている。このようなAl膜では、応力を緩和するサイトとなる結晶粒の3重点が少ないために大きなヒロックが成長する。液晶表示装置用のTFTアレイにおいては、配線幅が10μm程度であり、LSIに比べると大きいため、エレクトロマイグレーションやストレスマイグレーションは、さほど問題とはならない。むしろ、Al表面のヒロックを抑えて層間ショートを抑制ことが重要である。したがって、本発明の(220)配向化と結晶粒の微小化とによるヒロックの抑制は、TFTアレイ用の配線として、非常に望ましい。
【0042】
図4は、上記Al膜のX線回折から得られた(220)の回折ピークおよび(200)回折ピークの強度比と表面ヒロック密度との関係を示す図である。ヒロック密度は(220)/(200)比が大きくなると減少し、(220)/(200)比が1.0以上になると、ヒロックがほとんど消失することがわかる。
【0043】
下地の材料としては、Taだけでなく、bccの結晶構造を有する金属であればよい。例えば、Ta−N合金,Nb,Ta−Nb合金,Nb−N合金,Ta−Nb−N合金,Ta−Ti合金,Ta−Ti−N合金,W,Ta−W合金,Ta−W−N合金でも同様な効果が得られる。また、上層の材料も、純Alだけでなく、Al−Pd,Al−Ta,Al−Ta−Ti等のAl合金膜でもよい。
【0044】
なお、本発明のAl膜は、表面が清浄なTaを含む上記合金上に成長可能であり、下地膜形成後連続して成膜を行なう方法の他に、形成済みの下地表面をスパッタエッチングなどで清浄にした後、成膜を実行する方法も採用できる。
【0045】
【実施形態2】
図5は、上記本発明の積層配線材料を用いて構成した液晶表示装置用走査信号配線の平面図である。図6は、図5の走査信号配線の外部接続端子部分の断面図である。図7は、図6のA−A面を矢印方向から見た断面図である。
【0046】
ガラス基板1上にTa電極10とAl電極11が形成され、これらの表面および側面はTa膜20とAl膜21によって被覆されている。ここでは、Al膜21は、2層導電膜の上層膜であるAl電極11の表面をすべて被覆するように形成した。また、上層膜であるAl電極11は、走査信号電極の端部より距離X以上離れた位置から形成し(距離Xは、この例では1.0cmとした)、外部部材と接触する端部からAl電極11を排除した。
【0047】
本実施形態によれば、腐食しやすいAl電極を完全にAl膜で被覆し、しかも外部部材と接触する端部から排除しつつ、走査信号電極に低抵抗のAl電極を使用できるので、表示装置の高精細化/大型化が達成される。外部部材と確実に接続するには、Xは0.1cm以上とすればよい。また、腐食しやすいAl電極の下層に耐腐食性の高いTaを配置し、Al膜とAl電極との端面を一致させる構造とし、Al膜をマスクとして端部のAl電極をエッチング除去して外部接続端子を形成するので、接続端子を金属加工するためのホトマスクが不要となり、工程数を削減できる。さらに、ヒロックの少ない(220)配向のAl電極を上層膜として用いてあり、層間ショート不良を低減できる。このように、高品質のAl膜を層間絶縁膜として利用できるので、層間ショート不良をさらに低減できる。
【0048】
【実施形態3】
図8は、本発明による液晶表示装置の走査信号電極の他の実施形態の端部を示す断面図である。図9は、図8のA−A面を矢印方向から見た断面図である。
【0049】
本実施形態の走査信号電極は、2層のTa電極10とこれらによりはさまされたAl電極11との3層の導電膜からなる。上記実施形態と同様に、これらの膜の表面および側面はTa膜20とAl膜21により被覆され、最上層膜であるTa電極10の表面は、すべてTa膜20で被覆されている。また、上層膜のTa電極10とAl電極11とは、走査信号電極の端部より距離1.0cm以上離れた位置から形成して、外部部材と接触する端部からAl電極11を排除した。
【0050】
本実施形態によれば、第1実施形態の場合と同様の効果に加えて、比誘電率の大きいTa膜をTFTのゲート絶縁膜の一部として利用できるので、TFTの相互コンダクタンスが向上する。また、上層のTa電極10によりAl電極11のヒロック発生をさらに抑制し、層間ショート不良を低減できる。
【0051】
【実施形態4】
図10は、実施形態2の構造を有する走査信号電極を用いて構成した液晶表示装置の単位画素の模式断面図である。
【0052】
ガラス基板1上にTa電極10とAl電極11とからなる走査信号電極が形成され、これらの表面および側面は、Ta膜20とAl膜21とにより被覆されている。これらの走査信号電極上にSiN膜22,a−Si:H膜30,n型a−Si:H膜31が形成され、さらにn型a−Si:H膜31上には映像信号電極14とソース電極15とが形成され、ソース電極にはITO膜からなる画素電極13が接続されている。画素電極13には、容量電極16が接続され、走査信号電極11と容量電極16とは、付加容量を形成している。さらに、これら全体を保護SiN膜23で被覆してある。
【0053】
図11は、薄膜トランジスタ基板の走査信号電極の外部接続端子の断面図である。ここでは、走査信号電極のうち、上層のAl電極11の表面は、Al膜21により被覆し、Ta電極10をAl膜21の外まで延在させ、外部接続端子を構成している。また、Ta電極10は、ITO電極13で被覆してある。 本実施形態では、TaとITOとの反応によってTa/ITO界面に形成されるバリア層の絶縁性が完全ではないため、TaとITOとのコンタクト抵抗は、例えばAlとITOを組合せた場合に比べ、格段に小さくなる。また、TaとITOでは、熱処理によるコンタクト抵抗の増大もほとんどないため、極めて安定した接続端子が得られる。
【0054】
本実施形態では、下地金属としてTaを用いたが、Ta以外にもTa−N合金,Nb,Ta−Nb合金,Nb−N合金,Ta−Nb−N合金,Ta−Ti合金,Ta−Ti−N合金,W,Ta−W合金,Ta−W−N合金等でも、同様な効果が得られる。特に、Ta−NやTi−N等の金属窒化物を用いると、金属とITOの反応をより抑制し、コンタクト抵抗を極めて小さくできる。
【0055】
図12〜図16は、上記実施形態の薄膜半導体装置の製造工程を示す図である。これらの図の右側は、走査信号電極端子部分の各工程での断面を示す図である。
【0056】
図12においては、ガラス基板1上にTa膜10とAl膜11とをスパッタリングにより連続的に堆積させ、ホトリソグラフィ技術を用いて所定の形状にパターニングする。
【0057】
図13においては、陽極酸化法によりTa膜10とAl膜11との表面および側面にTa膜20とAl膜21を形成する。
【0058】
図14においては、Al膜21をマスクとして、走査信号電極端子部のAl膜11をエッチング除去し、Ta電極10を露出させる。このとき、臭化水素(HBr)と3塩化硼素(BCl)との混合ガスプラズマを用いたリアクティブイオンエッチング法によれば、AlとTaのエッチング選択比を大きくとれるので、エッチングの作業裕度が大きくなり、歩留まりが向上する。続いてITO膜をスパッタリングにより堆積し、ホトリソグラフィ技術を用いてパターニングして画素電極13および端子Taの保護膜131を形成する。
【0059】
図15においては、プラズマCVD法により、ゲートSiN膜22,a−Si:H膜30,n型a−Si:H膜31を堆積し、a−Si:H膜30,n型a−Si:H膜31を所定の形状にパターニングし、続いて画素電極13上および端子部電極上のゲートSiN膜22を除去する。
【0060】
図16においては、スパッタリングによりTi膜を堆積し、所定の形状にパターニングして映像信号電極14とソース電極15および容量電極16を得る。最後に、プラズマCVD法により保護SiN膜23を形成して薄膜半導体装置は完成する。
【0061】
本実施形態によれば、外部接続端子に耐腐食性の高いTaを使用できるので、高信頼性を確保できる。また、Al膜をマスクとして、外部接続端子部のTa電極を露出させるため、従来必要であった外部接続端子金属加工用ホトマスクが不要となり、工程数を削減できる。さらに、Al表面のヒロックの抑制により、層間ショートを低減するとともに、走査信号電極に低抵抗のAl電極を使用可能となるので、液晶表示装置の高精細化/大型化が実現できる。
【0062】
以上の実施形態では、走査信号電極にTaとAlを用いたが、本発明はこの組合せに限らず、Taの代りにW,Nbやこれらを成分とする合金、例えばTaN,Nb−N,Ta−Nb−N,Ta−Ti−N等を用いても同様に適用できる。また、純Alに限らず、Al−Pd,Al−Ta,Al−Ti−Ta等の合金を用いてもよい。
【0063】
さらに、上記実施形態においては、Alの表面に形成したAl膜をマスクとして、外部接続端子のTa電極を露出させる方法を採用したが、外部接続端子のTa電極を露出させる工程は、端子部電極上のゲートSiN膜22を除去した後に行なってもよい。この場合でも、ゲートSiN膜22上を加工するためのホトレジストをそのままTa電極10を露出させるためのマスクとして用いることができるので、工程が増加することはない。
【0064】
Ta電極を露出させる時のプラズマにゲートSiN膜やAl膜が直接曝されることがなく、膜にプラズマダメージが入ることがないので、良好な絶縁特性を維持できる。
【0065】
【実施形態5】
本発明による配線材料は、走査信号配線だけでなく、映像信号配線にも適用できる。図17は、映像信号配線に本発明による配線材料を適用した実施形態の画素の断面図である。本実施形態においては、実施形態1の構造に加えて、映像信号配線とソース電極および容量電極とが、Ta膜141,151,161とAl膜142,152,162の積層電極とからなる。このような構造を採用したことにより、Al膜142,152,162が(220)配向となるので、既に述べた理由により、保護膜23形成時の熱処理によるAl膜からのホイスカ,ヒロックの成長を防止できる。
【0066】
【実施形態6】
図18は、図5に示した実施形態2の構造を有する走査信号電極を用いて構成した別の液晶表示装置の実施形態の画素部の断面図である。図19は、図18の実施形態の平面図である。
【0067】
実施形態と同様、ガラス基板1上にTa電極10とAl電極11からなる走査信号電極が形成されている。これら電極の表面および側面は、Ta膜20とAl膜21とにより被覆されている。これらの走査信号電極上に膜厚400nmのSiN膜22と膜厚50nmのa−Si:H膜30とが同一の平面形状に形成され、a−Si:H膜30上には映像信号電極14とソース電極15が形成されている。ソース電極15には、ITO膜からなる画素電極13が接続されている。
【0068】
画素電極13は、SiN膜22の下層に配置され、a−Si:H膜30とSiN膜22は、映像信号電極14の下層に映像信号電極14に沿って延在しており、a−Si:H膜30とSiN膜22とは、画素電極13のパターンの周辺部のみを被覆している。画素電極13には、容量電極16が接続され、走査信号電極11と容量電極16とは付加容量を形成している。これら全体は、保護SiN膜23で被覆されている。
【0069】
図20は、図18中のA−A断面におけるa−Si:H膜30内の31Pと11Bの深さ方向の濃度分布を示す図である。図21は、図18中のB−B断面におけるa−Si:H膜30内の31Pと11Bの深さ方向の濃度分布を示す図である。
【0070】
ソース電極15とコンタクトするB−B断面では、31Pのみが表面から指数関数的に減少する急峻な濃度プロファイルで導入されている。また、TFTのチャネル領域であるA−A断面では、ほぼ等量の31Pと11Bが導入されている。
【0071】
以上の構成により、本実施形態には、先に述べた効果に加えて、以下の効果がある。
【0072】
a.従来別々のホトマスクでパターニングしていたa−Si:H膜30とゲートSiN膜31とが、1枚のホトマスクで同一の形状にパターニングされるので、ホトリソグラフィ工程が1回少なくなり、工程数を削減でき、製造コストを低減できる。
【0073】
b.TFTのチャネル領域は、31Pと11Bが相互に補償されて高抵抗化されるため、従来必要であったn型a−Si:H膜のエッチングなしに、ソース電極とドレイン電極とを分離できるので、a−Si:H膜30の薄膜化が可能となる。a−Si:H膜30の膜厚を60nm以下とすると、光電流によるTFTのオフ抵抗の低下を防止でき、良好な画質が得られる。また、a−Si:H膜30を薄膜化する際に従来必要であったチャネル保護膜の形成が不要になり、製造工程の増加がない。
【0074】
c.画素電極13と映像信号電極14とが、a−Si:H膜30とゲートSiN膜22により分離されるので、画素電極13と映像信号電極14がショートすることがない。このため、主として画素電極13と映像信号電極14とのショートにより発生している画素欠陥を低減できる。また、画素電極13と映像信号電極14との距離を縮小し、その分画素電極13の面積を拡大でき、画素開口率が向上する。その結果、ディスプレイの高輝度化が達成できる。
【0075】
図22〜29は図18の実施形態の製造工程を示す断面図である。
【0076】
図22においては、ガラス基板1上にTa膜10とAl膜11とをスパッタリングにより堆積させ、ホトリソグラフィ技術を用いて所定の形状にパターニングする。次に、陽極酸化法によりTa膜とAl膜との表面および側面にTa膜20とAl膜21とを形成する。
【0077】
図23においては、スパッタリングにより、ITO膜を110nm堆積させ、パターニングして画素電極13とする。
【0078】
図24においては、プラズマCVD法により、ゲートSiN膜22を400nm堆積させ、a−Si:H膜30を50nm形成する。
【0079】
図25においては、PHガスの放電プラズマから引き出した質量分離しないPH+,PH+等のイオンを2keV程度の低エネルギーで照射し、a−Si:H膜30にPを導入する。このような質量分離しないイオンビームを用いる不純物ドーピング技術としては、例えば特開平2−199824号において磁気バケット型イオン源を用いた方法が開示されている。
【0080】
図26においては、ホトリソグラフィ技術により、ゲートSiN膜22とa−Si:H膜30とを同一の平面形状に加工する。
【0081】
図27においては、Ti電極をスパッタリングにより形成し、パターニングして映像信号電極14とソース電極15と容量電極16とを得る。
【0082】
図28においては、映像信号電極14とソース電極15のパターンをマスクとして、質量分離しないBH+,B+等のイオンを2keV程度の低エネルギーで照射し、a−Si:H膜30のチャネル領域にBを導入する。これは、先に述べた技術において、放電ガスをB等のBを含むガスにすれば、容易に実現できる。
【0083】
図29においては、保護SiN膜を形成し、素子を完成させる。
【0084】
上記製造工程を採用すると、既に述べたように、a−Si:H膜30を薄膜化する際に従来必要であったチャネル保護膜の形成が不要になるので、製造工程を簡略化できる。特に、不純物導入法として質量分離しない低エネルギーのイオンビームを用いると、大面積に効率良く不純物を導入できるので、生産効率が向上する。
【0085】
図30は、本発明の液晶表示装置におけるTFT基板の等価回路である。ガラス基板1上に、複数の走査信号電極10/11と、これに直交する複数の映像信号電極14と、これらの電極に接続されたTFTと、TFTに接続された液晶容量および付加容量とを形成してある。走査信号電極10/11と映像信号電極14とのどちらか一方の端部には、外部部材接続のための端子140が設けられている。
【0086】
画像を表示するには、走査信号電極10/11に順次パルス信号を印加して1行分のTFTをオン状態とし、その間に映像信号電極から画像信号を液晶層に印加する。この操作を1行ごとに繰り返す。
【0087】
図31は、本発明の液晶表示装置における別のTFT基板の等価回路である。ガラス基板1上に複数の走査信号電極10,11と、これに直交する複数の映像信号電極14と、これらの電極接続されたTFTと、TFTに接続された液晶容量および付加容量とから構成される部分は、上記例と同様であるが、本実施形態においては、ガラス基板1上に、TFTを駆動するための走査信号回路200および映像信号回路210が、TFTを用いて形成されている。このように、駆動回路もガラス基板1上に集積することにより、外部部品が大幅に少なくなるので、全体としてのコストを大幅に低減できる。このような外部接続端子が少ない場合にも、本発明の配線材料を同様に適用できることはもちろんである。
【0088】
以上述べた実施形態においては、逆スタガード型の薄膜トランジスタを用いた例を説明したが、本発明の配線材料は、これに限らず、スタガード型またはコープレーナ型の電極構造を持つ薄膜トランジスタにも同様に適用可能であり、同様の効果を得ることができる。
【0089】
図32は、本発明による薄膜半導体装置により構成した液晶表示装置の模式断面を示す図である。図32の中央部は、1画素部分の断面を示し、左側は、一対のガラス基板1および508の左側縁部で外部引出端子の存在する部分の断面を示し、右側は、一対のガラス基板1および508の右側縁部で外部引出端子の存在しない部分の断面を示している。
【0090】
液晶層506を基準に、下部のガラス基板1上には、走査信号電極11と映像信号電極14とがマトリクス状に形成されている。その交点近傍に形成されたTFTは、ITOからなる画素電極13を駆動する。液晶層506をはさんで対向する対向ガラス基板508上には、ITOからなる対向電極510,カラーフィルタ507,カラーフィルタ保護膜511,遮光用ブラックマトリクスパターンとなる遮光膜512が形成されている。図32の左側/右側のそれぞれに示すシール材SLは、液晶層506を封止するように、(図示していない)液晶封入口を除くガラス基板1および508の縁全体に沿って形成されている。シール材は、例えばエポキシ樹脂である。
【0091】
対向ガラス基板508側の対向電極510は、少なくとも一個所において、銀ペースト材SILにより、ガラス基板1に形成された外部引出配線に接続されている。この外部接続配線は、走査信号配線10,ソース電極15,映像信号電極14のそれぞれと同一製造工程で形成される。配向膜ORI1,ORI2,画素電極13,保護膜23,カラーフィルタ保護膜511,ゲートSiN膜21のそれぞれの層は、シール材SLの内側に形成されている。偏光板505は、それぞれ一対のガラス基板1および508の外側の表面に形成されている。
【0092】
液晶層506は、液晶分子の向きを設定する下部配向膜ORI1と上部配向膜ORI2との間に封入され、シール材SLによりシールされている。下部配向膜ORI1は、ガラス基板1側の保護膜23の上部に形成される。対向ガラス基板508の内側の表面には、遮光膜512,カラーフィルタ507,カラーフィルタ保護膜511,対向電極510,上部配向膜ORI2が、順次積層して設けられている。
【0093】
この液晶表示装置は、ガラス基板1側と対向ガラス基板508側の層とを別々に形成し、その後に上下ガラス基板1および508を重ねあわせ、両者間に液晶506を封入して組立られる。バックライトBLからの光の透過を画素電極13部分で調節すると、TFT駆動型のカラー液晶表示装置が形成される。
【0094】
本発明の液晶表示装置は、低抵抗のAlからなる走査信号電極を使用できるので、大型化/高精細化に好適である。また、簡略な製造工程で歩留まり良く製造できるので、コストを大幅に低減し、安価な液晶表示装置を提供することが可能となる。
【0095】
本発明の特徴的構成を例示すると、次の通りである。
【0096】
1.(220)面が膜表面に平行になるように配向した結晶粒と(200)面が膜表面に平行になるように配向した結晶粒との体積比が、0.5以上であるAl膜またはAlを主成分とする合金膜を含む配線材料。
【0097】
2.(220)面が膜表面に平行になるように配向した結晶粒と(111)面が膜表面に平行になるように配向した結晶粒との体積比が、0.5以上であるAl膜またはAlを主成分とする合金膜を含む配線材料。
【0098】
3.含有量が最も多い第1の配向方向を有する結晶粒の体積に対する含有量が2番目に多い第2の配向方向を有する結晶粒の体積の割合が、ほぼ0.5以上である配線材料。
【0099】
4.Ta,Ta−N合金,Nb,Nb−N合金,Ta−Nb合金,Ta−Nb−N合金,Ta−Ti合金,Ta−Ti−N合金,W,Ta−W合金,Ta−W−N合金のうちの1つの金属からなる第1の導電膜と、AlまたはAlを主成分とする合金からなり第1の導電膜上に形成される第2の導電膜とにより構成された積層型配線材料。
【0100】
5.上記4に記載の積層型配線材料において、Al膜またはAlを主成分とする合金膜に含まれる(220)面が膜表面に平行になるように配向した結晶粒と(200)面が膜表面に平行になるように配向した結晶粒との体積比が、0.5以上である積層型配線材料。
【0101】
6.絶縁基板上に形成された走査信号電極と、走査信号電極に交差するように形成された映像信号電極と、走査信号電極と映像信号電極の交差点付近に形成された薄膜トランジスタと、薄膜トランジスタに接続された画素電極とからなり、薄膜トランジスタにより液晶を駆動する液晶表示装置において、走査信号電極と映像信号電極の少なくとも一方が、(220)面が膜表面に平行になるように配向した結晶粒と(200)面が膜表面に平行になるように配向した結晶粒との体積比が、0.5以上であるAl膜またはAlを主成分とする合金膜を含む配線材料で形成されている液晶表示装置。
【0102】
7.絶縁基板上に形成された走査信号電極と、走査信号電極に交差するように形成された映像信号電極と、走査信号電極と映像信号電極の交差点付近に形成された薄膜トランジスタと、薄膜トランジスタに接続された画素電極とからなり、薄膜トランジスタにより液晶を駆動する液晶表示装置において、走査信号電極と映像信号電極の少なくとも一方が、Ta,Ta−N合金,Nb,Nb−N合金,Ta−Nb合金,Ta−Nb−N合金,Ta−Ti合金,Ta−Ti−N合金,W,Ta−W合金,Ta−W−N合金のうちの1つの金属からなる第1の導電膜と、AlまたはAlを主成分とする合金からなり第1の導電膜上に形成される第2の導電膜とにより構成された積層型配線材料で形成されている液晶表示装置。
【0103】
8.上記7に記載の液晶表示装置において、AlまたはAlを主成分とする合金に含まれる(220)面が膜表面に平行になるように配向した結晶粒と(200)面が膜表面に平行になるように配向した結晶粒との体積比が、0.5以上である液晶表示装置。
【0104】
9.絶縁基板上に形成された走査信号電極と、走査信号電極に交差するように形成された映像信号電極と、走査信号電極と映像信号電極の交差点付近に形成された薄膜トランジスタと、薄膜トランジスタに接続された画素電極とからなり、薄膜トランジスタにより液晶を駆動する液晶表示装置において、走査信号電極が、少なくともAl膜またはAlを主成分とする合金膜を含む2種以上の導電膜の積層膜であり、Ta,Ta−N合金,Nb,Nb−N合金,Ta−Nb合金,Ta−Nb−N合金,Ta−Ti合金,Ta−Ti−N合金,W,Ta−W合金,Ta−W−N合金のうちの1つの金属からなる導電膜をAl膜またはAlを主成分とする合金膜の上層および下層に配置した液晶表示装置。
【0105】
10.上記6ないし9のいずれかに記載の液晶表示装置において、Al膜またはAlを主成分とする合金膜の表面および側面に、Alを母材とする被覆絶縁膜を形成した液晶表示装置。
【0106】
11.上記6ないし9のいずれかに記載の液晶表示装置において、Al膜またはAlを主成分とする合金膜が、走査信号電極の一端部から0.1cm以上離れた位置にのみ存在する液晶表示装置。
【0107】
12.上記6ないし11のいずれかに記載の液晶表示装置において、走査信号電極と映像信号電極の少なくとも一方を構成する膜が、薄膜トランジスタのゲート電極である液晶表示装置。
【0108】
13.上記6ないし12のいずれかに記載の液晶表示装置において、Alを母材とする絶縁膜が、Alの酸化膜または窒化膜である液晶表示装置。
【0109】
14.絶縁基板上に形成した走査信号電極と、走査信号電極に交差するように形成された映像信号電極と、走査信号電極と映像信号電極の交差点付近に形成された薄膜トランジスタと、薄膜トランジスタに接続された画素電極とからなるアクティブマトリクス基板と、アクティブマトリクス基板に接続された外部駆動回路とを有し、薄膜トランジスタにより液晶を駆動する液晶表示装置において、外部駆動回路と映像信号電極または走査信号電極との接続端子が、Ta,Ta−N合金,Nb,Nb−N合金,Ta−Nb合金,Ta−Nb−N合金,Ta−Ti合金,Ta−Ti−N合金,W,Ta−W合金,Ta−W−N合金のうちの1つの金属からなる第1の導電膜と、第1の導電膜上に形成された金属酸化物からなる透明導電膜とにより構成された液晶表示装置。
【0110】
15.上記1ないし5のいずれかに記載の配線からなる走査信号電極と、走査信号電極上に形成された薄膜トランジスタのゲート絶縁膜と、ゲート絶縁膜上に形成された半導体膜と、走査信号電極に交差するように形成された映像信号電極と、薄膜トランジスタに接続された画素電極とからなり、薄膜トランジスタにより液晶を駆動する液晶表示装置において、半導体膜と当該半導体膜に接するゲート絶縁膜とが、同一の平面形状である液晶表示装置。
【0111】
16.上記15に記載の液晶表示装置において、半導体膜および当該半導体膜に接するゲート絶縁膜が、映像信号電極の下層に当該映像信号電極よりも幅広のパターンで延在している液晶表示装置。
【0112】
17.上記15または16に記載の液晶表示装置において、半導体膜のうち、ソース,ドレインの金属電極と接触する領域にはn型またはp型のいずれかの不純物の一方のみが導入され、チャネル部にはn型およびp型の両方の不純物が導入されている液晶表示装置。
【0113】
18.上記15ないし17のいずれかに記載の液晶表示装置において、半導体膜が、膜厚が60nm以下の水素化非晶質Si,水素化非晶質SiGe,水素化非晶質Geのいずれかからなる液晶表示装置。
【0114】
19.上記18に記載の液晶表示装置において、n型およびp型不純物の濃度が、半導体膜の表面において1021cm−3以上であり、半導体膜とゲート絶縁膜の界面で1019cm−3以下である液晶表示装置。
【0115】
20.上記15ないし19のいずれかに記載の液晶表示装置において、画素電極が、半導体膜およびゲート絶縁膜の下層に配置されている液晶表示装置。
【0116】
21.上記20に記載の液晶表示装置において、半導体膜およびゲート絶縁膜が、画素電極のパターンの外周部のみを被覆している液晶表示装置。
【0117】
22.絶縁基板上に形成された走査信号電極と、走査信号電極に交差するように形成された映像信号電極と、走査信号電極と映像信号電極の交差点付近に形成された薄膜トランジスタと、薄膜トランジスタに接続された画素電極とからなり、薄膜トランジスタにより液晶を駆動する液晶表示装置の製造方法において、
a.絶縁基板上にTa,Ta−N合金,Nb,Nb−N合金,Ta−Nb合金,Ta−Nb−N合金,Ta−Ti合金,Ta−Ti−N合金,W,Ta−W合金,Ta−W−N合金のうちの1つの金属からなる第1の導電膜とAlまたはAlを主成分とする合金膜とを真空中で順次連続して積層し、所定のパターンに加工して走査信号電極と映像信号電極の少なくとも一方を形成する工程
b.走査信号電極の一部を被覆する絶縁膜を形成する工程
c.絶縁膜をマスクとして走査信号電極を構成する導電膜のうちAlまたはAlを主成分とする合金膜のみを除去する工程
を含む液晶表示装置の製造方法。
【0118】
23.上記22に記載の液晶表示装置の製造方法において、絶縁膜を陽極酸化法,プラズマ酸化法,プラズマ窒化法のいずれかにより形成する液晶表示装置の製造方法。
【0119】
24.上記22に記載の液晶表示装置の製造方法において、絶縁膜をプラズマCVD法またはスパッタリング法により形成する液晶表示装置の製造方法。
【0120】
25.上記22に記載の液晶表示装置の製造方法において、絶縁膜をマスクとして走査信号電極を構成する導電膜のうちAlまたはAlを主成分とする合金膜のみを除去する工程が、ハロゲン化水素ガスを含む混合ガスを用いたイオンエッチング法である液晶表示装置の製造方法。
【0121】
26.上記22に記載の液晶表示装置の製造方法において、第1の導電膜とAlまたはAlを主成分とする合金膜とを、真空を保持したまま連続して形成する液晶表示装置の製造方法。
【0122】
27.絶縁基板上に形成された走査信号電極と、走査信号電極に交差するように形成された映像信号電極と、走査信号電極と映像信号電極の交差点付近に形成された薄膜トランジスタと、薄膜トランジスタに接続された画素電極とからなり、薄膜トランジスタにより液晶を駆動する液晶表示装置の製造方法において、
a.絶縁基板上にTa,Ta−N合金,Nb,Nb−N合金,Ta−Nb合金,Ta−Nb−N合金,Ta−Ti合金,Ta−Ti−N合金,W,Ta−W合金,Ta−W−N合金のうちの1つの金属からなる第1の導電膜を形成し、第1の導電膜表面の清浄性を保った状態でその上にAlまたはAlを主成分とする合金膜を積層し、所定のパターンに加工して走査信号電極または映像信号電極を形成する工程
b.走査信号電極または映像信号電極の一部を被覆する絶縁膜を形成する工程c.絶縁膜をマスクとして走査信号電極または映像信号電極を構成する導電膜のうちAlまたはAlを主成分とする合金膜のみを除去する工程
を含む液晶表示装置の製造方法。
【0123】
28.絶縁基板上に形成された走査信号電極と、走査信号電極に交差するように形成された映像信号電極と、走査信号電極と映像信号電極の交差点付近に形成された薄膜トランジスタと、薄膜トランジスタに接続された画素電極とからなり、薄膜トランジスタにより液晶を駆動する液晶表示装置の製造方法において、
a.絶縁基板上にTa,Ta−N合金,Nb,Nb−N合金,Ta−Nb合金,Ta−Nb−N合金,Ta−Ti合金,Ta−Ti−N合金,W,Ta−W合金,Ta−W−N合金のうちの1つの金属からなる第1の導電膜を形成する工程
b.第1の導電膜の表面層の一部を除去する工程
c.表面層の一部を除去した第1の導電膜の上にAlまたはAlを主成分とする合金膜を積層する工程
d.積層膜を所定のパターンに加工して走査信号電極または映像信号電極を形成する工程
e.走査信号電極または映像信号電極の一部を被覆する絶縁膜を形成する工程
f.絶縁膜をマスクとして走査信号電極または映像信号電極を構成する導電膜のうちAlまたはAlを主成分とする合金膜のみを除去する工程
を含む液晶表示装置の製造方法。
【0124】
29.絶縁基板上に形成された走査信号電極と、走査信号電極に交差するように形成された映像信号電極と、走査信号電極と映像信号電極の交差点付近に形成された薄膜トランジスタと、薄膜トランジスタに接続された画素電極とからなり、薄膜トランジスタにより液晶を駆動する液晶表示装置の製造方法において、
a.絶縁基板上に第1の導電膜とAlまたはAlを主成分とする合金膜を真空中で順次連続して積層し、所定のパターンに加工して走査信号電極を形成する工程
b.走査信号電極の一部の表面および側面に各々の導電膜を構成する材料を母材とする絶縁膜を形成する工程
c.絶縁膜をマスクとして走査信号電極を構成する導電膜のうちAlまたはAlを主成分とする合金膜のみを除去する工程
d.基板全面に透明電極膜を形成し所定の形状に加工して画素電極を形成する工程
e.基板全面にゲート絶縁膜,半導体膜を形成する工程
f.半導体膜に5keV以下のエネルギーでリンを含むイオンビームを照射して半導体膜中にリンを導入する工程
g.ゲート絶縁膜、半導体膜を同一パターンに加工する工程
h.導電膜を堆積して所定のパターンに加工し映像信号電極およびソース電極を形成する工程
i.映像信号電極およびソース電極のパターンをマスクとして半導体膜に5keV以下のエネルギーでボロンを含むイオンビームを照射して半導体膜中にボロンを導入する工程
を含む液晶表示装置の製造方法。
【0125】
30.上記6ないし21のいずれかに記載の液晶表示装置を表示手段として備えた情報処理装置。
【0126】
31.上記22ないし29のいずれかに記載の製造方法により製造した液晶表示装置を表示手段として備えた情報処理装置。
【0127】
【発明の効果】
本発明の製造方法によれば、Al膜またはAlを主成分とする合金膜を含む配線材料としたので、Al表面のヒロックの発生を抑制できる。したがって、表示装置等を構成したときに配線間のショートを低減できる。
【0128】
積層型配線を液晶表示装置の走査信号電極に用いると、走査信号電極と映像信号電極との間の層間絶縁耐圧が上がる。その結果、ショート不良を低減するとともに走査信号電極を低抵抗化し、表示画面の大型化/高精細化を達成できる。
【0129】
また、上記Alの表面をすべてAlを母材とする絶縁膜で被覆した場合、Alが薬品等に曝されることがなくなるので、耐腐食性を確保できるとともに、Al表面のヒロック発生をさらに抑制できる。
【0130】
1つの金属とその上層に形成した金属酸化物からなる透明導電膜により外部接続端子を構成すると、端子の耐薬品性が向上するとともに、透明導電膜と金属との反応による絶縁性バリア層が界面に形成されにくくなる。したがって、接続端子のコンタクト抵抗の増大を防止でき、信頼性の高い接続端子が得られる。
【0131】
このような構造は、Al表面に形成した絶縁膜をマスクとしてAlをエッチング除去すると、形成できる。したがって、上記構造は、1枚のホトマスクだけで形成でき、工程数の削減,耐腐食性の確保,ショート不良の低減,走査信号電極の低抵抗化等の効果を同時にもたらす。
【0132】
透明導電膜からなる画素電極を半導体膜とゲート絶縁膜の下層に配置し、半導体膜とゲート絶縁膜を映像信号電極に沿って映像信号電極よりも幅広のパターンとして延在させ、画素電極のパターンの周辺部のみを被覆すると、画素電極と映像信号電極とを分離できる。このようにすると、画素電極と映像信号電極とのショートを防止しつつ画素電極と映像信号電極との間の距離を縮小しても、ショートによる画素欠陥を低減できる。また、画素電極の幅が拡大され、画素開口率が向上する。したがって、工程数の削減,高歩留まり,低抵抗配線,端子部の信頼性向上等の特長に加えて、低欠陥,高輝度の液晶表示装置を実現できる。
【0133】
その結果、最小限のホトリソグラフィ工程で、ヒロックの少ない低抵抗の走査信号電極と耐腐食性の高い外部接続端子とを備え、画素欠陥密度が少なく大きな画素開口率の液晶表示装置が得られ、液晶表示装置の大型化/高精細化/低コスト化を同時に実現できる。
【図面の簡単な説明】
【図1】本発明による積層配線材料の一実施形態の斜視図である。
【図2】ガラス基板1上とTa膜10と上にそれぞれ形成したAl膜11の表面の凹凸を比較して示す図である。
【図3】本発明の配線に用いたAl薄膜のX線回折パターンを従来のAl膜のX線回折パターンと比較して示す図である。
【図4】上記Al膜のX線回折から得られた(220)の回折ピークおよび(200)回折ピークの強度比と表面ヒロック密度との関係を示す図である。
【図5】上記本発明の積層配線材料を用いて構成した液晶表示装置用走査信号配線の平面図である。
【図6】図5の走査信号配線の外部接続端子部分の断面図である。
【図7】図6のA−A面を矢印方向から見た断面図である。
【図8】本発明による液晶表示装置の走査信号電極の他の実施形態の端部を示す断面図である。
【図9】図8のA−A面を矢印方向から見た断面図である。
【図10】図5に示した実施形態2の構造を有する走査信号電極を用いて構成した液晶表示装置の単位画素の模式断面図である。
【図11】薄膜トランジスタ基板の走査信号電極の外部接続端子の断面図である。
【図12】上記実施形態の薄膜半導体装置の製造工程を示す図である。図の右側は、走査信号電極端子部分の各工程での断面を示す図である。
【図13】上記実施形態の薄膜半導体装置の製造工程を示す図である。図の右側は、走査信号電極端子部分の各工程での断面を示す図である。
【図14】上記実施形態の薄膜半導体装置の製造工程を示す図である。図の右側は、走査信号電極端子部分の各工程での断面を示す図である。
【図15】上記実施形態の薄膜半導体装置の製造工程を示す図である。図の右側は、走査信号電極端子部分の各工程での断面を示す図である。
【図16】上記実施形態の薄膜半導体装置の製造工程を示す図である。図の右側は、走査信号電極端子部分の各工程での断面を示す図である。
【図17】本発明の配線材料を映像信号配線に適用した実施形態の画素の断面図である。
【図18】図5に示した実施形態2の構造を有する走査信号電極を用いて構成した別の液晶表示装置の実施形態の画素部の断面図である。
【図19】図18の実施形態の平面図である。
【図20】図18中のA−A断面におけるa−Si:H膜30内の31Pと11Bの深さ方向の濃度分布を示す図である。
【図21】図18中のB−B断面におけるa−Si:H膜30内の31Pと11Bの深さ方向の濃度分布を示す図である。
【図22】図18の実施形態の製造工程を示す断面図である。
【図23】図18の実施形態の製造工程を示す断面図である。
【図24】図18の実施形態の製造工程を示す断面図である。
【図25】図18の実施形態の製造工程を示す断面図である。
【図26】図18の実施形態の製造工程を示す断面図である。
【図27】図18の実施形態の製造工程を示す断面図である。
【図28】図18の実施形態の製造工程を示す断面図である。
【図29】図18の実施形態の製造工程を示す断面図である。
【図30】本発明の液晶表示装置におけるTFT基板の等価回路である。
【図31】本発明の液晶表示装置における別のTFT基板の等価回路である。
【図32】本発明による薄膜半導体装置により構成した液晶表示装置の模式断面を示す図である。
【符号の説明】
1 ガラス基板
10 Ta電極
11 (220)面に配向したAl電極
13 画素電極
14 映像信号電極
15 ソース電極
16 容量電極
20 Ta
21 Al
22 ゲートSiN電極
23 保護SiN膜
30 a−Si:H膜
31 n型a−Si:H膜
140 外部接続端子
141,151,161 Ta膜
142,152,162 Al膜
200 走査信号回路
210 映像信号回路
505 偏光板
506 液晶層
507 カラーフィルタ
508 対向ガラス基板
510 対向電極
511 カラーフィルタ保護膜
512 遮光膜
BL バックライト
ORI 配向膜
SL シール材
SIL 銀ペースト材

Claims (3)

  1. 絶縁基板上に形成され、かつ絶縁膜により少なくとも一部が被覆された走査信号電極と、前記走査信号電極に交差するように形成された映像信号電極と、前記走査信号電極と前記映像信号電極の交差点付近に形成された薄膜トランジスタとを有する液晶表示装置の製造方法において、
    a.前記絶縁基板上に金属の第1の導電膜と、AlまたはAlを主成分とする合金膜とを積層し、前記第1の導電膜と前記AlまたはAlを主成分とする合金膜とを略同一パターンに加工して前記走査信号電極を形成する工程
    b.前記走査信号電極の一部を被覆する前記絶縁膜を形成する工程
    c.前記走査信号電極の外部駆動回路に接続する端子部分について、前記絶縁膜をマスクとして前記走査信号電極を構成する導電膜のうちAlまたはAlを主成分とする合金膜を除去する工程
    を有することを特徴とする液晶表示装置の製造方法。
  2. 請求項1に記載の液晶表示装置の製造方法において、
    前記工程cの後に、
    d.前記端子部分について、前記第1の導電膜上に透明導電膜を形成する工程を有することを特徴とする液晶表示装置の製造方法。
  3. 請求項2に記載の液晶表示装置の製造方法において、
    前記工程dでは、前記透明導電膜は、前記絶縁膜上にも前記端子部分から連続して形成する
    ことを特徴とする液晶表示装置の製造方法。
JP2000208473A 1993-01-18 2000-07-10 液晶表示装置の製造方法 Expired - Lifetime JP3548908B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000208473A JP3548908B2 (ja) 1993-01-18 2000-07-10 液晶表示装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP590093A JP3116149B2 (ja) 1993-01-18 1993-01-18 配線材料および液晶表示装置
JP2000208473A JP3548908B2 (ja) 1993-01-18 2000-07-10 液晶表示装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP590093A Division JP3116149B2 (ja) 1993-01-18 1993-01-18 配線材料および液晶表示装置

Publications (2)

Publication Number Publication Date
JP2001051305A JP2001051305A (ja) 2001-02-23
JP3548908B2 true JP3548908B2 (ja) 2004-08-04

Family

ID=32929488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000208473A Expired - Lifetime JP3548908B2 (ja) 1993-01-18 2000-07-10 液晶表示装置の製造方法

Country Status (1)

Country Link
JP (1) JP3548908B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008052154A (ja) * 2006-08-28 2008-03-06 Optrex Corp 電子機器及び電子機器の製造方法

Also Published As

Publication number Publication date
JP2001051305A (ja) 2001-02-23

Similar Documents

Publication Publication Date Title
JP4280727B2 (ja) 液晶表示装置用アレイ基板の製造方法
JP3940385B2 (ja) 表示デバイスおよびその製法
KR101065130B1 (ko) 표시 장치
US6624864B1 (en) Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate
JP2755376B2 (ja) 電気光学素子の製造方法
US7400365B2 (en) Method for manufacturing a thin film transistor array substrate for a liquid crystal display device
US6731364B2 (en) Liquid crystal display device
JP4272272B2 (ja) 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法
JP2000002892A (ja) 液晶表示装置、マトリクスアレイ基板およびその製造方法
JP2002202527A (ja) アクティブマトリクス型液晶表示装置
US20060261335A1 (en) Liquid crystal display device
JPH11258625A (ja) 表示装置用アレイ基板及びその製造方法
KR101000451B1 (ko) Tft lcd 기판의 알루미늄 배선 형성방법과 이에의한 tft lcd 기판
US7105896B2 (en) Thin film transistor circuit device, production method thereof and liquid crystal display using the think film transistor circuit device
JP3532228B2 (ja) 液晶表示装置
JP3116149B2 (ja) 配線材料および液晶表示装置
JPH06230428A (ja) 液晶表示装置およびその製造方法
US7012029B2 (en) Method of forming a lamination film pattern and improved lamination film pattern
JP3516138B2 (ja) 液晶表示装置
JP3548908B2 (ja) 液晶表示装置の製造方法
JP2001066620A (ja) 配線材料および液晶表示装置
JPH05289105A (ja) 液晶表示装置およびその製造方法
JPH0713180A (ja) 液晶表示装置
JP3438178B2 (ja) 薄膜トランジスタアレイとこれを用いた液晶表示装置
JPH06160877A (ja) 薄膜配線構造及びそれを用いた液晶表示装置

Legal Events

Date Code Title Description
A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040406

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110430

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110430

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110430

Year of fee payment: 7

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110430

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110430

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120430

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

Free format text: JAPANESE INTERMEDIATE CODE: R313121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120430

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120430

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 9

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 9