JP3548024B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3548024B2 JP3548024B2 JP34959798A JP34959798A JP3548024B2 JP 3548024 B2 JP3548024 B2 JP 3548024B2 JP 34959798 A JP34959798 A JP 34959798A JP 34959798 A JP34959798 A JP 34959798A JP 3548024 B2 JP3548024 B2 JP 3548024B2
- Authority
- JP
- Japan
- Prior art keywords
- shunt resistor
- resistor
- semiconductor device
- ipm
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Power Conversion In General (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、特に汎用インバータ装置、数値制御工作機械、エアコンなどの電力変換装置に内蔵される半導体装置に関する。
【０００２】
【従来の技術】
一般に、モータの可変速装置などに適用されるインバータ装置には、電力変換を行うパワー素子、このパワー素子を制御駆動するドライブ回路、保護回路、およびこれらを統括制御する制御回路から構成されている。最近では、これらの構成のうち、直流を交流に変換するパワー素子、ドライブ回路および保護回路を一つのパッケージに内蔵したインテリジェント・パワー・モジュール（以下、ＩＰＭという）と呼ばれる半導体装置が製品化されている。このＩＰＭを使用したインバータの例を以下に示す。
【０００３】
図１０は従来のインバータ装置の回路構成を示すブロック図である。インバータ装置は、二相または三相の交流電源に接続され、交流を直流に変換するコンバータ１と、平滑用の電解コンデンサ２と、ＩＰＭ３と、バッファ４、コントローラ５およびメモリを含む中央処理装置（ＣＰＵ・ＲＯＭ）６からなる制御回路と、スイッチングトランジスタ７、トランス８，９およびスイッチングレギュレータ１０からなるＩＰＭ３および制御回路用の電源回路と、ＩＰＭ３の出力とモータＭとの間に設置されたカレントトランスＣＴとから構成されている。
【０００４】
ＩＰＭ３は、パワー素子から構成されて出力がモータＭに接続される三相のインバータ１１と、このインバータ１１を制御駆動するプリドライバ１２と、保護回路１３と、過電流検出用のセンサ１４と、過熱検出用のセンサ１５と、モータＭの減速制御時に用いられるブレーキ用パワー素子１６および抵抗１７と、ブレーキ用パワー素子１６を制御駆動するプリドライバ１８とによって一体に構成されている。
【０００５】
制御回路からＩＰＭ３に対する制御信号は、バッファ４からフォトカプラを介してプリドライバ１２，１８に供給され、センサ１４，１５による過電流状態または過熱状態が検出されたときのアラーム信号は、保護回路１３からフォトカプラを介してバッファ４に供給される。また、カレントトランスＣＴの出力はコントローラ５に接続されている。
【０００６】
このカレントトランスＣＴは、ＩＰＭ３からモータＭへ流れる出力電流を検出してコントローラ５に帰還させることにより各種制御を行うもので、三つの貫通孔が設けられており、そこにインバータ１１の出力電流ラインであるワイヤまたはバーを挿通した状態でインバータ装置内に設けられている。
【０００７】
このような構成のインバータ装置において、コンバータ１により変換された直流電圧は、インバータ１１によってモータＭに供給する交流電圧に変換される。インバータ１１は、たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor）とダイオードとによりブリッジが組まれ、そのＩＧＢＴで直流電圧をチョッピング制御することにより、最終的にモータに流す電流を交流にする。その交流の周波数を変えることで、モータの回転速度を可変にすることができる。
【０００８】
また、カレントトランスＣＴによって検出されたインバータ出力電流は、コントローラ５に入力され、このコントローラ５は、出力電流の波形に歪みが発生しないように制御したり、所定の出力電流値以上にならないように制御する。
【０００９】
図１１は従来のインバータ装置の電力変換回路の部分を示すブロック図である。電力変換回路は、コンバータ１とインバータ１１を含むＩＰＭ３との二つのモジュールによって構成されている。コンバータ１には、入出力端子として、丸印で示したモジュール端子２１〜２５が設けられ、ＩＰＭ３には、モジュール端子２６〜３０が設けられている。また、コンバータ１およびＩＰＭ３を含むインバータ装置の入出力端子として、大きな黒丸で示した端子台Ｒ，Ｓ，Ｔ，Ｐ１，Ｐ２，Ｎ，Ｕ，Ｖ，Ｗが設けられている。
【００１０】
コンバータ１およびＩＰＭ３のモジュール端子２１〜３０は、それぞれ対応する端子台に接続されているが、これらの接続は、たとえば銅バーをねじ止めすることによって実施している。また、コンバータ１およびインバータ１１を接続する部分、すなわち、端子台Ｐ１と端子台Ｐ２との間、およびモジュール端子２５とモジュール端子２７との間においても、銅バーをねじ止めすることによって接続を行っている。
【００１１】
【発明が解決しようとする課題】
しかしながら、従来のインバータ装置では、出力電流を監視するために装置内に内蔵しているカレントトランスは、他の構成要素と比べて比較的大きいため、大きな設置スペースを必要とし、小型化の妨げになっている。また、出力電流ラインのワイヤまたはバーを挿通させる構成になっているので、組み立て工数が複雑であるという問題点があった。
【００１２】
本発明はこのような点に鑑みてなされたものであり、組み込まれる装置の省スペース化を可能とし、また、配線用のスペースおよび組み立て工数の低減が可能な半導体装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明では上記問題を解決するために、パワー半導体とドライブ回路と保護回路とを同一パッケージに組み込んだ半導体装置において、前記パワー半導体が搭載される絶縁基板上に前記パワー半導体の出力ラインに直列になるように前記パッケージ内に設けられた出力電流検出用のシャント抵抗と、前記シャント抵抗の両端から配線パターンにより引き出されて前記シャント抵抗の両端電圧が外部装置に出力されるように前記外部装置と接続可能とすることができる制御ピンと、を備えていることを特徴とする半導体装置が提供される。
【００１４】
このような半導体装置によれば、この半導体装置の出力電流をシャント抵抗の両端電圧として制御ピンより外部装置に取り出すことができる。これにより、出力電流を検出するために、大きな設置スペースを必要とするカレントトランスを別途設ける必要がなく、この半導体装置が組み込まれる装置の省スペース化が図れる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を、ＩＰＭに適用した場合を例に図面を参照して詳細に説明する。
【００１６】
図１は本発明を適用したＩＰＭを含むインバータ装置の回路構成を示すブロック図である。この図１に示したインバータ装置は、図１０に示した従来のインバータ装置とほぼ同じ構成および作用を有しており、したがって、従来のインバータ装置を構成する構成要素と同じ構成要素については同じ符号を付して、その詳細は省略する。従来のインバータ装置との相違点は、シャント抵抗３１がＩＰＭ３の出力ラインに直列に挿入された状態でＩＰＭ３に内蔵されていることと、このシャント抵抗３１の端子電圧をコントローラ５に帰還させるための絶縁アンプ３２あるいは絶縁アンプに代わる高耐圧ＩＣが設けられていることである。
【００１７】
このシャント抵抗３１は、その両端をパターンを介してＩＰＭ３の制御ピンまで配線されており、コントローラ５には出力電流を電圧値として与えることができ、モータＭに流れる出力電流をカレントトランスと同じように監視することができる。シャント抵抗３１をＩＰＭ３に内蔵することにより、インバータとしては、カレントトランスを省略することができ、設置スペースや配線工数を削減することができ、小型化することが可能になる。また、シャント抵抗３１の放熱が効率的に行うことができるようになる。
【００１８】
次に、この出力電流検出用のシャント抵抗３１の構成について説明する。
図２はシャント抵抗近傍のＩＰＭの一構成例を示す図である。シャント抵抗３１は、絶縁層３３と、接着層３４と、抵抗体３５とから構成されている。このシャント抵抗３１は、絶縁基板３６の上に、ＩＰＭ３を構成する機能素子、すなわちインバータ１１のパワー素子と一緒に搭載される。プリドライバ１２，１８、保護回路などの放熱の必要のない素子は、絶縁基板３６とは別のプリント基板などに搭載される。絶縁基板３６としては、金属絶縁基板を用いることができるが、ここでは、セラミック基板の表面に銅の回路パターンが形成されたものを用いており、そこにシャント抵抗３１が半田３７によって接合されている。この絶縁基板３６は、銅ベース３８に半田３９によって接合されている。
【００１９】
シャント抵抗３１をＩＰＭ３の絶縁基板３６の上に半田付けし、シャント抵抗３１にて発生した熱を絶縁基板３６と銅ベース３８を介して放熱する。シャント抵抗３１をＩＰＭ３に内蔵することで放熱性が良くなり、たとえば５０アンペア以上の大電流を出力することができるＩＰＭ３に適用することが可能になる。
【００２０】
次に、ＩＰＭに適用することができるシャント抵抗の別の構成例について説明する。
図３はシャント抵抗近傍のＩＰＭの別の構成例を示す図である。この構成例によれば、銅ベース３８上に半田３９を介して接合された絶縁基板３６の上に、抵抗体３５を直接蒸着することによってシャント抵抗３１を構成している。このように、絶縁基板３６の上に直接シャント抵抗３１を形成することで、抵抗体３５と銅ベース３８との間の熱抵抗が低減され、放熱性が向上する。これにより、シャント抵抗３１の温度上昇を抑えることができ、インバータの許容負荷能力を上げることができる。
【００２１】
なお、この例では、抵抗体３５を絶縁基板３６に蒸着により形成したが、抵抗体３５を絶縁基板３６に圧接、接着、ろう付け、活性金属法などにより接合するようにしてもよい。
【００２２】
以上のようにして、シャント抵抗３１を絶縁基板３６上に搭載したが、これが搭載されるＩＰＭ３は、適用するインバータの仕様に応じて、出力電流の異なるものが製造される。したがって、ＩＰＭ３の定格出力電流に応じて、シャント抵抗３１の抵抗値を変える必要がある。このため、抵抗値の異なるシャント抵抗を複数用意し、必要に応じて最適な抵抗値を有するシャント抵抗を用いればよい。しかし、この場合、抵抗値の種類が多いため、シャント抵抗の取り扱い、在庫管理などが非常にわずらわしくなる。そこで、本発明では、使用するシャント抵抗３１は１種類とし、出力電流ラインとの間で接続されるワイヤのボンディング位置を変えることによって抵抗値を調整するようにした。その詳細を以下に説明する。
【００２３】
図４はシャント抵抗の平面図であって、（Ａ）はボンディング位置を均等配置した状態を示し、（Ｂ）は等電位線を示している。シャント抵抗３１は、（Ａ）に示したように、抵抗体３５と、その両側に配置された導電性のボンディング領域４１，４２と、抵抗体３５の両側の一部と接続された導電性のセンス端子４３，４４とから構成される。ここで、ボンディング領域４１は、インバータ１１の電流出力ラインである絶縁基板３６上の回路パターン４５にボンディングワイヤ４６によって接続される領域であり、ボンディング領域４２は、このＩＰＭ３の出力に通じる電流出力ラインである絶縁基板３６上の回路パターン４７にボンディングワイヤ４８によって接続される領域である。ボンディング領域４１では、この中に一例として五つのボンディング位置４９が均等に配置され、ボンディング領域４２の中にも五つのボンディング位置５０が均等に配置されている。センス端子４３，４４も、図示はしないが、絶縁基板３６上の回路パターンに接続され、この回路パターンは外部装置、ここでは絶縁アンプ３２を介してコントローラ５へ接続するためのこのＩＰＭ３の制御ピンに通じている。
【００２４】
以上のように、ボンディングワイヤ４６，４８がボンディング領域４１，４２に均等にボンディングされている場合、電流密度および電流経路も抵抗体３５全面にわたって均等に分布され、抵抗体３５における等電位線は、（Ｂ）に示したように、平行に分布している。
【００２５】
ここで、一例として、このシャント抵抗３１にたとえば１００アンペアの電流を流した場合、センス端子４３，４４間の電圧は２５０ミリボルトであった。これは、センス端子４３，４４間から見た抵抗体３５の抵抗値が２．５ミリオームであることを示している。
【００２６】
図５はシャント抵抗の平面図であって、（Ａ）はボンディング位置をセンス端子の反対側に偏倚配置した状態を示し、（Ｂ）は等電位線を示している。今度は、ボンディング領域４１，４２において、ボンディングワイヤ４６，４８のボンディング位置４９，５０をセンス端子４３，４４から離れた位置に密着配置した。この場合、電流密度および電流経路は、ボンディング位置４９とボンディング位置５０との間に集中して分布され、この間から離れた領域ほど電流密度は低くなる。したがって、抵抗体３５における等電位線は、（Ｂ）に示したように、ボンディング位置間のみ平行に分布し、センス端子４３，４４の側では等電位線の間隔が広くなっている。
【００２７】
このとき、このシャント抵抗３１に１００アンペアの電流を流した場合のセンス端子４３，４４に延びている等電位線間の電位差は１８１ミリボルトであった。これは、センス端子４３，４４間から見た抵抗体３５の抵抗値が１．８１ミリオームであることを示し、等間隔ボンディングの場合よりも低くなっている。
【００２８】
図６はシャント抵抗の平面図であって、（Ａ）はボンディング位置をセンス端子の側に偏倚配置した状態を示し、（Ｂ）は等電位線を示している。ボンディングワイヤ４６，４８のボンディング位置４９，５０がボンディング領域４１，４２のセンス端子４３，４４の近くに密着配置されている場合、電流密度および電流経路は、ボンディング位置４９とボンディング位置５０との間に集中して分布され、このときの抵抗体３５における等電位線は、（Ｂ）に示したように分布している。
【００２９】
このとき、このシャント抵抗３１に１００アンペアの電流を流した場合のセンス端子４３，４４における等電位線間の電位差は２９０ミリボルトであった。これは、センス端子４３，４４間から見た抵抗体３５の抵抗値が２．９ミリオームであることを示し、ボンディング位置がセンス端子４３，４４に近くなるほど、抵抗値の上昇する傾向があることが分かる。
【００３０】
このように、ワイヤの位置を変えることによってシャント抵抗３１の抵抗値が変わる特性を利用することにより、一種類のシャント抵抗で抵抗値の異なるものを実現することができ、インバータの仕様に合わせて各種抵抗値のシャント抵抗を用意しておく必要がない。
【００３１】
また、本インバータ装置では、ＩＰＭ３のモジュール端子とインバータ装置の端子台とを一体化して、配線用の銅バーおよびそれらの取り付けねじを省略することができる構成にした。以下、この構成について説明する。
【００３２】
図７はインバータ装置の電力変換回路を示すブロック図である。電力変換回路は、コンバータ１とＩＰＭ３との二つのモジュールによって構成されている。コンバータ１は、その入出力端子としてモジュール端子を備えているが、その中の入力端子および正極出力端子についてはインバータ装置の交流入力用の端子台Ｒ，Ｓ，Ｔ，Ｐ１と一体化してあり、配線用の銅バーおよびその取り付けねじを不要にしている。なお、コンバータ１のモジュール端子２４，２５は電解コンデンサ接続用の端子である。
【００３３】
ＩＰＭ３についても、入力側のモジュール端子はインバータ装置の直流入力用の端子台Ｐ２，Ｎと一体化してあり、出力側のモジュール端子も端子台Ｕ，Ｖ，Ｗと一体化されている。また、ＩＰＭ３のインバータ１１を構成するＩＧＢＴの直近に、モジュール端子Ｐ（＋）１，Ｐ（＋）２，Ｎ（−）１，Ｎ（−）２が設けられている。これらのモジュール端子Ｐ（＋）１，Ｐ（＋）２，Ｎ（−）１，Ｎ（−）２は、ＩＧＢＴのスイッチング動作時に発生するサージ電圧抑制のためのスナバ回路用コンデンサを接続するのに使用される。
【００３４】
このように、ＩＰＭ３の入力側のモジュール端子を端子台Ｐ２，Ｎと一体化したことにより、構造的に端子台Ｐ２，ＮとＩＧＢＴとの間の配線が長くなり、端子台Ｐ２，ＮからＩＧＢＴまでの内部配線のインダクタンスＬ１，Ｌ２が増えてしまう傾向にある。特に、中・大容量のインバータ装置では、配線のインダクタンスＬ１，Ｌ２がＩＧＢＴのスイッチング動作時に大きなサージ電圧を発生し、そのサージ電圧がＩＧＢＴを破壊するといった現象が起きる。しかし、これを防ぐためのスナバ回路用のモジュール端子Ｐ（＋）１，Ｐ（＋）２，Ｎ（−）１，Ｎ（−）２をＩＧＢＴの直近に設けたことにより、端子台Ｐ２，ＮとＩＧＢＴとの間のインダクタンスＬ１，Ｌ２の影響をなくすことを可能にしている。
【００３５】
図８はＩＰＭの概観例を示す図であって、（Ａ）は平面図、（Ｂ）は正面図、（Ｃ）は端子台の部分断面図、（Ｄ）は背面図、（Ｅ）は右側面図である。ＩＰＭ３は、銅ベース３８の外周部に搭載されたフレームに、このモジュール端子と一体化されたインバータ装置の端子台Ｐ２，Ｎ，Ｕ，Ｖ，Ｗと、スナバ回路用のモジュール端子Ｐ（＋）１，Ｐ（＋）２，Ｎ（−）１，Ｎ（−）２と、外部の制御回路と接続するための制御ピンを有するコネクタ５１とを備えている。端子台Ｐ２，Ｎ，Ｕ，Ｖ，Ｗは二組設けられ、一方はフレームの上面、他方はフレームの正面に設けられている。このフレームの中央部は、絶縁基板３６上に形成されたＩＧＢＴ、プリドライバ１２，１８、保護回路１３、シャント抵抗３１などが位置しており、蓋５２によって封止されている。
【００３６】
この蓋５２の上部には、スナバ回路用の２個のコンデンサが配置され、それぞれモジュール端子Ｐ（＋）１，Ｎ（−）１およびＰ（＋）２，Ｎ（−）２と直接接続される。端子台Ｐ２は、コンバータ１の端子台Ｐ１および電解コンデンサに接続され、端子台Ｕ，Ｖ，Ｗは、モータＭに接続される。
【００３７】
このＩＰＭ３のモジュール端子とインバータ装置の端子台とにおいて、共用できる部分を内部配線５３により一体化したことにより、配線用の銅バーおよびこれを取り付けるためのねじが不要となり、組み立て工数の大幅な低減と設置スペースの削減に大いに寄与する。
【００３８】
また、スナバ回路用のモジュール端子Ｐ（＋）１，Ｐ（＋）２，Ｎ（−）１，Ｎ（−）２を単独に設け、ＩＧＢＴの直近の回路パターンと接続するようにしたので、モジュール端子とインバータ装置の端子台とを一体化したことによって端子台とＩＧＢＴとの間の内部配線５３が長くなって、その内部配線５３のインダクタンスが増えたとしても、ＩＧＢＴの直近でスナバ回路がスイッチング時に発生するサージ電圧を直接抑制するよう動作するため、実質的にインダクタンスの存在は無視することができ、サージ電圧によるＩＧＢＴの破壊を確実に防止することができる。
【００３９】
図９はＩＰＭの別の概観例を示す図であって、（Ａ）は平面図、（Ｂ）は正面図、（Ｃ）は背面図、（Ｄ）は端子台の部分断面図、（Ｅ）は端子台近傍の底面図、（Ｆ）は右側面図である。この例によれば、ＩＰＭ３は、このモジュール端子と一体化されたインバータ装置の端子台Ｐ２，Ｎ，Ｕ，Ｖ，Ｗと、スナバ回路用のモジュール端子Ｐ（＋）１，Ｐ（＋）２，Ｎ（−）１，Ｎ（−）２と、外部の制御回路と接続するための制御ピンを有するコネクタ５１とを備えている。端子台Ｐ２，Ｎ，Ｕ，Ｖ，Ｗは、フレームの上面に二組設けられている。このフレームの中央部は、絶縁基板３６上に形成されたＩＧＢＴ、プリドライバ１２，１８、保護回路１３、シャント抵抗３１などが位置しており、蓋５２によって封止されている。
【００４０】
モジュール端子Ｐ（＋）１，Ｎ（−）１およびＰ（＋）２，Ｎ（−）２は、蓋５２の上部に配置されたスナバ回路用の２個のコンデンサと直接接続され、端子台Ｐ２は、コンバータ１の端子台Ｐ１および電解コンデンサに接続され、端子台Ｕ，Ｖ，Ｗは、モータＭに接続される。
【００４１】
このＩＰＭ３においても、モジュール端子とインバータ装置の端子台とを内部配線５３により一体化し、配線用の銅バーおよびこれを取り付けるためのねじを不要にしている。また、スナバ回路用のモジュール端子Ｐ（＋）１，Ｐ（＋）２，Ｎ（−）１，Ｎ（−）２をＩＧＢＴの直近の回路パターンに接続した構成にしたことにより、ＩＧＢＴの直近でスナバ回路が動作し、インバータ装置の端子台とＩＧＢＴとの間の配線のインダクタンスによる影響を無視することが可能になる。
【００４２】
【発明の効果】
以上説明したように、本発明では、出力電流検出用のシャント抵抗を内蔵し、その両端を外部装置と接続できるように構成した。これにより、インバータ装置としてはカレントトランスを削減でき、設置スペースおよび配線工数を削減することができ、外部装置と接続することにより検出電圧をもとに出力電流を制御することができる。
【００４３】
また、シャント抵抗をパワー素子が搭載された絶縁基板上に設けることにより、放熱性を向上させることができ、５０アンペア以上の大電流用のインバータ装置に適用することができる。
【００４４】
また、シャント抵抗に接続するワイヤのボンディング位置を変更して、抵抗値を変えるように構成したことにより、１種類のシャント抵抗で複数の抵抗値を実現することができる。
【図面の簡単な説明】
【図１】本発明を適用したＩＰＭを含むインバータ装置の回路構成を示すブロック図である。
【図２】シャント抵抗近傍のＩＰＭの一構成例を示す図である。
【図３】シャント抵抗近傍のＩＰＭの別の構成例を示す図である。
【図４】シャント抵抗の平面図であって、（Ａ）はボンディング位置を均等配置した状態を示し、（Ｂ）は等電位線を示している。
【図５】シャント抵抗の平面図であって、（Ａ）はボンディング位置をセンス端子の反対側に偏倚配置した状態を示し、（Ｂ）は等電位線を示している。
【図６】シャント抵抗の平面図であって、（Ａ）はボンディング位置をセンス端子の側に偏倚配置した状態を示し、（Ｂ）は等電位線を示している。
【図７】インバータ装置の電力変換回路を示すブロック図である。
【図８】ＩＰＭの概観例を示す図であって、（Ａ）は平面図、（Ｂ）は正面図、（Ｃ）は端子台の部分断面図、（Ｄ）は背面図、（Ｅ）は右側面図である。
【図９】ＩＰＭの別の概観例を示す図であって、（Ａ）は平面図、（Ｂ）は正面図、（Ｃ）は背面図、（Ｄ）は端子台の部分断面図、（Ｅ）は端子台近傍の底面図、（Ｆ）は右側面図である。
【図１０】従来のインバータ装置の回路構成を示すブロック図である。
【図１１】従来のインバータ装置の電力変換回路の部分を示すブロック図である。
【符号の説明】
１ コンバータ
２ 電解コンデンサ
３ インテリジェント・パワー・モジュール（ＩＰＭ）
４ バッファ
５ コントローラ
６ 中央処理装置
７ スイッチングトランジスタ
８，９ トランス
１０ スイッチングレギュレータ
１１ インバータ
１２，１８ プリドライバ
１３ 保護回路
１４，１５ センサ
１６ ブレーキ用パワー素子
１７ 抵抗
３１ シャント抵抗
３２ 絶縁アンプ
３３ 絶縁層
３４ 接着層
３５ 抵抗体
３６ 絶縁基板
３７，３９ 半田
３８ 銅ベース
４１，４２ ボンディング領域
４３，４４ センス端子
４５ 回路パターン
４６，４８ ボンディングワイヤ
４７ 回路パターン
４９，５０ ボンディング位置
５１ コネクタ
５２ 蓋
Ｍ モータ
Ｐ（＋）１,Ｐ（＋）２，Ｎ（−）１，Ｎ（−）２ モジュール端子
Ｒ，Ｓ，Ｔ，Ｐ１，Ｐ２，Ｎ，Ｕ，Ｖ，Ｗ 端子台
【発明の属する技術分野】
本発明は半導体装置に関し、特に汎用インバータ装置、数値制御工作機械、エアコンなどの電力変換装置に内蔵される半導体装置に関する。
【０００２】
【従来の技術】
一般に、モータの可変速装置などに適用されるインバータ装置には、電力変換を行うパワー素子、このパワー素子を制御駆動するドライブ回路、保護回路、およびこれらを統括制御する制御回路から構成されている。最近では、これらの構成のうち、直流を交流に変換するパワー素子、ドライブ回路および保護回路を一つのパッケージに内蔵したインテリジェント・パワー・モジュール（以下、ＩＰＭという）と呼ばれる半導体装置が製品化されている。このＩＰＭを使用したインバータの例を以下に示す。
【０００３】
図１０は従来のインバータ装置の回路構成を示すブロック図である。インバータ装置は、二相または三相の交流電源に接続され、交流を直流に変換するコンバータ１と、平滑用の電解コンデンサ２と、ＩＰＭ３と、バッファ４、コントローラ５およびメモリを含む中央処理装置（ＣＰＵ・ＲＯＭ）６からなる制御回路と、スイッチングトランジスタ７、トランス８，９およびスイッチングレギュレータ１０からなるＩＰＭ３および制御回路用の電源回路と、ＩＰＭ３の出力とモータＭとの間に設置されたカレントトランスＣＴとから構成されている。
【０００４】
ＩＰＭ３は、パワー素子から構成されて出力がモータＭに接続される三相のインバータ１１と、このインバータ１１を制御駆動するプリドライバ１２と、保護回路１３と、過電流検出用のセンサ１４と、過熱検出用のセンサ１５と、モータＭの減速制御時に用いられるブレーキ用パワー素子１６および抵抗１７と、ブレーキ用パワー素子１６を制御駆動するプリドライバ１８とによって一体に構成されている。
【０００５】
制御回路からＩＰＭ３に対する制御信号は、バッファ４からフォトカプラを介してプリドライバ１２，１８に供給され、センサ１４，１５による過電流状態または過熱状態が検出されたときのアラーム信号は、保護回路１３からフォトカプラを介してバッファ４に供給される。また、カレントトランスＣＴの出力はコントローラ５に接続されている。
【０００６】
このカレントトランスＣＴは、ＩＰＭ３からモータＭへ流れる出力電流を検出してコントローラ５に帰還させることにより各種制御を行うもので、三つの貫通孔が設けられており、そこにインバータ１１の出力電流ラインであるワイヤまたはバーを挿通した状態でインバータ装置内に設けられている。
【０００７】
このような構成のインバータ装置において、コンバータ１により変換された直流電圧は、インバータ１１によってモータＭに供給する交流電圧に変換される。インバータ１１は、たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor）とダイオードとによりブリッジが組まれ、そのＩＧＢＴで直流電圧をチョッピング制御することにより、最終的にモータに流す電流を交流にする。その交流の周波数を変えることで、モータの回転速度を可変にすることができる。
【０００８】
また、カレントトランスＣＴによって検出されたインバータ出力電流は、コントローラ５に入力され、このコントローラ５は、出力電流の波形に歪みが発生しないように制御したり、所定の出力電流値以上にならないように制御する。
【０００９】
図１１は従来のインバータ装置の電力変換回路の部分を示すブロック図である。電力変換回路は、コンバータ１とインバータ１１を含むＩＰＭ３との二つのモジュールによって構成されている。コンバータ１には、入出力端子として、丸印で示したモジュール端子２１〜２５が設けられ、ＩＰＭ３には、モジュール端子２６〜３０が設けられている。また、コンバータ１およびＩＰＭ３を含むインバータ装置の入出力端子として、大きな黒丸で示した端子台Ｒ，Ｓ，Ｔ，Ｐ１，Ｐ２，Ｎ，Ｕ，Ｖ，Ｗが設けられている。
【００１０】
コンバータ１およびＩＰＭ３のモジュール端子２１〜３０は、それぞれ対応する端子台に接続されているが、これらの接続は、たとえば銅バーをねじ止めすることによって実施している。また、コンバータ１およびインバータ１１を接続する部分、すなわち、端子台Ｐ１と端子台Ｐ２との間、およびモジュール端子２５とモジュール端子２７との間においても、銅バーをねじ止めすることによって接続を行っている。
【００１１】
【発明が解決しようとする課題】
しかしながら、従来のインバータ装置では、出力電流を監視するために装置内に内蔵しているカレントトランスは、他の構成要素と比べて比較的大きいため、大きな設置スペースを必要とし、小型化の妨げになっている。また、出力電流ラインのワイヤまたはバーを挿通させる構成になっているので、組み立て工数が複雑であるという問題点があった。
【００１２】
本発明はこのような点に鑑みてなされたものであり、組み込まれる装置の省スペース化を可能とし、また、配線用のスペースおよび組み立て工数の低減が可能な半導体装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明では上記問題を解決するために、パワー半導体とドライブ回路と保護回路とを同一パッケージに組み込んだ半導体装置において、前記パワー半導体が搭載される絶縁基板上に前記パワー半導体の出力ラインに直列になるように前記パッケージ内に設けられた出力電流検出用のシャント抵抗と、前記シャント抵抗の両端から配線パターンにより引き出されて前記シャント抵抗の両端電圧が外部装置に出力されるように前記外部装置と接続可能とすることができる制御ピンと、を備えていることを特徴とする半導体装置が提供される。
【００１４】
このような半導体装置によれば、この半導体装置の出力電流をシャント抵抗の両端電圧として制御ピンより外部装置に取り出すことができる。これにより、出力電流を検出するために、大きな設置スペースを必要とするカレントトランスを別途設ける必要がなく、この半導体装置が組み込まれる装置の省スペース化が図れる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を、ＩＰＭに適用した場合を例に図面を参照して詳細に説明する。
【００１６】
図１は本発明を適用したＩＰＭを含むインバータ装置の回路構成を示すブロック図である。この図１に示したインバータ装置は、図１０に示した従来のインバータ装置とほぼ同じ構成および作用を有しており、したがって、従来のインバータ装置を構成する構成要素と同じ構成要素については同じ符号を付して、その詳細は省略する。従来のインバータ装置との相違点は、シャント抵抗３１がＩＰＭ３の出力ラインに直列に挿入された状態でＩＰＭ３に内蔵されていることと、このシャント抵抗３１の端子電圧をコントローラ５に帰還させるための絶縁アンプ３２あるいは絶縁アンプに代わる高耐圧ＩＣが設けられていることである。
【００１７】
このシャント抵抗３１は、その両端をパターンを介してＩＰＭ３の制御ピンまで配線されており、コントローラ５には出力電流を電圧値として与えることができ、モータＭに流れる出力電流をカレントトランスと同じように監視することができる。シャント抵抗３１をＩＰＭ３に内蔵することにより、インバータとしては、カレントトランスを省略することができ、設置スペースや配線工数を削減することができ、小型化することが可能になる。また、シャント抵抗３１の放熱が効率的に行うことができるようになる。
【００１８】
次に、この出力電流検出用のシャント抵抗３１の構成について説明する。
図２はシャント抵抗近傍のＩＰＭの一構成例を示す図である。シャント抵抗３１は、絶縁層３３と、接着層３４と、抵抗体３５とから構成されている。このシャント抵抗３１は、絶縁基板３６の上に、ＩＰＭ３を構成する機能素子、すなわちインバータ１１のパワー素子と一緒に搭載される。プリドライバ１２，１８、保護回路などの放熱の必要のない素子は、絶縁基板３６とは別のプリント基板などに搭載される。絶縁基板３６としては、金属絶縁基板を用いることができるが、ここでは、セラミック基板の表面に銅の回路パターンが形成されたものを用いており、そこにシャント抵抗３１が半田３７によって接合されている。この絶縁基板３６は、銅ベース３８に半田３９によって接合されている。
【００１９】
シャント抵抗３１をＩＰＭ３の絶縁基板３６の上に半田付けし、シャント抵抗３１にて発生した熱を絶縁基板３６と銅ベース３８を介して放熱する。シャント抵抗３１をＩＰＭ３に内蔵することで放熱性が良くなり、たとえば５０アンペア以上の大電流を出力することができるＩＰＭ３に適用することが可能になる。
【００２０】
次に、ＩＰＭに適用することができるシャント抵抗の別の構成例について説明する。
図３はシャント抵抗近傍のＩＰＭの別の構成例を示す図である。この構成例によれば、銅ベース３８上に半田３９を介して接合された絶縁基板３６の上に、抵抗体３５を直接蒸着することによってシャント抵抗３１を構成している。このように、絶縁基板３６の上に直接シャント抵抗３１を形成することで、抵抗体３５と銅ベース３８との間の熱抵抗が低減され、放熱性が向上する。これにより、シャント抵抗３１の温度上昇を抑えることができ、インバータの許容負荷能力を上げることができる。
【００２１】
なお、この例では、抵抗体３５を絶縁基板３６に蒸着により形成したが、抵抗体３５を絶縁基板３６に圧接、接着、ろう付け、活性金属法などにより接合するようにしてもよい。
【００２２】
以上のようにして、シャント抵抗３１を絶縁基板３６上に搭載したが、これが搭載されるＩＰＭ３は、適用するインバータの仕様に応じて、出力電流の異なるものが製造される。したがって、ＩＰＭ３の定格出力電流に応じて、シャント抵抗３１の抵抗値を変える必要がある。このため、抵抗値の異なるシャント抵抗を複数用意し、必要に応じて最適な抵抗値を有するシャント抵抗を用いればよい。しかし、この場合、抵抗値の種類が多いため、シャント抵抗の取り扱い、在庫管理などが非常にわずらわしくなる。そこで、本発明では、使用するシャント抵抗３１は１種類とし、出力電流ラインとの間で接続されるワイヤのボンディング位置を変えることによって抵抗値を調整するようにした。その詳細を以下に説明する。
【００２３】
図４はシャント抵抗の平面図であって、（Ａ）はボンディング位置を均等配置した状態を示し、（Ｂ）は等電位線を示している。シャント抵抗３１は、（Ａ）に示したように、抵抗体３５と、その両側に配置された導電性のボンディング領域４１，４２と、抵抗体３５の両側の一部と接続された導電性のセンス端子４３，４４とから構成される。ここで、ボンディング領域４１は、インバータ１１の電流出力ラインである絶縁基板３６上の回路パターン４５にボンディングワイヤ４６によって接続される領域であり、ボンディング領域４２は、このＩＰＭ３の出力に通じる電流出力ラインである絶縁基板３６上の回路パターン４７にボンディングワイヤ４８によって接続される領域である。ボンディング領域４１では、この中に一例として五つのボンディング位置４９が均等に配置され、ボンディング領域４２の中にも五つのボンディング位置５０が均等に配置されている。センス端子４３，４４も、図示はしないが、絶縁基板３６上の回路パターンに接続され、この回路パターンは外部装置、ここでは絶縁アンプ３２を介してコントローラ５へ接続するためのこのＩＰＭ３の制御ピンに通じている。
【００２４】
以上のように、ボンディングワイヤ４６，４８がボンディング領域４１，４２に均等にボンディングされている場合、電流密度および電流経路も抵抗体３５全面にわたって均等に分布され、抵抗体３５における等電位線は、（Ｂ）に示したように、平行に分布している。
【００２５】
ここで、一例として、このシャント抵抗３１にたとえば１００アンペアの電流を流した場合、センス端子４３，４４間の電圧は２５０ミリボルトであった。これは、センス端子４３，４４間から見た抵抗体３５の抵抗値が２．５ミリオームであることを示している。
【００２６】
図５はシャント抵抗の平面図であって、（Ａ）はボンディング位置をセンス端子の反対側に偏倚配置した状態を示し、（Ｂ）は等電位線を示している。今度は、ボンディング領域４１，４２において、ボンディングワイヤ４６，４８のボンディング位置４９，５０をセンス端子４３，４４から離れた位置に密着配置した。この場合、電流密度および電流経路は、ボンディング位置４９とボンディング位置５０との間に集中して分布され、この間から離れた領域ほど電流密度は低くなる。したがって、抵抗体３５における等電位線は、（Ｂ）に示したように、ボンディング位置間のみ平行に分布し、センス端子４３，４４の側では等電位線の間隔が広くなっている。
【００２７】
このとき、このシャント抵抗３１に１００アンペアの電流を流した場合のセンス端子４３，４４に延びている等電位線間の電位差は１８１ミリボルトであった。これは、センス端子４３，４４間から見た抵抗体３５の抵抗値が１．８１ミリオームであることを示し、等間隔ボンディングの場合よりも低くなっている。
【００２８】
図６はシャント抵抗の平面図であって、（Ａ）はボンディング位置をセンス端子の側に偏倚配置した状態を示し、（Ｂ）は等電位線を示している。ボンディングワイヤ４６，４８のボンディング位置４９，５０がボンディング領域４１，４２のセンス端子４３，４４の近くに密着配置されている場合、電流密度および電流経路は、ボンディング位置４９とボンディング位置５０との間に集中して分布され、このときの抵抗体３５における等電位線は、（Ｂ）に示したように分布している。
【００２９】
このとき、このシャント抵抗３１に１００アンペアの電流を流した場合のセンス端子４３，４４における等電位線間の電位差は２９０ミリボルトであった。これは、センス端子４３，４４間から見た抵抗体３５の抵抗値が２．９ミリオームであることを示し、ボンディング位置がセンス端子４３，４４に近くなるほど、抵抗値の上昇する傾向があることが分かる。
【００３０】
このように、ワイヤの位置を変えることによってシャント抵抗３１の抵抗値が変わる特性を利用することにより、一種類のシャント抵抗で抵抗値の異なるものを実現することができ、インバータの仕様に合わせて各種抵抗値のシャント抵抗を用意しておく必要がない。
【００３１】
また、本インバータ装置では、ＩＰＭ３のモジュール端子とインバータ装置の端子台とを一体化して、配線用の銅バーおよびそれらの取り付けねじを省略することができる構成にした。以下、この構成について説明する。
【００３２】
図７はインバータ装置の電力変換回路を示すブロック図である。電力変換回路は、コンバータ１とＩＰＭ３との二つのモジュールによって構成されている。コンバータ１は、その入出力端子としてモジュール端子を備えているが、その中の入力端子および正極出力端子についてはインバータ装置の交流入力用の端子台Ｒ，Ｓ，Ｔ，Ｐ１と一体化してあり、配線用の銅バーおよびその取り付けねじを不要にしている。なお、コンバータ１のモジュール端子２４，２５は電解コンデンサ接続用の端子である。
【００３３】
ＩＰＭ３についても、入力側のモジュール端子はインバータ装置の直流入力用の端子台Ｐ２，Ｎと一体化してあり、出力側のモジュール端子も端子台Ｕ，Ｖ，Ｗと一体化されている。また、ＩＰＭ３のインバータ１１を構成するＩＧＢＴの直近に、モジュール端子Ｐ（＋）１，Ｐ（＋）２，Ｎ（−）１，Ｎ（−）２が設けられている。これらのモジュール端子Ｐ（＋）１，Ｐ（＋）２，Ｎ（−）１，Ｎ（−）２は、ＩＧＢＴのスイッチング動作時に発生するサージ電圧抑制のためのスナバ回路用コンデンサを接続するのに使用される。
【００３４】
このように、ＩＰＭ３の入力側のモジュール端子を端子台Ｐ２，Ｎと一体化したことにより、構造的に端子台Ｐ２，ＮとＩＧＢＴとの間の配線が長くなり、端子台Ｐ２，ＮからＩＧＢＴまでの内部配線のインダクタンスＬ１，Ｌ２が増えてしまう傾向にある。特に、中・大容量のインバータ装置では、配線のインダクタンスＬ１，Ｌ２がＩＧＢＴのスイッチング動作時に大きなサージ電圧を発生し、そのサージ電圧がＩＧＢＴを破壊するといった現象が起きる。しかし、これを防ぐためのスナバ回路用のモジュール端子Ｐ（＋）１，Ｐ（＋）２，Ｎ（−）１，Ｎ（−）２をＩＧＢＴの直近に設けたことにより、端子台Ｐ２，ＮとＩＧＢＴとの間のインダクタンスＬ１，Ｌ２の影響をなくすことを可能にしている。
【００３５】
図８はＩＰＭの概観例を示す図であって、（Ａ）は平面図、（Ｂ）は正面図、（Ｃ）は端子台の部分断面図、（Ｄ）は背面図、（Ｅ）は右側面図である。ＩＰＭ３は、銅ベース３８の外周部に搭載されたフレームに、このモジュール端子と一体化されたインバータ装置の端子台Ｐ２，Ｎ，Ｕ，Ｖ，Ｗと、スナバ回路用のモジュール端子Ｐ（＋）１，Ｐ（＋）２，Ｎ（−）１，Ｎ（−）２と、外部の制御回路と接続するための制御ピンを有するコネクタ５１とを備えている。端子台Ｐ２，Ｎ，Ｕ，Ｖ，Ｗは二組設けられ、一方はフレームの上面、他方はフレームの正面に設けられている。このフレームの中央部は、絶縁基板３６上に形成されたＩＧＢＴ、プリドライバ１２，１８、保護回路１３、シャント抵抗３１などが位置しており、蓋５２によって封止されている。
【００３６】
この蓋５２の上部には、スナバ回路用の２個のコンデンサが配置され、それぞれモジュール端子Ｐ（＋）１，Ｎ（−）１およびＰ（＋）２，Ｎ（−）２と直接接続される。端子台Ｐ２は、コンバータ１の端子台Ｐ１および電解コンデンサに接続され、端子台Ｕ，Ｖ，Ｗは、モータＭに接続される。
【００３７】
このＩＰＭ３のモジュール端子とインバータ装置の端子台とにおいて、共用できる部分を内部配線５３により一体化したことにより、配線用の銅バーおよびこれを取り付けるためのねじが不要となり、組み立て工数の大幅な低減と設置スペースの削減に大いに寄与する。
【００３８】
また、スナバ回路用のモジュール端子Ｐ（＋）１，Ｐ（＋）２，Ｎ（−）１，Ｎ（−）２を単独に設け、ＩＧＢＴの直近の回路パターンと接続するようにしたので、モジュール端子とインバータ装置の端子台とを一体化したことによって端子台とＩＧＢＴとの間の内部配線５３が長くなって、その内部配線５３のインダクタンスが増えたとしても、ＩＧＢＴの直近でスナバ回路がスイッチング時に発生するサージ電圧を直接抑制するよう動作するため、実質的にインダクタンスの存在は無視することができ、サージ電圧によるＩＧＢＴの破壊を確実に防止することができる。
【００３９】
図９はＩＰＭの別の概観例を示す図であって、（Ａ）は平面図、（Ｂ）は正面図、（Ｃ）は背面図、（Ｄ）は端子台の部分断面図、（Ｅ）は端子台近傍の底面図、（Ｆ）は右側面図である。この例によれば、ＩＰＭ３は、このモジュール端子と一体化されたインバータ装置の端子台Ｐ２，Ｎ，Ｕ，Ｖ，Ｗと、スナバ回路用のモジュール端子Ｐ（＋）１，Ｐ（＋）２，Ｎ（−）１，Ｎ（−）２と、外部の制御回路と接続するための制御ピンを有するコネクタ５１とを備えている。端子台Ｐ２，Ｎ，Ｕ，Ｖ，Ｗは、フレームの上面に二組設けられている。このフレームの中央部は、絶縁基板３６上に形成されたＩＧＢＴ、プリドライバ１２，１８、保護回路１３、シャント抵抗３１などが位置しており、蓋５２によって封止されている。
【００４０】
モジュール端子Ｐ（＋）１，Ｎ（−）１およびＰ（＋）２，Ｎ（−）２は、蓋５２の上部に配置されたスナバ回路用の２個のコンデンサと直接接続され、端子台Ｐ２は、コンバータ１の端子台Ｐ１および電解コンデンサに接続され、端子台Ｕ，Ｖ，Ｗは、モータＭに接続される。
【００４１】
このＩＰＭ３においても、モジュール端子とインバータ装置の端子台とを内部配線５３により一体化し、配線用の銅バーおよびこれを取り付けるためのねじを不要にしている。また、スナバ回路用のモジュール端子Ｐ（＋）１，Ｐ（＋）２，Ｎ（−）１，Ｎ（−）２をＩＧＢＴの直近の回路パターンに接続した構成にしたことにより、ＩＧＢＴの直近でスナバ回路が動作し、インバータ装置の端子台とＩＧＢＴとの間の配線のインダクタンスによる影響を無視することが可能になる。
【００４２】
【発明の効果】
以上説明したように、本発明では、出力電流検出用のシャント抵抗を内蔵し、その両端を外部装置と接続できるように構成した。これにより、インバータ装置としてはカレントトランスを削減でき、設置スペースおよび配線工数を削減することができ、外部装置と接続することにより検出電圧をもとに出力電流を制御することができる。
【００４３】
また、シャント抵抗をパワー素子が搭載された絶縁基板上に設けることにより、放熱性を向上させることができ、５０アンペア以上の大電流用のインバータ装置に適用することができる。
【００４４】
また、シャント抵抗に接続するワイヤのボンディング位置を変更して、抵抗値を変えるように構成したことにより、１種類のシャント抵抗で複数の抵抗値を実現することができる。
【図面の簡単な説明】
【図１】本発明を適用したＩＰＭを含むインバータ装置の回路構成を示すブロック図である。
【図２】シャント抵抗近傍のＩＰＭの一構成例を示す図である。
【図３】シャント抵抗近傍のＩＰＭの別の構成例を示す図である。
【図４】シャント抵抗の平面図であって、（Ａ）はボンディング位置を均等配置した状態を示し、（Ｂ）は等電位線を示している。
【図５】シャント抵抗の平面図であって、（Ａ）はボンディング位置をセンス端子の反対側に偏倚配置した状態を示し、（Ｂ）は等電位線を示している。
【図６】シャント抵抗の平面図であって、（Ａ）はボンディング位置をセンス端子の側に偏倚配置した状態を示し、（Ｂ）は等電位線を示している。
【図７】インバータ装置の電力変換回路を示すブロック図である。
【図８】ＩＰＭの概観例を示す図であって、（Ａ）は平面図、（Ｂ）は正面図、（Ｃ）は端子台の部分断面図、（Ｄ）は背面図、（Ｅ）は右側面図である。
【図９】ＩＰＭの別の概観例を示す図であって、（Ａ）は平面図、（Ｂ）は正面図、（Ｃ）は背面図、（Ｄ）は端子台の部分断面図、（Ｅ）は端子台近傍の底面図、（Ｆ）は右側面図である。
【図１０】従来のインバータ装置の回路構成を示すブロック図である。
【図１１】従来のインバータ装置の電力変換回路の部分を示すブロック図である。
【符号の説明】
１ コンバータ
２ 電解コンデンサ
３ インテリジェント・パワー・モジュール（ＩＰＭ）
４ バッファ
５ コントローラ
６ 中央処理装置
７ スイッチングトランジスタ
８，９ トランス
１０ スイッチングレギュレータ
１１ インバータ
１２，１８ プリドライバ
１３ 保護回路
１４，１５ センサ
１６ ブレーキ用パワー素子
１７ 抵抗
３１ シャント抵抗
３２ 絶縁アンプ
３３ 絶縁層
３４ 接着層
３５ 抵抗体
３６ 絶縁基板
３７，３９ 半田
３８ 銅ベース
４１，４２ ボンディング領域
４３，４４ センス端子
４５ 回路パターン
４６，４８ ボンディングワイヤ
４７ 回路パターン
４９，５０ ボンディング位置
５１ コネクタ
５２ 蓋
Ｍ モータ
Ｐ（＋）１,Ｐ（＋）２，Ｎ（−）１，Ｎ（−）２ モジュール端子
Ｒ，Ｓ，Ｔ，Ｐ１，Ｐ２，Ｎ，Ｕ，Ｖ，Ｗ 端子台
Claims (5)
- パワー半導体とドライブ回路と保護回路とを同一パッケージに組み込んだ半導体装置において、
前記パワー半導体が搭載される絶縁基板上に前記パワー半導体の出力ラインに直列になるように前記パッケージ内に設けられた出力電流検出用のシャント抵抗と、
前記シャント抵抗の両端から配線パターンにより引き出されて前記シャント抵抗の両端電圧が外部装置に出力されるように前記外部装置と接続可能とすることができる制御ピンと、
を備えていることを特徴とする半導体装置。 - 前記シャント抵抗は、抵抗体が接合された絶縁層を前記パワー半導体が搭載される前記絶縁基板上に接合して構成されることを特徴とする請求項１記載の半導体装置。
- 前記シャント抵抗は、前記パワー半導体が搭載される前記絶縁基板上に直接抵抗体を接合して構成されることを特徴とする請求項１記載の半導体装置。
- 前記抵抗体の前記絶縁基板上への接合は、蒸着、活性金属法、圧接、接着、およびろう付けのいずれかによって行われることを特徴とする請求項３記載の半導体装置。
- パワー半導体とドライブ回路と保護回路とを同一パッケージに組み込む半導体装置の製造方法において、
前記パワー半導体の出力ラインに直列に設けられる前記パッケージ内の出力電流検出用のシャント抵抗の抵抗値を、前記出力ラインと前記シャント抵抗とを接続する複数のワイヤのボンディング位置を変え前記シャント抵抗における電流密度および電流経路の分布を変更することによって所定の値にすることを特徴とする半導体装置の製造方法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34959798A JP3548024B2 (ja) | 1998-12-09 | 1998-12-09 | 半導体装置およびその製造方法 |
| US09/447,806 US6262902B1 (en) | 1998-12-09 | 1999-11-23 | Power conversion component with integral output current shunt and its manufacturing method |
| EP08167298A EP2015361B1 (en) | 1998-12-09 | 1999-11-24 | Semi conductor device |
| DE69942812T DE69942812D1 (de) | 1998-12-09 | 1999-11-24 | Verfahren zur Herstellung einer Halbleitervorrichtung |
| DE69942796T DE69942796D1 (de) | 1998-12-09 | 1999-11-24 | Halbleiteranordnung mit einem Leistungselement und einer Schutzschaltung |
| DE69942813T DE69942813D1 (de) | 1998-12-09 | 1999-11-24 | Halbleitervorrichtung |
| EP99309398A EP1009030B1 (en) | 1998-12-09 | 1999-11-24 | Semiconductor device comprising a power element and a protect circuit |
| EP08167294A EP2012357B1 (en) | 1998-12-09 | 1999-11-24 | Method of manufacturing a semi conductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34959798A JP3548024B2 (ja) | 1998-12-09 | 1998-12-09 | 半導体装置およびその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003374457A Division JP3747931B2 (ja) | 2003-11-04 | 2003-11-04 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000174202A JP2000174202A (ja) | 2000-06-23 |
| JP3548024B2 true JP3548024B2 (ja) | 2004-07-28 |
Family
ID=18404813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34959798A Expired - Lifetime JP3548024B2 (ja) | 1998-12-09 | 1998-12-09 | 半導体装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6262902B1 (ja) |
| EP (3) | EP1009030B1 (ja) |
| JP (1) | JP3548024B2 (ja) |
| DE (3) | DE69942796D1 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3826749B2 (ja) * | 2001-08-22 | 2006-09-27 | 株式会社日立製作所 | シャント抵抗を備えた電力変換装置 |
| DE10143932B4 (de) | 2001-09-07 | 2006-04-27 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | Shunt-Widerstandanordnung |
| CA2461627A1 (en) * | 2001-09-27 | 2003-04-03 | Roni Zvuloni | Apparatus and method for cryosurgical treatment of tumors of the breast |
| JP2003218318A (ja) * | 2002-01-21 | 2003-07-31 | Mitsubishi Electric Corp | 半導体パワーモジュール、半導体パワーモジュールに用いる絶縁基板及び該絶縁基板の製造方法 |
| US6653812B1 (en) | 2002-01-31 | 2003-11-25 | Analog Devices, Inc. | Space vector modulation methods and structures for electric-motor control |
| JP4236909B2 (ja) * | 2002-11-13 | 2009-03-11 | 三菱電機株式会社 | 電力半導体モジュール |
| US20040227476A1 (en) * | 2002-12-19 | 2004-11-18 | International Rectifier Corp. | Flexible inverter power module for motor drives |
| JP2004343820A (ja) * | 2003-05-13 | 2004-12-02 | Mitsubishi Electric Corp | 電力変換装置 |
| KR100669327B1 (ko) * | 2004-10-11 | 2007-01-15 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 장치 |
| JP4675379B2 (ja) | 2006-01-16 | 2011-04-20 | 三菱電機株式会社 | 電動機の駆動回路及び空気調和機の室外機 |
| US7619302B2 (en) * | 2006-05-23 | 2009-11-17 | International Rectifier Corporation | Highly efficient both-side-cooled discrete power package, especially basic element for innovative power modules |
| JP5354144B2 (ja) * | 2007-10-22 | 2013-11-27 | 東芝キヤリア株式会社 | インバータ |
| US8482904B2 (en) * | 2010-05-25 | 2013-07-09 | Lear Corporation | Power module with current sensing |
| JP5800192B2 (ja) | 2011-10-11 | 2015-10-28 | 富士電機株式会社 | フォトカプラの出力信号受信回路 |
| DE102012211924B4 (de) * | 2012-07-09 | 2014-02-13 | Infineon Technologies Ag | Halbleitermodul mit einem in einer Anschlusslasche integrierten Shunt-Widerstand und Verfahren zur Ermittlung eines durch einen Lastanschluss eines Halbleitermoduls fließenden Stromes |
| CN102999009B (zh) * | 2012-12-11 | 2016-01-20 | 深圳市麦格米特驱动技术有限公司 | 机床控制电路 |
| JP5930954B2 (ja) * | 2012-12-14 | 2016-06-08 | 三菱電機株式会社 | パワーモジュール |
| US9140735B2 (en) | 2013-05-03 | 2015-09-22 | Infineon Technologies Ag | Integration of current measurement in wiring structure of an electronic circuit |
| JPWO2015005181A1 (ja) * | 2013-07-08 | 2017-03-02 | 株式会社村田製作所 | 電力変換部品 |
| JP2015073261A (ja) * | 2013-09-03 | 2015-04-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP6487280B2 (ja) * | 2015-06-11 | 2019-03-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP6894181B2 (ja) * | 2015-06-17 | 2021-06-30 | ダイキン工業株式会社 | インバータ装置 |
| CN105609493B (zh) * | 2016-03-22 | 2018-05-11 | 富士电机（中国）有限公司 | 一种集成双向升降压功能的八合一igbt模块 |
| JP6691416B2 (ja) * | 2016-04-04 | 2020-04-28 | ダイキン工業株式会社 | 電子回路装置 |
| DE112018003222T5 (de) * | 2017-06-22 | 2020-03-26 | Mitsubishi Electric Corporation | Halbleitermodul |
| CN109861501A (zh) * | 2019-03-25 | 2019-06-07 | 广东美的制冷设备有限公司 | 智能功率模块和空调器 |
| WO2020191848A1 (zh) * | 2019-03-25 | 2020-10-01 | 广东美的制冷设备有限公司 | 集成式控制器及其控制方法和制冷设备 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3676807A (en) * | 1971-05-19 | 1972-07-11 | Tektronix Inc | Film attenuator with distributed capacitance high frequency compensation |
| JPH0231457A (ja) * | 1988-07-21 | 1990-02-01 | Matsushita Electric Ind Co Ltd | 発光素子駆動用半導体装置 |
| JPH0834705B2 (ja) * | 1988-11-16 | 1996-03-29 | 株式会社大林組 | 開閉器 |
| JP2658427B2 (ja) * | 1989-01-17 | 1997-09-30 | 富士電機株式会社 | 電力変換用半導体素子のスナバ回路とそのモジュール装置 |
| US5214407A (en) * | 1991-11-06 | 1993-05-25 | Hewlett-Packard Company | High performance current shunt |
| JP2979930B2 (ja) * | 1993-10-28 | 1999-11-22 | 富士電機株式会社 | 電力用半導体装置のパッケージ |
| JP3325697B2 (ja) * | 1994-01-20 | 2002-09-17 | 三菱電機株式会社 | パワーデバイスの制御装置およびモータの駆動制御装置 |
| JPH09312376A (ja) * | 1996-05-21 | 1997-12-02 | Fuji Electric Co Ltd | 半導体装置 |
| WO1998010508A1 (fr) * | 1996-09-06 | 1998-03-12 | Hitachi, Ltd. | Dispositif a semi-conducteur |
| JP3008924B2 (ja) * | 1998-04-10 | 2000-02-14 | 富士電機株式会社 | パワー素子のドライブ回路 |
-
1998
- 1998-12-09 JP JP34959798A patent/JP3548024B2/ja not_active Expired - Lifetime
-
1999
- 1999-11-23 US US09/447,806 patent/US6262902B1/en not_active Expired - Lifetime
- 1999-11-24 EP EP99309398A patent/EP1009030B1/en not_active Expired - Lifetime
- 1999-11-24 DE DE69942796T patent/DE69942796D1/de not_active Expired - Lifetime
- 1999-11-24 DE DE69942812T patent/DE69942812D1/de not_active Expired - Lifetime
- 1999-11-24 EP EP08167298A patent/EP2015361B1/en not_active Expired - Lifetime
- 1999-11-24 EP EP08167294A patent/EP2012357B1/en not_active Expired - Lifetime
- 1999-11-24 DE DE69942813T patent/DE69942813D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP2012357B1 (en) | 2010-09-29 |
| EP2015361A3 (en) | 2009-07-29 |
| US6262902B1 (en) | 2001-07-17 |
| DE69942812D1 (de) | 2010-11-11 |
| EP2012357A2 (en) | 2009-01-07 |
| EP1009030A2 (en) | 2000-06-14 |
| DE69942796D1 (de) | 2010-11-11 |
| JP2000174202A (ja) | 2000-06-23 |
| DE69942813D1 (de) | 2010-11-11 |
| EP2015361A2 (en) | 2009-01-14 |
| EP2012357A3 (en) | 2009-07-29 |
| EP2015361B1 (en) | 2010-09-29 |
| EP1009030B1 (en) | 2010-09-29 |
| EP1009030A3 (en) | 2001-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3548024B2 (ja) | 半導体装置およびその製造方法 | |
| CN110199388B (zh) | 用于并联功率装置的具有低电感和快速切换的高功率多层模块 | |
| US8423317B2 (en) | Temperature detection method of semiconductor device and power conversion apparatus | |
| US6313598B1 (en) | Power semiconductor module and motor drive system | |
| US5942797A (en) | Power semiconductor module | |
| JP6665926B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4892032B2 (ja) | 電力変換装置 | |
| JP4640425B2 (ja) | 電力変換装置 | |
| JP6745991B2 (ja) | 半導体パワーモジュール | |
| TW567513B (en) | Switching circuit | |
| US6795324B2 (en) | Power converter | |
| JP3747931B2 (ja) | 半導体装置 | |
| JPH07170723A (ja) | 半導体スタック | |
| JPH1118429A (ja) | 制御モジュール | |
| JP4631179B2 (ja) | 半導体装置およびこれを用いたインバータ装置 | |
| JP4366269B2 (ja) | 半導体素子の温度検出方法及び電力変換装置 | |
| CN112968622A (zh) | 智能功率模块及采用其的智能功率模块结构 | |
| JP4246040B2 (ja) | 半導体装置の実装体 | |
| CN214480328U (zh) | 智能功率模块及采用其的智能功率模块结构 | |
| JP7396264B2 (ja) | 半導体モジュール及び電力変換装置 | |
| JP2000069764A (ja) | インバータ装置 | |
| JP7329578B2 (ja) | 電力用半導体装置 | |
| JP4640424B2 (ja) | 電力変換装置 | |
| US20230096581A1 (en) | Semiconductor module | |
| CN116364669A (zh) | 一种半导体功率模块及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040205 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040413 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040415 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |