JP3547687B2 - 表示装置の作製方法 - Google Patents
表示装置の作製方法 Download PDFInfo
- Publication number
- JP3547687B2 JP3547687B2 JP2000101571A JP2000101571A JP3547687B2 JP 3547687 B2 JP3547687 B2 JP 3547687B2 JP 2000101571 A JP2000101571 A JP 2000101571A JP 2000101571 A JP2000101571 A JP 2000101571A JP 3547687 B2 JP3547687 B2 JP 3547687B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- film
- drain
- source
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置もしくは類似の表示装置に関する。本発明は、特にアクティブマトリクス方式の表示装置およびその表示方法ならびにその作製方法に関する。本発明の目的の１つは白黒表示のディスプレーであって、階調表示のような高度な動作や高速動作が要求されないかわりに、見やすさと低価格が要求されるディスプレーに関する。特にこのような機能を備えるディスプレーは、各種のインフォメーションディスプレーのような読出専用の表示装置に使用されるものである。
【０００２】
【従来の技術】
近年の各種ＯＡ機器の小型化、省電力化に伴い、ディスプレー装置も、従来の陰極線管（ＣＲＴ）から、液晶ディスプレー（ＬＣＤ）やプラズマディスプレーのようなフラットパネルディスプレー（ＦＰＤ）に置き換えられつつある。特にＬＣＤは電力消費量が小さいため携帯型の機器に用いられることとなった。
【０００３】
しかしながら、ＬＣＤにはまだ、解決すべき問題が多くある。現在、多く使用されているＬＣＤは単純マトリクス型ＬＣＤと呼ばれるもので、液晶材料の名前を取って、ＳＴＮＬＣＤと称されることがある。ＳＴＮＬＣＤは作製が簡単であるので、コストが低く、広く普及している。
【０００４】
しかし、液晶材料としてのＳＴＮは、その材料本来の特徴である応答速度が極めて遅く、高速で動く物体の表示をおこなった場合には、物体に追従できず、表示できないという問題がある。
【０００５】
また、動作の方式から、１フレーム（通常は１０〜３０ｍｓｅｃ）に１つの画素が点灯している時間は、数１０μｓｅｃから、数ｍｓｅｃである。これはマトリクスの行数に反比例し、２００行のマトリクスでは、１フレーム３０ｍｓｅｃとして、約１５０μｓｅｃしか点灯しない。このため、画面のコントラストは低く、また、画面を斜めから見たときに非常に見づらいという欠点を有している。さらに、画面の一部に非常に明るい、あるいは暗い部分があると、その周囲にまで影響がでてしまう現象（クロストーク）が生じる。
【０００６】
一方、近年では各画素にアクティブ素子を有し、これによって画素のスイッチングをおこなわせるという方式を有するＬＣＤも提案され、市販されている。これらはアクティブマトリクス型ＬＣＤと総称されるが、アクティブ素子の種類によって、ＴＦＴＬＣＤやＭＩＭＬＣＤと呼ばれる。ＴＦＴとは、薄膜トランジスタのことであり、ＭＩＭとは、金属／絶縁体／金属という構造を有するダイオードのことである。
【０００７】
これらのＬＣＤでは、１フレームの間に画素の点灯する時間は、１フレームにほぼ等しいためコントラストが高く、また視野角も広い。しかしながら、技術的な問題からその製造歩留りが低く、コストや販売価格が高く、現在のところ、高級なコンピュータのディスプレー程度にしか実用化されていない。
【０００８】
また、現在のＬＣＤの需要は、主として携帯型のコンピュータに使用されている程度であるが、今後は、より広範囲な応用が期待されている。例えば、コードレス電話、携帯電話に付属したディスプレー、あるいは携帯型の電子辞書等のインフォメーションディスプレーという用途がある。そのような場合には、見やすさと低価格が要求され、さらには省電力も要求される。しかしながら、従来のＬＣＤはその点で満足できるものではなかった。
【０００９】
例えば、ＳＴＮＬＣＤはコストが低いのであるが、上記のような問題点から見にくいものであった。また、ＴＦＴＬＣＤには、大きく分けてアモルファスシリコンを使用したＴＦＴを用いるＴＦＴＬＣＤ（以下、ａ−ＳｉＴＦＴＬＣＤという）とポリシリコンを使用したＴＦＴを用いるＴＦＴＬＣＤ（以下、ポリシリコンＴＦＴＬＣＤという）の２種類があるが、前者も後者も画像の見やすさには問題がないが、コスト的にはＳＴＮＬＣＤには太刀打ちできないものである。
【００１０】
特にａ−ＳｉＴＦＴＬＣＤを小型の読出専用ディスプレーとして使用する場合に、もっともコストを上昇させる要因の１つは駆動回路を内蔵できないため、ドライバーＩＣをＴＡＢ法等によって接続しなければならず、このＩＣの費用がコストアップの大きな部分を占めるようになる。
【００１１】
図３には、ＬＣＤの画素数（ドット数）と、コストの関係を示してある。この関係は概念的なものであり、半定量的なものである。ＳＴＮＬＣＤのような単純マトリクス方式では、マトリクスの作製自体は比較的容易であり、小規模マトリクスのコストの大部分はドライバーＩＣによって占められる。すなわち、ドライバーＩＣの数はマトリクスの端子数に比例するのに対し、ドット数は端子数の２乗に比例し、結局、ドライバーＩＣの価格はドット数の平方根に比例し、小規模マトリクスではＩＣの価格によってコストが支配される。図の単純マトリクス：ＴＡＢにその様子を示す。
【００１２】
ａ−ＳｉＴＦＴＬＣＤでは、マトリクスの作製が複雑で自体の歩留りが低く、単純マトリクスに比べて全体的に上方にシフトする。図のａ−ＳｉＴＦＴ：ＴＡＢにその様子を示す。ａ−ＳｉＴＦＴＬＣＤでは小規模マトリクスと大規模マトリクスでその価格に占める要素が異なる。小規模マトリクスではＳＴＮＬＣＤと同様にドライバーＩＣの価格がコストの大きな部分を占める。一方、大規模マトリクスでは、マトリクスの歩留り低下によるコストが大きな要素となる。
【００１３】
ポリシリコンＴＦＴＬＣＤでは、ドライバーＩＣは、ポリシリコンによってマトリクス作製と同時に作製できるのでＩＣを装着する必要はなく、したがって、ドライバーＩＣはコストの要因には入らない。特にドライバーＩＣの装着は技術的にも問題があり、小型化を思考する目的は本来適さないものである。したがって、ポリシリコンＴＦＴＬＣＤは、小型化が可能であることも特徴とする。しかしながら、ポリシリコンＴＦＴＬＣＤはａ−ＳｉＴＦＴＬＣＤ以上にマトリクス自体の作製が難しく、ドット数が増加するにしたがって、コストは著しく増加する。しかしながら、小規模マトリクスではドライバーＩＣのコスト要因がないため、図の完全ポリシリコンＴＦＴにその様子を示すように、ａ−ＳｉＴＦＴＬＣＤと競合できるコストとなっている。
【００１４】
さて、ａ−ＳｉＴＦＴＬＣＤでも、ドライバーをａ−Ｓｉで構成できれば図の点線（完全ａ−ＳｉＴＦＴ）に示すように、ＳＴＮＬＣＤと競合できる。しかしながら、従来のＴＦＴＬＣＤ方式ではそれは不可能であった。すなわち、例えば、１６０×１００の比較的小規模なマトリクスを考えた場合に、通常の動作ではフレーム周波数が３０Ｈｚであるので、特にデータ線のドライバーには、４８０ｋＨｚの信号が入力される。しかしながら、ａ−ＳｉＴＦＴでは、このような高速動作に追随できない。同様なことは、カドミウム・セレニウム（ＣｄＳｅ）系の半導体等の化合物半導体においてもなりたつ。これらの半導体材料がアクティブ素子として積極的に用いられない背景には、その毒性や資源的な問題もあるが、その応答速度が低いということも重大な問題となっている。
【００１５】
この困難を避けるにはフレーム周波数を低下させればよい。特に、動画を表示する必要のない場合にはフレーム周波数の低下は何ら問題がないように思えるのであるが、現在のＴＦＴＬＣＤの技術的な問題から、フレーム走査の様子が目に見え、画面が極めて見にくくなる。
【００１６】
従来の液晶材料としてＴＮ液晶を用いたＴＦＴＬＣＤの画素回路とその動作例を図２に示す。ＴＦＴのゲイト電極は選択線（ゲイト線ともいう）に、また、ドレインはデータ線（ドレイン線ともいう）に接続され、ソースは画素電極に接続されている。そして、画素電極の対向電極は共通電極として通常は一定の電圧に保たれている。一般には接地されている。
【００１７】
図２（Ｂ）に示すように、選択線には、周期的にパルスを印加し、また、データ線には画素の情報を電圧信号として印加する。選択線のパルスの周期は、通常の動作では１フレームの周期であり、典型的には１０〜３０ｍｓｅｃである。また、パルスの幅は、周期をマトリクスの行数で割ったもの程度、もしくはそれ以下であり、例えばインフォメーションディスプレー等に使用されるような比較的小型の１００行のマトリクスでは１００〜３００μｓｅｃである。
【００１８】
また、データ線の信号は、画素を点灯状態するときには電圧状態とし、消灯状態とするときは非電圧状態とする。また、電圧状態の極性は周期的に入れ換えられる。これは、ＴＮ液晶材料に長時間にわたって、直流をかけた場合には、電気分解を起こして劣化してしまうからである。この動作を交流化という。
【００１９】
さて、このような信号の印加されたＴＦＴのソース側の信号はＶ１ に示すようになる。最初に選択線のパルスの印加によって、ＴＦＴはＯＮ状態となって、ソースの電圧はドレインの電圧と同じになろうと上昇する。しかし、パルスが切れると同時に、ＴＦＴのゲイト電極とソース領域の間の寄生容量のためにΔＶだけ電圧の効果がある。その後は、ＴＦＴはＯＦＦ状態になるので、画素電極は電気的に浮いた状態となり、ＴＦＴのリーク電流によって次第に電圧は低下する。
【００２０】
次に、再び、選択線にパルスが印加され、ＴＦＴがＯＮ状態となるとソースの電圧は、今度は負のドレイン電圧に近づく。その後、パルスが切れるとともに、やはり寄生容量の影響でΔＶだけ電圧が負にシフトし、リーク電流によって電圧は減衰する。最後の選択線のパルスが印加されたときにはドレインの電圧は０であるので、画素電極に蓄えられていた電荷が放出され、Ｖ１ は０となる。
【００２１】
もし、フレーム周波数を低下させると、このような電圧の変動がフレーム周波数で目に見えるようになる。フレーム周波数の低下は１０Ｈｚが限度である。
【００２２】
もう１つの解決方法は、ドライバーＩＣだけをポリシリコンで作製しようとするものであるが、ガラス基板の種類を限定しないためには、通常行われるような高温でのアニールができないため、レーザーアニール等の高度な技術を採用しなければならない。しかしながら、レーザーアニールはまだ、その技術が確立していない上、量産性に劣る方法である。
【００２３】
【発明が解決しようとする課題】
本発明は、特に動画を表示する必要のない表示装置において、コストの面で単純マトリクス方式に対抗でき、アクティブマトリクス方式と同等な画質を実現できる新しいアクティブマトリクス方式と、その表示装置を提供するものである。
【００２４】
特に本発明は、画素マトリクスと周辺のドライバー回路をａ−ＳｉＴＦＴあるいはそれと同様な比較的低温で作製できるＴＦＴで同時に形成することによってドライバーＩＣを不要とし、歩留りの向上と低コスト化を実現せんとするものである。
【００２５】
【課題を解決するための手段】
先に述べたように、特に動画を表示する必要のないディスプレーにおいてはフレーム周波数を低下させることはａ−ＳｉＴＦＴあるいはＣｄＳｅ系半導体様な低移動度半導体を用いたＴＦＴをドライバー回路に使用するうえで重要な方法である。しかしながら、フレーム周波数の低下によってちらつきのような目に見える画質の劣化を引き起こすことがあってはならない。
【００２６】
ところで、従来の考えでは、フレーム周波数には、交流化の周波数という意味と書換えの周波数という意味が重なっていた。仮にその両者が分離されていたとしても、書換え周波数は交流化の周波数よりも大きいのが当然であった。ここで、本文で使用する書換えという言葉について注意しておく。本文では、書換えは表示内容の変化だけを意味するのではなく、表示内容は同じであっても、あらたに外部から信号が注入されること、あるいはその機会があることを意味する。したがって、従来のＴＦＴＬＣＤにおいて、あるフレームで点灯状態であった画素が、次のフレームでも点灯状態を維持することも、そのために選択線にパルスが印加されると同時にデータ線に信号が送られるので、書き換えられたと表現することとする。
【００２７】
さて、フレーム周波数は視覚的な問題から１０Ｈｚ以下とすることはできないことは先に述べた。本発明では、交流化と書換えを明確に区別し、両者を独立に制御することによって、先のような問題点を解決しようとするのである。これらの要素が分離された場合には、視覚に影響を及ぼすのは交流化周波数であって、書換えの周波数ではないことは明らかであろう。例えば、セグメント方式のＬＣＤでは、実質的に書換えという動作は交流化の動作とは全く別のものである。実際、電卓のＬＣＤの書換えの周波数は極めて遅い。しかしながら、交流化の周波数は３０Ｈｚ程度である。電池の消耗等によってＬＣＤの表示がちらつくのは、交流化周波数の低下によるものであって、書換えの周期が落ちたからではない。
【００２８】
本発明においても、ちらつきを防止するためには交流化の周波数は１０Ｈｚ以上としなければならない。しかしながら、書換えの周波数は１Ｈｚあるいはそれ以下とすることを必要とする。
【００２９】
例えば、書換えを１Ｈｚとすれば、１６０×１００ドットのＬＣＤのデータ線のドライバーに送られる信号は、従来の３０分の１の１６ｋＨｚであり、ａ−ＳｉＴＦＴでも十分に駆動可能な速度である。
【００３０】
さて、このような目的を達成するためには、従来のようなＴＦＴＬＣＤ方式は極めて不適切なものである。従来のＴＦＴＬＣＤでは、１つのＴＦＴに、画素の選択と、画素への電圧の供給という２つの役割を担わせていたからである。したがって、本発明ではこの２つの役割をそれぞれのアクティブ素子に分離して担わせる。ここでは、画素の選択をおこなう素子を第１素子、第１素子の出力を受けて画素への電圧の供給をおこなう素子を第２素子とする。
【００３１】
これらの素子は、ＴＦＴや各種ダイオードのようなアクティブ素子、あるいはそれらと抵抗、コンデンサーのような受動素子によって構成される。これらの作製に際しては、ａ−Ｓｉもしくはそれと同等な条件で作製されるものが望まれ、６００℃以上の高温プロセスの採用は避けられる。
【００３２】
もっとも単純には、図１（Ａ）に示すように２つのＴＦＴを、それぞれ第１素子（Ｔｒ１）、第２素子（Ｔｒ２）としたものである。本発明では画素の書換えにかかわらず、交流化をおこなうという意味で従来のＴＦＴＬＣＤ方式にはない、電圧供給線をもうける必要がある。各配線との接続に関しては、図に示すようにＴｒ１のソース又はドレインの一方をデータ線に、ゲイト電極を選択線に接続し、ソース又はドレインの他方はＴｒ２のゲイト電極に接続する。また、Ｔｒ２のソース又はドレインの一方は電圧供給線に、ソース又はドレインの他方は画素電極にそれぞれ接続する。
【００３３】
この例についての動作を、図１（Ｂ）を参考に以下に記す。ここでは、簡単のために、交流化が２回おこなわれる間に、書換えが１回おこなわれるものとする。もちろん、交流化が１０回おこなわれる間に書換えが１回おこなわれる場合や、交流化が３０回おこなわれる間に書換えが１回おこなわれる場合も同様に拡張して考えられる。
【００３４】
この例では、最初、消灯状態であった画素が、点灯されて、つぎの書換えの際に再び、消灯されるものとする。選択線ＶＧ には、従来のようにパルスが規則的に印加される。一方、データ線にも必要な信号が印加される。データ線に印加される信号は正と負の２値、あるいは電圧状態と非電圧状態の２値とする。ここではＴｒ１ もＴｒ２ もＮＭＯＳであるとする。また、画素の対向電極の電位を０とする。
【００３５】
最初に選択線にパルスが印加されたときには、データ線の信号が正であったので、Ｔｒ１ のソース側の電位Ｖ１ は、正の値となり、従来のＴＦＴＬＣＤの場合と同様に電圧が増大して、パルスの終了によって下落し、以後、自然に放電する。この放電に要する時間は、Ｔｒ１ のＯＦＦ抵抗と、Ｔｒ２ のゲイト電極とチャネル間の容量Ｃによって決定される。例えば、ａ−ＳｉＴＦＴでは、ＯＦＦ抵抗として１０１３Ω程度であり、また、Ｃとしては１０−１３ Ｆ程度であるので、減衰定数は１秒程度である。すなわち１秒経過後に電圧は約４０％になっている。よりＣを大きくすることによって、この時間を延ばすことも可能である。
【００３６】
さて、一方、電圧供給線には選択線のパルスに同期した信号が送られるが、この電圧供給線は画素駆動の交流化という目的から、図に示すように交流パルスが送られる。ここでは、選択パルス１回につき、電圧供給線の信号極性は、正と負に２回変化する。もちろん、選択パルス１回について、より多く極性を変化させても構わない。
【００３７】
Ｔｒ２ のゲイト電極には既に正の電圧がかかっているので、Ｔｒ２ はＯＮ状態であり、電圧供給線の電圧がそのまま画素電極に印加され、画素電極の電圧Ｖ２ は、図１（Ｂ）に示すように最初、負の値をとり、その後、電圧供給線の電圧が反転するにしたがって、正の値をとる。本発明の特徴とも言えることであるが、このような２段階の動作によって、画素には、電圧供給線の電圧と実質的に同じ電圧が供給され、しかも、これは従来のように自然放電によって減少することはない。したがって、明確に白黒が判別される。
【００３８】
次に、再び、選択線にパルスが印加される。このときにはデータ線の電圧は０であるので、Ｃに蓄えられていた電荷は放電し、Ｖ１ は０となる。これによって、Ｔｒ２ もＯＦＦ状態となり、画素への電圧の供給はストップする。
【００３９】
従来であれば、交流化の周期は書換えの周期と同じかもしくは長かったために、選択線に点線で示すようなパルスを印加しなければならなかった。しかしながら、本発明によって、そのパルスは不要となり、動作信号は２分の１となる。
【００４０】
本発明の効果をさらに考えてみれば、例えば、図１と同様な手法によって、１秒に１回書換えをするとすれば、これは従来の速度の３０分の１である。ということは、選択線に印加されるパルスもデータ線の信号も３０倍長くできる。例えば、選択線のパルスであれば、従来は２００行のマトリクスでは１００μｓｅｃ程度であったが、本発明ではその３０倍の３ｍｓｅｃとできる。このことは、ＴＦＴの動作が遅くとも、確実に応答して必要な電圧を充電・供給できることを意味している。従来では、ａ−ＳｉＴＦＴの動作が困難な短時間での応答であったので、各ＴＦＴの特性のばらつきによって、充電の十分な画素とそうでない画素が生じ、画質の悪化につながった。
【００４１】
本発明では、すでに２段のＴＦＴの動作によって、半アナログ的な電圧が画素に印加されることはないが、さらに、このような特徴によって、ＴＦＴの不良を減らし、歩留りの向上に寄与する。
【００４２】
この説明ではＴＦＴとしては、ａ−ＳｉＴＦＴを用いることが望ましい。そして、どちらにもＮＭＯＳのａ−ＳｉＴＦＴを用いてもよいが、Ｔｒ１ にはエンハンスメント型のＴＦＴを、Ｔｒ２ にはデプレッション型のＴＦＴを用いてもよい。ａ−ＳｉＴＦＴを用いるにあたっては、ＰＭＯＳは動作速度が著しく遅いので目的に適さない。しかしながら、アモルファスシリコンとポリシリコンの中間的な状態のシリコン半導体ではホールの移動度もかなり大きいので、ＰＭＯＳが使用できる。その場合には周辺回路もＣＭＯＳとすることができる。
【００４３】
本発明の装置の全体的な構成の例を図４に示す。このＬＣＤのドット数は、例えば３２０×４８０（通常のラップトップ型コンピュータの画面の半分）とする。しかしながら、画面は大きくは上下左右に４分割され、それぞれ、ＬＣＤマトリクス（４０６）の横に配置された４つの選択線および電圧供給線のドライバー（４０１）によって駆動される。さらに、４つに分割された画面はそれぞれさらに半分に分割され、上下に設けられたデータ線のドライバー（４０２）によって駆動される。各ドライバーは、ワイヤボンディング端子（４０３）から、ワイヤボンディング法によって接続された配線（４０５）によって外部の回路と接続される。
【００４４】
例えば、左下の画面に注目すれば、ここにある画素は全体の８分の１の、１９２００である。もし、１秒間に１回だけ書き換えるという動作をおこなうのであれば、データ線のドライバー４０２に配線４０５から送られる信号の周波数は、１９．２ｋＨｚである。また、選択線および電圧供給線に送られる信号は、電圧供給線には最低でも１つの行について３０Ｈｚの信号が送られる必要があり、行数は２４０行の半分の１２０行（他の１２０行は反対側のドライバーが受け持つ）なので、３．６ｋＨｚの信号が送られる。いずれも、周波数としては極めて小さいものであって、ドライバーをａ−ＳｉＴＦＴで構成したとしてもほとんど問題とならない。
【００４５】
さらに、このようにドライバー回路をマトリクスと同時に形成した場合には、そのためによる歩留りの低下はほとんど無視できる。
本発明ではＴｒ２ のゲイト電極とチャネル間の容量Ｃが特に問題となる。先に述べたように、Ｖ１ の電位を維持するにあたって、Ｔｒ１ のＯＦＦ抵抗とＣがそのパラメータとなる。ＴＦＴのＯＦＦ抵抗はチャネルの厚さや幅を変更することによってある程度可変である。しかし、１０１３Ω以上の高抵抗を達成することは難しい。一方、Ｃは、Ｔｒ２ のゲイト電極のサイズによって決定される。例えば、１０×１００μｍ２ のゲイト電極で、絶縁膜の厚さが１００ｎｍであれば、Ｃは１０−１３ 〜１０−１２ Ｆである。絶縁膜として誘電率の高い窒化珪素を用いればＣは大きくなる。
【００４６】
Ｔｒ２ のゲイト電極に１０×１００μｍもの面積を使用することは開口率の低下につながり望ましくない。実際、これ以上、大きな面積をＴＦＴのために割くことは賢明ではない。そこで、この矛盾を解決するには、電圧供給線に、Ｔｒ１ のソース電極・配線を重ねるとよい。このようにすると、開口率を落とさずに大きな容量を得ることができる。その際には、層間絶縁物に誘電率の大きな材料を使用することも方法の１つである。
【００４７】
このように、Ｔｒ１ に大きなＣを接続するので、Ｔｒ１ のＯＮ／ＯＦＦの動作速度の低下を懸念する人がいるかもしれない。しかしながら、本発明では、各データ線の信号も選択線のパルスの従来よりかなり長く、例えば、３０倍の長い間持続する。一方、従来のＴＦＴＬＣＤでは、負荷である画素電極の容量は１０−１３ Ｆ程度であった。本発明の場合には、従来と同程度もしくは１桁程度大きな負荷容量が要求されるが、応答速度が１０分の１以下に低下しているので、全く問題はないばかりか、従来よりも余裕をもって応答・動作することができる場合もある。
【００４８】
本発明によって、表示の書換え（維持も含む）をおこなう場合には、交流化のタイミングにあわせて適当な行数ごとにおこなう方法がある。例えば図５に示すような方法である。例えば、１００行のマトリクスとしよう。そして、第１行と第２１行と第４１行と第６１行と第８１行の５つの行の電圧供給線は同期して同じ信号を印加されるものとする。同様に、第２行と第２２行と第４２行と第６２行と第８２行の５つの行、および他の行もそれぞれ組を作り、それぞれ同期して動作するものとする。
【００４９】
最初の交流化のとき（図５（Ａ））には、第１行から第２０行までの画素の書換えが行われるものとしよう。このとき、第１行の画素には選択線にパルスと電圧供給線には正の電圧が印加される。一方、第２１行やその他の第１行に同期して動く他の画素についても電圧供給線には電圧が印加されるが、選択線にはパルスは印加されない。したがって、このときには５つの組となって動作する行のうち、第１行しか書換えはおこなわれない。他の組についても同様で、結局、このときには第１行から第２０行までだけが書換えられる。
【００５０】
次に、第２１行には選択線にパルスと同時に電圧供給線には負の電圧が印加されたとしよう。しかし、このときには同期して動作する第１行やその他の行には選択線にパルスは印加されない。電圧供給線には第２１行と同様に電圧が印加される。他の行の組についても同様で、図５（Ｂ）に示すように、第２１行から第４０行までだけが書き換えられる。
【００５１】
以後、同様な操作を繰り返す。図５（Ｃ）では第４１行から第６０行までが書き換えられるが、このときには電圧供給線には正の電圧が印加される。図５（Ｄ）では第６１行から第８０行までが書き換えられるが、このときには電圧供給線には負の電圧が印加される。図５（Ｅ）では第８１行から第１００行までが書き換えられるが、このときには電圧供給線には正の電圧が印加される。
【００５２】
このようにして、図５（Ｆ）では、再び第１行から第２０行までが書き換えられることとなる。このとき、電圧供給線に印加される電圧は負である。図５（Ａ）から（Ｅ）までの間に、各画素は１回書き換えられたのであるが、画素の電圧は正、負、正、負、正というように５回変化している。このことこそ、まさに本発明の特徴となるべきことである。すなわち、交流化の周期よりも書換えの周期の方が長い。特に本発明ではこの周期の比率を３０倍やそれ以上とすることによってドライバー回路の負担を著しく減少させるのである。
【００５３】
さて、本発明では、ＬＣＤ駆動のための電力も削減できる。従来のＴＦＴＬＣＤあるいはＳＴＮＬＣＤでは、各データ線に出力される信号の周波数は、（行数×３０）Ｈｚであった。しかし、本発明では、例えば書換えを１秒間に１回だけおこなうとすると（行数×１）Ｈｚである。
【００５４】
一方、従来のＬＣＤでは各選択線に出力される信号の周波数は３０Ｈｚであるのに対し、本発明では１Ｈｚである。しかしながら、本発明では電圧供給線に３０Ｈｚの信号が出力されるので、この点では、従来とほとんど互角である。
【００５５】
結局、データ線の信号を減らすことによる消費電力の低減が計れる。また、従来のＳＴＮＬＣＤでは、ダイナミックモードでの動作であるので画面を見やすくするためにバックライトによって画面を照らし出す必要があったが、本発明ではスタティックッモードでの動作であるので、バックライトがなくとも良好な視認性を得ることができる。
【００５６】
本発明を実施せんとすれば、公知の薄膜半導体作製技術を援用すればよい。その詳細についてはいちいち述べないが、以下に実施例を示し、説明する。
【００５７】
【実施例】
図６に本発明を実施する為の画素の駆動回路例およびその作製方法を示す。これは画素の回路を上からみたときの様子を示している。本実施例の回路は３重金属配線の逆スタガー型２重ＴＦＴを有している。このような回路を作製するには以下のようにすればよい。
【００５８】
まず、適当な基板上にアルミニウム等の金属材料でできた選択線（Ｔｒ１ のゲイト電極・配線となる）６０１をパターニングする（マスク１）。このとき、選択線の表面に陽極酸化法等の方法によって、絶縁性のよい金属酸化物膜を形成しておくと、後のプロセスで不良が発生する確率が小さくなる。そして、ゲイト絶縁膜および層間絶縁物として機能する第１絶縁物層を成膜する。次に、ＣＶＤ法等によってアモルファスシリコンあるいはポリシリコン膜を形成し、それをパターニングする（マスク２）。次に、マスク１を用いて、窒化珪素膜等のエッチングストッパーを選択線に重なるように形成する。あるいは、基板の裏面から光を照射して、セルフアライン的にこのエッチングストッパーを、選択線に重なるようにパターニングしてもよい。
【００５９】
次に、不純物ドープされた半導体膜を形成・パターニングする（マスク３）。このようにして、第１のＴＦＴの半導体領域６０２を作製する。図６（Ａ）にその様子を示す。
【００６０】
次に、データ線６０３を金属材料で形成する。データ線は第１のＴＦＴのソース又はドレインの一方に接続するように形成される（マスク４）。また、同時に同じ材料で第１のＴＦＴのソース又はドレインの他方と接続する電極から延びる配線６０４を形成する。このとき、この金属配線６０４がこのような複雑な計上を呈しているのは、後に電圧供給線と重なるようにするためである。その様子を図６（Ｂ）に示す。
【００６１】
さらに、第１のＴＦＴを作製した場合と同じように、第２の絶縁膜（第２のＴＦＴのゲイト絶縁膜となる）を形成し、第２のＴＦＴの活性化半導体膜をパターニングし（マスク５）、次に、マスク４を用いて、エッチングストッパーを形成し、不純物ドープされた半導体膜を形成・パターニングする（マスク６）。このようにして第２のＴＦＴの半導体領域６０５を形成する。さらに、金属材料で電圧供給線６０６を形成し（マスク７）、第２のＴＦＴのソースまたはドレインの一方とコンタクトを形成する。このようにして、図６（Ｃ）に示されるような回路を得る。最後に、図６（Ｄ）に示すように、透明導電膜６０７をパターニングして（マスク８）回路が完成する。
【００６２】
以上の工程では、全部で８枚のマスクを必要とし、また、マスクプロセスは１０回必要である。マスクプロセスを積極的に減らす為にはセルフアラインプロセスの導入が望ましい。また、エッチングストッパーを用いないでＴＦＴを形成する為には、最初にソース、ドレイン領域となる不純物半導体をパターニングして形成し、その後、活性化半導体膜を形成してもよい。
【００６３】
この回路では、電圧供給線と第２のＴＦＴのゲイト電極配線は意図的に重なるように設計されている。これは、この両者の容量（図１（Ａ）のＣに相当）を大きくして、第２のＴＦＴのゲイト電極に蓄積されている電荷の保持時間を長くし、書換えの回数を減らすことを意図したからである。
【００６４】
【発明の効果】
本発明によって、見やすさに関してはＴＦＴＬＣＤ等のアクティブマトリクス方式と同等であり、かつ、価格的にはＳＴＮＬＣＤ方式に対抗できるＬＣＤを提供することができる。
【００６５】
本発明の目的は、動画を表示する必要のない表示装置に用いるＬＣＤを提供することにある。例えば、電気機器の付属品として、機器の操作の方法や機器の動作状態を表示する用途に使用するもの等である。従来、このような用途は極めて限られており、マーケットは小さかった。従来は読出専用ディスプレーには、セグメント方式のＬＣＤやＳＥＴＮＬＣＤが用いられた。
【００６６】
しかしながら、セグメント方式では表示容量に限りがあった。また、ＳＴＮＬＣＤではドライバーＩＣを装着する必要があった。現在、このようなＩＣを実装する技術としてはＴＡＢ方式が一般に用いられているが、画素が小さくなることによって、ＴＡＢ方式を採用することは技術的に難しくなる。一般に、画素の一辺が１００μｍ以下となるとＴＡＢ方式は使用できない。
【００６７】
本発明ではドライバーＩＣも一体化して形成されるためこのような問題はない。しかしながら、従来のａ−ＳｉＴＦＴＬＣＤでは、その動作方法の困難から、ドライバーＩＣをａ−ＳｉＴＦＴで構成することは困難であった。本発明はこの点を見事に解決した。
【００６８】
本発明によって、読出専用ＬＣＤの全く新しい用途が期待される。例えば、本発明では外付けのＩＣを必要としないため、極めて小型化が可能である。したがって、カード型の表示装置に使用できる。例えば、カード型のポケットベルや各種クレジットカードの表示装置等に使用できる。このような用途は期待されることはあっても、適切な表示装置、ＬＣＤがなかったため実用できなかったものである。現在はこのような目的の市場規模は小さいが、莫大な潜在需要があるものと期待され、大きなマーケットに成長することが期待される。
【００６９】
本発明では、ＴＦＴの材料としては６００℃以下の低温で作製される材料を用いることが望ましい。実施例ではａ−ＳｉＴＦＴを取り上げたが、ＣｄＳやＣｄＳｅ等の化合物半導体であっても特に問題はない。
【図面の簡単な説明】
【図１】本発明のＴＦＴＬＣＤの画素の回路例とその動作例を示す。
【図２】従来のＴＦＴＬＣＤの画素の回路例とその動作例を示す。
【図３】各種ＬＣＤの画素数とコストの関係の概略を示す。
【図４】本発明のＴＦＴＬＣＤのパネルの構成例を示す。
【図５】本発明のＴＦＴＬＣＤの表示方法の例を示す。
【図６】本発明のＴＦＴＬＣＤの画素の回路例およびその作製方法の例を示す。
【符号の説明】
４０１・・・・選択線・電圧供給線ドライバー回路
４０２・・・・データ線ドライバー回路
４０３・・・・ボンディングパット
４０５・・・・ボンディングワイヤー
４０６・・・・マトリクス領域
【発明の属する技術分野】
本発明は液晶表示装置もしくは類似の表示装置に関する。本発明は、特にアクティブマトリクス方式の表示装置およびその表示方法ならびにその作製方法に関する。本発明の目的の１つは白黒表示のディスプレーであって、階調表示のような高度な動作や高速動作が要求されないかわりに、見やすさと低価格が要求されるディスプレーに関する。特にこのような機能を備えるディスプレーは、各種のインフォメーションディスプレーのような読出専用の表示装置に使用されるものである。
【０００２】
【従来の技術】
近年の各種ＯＡ機器の小型化、省電力化に伴い、ディスプレー装置も、従来の陰極線管（ＣＲＴ）から、液晶ディスプレー（ＬＣＤ）やプラズマディスプレーのようなフラットパネルディスプレー（ＦＰＤ）に置き換えられつつある。特にＬＣＤは電力消費量が小さいため携帯型の機器に用いられることとなった。
【０００３】
しかしながら、ＬＣＤにはまだ、解決すべき問題が多くある。現在、多く使用されているＬＣＤは単純マトリクス型ＬＣＤと呼ばれるもので、液晶材料の名前を取って、ＳＴＮＬＣＤと称されることがある。ＳＴＮＬＣＤは作製が簡単であるので、コストが低く、広く普及している。
【０００４】
しかし、液晶材料としてのＳＴＮは、その材料本来の特徴である応答速度が極めて遅く、高速で動く物体の表示をおこなった場合には、物体に追従できず、表示できないという問題がある。
【０００５】
また、動作の方式から、１フレーム（通常は１０〜３０ｍｓｅｃ）に１つの画素が点灯している時間は、数１０μｓｅｃから、数ｍｓｅｃである。これはマトリクスの行数に反比例し、２００行のマトリクスでは、１フレーム３０ｍｓｅｃとして、約１５０μｓｅｃしか点灯しない。このため、画面のコントラストは低く、また、画面を斜めから見たときに非常に見づらいという欠点を有している。さらに、画面の一部に非常に明るい、あるいは暗い部分があると、その周囲にまで影響がでてしまう現象（クロストーク）が生じる。
【０００６】
一方、近年では各画素にアクティブ素子を有し、これによって画素のスイッチングをおこなわせるという方式を有するＬＣＤも提案され、市販されている。これらはアクティブマトリクス型ＬＣＤと総称されるが、アクティブ素子の種類によって、ＴＦＴＬＣＤやＭＩＭＬＣＤと呼ばれる。ＴＦＴとは、薄膜トランジスタのことであり、ＭＩＭとは、金属／絶縁体／金属という構造を有するダイオードのことである。
【０００７】
これらのＬＣＤでは、１フレームの間に画素の点灯する時間は、１フレームにほぼ等しいためコントラストが高く、また視野角も広い。しかしながら、技術的な問題からその製造歩留りが低く、コストや販売価格が高く、現在のところ、高級なコンピュータのディスプレー程度にしか実用化されていない。
【０００８】
また、現在のＬＣＤの需要は、主として携帯型のコンピュータに使用されている程度であるが、今後は、より広範囲な応用が期待されている。例えば、コードレス電話、携帯電話に付属したディスプレー、あるいは携帯型の電子辞書等のインフォメーションディスプレーという用途がある。そのような場合には、見やすさと低価格が要求され、さらには省電力も要求される。しかしながら、従来のＬＣＤはその点で満足できるものではなかった。
【０００９】
例えば、ＳＴＮＬＣＤはコストが低いのであるが、上記のような問題点から見にくいものであった。また、ＴＦＴＬＣＤには、大きく分けてアモルファスシリコンを使用したＴＦＴを用いるＴＦＴＬＣＤ（以下、ａ−ＳｉＴＦＴＬＣＤという）とポリシリコンを使用したＴＦＴを用いるＴＦＴＬＣＤ（以下、ポリシリコンＴＦＴＬＣＤという）の２種類があるが、前者も後者も画像の見やすさには問題がないが、コスト的にはＳＴＮＬＣＤには太刀打ちできないものである。
【００１０】
特にａ−ＳｉＴＦＴＬＣＤを小型の読出専用ディスプレーとして使用する場合に、もっともコストを上昇させる要因の１つは駆動回路を内蔵できないため、ドライバーＩＣをＴＡＢ法等によって接続しなければならず、このＩＣの費用がコストアップの大きな部分を占めるようになる。
【００１１】
図３には、ＬＣＤの画素数（ドット数）と、コストの関係を示してある。この関係は概念的なものであり、半定量的なものである。ＳＴＮＬＣＤのような単純マトリクス方式では、マトリクスの作製自体は比較的容易であり、小規模マトリクスのコストの大部分はドライバーＩＣによって占められる。すなわち、ドライバーＩＣの数はマトリクスの端子数に比例するのに対し、ドット数は端子数の２乗に比例し、結局、ドライバーＩＣの価格はドット数の平方根に比例し、小規模マトリクスではＩＣの価格によってコストが支配される。図の単純マトリクス：ＴＡＢにその様子を示す。
【００１２】
ａ−ＳｉＴＦＴＬＣＤでは、マトリクスの作製が複雑で自体の歩留りが低く、単純マトリクスに比べて全体的に上方にシフトする。図のａ−ＳｉＴＦＴ：ＴＡＢにその様子を示す。ａ−ＳｉＴＦＴＬＣＤでは小規模マトリクスと大規模マトリクスでその価格に占める要素が異なる。小規模マトリクスではＳＴＮＬＣＤと同様にドライバーＩＣの価格がコストの大きな部分を占める。一方、大規模マトリクスでは、マトリクスの歩留り低下によるコストが大きな要素となる。
【００１３】
ポリシリコンＴＦＴＬＣＤでは、ドライバーＩＣは、ポリシリコンによってマトリクス作製と同時に作製できるのでＩＣを装着する必要はなく、したがって、ドライバーＩＣはコストの要因には入らない。特にドライバーＩＣの装着は技術的にも問題があり、小型化を思考する目的は本来適さないものである。したがって、ポリシリコンＴＦＴＬＣＤは、小型化が可能であることも特徴とする。しかしながら、ポリシリコンＴＦＴＬＣＤはａ−ＳｉＴＦＴＬＣＤ以上にマトリクス自体の作製が難しく、ドット数が増加するにしたがって、コストは著しく増加する。しかしながら、小規模マトリクスではドライバーＩＣのコスト要因がないため、図の完全ポリシリコンＴＦＴにその様子を示すように、ａ−ＳｉＴＦＴＬＣＤと競合できるコストとなっている。
【００１４】
さて、ａ−ＳｉＴＦＴＬＣＤでも、ドライバーをａ−Ｓｉで構成できれば図の点線（完全ａ−ＳｉＴＦＴ）に示すように、ＳＴＮＬＣＤと競合できる。しかしながら、従来のＴＦＴＬＣＤ方式ではそれは不可能であった。すなわち、例えば、１６０×１００の比較的小規模なマトリクスを考えた場合に、通常の動作ではフレーム周波数が３０Ｈｚであるので、特にデータ線のドライバーには、４８０ｋＨｚの信号が入力される。しかしながら、ａ−ＳｉＴＦＴでは、このような高速動作に追随できない。同様なことは、カドミウム・セレニウム（ＣｄＳｅ）系の半導体等の化合物半導体においてもなりたつ。これらの半導体材料がアクティブ素子として積極的に用いられない背景には、その毒性や資源的な問題もあるが、その応答速度が低いということも重大な問題となっている。
【００１５】
この困難を避けるにはフレーム周波数を低下させればよい。特に、動画を表示する必要のない場合にはフレーム周波数の低下は何ら問題がないように思えるのであるが、現在のＴＦＴＬＣＤの技術的な問題から、フレーム走査の様子が目に見え、画面が極めて見にくくなる。
【００１６】
従来の液晶材料としてＴＮ液晶を用いたＴＦＴＬＣＤの画素回路とその動作例を図２に示す。ＴＦＴのゲイト電極は選択線（ゲイト線ともいう）に、また、ドレインはデータ線（ドレイン線ともいう）に接続され、ソースは画素電極に接続されている。そして、画素電極の対向電極は共通電極として通常は一定の電圧に保たれている。一般には接地されている。
【００１７】
図２（Ｂ）に示すように、選択線には、周期的にパルスを印加し、また、データ線には画素の情報を電圧信号として印加する。選択線のパルスの周期は、通常の動作では１フレームの周期であり、典型的には１０〜３０ｍｓｅｃである。また、パルスの幅は、周期をマトリクスの行数で割ったもの程度、もしくはそれ以下であり、例えばインフォメーションディスプレー等に使用されるような比較的小型の１００行のマトリクスでは１００〜３００μｓｅｃである。
【００１８】
また、データ線の信号は、画素を点灯状態するときには電圧状態とし、消灯状態とするときは非電圧状態とする。また、電圧状態の極性は周期的に入れ換えられる。これは、ＴＮ液晶材料に長時間にわたって、直流をかけた場合には、電気分解を起こして劣化してしまうからである。この動作を交流化という。
【００１９】
さて、このような信号の印加されたＴＦＴのソース側の信号はＶ１ に示すようになる。最初に選択線のパルスの印加によって、ＴＦＴはＯＮ状態となって、ソースの電圧はドレインの電圧と同じになろうと上昇する。しかし、パルスが切れると同時に、ＴＦＴのゲイト電極とソース領域の間の寄生容量のためにΔＶだけ電圧の効果がある。その後は、ＴＦＴはＯＦＦ状態になるので、画素電極は電気的に浮いた状態となり、ＴＦＴのリーク電流によって次第に電圧は低下する。
【００２０】
次に、再び、選択線にパルスが印加され、ＴＦＴがＯＮ状態となるとソースの電圧は、今度は負のドレイン電圧に近づく。その後、パルスが切れるとともに、やはり寄生容量の影響でΔＶだけ電圧が負にシフトし、リーク電流によって電圧は減衰する。最後の選択線のパルスが印加されたときにはドレインの電圧は０であるので、画素電極に蓄えられていた電荷が放出され、Ｖ１ は０となる。
【００２１】
もし、フレーム周波数を低下させると、このような電圧の変動がフレーム周波数で目に見えるようになる。フレーム周波数の低下は１０Ｈｚが限度である。
【００２２】
もう１つの解決方法は、ドライバーＩＣだけをポリシリコンで作製しようとするものであるが、ガラス基板の種類を限定しないためには、通常行われるような高温でのアニールができないため、レーザーアニール等の高度な技術を採用しなければならない。しかしながら、レーザーアニールはまだ、その技術が確立していない上、量産性に劣る方法である。
【００２３】
【発明が解決しようとする課題】
本発明は、特に動画を表示する必要のない表示装置において、コストの面で単純マトリクス方式に対抗でき、アクティブマトリクス方式と同等な画質を実現できる新しいアクティブマトリクス方式と、その表示装置を提供するものである。
【００２４】
特に本発明は、画素マトリクスと周辺のドライバー回路をａ−ＳｉＴＦＴあるいはそれと同様な比較的低温で作製できるＴＦＴで同時に形成することによってドライバーＩＣを不要とし、歩留りの向上と低コスト化を実現せんとするものである。
【００２５】
【課題を解決するための手段】
先に述べたように、特に動画を表示する必要のないディスプレーにおいてはフレーム周波数を低下させることはａ−ＳｉＴＦＴあるいはＣｄＳｅ系半導体様な低移動度半導体を用いたＴＦＴをドライバー回路に使用するうえで重要な方法である。しかしながら、フレーム周波数の低下によってちらつきのような目に見える画質の劣化を引き起こすことがあってはならない。
【００２６】
ところで、従来の考えでは、フレーム周波数には、交流化の周波数という意味と書換えの周波数という意味が重なっていた。仮にその両者が分離されていたとしても、書換え周波数は交流化の周波数よりも大きいのが当然であった。ここで、本文で使用する書換えという言葉について注意しておく。本文では、書換えは表示内容の変化だけを意味するのではなく、表示内容は同じであっても、あらたに外部から信号が注入されること、あるいはその機会があることを意味する。したがって、従来のＴＦＴＬＣＤにおいて、あるフレームで点灯状態であった画素が、次のフレームでも点灯状態を維持することも、そのために選択線にパルスが印加されると同時にデータ線に信号が送られるので、書き換えられたと表現することとする。
【００２７】
さて、フレーム周波数は視覚的な問題から１０Ｈｚ以下とすることはできないことは先に述べた。本発明では、交流化と書換えを明確に区別し、両者を独立に制御することによって、先のような問題点を解決しようとするのである。これらの要素が分離された場合には、視覚に影響を及ぼすのは交流化周波数であって、書換えの周波数ではないことは明らかであろう。例えば、セグメント方式のＬＣＤでは、実質的に書換えという動作は交流化の動作とは全く別のものである。実際、電卓のＬＣＤの書換えの周波数は極めて遅い。しかしながら、交流化の周波数は３０Ｈｚ程度である。電池の消耗等によってＬＣＤの表示がちらつくのは、交流化周波数の低下によるものであって、書換えの周期が落ちたからではない。
【００２８】
本発明においても、ちらつきを防止するためには交流化の周波数は１０Ｈｚ以上としなければならない。しかしながら、書換えの周波数は１Ｈｚあるいはそれ以下とすることを必要とする。
【００２９】
例えば、書換えを１Ｈｚとすれば、１６０×１００ドットのＬＣＤのデータ線のドライバーに送られる信号は、従来の３０分の１の１６ｋＨｚであり、ａ−ＳｉＴＦＴでも十分に駆動可能な速度である。
【００３０】
さて、このような目的を達成するためには、従来のようなＴＦＴＬＣＤ方式は極めて不適切なものである。従来のＴＦＴＬＣＤでは、１つのＴＦＴに、画素の選択と、画素への電圧の供給という２つの役割を担わせていたからである。したがって、本発明ではこの２つの役割をそれぞれのアクティブ素子に分離して担わせる。ここでは、画素の選択をおこなう素子を第１素子、第１素子の出力を受けて画素への電圧の供給をおこなう素子を第２素子とする。
【００３１】
これらの素子は、ＴＦＴや各種ダイオードのようなアクティブ素子、あるいはそれらと抵抗、コンデンサーのような受動素子によって構成される。これらの作製に際しては、ａ−Ｓｉもしくはそれと同等な条件で作製されるものが望まれ、６００℃以上の高温プロセスの採用は避けられる。
【００３２】
もっとも単純には、図１（Ａ）に示すように２つのＴＦＴを、それぞれ第１素子（Ｔｒ１）、第２素子（Ｔｒ２）としたものである。本発明では画素の書換えにかかわらず、交流化をおこなうという意味で従来のＴＦＴＬＣＤ方式にはない、電圧供給線をもうける必要がある。各配線との接続に関しては、図に示すようにＴｒ１のソース又はドレインの一方をデータ線に、ゲイト電極を選択線に接続し、ソース又はドレインの他方はＴｒ２のゲイト電極に接続する。また、Ｔｒ２のソース又はドレインの一方は電圧供給線に、ソース又はドレインの他方は画素電極にそれぞれ接続する。
【００３３】
この例についての動作を、図１（Ｂ）を参考に以下に記す。ここでは、簡単のために、交流化が２回おこなわれる間に、書換えが１回おこなわれるものとする。もちろん、交流化が１０回おこなわれる間に書換えが１回おこなわれる場合や、交流化が３０回おこなわれる間に書換えが１回おこなわれる場合も同様に拡張して考えられる。
【００３４】
この例では、最初、消灯状態であった画素が、点灯されて、つぎの書換えの際に再び、消灯されるものとする。選択線ＶＧ には、従来のようにパルスが規則的に印加される。一方、データ線にも必要な信号が印加される。データ線に印加される信号は正と負の２値、あるいは電圧状態と非電圧状態の２値とする。ここではＴｒ１ もＴｒ２ もＮＭＯＳであるとする。また、画素の対向電極の電位を０とする。
【００３５】
最初に選択線にパルスが印加されたときには、データ線の信号が正であったので、Ｔｒ１ のソース側の電位Ｖ１ は、正の値となり、従来のＴＦＴＬＣＤの場合と同様に電圧が増大して、パルスの終了によって下落し、以後、自然に放電する。この放電に要する時間は、Ｔｒ１ のＯＦＦ抵抗と、Ｔｒ２ のゲイト電極とチャネル間の容量Ｃによって決定される。例えば、ａ−ＳｉＴＦＴでは、ＯＦＦ抵抗として１０１３Ω程度であり、また、Ｃとしては１０−１３ Ｆ程度であるので、減衰定数は１秒程度である。すなわち１秒経過後に電圧は約４０％になっている。よりＣを大きくすることによって、この時間を延ばすことも可能である。
【００３６】
さて、一方、電圧供給線には選択線のパルスに同期した信号が送られるが、この電圧供給線は画素駆動の交流化という目的から、図に示すように交流パルスが送られる。ここでは、選択パルス１回につき、電圧供給線の信号極性は、正と負に２回変化する。もちろん、選択パルス１回について、より多く極性を変化させても構わない。
【００３７】
Ｔｒ２ のゲイト電極には既に正の電圧がかかっているので、Ｔｒ２ はＯＮ状態であり、電圧供給線の電圧がそのまま画素電極に印加され、画素電極の電圧Ｖ２ は、図１（Ｂ）に示すように最初、負の値をとり、その後、電圧供給線の電圧が反転するにしたがって、正の値をとる。本発明の特徴とも言えることであるが、このような２段階の動作によって、画素には、電圧供給線の電圧と実質的に同じ電圧が供給され、しかも、これは従来のように自然放電によって減少することはない。したがって、明確に白黒が判別される。
【００３８】
次に、再び、選択線にパルスが印加される。このときにはデータ線の電圧は０であるので、Ｃに蓄えられていた電荷は放電し、Ｖ１ は０となる。これによって、Ｔｒ２ もＯＦＦ状態となり、画素への電圧の供給はストップする。
【００３９】
従来であれば、交流化の周期は書換えの周期と同じかもしくは長かったために、選択線に点線で示すようなパルスを印加しなければならなかった。しかしながら、本発明によって、そのパルスは不要となり、動作信号は２分の１となる。
【００４０】
本発明の効果をさらに考えてみれば、例えば、図１と同様な手法によって、１秒に１回書換えをするとすれば、これは従来の速度の３０分の１である。ということは、選択線に印加されるパルスもデータ線の信号も３０倍長くできる。例えば、選択線のパルスであれば、従来は２００行のマトリクスでは１００μｓｅｃ程度であったが、本発明ではその３０倍の３ｍｓｅｃとできる。このことは、ＴＦＴの動作が遅くとも、確実に応答して必要な電圧を充電・供給できることを意味している。従来では、ａ−ＳｉＴＦＴの動作が困難な短時間での応答であったので、各ＴＦＴの特性のばらつきによって、充電の十分な画素とそうでない画素が生じ、画質の悪化につながった。
【００４１】
本発明では、すでに２段のＴＦＴの動作によって、半アナログ的な電圧が画素に印加されることはないが、さらに、このような特徴によって、ＴＦＴの不良を減らし、歩留りの向上に寄与する。
【００４２】
この説明ではＴＦＴとしては、ａ−ＳｉＴＦＴを用いることが望ましい。そして、どちらにもＮＭＯＳのａ−ＳｉＴＦＴを用いてもよいが、Ｔｒ１ にはエンハンスメント型のＴＦＴを、Ｔｒ２ にはデプレッション型のＴＦＴを用いてもよい。ａ−ＳｉＴＦＴを用いるにあたっては、ＰＭＯＳは動作速度が著しく遅いので目的に適さない。しかしながら、アモルファスシリコンとポリシリコンの中間的な状態のシリコン半導体ではホールの移動度もかなり大きいので、ＰＭＯＳが使用できる。その場合には周辺回路もＣＭＯＳとすることができる。
【００４３】
本発明の装置の全体的な構成の例を図４に示す。このＬＣＤのドット数は、例えば３２０×４８０（通常のラップトップ型コンピュータの画面の半分）とする。しかしながら、画面は大きくは上下左右に４分割され、それぞれ、ＬＣＤマトリクス（４０６）の横に配置された４つの選択線および電圧供給線のドライバー（４０１）によって駆動される。さらに、４つに分割された画面はそれぞれさらに半分に分割され、上下に設けられたデータ線のドライバー（４０２）によって駆動される。各ドライバーは、ワイヤボンディング端子（４０３）から、ワイヤボンディング法によって接続された配線（４０５）によって外部の回路と接続される。
【００４４】
例えば、左下の画面に注目すれば、ここにある画素は全体の８分の１の、１９２００である。もし、１秒間に１回だけ書き換えるという動作をおこなうのであれば、データ線のドライバー４０２に配線４０５から送られる信号の周波数は、１９．２ｋＨｚである。また、選択線および電圧供給線に送られる信号は、電圧供給線には最低でも１つの行について３０Ｈｚの信号が送られる必要があり、行数は２４０行の半分の１２０行（他の１２０行は反対側のドライバーが受け持つ）なので、３．６ｋＨｚの信号が送られる。いずれも、周波数としては極めて小さいものであって、ドライバーをａ−ＳｉＴＦＴで構成したとしてもほとんど問題とならない。
【００４５】
さらに、このようにドライバー回路をマトリクスと同時に形成した場合には、そのためによる歩留りの低下はほとんど無視できる。
本発明ではＴｒ２ のゲイト電極とチャネル間の容量Ｃが特に問題となる。先に述べたように、Ｖ１ の電位を維持するにあたって、Ｔｒ１ のＯＦＦ抵抗とＣがそのパラメータとなる。ＴＦＴのＯＦＦ抵抗はチャネルの厚さや幅を変更することによってある程度可変である。しかし、１０１３Ω以上の高抵抗を達成することは難しい。一方、Ｃは、Ｔｒ２ のゲイト電極のサイズによって決定される。例えば、１０×１００μｍ２ のゲイト電極で、絶縁膜の厚さが１００ｎｍであれば、Ｃは１０−１３ 〜１０−１２ Ｆである。絶縁膜として誘電率の高い窒化珪素を用いればＣは大きくなる。
【００４６】
Ｔｒ２ のゲイト電極に１０×１００μｍもの面積を使用することは開口率の低下につながり望ましくない。実際、これ以上、大きな面積をＴＦＴのために割くことは賢明ではない。そこで、この矛盾を解決するには、電圧供給線に、Ｔｒ１ のソース電極・配線を重ねるとよい。このようにすると、開口率を落とさずに大きな容量を得ることができる。その際には、層間絶縁物に誘電率の大きな材料を使用することも方法の１つである。
【００４７】
このように、Ｔｒ１ に大きなＣを接続するので、Ｔｒ１ のＯＮ／ＯＦＦの動作速度の低下を懸念する人がいるかもしれない。しかしながら、本発明では、各データ線の信号も選択線のパルスの従来よりかなり長く、例えば、３０倍の長い間持続する。一方、従来のＴＦＴＬＣＤでは、負荷である画素電極の容量は１０−１３ Ｆ程度であった。本発明の場合には、従来と同程度もしくは１桁程度大きな負荷容量が要求されるが、応答速度が１０分の１以下に低下しているので、全く問題はないばかりか、従来よりも余裕をもって応答・動作することができる場合もある。
【００４８】
本発明によって、表示の書換え（維持も含む）をおこなう場合には、交流化のタイミングにあわせて適当な行数ごとにおこなう方法がある。例えば図５に示すような方法である。例えば、１００行のマトリクスとしよう。そして、第１行と第２１行と第４１行と第６１行と第８１行の５つの行の電圧供給線は同期して同じ信号を印加されるものとする。同様に、第２行と第２２行と第４２行と第６２行と第８２行の５つの行、および他の行もそれぞれ組を作り、それぞれ同期して動作するものとする。
【００４９】
最初の交流化のとき（図５（Ａ））には、第１行から第２０行までの画素の書換えが行われるものとしよう。このとき、第１行の画素には選択線にパルスと電圧供給線には正の電圧が印加される。一方、第２１行やその他の第１行に同期して動く他の画素についても電圧供給線には電圧が印加されるが、選択線にはパルスは印加されない。したがって、このときには５つの組となって動作する行のうち、第１行しか書換えはおこなわれない。他の組についても同様で、結局、このときには第１行から第２０行までだけが書換えられる。
【００５０】
次に、第２１行には選択線にパルスと同時に電圧供給線には負の電圧が印加されたとしよう。しかし、このときには同期して動作する第１行やその他の行には選択線にパルスは印加されない。電圧供給線には第２１行と同様に電圧が印加される。他の行の組についても同様で、図５（Ｂ）に示すように、第２１行から第４０行までだけが書き換えられる。
【００５１】
以後、同様な操作を繰り返す。図５（Ｃ）では第４１行から第６０行までが書き換えられるが、このときには電圧供給線には正の電圧が印加される。図５（Ｄ）では第６１行から第８０行までが書き換えられるが、このときには電圧供給線には負の電圧が印加される。図５（Ｅ）では第８１行から第１００行までが書き換えられるが、このときには電圧供給線には正の電圧が印加される。
【００５２】
このようにして、図５（Ｆ）では、再び第１行から第２０行までが書き換えられることとなる。このとき、電圧供給線に印加される電圧は負である。図５（Ａ）から（Ｅ）までの間に、各画素は１回書き換えられたのであるが、画素の電圧は正、負、正、負、正というように５回変化している。このことこそ、まさに本発明の特徴となるべきことである。すなわち、交流化の周期よりも書換えの周期の方が長い。特に本発明ではこの周期の比率を３０倍やそれ以上とすることによってドライバー回路の負担を著しく減少させるのである。
【００５３】
さて、本発明では、ＬＣＤ駆動のための電力も削減できる。従来のＴＦＴＬＣＤあるいはＳＴＮＬＣＤでは、各データ線に出力される信号の周波数は、（行数×３０）Ｈｚであった。しかし、本発明では、例えば書換えを１秒間に１回だけおこなうとすると（行数×１）Ｈｚである。
【００５４】
一方、従来のＬＣＤでは各選択線に出力される信号の周波数は３０Ｈｚであるのに対し、本発明では１Ｈｚである。しかしながら、本発明では電圧供給線に３０Ｈｚの信号が出力されるので、この点では、従来とほとんど互角である。
【００５５】
結局、データ線の信号を減らすことによる消費電力の低減が計れる。また、従来のＳＴＮＬＣＤでは、ダイナミックモードでの動作であるので画面を見やすくするためにバックライトによって画面を照らし出す必要があったが、本発明ではスタティックッモードでの動作であるので、バックライトがなくとも良好な視認性を得ることができる。
【００５６】
本発明を実施せんとすれば、公知の薄膜半導体作製技術を援用すればよい。その詳細についてはいちいち述べないが、以下に実施例を示し、説明する。
【００５７】
【実施例】
図６に本発明を実施する為の画素の駆動回路例およびその作製方法を示す。これは画素の回路を上からみたときの様子を示している。本実施例の回路は３重金属配線の逆スタガー型２重ＴＦＴを有している。このような回路を作製するには以下のようにすればよい。
【００５８】
まず、適当な基板上にアルミニウム等の金属材料でできた選択線（Ｔｒ１ のゲイト電極・配線となる）６０１をパターニングする（マスク１）。このとき、選択線の表面に陽極酸化法等の方法によって、絶縁性のよい金属酸化物膜を形成しておくと、後のプロセスで不良が発生する確率が小さくなる。そして、ゲイト絶縁膜および層間絶縁物として機能する第１絶縁物層を成膜する。次に、ＣＶＤ法等によってアモルファスシリコンあるいはポリシリコン膜を形成し、それをパターニングする（マスク２）。次に、マスク１を用いて、窒化珪素膜等のエッチングストッパーを選択線に重なるように形成する。あるいは、基板の裏面から光を照射して、セルフアライン的にこのエッチングストッパーを、選択線に重なるようにパターニングしてもよい。
【００５９】
次に、不純物ドープされた半導体膜を形成・パターニングする（マスク３）。このようにして、第１のＴＦＴの半導体領域６０２を作製する。図６（Ａ）にその様子を示す。
【００６０】
次に、データ線６０３を金属材料で形成する。データ線は第１のＴＦＴのソース又はドレインの一方に接続するように形成される（マスク４）。また、同時に同じ材料で第１のＴＦＴのソース又はドレインの他方と接続する電極から延びる配線６０４を形成する。このとき、この金属配線６０４がこのような複雑な計上を呈しているのは、後に電圧供給線と重なるようにするためである。その様子を図６（Ｂ）に示す。
【００６１】
さらに、第１のＴＦＴを作製した場合と同じように、第２の絶縁膜（第２のＴＦＴのゲイト絶縁膜となる）を形成し、第２のＴＦＴの活性化半導体膜をパターニングし（マスク５）、次に、マスク４を用いて、エッチングストッパーを形成し、不純物ドープされた半導体膜を形成・パターニングする（マスク６）。このようにして第２のＴＦＴの半導体領域６０５を形成する。さらに、金属材料で電圧供給線６０６を形成し（マスク７）、第２のＴＦＴのソースまたはドレインの一方とコンタクトを形成する。このようにして、図６（Ｃ）に示されるような回路を得る。最後に、図６（Ｄ）に示すように、透明導電膜６０７をパターニングして（マスク８）回路が完成する。
【００６２】
以上の工程では、全部で８枚のマスクを必要とし、また、マスクプロセスは１０回必要である。マスクプロセスを積極的に減らす為にはセルフアラインプロセスの導入が望ましい。また、エッチングストッパーを用いないでＴＦＴを形成する為には、最初にソース、ドレイン領域となる不純物半導体をパターニングして形成し、その後、活性化半導体膜を形成してもよい。
【００６３】
この回路では、電圧供給線と第２のＴＦＴのゲイト電極配線は意図的に重なるように設計されている。これは、この両者の容量（図１（Ａ）のＣに相当）を大きくして、第２のＴＦＴのゲイト電極に蓄積されている電荷の保持時間を長くし、書換えの回数を減らすことを意図したからである。
【００６４】
【発明の効果】
本発明によって、見やすさに関してはＴＦＴＬＣＤ等のアクティブマトリクス方式と同等であり、かつ、価格的にはＳＴＮＬＣＤ方式に対抗できるＬＣＤを提供することができる。
【００６５】
本発明の目的は、動画を表示する必要のない表示装置に用いるＬＣＤを提供することにある。例えば、電気機器の付属品として、機器の操作の方法や機器の動作状態を表示する用途に使用するもの等である。従来、このような用途は極めて限られており、マーケットは小さかった。従来は読出専用ディスプレーには、セグメント方式のＬＣＤやＳＥＴＮＬＣＤが用いられた。
【００６６】
しかしながら、セグメント方式では表示容量に限りがあった。また、ＳＴＮＬＣＤではドライバーＩＣを装着する必要があった。現在、このようなＩＣを実装する技術としてはＴＡＢ方式が一般に用いられているが、画素が小さくなることによって、ＴＡＢ方式を採用することは技術的に難しくなる。一般に、画素の一辺が１００μｍ以下となるとＴＡＢ方式は使用できない。
【００６７】
本発明ではドライバーＩＣも一体化して形成されるためこのような問題はない。しかしながら、従来のａ−ＳｉＴＦＴＬＣＤでは、その動作方法の困難から、ドライバーＩＣをａ−ＳｉＴＦＴで構成することは困難であった。本発明はこの点を見事に解決した。
【００６８】
本発明によって、読出専用ＬＣＤの全く新しい用途が期待される。例えば、本発明では外付けのＩＣを必要としないため、極めて小型化が可能である。したがって、カード型の表示装置に使用できる。例えば、カード型のポケットベルや各種クレジットカードの表示装置等に使用できる。このような用途は期待されることはあっても、適切な表示装置、ＬＣＤがなかったため実用できなかったものである。現在はこのような目的の市場規模は小さいが、莫大な潜在需要があるものと期待され、大きなマーケットに成長することが期待される。
【００６９】
本発明では、ＴＦＴの材料としては６００℃以下の低温で作製される材料を用いることが望ましい。実施例ではａ−ＳｉＴＦＴを取り上げたが、ＣｄＳやＣｄＳｅ等の化合物半導体であっても特に問題はない。
【図面の簡単な説明】
【図１】本発明のＴＦＴＬＣＤの画素の回路例とその動作例を示す。
【図２】従来のＴＦＴＬＣＤの画素の回路例とその動作例を示す。
【図３】各種ＬＣＤの画素数とコストの関係の概略を示す。
【図４】本発明のＴＦＴＬＣＤのパネルの構成例を示す。
【図５】本発明のＴＦＴＬＣＤの表示方法の例を示す。
【図６】本発明のＴＦＴＬＣＤの画素の回路例およびその作製方法の例を示す。
【符号の説明】
４０１・・・・選択線・電圧供給線ドライバー回路
４０２・・・・データ線ドライバー回路
４０３・・・・ボンディングパット
４０５・・・・ボンディングワイヤー
４０６・・・・マトリクス領域
Claims (3)
- アモルファスシリコンで形成された第１の素子と第２の素子とを有し且つ基板上に形成された画素と、前記画素と同時に前記基板上に形成され、アモルファスシリコンで形成された素子を有する駆動回路とを有する表示装置の作製方法であって、
前記基板上に選択線に接続する第１の素子のゲイト電極を形成し、
前記第１の素子のゲイト電極上に第１の素子のゲート絶縁膜を形成し、
前記第１の素子のゲート絶縁膜上に第１の素子のアモルファスシリコン膜を形成し、
前記第１の素子のアモルファスシリコン膜上に窒化珪素膜を形成し、
前記基板の裏面から光を照射して前記窒化珪素膜をパターニングし、
パターニングされた前記窒化珪素膜上に不純物ドープされた半導体膜を形成しパターニングすることにより、第１の素子のソースおよびドレインを形成し、
前記第１の素子のソースまたはドレインの一方に接続するデータ線を形成すると同時に、前記第１の素子のソースまたはドレインの他方に接続する金属配線を形成し、
前記金属配線上に第２の素子のゲート絶縁膜を形成し、
前記第２の素子のゲート絶縁膜上に第２の素子のアモルファスシリコン膜を形成し、
前記第２の素子のアモルファスシリコン膜上にエッチングストッパーを形成し、
前記エッチングストッパー上に不純物ドープされた半導体膜を形成しパターニングすることにより、前記第２の素子のソースおよびドレインを形成し、
前記第２の素子のソースまたはドレインの一方に接続する電圧供給線を形成し、
前記第２の素子のソースまたはドレインの他方に接続する画素電極を形成し、
前記金属配線は第２の素子のゲイト電極配線であり且つ前記電圧供給線と重なることを特徴とする表示装置の作製方法。 - アモルファスシリコンで形成された第１の素子と第２の素子とを有し且つ基板上に形成された画素と、前記画素と同時に前記基板上に形成され、アモルファスシリコンで形成された素子を有する駆動回路とを有する表示装置の作製方法であって、
前記基板上に選択線に接続する第１の素子のゲイト電極を形成し、
前記第１の素子のゲイト電極上に第１の素子のゲート絶縁膜を形成し、
前記第１の素子のゲート絶縁膜上に第１の素子のアモルファスシリコン膜を形成し、
前記第１の素子のアモルファスシリコン膜上にエッチングストッパーとなる膜を形成し、
前記基板の裏面から光を照射することにより前記エッチングストッパーとなる膜をパターニングして第１の素子のエッチングストッパーを形成し、
前記第１の素子のエッチングストッパー上に不純物ドープされた半導体膜を形成しパターニングすることにより第１の素子のソースおよびドレインを形成し、
前記第１の素子のソースまたはドレインの一方に接続するデータ線を形成すると同時に、前記第１の素子のソースまたはドレインの他方に接続する金属配線を形成し、
前記金属配線上に第２の素子のゲート絶縁膜を形成し、
前記第２の素子のゲート絶縁膜上に第２の素子のアモルファスシリコン膜を形成し、
前記第２の素子のアモルファスシリコン膜上に第２の素子のエッチングストッパーを形成し、
前記第２の素子のエッチングストッパー上に不純物ドープされた半導体膜を形成しパターニングすることにより、第２の素子のソースおよびドレインを形成し、
前記第２の素子のソースまたはドレインの一方に接続する電圧供給線を形成し、
前記第２の素子のソースまたはドレインの他方に接続する画素電極を形成し、
前記金属配線は第２の素子のゲイト電極配線であり且つ前記電圧供給線と重なることを特徴とする表示装置の作製方法。 - 前記第１の素子および前記第２の素子は、逆スタガー型の薄膜トランジスタであることを特徴とする請求項１または請求項２に記載の表示装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000101571A JP3547687B2 (ja) | 1991-10-29 | 2000-04-03 | 表示装置の作製方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8208961A JPH095794A (ja) | 1991-10-29 | 1996-07-18 | 電気光学表示装置およびその駆動方法 |
| JP2000101571A JP3547687B2 (ja) | 1991-10-29 | 2000-04-03 | 表示装置の作製方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8208961A Division JPH095794A (ja) | 1991-10-29 | 1996-07-18 | 電気光学表示装置およびその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000323721A JP2000323721A (ja) | 2000-11-24 |
| JP3547687B2 true JP3547687B2 (ja) | 2004-07-28 |
Family
ID=32852521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000101571A Expired - Lifetime JP3547687B2 (ja) | 1991-10-29 | 2000-04-03 | 表示装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3547687B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102402085B (zh) * | 2011-11-03 | 2015-12-09 | 深圳市华星光电技术有限公司 | 显示面板的像素结构及其制造方法 |
-
2000
- 2000-04-03 JP JP2000101571A patent/JP3547687B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000323721A (ja) | 2000-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7116302B2 (en) | Process of operating active matrix display device having thin film transistors | |
| US6759680B1 (en) | Display device having thin film transistors | |
| EP0760966B1 (en) | Large aperture ratio array architecture for active matrix liquid crystal displays | |
| US7071910B1 (en) | Electrooptical device and method of driving and manufacturing the same | |
| JP2722291B2 (ja) | 液晶電気光学表示装置の表示方法 | |
| US20030214472A1 (en) | Display circuit structure for liquid crystal display | |
| JP3538093B2 (ja) | 表示装置 | |
| JP3547687B2 (ja) | 表示装置の作製方法 | |
| JP3540228B2 (ja) | 電気機器 | |
| JP3560886B2 (ja) | 電気機器及びその動作方法 | |
| US7253440B1 (en) | Semiconductor device having at least first and second thin film transistors | |
| JP3423666B2 (ja) | 表示装置 | |
| JP3538094B2 (ja) | 表示装置 | |
| JP3688699B2 (ja) | 電気機器 | |
| JP3399907B2 (ja) | 表示装置の表示方法 | |
| JPH10148848A (ja) | 電気光学表示装置及びその駆動方法 | |
| JPH095794A (ja) | 電気光学表示装置およびその駆動方法 | |
| JP2000147570A (ja) | インフォメ―ションディスプレイおよびフラットパネルディスプレイ | |
| JP2000147573A (ja) | 電気機器の動作方法 | |
| US7057592B2 (en) | Liquid crystal display device and driving method thereof | |
| JP2000155303A (ja) | 電気光学表示装置 | |
| JP2000147461A (ja) | 電気光学表示装置 | |
| JP2000147562A (ja) | 電気光学表示装置 | |
| JP2000147467A (ja) | 電気光学表示装置の駆動方法 | |
| JP2000147561A (ja) | 電気光学表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040413 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040414 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |