JP3538093B2 - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP3538093B2 JP3538093B2 JP36190599A JP36190599A JP3538093B2 JP 3538093 B2 JP3538093 B2 JP 3538093B2 JP 36190599 A JP36190599 A JP 36190599A JP 36190599 A JP36190599 A JP 36190599A JP 3538093 B2 JP3538093 B2 JP 3538093B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- signal line
- drain
- source
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
は類似の表示装置に関する。本発明は、特にアクティブ
マトリクス方式の表示装置およびその表示方法ならびに
その作製方法に関する。本発明の目的の1つは白黒表示
のディスプレーであって、階調表示のような高度な動作
や高速動作が要求されないかわりに、見やすさと低価格
が要求されるディスプレーに関する。特にこのような機
能を備えるディスプレーは、各種のインフォメーション
ディスプレーのような読出専用の表示装置に使用される
ものである。
に伴い、ディスプレー装置も、従来の陰極線管(CR
T)から、液晶ディスプレー(LCD)やプラズマディ
スプレーのようなフラットパネルディスプレー(FP
D)に置き換えられつつある。特にLCDは電力消費量
が小さいため携帯型の機器に用いられることとなった。
き問題が多くある。現在、多く使用されているLCDは
単純マトリクス型LCDと呼ばれるもので、液晶材料の
名前を取って、STNLCDと称されることがある。S
TNLCDは作製が簡単であるので、コストが低く、広
く普及している。
材料本来の特徴である応答速度が極めて遅く、高速で動
く物体の表示をおこなった場合には、物体に追従でき
ず、表示できないという問題がある。
は10〜30msec)に1つの画素が点灯している時
間は、数10μsecから、数msecである。これは
マトリクスの行数に反比例し、200行のマトリクスで
は、1フレーム30msecとして、約150μsec
しか点灯しない。このため、画面のコントラストは低
く、また、画面を斜めから見たときに非常に見づらいと
いう欠点を有している。さらに、画面の一部に非常に明
るい、あるいは暗い部分があると、その周囲にまで影響
がでてしまう現象(クロストーク)が生じる。
有し、これによって画素のスイッチングをおこなわせる
という方式を有するLCDも提案され、市販されてい
る。これらはアクティブマトリクス型LCDと総称され
るが、アクティブ素子の種類によって、TFTLCDや
MIMLCDと呼ばれる。TFTとは、薄膜トランジス
タのことであり、MIMとは、金属/絶縁体/金属とい
う構造を有するダイオードのことである。
素の点灯する時間は、1フレームにほぼ等しいためコン
トラストが高く、また視野角も広い。しかしながら、技
術的な問題からその製造歩留りが低く、コストや販売価
格が高く、現在のところ、高級なコンピュータのディス
プレー程度にしか実用化されていない。
帯型のコンピュータに使用されている程度であるが、今
後は、より広範囲な応用が期待されている。例えば、コ
ードレス電話、携帯電話に付属したディスプレー、ある
いは携帯型の電子辞書等のインフォメーションディスプ
レーという用途がある。そのような場合には、見やすさ
と低価格が要求され、さらには省電力も要求される。し
かしながら、従来のLCDはその点で満足できるもので
はなかった。
あるが、上記のような問題点から見にくいものであっ
た。また、TFTLCDには、大きく分けてアモルファ
スシリコンを使用したTFTを用いるTFTLCD(以
下、a−SiTFTLCDという)とポリシリコンを使
用したTFTを用いるTFTLCD(以下、ポリシリコ
ンTFTLCDという)の2種類があるが、前者も後者
も画像の見やすさには問題がないが、コスト的にはST
NLCDには太刀打ちできないものである。
用ディスプレーとして使用する場合に、もっともコスト
を上昇させる要因の1つは駆動回路を内蔵できないた
め、ドライバーICをTAB法等によって接続しなけれ
ばならず、このICの費用がコストアップの大きな部分
を占めるようになる。
と、コストの関係を示してある。この関係は概念的なも
のであり、半定量的なものである。STNLCDのよう
な単純マトリクス方式では、マトリクスの作製自体は比
較的容易であり、小規模マトリクスのコストの大部分は
ドライバーICによって占められる。すなわち、ドライ
バーICの数はマトリクスの端子数に比例するのに対
し、ドット数は端子数の2乗に比例し、結局、ドライバ
ーICの価格はドット数の平方根に比例し、小規模マト
リクスではICの価格によってコストが支配される。図
の単純マトリクス:TABにその様子を示す。
作製が複雑で自体の歩留りが低く、単純マトリクスに比
べて全体的に上方にシフトする。図のa−SiTFT:
TABにその様子を示す。a−SiTFTLCDでは小
規模マトリクスと大規模マトリクスでその価格に占める
要素が異なる。小規模マトリクスではSTNLCDと同
様にドライバーICの価格がコストの大きな部分を占め
る。一方、大規模マトリクスでは、マトリクスの歩留り
低下によるコストが大きな要素となる。
ーICは、ポリシリコンによってマトリクス作製と同時
に作製できるのでICを装着する必要はなく、したがっ
て、ドライバーICはコストの要因には入らない。特に
ドライバーICの装着は技術的にも問題があり、小型化
を思考する目的は本来適さないものである。したがっ
て、ポリシリコンTFTLCDは、小型化が可能である
ことも特徴とする。しかしながら、ポリシリコンTFT
LCDはa−SiTFTLCD以上にマトリクス自体の
作製が難しく、ドット数が増加するにしたがって、コス
トは著しく増加する。しかしながら、小規模マトリクス
ではドライバーICのコスト要因がないため、図の完全
ポリシリコンTFTにその様子を示すように、a−Si
TFTLCDと競合できるコストとなっている。
バーをa−Siで構成できれば図の点線(完全a−Si
TFT)に示すように、STNLCDと競合できる。し
かしながら、従来のTFTLCD方式ではそれは不可能
であった。すなわち、例えば、160×100の比較的
小規模なマトリクスを考えた場合に、通常の動作ではフ
レーム周波数が30Hzであるので、特にデータ線のド
ライバーには、480kHzの信号が入力される。しか
しながら、a−SiTFTでは、このような高速動作に
追随できない。同様なことは、カドミウム・セレニウム
(CdSe)系の半導体等の化合物半導体においてもな
りたつ。これらの半導体材料がアクティブ素子として積
極的に用いられない背景には、その毒性や資源的な問題
もあるが、その応答速度が低いということも重大な問題
となっている。
下させればよい。特に、動画を表示する必要のない場合
にはフレーム周波数の低下は何ら問題がないように思え
るのであるが、現在のTFTLCDの技術的な問題か
ら、フレーム走査の様子が目に見え、画面が極めて見に
くくなる。
FTLCDの画素回路とその動作例を図2に示す。TF
Tのゲイト電極は選択線(ゲイト線ともいう)に、ま
た、ドレインはデータ線(ドレイン線ともいう)に接続
され、ソースは画素電極に接続されている。そして、画
素電極の対向電極は共通電極として通常は一定の電圧に
保たれている。一般には接地されている。
期的にパルスを印加し、また、データ線には画素の情報
を電圧信号として印加する。選択線のパルスの周期は、
通常の動作では1フレームの周期であり、典型的には1
0〜30msecである。また、パルスの幅は、周期を
マトリクスの行数で割ったもの程度、もしくはそれ以下
であり、例えばインフォメーションディスプレー等に使
用されるような比較的小型の100行のマトリクスでは
100〜300μsecである。
するときには電圧状態とし、消灯状態とするときは非電
圧状態とする。また、電圧状態の極性は周期的に入れ換
えられる。これは、TN液晶材料に長時間にわたって、
直流をかけた場合には、電気分解を起こして劣化してし
まうからである。この動作を交流化という。
のソース側の信号はV1 に示すようになる。最初に選択
線のパルスの印加によって、TFTはON状態となっ
て、ソースの電圧はドレインの電圧と同じになろうと上
昇する。しかし、パルスが切れると同時に、TFTのゲ
イト電極とソース領域の間の寄生容量のためにΔVだけ
電圧の効果がある。その後は、TFTはOFF状態にな
るので、画素電極は電気的に浮いた状態となり、TFT
のリーク電流によって次第に電圧は低下する。
TFTがON状態となるとソースの電圧は、今度は負の
ドレイン電圧に近づく。その後、パルスが切れるととも
に、やはり寄生容量の影響でΔVだけ電圧が負にシフト
し、リーク電流によって電圧は減衰する。最後の選択線
のパルスが印加されたときにはドレインの電圧は0であ
るので、画素電極に蓄えられていた電荷が放出され、V
1 は0となる。
のような電圧の変動がフレーム周波数で目に見えるよう
になる。フレーム周波数の低下は10Hzが限度であ
る。
けをポリシリコンで作製しようとするものであるが、ガ
ラス基板の種類を限定しないためには、通常行われるよ
うな高温でのアニールができないため、レーザーアニー
ル等の高度な技術を採用しなければならない。しかしな
がら、レーザーアニールはまだ、その技術が確立してい
ない上、量産性に劣る方法である。
表示する必要のない表示装置において、コストの面で単
純マトリクス方式に対抗でき、アクティブマトリクス方
式と同等な画質を実現できる新しいアクティブマトリク
ス方式と、その表示装置を提供するものである。
ライバー回路をa−SiTFTあるいはそれと同様な比
較的低温で作製できるTFTで同時に形成することによ
ってドライバーICを不要とし、歩留りの向上と低コス
ト化を実現せんとするものである。
動画を表示する必要のないディスプレーにおいてはフレ
ーム周波数を低下させることはa−SiTFTあるいは
CdSe系半導体様な低移動度半導体を用いたTFTを
ドライバー回路に使用するうえで重要な方法である。し
かしながら、フレーム周波数の低下によってちらつきの
ような目に見える画質の劣化を引き起こすことがあって
はならない。
数には、交流化の周波数という意味と書換えの周波数と
いう意味が重なっていた。仮にその両者が分離されてい
たとしても、書換え周波数は交流化の周波数よりも大き
いのが当然であった。ここで、本文で使用する書換えと
いう言葉について注意しておく。本文では、書換えは表
示内容の変化だけを意味するのではなく、表示内容は同
じであっても、あらたに外部から信号が注入されるこ
と、あるいはその機会があることを意味する。したがっ
て、従来のTFTLCDにおいて、あるフレームで点灯
状態であった画素が、次のフレームでも点灯状態を維持
することも、そのために選択線にパルスが印加されると
同時にデータ線に信号が送られるので、書き換えられた
と表現することとする。
10Hz以下とすることはできないことは先に述べた。
本発明では、交流化と書換えを明確に区別し、両者を独
立に制御することによって、先のような問題点を解決し
ようとするのである。これらの要素が分離された場合に
は、視覚に影響を及ぼすのは交流化周波数であって、書
換えの周波数ではないことは明らかであろう。例えば、
セグメント方式のLCDでは、実質的に書換えという動
作は交流化の動作とは全く別のものである。実際、電卓
のLCDの書換えの周波数は極めて遅い。しかしなが
ら、交流化の周波数は30Hz程度である。電池の消耗
等によってLCDの表示がちらつくのは、交流化周波数
の低下によるものであって、書換えの周期が落ちたから
ではない。
めには交流化の周波数は10Hz以上としなければなら
ない。しかしながら、書換えの周波数は1Hzあるいは
それ以下とすることを必要とする。
×100ドットのLCDのデータ線のドライバーに送ら
れる信号は、従来の30分の1の16kHzであり、a
−SiTFTでも十分に駆動可能な速度である。
は、従来のようなTFTLCD方式は極めて不適切なも
のである。従来のTFTLCDでは、1つのTFTに、
画素の選択と、画素への電圧の供給という2つの役割を
担わせていたからである。したがって、本発明ではこの
2つの役割をそれぞれのアクティブ素子に分離して担わ
せる。ここでは、画素の選択をおこなう素子を第1素
子、第1素子の出力を受けて画素への電圧の供給をおこ
なう素子を第2素子とする。
のようなアクティブ素子、あるいはそれらと抵抗、コン
デンサーのような受動素子によって構成される。これら
の作製に際しては、a−Siもしくはそれと同等な条件
で作製されるものが望まれ、600℃以上の高温プロセ
スの採用は避けられる。
に2つのTFTを、それぞれ第1素子(Tr1)、第2
素子(Tr2)としたものである。本発明では画素の書
換えにかかわらず、交流化をおこなうという意味で従来
のTFTLCD方式にはない、電圧供給線をもうける必
要がある。各配線との接続に関しては、図に示すように
Tr1のソース又はドレインの一方をデータ線に、ゲイ
ト電極を選択線に接続し、ソース又はドレインの他方は
Tr2のゲイト電極に接続する。また、Tr2のソース又
はドレインの一方は電圧供給線に、ソース又はドレイン
の他方は画素電極にそれぞれ接続する。
考に以下に記す。ここでは、簡単のために、交流化が2
回おこなわれる間に、書換えが1回おこなわれるものと
する。もちろん、交流化が10回おこなわれる間に書換
えが1回おこなわれる場合や、交流化が30回おこなわ
れる間に書換えが1回おこなわれる場合も同様に拡張し
て考えられる。
が、点灯されて、つぎの書換えの際に再び、消灯される
ものとする。選択線VG には、従来のようにパルスが規
則的に印加される。一方、データ線にも必要な信号が印
加される。データ線に印加される信号は正と負の2値、
あるいは電圧状態と非電圧状態の2値とする。ここでは
Tr1 もTr2 もNMOSであるとする。また、画素の
対向電極の電位を0とする。
は、データ線の信号が正であったので、Tr1 のソース
側の電位V1 は、正の値となり、従来のTFTLCDの
場合と同様に電圧が増大して、パルスの終了によって下
落し、以後、自然に放電する。この放電に要する時間
は、Tr1 のOFF抵抗と、Tr2 のゲイト電極とチャ
ネル間の容量Cによって決定される。例えば、a−Si
TFTでは、OFF抵抗として1013Ω程度であり、ま
た、Cとしては10-13 F程度であるので、減衰定数は
1秒程度である。すなわち1秒経過後に電圧は約40%
になっている。よりCを大きくすることによって、この
時間を延ばすことも可能である。
スに同期した信号が送られるが、この電圧供給線は画素
駆動の交流化という目的から、図に示すように交流パル
スが送られる。ここでは、選択パルス1回につき、電圧
供給線の信号極性は、正と負に2回変化する。もちろ
ん、選択パルス1回について、より多く極性を変化させ
ても構わない。
かっているので、Tr2 はON状態であり、電圧供給線
の電圧がそのまま画素電極に印加され、画素電極の電圧
V2は、図1(B)に示すように最初、負の値をとり、
その後、電圧供給線の電圧が反転するにしたがって、正
の値をとる。本発明の特徴とも言えることであるが、こ
のような2段階の動作によって、画素には、電圧供給線
の電圧と実質的に同じ電圧が供給され、しかも、これは
従来のように自然放電によって減少することはない。し
たがって、明確に白黒が判別される。
る。このときにはデータ線の電圧は0であるので、Cに
蓄えられていた電荷は放電し、V1 は0となる。これに
よって、Tr2 もOFF状態となり、画素への電圧の供
給はストップする。
期と同じかもしくは長かったために、選択線に点線で示
すようなパルスを印加しなければならなかった。しかし
ながら、本発明によって、そのパルスは不要となり、動
作信号は2分の1となる。
ば、図1と同様な手法によって、1秒に1回書換えをす
るとすれば、これは従来の速度の30分の1である。と
いうことは、選択線に印加されるパルスもデータ線の信
号も30倍長くできる。例えば、選択線のパルスであれ
ば、従来は200行のマトリクスでは100μsec程
度であったが、本発明ではその30倍の3msecとで
きる。このことは、TFTの動作が遅くとも、確実に応
答して必要な電圧を充電・供給できることを意味してい
る。従来では、a−SiTFTの動作が困難な短時間で
の応答であったので、各TFTの特性のばらつきによっ
て、充電の十分な画素とそうでない画素が生じ、画質の
悪化につながった。
よって、半アナログ的な電圧が画素に印加されることは
ないが、さらに、このような特徴によって、TFTの不
良を減らし、歩留りの向上に寄与する。
FTを用いることが望ましい。そして、どちらにもNM
OSのa−SiTFTを用いてもよいが、Tr1 にはエ
ンハンスメント型のTFTを、Tr2 にはデプレッショ
ン型のTFTを用いてもよい。a−SiTFTを用いる
にあたっては、PMOSは動作速度が著しく遅いので目
的に適さない。しかしながら、アモルファスシリコンと
ポリシリコンの中間的な状態のシリコン半導体ではホー
ルの移動度もかなり大きいので、PMOSが使用でき
る。その場合には周辺回路もCMOSとすることができ
る。
示す。このLCDのドット数は、例えば320×480
(通常のラップトップ型コンピュータの画面の半分)と
する。しかしながら、画面は大きくは上下左右に4分割
され、それぞれ、LCDマトリクス(406)の横に配
置された4つの選択線および電圧供給線のドライバー
(401)によって駆動される。さらに、4つに分割さ
れた画面はそれぞれさらに半分に分割され、上下に設け
られたデータ線のドライバー(402)によって駆動さ
れる。各ドライバーは、ワイヤボンディング端子(40
3)から、ワイヤボンディング法によって接続された配
線(405)によって外部の回路と接続される。
ある画素は全体の8分の1の、19200である。も
し、1秒間に1回だけ書き換えるという動作をおこなう
のであれば、データ線のドライバー402に配線405
から送られる信号の周波数は、19.2kHzである。
また、選択線および電圧供給線に送られる信号は、電圧
供給線には最低でも1つの行について30Hzの信号が
送られる必要があり、行数は240行の半分の120行
(他の120行は反対側のドライバーが受け持つ)なの
で、3.6kHzの信号が送られる。いずれも、周波数
としては極めて小さいものであって、ドライバーをa−
SiTFTで構成したとしてもほとんど問題とならな
い。
リクスと同時に形成した場合には、そのためによる歩留
りの低下はほとんど無視できる。本発明ではTr2 のゲ
イト電極とチャネル間の容量Cが特に問題となる。先に
述べたように、V1 の電位を維持するにあたって、Tr
1 のOFF抵抗とCがそのパラメータとなる。TFTの
OFF抵抗はチャネルの厚さや幅を変更することによっ
てある程度可変である。しかし、1013Ω以上の高抵抗
を達成することは難しい。一方、Cは、Tr2 のゲイト
電極のサイズによって決定される。例えば、10×10
0μm2 のゲイト電極で、絶縁膜の厚さが100nmで
あれば、Cは10-13 〜10-12 Fである。絶縁膜とし
て誘電率の高い窒化珪素を用いればCは大きくなる。
の面積を使用することは開口率の低下につながり望まし
くない。実際、これ以上、大きな面積をTFTのために
割くことは賢明ではない。そこで、この矛盾を解決する
には、電圧供給線に、Tr1のソース電極・配線を重ね
るとよい。このようにすると、開口率を落とさずに大き
な容量を得ることができる。その際には、層間絶縁物に
誘電率の大きな材料を使用することも方法の1つであ
る。
ので、Tr1 のON/OFFの動作速度の低下を懸念す
る人がいるかもしれない。しかしながら、本発明では、
各データ線の信号も選択線のパルスの従来よりかなり長
く、例えば、30倍の長い間持続する。一方、従来のT
FTLCDでは、負荷である画素電極の容量は10-1 3
F程度であった。本発明の場合には、従来と同程度もし
くは1桁程度大きな負荷容量が要求されるが、応答速度
が10分の1以下に低下しているので、全く問題はない
ばかりか、従来よりも余裕をもって応答・動作すること
ができる場合もある。
む)をおこなう場合には、交流化のタイミングにあわせ
て適当な行数ごとにおこなう方法がある。例えば図5に
示すような方法である。例えば、100行のマトリクス
としよう。そして、第1行と第21行と第41行と第6
1行と第81行の5つの行の電圧供給線は同期して同じ
信号を印加されるものとする。同様に、第2行と第22
行と第42行と第62行と第82行の5つの行、および
他の行もそれぞれ組を作り、それぞれ同期して動作する
ものとする。
第1行から第20行までの画素の書換えが行われるもの
としよう。このとき、第1行の画素には選択線にパルス
と電圧供給線には正の電圧が印加される。一方、第21
行やその他の第1行に同期して動く他の画素についても
電圧供給線には電圧が印加されるが、選択線にはパルス
は印加されない。したがって、このときには5つの組と
なって動作する行のうち、第1行しか書換えはおこなわ
れない。他の組についても同様で、結局、このときには
第1行から第20行までだけが書換えられる。
に電圧供給線には負の電圧が印加されたとしよう。しか
し、このときには同期して動作する第1行やその他の行
には選択線にパルスは印加されない。電圧供給線には第
21行と同様に電圧が印加される。他の行の組について
も同様で、図5(B)に示すように、第21行から第4
0行までだけが書き換えられる。
では第41行から第60行までが書き換えられるが、こ
のときには電圧供給線には正の電圧が印加される。図5
(D)では第61行から第80行までが書き換えられる
が、このときには電圧供給線には負の電圧が印加され
る。図5(E)では第81行から第100行までが書き
換えられるが、このときには電圧供給線には正の電圧が
印加される。
1行から第20行までが書き換えられることとなる。こ
のとき、電圧供給線に印加される電圧は負である。図5
(A)から(E)までの間に、各画素は1回書き換えら
れたのであるが、画素の電圧は正、負、正、負、正とい
うように5回変化している。このことこそ、まさに本発
明の特徴となるべきことである。すなわち、交流化の周
期よりも書換えの周期の方が長い。特に本発明ではこの
周期の比率を30倍やそれ以上とすることによってドラ
イバー回路の負担を著しく減少させるのである。
力も削減できる。従来のTFTLCDあるいはSTNL
CDでは、各データ線に出力される信号の周波数は、
(行数×30)Hzであった。しかし、本発明では、例
えば書換えを1秒間に1回だけおこなうとすると(行数
×1)Hzである。
れる信号の周波数は30Hzであるのに対し、本発明で
は1Hzである。しかしながら、本発明では電圧供給線
に30Hzの信号が出力されるので、この点では、従来
とほとんど互角である。
消費電力の低減が計れる。また、従来のSTNLCDで
は、ダイナミックモードでの動作であるので画面を見や
すくするためにバックライトによって画面を照らし出す
必要があったが、本発明ではスタティックッモードでの
動作であるので、バックライトがなくとも良好な視認性
を得ることができる。
導体作製技術を援用すればよい。その詳細についてはい
ちいち述べないが、以下に実施例を示し、説明する。
例およびその作製方法を示す。これは画素の回路を上か
らみたときの様子を示している。本実施例の回路は3重
金属配線の逆スタガー型2重TFTを有している。この
ような回路を作製するには以下のようにすればよい。
属材料でできた選択線(Tr1 のゲイト電極・配線とな
る)601をパターニングする(マスク1)。このと
き、選択線の表面に陽極酸化法等の方法によって、絶縁
性のよい金属酸化物膜を形成しておくと、後のプロセス
で不良が発生する確率が小さくなる。そして、ゲイト絶
縁膜および層間絶縁物として機能する第1絶縁物層を成
膜する。次に、CVD法等によってアモルファスシリコ
ンあるいはポリシリコン膜を形成し、それをパターニン
グする(マスク2)。次に、マスク1を用いて、窒化珪
素膜等のエッチングストッパーを選択線に重なるように
形成する。あるいは、基板の裏面から光を照射して、セ
ルフアライン的にこのエッチングストッパーを、選択線
に重なるようにパターニングしてもよい。
・パターニングする(マスク3)。このようにして、第
1のTFTの半導体領域602を作製する。図6(A)
にその様子を示す。
る。データ線は第1のTFTのソース又はドレインの一
方に接続するように形成される(マスク4)。また、同
時に同じ材料で第1のTFTのソース又はドレインの他
方と接続する電極から延びる配線604を形成する。こ
のとき、この金属配線604がこのような複雑な計上を
呈しているのは、後に電圧供給線と重なるようにするた
めである。その様子を図6(B)に示す。
じように、第2の絶縁膜(第2のTFTのゲイト絶縁膜
となる)を形成し、第2のTFTの活性化半導体膜をパ
ターニングし(マスク5)、次に、マスク4を用いて、
エッチングストッパーを形成し、不純物ドープされた半
導体膜を形成・パターニングする(マスク6)。このよ
うにして第2のTFTの半導体領域605を形成する。
さらに、金属材料で電圧供給線606を形成し(マスク
7)、第2のTFTのドレインとコンタクトを形成す
る。このようにして、図6(C)に示されるような回路
を得る。最後に、図6(D)に示すように、透明導電膜
607をパターニングして(マスク8)回路が完成す
る。
要とし、また、マスクプロセスは10回必要である。マ
スクプロセスを積極的に減らす為にはセルフアラインプ
ロセスの導入が望ましい。また、エッチングストッパー
を用いないでTFTを形成する為には、最初にソース、
ドレイン領域となる不純物半導体をパターニングして形
成し、その後、活性化半導体膜を形成してもよい。
のゲイト電極配線は意図的に重なるように設計されてい
る。これは、この両者の容量(図1(A)のCに相当)
を大きくして、第2のTFTのゲイト電極に蓄積されて
いる電荷の保持時間を長くし、書換えの回数を減らすこ
とを意図したからである。
FTLCD等のアクティブマトリクス方式と同等であ
り、かつ、価格的にはSTNLCD方式に対抗できるL
CDを提供することができる。
い表示装置に用いるLCDを提供することにある。例え
ば、電気機器の付属品として、機器の操作の方法や機器
の動作状態を表示する用途に使用するもの等である。従
来、このような用途は極めて限られており、マーケット
は小さかった。従来は読出専用ディスプレーには、セグ
メント方式のLCDやSETNLCDが用いられた。
量に限りがあった。また、STNLCDではドライバー
ICを装着する必要があった。現在、このようなICを
実装する技術としてはTAB方式が一般に用いられてい
るが、画素が小さくなることによって、TAB方式を採
用することは技術的に難しくなる。一般に、画素の一辺
が100μm以下となるとTAB方式は使用できない。
成されるためこのような問題はない。しかしながら、従
来のa−SiTFTLCDでは、その動作方法の困難か
ら、ドライバーICをa−SiTFTで構成することは
困難であった。本発明はこの点を見事に解決した。
しい用途が期待される。例えば、本発明では外付けのI
Cを必要としないため、極めて小型化が可能である。し
たがって、カード型の表示装置に使用できる。例えば、
カード型のポケットベルや各種クレジットカードの表示
装置等に使用できる。このような用途は期待されること
はあっても、適切な表示装置、LCDがなかったため実
用できなかったものである。現在はこのような目的の市
場規模は小さいが、莫大な潜在需要があるものと期待さ
れ、大きなマーケットに成長することが期待される。
℃以下の低温で作製される材料を用いることが望まし
い。実施例ではa−SiTFTを取り上げたが、CdS
やCdSe等の化合物半導体であっても特に問題はな
い。
作例を示す。
例を示す。
す。
す。
の作製方法の例を示す。
Claims (9)
- 【請求項1】基板と、 前記基板上に形成された第1の信号線と、 前記基板上に形成され、ポリシリコンからなるチャネル
領域を有し、かつ前記第1の信号線に接続されたゲート
を有する第1の素子と、 前記基板上に形成され、かつ前記第1の素子のソースま
たはドレインの一方に接続された第2の信号線と、 前記基板上に形成され、ポリシリコンからなるチャネル
領域を有し、かつ前記第1の素子のソースまたはドレイ
ンの他方に接続されたゲートを有する第2の素子と、 前記基板上に形成され、かつ前記第2の素子のソースま
たはドレインの一方に接続された電圧供給線と、 前記基板上に形成され、かつ前記第2の素子のソースま
たはドレインの他方に接続された画素電極と、 前記基板上に形成され、ポリシリコンからなるチャネル
領域を有する第3の素子を有し、前記第1の信号線また
は前記第2の信号線に信号を印加する駆動回路と、 を有し、 前記第2の信号線から前記第2の素子のゲートへ少なく
とも前記第1の素子を通して信号が供給される表示装置
であって、 前記第1の素子にはエンハンスメント型の素子を用い、
前記第2の素子にはデプレッション型の素子を用いる こ
とを特徴とする表示装置。 - 【請求項2】基板と、 前記基板上に形成された第1の信号線と、 前記基板上に形成され、ポリシリコンからなるチャネル
領域を有し、かつ前記第1の信号線に接続されたゲート
を有する逆スタガ型の第1の素子と、 前記基板上に形成され、かつ前記第1の素子のソースま
たはドレインの一方に接続された第2の信号線と、 前記基板上に形成され、ポリシリコンからなるチャネル
領域を有し、かつ前記第1の素子のソースまたはドレイ
ンの他方に接続されたゲートを有する逆スタガ型の第2
の素子と、 前記基板上に形成され、かつ前記第2の素子のソースま
たはドレインの一方に接続された電圧供給線と、 前記基板上に形成され、かつ前記第2の素子のソースま
たはドレインの他方に接続された画素電極と、 前記基板上に形成され、ポリシリコンからなるチャネル
領域を有する第3の素子を有し、前記第1の信号線また
は前記第2の信号線に信号を印加する駆動回路と、 を有し、 前記第2の信号線から前記第2の素子のゲートへ少なく
とも前記第1の素子を通して信号が供給される表示装置
であって、 前記第1の素子にはエンハンスメント型の素子を用い、
前記第2の素子にはデプレッション型の素子を用いる こ
とを特徴とする表示装置。 - 【請求項3】基板と、 前記基板上に形成された第1の信号線と、 前記基板上に形成され、ポリシリコンからなるチャネル
領域を有し、かつ前記第1の信号線に接続されたゲート
を有する第1の素子と、 前記基板上に形成され、かつ前記第1の素子のソースま
たはドレインの一方に接続された第2の信号線と、 前記基板上に形成され、ポリシリコンからなるチャネル
領域を有し、かつ前記第1の素子のソースまたはドレイ
ンの他方に接続されたゲートを有する第2の素子と、 前記基板上に形成され、かつ前記第2の素子のソースま
たはドレインの一方に接続された電圧供給線と、 前記基板上に形成され、かつ前記第2の素子のソースま
たはドレインの他方に接続された画素電極と、 を有し、 前記第2の信号線から前記第2の素子のゲートへ少なく
とも前記第1の素子を通して信号が供給される表示装置
であって、 前記第1の素子にはエンハンスメント型の素子を用い、
前記第2の素子にはデプレッション型の素子を用いる こ
とを特徴とする表示装置。 - 【請求項4】基板と、 前記基板上に形成された第1の信号線と、 前記基板上に形成され、ポリシリコンからなるチャネル
領域を有し、かつ前記第1の信号線に接続されたゲート
を有する逆スタガ型の第1の素子と、 前記基板上に形成され、かつ前記第1の素子のソースま
たはドレインの一方に接続された第2の信号線と、 前記基板上に形成され、ポリシリコンからなるチャネル
領域を有し、かつ前記第1の素子のソースまたはドレイ
ンの他方に接続されたゲートを有する逆スタガ型の第2
の素子と、 前記基板上に形成され、かつ前記第2の素子のソースま
たはドレインの一方に接続された電圧供給線と、 前記基板上に形成され、かつ前記第2の素子のソースま
たはドレインの他方に接続された画素電極と、 を有し、 前記第2の信号線から前記第2の素子のゲートへ少なく
とも前記第1の素子を通して信号が供給される表示装置
であって、 前記第1の素子にはエンハンスメント型の素子を用い、
前記第2の素子にはデプレッション型の素子を用いる こ
とを特徴とする表示装置。 - 【請求項5】前記第1の素子、前記第2の素子および前
記第3の素子は、いずれも薄膜トランジスタであること
を特徴とする請求項1または請求項2に記載の表示装
置。 - 【請求項6】前記第1の素子および前記第2の素子は、
いずれも薄膜トランジスタであることを特徴とする請求
項3または請求項4に記載の表示装置。 - 【請求項7】前記第3の素子は薄膜トランジスタであ
り、前記薄膜トランジスタはCMOS回路を構成してい
ることを特徴とする請求項1または請求項2に記載の表
示装置。 - 【請求項8】前記表示装置は、インフォメーションディ
スプレイであることを特徴とする請求項1乃至7のいず
れか一に記載の表示装置。 - 【請求項9】前記表示装置は、フラットパネルディスプ
レイであることを特徴とする請求項1乃至7のいずれか
一に記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36190599A JP3538093B2 (ja) | 1991-10-29 | 1999-12-20 | 表示装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8208961A JPH095794A (ja) | 1991-10-29 | 1996-07-18 | 電気光学表示装置およびその駆動方法 |
JP36190599A JP3538093B2 (ja) | 1991-10-29 | 1999-12-20 | 表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8208961A Division JPH095794A (ja) | 1991-10-29 | 1996-07-18 | 電気光学表示装置およびその駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000147569A JP2000147569A (ja) | 2000-05-26 |
JP3538093B2 true JP3538093B2 (ja) | 2004-06-14 |
Family
ID=32774108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36190599A Expired - Lifetime JP3538093B2 (ja) | 1991-10-29 | 1999-12-20 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3538093B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100580753C (zh) | 2002-11-29 | 2010-01-13 | 株式会社半导体能源研究所 | 显示装置和电子装置 |
WO2005104072A1 (en) | 2004-04-22 | 2005-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and driving method of the same |
-
1999
- 1999-12-20 JP JP36190599A patent/JP3538093B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000147569A (ja) | 2000-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7116302B2 (en) | Process of operating active matrix display device having thin film transistors | |
US6759680B1 (en) | Display device having thin film transistors | |
EP0760966B1 (en) | Large aperture ratio array architecture for active matrix liquid crystal displays | |
US7071910B1 (en) | Electrooptical device and method of driving and manufacturing the same | |
JP2722291B2 (ja) | 液晶電気光学表示装置の表示方法 | |
JP3538093B2 (ja) | 表示装置 | |
US20030214472A1 (en) | Display circuit structure for liquid crystal display | |
JP3547687B2 (ja) | 表示装置の作製方法 | |
JP3540228B2 (ja) | 電気機器 | |
US7253440B1 (en) | Semiconductor device having at least first and second thin film transistors | |
JP3538094B2 (ja) | 表示装置 | |
JP3423666B2 (ja) | 表示装置 | |
JP3560886B2 (ja) | 電気機器及びその動作方法 | |
JP3399907B2 (ja) | 表示装置の表示方法 | |
JP3688699B2 (ja) | 電気機器 | |
JPH10148848A (ja) | 電気光学表示装置及びその駆動方法 | |
JPH095794A (ja) | 電気光学表示装置およびその駆動方法 | |
JP2000147573A (ja) | 電気機器の動作方法 | |
JP2000147570A (ja) | インフォメ―ションディスプレイおよびフラットパネルディスプレイ | |
JP2000155303A (ja) | 電気光学表示装置 | |
JP2000147461A (ja) | 電気光学表示装置 | |
JP2000147562A (ja) | 電気光学表示装置 | |
JP2000147467A (ja) | 電気光学表示装置の駆動方法 | |
JP2000147561A (ja) | 電気光学表示装置 | |
JP2000147566A (ja) | 電気光学表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040316 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040318 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080326 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |