JP3545350B2 - 半導体装置用のヒューズ装置 - Google Patents
半導体装置用のヒューズ装置 Download PDFInfo
- Publication number
- JP3545350B2 JP3545350B2 JP2001025990A JP2001025990A JP3545350B2 JP 3545350 B2 JP3545350 B2 JP 3545350B2 JP 2001025990 A JP2001025990 A JP 2001025990A JP 2001025990 A JP2001025990 A JP 2001025990A JP 3545350 B2 JP3545350 B2 JP 3545350B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- semiconductor
- porous
- semiconductor body
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 49
- 239000000463 material Substances 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 11
- 238000002513 implantation Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 229910021426 porous silicon Inorganic materials 0.000 description 5
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000007664 blowing Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 208000031872 Body Remains Diseases 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Fuses (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置用のヒューズ装置であって、該半導体装置が半導体本体と、該半導体本体の上面に少なくとも部分的に設けられた絶縁層と、ウェブ状の金属層とを有する形式のものに関する。
【０００２】
【従来の技術】
このようなヒューズ（ヒュージブルリンク）の有利な使用分野は半導体メモリである。この半導体メモリではメモリセルの故障時にヒューズが例えばリダンダントメモリセルをアクティブにすることができる。
【０００３】
ヒューズの状態、つまり「焼き切られた」状態、もしくは「焼き切られていない」状態を「０」「１」もしくは「１」「０」として評価することにより、情報を記憶するためにもヒューズは適している。
【０００４】
ヒューズの機能のために不可欠であるヒューズの焼き切り、つまり溶融の際には、高い電流が使用される。この高い電流は一方で高いエネルギ損失を生ぜしめる。その際に生じる熱は、ヒューズと半導体本体との間に設けられた絶縁層を介して半導体本体に導出される。この熱は半導体本体に亀裂、つまりいわゆるクラックが形成され得る。クラックは隣接する構成素子の機能能力に悪影響を及ぼすかまたは破壊さえし得る。
【０００５】
【発明が解決しようとする課題】
本発明の課題は、ヒューズが溶融された際にクラックの発生を事実上防止することができるようなヒューズ装置を提供することである。
【０００６】
【課題を解決するための手段】
この課題を解決するために本発明の構成では、ウェブ状の金属層が、絶縁層上に配置されていて、前記金属層が少なくとも１箇所に、ヒューズを形成する狭窄部を有しており、半導体本体における所定の半導体領域が狭窄部の下方に多孔性の半導体材料によって形成されていて、これにより熱的に絶縁されているようにした。
【０００７】
【発明の効果】
この半導体領域は有利には多孔性半導体材料によって形成されている。この多孔性半導体材料をインプランテーションおよび引き続き行われるエッチングによって形成することができる。インプランテーションのために硼素または他の最適な材料を使用することができる。エッチングのためには有利な形式でＨＦ混合物を使用することができる。
【０００８】
つまり本発明によるヒューズ装置は本来のヒューズの溶融箇所の領域に有利には多孔性半導体材料を有しており、この多孔性半導体材料はインプランテーションおよびエッチングによって通常の半導体材料から製造されている。半導体材料とは第１にシリコンを意味している。しかし本発明では半導体材料としてシリコンに限定されていない。むしろ例えばＡＩＩＩ−ＢＶ半導体材料のような他の半導体材料においても本発明を使用することができる。
【０００９】
多孔性の半導体材料は例えばメモリ装置の製造時に必要とされる別の技術的な加工のためにも十分に安定的である。しかも熱的に絶縁するように作用する。これにより次のような著しい利点をもたらす。すなわちヒューズを溶融させるためにわずかな過電流で十分である。なぜならば多孔性の半導体材料による熱的な絶縁に基づきわずかなエネルギーしか損なわれないからである。
【００１０】
このようなヒューズの溶融では、半導体本体に設けられた絶縁層上にヒューズが配置されている従来の形式のものより少ないエネルギが必要とされている。この点で「クリーズ領域」を形成する多孔性半導体材料の破壊だけが生じる。つまり残りの半導体本体の半導体材料は完全に無傷なままである。特に残りの半導体本体の半導体材料では、隣接する構成素子を破壊し得る危険なクラックが生じることはない。
【００１１】
半導体材料を多孔状態に変えることによって自由支持の「ブリッジ」を特に絶縁層から形成することができ、この「ブリッジ」の上にヒューズが置かれている。
【００１２】
本発明のヒューズ装置において絶縁層と、その下方で多孔性材料によって形成されるクリーズ領域とが協働することは特に重要である。この多孔性の半導体材料によって絶縁層の下方における熱的な絶縁性が高められており、その結果ヒューズの焼切りもしくは溶融ためにわずかな過電力で十分である。さらにこのようなヒューズの焼切りもしくは溶融の際に多孔性の材料によって形成されたクリーズ領域だけが影響を受けるので、残りの半導体本体の損傷は確実に回避される。
【００１３】
【発明の実施の形態】
次に図面に示した実施例に基づき本発明の実施の形態を詳説する。
【００１４】
図１にはシリコン・半導体本体１を有するヒューズ装置が示されている。このシリコン半導体本体１上には例えば二酸化シリコンから成る絶縁層２が設けられている。この絶縁層２上にはウェブ状の金属層３がある。この金属層３は、ヒューズを形成する狭窄部４を有している。
【００１５】
この狭窄部４は金属層３を介して過電流によって溶かされるかまたはレーザ光線の作用によっても溶かされる。その結果、金属層３を介する電気的な接続が中断される。この過程における損失エネルギーはシリコン・半導体本体１に導出され、これにより隣接する構成素子の損傷が生ぜしめられ得る。
【００１６】
これを回避するために、本発明ではシリコン半導体本体１の所定の領域５に不純物例えば硼素または他のＰ型ドーピング材料がインプランテーションによって注入されている。この領域５は次いで生じる拡散によって幾分拡がっていく。さらにこの領域５はＨＦ混合物でエッチングされるので、図２に示したように最終的にはこの領域５および領域５の周辺に多孔性シリコン６が形成される。この多孔性シリコン６は熱的に絶縁するように作用するので、狭窄部４を溶かすのにごくわずかな過電流で十分である。つまり従来のヒューズ装置より少ないエネルギしか必要としない。さらにヒューズを溶融させる際には「クリーズ領域（knautschzone）」を形成する多孔性シリコン６だけが損傷し、その結果多孔性シリコン以外でのシリコン半導体本体１におけるクラックの発生は回避される。
【００１７】
場合によってはシリコン半導体本体１を狭窄部４の下方の領域において、インプランテーションおよび引き続いて行われるエッチングによって完全に除去することができ、その結果、その範囲７にブリッジが形成される。このブリッジはさらに小さな過電流の作用で溶かすことができる。なぜならばこのブリッジは半導体本体１とは熱的に完全に絶縁されているからである。
【図面の簡単な説明】
【図１】本発明によるヒューズ装置の概略的な平面図である。
【図２】図１に基づいたヒューズ装置の概略的な断面図である。
【符号の説明】
１ ヒューズ装置、 ２ 絶縁層、 ３ 金属層、 ４ 狭窄部、 ５ 領域、 ６ 多孔性シリコン、 ７ 範囲
【発明の属する技術分野】
本発明は、半導体装置用のヒューズ装置であって、該半導体装置が半導体本体と、該半導体本体の上面に少なくとも部分的に設けられた絶縁層と、ウェブ状の金属層とを有する形式のものに関する。
【０００２】
【従来の技術】
このようなヒューズ（ヒュージブルリンク）の有利な使用分野は半導体メモリである。この半導体メモリではメモリセルの故障時にヒューズが例えばリダンダントメモリセルをアクティブにすることができる。
【０００３】
ヒューズの状態、つまり「焼き切られた」状態、もしくは「焼き切られていない」状態を「０」「１」もしくは「１」「０」として評価することにより、情報を記憶するためにもヒューズは適している。
【０００４】
ヒューズの機能のために不可欠であるヒューズの焼き切り、つまり溶融の際には、高い電流が使用される。この高い電流は一方で高いエネルギ損失を生ぜしめる。その際に生じる熱は、ヒューズと半導体本体との間に設けられた絶縁層を介して半導体本体に導出される。この熱は半導体本体に亀裂、つまりいわゆるクラックが形成され得る。クラックは隣接する構成素子の機能能力に悪影響を及ぼすかまたは破壊さえし得る。
【０００５】
【発明が解決しようとする課題】
本発明の課題は、ヒューズが溶融された際にクラックの発生を事実上防止することができるようなヒューズ装置を提供することである。
【０００６】
【課題を解決するための手段】
この課題を解決するために本発明の構成では、ウェブ状の金属層が、絶縁層上に配置されていて、前記金属層が少なくとも１箇所に、ヒューズを形成する狭窄部を有しており、半導体本体における所定の半導体領域が狭窄部の下方に多孔性の半導体材料によって形成されていて、これにより熱的に絶縁されているようにした。
【０００７】
【発明の効果】
この半導体領域は有利には多孔性半導体材料によって形成されている。この多孔性半導体材料をインプランテーションおよび引き続き行われるエッチングによって形成することができる。インプランテーションのために硼素または他の最適な材料を使用することができる。エッチングのためには有利な形式でＨＦ混合物を使用することができる。
【０００８】
つまり本発明によるヒューズ装置は本来のヒューズの溶融箇所の領域に有利には多孔性半導体材料を有しており、この多孔性半導体材料はインプランテーションおよびエッチングによって通常の半導体材料から製造されている。半導体材料とは第１にシリコンを意味している。しかし本発明では半導体材料としてシリコンに限定されていない。むしろ例えばＡＩＩＩ−ＢＶ半導体材料のような他の半導体材料においても本発明を使用することができる。
【０００９】
多孔性の半導体材料は例えばメモリ装置の製造時に必要とされる別の技術的な加工のためにも十分に安定的である。しかも熱的に絶縁するように作用する。これにより次のような著しい利点をもたらす。すなわちヒューズを溶融させるためにわずかな過電流で十分である。なぜならば多孔性の半導体材料による熱的な絶縁に基づきわずかなエネルギーしか損なわれないからである。
【００１０】
このようなヒューズの溶融では、半導体本体に設けられた絶縁層上にヒューズが配置されている従来の形式のものより少ないエネルギが必要とされている。この点で「クリーズ領域」を形成する多孔性半導体材料の破壊だけが生じる。つまり残りの半導体本体の半導体材料は完全に無傷なままである。特に残りの半導体本体の半導体材料では、隣接する構成素子を破壊し得る危険なクラックが生じることはない。
【００１１】
半導体材料を多孔状態に変えることによって自由支持の「ブリッジ」を特に絶縁層から形成することができ、この「ブリッジ」の上にヒューズが置かれている。
【００１２】
本発明のヒューズ装置において絶縁層と、その下方で多孔性材料によって形成されるクリーズ領域とが協働することは特に重要である。この多孔性の半導体材料によって絶縁層の下方における熱的な絶縁性が高められており、その結果ヒューズの焼切りもしくは溶融ためにわずかな過電力で十分である。さらにこのようなヒューズの焼切りもしくは溶融の際に多孔性の材料によって形成されたクリーズ領域だけが影響を受けるので、残りの半導体本体の損傷は確実に回避される。
【００１３】
【発明の実施の形態】
次に図面に示した実施例に基づき本発明の実施の形態を詳説する。
【００１４】
図１にはシリコン・半導体本体１を有するヒューズ装置が示されている。このシリコン半導体本体１上には例えば二酸化シリコンから成る絶縁層２が設けられている。この絶縁層２上にはウェブ状の金属層３がある。この金属層３は、ヒューズを形成する狭窄部４を有している。
【００１５】
この狭窄部４は金属層３を介して過電流によって溶かされるかまたはレーザ光線の作用によっても溶かされる。その結果、金属層３を介する電気的な接続が中断される。この過程における損失エネルギーはシリコン・半導体本体１に導出され、これにより隣接する構成素子の損傷が生ぜしめられ得る。
【００１６】
これを回避するために、本発明ではシリコン半導体本体１の所定の領域５に不純物例えば硼素または他のＰ型ドーピング材料がインプランテーションによって注入されている。この領域５は次いで生じる拡散によって幾分拡がっていく。さらにこの領域５はＨＦ混合物でエッチングされるので、図２に示したように最終的にはこの領域５および領域５の周辺に多孔性シリコン６が形成される。この多孔性シリコン６は熱的に絶縁するように作用するので、狭窄部４を溶かすのにごくわずかな過電流で十分である。つまり従来のヒューズ装置より少ないエネルギしか必要としない。さらにヒューズを溶融させる際には「クリーズ領域（knautschzone）」を形成する多孔性シリコン６だけが損傷し、その結果多孔性シリコン以外でのシリコン半導体本体１におけるクラックの発生は回避される。
【００１７】
場合によってはシリコン半導体本体１を狭窄部４の下方の領域において、インプランテーションおよび引き続いて行われるエッチングによって完全に除去することができ、その結果、その範囲７にブリッジが形成される。このブリッジはさらに小さな過電流の作用で溶かすことができる。なぜならばこのブリッジは半導体本体１とは熱的に完全に絶縁されているからである。
【図面の簡単な説明】
【図１】本発明によるヒューズ装置の概略的な平面図である。
【図２】図１に基づいたヒューズ装置の概略的な断面図である。
【符号の説明】
１ ヒューズ装置、 ２ 絶縁層、 ３ 金属層、 ４ 狭窄部、 ５ 領域、 ６ 多孔性シリコン、 ７ 範囲
Claims (4)
- 半導体装置用のヒューズ装置であって、該半導体装置が、半導体本体（１）と、該半導体本体（１）の上面に少なくとも部分的に設けられた絶縁層（２）と、ウェブ状の金属層（３）とを有する形式のものにおいて、
該ウェブ状の金属層（３）が、絶縁層（２）上に配置されていて、前記金属層（３）が少なくとも１箇所に、ヒューズを形成する狭窄部（４）を有しており、半導体本体（１）における所定の半導体領域（６）が狭窄部（４）の下方で多孔性の半導体材料によって形成されていて、これにより熱的に絶縁されていることを特徴とする、半導体装置用のヒューズ装置。 - 多孔性半導体材料がインプランテーションおよび引き続き行われるエッチングによって形成されている、請求項１記載のヒューズ装置。
- インプランテーションのために硼素または他のＰ型ドーピング材料が使用されている、請求項２記載のヒューズ装置。
- エッチングのためにＨＦ混合物が使用されている、請求項２または３記載のヒューズ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10006528A DE10006528C2 (de) | 2000-02-15 | 2000-02-15 | Fuseanordnung für eine Halbleitervorrichtung |
| DE10006528.7 | 2000-02-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001244344A JP2001244344A (ja) | 2001-09-07 |
| JP3545350B2 true JP3545350B2 (ja) | 2004-07-21 |
Family
ID=7630870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001025990A Expired - Fee Related JP3545350B2 (ja) | 2000-02-15 | 2001-02-01 | 半導体装置用のヒューズ装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6501150B2 (ja) |
| EP (1) | EP1139422A3 (ja) |
| JP (1) | JP3545350B2 (ja) |
| KR (1) | KR100396634B1 (ja) |
| DE (1) | DE10006528C2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7385475B2 (en) * | 2002-01-10 | 2008-06-10 | Cooper Technologies Company | Low resistance polymer matrix fuse apparatus and method |
| JP4716099B2 (ja) * | 2005-09-30 | 2011-07-06 | 三菱マテリアル株式会社 | チップ型ヒューズの製造方法 |
| US20070222027A1 (en) * | 2006-03-27 | 2007-09-27 | Yang Jeong-Hwan | Electronic fuse elements with constricted neck regions that support reliable fuse blowing |
| KR100856318B1 (ko) * | 2007-06-25 | 2008-09-03 | 주식회사 동부하이텍 | 반도체 소자용 퓨즈 |
| US7759766B2 (en) * | 2007-08-22 | 2010-07-20 | International Business Machines Corporation | Electrical fuse having a thin fuselink |
| US8492286B2 (en) | 2010-11-22 | 2013-07-23 | International Business Machines Corporation | Method of forming E-fuse in replacement metal gate manufacturing process |
| JP2018139251A (ja) * | 2017-02-24 | 2018-09-06 | エイブリック株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2038548B (en) * | 1978-10-27 | 1983-03-23 | Nippon Telegraph & Telephone | Isolating semiconductor device by porous silicon oxide |
| NL8002634A (nl) * | 1980-05-08 | 1981-12-01 | Philips Nv | Programmeerbare halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
| JPS58170A (ja) * | 1981-06-24 | 1983-01-05 | Mitsubishi Electric Corp | 半導体装置 |
| JPS62162344A (ja) * | 1986-01-10 | 1987-07-18 | Sanyo Electric Co Ltd | 半導体装置 |
| US5156896A (en) * | 1989-08-03 | 1992-10-20 | Alps Electric Co., Ltd. | Silicon substrate having porous oxidized silicon layers and its production method |
| JPH0383361A (ja) * | 1989-08-28 | 1991-04-09 | Matsushita Electron Corp | 半導体装置 |
| JP3352118B2 (ja) * | 1992-08-25 | 2002-12-03 | キヤノン株式会社 | 半導体装置及びその製造方法 |
| US5389814A (en) * | 1993-02-26 | 1995-02-14 | International Business Machines Corporation | Electrically blowable fuse structure for organic insulators |
| US5421958A (en) * | 1993-06-07 | 1995-06-06 | The United States Of America As Represented By The Administrator Of The United States National Aeronautics And Space Administration | Selective formation of porous silicon |
| JPH0969570A (ja) * | 1995-08-31 | 1997-03-11 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| FR2738334A1 (fr) * | 1995-09-05 | 1997-03-07 | Motorola Semiconducteurs | Dispositif allumeur a semiconducteur, pour declenchement pyrotechnique, et procede de formation d'un tel dispositif |
| US5976943A (en) * | 1996-12-27 | 1999-11-02 | Vlsi Technology, Inc. | Method for bi-layer programmable resistor |
| EP0860878A2 (en) * | 1997-02-20 | 1998-08-26 | Texas Instruments Incorporated | An integrated circuit with programmable elements |
| DE19815928C2 (de) * | 1998-04-09 | 2000-05-11 | Daimler Chrysler Ag | Halbleiterzünder mit verbesserter konstruktiver Festigkeit |
-
2000
- 2000-02-15 DE DE10006528A patent/DE10006528C2/de not_active Expired - Fee Related
-
2001
- 2001-01-26 EP EP01101832A patent/EP1139422A3/de not_active Withdrawn
- 2001-02-01 JP JP2001025990A patent/JP3545350B2/ja not_active Expired - Fee Related
- 2001-02-15 KR KR10-2001-0007506A patent/KR100396634B1/ko not_active IP Right Cessation
- 2001-02-15 US US09/784,768 patent/US6501150B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20010028076A1 (en) | 2001-10-11 |
| KR20010082656A (ko) | 2001-08-30 |
| DE10006528A1 (de) | 2001-08-23 |
| EP1139422A2 (de) | 2001-10-04 |
| DE10006528C2 (de) | 2001-12-06 |
| US6501150B2 (en) | 2002-12-31 |
| KR100396634B1 (ko) | 2003-09-03 |
| EP1139422A3 (de) | 2004-02-04 |
| JP2001244344A (ja) | 2001-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7382036B2 (en) | Doped single crystal silicon silicided eFuse | |
| TW518735B (en) | Enhanced fuses by the local degradation of the fuse link | |
| KR940001888B1 (ko) | 레이저 용단 퓨즈 | |
| JP3545350B2 (ja) | 半導体装置用のヒューズ装置 | |
| EP0083211A2 (en) | Semiconductor device with fuse | |
| KR100405027B1 (ko) | 집적회로장치의퓨즈구조물및그의제조방법 | |
| KR100871697B1 (ko) | 열발산 구조를 포함하는 전기 퓨즈 | |
| JPH0383361A (ja) | 半導体装置 | |
| US6180992B1 (en) | Fuse configuration for a semiconductor storage device | |
| TW567603B (en) | Fuse structure for a semiconductor device and manufacturing method thereof | |
| JPS59154038A (ja) | 半導体装置 | |
| JPH10241546A (ja) | 自己消弧装置 | |
| JPH06244285A (ja) | 半導体装置 | |
| JPS6076140A (ja) | 半導体装置 | |
| JPH03169049A (ja) | 半導体集積回路 | |
| KR100979367B1 (ko) | 반도체 소자의 퓨즈 형성 방법 | |
| CN106711128A (zh) | 熔丝结构及其形成和操作方法 | |
| JP2023149347A (ja) | 半導体装置 | |
| US20070190751A1 (en) | Semiconductor fuses and methods for fabricating and programming the same | |
| JPS6348837A (ja) | 逆ヒユ−ズ素子 | |
| JP2005019620A (ja) | ヒューズ型半導体装置及びその製造方法並びにレーザーカット方法 | |
| JPS60136333A (ja) | レ−ザヒユ−ズ装置 | |
| JPS5913368A (ja) | 半導体装置 | |
| JPH0363819B2 (ja) | ||
| JPH09199596A (ja) | レーザ・ヒューズ用ヒューズ・パターン形状 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040310 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040407 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |