CN116957898A - 图形处理器、***、方法、电子装置及电子设备 - Google Patents
图形处理器、***、方法、电子装置及电子设备 Download PDFInfo
- Publication number
- CN116957898A CN116957898A CN202210409557.5A CN202210409557A CN116957898A CN 116957898 A CN116957898 A CN 116957898A CN 202210409557 A CN202210409557 A CN 202210409557A CN 116957898 A CN116957898 A CN 116957898A
- Authority
- CN
- China
- Prior art keywords
- primitives
- primitive
- rasterization
- equation
- attribute information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000012545 processing Methods 0.000 claims abstract description 75
- 238000009877 rendering Methods 0.000 claims abstract description 24
- 230000010365 information processing Effects 0.000 claims abstract description 13
- 238000000638 solvent extraction Methods 0.000 claims abstract description 6
- 238000003672 processing method Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 description 16
- 239000000872 buffer Substances 0.000 description 6
- 238000004891 communication Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000002674 ointment Substances 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Generation (AREA)
Abstract
本公开提供一种图形处理器、***、方法、电子装置及电子设备。该图形处理器采用基于图块的渲染架构,包括图元信息计算模块,被配置为:根据图像帧中图元的第一属性信息计算图元的光栅化方程系数,所述第一属性信息包括几何处理得到的属性信息;图块划分模块,被配置为:对所述图像帧中的图元进行图块划分处理;像素信息处理模块,被配置为:逐块根据覆盖图块的图元的光栅化方程系数对所述覆盖图块的图元进行像素的光栅化处理。本公开降低采用基于图块的渲染架构的图形处理器的硬件处理工作量及光栅化处理延时。
Description
技术领域
本公开涉及图像渲染技术领域,尤其涉及一种GPU(Graphics Processing Unit,图形处理器)、***、电子装置、电子设备及图形处理方法。
背景技术
采用基于图块(tile based)的GPU架构可减少渲染时的内存带宽需求。对基于图块的GPU架构而言,以图块粒度逐个图块进行光栅化及像素处理。光栅化处理过程中,通过片上缓冲区(On-Chip Buffers)存储一个图块(tile)中的像素深度缓冲信息、颜色缓冲信息等信息。
图块是基于屏幕坐标划分的,因此,对于一帧图像,先通过几何处理将图元的坐标转换到屏幕坐标后,再进行图块划分。通过图块的图块信息数据结构(如tile list)保存覆盖该图块的图元的索引,图元的索引指向该图元的图元信息数据结构。图元信息数据结构中保存图元的属性信息,例如图元顶点的坐标信息、图元顶点的颜色信息等。
在光栅化阶段,确定图元覆盖的像素,并通过插值计算确定图元覆盖像素的属性信息。在一些渲染过程中,光栅化阶段还进行深度计算。光栅化阶段的上述处理均需要根据几何处理阶段输出的图元的属性信息进行运算处理。
当一个图元覆盖多个图块时,每个图块的光栅化阶段都需要对该图元的属性信息进行重复运算。这导致硬件处理工作量较大,也会导致光栅化处理的延时。
发明内容
本公开的目的是提供一种图形处理器、图形处理***、电子装置、电子设备及图形处理方法,以便降低采用基于图块的渲染架构的图形处理器的硬件处理工作量及光栅化处理延时。
根据本公开的一个方面,提供一种图形处理器,采用基于图块的渲染架构,该图形处理器至少包括:
图元信息计算模块,被配置为:根据图像帧中图元的第一属性信息计算图元的光栅化方程系数,第一属性信息包括几何处理后的属性信息;
图块划分模块,被配置为:对图像帧中的图元进行图块划分处理;
像素信息处理模块,被配置为:逐块根据覆盖图块的图元的光栅化方程系数对覆盖图块的图元进行像素的光栅化处理。
可选地,第一属性信息包括图元的顶点坐标信息。
其中,根据顶点坐标信息计算得到的光栅化方程系数可以包括图元的边的方程系数。相应的,像素的光栅化处理可以包括确定图元覆盖的像素。
其中,根据顶点坐标信息计算得到的光栅化方程系数可以包括图元的面的方程系数。相应的,像素的光栅化处理包括对图元覆盖的像素进行深度计算。
可选地,上述第一属性信息包括图元的插值运算属性信息。相应的,根据插值运算属性信息计算得到的光栅化方程系数可以包括图元覆盖的像素的插值方程系数。相应的,像素的光栅化处理可以包括对图元覆盖的像素进行插值计算。
更进一步的,上述插值运算属性信息可以包括图元的顶点颜色信息。
可选地,像素的插值方程表示为:
R=Ax+By+C
其中,A、B和C为插值方程系数,R为插值计算结果,x,y为像素坐标。
根据本公开的另一个方面,提供一种图形处理***,该图形处理***包括上述任一实施例中所述的图形处理器。
根据本公开的另一个方面,提供一种电子装置,包括上述实施例中所述的图形处理***。
根据本公开的另一个方面,提供一种电子设备,包括上述实施例所述的电子装置。
根据本公开的另一个方面,提供一种图形处理方法,采用基于图块的渲染架构,该方法至少包括如下步骤:
根据图像帧中图元的第一属性信息计算图元的光栅化方程系数,第一属性信息包括几何处理后的属性信息;
对图像帧中的图元进行图块划分处理;
逐块根据覆盖图块的图元的光栅化方程系数对覆盖图块的图元进行像素的光栅化处理。
可选地,上述第一属性信息包括图元的顶点坐标信息。
其中,根据图像帧中图元的第一属性信息计算图元的光栅化方程系数,其具体实现方式可以包括:根据图像帧中图元的顶点坐标信息计算图元的光栅化方程系数,光栅化系数包括图元的边的方程系数。
相应的,逐块根据覆盖图块的图元的光栅化方程系数对覆盖图块的图元进行像素的光栅化处理,其具体实现方式可以包括:逐块根据覆盖图块的图元的光栅化方程系数确定覆盖图块的图元覆盖的像素。
其中,根据图像帧中图元的第一属性信息计算图元的光栅化方程系数,其具体实现方式可以包括:根据图像帧中图元的顶点坐标信息计算图元的光栅化方程系数,光栅化方程系数包括图元的面的方程系数。
相应的,逐块根据覆盖图块的图元的光栅化方程系数对覆盖图块的图元进行像素的光栅化处理,其具体实现方式可以包括:逐块根据覆盖图库的图元的光栅化方程系数对覆盖图块的图元覆盖的像素进行深度计算。
可选地,第一属性信息包括图元的插值运算属性信息。
相应的,根据图像帧中图元的第一属性信息计算图元的光栅化方程系数,其具体实现方式可以包括:根据图像帧中图元的插值运算属性信息计算图元的光栅化方程系数,光栅化方程系数可以包括图元覆盖的像素的插值方程系数。
相应的,逐块根据覆盖图块的图元的光栅化方程系数对覆盖图块的图元进行像素的光栅化处理,其具体实现方式可以包括:逐块根据覆盖图块的图元的光栅化方程系数对覆盖图块的图元覆盖的像素进行插值计算。
可选地,插值运算属性信息可以包括图元的顶点颜色信息。
可选地,像素的插值方程可以表示为:
R=Ax+By+C
其中,A、B和C为插值方程系数,R为插值计算结果,x,y为像素坐标。
附图说明
图1为本公开一个实施例的三角形图元示意图;
图2为本公开一个实施例的图元属性信息的数据结构示意图;
图3为本公开一个实施例的图形处理***架构示意图;
图4为本公开一个实施例的图形处理方法流程示意图。
具体实施方式
在介绍本公开实施例之前,应当说明的是:
本公开部分实施例被描述为处理流程,虽然流程的各个操作步骤可能被冠以顺序的步骤编号,但是其中的操作步骤可以被并行地、并发地或者同时实施。
本公开实施例中可能使用了术语“第一”、“第二”等等来描述各个特征,但是这些特征不应当受这些术语限制。使用这些术语仅仅是为了将一个特征与另一个特征进行区分。
本公开实施例中可能使用了术语“和/或”,“和/或”包括其中一个或更多所列出的相关联特征的任意和所有组合。
应当理解的是,当描述两个部件的连接关系或通信关系时,除非明确指明两个部件之间直接连接或直接通信,否则,两个部件的连接或通信可以理解为直接连接或通信,也可以理解为通过中间部件间接连接或通信。
为了使本公开实施例中的技术方案及优点更加清楚明白,以下结合附图对本公开的示例性实施例进行进一步详细的说明,显然,所描述的实施例仅是本公开的一部分实施例,而不是所有实施例的穷举。需要说明的是,在不冲突的情况下,本公开中的实施例及实施例中的特征可以相互组合。
基于图块的渲染架构中,图块划分后存储的图元的属性信息仅仅包含几何处理输出的信息。每个图块进行光栅化时都要为覆盖该图块的图元进行相关方程(下文统称为光栅化方程)的计算,若一个图元覆盖多个图块,该图元的光栅化方程计算会发生在多个图块的光栅化处理过程中。这种做法不但增加了硬件处理的工作量,并且也增加了光栅化处理的延时。
为解决上述问题,本公开提供一种采用基于图块的渲染架构的GPU,该GPU将光栅化的一部分工作提前到图块划分之前,因此,内存中存储的图元的属性信息不再只包括几何处理后的结果,还包括图元的光栅化方程计算的结果。通过将光栅化方程计算提前,使得每个图元的光栅化方程计算只进行一次。当一个图元在多个图块中出现时,不同的图块光栅化处理时不需要重复计算图元的光栅化方程系数,提高了硬件处理的速度,同时也减少了带宽功耗的开销。
其中,GPU是指通过硬件实现、具有计算功能的处理器,其包括计算单元、缓存等等组成部件,可以是GPGPU(general-purpose graphics processing unit,通用图形处理器),也可以是GPU。
本公开实施例提供的图形处理器适用于任何基于图块的渲染架构,例如,TBR(Tile Based Render,基于图块的渲染)、TBDR(Tile Based Deferred Rendering,基于图块的延迟渲染)等。
本公开的一个实施例提供一种图形处理器,该图形处理器采用基于图块的渲染架构,其至少包括几何处理模块、图元信息计算模块、图块划分模块和像素信息处理模块。
其中,几何处理模块被配置为:针对绘图指令,对图像帧中的物体进行几何处理,输出图元的第一属性信息。其中,图元的第一属性信息可以但不仅限于包括以下至少一种:图元的顶点坐标信息、图元的插值运算属性信息(例如顶点颜色信息)。
图元信息计算模块被配置为:根据图像帧中图元的第一属性信息计算图元的光栅化方程系数。其中,图元的光栅化方程系数作为图元的第二属性信息,可以但不仅限于保存到内存中。
图块划分模块被配置为:对图像帧中的物体进行图块划分处理。
像素信息处理模块被配置为:逐块根据覆盖图块的图元的光栅化方程系数对覆盖图块的图元进行像素的光栅化处理。
本公开实施例中,图元信息计算模块和像素信息处理模块分别可以采用单独的硬件实现,也可以通过同一个硬件实现。其中,图元信息计算模块和像素信息处理模块分别实现了光栅化处理的部分功能。
本公开实施例中,像素信息处理模块对覆盖图块的图元进行像素的光栅化处理可以但不仅限于以下至少一种处理:确定图元覆盖的像素,插值计算,深度计算。
其中,确定图元覆盖的像素需要进行图元的边的方程计算,其中,图元的边是指围成图元的边。以图1所示的三角形图元为例,三角形图元的边为三角形顶点之间的连线构成的边,例如顶点V0和顶点V1之间的边e0,顶点V1和顶点V2之间的边e1,顶点V0和顶点V2之间的边e2。进行图元的边的方程计算,需要用到图元的顶点坐标信息,根据图元的两个顶点的顶点坐标可以确定这两个顶点坐标之间的连线(边)的方程系数。图元的边的方程可以表示为:Aex+Bey+Ce=0。其中,Ae、Be和Ce为边的方程系数。仍以图1所示的三角形图元为例,三角形图元有三个边(e0、e1和e2),因此需要分别计算这三个边的方程系数。也就是说,根据顶点坐标信息计算得到的光栅化方程系数可以包括图元的边的方程系数。
其中,深度计算需要进行图元的面的方程计算,其中,图元的面是指图元的顶点围合而成的面。以图1所示的三角形图元为例,边e0、e1和e2合围成图元的面。进行图元的面的方程计算,需要用到图元的顶点坐标信息,根据图元的各个顶点坐标可以确定该图元的面的方程系数。也就是说,根据顶点坐标信息计算得到的光栅化方程系数可以包括图元的面的方程系数。图元的面的方程可以表示为:z=Afx+Bfy+Cf。其中,Af、Bf和Cf为面的方程系数。
其中,插值计算需要进行图元覆盖的像素的插值方程计算。本公开实施例中,插值方程计算包括光栅化过程中任意插值计算所需要用到的插值方程的计算。作为举例而非限定,插值计算可以但不仅限于包括颜色插值。进行图元覆盖的像素的插值方程计算,需要用到图元的插值运算属性信息,根据图元的插值运算属性信息可以确定图元覆盖像素的插值方程系数。插值方程可以表示为:R=Ax+By+C。其中,A、B和C为插值方程系数,R为插值计算结果,x,y为像素坐标。也就是说,根据插值运算属性信息计算得到的光栅化方程系数可以包括图元覆盖的像素的插值方程系数。仍以图1所示的三角形图元为例,图元覆盖的任一像素V的颜色插值运算需要使用到三个顶点的顶点颜色信息。
在上述任意实施例的基础上,图元的属性信息(包括图元的第一属性信息和图元的第二属性信息)以预先确定的数据结构保存在内存中。作为举例而非限定,图元的属性信息的数据结构如图2所示。
其中,在数据结构的第一部分顺序保存图元的顶点坐标信息、图元的顶点颜色信息在内的至少一种插值运算属性信息。几何处理完成后,将图元的上述第一属性信息被保存到内存中图1所示数据结构的第一部分。
其中,数据结构的第二部分顺序保存图元的面的方程系数、图元的边的方程系数、图元覆盖像素的颜色插值方程系数在内的至少一种插值方程系数。图元信息计算模块计算得到的上述光栅化方程系数被保存到内存中图1所示的数据结构的第二部分。
如图1所示,图元的面的方程系数包括face_A,face_B,face_C。图元的三条边的方程系数包括:e0_A,e0_B,e0_C;e1_A,e1_B,e1_C;e2_A,e2_B,e2_C。图元覆盖像素的插值方程0的系数即颜色插值方程系数,包括Color_A,Color_B,Color_C。图元覆盖像素的插值方程1的系数和图元覆盖像素的插值方程2的系数为其他插值方程的系数,本公开实施例对此不作限定。
其中,数据结构的第三部分保存图元的其他属性信息,例如图元标识、视口标识(viewport ID)、层(Layer)等,这些属性信息不参与光栅化方程计算。图块划分模块对图元进行图块划分处理后,将每个图块的信息保存在内存中预先确定的图块数据结构中。其中,图块的信息包括覆盖该图块的图元的索引,图元的索引指示了内存中图元数据结构的保存地址。
像素信息处理模块在处理每个图块时,从内存中读取该图块的信息,进而根据图元的索引获取图元的光栅化方程系数。具体的:
像素信息处理模块根据当前图块的信息查找覆盖当前图块的各个图元的数据结构。以图2所示的数据结构为例,从图元的数据结构的第二部分读取到图元的边的方程系数(e0_A,e0_B,e0_C),(e1_A,e1_B,e1_C),(e2_A,e2_B,e2_C),根据边的方程系数计算像素和边的位置关系:e0_A*x+e0_B*y+e0_C,e1_A*x+e1_B*y+e1_C,e2_A*x+e2_B*y+e2_C,根据位置关系计算结果识别像素是否被图元覆盖。其中,(x,y)为图元覆盖像素的坐标。从图元的数据结构的第二部分读取到图元的面的方程系数(face_A,face_B,face_C),根据面的方程系数计算图元覆盖像素的深度值:face_A*x+face_B*y+face_C。从图元的数据结构的第二部分读取图元覆盖像素的插值方程系数(例如颜色方程插值系数Color_A,Color_B,Color_C),进行插值计算:Color_A*x+Color_B*y+Color_C,得到像素的颜色值。
本公开实施例还提供一种图形处理***,该图形处理***包括上述任一实施例中所述的图形处理器。
本公开实施例中,图形处理***的产品形态可以为SOC(System on Chip,片上***)芯片。
本公开实施例中的图形处理器***可以是单die(晶片)SOC芯片,也可以是多die互联的SOC芯片。
下面以一个die为例,对本公开提供的图形处理***的架构及工作原理进行说明。
在图3所示的一个实施例中,单die的图形处理***包括GPU核,该GPU核即上述的图形处理器。
GPU核用来处理绘图的指令,根据绘图指令,执行图像渲染的Pipeline,还可以用来执行其他运算指令。GPU核中进一步包括:计算单元,用于执行着色器编译后的指令,属于可编程模块,由大量的ALU组成;缓存(Cache),用于GPU核数据的缓存,以减少对内存的访问;光栅化模块,3D渲染管线的一个固定的阶段,进一步包括图元信息计算模块和像素信息处理模块;图块划分(Tilling)模块,TBR和TBDR GPU架构中对一帧进行图块划分处理;裁剪模块,3D渲染管线的一个固定的阶段,裁剪掉观察范围外,或者背面不显示的图元;后处理模块,用于对画完的图进行缩放,裁剪,旋转等操作;微核(Micro core),用于GPU核上各个管线硬件模块之间的调度,或者用于多GPU核的任务调度。
GPU核连接到片上网络。其中,片上网络用于图形处理***上各个主(master)和从(salve)之间的数据交换,本实施例中,片上网络包括配置总线、数据通信网络、通信总线等等。
如图3所示,图形处理***还可以包括:
通用DMA(Direct Memory Access,直接存储器访问),用于执行主机端到图形处理***内存(例如显卡内存)之间的数据搬移,例如,通过DMA将3D画图的顶点(vertex)数据从主机端搬到图形处理***内存;
PCIe控制器,用于和主机通信的接口,实现PCIe协议,使图形处理***通过PCIe接口连接到主机上,主机上运行了图形API以及显卡的驱动等程序;
应用处理器,用于图形处理***上各个模块任务的调度,例如GPU渲染完一帧图后通知应用处理器,应用处理器再启动显示控制器将GPU画完的图显示到屏幕上;
内存控制器,用于连接内存设备,用于保存SOC上的数据;
显示控制器,控制将内存里的frame buffer以显示接口(HDMI,DP等)输出到显示器上;
视频解码,可以将主机硬盘上的编码的视频解码成能显示的画面;
视频编码,可以将主机硬盘上原始的视频码流编码成指定的格式返回给主机。
基于图3所示的图形处理***架构,在一个实施例中,图形渲染过程如下:
主机的图形API(实际应用中,对于移动端的图形处理***,也可以由应用处理器上的软件)向SOC芯片发送绘图指令,要求对图像帧进行渲染。
其中,图像帧中包括至少一个物体。
通用DMA将图像帧中各个物体的顶点坐标信息从主机端搬运至图形处理***内存。
GPU核的计算单元获取上述绘图指令后,对该绘图指令进行译码。
GPU核的顶点着色器(由计算单元实现其功能)从***内存中获取图像帧中各个物体的顶点坐标信息,并将物体的顶点坐标信息传输给几何着色器(由计算单元实现其功能),几何着色器将物体顶点的3D坐标转换为展开的纹理坐标(即(u,v)坐标)。另外,计算单元还根据物体的顶点坐标信息进行图元装配,从而确定各个图元的顶点坐标。其中,纹理图中顶点坐标对应的纹理坐标处的取值为顶点颜色信息。
图元的顶点坐标信息和顶点纹理坐标被保存到图元在***内存中的数据结构中。
几何处理结束后,GPU核中的图元信息计算模块从内存中图元的数据结构中读取图元的顶点坐标信息和顶点颜色信息。图元信息计算模块根据图元的顶点坐标信息计算图元的边的方程系数和图元的面的方程系数,根据图元的顶点颜色信息计算图元的颜色插值方程系数。图元的边的方程系数、面的方程系数和颜色插值方程系数被保存到图元的上述数据结构中。
然后,图块划分模块对图像帧中的图元进行图块划分处理,并将图块划分处理结果保存至图块缓冲区,图块划分处理结果包括覆盖图块的图元的索引。
图块划分结束后,像素信息处理模块逐个图块进行处理。对于当前图块,像素信息处理模块根据覆盖当前图块的图元的索引查找到覆盖当前图块的图元的数据结构。从图元的数据结构中读取图元的边的方程系数、图元的面的方程系数和图元的颜色插值方程系数。利用图元的边的方程系数进行像素覆盖测试,以确定该图元覆盖的像素。本公开不对像素覆盖测试的具体实现方式进行限定,可以采用现有任意像素覆盖测试手段实现。然后利用颜色插值方程系数通过颜色插值计算确定该图元覆盖的像素对应的纹理坐标。另外,利用图元的面的方程系数进行深度计算。
光栅化处理结束后,GPU核的片段着色器(由计算单元实现其功能)根据图元覆盖像素的纹理坐标执行对应像素的着色计算(例如光照计算)。
应当指出的是,上述以单GPU核为例对本公开实施例进行说明。但本公开实施例不仅适用于单GPU核的图形处理***,还适用于多GPU核的图形处理***。
本公开实施例还提供一种电子装置,该电子装置包括上述任一实施例中所述的图形处理***。在一些使用场景下,该电子装置的产品形式体现为显卡;在另一些使用场景下,该电子装置的产品形式体现为CPU主板。
本公开实施例还提供一种电子设备,该电子设备包括上述的电子装置。在一些使用场景下,该电子设备的产品形式是便携式电子设备,例如智能手机、平板电脑、VR设备等;在一些使用场景下,该电子设备的产品形式是个人电脑、游戏主机、工作站、服务器等。
基于相同的发明构思,本公开实施例还提供一种图形处理方法,采用基于图块的渲染架构,如图4所示,该方法至少包括如下步骤:
步骤401、根据图像帧中图元的第一属性信息计算图元的光栅化方程系数,第一属性信息包括几何处理后的属性信息;
步骤402、对图像帧中的图元进行图块划分处理;
步骤403、逐块根据覆盖图块的图元的光栅化方程系数对覆盖图块的图元进行像素的光栅化处理。
可选地,上述第一属性信息包括图元的顶点坐标信息。
其中,根据图像帧中图元的第一属性信息计算图元的光栅化方程系数,其具体实现方式可以包括:根据图像帧中图元的顶点坐标信息计算图元的光栅化方程系数,光栅化系数包括图元的边的方程系数。
相应的,逐块根据覆盖图块的图元的光栅化方程系数对覆盖图块的图元进行像素的光栅化处理,其具体实现方式可以包括:逐块根据覆盖图块的图元的光栅化方程系数确定覆盖图块的图元覆盖的像素。
其中,根据图像帧中图元的第一属性信息计算图元的光栅化方程系数,其具体实现方式可以包括:根据图像帧中图元的顶点坐标信息计算图元的光栅化方程系数,光栅化方程系数包括图元的面的方程系数。
相应的,逐块根据覆盖图块的图元的光栅化方程系数对覆盖图块的图元进行像素的光栅化处理,其具体实现方式可以包括:逐块根据覆盖图库的图元的光栅化方程系数对覆盖图块的图元覆盖的像素进行深度计算。
可选地,第一属性信息包括图元的插值运算属性信息。
相应的,根据图像帧中图元的第一属性信息计算图元的光栅化方程系数,其具体实现方式可以包括:根据图像帧中图元的插值运算属性信息计算图元的光栅化方程系数,光栅化方程系数可以包括图元覆盖的像素的插值方程系数。
相应的,逐块根据覆盖图块的图元的光栅化方程系数对覆盖图块的图元进行像素的光栅化处理,其具体实现方式可以包括:逐块根据覆盖图块的图元的光栅化方程系数对覆盖图块的图元覆盖的像素进行插值计算。
可选地,插值运算属性信息可以包括图元的顶点颜色信息。
可选地,像素的插值方程可以表示为:
R=Ax+By+C
其中,A、B和C为插值方程系数,R为插值计算结果,x,y为像素坐标。
应当指出的是,上述图形处理方法与上述图形处理器基于同样的发明构思。因此,方法中各个步骤的具体实现方式及涉及到的名词解释可以参照上述实施例的描述,此处不再赘述。
尽管已描述了本公开的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本公开范围的所有变更和修改。
显然,本领域的技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样,倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内,则本公开也意图包含这些改动和变型在内。
Claims (17)
1.一种图形处理器,采用基于图块的渲染架构,所述图形处理器包括:
图元信息计算模块,被配置为:根据图像帧中图元的第一属性信息计算图元的光栅化方程系数,所述第一属性信息包括几何处理后的属性信息;
图块划分模块,被配置为:对所述图像帧中的图元进行图块划分处理;
像素信息处理模块,被配置为:逐块根据覆盖图块的图元的光栅化方程系数对所述覆盖图块的图元进行像素的光栅化处理。
2.根据权利要求1所述的图形处理器,所述第一属性信息包括图元的顶点坐标信息。
3.根据权利要求2所述的图形处理器,根据所述顶点坐标信息计算得到的光栅化方程系数包括图元的边的方程系数;
所述像素的光栅化处理包括确定图元覆盖的像素。
4.根据权利要求2所述的图形处理器,根据所述顶点坐标信息计算得到的光栅化方程系数包括图元的面的方程系数;
所述像素的光栅化处理包括对图元覆盖的像素进行深度计算。
5.根据权利要求1所述的图形处理器,所述第一属性信息包括图元的插值运算属性信息;
根据所述插值运算属性信息计算得到的光栅化方程系数包括图元覆盖的像素的插值方程系数;
所述像素的光栅化处理包括对图元覆盖的像素进行插值计算。
6.根据权利要求5所述的图形处理器,所述插值运算属性信息包括图元的顶点颜色信息。
7.根据权利要求5所述的图形处理器,像素的插值方程表示为:
R=Ax+By+C
其中,A、B和C为所述插值方程系数,R为插值计算结果,x,y为像素坐标。
8.一种图形处理***,包括权利要求1至7任一项所述的图形处理器。
9.一种电子装置,包括权利要求8所述的***。
10.一种电子设备,包括权利要求9所述的电子装置。
11.一种图形处理方法,采用基于图块的渲染架构,所述方法包括:
根据图像帧中图元的第一属性信息计算图元的光栅化方程系数,所述第一属性信息包括几何处理后的属性信息;
对所述图像帧中的图元进行图块划分处理;
逐块根据覆盖图块的图元的光栅化方程系数对所述覆盖图块的图元进行像素的光栅化处理。
12.根据权利要求11所述的方法,所述第一属性信息包括图元的顶点坐标信息。
13.根据权利要求12所述的方法,所述根据图像帧中图元的第一属性信息计算图元的光栅化方程系数,包括:
根据图像帧中图元的顶点坐标信息计算图元的光栅化方程系数,所述光栅化系数包括图元的边的方程系数;
所述逐块根据覆盖图块的图元的光栅化方程系数对所述覆盖图块的图元进行像素的光栅化处理,包括:
逐块根据覆盖图块的图元的光栅化方程系数确定所述覆盖图块的图元覆盖的像素。
14.根据权利要求12所述的方法,所述根据图像帧中图元的第一属性信息计算图元的光栅化方程系数,包括:
根据图像帧中图元的顶点坐标信息计算图元的光栅化方程系数,所述光栅化方程系数包括图元的面的方程系数;
所述逐块根据覆盖图块的图元的光栅化方程系数对所述覆盖图块的图元进行像素的光栅化处理,包括:
逐块根据覆盖图库的图元的光栅化方程系数对所述覆盖图块的图元覆盖的像素进行深度计算。
15.根据权利要求11所述的方法,所述第一属性信息包括图元的插值运算属性信息;
所述根据图像帧中图元的第一属性信息计算图元的光栅化方程系数,包括:
根据图像帧中图元的插值运算属性信息计算图元的光栅化方程系数,所述光栅化方程系数包括图元覆盖的像素的插值方程系数;
所述逐块根据覆盖图块的图元的光栅化方程系数对所述覆盖图块的图元进行像素的光栅化处理,包括:
逐块根据覆盖图块的图元的光栅化方程系数对所述覆盖图块的图元覆盖的像素进行插值计算。
16.根据权利要求15所述的方法,所述插值运算属性信息包括图元的顶点颜色信息。
17.根据权利要求15所述的方法,像素的插值方程表示为:
R=Ax+By+C
其中,A、B和C为所述插值方程系数,R为插值计算结果,x,y为像素坐标。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210409557.5A CN116957898A (zh) | 2022-04-19 | 2022-04-19 | 图形处理器、***、方法、电子装置及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210409557.5A CN116957898A (zh) | 2022-04-19 | 2022-04-19 | 图形处理器、***、方法、电子装置及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116957898A true CN116957898A (zh) | 2023-10-27 |
Family
ID=88449922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210409557.5A Pending CN116957898A (zh) | 2022-04-19 | 2022-04-19 | 图形处理器、***、方法、电子装置及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116957898A (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110216069A1 (en) * | 2010-03-08 | 2011-09-08 | Gary Keall | Method And System For Compressing Tile Lists Used For 3D Rendering |
CN104183005A (zh) * | 2013-05-24 | 2014-12-03 | 三星电子株式会社 | 图形处理单元和基于图块的渲染方法 |
US20150228111A1 (en) * | 2014-02-07 | 2015-08-13 | Samsung Electronics Co., Ltd. | Graphics processing unit |
CN106504181A (zh) * | 2015-09-08 | 2017-03-15 | 想象技术有限公司 | 用于处理子图元的图形处理方法和*** |
CN108711133A (zh) * | 2017-04-01 | 2018-10-26 | 英特尔公司 | 带有早期分层的z的基于图块的立即模式渲染 |
CN113256764A (zh) * | 2021-06-02 | 2021-08-13 | 南京芯瞳半导体技术有限公司 | 一种光栅化装置、方法及计算机存储介质 |
-
2022
- 2022-04-19 CN CN202210409557.5A patent/CN116957898A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110216069A1 (en) * | 2010-03-08 | 2011-09-08 | Gary Keall | Method And System For Compressing Tile Lists Used For 3D Rendering |
CN104183005A (zh) * | 2013-05-24 | 2014-12-03 | 三星电子株式会社 | 图形处理单元和基于图块的渲染方法 |
US20150228111A1 (en) * | 2014-02-07 | 2015-08-13 | Samsung Electronics Co., Ltd. | Graphics processing unit |
CN106504181A (zh) * | 2015-09-08 | 2017-03-15 | 想象技术有限公司 | 用于处理子图元的图形处理方法和*** |
CN108711133A (zh) * | 2017-04-01 | 2018-10-26 | 英特尔公司 | 带有早期分层的z的基于图块的立即模式渲染 |
CN113256764A (zh) * | 2021-06-02 | 2021-08-13 | 南京芯瞳半导体技术有限公司 | 一种光栅化装置、方法及计算机存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8441497B1 (en) | Interpolation of vertex attributes in a graphics processor | |
JP4598030B2 (ja) | グラフィックスパイプラインにおけるタイルベース精度のラスタライズ | |
EP3008701B1 (en) | Using compute shaders as front end for vertex shaders | |
EP2289000B1 (en) | System, method, and computer program product for a tessellation engine using a geometry shader | |
CN109785417B (zh) | 一种实现OpenGL累积操作的方法及装置 | |
US11908039B2 (en) | Graphics rendering method and apparatus, and computer-readable storage medium | |
US9471952B2 (en) | Method and system for coordinated data execution using a primary graphics processor and a secondary graphics processor | |
US7466322B1 (en) | Clipping graphics primitives to the w=0 plane | |
CN112189215A (zh) | 用于在图形流水线中实现存储器使用减少的编译器辅助技术 | |
TWI720981B (zh) | 用於處理需要相加數個乘法結果之指令的方法、設備和非暫態電腦可讀取媒體 | |
CN117058288A (zh) | 图形处理器及方法、多核图形处理***、电子装置及设备 | |
US10192348B2 (en) | Method and apparatus for processing texture | |
WO2017105595A1 (en) | Graphics processor logic for encoding increasing or decreasing values | |
WO2019088865A1 (ru) | Способ и система удаления невидимых поверхностей трёхмерной сцены | |
WO2023202367A1 (zh) | 图形处理器、***、装置、设备及方法 | |
US20150084952A1 (en) | System, method, and computer program product for rendering a screen-aligned rectangle primitive | |
CN116263982B (zh) | 图形处理器、***、方法、电子装置及设备 | |
CN116957898A (zh) | 图形处理器、***、方法、电子装置及电子设备 | |
US20230186523A1 (en) | Method and system for integrating compression | |
US11748933B2 (en) | Method for performing shader occupancy for small primitives | |
CN116263981B (zh) | 图形处理器、***、装置、设备及方法 | |
WO2023202365A1 (zh) | 图形处理器、***、装置、设备及方法 | |
WO2023202366A1 (zh) | 图形处理器、***、电子装置、设备及图形处理方法 | |
CN117765204B (zh) | 曲面细分方法、装置和图形处理单元 | |
CN118262026A (zh) | 基于光线追踪的相交判断方法、处理器、***及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |