JP3543254B2 - 複数のｉｃチップを備えた半導体装置の構造 - Google Patents
複数のｉｃチップを備えた半導体装置の構造 Download PDFInfo
- Publication number
- JP3543254B2 JP3543254B2 JP15991297A JP15991297A JP3543254B2 JP 3543254 B2 JP3543254 B2 JP 3543254B2 JP 15991297 A JP15991297 A JP 15991297A JP 15991297 A JP15991297 A JP 15991297A JP 3543254 B2 JP3543254 B2 JP 3543254B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- electrode pad
- main
- sub
- barrier metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数個のＩＣチップを、その相互間を電気的に接続した状態で一体的に接合した半導体装置の構造に関するものである。
【０００２】
【従来の技術】
従来、二つのＩＣチップを、その相互間を電気的に接続した状態で、一体的に接合するに際しては、前記両ＩＣチップのうち一方のメインＩＣチップに形成した各電極パッド及び前記両ＩＣチップのうち他方のサブＩＣチップに形成した各電極パッドのうちいずれか一方の電極パッドにバンプを設けて、このバンプを、他方の電極パッドに対して圧着すると言う方法を採用している。
【０００３】
【発明が解決しようとする課題】
しかし、この方法において、メインＩＣチップとサブＩＣチップとの一体化を、メインＩＣチップの各電極パッド及びサブＩＣチップの各電極パッドのうちいずれか一方の電極パッドに設けたバンプにおける他方の電極パッドへの圧着のみに依存することができず、前記した圧着後において、両ＩＣチップの間に、その両者を一体的に接着するための合成樹脂を充填するようにしなければならないから、両ＩＣチップを一体化することに要するコストが大幅にアップすると言う問題があった。
【０００４】
しかも、前記ＩＣチップにおける電極パッドは、一般的に言ってアルミニウム製であるのに対し、バンプは、アルミニウムと異質の金又は半田製であることにより、一方の電極パッドに設けたバンプを、他方の電極パッドに対して圧着することの確実性が低く、その確実性を確保するためには、その押圧力を可成り強くしなければならず、このバンプを他方の電極パッドに圧着するときに、この他方の電極パッドに対して大きなダメージを及ぼすことになるから、電気的接続の信頼性が低くて、不良品の発生率が高いと言う問題もあった。
【０００５】
本発明は、これらの問題を解消できるようにした半導体装置の構造を提供することを技術的課題とするものである。
【０００６】
【課題を解決するための手段】
この技術的課題を達成するため本発明は、
「少なくとも上面に回路素子、この回路素子に対する電極パッドを形成したメインＩＣチップと、少なくとも片面に回路素子とこの回路素子に対する電極パッドとを形成したサブＩＣチップとから成り、前記サブＩＣチップを、前記メインＩＣチップの上面側に、当該サブＩＣチップにおける回路素子及び電極パッドが前記メインＩＣチップにおける回路素子及び電極パッドに対面するように下向きにして配設し、前記メインＩＣチップにおける電極パッド及びサブＩＣチップにおける電極パッドのうち一方の電極パッドにバンプを設け、前記メインＩＣチップにおける電極パッド及びサブＩＣチップにおける電極パッドのうち他方の電極パッドが設けられる側のＩＣチップに、当該ＩＣチップにおける回路素子及び前記他方の電極パッドを覆う保護膜を形成し、この保護膜のうち前記他方の電極パッドを覆う部分に、当該電極パッドの周囲に保護膜の電極パッドに対する重なり部を残して開口部を設け、前記他方の電極パッドのうち前記開口部内の部分に、バリアメタルを、当該バリアメタルの周囲が前記保護膜のうち前記開口部の周囲縁の部分に重なるように形成して、前記バリアメタルにおける上面のうち前記開口部の部分に前記バンプが嵌まる凹所を設け、更に、前記両ＩＣチップの相互間を、その間に介挿した導電粒子混入の接着フィルムにて、前記バンプが当該接着フィルムを前記バリアメタルに対して圧縮変形するようにして接着する。」
と言う構成にした。
【０００７】
【発明の作用・効果】
このように構成することにより、両ＩＣチップを、その間に介挿した接着フィルムにて強固に一体化することができる一方、前記接着フィルムを、一方の電極パッドに設けたバンプが他方の電極パッドに設けたバリアメタルに対して圧縮変形することにより、この接着フィルムに混入されている導電粒子が、このバンプと、他方の電極パッドの表面に形成されているバリアメタルとの間に挟まれることになり、しかも、この導電粒子が前記バンプとバリアメタルとの間から横方向に逃げるのを、前記バリアメタルの上面に設けられる凹所にて阻止でき、換言すると、前記バリアメタルの上面における凹所内に、多くの導電粒子を確保することができるから、前記接着フィルムへの導電粒子の混入量を多くすることなく、メインＩＣチップにおける各電極パッドと、サブＩＣチップにおける各電極パッドとの相互間を電気的に確実に接続することができるのである。
【０００８】
しかも、前記一方の電極パッドに設けたバンプが他方の電極パッドに対してダメージを及ぼすことを、この他方の電極パッドの表面に形成されているバリアメタルによって確実に低減できるのである。
従って、本発明によると、メインＩＣチップとサブＩＣチップとを、その間に接着フィルムを介挿したのち押圧するだけで、その相互間を電気的に接続した状態で簡単に一体化することができる一方、その相互間に電気的な接続に際して、電極パッドに対して及ぼすダメージが小さいと共に、電気的接続の信頼性を高くて、不良品の発生率が低いから、前記一体化が簡単にできることと相俟って、製造コストを大幅に低減できる効果を有する。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態を、一つのパッケージ体にて二つのＩＣチップを密封した形式の半導体装置に適用した場合の図面（図１〜図８）について説明する。
この図において、符号１は、矩形状のチップマウント部１ａと、このチップマウント部１ａにおける四つの各辺から外向きに延びる複数本のリード端子１ｂとを備えたリードフレームを示す。
【００１０】
また、符号２は、前記リードフレーム１におけるチップマウント部１ａに対してダイボンディングされるメインＩＣチップを示し、このメインＩＣチップ２の上面には、図示しない能動素子又は受動素子等のような回路素子の多数個が形成されていると共に、その周囲にワイヤボンディング用電極パッド２ａの多数個が、その内側に後述するサブＩＣチップ３に対する接続用の電極パッド２ｂの多数個が形成されている。
【００１１】
この場合において、前記メインＩＣチップ２の上面には、図３に示すように、当該上面に形成されている各種の回路素子を覆う保護膜２ｃが、前記各電極パッド２ｂの部分に開口部を設けて形成され、更に、前記各電極パッド２ｂの部分には、バリアメタル２ｅが、当該電極パッド２ｂのうち前記保護膜２ｃにおける開口部内の部分及び前記保護膜２ｃのうち開口部の周囲縁の部分を覆うように形成されている。
つまり、このように構成することにより、前記バリアメタル２ｅの上面に、前記保護膜２ｃの膜厚さと略等しい深さの凹所を形成することができる。
なお、このバリアメタル２ｅは、例えば、チタンを下層としタングステンを上層とするか、クロムを下層とし銀を上層とする二層構造に構成されている。
【００１２】
更にまた、符号３は、前記メインＩＣチップ２の上面に一体化されるサブＩＣチップを示し、このサブＩＣチップ３における表裏両面のうち少なくとも片面には、前記メインＩＣチップ２と同様に図示しない能動素子又は受動素子等のような回路素子の多数個が形成されている共に、前記メインＩＣチップ２における各電極パッド２ｂの各々に対応する箇所ごとに接続用の電極パッド３ａが形成されている。
【００１３】
そして、前記サブＩＣチップ３を、前記メインＩＣチップ２に対して、これらにおける電極パッド２ｂ，３ｂの相互間を電気的に接続した状態で一体化するに際しては、前記サブＩＣチップ３における各電極パッド３ａの各々に、金又は半田等によるバンプ３ｂを設けるのである。
次いで、前記サブＩＣチップ３を、その回路素子、電極パッド３ａ及びバンプ３ｂを形成した片面を下向きにして、前記メインＩＣチップ２の上面側に配設し、その間に導電粒子を混入した接着フィルム４を介挿したのち、前記サブＩＣチップ３を、メインＩＣチップ２に向かって、その間における前記接着フィルム４を、図５に示すように、各バンプ３ｂにより圧縮変形するように押圧し、この押圧を保持した状態で、加熱等にて前記接着フィルム４を乾燥・硬化することにより、前記サブＩＣチップ３を、メインＩＣチップ２に対して、その間に介挿した接着フィルム４により確実に且つ強固に一体化できるのである。
【００１４】
また、前記サブＩＣチップ３における各バンプ３ｂが、前記接着フィルム４を、圧縮変形することにより、この接着フィルム４に混入されている導電粒子が、この各バンプ３ｂと、メインＩＣチップ２における各電極パッド２ｂの表面に形成したバリアメタル２ｅとの間に挟まれることにより、サブＩＣチップ３における各電極パッド３ａと、メインＩＣチップ２における各電極パッド２ｂとの相互間を電気的に接続することができるのであり、前記した押圧のときにおいて、サブＩＣチップ３における各電極パッド３ａに設けたバンプ３ｂが、メインＩＣチップ２における各電極パッド２ｂに対してダメージを及ぼすことを、この各電極パッド２ｂの表面に形成されているバリアメタル２ｄによって確実に低減できるのである。
【００１５】
この場合において、図示のように、メインＩＣチップ２の上面における保護膜２ｃのうち各電極パッド２ｂを覆う部分に、当該電極パッド２ｂの周囲に保護膜２ｃの電極パッド２ｂに対する重なり部を残して開口部を設ける一方、バリアメタル２ｄを、電極パッド２ｂのうち前記保護膜２ｃにおける開口部内の部分及び前記保護膜２ｃのうち開口部の周囲縁の部分を覆うように形成することにより、このバリアメタル２ｄの上面には、前記バンプ３ｂが嵌まる凹所が形成されることになる。
【００１６】
これにより、前記接着フィルム４がバンプ３ｂによって前記バリアメタル２ｄにおける凹所内に向かって圧縮変形されるときに、この接着フィルム４に混入した導電粒子が前記バンプ３ｂとバリアメタル２ｄとの間から横方向に逃げるのを、前記バリアメタル２ｄの上面に形成される凹所にて阻止でき、換言すると、前記バリアメタル２ｄの上面における凹所内に、多くの導電粒子を確保することができるから、前記接着フィルム４への導電粒子の混入量を多くすることなく、電気的接続の確実性を向上できるのである。
【００１７】
このようにして、メインＩＣチップ２に対してサブＩＣチップ３を一体化すると、このメインＩＣチップ２を、図６に示すように、前記リードフレーム１におけるチップマウント部１ａに対してダイボンディングし、次いで、このメインＩＣチップ２における各ワイヤボンディング用電極パッド２ａと、リードフレーム１における各リード端子１ｂとの間を、細い金属線５によるワイヤボンディングにて電気的に接続したのち、これらの全体を、図７に示すように、合成樹脂製のパッケージ体６にて密封し、次いで、図８に示すように、リードフレーム１から切り離したのち、各リード端子１ｂのうちパッケージ体６から突出する部分を、パッケージ体６の下面の同一平面状に折り曲げることにより、密封型半導体装置の完成品とするのである。
【００１８】
なお、前記の説明は、バンプ３ｂを、サブＩＣチップ３における各電極パッド３ａに設けて、このバンプ３ｂを、メインＩＣチップ２における各電極パッド２ｂに設けたバリアメタル２ｄに対して電気的に接続する場合を示したが、これに代えて、バンプを、メインＩＣチップ２における各電極パッド２ｂに設けて、このバンプを、サブＩＣチップ３における各電極パッド３ａに設けたバリアメタルに対して電気的に接続するように構成にしても良く、また、本発明は、前記のように、メインＩＣチップ２に対して一つのサブＩＣチップ３を一体化することに限らず、メインＩＣチップ２に対して二つのサブＩＣチップ３を一体化する場合にも適用できることは言うまでもない。
【図面の簡単な説明】
【図１】本発明の実施の形態を示す分解斜視図である。
【図２】図１の縦断正面図である。
【図３】図２の要部拡大図である。
【図４】サブＩＣチップをメインＩＣチップに対して一体化した状態を示す縦断正面図である。
【図５】図４の要部拡大図である。
【図６】リードフレームに対してマウントした状態を示す縦断正面図である。
【図７】全体をパッケージ体に密封した状態を示す縦断正面図である。
【図８】半導体装置の縦断正面図である。
【符号の説明】
１ リードフレーム
１ａ チップマウント部
１ｂ リード端子
２ メインＩＣチップ
２ｂ 電極パッド
２ｃ 保護膜
２ｄ バリアメタル
３ サブＩＣチップ
３ａ 電極パッド
３ｂ バンプ
４ 接着フィルム
５ 金属線
６ パッケージ体
【発明の属する技術分野】
本発明は、複数個のＩＣチップを、その相互間を電気的に接続した状態で一体的に接合した半導体装置の構造に関するものである。
【０００２】
【従来の技術】
従来、二つのＩＣチップを、その相互間を電気的に接続した状態で、一体的に接合するに際しては、前記両ＩＣチップのうち一方のメインＩＣチップに形成した各電極パッド及び前記両ＩＣチップのうち他方のサブＩＣチップに形成した各電極パッドのうちいずれか一方の電極パッドにバンプを設けて、このバンプを、他方の電極パッドに対して圧着すると言う方法を採用している。
【０００３】
【発明が解決しようとする課題】
しかし、この方法において、メインＩＣチップとサブＩＣチップとの一体化を、メインＩＣチップの各電極パッド及びサブＩＣチップの各電極パッドのうちいずれか一方の電極パッドに設けたバンプにおける他方の電極パッドへの圧着のみに依存することができず、前記した圧着後において、両ＩＣチップの間に、その両者を一体的に接着するための合成樹脂を充填するようにしなければならないから、両ＩＣチップを一体化することに要するコストが大幅にアップすると言う問題があった。
【０００４】
しかも、前記ＩＣチップにおける電極パッドは、一般的に言ってアルミニウム製であるのに対し、バンプは、アルミニウムと異質の金又は半田製であることにより、一方の電極パッドに設けたバンプを、他方の電極パッドに対して圧着することの確実性が低く、その確実性を確保するためには、その押圧力を可成り強くしなければならず、このバンプを他方の電極パッドに圧着するときに、この他方の電極パッドに対して大きなダメージを及ぼすことになるから、電気的接続の信頼性が低くて、不良品の発生率が高いと言う問題もあった。
【０００５】
本発明は、これらの問題を解消できるようにした半導体装置の構造を提供することを技術的課題とするものである。
【０００６】
【課題を解決するための手段】
この技術的課題を達成するため本発明は、
「少なくとも上面に回路素子、この回路素子に対する電極パッドを形成したメインＩＣチップと、少なくとも片面に回路素子とこの回路素子に対する電極パッドとを形成したサブＩＣチップとから成り、前記サブＩＣチップを、前記メインＩＣチップの上面側に、当該サブＩＣチップにおける回路素子及び電極パッドが前記メインＩＣチップにおける回路素子及び電極パッドに対面するように下向きにして配設し、前記メインＩＣチップにおける電極パッド及びサブＩＣチップにおける電極パッドのうち一方の電極パッドにバンプを設け、前記メインＩＣチップにおける電極パッド及びサブＩＣチップにおける電極パッドのうち他方の電極パッドが設けられる側のＩＣチップに、当該ＩＣチップにおける回路素子及び前記他方の電極パッドを覆う保護膜を形成し、この保護膜のうち前記他方の電極パッドを覆う部分に、当該電極パッドの周囲に保護膜の電極パッドに対する重なり部を残して開口部を設け、前記他方の電極パッドのうち前記開口部内の部分に、バリアメタルを、当該バリアメタルの周囲が前記保護膜のうち前記開口部の周囲縁の部分に重なるように形成して、前記バリアメタルにおける上面のうち前記開口部の部分に前記バンプが嵌まる凹所を設け、更に、前記両ＩＣチップの相互間を、その間に介挿した導電粒子混入の接着フィルムにて、前記バンプが当該接着フィルムを前記バリアメタルに対して圧縮変形するようにして接着する。」
と言う構成にした。
【０００７】
【発明の作用・効果】
このように構成することにより、両ＩＣチップを、その間に介挿した接着フィルムにて強固に一体化することができる一方、前記接着フィルムを、一方の電極パッドに設けたバンプが他方の電極パッドに設けたバリアメタルに対して圧縮変形することにより、この接着フィルムに混入されている導電粒子が、このバンプと、他方の電極パッドの表面に形成されているバリアメタルとの間に挟まれることになり、しかも、この導電粒子が前記バンプとバリアメタルとの間から横方向に逃げるのを、前記バリアメタルの上面に設けられる凹所にて阻止でき、換言すると、前記バリアメタルの上面における凹所内に、多くの導電粒子を確保することができるから、前記接着フィルムへの導電粒子の混入量を多くすることなく、メインＩＣチップにおける各電極パッドと、サブＩＣチップにおける各電極パッドとの相互間を電気的に確実に接続することができるのである。
【０００８】
しかも、前記一方の電極パッドに設けたバンプが他方の電極パッドに対してダメージを及ぼすことを、この他方の電極パッドの表面に形成されているバリアメタルによって確実に低減できるのである。
従って、本発明によると、メインＩＣチップとサブＩＣチップとを、その間に接着フィルムを介挿したのち押圧するだけで、その相互間を電気的に接続した状態で簡単に一体化することができる一方、その相互間に電気的な接続に際して、電極パッドに対して及ぼすダメージが小さいと共に、電気的接続の信頼性を高くて、不良品の発生率が低いから、前記一体化が簡単にできることと相俟って、製造コストを大幅に低減できる効果を有する。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態を、一つのパッケージ体にて二つのＩＣチップを密封した形式の半導体装置に適用した場合の図面（図１〜図８）について説明する。
この図において、符号１は、矩形状のチップマウント部１ａと、このチップマウント部１ａにおける四つの各辺から外向きに延びる複数本のリード端子１ｂとを備えたリードフレームを示す。
【００１０】
また、符号２は、前記リードフレーム１におけるチップマウント部１ａに対してダイボンディングされるメインＩＣチップを示し、このメインＩＣチップ２の上面には、図示しない能動素子又は受動素子等のような回路素子の多数個が形成されていると共に、その周囲にワイヤボンディング用電極パッド２ａの多数個が、その内側に後述するサブＩＣチップ３に対する接続用の電極パッド２ｂの多数個が形成されている。
【００１１】
この場合において、前記メインＩＣチップ２の上面には、図３に示すように、当該上面に形成されている各種の回路素子を覆う保護膜２ｃが、前記各電極パッド２ｂの部分に開口部を設けて形成され、更に、前記各電極パッド２ｂの部分には、バリアメタル２ｅが、当該電極パッド２ｂのうち前記保護膜２ｃにおける開口部内の部分及び前記保護膜２ｃのうち開口部の周囲縁の部分を覆うように形成されている。
つまり、このように構成することにより、前記バリアメタル２ｅの上面に、前記保護膜２ｃの膜厚さと略等しい深さの凹所を形成することができる。
なお、このバリアメタル２ｅは、例えば、チタンを下層としタングステンを上層とするか、クロムを下層とし銀を上層とする二層構造に構成されている。
【００１２】
更にまた、符号３は、前記メインＩＣチップ２の上面に一体化されるサブＩＣチップを示し、このサブＩＣチップ３における表裏両面のうち少なくとも片面には、前記メインＩＣチップ２と同様に図示しない能動素子又は受動素子等のような回路素子の多数個が形成されている共に、前記メインＩＣチップ２における各電極パッド２ｂの各々に対応する箇所ごとに接続用の電極パッド３ａが形成されている。
【００１３】
そして、前記サブＩＣチップ３を、前記メインＩＣチップ２に対して、これらにおける電極パッド２ｂ，３ｂの相互間を電気的に接続した状態で一体化するに際しては、前記サブＩＣチップ３における各電極パッド３ａの各々に、金又は半田等によるバンプ３ｂを設けるのである。
次いで、前記サブＩＣチップ３を、その回路素子、電極パッド３ａ及びバンプ３ｂを形成した片面を下向きにして、前記メインＩＣチップ２の上面側に配設し、その間に導電粒子を混入した接着フィルム４を介挿したのち、前記サブＩＣチップ３を、メインＩＣチップ２に向かって、その間における前記接着フィルム４を、図５に示すように、各バンプ３ｂにより圧縮変形するように押圧し、この押圧を保持した状態で、加熱等にて前記接着フィルム４を乾燥・硬化することにより、前記サブＩＣチップ３を、メインＩＣチップ２に対して、その間に介挿した接着フィルム４により確実に且つ強固に一体化できるのである。
【００１４】
また、前記サブＩＣチップ３における各バンプ３ｂが、前記接着フィルム４を、圧縮変形することにより、この接着フィルム４に混入されている導電粒子が、この各バンプ３ｂと、メインＩＣチップ２における各電極パッド２ｂの表面に形成したバリアメタル２ｅとの間に挟まれることにより、サブＩＣチップ３における各電極パッド３ａと、メインＩＣチップ２における各電極パッド２ｂとの相互間を電気的に接続することができるのであり、前記した押圧のときにおいて、サブＩＣチップ３における各電極パッド３ａに設けたバンプ３ｂが、メインＩＣチップ２における各電極パッド２ｂに対してダメージを及ぼすことを、この各電極パッド２ｂの表面に形成されているバリアメタル２ｄによって確実に低減できるのである。
【００１５】
この場合において、図示のように、メインＩＣチップ２の上面における保護膜２ｃのうち各電極パッド２ｂを覆う部分に、当該電極パッド２ｂの周囲に保護膜２ｃの電極パッド２ｂに対する重なり部を残して開口部を設ける一方、バリアメタル２ｄを、電極パッド２ｂのうち前記保護膜２ｃにおける開口部内の部分及び前記保護膜２ｃのうち開口部の周囲縁の部分を覆うように形成することにより、このバリアメタル２ｄの上面には、前記バンプ３ｂが嵌まる凹所が形成されることになる。
【００１６】
これにより、前記接着フィルム４がバンプ３ｂによって前記バリアメタル２ｄにおける凹所内に向かって圧縮変形されるときに、この接着フィルム４に混入した導電粒子が前記バンプ３ｂとバリアメタル２ｄとの間から横方向に逃げるのを、前記バリアメタル２ｄの上面に形成される凹所にて阻止でき、換言すると、前記バリアメタル２ｄの上面における凹所内に、多くの導電粒子を確保することができるから、前記接着フィルム４への導電粒子の混入量を多くすることなく、電気的接続の確実性を向上できるのである。
【００１７】
このようにして、メインＩＣチップ２に対してサブＩＣチップ３を一体化すると、このメインＩＣチップ２を、図６に示すように、前記リードフレーム１におけるチップマウント部１ａに対してダイボンディングし、次いで、このメインＩＣチップ２における各ワイヤボンディング用電極パッド２ａと、リードフレーム１における各リード端子１ｂとの間を、細い金属線５によるワイヤボンディングにて電気的に接続したのち、これらの全体を、図７に示すように、合成樹脂製のパッケージ体６にて密封し、次いで、図８に示すように、リードフレーム１から切り離したのち、各リード端子１ｂのうちパッケージ体６から突出する部分を、パッケージ体６の下面の同一平面状に折り曲げることにより、密封型半導体装置の完成品とするのである。
【００１８】
なお、前記の説明は、バンプ３ｂを、サブＩＣチップ３における各電極パッド３ａに設けて、このバンプ３ｂを、メインＩＣチップ２における各電極パッド２ｂに設けたバリアメタル２ｄに対して電気的に接続する場合を示したが、これに代えて、バンプを、メインＩＣチップ２における各電極パッド２ｂに設けて、このバンプを、サブＩＣチップ３における各電極パッド３ａに設けたバリアメタルに対して電気的に接続するように構成にしても良く、また、本発明は、前記のように、メインＩＣチップ２に対して一つのサブＩＣチップ３を一体化することに限らず、メインＩＣチップ２に対して二つのサブＩＣチップ３を一体化する場合にも適用できることは言うまでもない。
【図面の簡単な説明】
【図１】本発明の実施の形態を示す分解斜視図である。
【図２】図１の縦断正面図である。
【図３】図２の要部拡大図である。
【図４】サブＩＣチップをメインＩＣチップに対して一体化した状態を示す縦断正面図である。
【図５】図４の要部拡大図である。
【図６】リードフレームに対してマウントした状態を示す縦断正面図である。
【図７】全体をパッケージ体に密封した状態を示す縦断正面図である。
【図８】半導体装置の縦断正面図である。
【符号の説明】
１ リードフレーム
１ａ チップマウント部
１ｂ リード端子
２ メインＩＣチップ
２ｂ 電極パッド
２ｃ 保護膜
２ｄ バリアメタル
３ サブＩＣチップ
３ａ 電極パッド
３ｂ バンプ
４ 接着フィルム
５ 金属線
６ パッケージ体
Claims (1)
- 少なくとも上面に回路素子、この回路素子に対する電極パッドを形成したメインＩＣチップと、少なくとも片面に回路素子とこの回路素子に対する電極パッドとを形成したサブＩＣチップとから成り、前記サブＩＣチップを、前記メインＩＣチップの上面側に、当該サブＩＣチップにおける回路素子及び電極パッドが前記メインＩＣチップにおける回路素子及び電極パッドに対面するように下向きにして配設し、前記メインＩＣチップにおける電極パッド及びサブＩＣチップにおける電極パッドのうち一方の電極パッドにバンプを設け、前記メインＩＣチップにおける電極パッド及びサブＩＣチップにおける電極パッドのうち他方の電極パッドが設けられる側のＩＣチップに、当該ＩＣチップにおける回路素子及び前記他方の電極パッドを覆う保護膜を形成し、この保護膜のうち前記他方の電極パッドを覆う部分に、当該電極パッドの周囲に保護膜の電極パッドに対する重なり部を残して開口部を設け、前記他方の電極パッドのうち前記開口部内の部分に、バリアメタルを、当該バリアメタルの周囲が前記保護膜のうち前記開口部の周囲縁の部分に重なるように形成して、前記バリアメタルにおける上面のうち前記開口部の部分に前記バンプが嵌まる凹所を設け、更に、前記両ＩＣチップの相互間を、その間に介挿した導電粒子混入の接着フィルムにて、前記バンプが当該接着フィルムを前記バリアメタルに対して圧縮変形するようにして接着したことを特徴とする複数のＩＣチップを備えた半導体装置の構造。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15991297A JP3543254B2 (ja) | 1997-06-17 | 1997-06-17 | 複数のｉｃチップを備えた半導体装置の構造 |
| KR10-2004-7000090A KR100467946B1 (ko) | 1997-01-24 | 1998-01-22 | 반도체 칩의 제조방법 |
| PCT/JP1998/000281 WO1998033217A1 (en) | 1997-01-24 | 1998-01-22 | Semiconductor device and method for manufacturing thereof |
| US09/155,134 US6133637A (en) | 1997-01-24 | 1998-01-22 | Semiconductor device having a plurality of semiconductor chips |
| EP98900725A EP0890989A4 (en) | 1997-01-24 | 1998-01-22 | SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE DEVICE |
| KR10-1998-0707403A KR100522223B1 (ko) | 1997-01-24 | 1998-01-22 | 반도체장치및그제조방법 |
| US09/612,480 US6458609B1 (en) | 1997-01-24 | 2000-07-07 | Semiconductor device and method for manufacturing thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15991297A JP3543254B2 (ja) | 1997-06-17 | 1997-06-17 | 複数のｉｃチップを備えた半導体装置の構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH118348A JPH118348A (ja) | 1999-01-12 |
| JP3543254B2 true JP3543254B2 (ja) | 2004-07-14 |
Family
ID=15703886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15991297A Expired - Fee Related JP3543254B2 (ja) | 1997-01-24 | 1997-06-17 | 複数のｉｃチップを備えた半導体装置の構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3543254B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8981574B2 (en) | 2012-12-20 | 2015-03-17 | Samsung Electronics Co., Ltd. | Semiconductor package |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4659117A (en) * | 1982-08-10 | 1987-04-21 | Iwk Regler Und Kompensatoren Gmbh | Flexible coupling for pipes in exhaust systems of motor vehicles |
| JP2006237280A (ja) * | 2005-02-25 | 2006-09-07 | Sony Corp | 半導体装置及びその製造方法 |
| EP3390464B1 (en) * | 2015-12-17 | 2020-10-21 | 3M Innovative Properties Company | Aqueous dispersions of amine-containing fluorinated polymers and methods of making and using the same |
-
1997
- 1997-06-17 JP JP15991297A patent/JP3543254B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8981574B2 (en) | 2012-12-20 | 2015-03-17 | Samsung Electronics Co., Ltd. | Semiconductor package |
| US9633973B2 (en) | 2012-12-20 | 2017-04-25 | Samsung Electronics Co., Ltd. | Semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH118348A (ja) | 1999-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3349058B2 (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| US7148080B2 (en) | Method for joining lead frames in a package assembly, method for forming a chip stack package, and a chip stack package | |
| US6815829B2 (en) | Semiconductor device with compact package | |
| US5347429A (en) | Plastic-molded-type semiconductor device | |
| US6191951B1 (en) | Smart card module and smart card including a smart card module | |
| EP1150351A2 (en) | Semiconductor package and semiconductor package fabrication method | |
| WO1998052217A3 (en) | Method of forming a chip scale package, and a tool used in forming the chip scale package | |
| JP2003031760A (ja) | 半導体装置 | |
| JP2000332055A (ja) | フリップチップ実装構造及び実装方法 | |
| US7659620B2 (en) | Integrated circuit package employing a flexible substrate | |
| JP3543254B2 (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| JP3555062B2 (ja) | 半導体装置の構造 | |
| KR100608327B1 (ko) | 비지에이 패키지의 적층 방법 | |
| JP3417095B2 (ja) | 半導体装置 | |
| JP3670625B2 (ja) | 半導体装置およびその製造方法 | |
| JP3815933B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6352461A (ja) | 半導体装置 | |
| JP3696360B2 (ja) | 半導体装置 | |
| JP3286196B2 (ja) | 複数のｉｃチップを備えた密封型半導体装置の構造 | |
| JPH10335366A (ja) | 半導体装置 | |
| JP3248853B2 (ja) | 複数のｉｃチップを備えた密封型半導体装置の構造 | |
| JP3543253B2 (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| JP3670371B2 (ja) | 半導体装置およびその製造方法 | |
| JP3543251B2 (ja) | Ｉｃチップのボンディング装置 | |
| JP3510520B2 (ja) | 半導体パッケージ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040325 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |