JP3542027B2

JP3542027B2 - Semiconductor device provided with burn-in stress circuit and method for applying burn-in stress to semiconductor device

Info

Publication number: JP3542027B2
Application number: JP2000160353A
Authority: JP
Inventors: 新一阿部
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2000-05-30
Filing date: 2000-05-30
Publication date: 2004-07-14
Anticipated expiration: 2020-05-30
Also published as: JP2001337139A

Description

【０００１】
【発明の属する技術分野】
本発明は、バーンインストレス回路を備えた半導体装置およびバーンインストレス印加方法にかかり、特に、ＣＰＵを内蔵する半導体集積回路におけるバーンインテスト時のストレス回路に関するものである。
【０００２】
【従来の技術】
半導体集積回路を備えた半導体装置の信頼性試験のひとつであるバーンインテストでは、内部回路を実動作に近い状態で動作させてストレスを印加するが、従来のバーンインテストでは、パッケージされた完成品に対して行われていたため、必要な入力信号は外部の信号供給源から端子に入力し内部回路を動作させる方法を取っていた。
【０００３】
しかしながら、最近では大量の半導体集積回路に対して同時にテストすることが可能なウエハーレベルバーンインの手法も確立されつつあり、非常に端子ピン数の多いものに対してテストをする必要が生じている。外部接続によるテストによる場合は、従来のパッケージ品のバーンインテストに比べて入力に使用できる端子数が限られてきており、そのため、内部に命令回路を設けてその命令信号を動作させることで回路にストレスを与える方法が提案されている。
【０００４】
図５に内部に命令回路を設けて命令信号を動作させるようにした半導体集積回路装置を示す。この半導体集積回路装置は、半導体集積回路におけるCPU８１のバーンインストレス回路を示す図である。この半導体集積回路装置は、半導体基板上にCPU８１、テストROM８２、データバスに接続される入出力パッドセル群８３、通常動作時のCPUのリードデータバス８７、バーンインモード時のリードデータバス８８、通常動作時のCPUリードデータバス８７とバーンインモード時のリードデータバス８８を、通常動作時にはリードデータバス８８を、バーンインモード時はリードデータバス８８を選択しCPUのリードデータ端子に出力するセレクタ８９とを具備してなり、セレクタ８９の選択によりバーンインモード時にテストROMに格納された命令コードをデータ出力バス９０を介して、CPUに読み出すことによりCPU８１にバーンインストレスを印加するように構成されている。ここで、９１はCPUライトデータバス、９２は入出力パッドセルの入出力制御信号である。
【０００５】
ＣＰＵ８１はリードデータバス８７に接続し、さらにリードデータバス８７は入出力パッドセル群８３にビット毎に接続され、通常使用時は半導体集積回路の外部に存在するテストＲＯＭから命令コードをリードし、実行する。
【０００６】
バーンインモード時にはセレクタ８９はテストＲＯＭ８２のデータ出力に接続されるバス８８を選択し、ＣＰＵ８１に対しフェッチ用の命令コードを出力する。
【０００７】
すなわち従来の方法では、単方向バスのリード方向にセレクタ８９を挿入してバーンインモード時にテストＲＯＭ８２に格納された命令コードをＣＰＵにリードすることによりＣＰＵにストレスをかけるものであった。
【０００８】
【発明が解決しようとする課題】
しかしながら上記従来の構成では半導体集積回路ロジック内部にバーンインモード時のＣＰＵに対する命令制御ロジックを設けなければならず、それによるレイアウトコストが大きく、また回路が複雑になることにより通常動作時のアクセススピードが低下するという欠点があった。
【０００９】
また、この方法ではバーンインモード時には、入出力パッドセルを介することなく直接ＣＰＵに命令コードが出力されるため、バーインモード時に入出力パッドセルを含む外部インターフェース回路に対し、同時にストレスを与えることができないという欠点もあった。
【００１０】
本発明は前記実情に鑑みてなされたもので、集積回路装置の大型化を招くことなく、簡単でかつ通常動作時のアクセススピードの高いバーンインストレス回路を備えた半導体装置を提供することを目的とする。
【００１１】
また本発明の他の目的は、入出力パッドについてもバーンインストレスを印加することのできる半導体装置を提供することにある。
また、本発明の他の目的は、回路の大型化を招くことなく、簡単でかつ通常動作時のアクセススピードの高いバーンインストレス印加方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
この問題を解決するため、本発明のバーンインストレス回路を備えた半導体装置は、集積回路装置と、前記集積回路装置のリードデータバスに接続され、導通あるいは切断制御可能なプルアップ素子及びプルダウン素子を備えた入出力パッドセルとを半導体基板上に形成してなり、バーンインモード時に前記プルアップ素子及びプルダウン素子を導通あるいは遮断制御することにより、動作ストレス用の命令コードを入出力パッドセル上のリードデータバスに発生させ、リードデータバスがプルアップ素子及びプルダウン素子により十分なデータ遷移を終了するまでリードパルスのイネーブル期間を延長するように、ウエイト制御することにより、命令フェッチのセットアップタイムを確保し、前記命令コードを実行できるように構成した命令回路を具備したことを特徴とする。
【００１３】
また、本発明では、CPUと、前記CPUのリードデータバスに接続され、導通あるいは切断制御可能なプルアップ素子及びプルダウン素子を備えた入出力パッドセルとを半導体基板上に形成してなり、バーンインモード時にそのプルアップ素子及びプルダウン素子を導通あるいは遮断制御することにより、前記CPUに対する動作ストレス用の命令コードを入出力パッドセル上のリードデータバスに発生させ、リードデータバスがプルアップ素子及びプルダウン素子により十分なデータ遷移を終了するまでリードパルスのイネーブル期間を延長するように、ウエイト制御することにより、命令フェッチのセットアップタイムを確保し、その命令コードを実行できるように構成した命令回路を具備したことを特徴とする。
【００１４】
すなわち、たとえばＣＰＵなどの半導体集積回路におけるバーインストレスの手法として簡易的、擬似的な命令コードを発生する回路を設け、入出力パッドセルの導通、切断可能なプルアップ、プルダウン素子をその導通、切断制御信号に直接命令コードを入出力パッドセル上で発生することにより、入出力パッドセルを含む外部インターフェース回路に対し、同時にストレスを与えることの可能なＣＰＵのストレス回路を実現することができる。
【００１５】
【発明の実施形態】
以下、図面を参照して本発明の一実施例につき説明する。
【００１６】
図１は本発明の第一の実施形態を示す図である。この半導体集積回路装置は、同一のシリコン基板上に、CPU１と、前記CPU１のリードデータバス８に接続され、導通あるいは切断制御可能なプルアップ素子４及びプルダウン素子６を具備してなる入出力パッドセル３とを形成し、バーンインモード時にそのプルアップ素子４及びプルダウン素子６を導通あるいは遮断制御することにより、前記CPU１に対する動作ストレス用の命令コードを入出力パッドセル３上のリードデータバス８に発生させ、その命令コードを実行できるように構成された命令発生回路２を具備したことを特徴とする。
【００１７】
５はプルアップ素子４の導通、切断制御を行う制御信号、７はプルダウン素子６の導通、切断制御を行う制御信号、８はCPUのリードデータバス、１１はバーンインモード認識信号、９はライトデータバス、１０はCPU1から出力される入出力パッドセルの入出力方向制御信号である。
【００１８】
CPU1はリードデータバス８に接続され、さらにリードデータバス８は入出力パッドセル群３にビット毎に接続され、通常使用時は半導体集積回路の外部に存在するプログラムROMから命令コードをリードするように構成されている。通常プルアップ素子４およびプルダウン素子６の制御端子は制御信号５、制御信号７に接続し、それらは命令回路発生回路２より出力される。通常は仕様に基き常時導通あるいは遮断するように制御信号５、制御信号７の極性が設定されている。入出力方向制御信号１０はCPU1より出力され入出力パッドセル群３に直接接続され、通常使用時のI/O入出力制御を担っている。バーンインモード認識信号１１により命令発生回路２に対しバーンインモードに投入されると、命令発生回路はCPUに十分なストレスを与える命令コードをランダムに発生する。なお、この命令コードはＣＰＵの全てのノードが駆動されるように、すなわちトグル率を向上するように、手続き的に発生させるようにしてもよい。その発生した命令コードをCPUのリードデータバス８に反映させるように制御信号５、７を一定の時間的間隔で能動的に操作する。リードデータバスを通じてCPU1にその命令をフェッチするようにする。
【００１９】
以上の様に本実施形態によれば既存の入出力パッドセルを用いて命令コードを通常の端子を用いて、プルアップ、プルダウン仕様にかかわらず、バーンインストレスを加えることができる任意の命令コードをＣＰＵにリードさせることができる。
【００２０】
図２は本発明の第二の実施形態を示す図である。
この半導体集積回路装置では、プルアップ素子２４およびプルダウン素子２５の導通、遮断制御の極性が逆に接続されており、通常動作時にデータバスにプルアップ、プルダウンいずれかを施す仕様を仮定して、ひとつの制御信号２６でリードデータバス２７にバーンインストレス用のデータを与えることができるようにしたものである。
【００２１】
２１はCPU、２２は命令発生回路、２３はデータバスに接続される入出力パッドセル群、２４は導通、切断制御可能なプルアップ素子、２５は導通、切断制御可能なプルダウン素子、２６はプルアップ素子２４およびプルダウン素子２５の導通、遮断制御を行う共通の制御信号、２７はCPUのリードデータバス、２８はバーンインモード認識信号、２９はライトデータバス、３０はCPU1から出力される入出力パッドセルの入出力方向制御信号である。CPU２1はリードデータバス２７に接続し、さらにリードデータバス２７は入出力パッドセル群２３にビット毎に接続され、通常使用時は半導体集積回路の外部に存在するプログラムROMから命令コードをリードする。プルアップ素子２４およびプルダウン素子２５の導通、遮断制御信号２６は命令発生回路２２より出力され、通常は仕様に基き常時導通あるいは遮断するように、制御信号２６により制御される。入出力方向制御信号３０はCPU２1より出力され入出力パッドセル群２３に直接接続し、通常使用時のI/O入出力制御を担っている。バーンインモード認識信号２８により命令発生回路２２に対しバーンインモードに投入されると、命令発生回路はCPUに十分なストレスを与える命令コードをランダムに、あるいは手続き的に発生する。その発生した命令コードをCPUのリードデータバス２７に反映させるように制御信号２６を一定の時間的間隔で能動的に操作する。リードデータバス２７を通じてCPU２1にその命令をフェッチするようにする。
【００２２】
以上の様に本実施形態によれば、プルアップ素子２４およびプルダウン素子２５の導通、遮断制御の極性が逆であってかつ通常動作時にデータバスにプルアップ、プルダウンいずれかを施す仕様を仮定して、ひとつの制御信号２６でリードデータバス２７にバーンインストレス用のデータを与えることができ、実際の配線数を少なくできる。
【００２３】
図３は本発明の第三の実施形態を示す図である。
この集積回路装置では、命令発生回路の動作制御信号を外部から供給するのではなく、ＣＰＵのリードパルス信号５１がアサートされるタイミングをイベントとして命令コードを可変させるようにしたことを特徴とするものである。ＣＰＵ４１のリードパルス信号５１によってＣＰＵの動作に合致したタイミングで命令発生回路４２の出力するバーンインストレス用命令コードの更新を行えるので、効果的なシーケンスでＣＰＵ４１にストレスを印加することが可能となる。
【００２４】
４１はCPU、４２は命令発生回路、４３はデータバスに接続される入出力パッドセル群、４４は導通、切断制御可能なプルアップ素子、４５はプルアップ素子４４の導通、遮断制御を行う制御信号、４６は導通、切断制御可能なプルダウン素子、４７はプルダウン素子４６の導通、遮断制御を行う制御信号、４８はCPUのリードデータバス、５２はバーンインモード認識信号、４９はライトデータバス、５０はCPU４1から出力される入出力パッドセルの入出力方向制御信号、５１はCPU４１から出力されるリードパルス信号であり、命令発生回路４２に接続されている。CPU４1はリードデータバス４７に接続し、さらにリードデータバス４７は入出力パッドセル群４３にビット毎に接続され、通常使用時は半導体集積回路の外部に存在するプログラムROMから命令コードをリードする。プルアップ素子４４およびプルダウン素子４６の導通、遮断制御を行う制御信号４５、４７は命令発生回路４２から出力され、仕様に基き常時導通あるいは遮断するように制御信号４５、４７により制御される。
【００２５】
また、入出力方向制御信号５０はＣＰＵ４１より出力され入出力パッドセル群４３に直接接続し、通常使用時のＩ／Ｏ入出力制御を担っている。バーンインモード認識信号５２により命令発生回路４２に対しバーンインモードに投入されると、命令発生回路はＣＰＵに十分なストレスを与える命令コードをランダムに、あるいは手続き的に発生する。その発生した命令コードをＣＰＵのリードデータバス４７に反映させるように制御信号４５、制御信号４７をＣＰＵのリードパルス信号５１がアサートされるタイミングでデータを更新しながらで能動的に操作する。リードデータバスを通じてＣＰＵ４１にバーンインストレスを加える目的の命令をフェッチするようにする。
【００２６】
以上の様に本実施形態によれば、ＣＰＵ４１のリードパルス信号５１の動作に合致したタイミングで命令発生回路４２の出力するバーンインストレス用命令コードの更新を行えるので、効果的なシーケンスでＣＰＵを動作させストレスを与えることができる。
【００２７】
図４は本発明の第四の実施形態を示す図である。
この装置は、リードデータバスがプルアップ素子及びプルダウン素子により十分なデータ遷移を終了するまでリードパルスのイネーブル期間を延長するようにＣＰＵにウエイト制御することにより、ＣＰＵへの命令フェッチのセットアップタイムを確実に確保するように構成したことを特徴とする。
【００２８】
ここで６１はCPU、６２は命令発生回路、６３はデータバスに接続される入出力パッドセル群、６４は導通、切断制御可能なプルアップ素子、６５はプルアップ素子６４の導通、遮断制御を行う制御信号、６６は導通、切断制御可能なプルダウン素子、６７はプルダウン素子６６の導通、遮断制御を行う制御信号、６８はCPUのリードデータバス、７２はバーンインモード認識信号、６９はライトデータバス、７０はCPU６1から出力される入出力パッドセルの入出力方向制御信号、７１はCPU６１から出力されるリードパルス信号、７３は命令発生回路６２からCPU６１に出力されるウエイト制御信号である。CPU６１はリードデータバス６７に接続し、さらにリードデータバス６７は入出力パッドセル群６３にビット毎に接続され、通常使用時は半導体集積回路の外部に存在するプログラムROMから命令コードをリードする。プルアップ素子６４およびプルダウン素子６６は命令発生回路６２から出力され、通常は仕様に基き常時導通あるいは遮断するように制御信号６５、６７により制御される。リードパルス信号７１はCPU６１から出力され、外部プログラムROMに接続されると同時に命令発生回路６２に接続されている。またウエイト制御信号７３は命令発生回路６２から出力され、CPU６１に接続されている。入出力方向制御信号７０はCPU６1より出力され入出力パッドセル群６３に直接接続し、通常使用時のI/O入出力制御を担っている。バーンインモード認識信号により命令発生回路６２に対しバーンインモードに投入されると、命令発生回路６２はCPU６１に十分なストレスを与える命令コードをランダムするようにしてもよい。あるいはまた、命令発生回路６２はCPU６１に十分なストレスを与える命令コードを、CPU６１内部のトグル率を向上させるように、手続き的に発生するようにしてもよい。その発生した命令コードをCPU６１のリードデータバス７２に反映させるように制御信号６５、６７をCPU６１のリードパルス信号７２がアサートされるタイミングでデータを更新しながら能動的に操作する。また命令発生回路６２はウエイト信号７３を制御してCPU６１がバーンイン用の命令コードを十分フェッチできるサイクルを確保するようにCPU６１に対しフィードバックを行う。そのようにしてリードデータバスを通じてCPU６1にバーンインストレスを目的とする命令をCPU６１にフェッチさせるようにする。
【００２９】
以上説明してきたように、本実施形態によれば、ＣＰＵ６１のリードパルス信号７１の動作に合致したタイミングで命令発生回路６２の出力する命令コードの更新を行うことができるので、効果的なシーケンスでＣＰＵ６１を動作させストレスを与えることができる。またこれと同時にウエイト制御信号７３を使用してＣＰＵ６１のリード時において導通、切断制御可能なプルアップ、プルダウン素子６４、６６によるバス操作に足りる必要最小限なリードサイクル期間を確保でき、効率的にバーンインストレス用の命令をＣＰＵ６１に送ることができる。
【００３０】
なお、前記実施形態では、命令発生回路をＣＰＵと同一基板上に形成したが、外部からＩ／Ｏパッドを介して供給してもよい。
【００３１】
また、前記実施形態では、半導体集積回路がＣＰＵである場合について説明したが、ＤＳＰ（Ｄｉｇｉｔａｌｓｉｇｎａｌｐｒｏｃｅｓｓｏｒ）などＣＰＵに限定されることはく半導体集積回路一般に適用可能である。
【００３２】
加えて、ＣＰＵのバーンインストレス印加を伴う場合に限定されることなく、Ｉ／Ｏパッドのみにバーンインストレス印加を行うことができるようにしたものにも適用可能である。
【００３３】
【発明の効果】
本発明によれば、半導体集積回路において既存の入出力パッドセルを使用し、レイアウトコストの増大を招くことなく、ＣＰＵに対するバーンイン用のストレス回路を構成することが可能となる。またバスラインに複雑な制御回路を挿入することがないため、このような挿入回路によるアクセススピードの低下を抑制できる。
【００３４】
また、併せてＣＰＵに対するストレスとともに入出力パッドセル自体へのストレスも同時に与えることができる。
【００３５】
加えて入出力パッドセルのみに対してストレスを与えるようにすることも可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を表す図
【図２】本発明の第２の実施形態を表す図
【図３】本発明の第３の実施形態を表す図
【図４】本発明の第４の実施形態を表す図
【図５】従来の半導体集積回路におけるＣＰＵのバーンインストレス回路を表す図
【符号の簡単な説明】
１ＣＰＵ
２命令発生回路
３入出力パッドセル
４プルアップ素子
５制御信号バス
６プルダウン素子
７制御信号バス
８バーンインモード認識信号バス
９ライトデータバス
１０入出力方向制御信号バス
１１リードデータバス
４１ＣＰＵ
４２命令発生回路
４３入出力パッドセル群
４４プルアップ素子
４５制御信号
４６プルダウン素子
４７制御信号
４８リードデータバス
５２バーンインモード認識信号
４９ライトデータバス
５０入出力方向制御信号
５１リードパルス信号[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device having a burn-in stress circuit and a method of applying a burn-in stress, and more particularly to a stress circuit for a burn-in test in a semiconductor integrated circuit having a built-in CPU.
[0002]
[Prior art]
In the burn-in test, which is one of the reliability tests of semiconductor devices equipped with semiconductor integrated circuits, stress is applied by operating the internal circuit in a state close to actual operation, but in the conventional burn-in test, a packaged finished product is Therefore, a necessary input signal is input to a terminal from an external signal supply source to operate an internal circuit.
[0003]
However, recently, a wafer-level burn-in method capable of simultaneously testing a large number of semiconductor integrated circuits has been established, and it is necessary to test a device having an extremely large number of terminal pins. In the case of testing by external connection, the number of terminals that can be used for input is limited compared to the conventional package product burn-in test.Therefore, an internal instruction circuit is provided, and the instruction signal is operated to operate the circuit. Stressing methods have been proposed.
[0004]
FIG. 5 shows a semiconductor integrated circuit device in which an instruction circuit is provided to operate an instruction signal. This semiconductor integrated circuit device is a diagram showing a burn-in stress circuit of the CPU 81 in the semiconductor integrated circuit. This semiconductor integrated circuit device includes a CPU 81, a test ROM 82, an input / output pad cell group 83 connected to a data bus, a CPU read data bus 87 in a normal operation, a read data bus 88 in a burn-in mode, and a normal operation on a semiconductor substrate. the CPU read data bus 87 and the burn-in mode of the read data bus 88 when the read data bus 88 during normal operation, the burn-in mode and a selector 89 which selects and outputs the read data bus 88 to read a data terminal of the CPU It is configured to apply a burn-in stress to the CPU 81 by reading out the instruction code stored in the test ROM to the CPU via the data output bus 90 in the burn-in mode by the selection of the selector 89. Here, 91 is a CPU write data bus, and 92 is an input / output control signal of an input / output pad cell.
[0005]
The CPU 81 is connected to a read data bus 87, and the read data bus 87 is connected to the input / output pad cell group 83 for each bit. In normal use, an instruction code is read from a test ROM existing outside the semiconductor integrated circuit and executed. I do.
[0006]
In the burn-in mode, the selector 89 selects the bus 88 connected to the data output of the test ROM 82 and outputs a fetch instruction code to the CPU 81.
[0007]
That is, in the conventional method, the CPU 89 is stressed by inserting the selector 89 in the read direction of the unidirectional bus and reading the instruction code stored in the test ROM 82 into the CPU in the burn-in mode.
[0008]
[Problems to be solved by the invention]
However, in the above-described conventional configuration, the instruction control logic for the CPU in the burn-in mode must be provided inside the semiconductor integrated circuit logic, thereby increasing the layout cost and increasing the access speed in normal operation due to the complexity of the circuit. There was a drawback of lowering.
[0009]
Further, in this method, in the burn-in mode, an instruction code is directly output to the CPU without going through the input / output pad cells, so that stress cannot be simultaneously applied to the external interface circuit including the input / output pad cells in the burn-in mode. There was also.
[0010]
The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a semiconductor device having a burn-in stress circuit that is simple and has a high access speed during normal operation without increasing the size of an integrated circuit device. I do.
[0011]
Another object of the present invention is to provide a semiconductor device capable of applying a burn-in stress to an input / output pad.
Another object of the present invention is to provide a method for applying a burn-in stress that is simple and has a high access speed during normal operation without increasing the size of the circuit.
[0012]
[Means for Solving the Problems]
In order to solve this problem, a semiconductor device having a burn-in stress circuit according to the present invention includes an integrated circuit device and a pull-up element and a pull-down element which are connected to a read data bus of the integrated circuit device and which can be controlled to be conductive or disconnected. An input / output pad cell is formed on a semiconductor substrate, and the pull-up element and the pull-down element are controlled to be conductive or cut off in a burn-in mode, so that an instruction code for operating stress is read from the read data bus on the input / output pad cell. The wait time is controlled so as to extend the enable period of the read pulse until the read data bus completes a sufficient data transition by the pull-up element and the pull-down element, thereby securing the setup time of the instruction fetch. Instructions configured to execute instruction codes Characterized by comprising a circuit.
[0013]
In the present invention, a CPU and an input / output pad cell connected to a read data bus of the CPU and provided with a pull-up element and a pull-down element that can be controlled to be conductive or disconnected are formed on a semiconductor substrate, and a burn-in mode is provided. At times, the pull-up element and the pull-down element are controlled to be conductive or cut-off, whereby an instruction code for operating stress on the CPU is generated on the read data bus on the input / output pad cell, and the read data bus is controlled by the pull-up element and the pull-down element. An instruction circuit configured to secure the setup time for instruction fetch and execute the instruction code by performing wait control so as to extend the enable period of the read pulse until a sufficient data transition is completed . It is characterized by the following.
[0014]
That is, for example, a circuit for generating a simple and pseudo instruction code is provided as a burn-in stress method in a semiconductor integrated circuit such as a CPU, and the conduction and disconnection of the pull-up and pull-down elements capable of conducting and disconnecting input / output pad cells are controlled. By generating an instruction code directly on a signal on an input / output pad cell, it is possible to realize a CPU stress circuit capable of simultaneously applying stress to an external interface circuit including the input / output pad cell.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of the present invention will be described below with reference to the drawings.
[0016]
FIG. 1 is a diagram showing a first embodiment of the present invention. This semiconductor integrated circuit device is an input / output pad cell comprising a CPU 1 and a pull-up element 4 and a pull-down element 6 connected to a read data bus 8 of the CPU 1 and capable of controlling conduction or disconnection on the same silicon substrate. By controlling the conduction of the pull-up element 4 and the pull-down element 6 in the burn-in mode, an instruction code for operating stress on the CPU 1 is generated on the read data bus 8 on the input / output pad cell 3. And an instruction generating circuit 2 configured to execute the instruction code.
[0017]
5 is a control signal for controlling the conduction and disconnection of the pull-up element 4, 7 is a control signal for controlling the conduction and disconnection of the pull-down element 6, 8 is a CPU read data bus, 11 is a burn-in mode recognition signal, and 9 is write data. A bus 10 is an input / output direction control signal of the input / output pad cell output from the CPU 1.
[0018]
CPU1 is connected to the read data bus 8, further read data bus 8 is connected to each bit in the input-output pad cell group 3, during normal use to read the instruction code from a program ROM that exists outside of the semiconductor integrated circuit It is configured. Usually, the control terminals of the pull-up element 4 and the pull-down element 6 are connected to the control signal 5 and the control signal 7 , which are output from the instruction circuit generation circuit 2. Normally, the polarities of the control signal 5 and the control signal 7 are set so as to be always on or off based on the specification. The input / output direction control signal 10 is output from the CPU 1 and is directly connected to the input / output pad cell group 3, and performs I / O input / output control during normal use. When the burn-in mode is input to the instruction generation circuit 2 by the burn-in mode recognition signal 11, the instruction generation circuit randomly generates an instruction code for giving a sufficient stress to the CPU. This instruction code may be generated procedurally so that all the nodes of the CPU are driven, that is, the toggle rate is improved. The control signals 5 and 7 are actively operated at regular time intervals so that the generated instruction code is reflected on the read data bus 8 of the CPU. The instruction is fetched to the CPU 1 through the read data bus.
[0019]
As described above, according to the present embodiment, an instruction code using an existing input / output pad cell using a normal terminal, and any instruction code capable of applying burn-in stress, regardless of the pull-up or pull-down specification, can be used. Can be led.
[0020]
FIG. 2 is a diagram showing a second embodiment of the present invention.
In this semiconductor integrated circuit device, the polarity of the conduction and cutoff control of the pull-up element 24 and the pull-down element 25 is connected in reverse, and it is assumed that the data bus is pulled up or pulled down during normal operation. One control signal 26 can provide data for burn-in stress to the read data bus 27.
[0021]
21 is a CPU, 22 is an instruction generation circuit, 23 is an input / output pad cell group connected to a data bus, 24 is a pull-up element that can be controlled to be conductive and disconnected, 25 is a pull-down element that can be controlled to be conductive and disconnected, and 26 is a pull-up A common control signal for controlling conduction and cutoff of the element 24 and the pull-down element 25, 27 is a CPU read data bus, 28 is a burn-in mode recognition signal, 29 is a write data bus, and 30 is an input / output pad cell output from the CPU1. This is an input / output direction control signal. The CPU 21 is connected to a read data bus 27, and the read data bus 27 is connected to the input / output pad cell group 23 for each bit, and reads an instruction code from a program ROM existing outside the semiconductor integrated circuit during normal use. A control signal 26 is output from the command generation circuit 22 to control the conduction and disconnection of the pull-up element 24 and the pull-down element 25, and is normally controlled by the control signal 26 based on specifications so as to be always conductive or disconnected. The input / output direction control signal 30 is output from the CPU 21 and is directly connected to the input / output pad cell group 23 to control I / O input / output during normal use. When the burn-in mode is input to the command generating circuit 22 by the burn-in mode recognition signal 28, the command generating circuit randomly or procedurally generates a command code for giving a sufficient stress to the CPU. The control signal 26 is actively operated at certain time intervals so that the generated instruction code is reflected on the read data bus 27 of the CPU. The instruction is fetched to the CPU 21 through the read data bus 27 .
[0022]
As described above, according to the present embodiment, it is assumed that the polarity of the on / off control of the pull-up element 24 and the pull-down element 25 is opposite and that the data bus is subjected to either pull-up or pull-down during normal operation. Thus, data for burn-in stress can be given to the read data bus 27 by one control signal 26, and the actual number of wirings can be reduced.
[0023]
FIG. 3 is a diagram showing a third embodiment of the present invention.
This integrated circuit device is characterized in that the operation code of the instruction generation circuit is not supplied from the outside, but the instruction code is varied by using the timing at which the read pulse signal 51 of the CPU is asserted as an event. It is. The instruction code for burn-in stress output from the instruction generation circuit 42 can be updated at a timing that matches the operation of the CPU by the read pulse signal 51 of the CPU 41, so that stress can be applied to the CPU 41 in an effective sequence.
[0024]
41 is a CPU, 42 is an instruction generation circuit, 43 is an input / output pad cell group connected to the data bus, 44 is a pull-up element capable of controlling conduction and disconnection, and 45 is a control signal for controlling conduction and blocking of the pull-up element 44. , 46 are a pull-down element capable of controlling conduction and disconnection, 47 is a control signal for controlling conduction and cut-off of the pull-down element 46, 48 is a read data bus of the CPU, 52 is a burn-in mode recognition signal, 49 is a write data bus, and 50 is a write data bus. An input / output direction control signal 51 of the input / output pad cell output from the CPU 41 is a read pulse signal output from the CPU 41, and is connected to the instruction generation circuit 42. The CPU 41 is connected to a read data bus 47, and the read data bus 47 is connected to the input / output pad cell group 43 for each bit, and reads an instruction code from a program ROM existing outside the semiconductor integrated circuit in normal use. Conduction of the pull-up element 44 and the pull-down element 4 6, the control signals 45 and 47 for performing blocking control is output from the command generating circuit 42 is controlled by a control signal 45 and 47 so as to always conduct or cut off based on the specification.
[0025]
The input / output direction control signal 50 is output from the CPU 41 and is directly connected to the input / output pad cell group 43 to perform I / O input / output control during normal use. When the burn-in mode is input to the command generating circuit 42 by the burn-in mode recognition signal 52, the command generating circuit randomly or procedurally generates a command code for giving a sufficient stress to the CPU. The control signal 45 and the control signal 47 are actively operated while updating the data at the timing when the read pulse signal 51 of the CPU is asserted so that the generated instruction code is reflected on the read data bus 47 of the CPU. An instruction for applying a burn-in stress to the CPU 41 is fetched through the read data bus.
[0026]
As described above, according to the present embodiment, the instruction code for burn-in stress output from the instruction generation circuit 42 can be updated at a timing that matches the operation of the read pulse signal 51 of the CPU 41, so that the CPU operates in an effective sequence. Can be stressed.
[0027]
FIG. 4 is a diagram showing a fourth embodiment of the present invention.
This apparatus waits for the CPU to extend the enable period of the read pulse until the read data bus has completed a sufficient data transition by the pull-up element and the pull-down element, thereby reducing the setup time of instruction fetch to the CPU. It is characterized in that it is configured to ensure it.
[0028]
Here, 61 is a CPU, 62 is an instruction generation circuit, 63 is an input / output pad cell group connected to a data bus, 64 is a pull-up element capable of controlling conduction and disconnection, and 65 is a control of conduction and blocking of the pull-up element 64. Control signal, 66 is a pull-down element capable of controlling conduction and disconnection, 67 is a control signal for controlling conduction and cut-off of the pull-down element 66, 68 is a read data bus of the CPU, 72 is a burn-in mode recognition signal, 69 is a write data bus, 70 is an input / output direction control signal of the input / output pad cell output from the CPU 61, 71 is a read pulse signal output from the CPU 61, and 73 is a wait control signal output from the instruction generation circuit 62 to the CPU 61. The CPU 61 is connected to a read data bus 67, and the read data bus 67 is connected to the input / output pad cell group 63 on a bit-by-bit basis, and reads an instruction code from a program ROM existing outside the semiconductor integrated circuit during normal use. Pull-up element 64 and the pull-down element 6 6 is output from the command generating circuit 62, typically it is controlled by control signals 65, 67 so as to always conduct or cut off based on the specification. The read pulse signal 71 is output from the CPU 61 and is connected to the external program ROM and at the same time to the instruction generation circuit 62. The wait control signal 73 is output from the instruction generation circuit 62 and is connected to the CPU 61. The input / output direction control signal 70 is output from the CPU 61 and is directly connected to the input / output pad cell group 63, and is responsible for I / O input / output control during normal use. When the burn-in mode is input to the command generating circuit 62 by the burn-in mode recognition signal, the command generating circuit 62 may randomize a command code that gives a sufficient stress to the CPU 61. Alternatively, the instruction generation circuit 62 may generate an instruction code that gives sufficient stress to the CPU 61 in a procedural manner so as to improve the toggle rate inside the CPU 61 . The control signals 65 and 67 are actively operated while updating the data at the timing when the read pulse signal 72 of the CPU 61 is asserted so that the generated instruction code is reflected on the read data bus 72 of the CPU 61. The instruction generation circuit 62 controls the wait signal 73 to provide feedback to the CPU 61 so as to secure a cycle in which the CPU 61 can sufficiently fetch an instruction code for burn-in. In this way, the CPU 61 causes the CPU 61 to fetch an instruction intended for burn-in stress through the read data bus.
[0029]
As described above, according to the present embodiment, the instruction code output from the instruction generation circuit 62 can be updated at a timing that matches the operation of the read pulse signal 71 of the CPU 61. The CPU 61 can be operated to apply stress. At the same time, by using the wait control signal 73, a necessary minimum read cycle period sufficient for bus operation by the pull-up and pull-down elements 64 and 66, which can be controlled to be conductive and disconnected when the CPU 61 is read, can be secured. A command for burn-in stress can be sent to the CPU 61.
[0030]
In the above-described embodiment, the instruction generation circuit is formed on the same substrate as the CPU, but may be supplied from outside via an I / O pad.
[0031]
In the above-described embodiment, the case where the semiconductor integrated circuit is a CPU has been described. However, the present invention is not limited to a CPU such as a DSP (Digital Signal Processor) but can be applied to general semiconductor integrated circuits.
[0032]
In addition, the present invention is not limited to the case where the burn-in stress is applied by the CPU, but is also applicable to a device in which the burn-in stress can be applied only to the I / O pad.
[0033]
【The invention's effect】
According to the present invention, it is possible to configure a burn-in stress circuit for a CPU using existing input / output pad cells in a semiconductor integrated circuit and without increasing layout cost. Further, since a complicated control circuit is not inserted into the bus line, a decrease in access speed due to such an insertion circuit can be suppressed.
[0034]
In addition, the stress on the input / output pad cell itself can be given simultaneously with the stress on the CPU.
[0035]
In addition, it is also possible to apply stress only to the input / output pad cells.
[Brief description of the drawings]
FIG. 1 is a diagram showing a first embodiment of the present invention. FIG. 2 is a diagram showing a second embodiment of the present invention. FIG. 3 is a diagram showing a third embodiment of the present invention. FIG. 5 is a diagram showing a fourth embodiment of the invention. FIG. 5 is a diagram showing a burn-in stress circuit of a CPU in a conventional semiconductor integrated circuit.
1 CPU
2 Instruction generating circuit 3 I / O pad cell 4 Pull-up element 5 Control signal bus 6 Pull-down element 7 Control signal bus 8 Burn-in mode recognition signal bus 9 Write data bus 10 I / O direction control signal bus 11 Read data bus 41 CPU
42 instruction generation circuit 43 input / output pad cell group 44 pull-up element 45 control signal 46 pull-down element 47 control signal 48 read data bus 52 burn-in mode recognition signal 49 write data bus 50 input / output direction control signal 51 read pulse signal

Claims

集積回路装置と、前記集積回路装置のリードデータバスに接続され、導通あるいは切断制御可能なプルアップ素子及びプルダウン素子を備えた入出力パッドセルとを半導体基板上に形成してなり、
バーンインモード時に前記プルアップ素子及びプルダウン素子を導通あるいは遮断制御することにより、動作ストレス用の命令コードを入出力パッドセル上のリードデータバスに発生させ、
リードデータバスがプルアップ素子及びプルダウン素子により十分なデータ遷移を終了するまでリードパルスのイネーブル期間を延長するように、ウエイト制御することにより、命令フェッチのセットアップタイムを確保し、前記命令コードを実行できるように構成した命令回路を具備したことを特徴とするバーンインストレス回路を備えた半導体装置。An integrated circuit device and an input / output pad cell having a pull-up element and a pull-down element that are connected to a read data bus of the integrated circuit device and that can be controlled to be conductive or disconnected, are formed on a semiconductor substrate,
By controlling the pull-up element and the pull-down element to be conductive or cut off in the burn-in mode, an instruction code for operating stress is generated on the read data bus on the input / output pad cell,
Wait control is performed to extend the enable period of the read pulse until the read data bus completes a sufficient data transition by the pull-up element and the pull-down element, thereby securing the setup time for instruction fetch and executing the instruction code. A semiconductor device having a burn-in stress circuit, comprising: an instruction circuit configured to be capable of being operated.

CPUと、前記CPUのリードデータバスに接続され、導通あるいは切断制御可能なプルアップ素子及びプルダウン素子を備えた入出力パッドセルとを半導体基板上に形成してなり、
バーンインモード時に前記プルアップ素子及びプルダウン素子を導通あるいは遮断制御することにより、
前記CPUに対する動作ストレス用の命令コードを入出力パッドセル上のリードデータバスに発生させ、
リードデータバスがプルアップ素子及びプルダウン素子により十分なデータ遷移を終了するまでリードパルスのイネーブル期間を延長するように前記 CPU にウエイト制御することにより、 CPU への命令フェッチのセットアップタイムを確保し、前記命令コードを実行できるように構成した命令回路を具備したことを特徴とするバーンインストレス回路を備えた半導体装置。A CPU and an input / output pad cell connected to a read data bus of the CPU and provided with a pull-up element and a pull-down element capable of controlling conduction or disconnection are formed on a semiconductor substrate,
By conducting or blocking the pull-up element and the pull-down element during the burn-in mode,
An instruction code for operating stress on the CPU is generated on a read data bus on an input / output pad cell,
By performing wait control on the CPU so as to extend the enable period of the read pulse until the read data bus completes a sufficient data transition by the pull-up element and the pull-down element , a setup time for instruction fetch to the CPU is secured, A semiconductor device comprising a burn-in stress circuit, comprising: an instruction circuit configured to execute the instruction code.

前記命令回路は前記命令コードを一定時間間隔で可変させるように構成されていることを特徴とする請求項２記載の半導体装置。3. The semiconductor device according to claim 2, wherein said instruction circuit is configured to vary said instruction code at a constant time interval.

前記命令回路はCPUからのリードパルス信号をイベントとして命令コードを可変させるように構成されていることを特徴とする請求項２記載の半導体装置。3. The semiconductor device according to claim 2, wherein the instruction circuit is configured to vary an instruction code using a read pulse signal from a CPU as an event.

前記命令回路は前記The instruction circuit is CPUCPU と同一基板上に形成されたことを特徴とする請求項２記載の半導体装置。3. The semiconductor device according to claim 2, wherein the semiconductor device is formed on the same substrate.

前記命令回路は、CPUへの動作ストレスとともに入出力パッドセル自体へのストレスも同時に与えるように構成されていることを特徴とする請求項２記載の半導体装置。3. The semiconductor device according to claim 2, wherein the instruction circuit is configured to simultaneously apply a stress to the input / output pad cell itself as well as an operation stress to the CPU.

前記命令回路は、入出力パッドセルへの動作ストレスを与えるように構成されていることを特徴とする請求項２記載の半導体装置。3. The semiconductor device according to claim 2, wherein the command circuit is configured to apply an operation stress to an input / output pad cell.

CPUと、前記CPUのリードデータバスに接続され、導通あるいは切断制御可能なプルアップ素子及びプルダウン素子を備えた入出力パッドセルとを半導体基板上に形成してなる半導体装置に対し、
前記プルアップ素子及びプルダウン素子を導通あるいは遮断制御することにより、
CPUに対する動作ストレス用の命令コードを入出力パッドセル上のリードデータバスに発生させ、
リードデータバスがプルアップ素子及びプルダウン素子により十分なデータ遷移を終了するまでリードパルスのイネーブル期間を延長するように、ウエイト制御することにより、命令フェッチのセットアップタイムを確保し、
その命令コードを実行することにより、バーンインストレスを印加する工程を含むことを特徴とするバーンインストレス印加方法。For a semiconductor device formed with a CPU and an input / output pad cell having a pull-up element and a pull-down element that are connected to a read data bus of the CPU and that can be controlled to be conductive or disconnected on a semiconductor substrate,
By conducting or blocking control of the pull-up element and the pull-down element,
Instruction code for operating stress on the CPU is generated on the read data bus on the input / output pad cells,
By performing wait control so as to extend the enable period of the read pulse until the read data bus has completed a sufficient data transition by the pull-up element and the pull-down element, the setup time of the instruction fetch is secured,
A method for applying a burn-in stress, comprising the step of applying a burn-in stress by executing the instruction code.