JP3540110B2 - 多重ビデオ入力クランプ配置 - Google Patents
多重ビデオ入力クランプ配置 Download PDFInfo
- Publication number
- JP3540110B2 JP3540110B2 JP34605096A JP34605096A JP3540110B2 JP 3540110 B2 JP3540110 B2 JP 3540110B2 JP 34605096 A JP34605096 A JP 34605096A JP 34605096 A JP34605096 A JP 34605096A JP 3540110 B2 JP3540110 B2 JP 3540110B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- video
- clamp
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、一般的にビデオ処理システムに係り、特に、ビデオ処理システムに使用されるビデオ信号クランプ回路に関する。
【0002】
【従来の技術】
複合テレビジョン信号により表わされた画像情報は、ルミナンス成分と、カラービデオ信号の場合の付加的なクロミナンス成分とにより定められる。輝度基準レベルはルミナンス成分の黒レベルに含まれ、かかる直流レベルの変化により望ましくない画像の輝度変化が生じる。
【0003】
多数のビデオ入力信号を有するビデオ信号処理システムにおいて、選択された入力ビデオ信号を変えることにより、元の入力信号と新しい入力信号の黒レベルが異なるならば、望ましくない画像の輝度変化(例えば、画像のフラッシュ)が生じる。更に、ピクチャー・イン・ピクチャー(PIP)システムのように主画像と共に従又は補助画像を表示する能力を有するテレビジョンシステムのようなビデオ信号処理システムにおいて、主画像及び従画像の輝度レベルは略同一であることが望ましい。主及び従画像を表示し得るビデオ処理システムは、主画像又は従画像の何れかとして表示するため、多数の異なるビデオ入力信号の中から個別の選択が行えるので、画像の輝度のバランスはより一層難しくなる。
【0004】
多重入力システムにおける黒レベルの差を回避するため、黒レベル、又は、全ビデオ入力信号の中の同期期間の同期パルスのピーク(“シンク チップ”)のような基準レベルを、共通基準レベルにクランプすることが知られている。
ビデオ入力信号が完全に共通基準レベルにクランプされたとしても、信号処理の誤差は依然として発生する。例えば、レベル比較器(“シンク スライサ”)を含む同期信号分離器が同期成分を得るため使用されるならば、入力選択スイッチと、同期分離器との間の信号処理チャネルのオフセットは、誤差を発生する。かかる誤差は、信号処理チャネルがアナログ又はディジタルの何れであっても発生する。
【0005】
信号処理チャネルの出力からクランプ回路までのフィードバックは、クランピング誤差を削減するため使用される。アナログフィードバッククランプは、ツマ(Tuma)他による米国特許第4,197,557号明細書に記載されている。先行技術のディジタルフィードバッククランプ回路は図2に示される。ディジタルフィードバッククランプ処理は、A/D変換器の出力の直流レベルをディジタル比較器により定められたレベルにクランプする。
【0006】
【発明が解決しようとする課題】
残念ながら、上記の従来のフィードバッククランプ配置は、単一のビデオ入力信号だけに対して作動する。従って、多重入力ビデオ信号処理システムにおいて、選択されていないビデオ入力信号は、選択されたビデオ入力信号と同じ直流レベルにクランプされない。そのため、上記の回路配置は、上記の如く、入力の再選択の間及び主画像とピクチャー・イン・ピクチャー画像の同時表示の間に、望ましくない画像輝度の変化に影響されやすい。
【0007】
【課題を解決するための手段】
本発明は、入力信号を第1の基準レベルにクランプする第1の動作モードと、上記入力信号から得られた信号を第2の基準信号にクランプする第2の動作モードと、上記動作モードを選択する手段とを有するビデオ信号クランプ装置に関する。
【0008】
【発明の実施の形態】
例えば、本発明は、多数のビデオ入力と、所定の直流基準レベル、又は、信号処理チャネルの出力信号から得られた直流基準レベルを用いるビデオ入力信号とを有するビデオ信号処理システムを考慮する。従って、選択されたビデオ信号は、信号処理チャネルの出力から得られた直流基準レベルにクランプされ、選択されていない信号は所定の直流基準レベルにクランプされる。
【0009】
【実施例】
以下、添付図面を参照して本発明を説明する。種々の図において、同じ参照名は同一又は類似の素子を示している。
図1を参照するに、ビデオ信号処理システム、例えば、テレビジョンシステムは、N個のビデオ入力を含み、同図において、N個の入力の中の2個の入力101及び201だけが示される。第1の複合映像入力信号CV1及び第2の複合映像入力CV2は、夫々のキャパシタC1及びC2を介して、スイッチ300及びスイッチ400に結合される。キャパシタC1及びC2は、夫々の出力ノード102及び202を有する。キャパシタ出力ノード102及び202は、夫々のキャパシタ出力ノードにある信号の直流レベルを制御する夫々のクランプ回路に接続される。素子100及び200は、複合映像入力信号CV1及びCV2用のクランプ回路の一部を構成する。複合映像入力信号CV2の直流レベルを制御するため使用されるクランプ回路の一部が素子200として図1に示される。
【0010】
図1のテレビジョンシステムは、主画像処理チャネルと、ピクチャー・イン・ピクチャー(PIP)処理チャネルとを含む。ビデオ入力信号がPIP処理のため選択されたとき、PIP処理チャネルによる処理後に、処理に起因したオフセットを減少させるため、選択されたビデオ信号は、クランプ配置によって、選択された入力信号から得られた直流基準レベルにクランプされる。しかし、ビデオ入力信号がPIP処理チャネルによる処理のため選択されていないときでも、選択されていないビデオ信号の直流レベルは、引き続くビデオ信号の選択が望ましくない画像の輝度変化を生じないように、直流基準レベルにクランプされる。
【0011】
主処理チャネルは、コントローラ350に応答して、N個のビデオ入力信号の中の一つをアナログ・ディジタル変換器410に選択的に結合するスイッチ400を有する。A/D変換器410は、選択された入力ビデオ信号を8ビットのデータストリームに変換する。8ビットのデータストリームは櫛形フィルタ420に供給され、分離したディジタルルミナンスデータストリームDYM及びディジタルクロミナンスデータストリームDCMに処理される。ディジタルルミナンスデータストリームDYM及びディジタルクロミナンスデータストリームDCMは、夫々のディジタル・アナログ変換器430及び440により、夫々、アナログルミナンス信号AYM及びアナログクロミナンス信号ACMに変換される。主アナログルミナンス信号AYM及びアナログクロミナンス信号ACMは、スイッチ500の入力端子の第1の対に結合される。
【0012】
PIP処理チャネルは、コントローラ350に応答して、N個のビデオ入力信号の中の一つをアナログ・ディジタル変換器310に選択的に結合するスイッチ300を有する。A/D変換器310は、入力ビデオ信号を、ディジタルシグナルプロセッサ(DSP)320とディジタル比較器360とに供給される8ビットのデータストリームに変換する。ディジタルシグナルプロセッサ320は、コントローラ350に応答し、従画像又は小画像を表わすディジタルルミナンスデータストリームDYP及びディジタルクロミナンスデータストリームDCPを生成するため、ディジタルビデオデータストリームを処理する。ディジタルシグナルプロセッサ320は、画像の成分の画素及びラインを削除することにより、従ルミナンス及びクロミナンスビデオ信号により表わされる画像のサイズを縮小する。ディジタルルミナンスデータストリームDYP及びディジタルクロミナンスデータストリームDCPは、夫々のディジタル・アナログ変換器330及び340により夫々のアナログルミナンス信号AYP及びアナログクロミナンス信号ACPに変換される。PIPアナログルミナンス信号AYP及びアナログクロミナンス信号ACPは、スイッチ500の入力端子の第2の対に結合される。
【0013】
スイッチ500は、“メイン”モードで動作するコントローラ350に応答して、主アナログルミナンス信号AYM及び主アナログクロミナンス信号ACMだけをルミナンス及びクロミナンスプロセッサ600に結合する。ルミナンス信号は、コントラスト、シャープさ、及び輝度の画像特性を制御するため処理される。クロミナンス信号は、赤色R−Y、緑色G−Y及び青色B−Y色差信号を生成するため復調され、かつ、画像の彩度及び色調の特性を制御するため処理される。処理されたルミナンス信号Yと、色差信号R−Y、G−Y及びB−Yは、高レベルの赤色R、緑色G及び青色B信号を表示装置800に供給する出力増幅器及びマトリックス又は“ドライバ”700に結合される。
【0014】
スイッチ500は、“PIP”モードで動作するコントローラ350に応答し、更に、PIP処理チャネルにより処理されたビデオ信号が表示装置800によってより大きい主画像内に小さい画像として表示されるように、主画像の所定の部分の間にPIPアナログルミナンス信号AYP及びクロミナンス信号ACPをルミナンス及びクロミナンスプロセッサ600に結合する。
【0015】
クランプ100は、基準信号CLAMP_REF1、スイッチ制御信号ADC_FB及び選択信号USE_ADC_FB1を受ける。同様に、クランプ200は、基準信号CLAMP_REF2、ADC_FBと同一のスイッチ制御信号及び選択信号USE_ADC_FB2を受ける。クランプ100とクランプ200は類似しているので、以下の説明は主としてクランプ100について行う。
【0016】
夫々の基準信号CLAMP_REF1及びCLAMP_REF2は、直流電圧レベルである。上記電圧レベルは、別個の電圧源又は共通の電圧源のいずれから得られても構わない。夫々の基準信号CLAMP_REF1及びCLAMP_REF2の目的は、PIP処理チャネルにより処理のため選択されない夫々のビデオ信号に対するクランピングレベルを確立することである。
【0017】
スイッチ制御信号ADC_FBは、上記実施例において、PIPビデオ処理チャネルにより生成される。このスイッチ制御信号は、例えば、A/D変換器310の出力を、例えば、シンクチップレベルに対応する直流信号基準レベルを表わすディジタル語と比較することにより得られる。スイッチ制御信号ADC_FBの目的は、PIPビデオ処理チャネルにより処理のため選択されたビデオ信号に対するクランピングレベルを確立することである。
【0018】
選択信号USE_ADC_FBは、コントローラ350により生成される。コントローラ350の構成は本発明に関し重大ではなく、コントローラ350は、マイクロプロセッサ又はマイクロコントローラ回路と、状態器と、組合せ論理回路又はアナログ制御回路とにより構成してもよい。コンロトローラ350は、ユーザ入力、例えば、リモートコントロール入力を組み込む。
【0019】
クランプ100及び200は、二つの動作モードを有し、第1の(選択されていない)モードは、PIPビデオ処理チャネルによる処理のため選択されない入力をクランプするため使用され、第2の(選択された)モードは、PIP処理のため選択された入力をクランプするため使用される。選択されていないモード及び選択されたモードは、夫々、USE_ADC_FB基準選択信号の論理的ローレベル及び論理的ハイレベルにより定められる。
【0020】
上記実施例において、クランプ回路100は、シンクチップクランプである。シンクチップクランプ100は、カップリングキャパシタC1、比較器120、スイッチ140、スイッチ150、電流源160及び170を含む。シンクチップクランプは、任意のローパスフィルタ(図示しない)を更に有してもよい。この任意のローパスフィルタの目的は、シンクチップクランプ100の基本動作の説明を行った後に説明する。
【0021】
クランプされるべきビデオ信号は、カップリングキャパシタC1の入力端子101に供給される。上記実施例において、水平同期パルスは、負側に変化するパルスであり、活性化ビデオの正側に変化する範囲は画像のホワイト領域を表わす。直流の復元又はクランプされたビデオ出力信号は、キャパシタC1の出力端子102に供給される。
【0022】
キャパシタC1の出力端子102のビデオ信号は、比較器120の反転入力端子に結合される。基準電位CLAMP_REF1は、比較器120の非反転入力端子に供給される。比較器120は、ビデオ信号の振幅が基準電位CLAMP_REF1よりも小さいとき、相対的に正であり、ビデオ信号の振幅が基準電位CLAMP_REF1よりも大きいときに相対的に負であるバイレベル出力信号を発生する。
【0023】
非選択モード(USE_ADC_FB=0)において、比較器120のバイレベル出力は、スイッチ140を介してスイッチ150に結合される。スイッチ150は、比較器120からの相対的に正のレベルの出力に応答して閉じる。スイッチ150が閉じているとき、電流源160からの定電流がキャパシタC1の端子102に結合される。この電流は、端子102の信号の直流電圧レベルが増加するように、キャパシタC1を充電させ始める。端子102の信号の直流レベルが増加すると共に、比較器120の反転入力に印加されたビデオ信号の直流レベルは増加する。比較器120の反転入力のビデオ信号が比較器120の非反転入力のCLAMP_REF1信号を超えたとき、比較器120により発生されるバイレベル出力信号は、相対的に負側に変わる。上記の相対的に負側のレベルは、スイッチ150を開き、これにより、電流源160を端子102から減結合させる。同時に、電流源170は、端子102のビデオ信号の直流レベルが減少するように、キャパシタC1を放電させ始める。電流源170は、端子102に接続され、端子102をドライブする傾向があるキャパシタC1からの電流(例えば、1mA)を、相対的に負の方のレベルまで低下させる。電流源170は、システムが誤りのある相対的に正側の直流レベルに上昇しないことを保証する。第1の制御ループは、端子102の直流レベルを基準電圧CLAMP_REF1の直流レベルにクランプするよう動作する。
【0024】
選択モード(USE_ADC_FB=1)において、スイッチ140はクランプ制御信号ADC_FBをスイッチ150に結合する。第2の制御ループの動作中に、スイッチ制御信号ADC_FBは、スイッチ150を直接的に制御するため使用され、比較器120は迂回される。クランプ制御信号ADC_FBは、A/D変換器310の出力を、−40IREの基準レベルを表わすディジタル語と比較することにより得られる。スイッチ制御信号ADC_FBは、A/D変換器310の出力レベルが−40IREのクランピングレベルを超えたかどうかを示すバイレベル信号である。
【0025】
比較器360に供給された瞬時ビデオ信号が、(“ブラックよりも黒い”同期パルスのチップのレベルを表わす)−40IRE未満の振幅レベルを含む場合を想定すると、比較器360のバイレベル出力ADC_FBは相対的に正である。上記の如く、スイッチ150は閉じ、電流源160からの定電流(例えば、25μA)は、端子102の上記信号のレベルが増加するように、キャパシタC1を充電させ始める。端子102のビデオ信号の直流レベルが増加すると共に、A/D変換器310に供給されるビデオ信号は増大し、これに応じてA/D変換器310は、ディジタルビデオ出力信号の直流レベルを増加させる。比較器360に供給されたビデオ信号の瞬時的なレベルが−40IREよりも低下したとき、比較器360のバイレベル出力ADC_FBは相対的に負に変わる。この相対的に負の信号は、スイッチ150を開くので、電流源160を端子102から減結合させる。同時に電流源170は、端子102の信号の直流電圧レベル、即ち、ビデオ信号の直流レベルが減少するように、キャパシタC1を放電させ始める。第2の制御ループは、ビデオ信号の最小振幅レベルを−40IREのレベルにクランプするよう動作する。
【0026】
キャパシタC1の出力端子102からのビデオ信号は、任意のローパスフィルタ(LPF)を介して比較器120に結合される。LPFは、入力ビデオ信号がルミナンスとクロミナンスの両方の成分を含む複合映像信号である場合に使用される。LPFが使用されるとき、LPFは、例えば、直列抵抗及び分路キャパシタにより構成される。LPFの3dBの周波数ロールオフ点は、ノイズと、バーストを含む活性化ビデオ信号の高周波成分とを減衰させると共に、水平同期パルスを通過するよう選択される必要がある。更に、LPFの直列抵抗は、端子102の装荷を排除するよう十分に大きくする必要がある。
【0027】
図4を参照するに、A/D変換器回路310は、比較器360と共に示される。クランプ回路(例えば、スイッチ300を介してクランプ100)から受けられたアナログビデオ信号A_CLAMPEDは、A/D変換器310Aに結合される。A/D変換器310Aは、クロック信号CLOCKの周波数により定められたサンプリングレートで、アナログビデオ信号A_CLAMPEDを、アナログビデオ信号A_CLAMPEDの各サンプルに対応したディジタル語の系列により構成されるディジタルビデオ信号D_CLAMPEDに変換する。上記実施例において、8ビットのA/D変換器が使用される。ディジタル信号D_CLAMPEDは、(図1に示された)ディジタルシグナルプロセッサ320に結合される。
【0028】
クランプ制御信号ADC_FBは、ディジタルビデオ信号D_CLAMPEDを比較器360に結合することにより得られる。クロミナンスノッチフィルタ310Bは、以下の理由のため、A/D変換器310Aと比較器360との間に挿入される。クロミナンスノッチフィルタ310Bは、ディジタルビデオ信号D_CLAMPEDがルミナンス成分とクロミナンス成分の両方を含むとき、クロミナンス成分を取り除くため使用される。比較器360は、上記の如く、ディジタルビデオ信号D_CLAMPEDを−40IREレベルを表わす信号と比較する。当業者は、上記の任意のクロミナンスノッチフィルタ310B及び比較器360が、例えば、別個の論理回路、状態器、ディジタルシグナルプロセッサ(DSP)等の多様な回路により実現されることを認められるであろう。
【0029】
A/D変換器回路310は、多数の直列接続された抵抗により構成された抵抗ラダー回路網310Gを含む。しかし、図4には、V+側に接続された上側の抵抗と、接地側に接続された下側の抵抗R1、R8、R24及びR256しか示されていない。残りの抵抗は、アナログビデオ信号A_CLAMPEDをディジタルビデオ信号D_CLAMPEDに変換するためA/D変換器310Aにより使用される別の基準電圧ステップを決める。
【0030】
信号CLAMP_REFは、バッファ増幅器310Dを介して、ラダー抵抗R8の電圧レベルから得られる。この電圧は、ビデオ信号A_CLAMPEDのシンクチップに対する適当な基準レベルに対応する。CLAMP_REF信号は、基準信号CLAMP_REF1、CLAMP_REF2、...、CLAMP_REFNを置き換えるため、各クランプ回路に設けられる。非選択モードの基準レベルとして信号CLAMP_REFを使用することにより、選択されていない入力ビデオ信号CV1、CV2乃至CVNは、A/D変換器310Aの動作範囲に直接関係した輝度レベルにクランプされる。このようにして、選択されていないビデオ信号がビデオ処理のため選択されたとき、(たとえあるとしても)望ましくない画像輝度の変化は殆ど存在しない。
【0031】
入力ビデオ信号が処理のため選択されないとき、新規のクランプ配置は、選択されていないビデオ信号を直流電圧レベルにクランプする。選択されていないビデオ信号が次に処理のため選択されたとき、新規のクランプ回路は、クランプされたビデオ信号をPIP処理チャネルの直流レベル限界の範囲内に維持したまま、非選択モードから選択モードに変わる。選択されていないビデオ信号は選択されたビデオ信号のため要求されるレベルを近似する直流レベルに予めクランプされるので、上記の過渡的な応答はかなり素早い。上記の如く、この近似は、選択されたチャネルのA/D変換器のラダー回路網から得られた不活性モードのクランピングレベルを用いることにより改良される。
【0032】
図3を参照するに、図1のシステムに類似したビデオ信号処理システムが示される。図3のテレビジョンシステムはN個のビデオ入力を含み、N個の入力の中の三つの入力101、201及び301だけが示されている。第1の複合映像入力信号CV1は、キャパシタC1及び(図示しない)比較器120と、スイッチ140と、スイッチ150と、電流源160及び170とからなるクランプ回路CLAMP1によりクランプされる。第2の複合映像入力信号CV2は、キャパシタC2を含むクランプ回路CLAMP2によりクランプされる。第3の複合映像入力信号CV3は、キャパシタC3を含むクランプ回路CLAMP3によりクランプされる。図1のビデオ信号処理システムとは異なり、図3のシステムは、主A/D変換器回路410又はPIP用A/D変換器回路310からクランプ回路へのスイッチ選択可能性フィードバックを提供する。
【0033】
2個のA/D変換器回路310及び410の出力信号は、コントローラ350に応答するフィードバックスイッチ及び比較器回路900に結合される。フィードバックスイッチ及び比較器回路900は、主A/D変換器の出力を−40IREを表わすディジタル語に比較する第1の比較器と、PIP用A/D変換器の出力を−40IREを表わすディジタル語に比較する第2の比較器とを含む。各比較回路は、比較器360に関して、上記の方法で動作し、各比較器は夫々の出力信号を生成する。フィードバックスイッチ及び比較器回路900は、いずれかの比較器の出力を、3個のクランプ回路CLAMP1−CLAMP3のいずれかに、クランプスイッチ制御信号ADC_FB1、ADC_FB2又はADC_FB3として制御的に結合するスイッチング回路網を含む。更に、フィードバックスイッチ及び比較器回路900は、コントローラ350に応答して、3個の各クランプ選択信号USE_ADC_FB1、USE_ADC_FB2及びUSE_ADC_FB3を供給する。
【0034】
図3のビデオ信号処理システムは、主及びPIP入力ビデオ信号を、主及びPIPの夫々のアナログ/ディジタル変換器回路により定められたレベルにクランプする。
上記の如く、水平同期成分を含む通常の映像信号に関して本発明の説明を行ったが、本発明は、例えば、パルス状の期間を有し、信号の振幅が信号の直流基準値に対しある関係を有するあらゆる信号に適用可能であることが認められる。
【0035】
本発明を特定の例に関して説明したが、本発明の本質を逸脱することなく、開示された実施例に対し、変更及び変形をなし得ることが当業者には明らかである。例えば、本発明は、複合映像信号のようなある種のビデオ信号に関して説明されているが、成分ビデオ信号のような別の種類のビデオ信号が処理されたときにも適用可能である。更に、本発明は、ディジタル処理チャネルが利用される実施例を参照して説明されたが、アナログ信号処理チャネルが利用される場合にも適用可能である。従って、特許請求の範囲に記載された請求項は、上記の説明及び例から当然に導かれる全ての変形を含むことが意図されていることを理解する必要がある。
【図面の簡単な説明】
【図1】本発明を具現化する信号クランプ装置を含む多重ビデオ入力テレビジョンシステムを表わす図である。
【図2】本発明の他の面に従って、本発明の一実施例の一部分として利用された先行技術の信号クランプ装置を表わす図である。
【図3】本発明を具現化する信号クランプ装置を含む多重ビデオ入力テレビジョンシステムを表わす図である。
【図4】図1及び図3のテレビジョンシステムと共に使用するため適当なA/D変換器回路を表わす図である。
【符号の説明】
100,200 クランプ回路
101,201,301 ビデオ入力
102,202 キャパシタ出力端子
120,360 比較器
140,150,300,400,500 スイッチ
160,170 電流源
310,410 A/D変換器回路
310A A/D変換器
310B クロミナンスノッチフィルタ
310E バッファ増幅器
310G 抵抗ラダー回路網
320 ディジタルシグナルプロセッサ
330,340,430,440 D/A変換器
350 コントローラ
420 櫛形フィルタ
600 ルミナンス及びクロミナンスプロセッサ
700 ドライバ
800 表示装置
900 フィードバックスイッチ及び比較器回路
A_CLAMPED アナログビデオ信号
ACM 主アナログクロミナンス信号
ACP 従アナログクロミナンス信号
ADC_FB1,ADC_FB2,ADC_FB3 クランプ制御信号
AYM 主アナログルミナンス信号
AYP 従アナログルミナンス信号
C1,C2,C3 カップリングキャパシタ
CLAMP1,CLAMP2,CLAMP3 クランプ回路
CLAMP_REF1,CLAMP_REF2 基準信号
CLOCK クロック信号
CV1,CV2,CV3 複合映像入力
D_CLAMPED ディジタルビデオ信号
DCM 主ディジタルクロミナンスデータストリーム
DCP 従ディジタルクロミナンスデータストリーム
DYM 主ディジタルルミナンスデータストリーム
DYP 従ディジタルルミナンスデータストリーム
R1,R8,R24,R256 抵抗
R,G,B 色信号
R−Y,G−Y,B−Y 色差信号
USE_ADC_FB1,USE_ADC_FB2,USE_ADC_FB3選択信号
Y ルミナンス信号
Claims (1)
- アナログ信号である第1の信号を第1の基準レベルと比較するアナログ比較器、及び上記第1の信号から得られるディジタル信号である第2の信号を第2の基準レベルと比較するディジタル比較器を有する比較手段と、
アナログの第1の信号からディジタルの第2の信号を導出する変換器と、
第1の動作モードの間に上記アナログの第1の信号を上記変換器から分離し、第2の動作モードの間に上記アナログの第1の信号を上記変換器に接続するスイッチであって、上記ディジタルの第2の信号が、上記第2の動作モードの間に上記アナログの第1の信号から導出されるところのスイッチと、
第1の動作モードの間に上記第1の信号が上記第1の基準レベルにクランプされるように上記アナログ比較器に応答して上記第1の信号を調整し、第2の動作モードの間に上記第2の信号が上記第2の基準レベルにクランプされるように上記ディジタル比較器に応答する調整手段と、
上記スイッチ及び上記調整手段に接続され、上記調整手段及び上記スイッチに対し上記第1の動作モードと上記第2の動作モードの間で選択を行なうコントローラとを含む装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/579,723 US5841488A (en) | 1995-12-28 | 1995-12-28 | Multiple video input clamping arrangement |
US579723 | 1995-12-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09219831A JPH09219831A (ja) | 1997-08-19 |
JP3540110B2 true JP3540110B2 (ja) | 2004-07-07 |
Family
ID=24318086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34605096A Expired - Fee Related JP3540110B2 (ja) | 1995-12-28 | 1996-12-25 | 多重ビデオ入力クランプ配置 |
Country Status (10)
Country | Link |
---|---|
US (1) | US5841488A (ja) |
EP (1) | EP0782331B1 (ja) |
JP (1) | JP3540110B2 (ja) |
KR (1) | KR100460549B1 (ja) |
CN (1) | CN1125560C (ja) |
DE (1) | DE69637168T2 (ja) |
HK (1) | HK1001883A1 (ja) |
MY (1) | MY127832A (ja) |
SG (1) | SG96164A1 (ja) |
TR (1) | TR199601047A2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6738098B1 (en) * | 1998-09-30 | 2004-05-18 | Thomson Licensing S.A. | Video amplifier with integrated DC level shifting |
US6774941B1 (en) * | 1999-10-26 | 2004-08-10 | National Semiconductor Corporation | CCD output processing stage that amplifies signals from colored pixels based on the conversion efficiency of the colored pixels |
WO2002043375A2 (en) * | 2000-11-27 | 2002-05-30 | Thomson Licensing S.A. | Back-porch clamp |
US7184097B2 (en) * | 2000-12-20 | 2007-02-27 | Matsushita Electric Industrial Co., Ltd. | On-screen display apparatus |
US6956621B2 (en) * | 2002-06-05 | 2005-10-18 | Broadcom Corporation | High impedance digital full line video clamp |
US7233365B2 (en) * | 2004-09-01 | 2007-06-19 | Maxim Integrated Products, Inc. | Digital DC restore methods and apparatus |
US7391474B2 (en) * | 2004-10-13 | 2008-06-24 | Analog Devices, Inc. | Display interface systems and methods |
US7345714B2 (en) * | 2005-01-13 | 2008-03-18 | National Semiconductor Corporation | Video signal clamp |
US7486336B2 (en) * | 2005-03-31 | 2009-02-03 | Mstar Semiconductor, Inc. | ADC system, video decoder and related method for decoding composite video signal utilizing clock synchronized to subcarrier of composite video signal |
JP4773179B2 (ja) * | 2005-10-14 | 2011-09-14 | 富士フイルム株式会社 | 撮像装置 |
TWI307242B (en) * | 2006-02-03 | 2009-03-01 | Novatek Microelectronics Corp | Automatic clamping analog-to-digital converter |
US20090021623A1 (en) * | 2007-07-18 | 2009-01-22 | Micron Technology, Inc. | Systems, methods and devices for a CMOS imager having a pixel output clamp |
CN102916698A (zh) * | 2011-08-05 | 2013-02-06 | 奇景光电股份有限公司 | 箝位电路以及共模电压产生电路 |
US9036369B2 (en) * | 2012-10-12 | 2015-05-19 | Power Integrations, Inc. | Programming of an integrated circuit on a multi-function terminal |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3730984A (en) * | 1972-03-31 | 1973-05-01 | Columbia Broadcasting Syst Inc | Method and apparatus for automatic video distortion correction |
US3927255A (en) * | 1974-05-01 | 1975-12-16 | Rca Corp | Black level clamping circuit for a television signal processor |
US4197557A (en) * | 1977-05-05 | 1980-04-08 | Rca Corporation | Brightness control circuit employing a closed control loop |
US4663668A (en) * | 1986-06-12 | 1987-05-05 | Rca Corporation | Brightness clamping apparatus for TV receiver with multiple inputs |
FR2611337B1 (fr) * | 1987-02-20 | 1989-05-26 | Thomson Semiconducteurs | Dispositif de commande automatique de gain de signaux video |
US5325187A (en) * | 1988-04-27 | 1994-06-28 | Canon Kabushiki Kaisha | Image processing apparatus with back porch period sampling and clamping |
US4965669A (en) * | 1989-04-12 | 1990-10-23 | Rca Licensing Corporation | Apparatus for digitally controlling the D.C. value of a processed signal |
US5027017A (en) * | 1990-01-19 | 1991-06-25 | Rca Licensing Corporation | Sync tip clamp circuitry |
US5079623A (en) * | 1990-04-30 | 1992-01-07 | Thomson Consumer Electronics, Inc. | Signal clamp for a dual function input terminal of a "one-chip" television signal processing IC |
US5442406A (en) * | 1990-06-01 | 1995-08-15 | Thomson Consumer Electronics, Inc. | Wide screen television |
JPH0449780A (ja) * | 1990-06-18 | 1992-02-19 | Victor Co Of Japan Ltd | ビデオ信号クランプ回路 |
JPH0450203A (ja) * | 1990-06-19 | 1992-02-19 | Shin Etsu Chem Co Ltd | 重合体スケール付着防止剤および重合体スケールの付着防止方法 |
US5121117A (en) * | 1991-03-19 | 1992-06-09 | Zenith Electronics Corporation | Balanced A/D converter |
US5251015A (en) * | 1991-05-06 | 1993-10-05 | Thomson Consumer Electronics, Inc. | Apparatus for positioning a timing signal relative to a synchronization signal derived in the deflection section of a television system |
US5270819A (en) * | 1991-07-29 | 1993-12-14 | The Grass Valley Group, Inc. | Single loop analog-to-digital conversion and video clamping circuit compatible with automated diagnostics |
GB9120950D0 (en) * | 1991-10-02 | 1991-11-13 | Philips Electronic Associated | Signal clamping |
US5187568A (en) * | 1991-10-03 | 1993-02-16 | Zenith Electronics Corporation | Video processor having improved clamping system for color television receivers |
US5371552A (en) * | 1991-10-31 | 1994-12-06 | North American Philips Corporation | Clamping circuit with offset compensation for analog-to-digital converters |
US5339114A (en) * | 1992-07-29 | 1994-08-16 | Thomson Consumer Electronics, Inc. | Television receiver with luminance signal clamped offset and re-clamped prior to contrast control for preventing black level changes with contrast control changes when displaying luminance signals having elevated black level |
US5329312A (en) * | 1992-08-17 | 1994-07-12 | Eastman Kodak Company | DC level control circuitry for CCD images |
US5343255A (en) * | 1992-09-17 | 1994-08-30 | Thomson Consumer Electronics, Inc. | Video processing circuit with IF AGC loop, auxiliary video clamp and shared reference voltage source formed on common integrated circuit |
DE69322034T2 (de) * | 1992-09-17 | 1999-04-01 | Thomson Consumer Electronics, Inc., Indianapolis, Ind. | Fernsehempfänger mit mehreren Eingängen und kombinierter Klemmung und Abtrennung der Synchronisationssignale |
US5448308A (en) * | 1993-02-05 | 1995-09-05 | Thomson Consumer Electronics, Inc. | Apparatus for clamping a video signal level |
-
1995
- 1995-12-28 US US08/579,723 patent/US5841488A/en not_active Expired - Lifetime
-
1996
- 1996-12-07 MY MYPI96005151A patent/MY127832A/en unknown
- 1996-12-09 DE DE69637168T patent/DE69637168T2/de not_active Expired - Lifetime
- 1996-12-09 EP EP96119682A patent/EP0782331B1/en not_active Expired - Lifetime
- 1996-12-12 SG SG9611647A patent/SG96164A1/en unknown
- 1996-12-24 CN CN96117920A patent/CN1125560C/zh not_active Expired - Fee Related
- 1996-12-25 JP JP34605096A patent/JP3540110B2/ja not_active Expired - Fee Related
- 1996-12-26 TR TR96/01047A patent/TR199601047A2/xx unknown
- 1996-12-28 KR KR1019960074745A patent/KR100460549B1/ko not_active IP Right Cessation
-
1998
- 1998-02-10 HK HK98100996A patent/HK1001883A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE69637168T2 (de) | 2007-12-27 |
US5841488A (en) | 1998-11-24 |
HK1001883A1 (en) | 1998-07-17 |
KR970058039A (ko) | 1997-07-31 |
JPH09219831A (ja) | 1997-08-19 |
TR199601047A2 (tr) | 1997-07-21 |
EP0782331A3 (en) | 1998-07-15 |
KR100460549B1 (ko) | 2005-02-05 |
SG96164A1 (en) | 2003-05-23 |
CN1156938A (zh) | 1997-08-13 |
DE69637168D1 (de) | 2007-08-30 |
EP0782331A2 (en) | 1997-07-02 |
CN1125560C (zh) | 2003-10-22 |
EP0782331B1 (en) | 2007-07-18 |
MY127832A (en) | 2006-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3540110B2 (ja) | 多重ビデオ入力クランプ配置 | |
JPH02295226A (ja) | ディジタル・アナログ変換器と共に使われるクランプ回路 | |
JPH08237518A (ja) | 適応型同期信号分離器 | |
JP2758126B2 (ja) | テレビジョン受像機 | |
CN1250014C (zh) | 色差信号处理 | |
FI92785C (fi) | Televisiovastaanotin, jossa on aputuloliitin erotetussa Y-C-formaatissa oleville videosignaaleille | |
JPH0634510B2 (ja) | 自動ホワイトバランス調整回路 | |
US4630102A (en) | Digital chroma overload system | |
MXPA96006647A (en) | Multi video entry fixing arrangement | |
JPH07135579A (ja) | クランプ回路 | |
JPH0634511B2 (ja) | 自動ホワイトバランス調整回路 | |
US4246599A (en) | Abnormal separation detecting circuits of chromatic signals of SECAM systems | |
JP2626746B2 (ja) | カラー映像信号処理回路 | |
KR0141241B1 (ko) | 노이즈 제한회로 | |
KR0139182B1 (ko) | 온스크린디스플레이 방법 및 그 장치 | |
JP3030209B2 (ja) | 映像処理装置 | |
JPH11187411A (ja) | 入力映像モード判別装置 | |
KR930010367B1 (ko) | 영상동기신호 보호회로 | |
JPH11313225A (ja) | 映像信号のクランプ回路 | |
JPH04243380A (ja) | 水平エンハンスメント回路 | |
JPH0581118B2 (ja) | ||
JPH0479495A (ja) | テレビジョン受像機のccd・コム判別回路 | |
JPH03135186A (ja) | カラーテレビジョン受像機 | |
JP2002094830A (ja) | 映像信号処理回路 | |
JPH0573318B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040324 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |