JP3537246B2 - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法Info
- Publication number
- JP3537246B2 JP3537246B2 JP571496A JP571496A JP3537246B2 JP 3537246 B2 JP3537246 B2 JP 3537246B2 JP 571496 A JP571496 A JP 571496A JP 571496 A JP571496 A JP 571496A JP 3537246 B2 JP3537246 B2 JP 3537246B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- atmosphere
- forming
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/925—Fluid growth doping control, e.g. delta doping
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Materials Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
の製造方法に係り、特に炭素ドープを行なった化合物半
導体層を成長中断して温度変化させる際に、この化合物
半導体層のキャリア濃度の低下を防止する化合物半導体
装置の製造方法に関するものである。ここで云う成長中
断しての温度変化とは、炭素ドープを行った後の工程に
おいて、膜形成温度を変化させるために膜成長を中断し
て行う温度上昇や温度降下と膜の積層工程が終了してウ
エハを装置外に取り出すために冷却することとが含まれ
る。
ister)はその高速性と高い電流駆動力から、衛星通信な
どの高出力増幅器用の次世代の電子デバイスとして研究
開発が活発化してきている。しかしながら、高出力動作
を行なわせた場合の信頼性に関しては実用上十分な特性
を得るに至っておらず、信頼性の改善がHBTの実用化
に向けて急務の課題になっている。信頼性の劣る原因の
一つとして、高濃度に不純物がドープされたp型ベース
層の電気的特性の劣化が挙げられる。
部がn−GaAsコレクタ層、p−GaAsベース層、n−
AlGaAsエミッタ層から構成される。このp−GaAs
ベース層への不純物ドーピングは、MBE(Molecular
Beam Epitaxy)法でp−GaAsベース層を形成する場合
にはBeを、またMOCVD(Metalorganic Chemical V
apor Deposition)法でp−GaAsベース層を形成する
場合にはDEZ(diethylzinc)などを用いてZnをドー
ピングするのが一般的であった。しかしZnやBeはGa
As中で拡散し易く、n−AlGaAsエミッタ層の形成中
やデバイス組立後の通電試験中にZnやBeがエミッタ層
に拡散し、この拡散によるエミッタ層の不純物濃度の低
下がコレクタ電流を減少させる原因となっていることが
明らかになっている。
ーパントとして炭素(以下、Cで記載することがある)
が注目されており、CドープGaAsベース層の採用がH
BTの信頼性向上の切札として関心を集めるようになっ
てきた。例えば、Jounal of Crystal Growth 135(1994)
629−632,H.Kohda et al.では、MOCVD法において
トリメチル砒素(trimethylarsenic、以下TMAsとい
う)とトリメチルガリウム(trimethylgallium、以下T
MGaという)とを用いてGaAs中に高濃度炭素ドープ
を行なうことが可能であることが論議されている。
TMAsとTMGaとを原料として炭素ドープGaAsを成
長する場合に、GaAs基板をAsH3雰囲気中で650℃
に加熱し、圧力を安定させた後、AsH3に加えてTMA
sを導入し、さらに引き続いてTMGaを導入することに
より、CドープGaAs層を成長させた例が記載されてい
る。特開平5−190467号公報には基板温度を45
0℃〜550℃で原料ガスの供給比TMAs/(TMGa
+TMAl)を3以下、成長圧力を大気圧力と同等に設
定することにより、4×1019cm-3以上の炭素添加量
を有するAlGaAs層を成長させることが記載されてい
る。またHBTと異なる半導体装置として、Journal of
Applied Physics (76),1July 1994 590−592,R.B.Byls
ma ea al.に炭素ドープのInGaAs/AlGaAsレ−ザ
が試作されたことが記載されている。
行なうには、いくつかの手法があるが、Jounal of Crys
tal Growth 147(1995)256−263,N.Watanabe et al.の報
告では、MOCVD法を用いた場合のGaAs成長の成長
条件について詳細に調査し、V族原料としてTMAs
を、III族原料としてTMGaを用い成長条件を最適化す
ることで容易に高濃度CドープGaAs成長ができる方法
が記載されている。この成長方法は特に独立したドーパ
ントを用いることをせず、原料のTMAs、TMGaから
のCの取込みを制御して所望のp−GaAs層を得ること
を特徴としている。しかしながら、拡散し難いCをドー
プしたp−GaAsベース層を有するHBTも、Cを高濃
度ドープしたGaAs中へ水素が混入しデバイス特性を劣
化させることが指摘されている。
45(1994)420−426,H.Fushimi et al.において、高濃度
CドープGaAs中への水素の混入によりホールが不活性
化されることを系統的に調べ、アニールによるホールの
活性化について議論されていて、H.Fushimi et al.は炭
素ドープGaAs層中への水素の混入が炭素を不活性化さ
せていることを示し、さらに第42回応用物理学連合講
演会予稿集(1995)1226において、水素の混入により炭素
が不活性化されることで、p/n接合のダイオード特性
が劣化することが報告されている。このように炭素ドー
プGaAsベース層を採用しただけでは、HBTの信頼性
が改善されず、この原因は炭素ドープGaAs層中への多
量の水素混入により炭素が不活性化されることであり、
炭素ドープGaAs層を形成する際に水素の混入を防止す
ることの重要性が明らかになってきた。
次のように行なわれていた。すなわち、 (1) 半絶縁性のGaAs基板をMOCVD炉中のウエ
ハサセプタに装着し、アルシン(AsH3)雰囲気中でG
aAs基板の温度を上昇し、必要に応じて所定のGaAs層
を形成した後、所定の温度でアルシンに加えてIII族原
料としてのTMGaとn型ドーパント原料としてジシラ
ン(Si2H6)とを所定の流量で流入させGaAs基板上
にn−GaAsコレクタ層を形成する。 (2) 次にIII族原料としてのTMGaとn型ドーパン
ト原料としてのジシランとの流入を停止し、アルシン雰
囲気中でウエハサセプタの温度を変化させ所定の温度に
変化させる。 (3) 所定の温度になったときに、III族原料として
のTMGaとV族原料としてTMAsとを所定の流量で流
入させ、n−GaAsコレクタ層上に高濃度炭素ドープの
p−GaAsベース層を形成する。
停止すると同時にアルシンを供給し、アルシン雰囲気中
でウエハサセプタの温度を変化させ、所定の温度にす
る。 (5) 所定の温度になったときにアルシンに加えてII
I族原料としてのTMGaとTMAlとn型ドーパント原
料としてジシランとを所定の流量で流入させp−GaAs
ベース層上にn−AlGaAsエミッタ層を形成させる。 (6) 必要に応じて所定のGaAsコンタクト層を形成
した後、アルシン雰囲気中で形成した半導体層を所定の
温度まで冷却する。 このようにして形成されたHBTの高濃度炭素ドープの
p−GaAsベース層は半導体層形成中断または冷却時に
アルシン雰囲気としていたためにアルシン中の原子状水
素がp−GaAsベース層に取り込まれ、上述したように
炭素が不活性化されることで、p/n接合のダイオード
特性が劣化するという問題があった。
なされたもので、炭素ドープ化合物半導体層を形成する
場合、成長中断し温度変化する際に炭素ドープ化合物半
導体層に水素の混入が少なくキャリア濃度の低下が防止
できる化合物半導体装置の製造方法を提供するものであ
る。
導体装置の製造方法は、化合物半導体基板上に、第1の
成長温度で炭素ドープの第1導電型の第1の化合物半導
体層を形成する第1の工程と、第1の化合物半導体層の
形成後、アルキルアルシン雰囲気中で第2の成長温度に
変化させる第2の工程と、第2の成長温度で、所定の原
料ガス中で第1の化合物半導体層上に第2の化合物半導
体層を形成する第3の工程と、を備えたものである。
温度で炭素ドープの第1導電型の第1の化合物半導体層
を形成する第1の工程と、第1の化合物半導体層の形成
後、アルキルアルシン雰囲気中で第2の成長温度に変化
させる第2の工程と、第2の成長温度で、所定の原料ガ
ス中で第1の化合物半導体層上に第2の化合物半導体層
を形成する第3の工程と、形成した第1、第2の化合物
半導体層をアルキルアルシン雰囲気中で所定の温度まで
冷却する第4の工程と、を備えたものである。
s(1≧x≧0)またはInyGa1-yAs(1≧y≧0)で
構成されたものである。
アルシンまたはトリエチルアルシンとしたものである。
型の第1の化合物半導体からなるコレクタ層を形成し、
このコレクタ層上に第1の成長温度で炭素不純物をドー
プしたp型の第1の化合物半導体からなるベース層を形
成する第1の工程と、ベース層の形成後、アルキルアル
シン雰囲気中で第2の成長温度に変化させる第2の工程
と、第2の成長温度で、所定の原料ガス中でベース層上
にn型の第2の化合物半導体からなるエミッタ層を形成
する第3の工程と、を備えたものである。
AlxGa1-xAs(1≧x≧0)またはInyGa1-yAs(1
≧y≧0)で構成されたものである。
アルシンまたはトリエチルアルシンとしたものである。
n型のGaAsからなるコレクタ層を形成し、このコレク
タ層上に第1の成長温度で炭素不純物をドープしたp型
のGaAsからなるベース層を形成する第1の工程と、ベ
ース層の形成後、トリメチルアルシン雰囲気中で第2の
成長温度に変化させる第2の工程と、所定の原料ガス中
でベース層上にn型のAlxGa1-xAs(1≧x≧0)か
らなるエミッタ層を形成する第3の工程と、形成した化
合物半導体からなる各層をトリメチルアルシン雰囲気中
で所定の温度まで冷却する第4の工程と、を備えたもの
である。
の化合物半導体層からなる第1クラッド層、化合物半導
体層からなる活性層および第1の成長温度で炭素不純物
をドープしたp型の化合物半導体層からなる第2クラッ
ド層を形成する第1の工程と、第2クラッド層を形成し
た後、アルキルアルシン雰囲気中で第2の成長温度に変
化させる第2の工程と、所定の原料ガス中で第2の成長
温度で、第2クラッド層上にp型の化合物半導体層から
なるキャップ層を形成する第3の工程と、形成した各層
をアルキルアルシン雰囲気中で所定の温度まで冷却する
第4の工程と、を備えたものである。
1-xAs(1≧x≧0)からなる第1クラッド層、AlxG
a1-xAs(1≧x≧0)単層もしくはyが異なる値の複
数のAlyGa1-yAs(1≧y≧0)層で構成された活性
層および第1の成長温度で炭素不純物をドープしたp型
のAlzGa1-zAs(1≧z≧0)で構成された第2クラ
ッド層を形成する第1の工程と、第2クラッド層を形成
した後、トリメチルアルシン雰囲気中で第2の成長温度
に変化させる第2の工程と、所定の原料ガス中で第2の
成長温度で、第2クラッド層上に炭素不純物をドープし
たp型GaAs層からなるキャップ層を形成する第3の工
程と、形成した各層をトリメチルアルシン雰囲気中で所
定の温度まで冷却する第4の工程と、を備えたものであ
る。
た後の工程において、成長中断して加工温度を上昇また
は降下させる際および積層工程が終了して基板を冷却す
る際に、AsH3に替えてTMAsを使用し、水素希釈TM
As雰囲気中で基板温度を変化させることにより、遊離
した原子状水素の発生がなく、Cドープして形成した層
に水素が拡散することを防止することができ、Cの活性
化率の低下を防止できる。延いては信頼性の高い半導体
装置を形成することができる。
面図である。ここでは例えばGaAsを用いたHBTにつ
いて説明する。図1において、1は化合物半導体基板と
しての半絶縁性GaAs基板、2はi−GaAsバッファ
層、3はn−GaAsコレクタコンタクト層、4はn−G
aAsコレクタ層、5は化合物半導体層または第1の化合
物半導体層としての、高濃度にCドープされたp−Ga
Asベース層、6は第2の化合物半導体層としてのn−
AlGaAsエミッタ層、7はn−InGaAsエミッタコン
タクト層でこれらの層は半絶縁性GaAs基板1上に順次
積層される。8はコレクタ電極、9はベース電極、10
はエミッタ電極、11は素子分離層、12は素子分離領
域、13は絶縁保護膜、14は素子領域である。
は例えば、コレクタコンタクト層3は不純物濃度がn=
5.0×1018cm-3、層の厚みが5000Å、コレクタ層4は不
純物濃度がn=3.0×1016cm-3、層の厚みが7000Å、ベ
ース層5は不純物濃度がp=4×1019cm-3、層の厚みが1
000Å、エミッタ層6はその組成がAl0.26Ga0.74As、
不純物濃度がn=5.0×1017cm-3、層の厚みが1500Å、
エミッタコンタクト層7はその組成がIn0.5Ga0.5A
s、不純物濃度がn=4×1019cm-3、層の厚みが1000Åで
ある。
ァ層2、コレクタコンタクト層3が順次積層されて配設
され、バッファ層2とコレクタコンタクト層3に一つの
素子領域14を区切るように素子分離領域12が形成さ
れている。素子分離領域12によって区切られたコレク
タコンタクト層3の表面中央部にコレクタ層4とベース
層5とが順次積層されて配設されている。このコレクタ
層4を挟んで両側のコレクタコンタクト層3の表面上に
コレクタ電極8が設けられている。このコレクタ電極8
を間に挟んで積層されたコレクタ層4とベース層5との
側面及び素子分離領域12の表面上にたがいに対向して
素子分離層11が設けられている。
層6およびエミッタコンタクト層7が順次積層して配設
され、エミッタ層6を挟んで両側のベース層5の表面上
にベース電極9が設けられ、またエミッタコンタクト層
7の表面上にエミッタ電極10が設けられている。そし
て素子分離層11を含めて素子が形成された素子領域1
4の表面上に、コレクタ電極8、ベース電極9およびエ
ミッタ電極10の一部を露出させて、絶縁保護膜13が
形成されている。このように構成されたHBTの動作は
通常のバイポーラトランジスタと同様で、同様の機能を
備えているが、回路動作特性が速く、高周波特性がすぐ
れている。
造方法の実施例について説明する。ここでは一例として
HBTの製造方法、特にMOCVD法によるHBTのウ
エハの形成方法について説明する図2はMOCVD法に
使用される製造装置の断面図である。図2において、2
0は反応炉、21はH2ガス導入口、22はIII族原料ガ
ス導入口で例えばTMGa、TMAl、TMInなどが供
給される。23はV族原料ガス導入口で例えばAsH3、
TMAs、Si2H6などが供給される。24はそれぞれの
ガスの開閉弁で、この開閉弁24により流入ガスの構成
及び流量が制御される。
反応に係わったガスが減圧装置(図示せず)に吸引され
て排気として排出される。26はウエハサセプタで、反
応炉20中に回転可能に支持される。このウエハサセプ
タ26は円盤状で、このウエハサセプタ26の表面にG
aAs基板1が回転軸を中心としてその回りに複数枚装着
され、反応中は回転装置(図示せず)ウエハサセプタ2
6を回転軸回りに回転させて基板上での反応を均一にす
る。このGaAs基板1及びGaAs基板1上に形成された
化合物半導体層を加熱するために、ウエハサセプタ26
の背面に対向して、ウエハサセプタ26の下側にヒータ
27が設けられている。このヒータ27は輻射によりウ
エハサセプタ26を加熱する。
を用いたHBT用のウエハの断面図である。図3におい
て、81は半絶縁性GaAs基板、82はバッファ層、8
3はコレクタコンタクト層、84はコレクタ層、85は
ベース層、86はエミッタ層、87はエミッタコンタク
ト層で、半絶縁性GaAs基板81の上に、バッファ層8
2、コレクタコンタクト層83、コレクタ層84、ベー
ス層85、エミッタ86層、エミッタコンタクト層87
が順次積層されている。
造方法の工程図である。図4において、反応炉20中の
ウエハサセプタ26にGaAs基板1を装着する(工程
1)。次いで反応炉20を減圧する。その後反応炉20
に水素を導入し、ヒータ27によりウエハサセプタ26
を加熱することにより、水素雰囲気中で室温から200
℃に基板温度を上昇する。200℃でV族原料ガスAs
H3を導入し、AsH3の水素希釈雰囲気中で200℃か
ら700℃に基板温度を上昇する(工程2)。
応炉20に導入し、AsH3とTMGaとの水素希釈雰囲
気中でGaAs基板1上にGaAsバッファ層2を形成する
(工程3)。次いで700℃でV族原料ガスSi2H6を
反応炉20に導入し、AsH3とTMGaとSi2H6との水
素希釈雰囲気中でGaAsバッファ層2上にn+−GaAs
コレクタコンタクト層3を形成する(工程4)。更に同
じ700℃で、Si2H6の流量を減少させ、AsH3とT
MGaと供給比率を下げた状態のSi2H6との水素希釈雰
囲気中でn+−GaAsコレクタコンタクト層3上にn−
GaAsコレクタ層4を形成する(工程5)。
て層の成長停止し、水素希釈AsH3雰囲気中で基板温度
を700℃から590℃に低下させる。なお冷却はヒー
タ27を停止させて、流入ガスにより冷却させるもので
ある(工程6)。次いで基板温度を590℃に保ち、II
I族原料ガスのTMGaとV族原料ガスのTMAsとを、I
II族原料ガスのモル流量に対するV族原料ガスのモル流
量の供給量比(以下、V/III比という。)を10ない
し20で供給し、TMGaとTMAsとの水素希釈雰囲気
で、成長圧力を100Torrで、n−GaAsコレクタ層
4上にCドープのp+−GaAsベース層5を形成する
(工程7)。
長を停止させ、水素希釈TMAs雰囲気中で基板温度を
再び590℃から700℃に上昇する(工程8)。次い
で、700℃でAsH3とTMGaとTMAlとSi2H6と
の水素希釈雰囲気中で、p+−GaAsベース層5上にn
−AlGaAsエミッタ層6を形成する(工程9)。
aとTMInとSi2H6との水素希釈雰囲気中で、n−Al
GaAsエミッタ層6上にn+−InGaAsエミッタコンタ
クト層7を形成する(工程10)。この後、AsH3とT
MGaとTMInとSi2H6の供給を停止し、TMAsを導
入し、水素希釈TMAs雰囲気中で基板温度を700℃
から300℃に冷却し、TMAsの供給を停止し、水素
雰囲気中で300℃から室温に冷却する。(工程11)
に次の製造装置まで空気中で搬送するためウエハを一度
空気中に取り出すためのもので、ウエハの高温での酸化
を防ぐものである。真空中での一貫生産も可能である
が、現状技術では一度冷却し空気中に取り出し、空気中
での搬送工程を経る方が、安価で、生産設備の保守も簡
単で、生産工程の選択の自由度が高くなる。
次のような製造方法にしたがって行われる。図16、図
17、図18および図19はHBTの製造工程の各段階
の素子断面図である。以下の工程は図16〜図19、図
3及び図1を用いて説明する。
層87の主面上方からイオン注入を行い、エミッタコン
タクト層87の表面から内部にかけて 選択的に絶縁領
域IRを形成し、素子としてのベース層5、コレクタ層
4及びコレクタコンタクト層3の形状を形成する。次に
エミッタコンタクト層87の主面上にSiON膜91と
WSi膜92を順に形成し、SiON膜91及びWSi膜
92を選択的に除去して、SiON膜91及びWSi膜9
2からなるダミーエミッタDEを形成する。この工程終
了時の素子断面が図16に示されている。
て、エミッタコンタクト層87及びエミッタ層86を選
択的にエッチングし、素子としてのエミッタ層6及びエ
ミッタコンタクト層7の形状を形成すると共にベース層
5の表面を露出させ、ベース層5の表面上に選択的にベ
ース電極9を形成する。この工程終了時の素子断面が図
17に示されている。
グして、コレクタコンタクト層3の表面を露出させ、コ
レクタコンタクト層3の表面上に選択的にコレクタ電極
8を形成する。この工程終了時の素子断面が図18に示
されている。
後、全面にレジストRSを塗布し、エミッタコンタクト
層7の上部に位置するレジストRSを選択的に除去し
て、全面に渡って金属等の導電材料93を積層する。こ
の工程終了時の素子断面が図19に示されている。
れた導電材料を残してレジストRS上の導電材料をレジ
ストRSとともに除去する。このエミッタコンタクト層
7上の導電材料93がエミッタ電極10となる。さら
に、全面に渡って絶縁保護膜13を形成してHBTの基
本構造が完成する。この工程終了時の断面形状が図1に
示されたHBTである。
法で行なうときに、加熱によりGaAs層からAsが離脱
しないように、層成長を行なわずに加工温度を変化させ
る成長中断工程においてもV族原料ガスとして水素希釈
のAsH3を常に供給しておくことが一般的である。
程において成長中断して加工温度を上昇させる際および
積層工程が終了して基板を冷却する際に、AsH3に替え
てTMAsを使用し、水素希釈TMAs雰囲気中で基板温
度を変化させている。このため、遊離した原子状水素が
発生せず、Cドープして形成した層に水素が拡散するこ
とを防止することができる。
−GaAsベース層5を形成した後に、p+−GaAsベー
ス層5の上層にn−AlGaAsエミッタ層6を形成する
が、これに際してp+−GaAsの最適成長温度の590
℃からn−AlGaAsの最適成長温度の700℃に温度
上昇しないと効率よくn−AlGaAsエミッタ層6を形
成することができないが、Cドープのp+−GaAsベー
ス層5を形成した後の異なる化合物半導体層の形成に伴
って生じる基板温度の変更を、水素希釈TMAs雰囲気
中で変化させることにより、原子状水素の発生なしに所
定の最適成長温度まで変化させることができるので、遊
離した原子状水素がCドープのp+−GaAsベース層5
に拡散してC−H結合を形成しCを不活性化することな
しに、最適成長温度で効率よくn−AlGaAsエミッタ
層6を形成することができる。またCドープのp+−Ga
Asベース層5の後に形成する層の材料選定の自由度を
高めることができる。
クタ層4とCドープのp+−GaAsベース層5において
は、p+−GaAsベース層5のキャリア濃度の低下がな
いから、p/n接合のダイオード特性の劣化が少なく性
能が高い、延いては信頼性の高いHBTを製造すること
ができる。
n−AlGaAsエミッタ層6を形成した後に、700℃
でn−AlGaAsエミッタ層6の上層にn+−InGaAs
エミッタコンタクト層7を形成し、その後次ぎの加工工
程のための基板取り出しのために、300℃まで冷却す
る場合に、水素希釈TMAs雰囲気中で基板を冷却させ
ることにより、水素希釈AsH3雰囲気中の冷却であれば
AsH3から発生する遊離した原子状水素がCドープのp
+−GaAsベース層5に拡散してC−H結合を形成して
Cを不活性化するのに対して、水素希釈TMAs雰囲気
中では遊離した原子状水素の発生がなく、Cドープのp
+−GaAsベース層5のキャリア濃度の低下を防止する
ことができる。このためウエハ形成後にCドープのp+
−GaAsベース層5のキャリア濃度の低下なしにウエハ
の冷却が可能となり、ウエハ取り出しが自由にできるの
で半導体装置の製造工程の選定の自由度を高めることが
でき、信頼性の高い半導体装置を効率良く形成できる。
合物半導体層の上に積層される材料は、AlxGa1-xAs
(1≧x≧0)またはInyGa1-yAs(1≧y≧0)で
示される材料で構成することが可能であり、多様な材料
による電気特性のよいHBTの製造方法として利用でき
る。
板温度を変化させる際に水素希釈TMAs雰囲気中で行
っているが、同様に安価で入手可能なトリエチルアルシ
ンなど他のアルキルアルシンの水素希釈雰囲気中で行っ
ても同様の効果がある。更にこの発明の効果を検証する
ために検証試験を行なった。以下においてこの検証試験
について説明する。
る。図5において、30は半絶縁性GaAs基板、31は
CドープGaAs層である。図6はこの発明の検証試験I
に用いた試料の製造工程の温度条件を示すグラフであ
る。この試料は、半絶縁性GaAs基板30の上に、TM
AsとTMGaの水素希釈雰囲気中でMOCVD法により
単層のCドープGaAs層31を3000Å形成した。V/II
I比は10〜20、成長圧力は100Torr、成長温度は590
℃に設定した。成長速度は0.8μm/hである。
長温度590℃から300℃までの冷却工程の雰囲気に
より2種類の試料、試料1及び試料2を形成した。試料
1は上記成長条件でCドープGaAs層31を成長させた
後、水素希釈のAsH3雰囲気中で590℃から300℃
までの冷却したものである。試料2は上記成長条件でC
ドープGaAs層31を成長させた後、水素希釈のTMA
s雰囲気中で590℃から300℃までの冷却したもの
である。試料3は層形成後未処理(つまりas grownのも
のである。)でのキャリア濃度が試料2と概略等しくな
るように成長条件を変化させて成長させた後、水素希釈
のAsH3雰囲気中で590℃から300℃までの冷却し
たものである。各試料のキャリア濃度はVan der Pauw法
により求めた。そしてアニール条件によりこれら各試料
のキャリア濃度がどう変化するかを調べるため、試料
1、試料2および試料3を窒素雰囲気中で、450℃で
10分間、500℃で10分間のアニールを行ない、キ
ャリア濃度をVan der Pauw法により評価した。
料のCドープGaAs層31のキャリア濃度に与えるアニ
ール温度依存性を示すグラフである。図7において、△
は試料1、○は試料2、□は試料3の、各アニール条件
におけるホール濃度である。図7は冷却工程の雰囲気に
よって影響されたホール濃度と考えられ、図7から認め
られるように、AsH3雰囲気中で冷却した試料1及び試
料3は450℃、500℃とアニール温度が高くなるに
したがってホール濃度(すなわち、キャリア濃度であ
る)が増加する。一方、水素希釈TMAs雰囲気中で冷
却した試料2は、ホール濃度は増加するが、アニール温
度が高くなっていったとしてもホール濃度の変化の程度
が試料1及び試料3に比較して緩やかである。
比較から、層形成後未処理状態のホール濃度に依存する
ものではないことが認められる。また試料1と試料2の
層形成後未処理でのホール濃度を比較すると、成長条件
が同一であるにもかかわらず、水素希釈AsH3雰囲気中
で冷却した試料1ではTMAs雰囲気中で冷却した試料
2の約半分に減少している。そして、500℃で10分
間のアニールを行なったのちでも、試料1のホール濃度
は試料2のホール濃度と比較して20%程度低い。
が可能である。 (1)水素希釈AsH3雰囲気中で冷却した試料1では冷
却中にAsH3から遊離した原子状水素がCドープGaAs
層31中に拡散し、C−H結合を形成するなどしてCを
不活性化させる。 (2)窒素雰囲気中アニ−ルによってホ−ル濃度が増加
する理由は、CドープGaAs層31中の水素が放出され
て、その結果Cの活性化率が向上するためと考えられ
る。 (3)窒素雰囲気中アニ−ルによるホ−ル濃度の変化量
はCドープGaAs層31中への水素混入量を反映してい
る。水素希釈AsH3雰囲気中で冷却した試料1において
は2×1019cm-3以上の水素が混入していると考えられ
る。 一方水素希釈TMAs雰囲気中で冷却した試料2ではア
ニ−ルによるホ−ル濃度の変化が少なく、CドープGa
As層21中への水素の混入が少なく、5×1018cm-3程度
であった。
ndary Ion Mass Spectroscopy)で測定したが、FTI
R(Fourier Transform Infrared Spectroscopy)を用
いたC−H結合の濃度測定においても同様の結果を得
た。以上のように半絶縁性GaAs基板30の上にCドー
プGaAs層31を形成し、基板温度を冷却する際に、水
素希釈AsH3雰囲気中で冷却することに替えて水素希釈
TMAs雰囲気中で冷却することにより、CドープGaA
s層31中への水素の混入が抑制され、CドープGaAs
層31中のCの活性化率が向上する。
る。図8において、30は半絶縁性GaAs基板、31は
CドープGaAs層、32はn−Al0.26Ga0.74As層で
ある。図9はこの発明の検証試験IIに用いた試料の製造
工程の温度条件を示すグラフである。この試料は、まず
半絶縁性GaAs基板30の上に、TMAsとTMGaとの
水素希釈雰囲気中でMOCVD法により単層のCドープ
GaAs層31を3000Å形成した。V/III比は10〜2
0、成長圧力は100Torr、成長温度は590℃に設定し
た。成長速度は0.8μm/hである。CドープGaAs層
31を成長させた後、成長を10分間中断し、基板温度
を590℃からAl0.26Ga0.74Asの最適成長温度であ
る700℃まで昇温し、700℃を保持してn−Al
0.26Ga0.74As層32を成長させた後室温まで冷却し
た。
長中断工程の雰囲気により2種類の試料、試料4及び試
料5を形成した。試料4は上記成長中断工程の雰囲気
を、水素希釈のAsH3雰囲気としたものである。試料5
は上記成長中断工程の雰囲気を、水素希釈のTMAs雰
囲気としたものである。n−Al0.26Ga0.74As層32
を成長させた後室温までの冷却工程は、試料4及び試料
5とも水素希釈のTMAs雰囲気とした。これら各試料
のキャリア濃度はVan der Pauw法により求めた。さらに
アニール条件により各試料のキャリア濃度がどう変化す
るかを調べるため、試料4および試料5を窒素雰囲気中
で、450℃で10分間、500℃で10分間のアニー
ルを行ない、キャリア濃度をVan der Pauw法により評価
した。
料のCドープGaAs層31のキャリア濃度に与えるアニ
ール温度依存性を示すグラフである。図10において、
△は試料4、○は試料5の、各アニール条件におけるホ
ール濃度である。検証試験IIはn−Al0.26Ga0.74As
層32を成長させた後室温までの冷却工程は、試料4及
び試料5とも水素希釈のTMAs雰囲気であるから、図
10から認められる試料4、試料5の試験結果の差異
は、昇温を行う成長中断工程の雰囲気によって影響され
るホール濃度の差異と考えられる。そして水素希釈のT
MAs雰囲気中で成長中断工程を行った試料5では、ア
ニールによるホール濃度の変化がほとんどなく、水素希
釈のTMAs雰囲気中で昇温を行う成長中断工程ではC
ドープGaAs層31への水素の混入をほとんど抑制する
ことができると認められる。
断工程を行った試料4ではアニールによるホール濃度の
変化が認められ、昇温を行う成長中断工程でCドープG
aAs層31への水素の混入によるホールの不活性化が起
きていると考えられる。このように検証試験IIでは半絶
縁性GaAs基板30の上にCドープGaAs層31を形成
し、この後、成長を10分間中断し、基板温度を590
℃からAl0.26Ga0.74Asの最適成長温度である700
℃まで昇温し、700℃を保持してAl0 .26Ga0.74As
層32を成長させる際に、水素希釈AsH3雰囲気に替え
て水素希釈TMAs雰囲気中で成長中断し昇温すること
により、CドープGaAs層31中への水素の混入が抑制
され、CドープGaAs層31中のCの活性化率が向上す
ることが明らかになった。
工程においての水素希釈のTMAs雰囲気とすることに
より、CドープGaAs層31への水素の混入を抑制する
ことが認められたが、検証試験IIでは昇温を行う成長中
断工程においても水素希釈のTMAs雰囲気とすること
により、CドープGaAs層31への水素の混入を抑制す
ることが認められる。すなわち、実施例1においてCド
ープのp+−GaAsベース層5を形成(工程7)した
後、このp+−GaAsベース層5の温度を変化させる工
程8および工程11の場合に、水素希釈トリメチルアル
シン雰囲気中で行うことにより、p+−GaAsベース層
5への水素の混入が抑制され、Cの活性化率の低下を防
止できる。
GaAsベース層5を形成した後、このp+−GaAsベー
ス層5の温度を冷却させる場合に、水素希釈トリメチル
アルシン雰囲気中で行うこと、すなわち検証試験または
実施例1の工程7(p+−GaAsベース層形成)を行っ
た後に工程11(基板冷却)を行うことにより、Cドー
プ化合物半導体層への水素の混入が顕著に抑制され、C
の活性化率の低下を防止できる。
ープGaAs層31を形成し、成長中断して基板温度を上
昇させ、Al0.26Ga0.74As層32を形成する場合に、
水素希釈TMAs雰囲気中で基板温度を上昇させるこ
と、すなわち実施例1のCドープのp+−GaAsベース
層5を形成(工程7)した後、このp+−GaAsベース
層5の温度を次に形成するn−AlGaAsエミッタ層6
の最適成長温度に変化させる工程8を水素希釈トリメチ
ルアルシン雰囲気中で行い、この工程8を経て最適成長
温度でn−AlGaAsエミッタ層6を形成できるので、
p+−GaAsベース層5への水素の混入を抑制しつつ、
最適成長温度の下で効率良くn−AlGaAsエミッタ層
6を形成することができる。
後にCドープp型GaAs層を形成し、さらに成長中断さ
せて基板温度を変化させる場合に、水素希釈TMAs雰
囲気中で基板温度を変化させることにより、Cドープの
キャリア濃度の低下を防止することができたが、これに
とどまらず比較的低濃度のp型GaAs層を形成した後
に、より高濃度のp型GaAs層を形成し、さらに成長中
断させて基板温度を変化させる場合においても、水素希
釈TMAs雰囲気中で基板温度を変化させることにより
同様の効果が期待できる。
板温度を変化させる際に水素希釈TMAs雰囲気中で行
っているが、トリエチルアルシンなどの他のアルキルア
ルシンの水素希釈雰囲気中で行っても同様の効果があ
る。
の断面図である。ここでは例えばAlGaAsの多層構造
を有する0.78μm帯のレーザーダイオード(以下LDと
いう。)について説明する。図11において、40は化
合物半導体基板としてのn−GaAs半導体基板、41は
n−Al0.48Ga0.52Asの第1クラッド層、42は複数
の組成比のアンドープのAlxGa1-xAs(1≧x≧0)
からなるMQW(Multiple Quantum Well)で、ここで
は3層のAl0.1Ga0.9As層をAl0.35Ga0.65As層と交
互に積層して形成したTQW(Triple Quantum Well)
活性層である。また、この活性層はたとえば単層のアン
ドープAlxGa1-xAs(1≧x≧0)でもよい。またこ
の活性層はp型のAlxGa1-xAs(1≧x≧0)からな
るMQW(Multiple Quantum Well)でも、p型の単層
のAlxGa1-xAs(1≧x≧0)から構成されてもよ
い。431および432は化合物半導体層または第1の
化合物半導体層としてのp−Al0.48Ga0.52Asの第2
クラッド層で、44はp−Al0.65Ga0.35Asのエッチ
ングストップ層、45はn−GaAsからなる電流阻止
層、46は第2の化合物半導体層としてのp−GaAsか
らなるキャップ層、47は光導波路、48はp−GaAs
からなるキャップ層、49はp−GaAsからなるコンタ
クト層、50はプラス(+)電極、51はマイナス
(−)電極である。
ラッド層41、活性層42、第2クラッド層431、エ
ッチングストップ層44が順次積層され配設されてい
る。このエッチングストップ層44上の中央に第2クラ
ッド層432とキャップ層46とがストライプ状に残る
ようにエッチングされ、この第2クラッド層432とキ
ャップ層46とで光導波路47がリッジ状に形成され、
この光導波路47を中央に挟んでその両側に電流阻止層
45が設けられている。この電流阻止層45の上層には
キャップ層48が形成されている。キャップ層46およ
びキャップ層48の上層には共通に単層のコンタクト層
49が設けられ、このコンタクト層49の上に接してプ
ラス電極50が、また半導体基板40の他方の主面上に
マイナス電極51が設けられている。
て説明する。図12〜図15はこの発明に係るLDの製
造工程の各段階の素子を示す素子断面図である。 (1)第1次エピタキシャル成長工程 この第1次エピタキシャル成長工程はMOCVD法によ
り行われる。半導体基板40となるn−GaAs基板60
の上に、第1クラッド層41となるn−Al0.48Ga0.52
As層61が成長温度700℃で、TQW活性層42と
なるアンドープ層62が成長温度700℃で順次積層さ
れ、この後成長中断されて基板温度を700℃からカー
ボンドープのAlGaAs層の最適成長温度650℃に変
更し、TMGaとTMAlとTMAsの水素希釈雰囲気中
で、第2クラッド層431となるp−Al0.48Ga0.52A
s層63とエッチングストップ層44となるp−Al0.65
Ga0.35As層64と第2クラッド層432となるp−A
l0.48Ga0.52As層65とを順次形成する。ここで水素
希釈TMAs雰囲気中で成長中断し基板温度を650℃
から590℃に降下させ、その後TMGaとTMAsの水
素希釈雰囲気中で光導波路47のキャップ層46となる
カーボンドープのp−GaAs層66が形成される。
形成されたウエハは次ぎの工程に移るために、空気中で
搬送されるが、空気中に取り出す際ウエハが酸化しない
ように水素希釈TMAs雰囲気中で降温される。以下、
次の工程に移る前のウエハの降温は同様の目的で行われ
る。形成される各層の不純物濃度は、n−GaAs基板6
0が2×1017cm-3、n−Al0.48Ga0.52As層61
が1×1017cm-3、p−Al0.48Ga0.52As層63と
p−Al0.65Ga0.35As層64とp−Al0.48Ga0.52As
層65とが1×1018cm-3、p−GaAs層66が1×
1019cm-3である。これら各層のうち、p型不純物が
ドープされるp−Al0.48Ga0.52As層63とp−Al
0.65Ga0.35As層64とp−Al0.48Ga0.52As層65
とp−GaAs層66とがカーボンドープである。この工
程終了後の素子断面が図12である。
プラズマCVDなどの手法を用いてSiN膜67を形成
する。次にフォトリソグラフィーの手法を用いて光導波
路に対応して幅を8μmのストライプ状にSiN膜を残
しパターニングする。その後このストライプ状のSiN
膜67をマスクとしてエッチングストップ層44となる
p−Al0.65Ga0.35As層64を残すように選択ウエッ
トエッチングを行い、光導波路47をリッジとして残
す。この工程終了後の素子断面が図13である。
流阻止層45となるn−GaAs層68をTMGaとTM
AlとTMAsの水素希釈雰囲気中でp−Al0.65Ga0.35
As層64の上に積層し、更にこのn−GaAs層68の
上にキャップ層48としてのCドープのp−GaAs層6
9をTMGaとTMAsの水素希釈雰囲気中で形成する。
この第2次エピタキシャル成長工程後に水素希釈TMA
s雰囲気中で降温される。この工程終了後の素子断面が
図14である。なお、この工程でp−GaAs層69はZ
nドープで行ってもよい。
に残されていたSiN膜を除去し、p−GaAs層66と
p−GaAs層69との上にMOCVD法によりコンタク
ト層49としてのCドープのp−GaAs層70をTMG
aとTMAsの水素希釈雰囲気中で形成する。第3次エピ
タキシャル成長工程後に水素希釈TMAs雰囲気中で降
温される。この工程終了後の素子断面が図15である。
なお、この工程でp−GaAs層70はZnドープで行っ
てもよい。以上の結晶成長工程の後、電極形成工程及び
チップ分離工程を施してLDチップが完成する。
層63とp−Al0.65Ga0.35As層64とを炭素ドープ
のp型半導体層としているので、p型不純物がTQW活
性層42となるアンドープ層62へ拡散することが抑制
され、デバイスの信頼性が向上する。そして第1次エピ
タキシャル成長工程でp−Al0.48Ga0.52As層63と
p−Al0.65Ga0.35As層64とp−Al0.48Ga0.52As
層65を形成した後、成長中断し基板温度を650℃か
ら590℃に降下させる際に、水素希釈TMAs雰囲気
中でこれを行うことにより、p−Al0.48Ga0.52As層
63、p−Al0.65Ga0 .35As層64およびp−Al0.48
Ga0.52As層65などのp型AlGaAs層への原子状水
素の拡散なしに、このp型AlGaAs層上に積層する所
定の材料の最適成長温度に基板温度を変更できる。従っ
てp型AlGaAs層上に積層する材料を選定する自由度
が高くなり、適切な材料構成のレーザを効率良く製造す
ることができる。
に炭素ドープのp−GaAs層66を積層した後ウエハを
冷却する際に、これをTMAsの水素希釈雰囲気中で行
うことにより、ドープされたCによるC−H結合の形成
を防止することができる。Cが不活性化されずCドープ
のp型半導体層のキャリア濃度の低下を防止することが
できるので、基板の冷却やウエハの取り出しを自由にで
きる。従って、基板の冷却やウエハの取り出しを自由に
できるので、次工程の製造装置にウエハを搬送するため
に空気中へ自由に取り出しが可能となり、半導体装置の
製造工程の選定の自由度を高めることができる。延いて
はアンドープ活性層への不純物拡散が少なく、p型半導
体層のキャリア濃度の低下を防止した、信頼性の高いレ
ーザを効率良く安価に製造することができる。
の化合物半導体層の上に積層される材料は、AlxGa1-x
As(1≧x≧0)またはInyGa1-yAs(1≧y≧0)
で示される材料で構成することが可能であり、多様な材
料による発光特性のよいレーザの製造方法として利用で
きる。
板温度を変化させる際に水素希釈TMAs雰囲気中で行
っているが、同様に安価で入手可能なトリエチルアルシ
ンなど他のアルキルアルシンの水素希釈雰囲気中で行っ
ても同様の効果がある。
方法においては、化合物半導体基板上に、第1の成長温
度で炭素ドープの第1導電型の第1の化合物半導体層を
形成する第1の工程と、第1の化合物半導体層の形成
後、アルキルアルシン雰囲気中で第2の成長温度に変化
させる第2の工程と、第2の成長温度で、所定の原料ガ
ス中で第1の化合物半導体層上に第2の化合物半導体層
を形成する第3の工程とを備えたので、Cドープ化合物
半導体層への水素の混入を抑制しつつ、Cドープ化合物
半導体層形成後に積層する化合物半導体層の最適成長温
度に変化させることができ、Cドープ化合物半導体層の
Cの活性化率の低下を防止しながら、Cドープ化合物半
導体層とは別の化合物半導体層を効率よく形成できる。
またCドープ化合物半導体層の上に積層する別の化合物
半導体の材料選定の自由度を高めることができる。
温度で炭素ドープの第1導電型の第1の化合物半導体層
を形成する第1の工程と、第1の化合物半導体層の形成
後、アルキルアルシン雰囲気中で第2の成長温度に変化
させる第2の工程と、第2の成長温度で、所定の原料ガ
ス中で第1の化合物半導体層上に第2の化合物半導体層
を形成する第3の工程と、形成した第1、第2の化合物
半導体層をアルキルアルシン雰囲気中で所定の温度まで
冷却する第4の工程とを備えたので、ウエハ形成後にC
ドープの第1の化合物半導体層のキャリア濃度の低下な
しにウエハの冷却が可能となり、ウエハ取り出しが自由
にできるので製造工程の選定の自由度を高めることがで
き、信頼性の高い半導体装置を効率良く形成できる。
s(1≧x≧0)またはInyGa1-yAs(1≧y≧0)で
構成されたので、多様な化合物半導体装置の製造方法と
して利用できる。
アルシンまたはトリエチルアルシンとしたので、安価で
入手可能な材料を使用して化合物半導体装置を製造する
ことができる。
型の第1の化合物半導体からなるコレクタ層を形成し、
このコレクタ層上に第1の成長温度で炭素不純物をドー
プしたp型の第1の化合物半導体からなるベース層を形
成する第1の工程と、ベース層の形成後、アルキルアル
シン雰囲気中で第2の成長温度に変化させる第2の工程
と、第2の成長温度で、所定の原料ガス中でベース層上
にn型の第2の化合物半導体からなるエミッタ層を形成
する第3の工程とを備えたので、p型ベース層のキャリ
ア濃度の低下がなくp/n接合のダイオード特性の劣化
が少なく性能が高い、延いては信頼性の高いHBTを製
造することができる。
AlxGa1-xAs(1≧x≧0)またはInyGa1-yAs(1
≧y≧0)で構成されたので、多様な材料による電気特
性のよいHBTの製造方法として利用できる。
アルシンまたはトリエチルアルシンとしたので、安価で
入手可能な材料を使用してHBTを製造することができ
る。
n型のGaAsからなるコレクタ層を形成し、このコレク
タ層上に第1の成長温度で炭素不純物をドープしたp型
のGaAsからなるベース層を形成する第1の工程と、ベ
ース層の形成後、トリメチルアルシン雰囲気中で第2の
成長温度に変化させる第2の工程と、所定の原料ガス中
でベース層上にn型のAlxGa1-xAs(1≧x≧0)か
らなるエミッタ層を形成する第3の工程と、形成した化
合物半導体からなる各層をトリメチルアルシン雰囲気中
で所定の温度まで冷却する第4の工程とを備えたので、
ウエハ形成後にCドープのp型のGaAs層のキャリア濃
度の低下なしにウエハの冷却が可能となり、ウエハ取り
出しが自由にできるので製造工程の選定の自由度を高め
ることができ、p型ベース層のキャリア濃度の低下がな
くp/n接合のダイオード特性の劣化が少なく性能が高
く、信頼性の高い半導体装置を効率良く安価に形成でき
る。
の化合物半導体層からなる第1クラッド層、化合物半導
体層からなる活性層および第1の成長温度で炭素不純物
をドープしたp型の化合物半導体層からなる第2クラッ
ド層を形成する第1の工程と、第2クラッド層を形成し
た後、アルキルアルシン雰囲気中で第2の成長温度に変
化させる第2の工程と、所定の原料ガス中で第2の成長
温度で、第2クラッド層上にp型の化合物半導体層から
なるキャップ層を形成する第3の工程と、形成した各層
をアルキルアルシン雰囲気中で所定の温度まで冷却する
第4の工程とを備えたので、第2クラッド層を形成した
後キャップ層の材料に適した成長温度でキャップ層を形
成でき、レーザを効率良く製造することができ、また基
板の冷却やウエハの取り出しも自由にできるので、製造
工程の選定の自由度を高めることができる。延いては活
性層への不純物拡散が少なく、p型半導体層のキャリア
濃度の低下を防止した、信頼性の高いレーザを形成する
ことができる。
1-xAs(1≧x≧0)からなる第1クラッド層、AlxG
a1-xAs(1≧x≧0)単層もしくはyが異なる値の複
数のAlyGa1-yAs(1≧y≧0)層で構成された活性
層および第1の成長温度で炭素不純物をドープしたp型
のAlzGa1-zAs(1≧z≧0)で構成された第2クラ
ッド層を形成する第1の工程と、第2クラッド層を形成
した後、トリメチルアルシン雰囲気中で第2の成長温度
に変化させる第2の工程と、所定の原料ガス中で第2の
成長温度で、第2クラッド層上に炭素不純物をドープし
たp型GaAs層からなるキャップ層を形成する第3の工
程と、形成した各層をトリメチルアルシン雰囲気中で所
定の温度まで冷却する第4の工程とを備えたので、適切
な材料の第2クラッド層を適切な成長温度でレーザを効
率良く製造することができ、基板の冷却やウエハの取り
出しも自由にできるので、製造工程の選定の自由度を高
めることができる。延いてはアンドープ活性層への不純
物拡散が少なく、p型半導体層のキャリア濃度の低下を
防止した、信頼性の高いレーザを安価に形成することが
できる。
ある。
である。
の断面図である。
工程図である。
である。
程の温度条件を示すグラフである。
ある。
である。
程の温度条件を示すグラフである。
である。
である。
素子断面図である。
素子断面図である。
素子断面図である。
素子断面図である。
程の一段階の素子断面図である。
程の一段階の素子断面図である。
程の一段階の素子断面図である。
程の一段階の素子断面図である。
層、 6 n−AlGaAsエミッタ層、 40 n
−GaAs半導体基板、 41 第1クラッド層、
42 活性層、 431 第2クラッド層、 43
2 第2クラッド層、 46 キャップ層
Claims (10)
- 【請求項1】 化合物半導体基板上に、第1の成長温度
で炭素ドープの第1導電型の第1の化合物半導体層を形
成する第1の工程と、 上記第1の化合物半導体層の形成後、アルキルアルシン
雰囲気中で第2の成長温度に変化させる第2の工程と、 上記第2の成長温度で、所定の原料ガス中で上記第1の
化合物半導体層上に第2の化合物半導体層を形成する第
3の工程と、 を備えた化合物半導体装置の製造方法。 - 【請求項2】 化合物半導体基板上に、第1の成長温度
で炭素ドープの第1導電型の第1の化合物半導体層を形
成する第1の工程と、 上記第1の化合物半導体層の形成後、アルキルアルシン
雰囲気中で第2の成長温度に変化させる第2の工程と、 上記第2の成長温度で、所定の原料ガス中で上記第1の
化合物半導体層上に第2の化合物半導体層を形成する第
3の工程と、 形成した第1、第2の化合物半導体層をアルキルアルシ
ン雰囲気中で所定の温度まで冷却する第4の工程と、 を備えた化合物半導体装置の製造方法。 - 【請求項3】 化合物半導体層は、AlxGa1-xAs(1
≧x≧0)またはIn yGa1-yAs(1≧y≧0)で構成
されたことを特徴とする請求項1または2に記載の化合
物半導体装置の製造方法。 - 【請求項4】 アルキルアルシンは、トリメチルアルシ
ンまたはトリエチルアルシンであることを特徴とする請
求項3に記載の化合物半導体装置の製造方法。 - 【請求項5】 半絶縁性の化合物半導体基板上に、n型
の第1の化合物半導体からなるコレクタ層を形成し、こ
のコレクタ層上に第1の成長温度で炭素不純物をドープ
したp型の第1の化合物半導体からなるベース層を形成
する第1の工程と、 上記ベース層の形成後、アルキルアルシン雰囲気中で第
2の成長温度に変化させる第2の工程と、 上記第2の成長温度で、所定の原料ガス中で上記ベース
層上にn型の第2の化合物半導体からなるエミッタ層を
形成する第3の工程と、 を備えた化合物半導体装置の製造方法。 - 【請求項6】 第1、第2の化合物半導体層は、AlxG
a1-xAs(1≧x≧0)またはIn yGa1-yAs(1≧y
≧0)で構成されたことを特徴とする請求項5記載の化
合物半導体装置の製造方法。 - 【請求項7】 アルキルアルシンは、トリメチルアルシ
ンまたはトリエチルアルシンであることを特徴とする請
求項6記載の化合物半導体装置の製造方法。 - 【請求項8】 半絶縁性のGaAs半導体基板上に、n型
のGaAsからなるコレクタ層を形成し、このコレクタ層
上に第1の成長温度で炭素不純物をドープしたp型のG
aAsからなるベース層を形成する第1の工程と、 上記ベース層の形成後、トリメチルアルシン雰囲気中で
第2の成長温度に変化させる第2の工程と、 所定の原料ガス中で上記ベース層上にn型のAlxGa1-x
As(1≧x≧0)からなるエミッタ層を形成する第3
の工程と、 形成した化合物半導体からなる各層をトリメチルアルシ
ン雰囲気中で所定の温度まで冷却する第4の工程と、 を備えた化合物半導体装置の製造方法。 - 【請求項9】 n型の化合物半導体基板上に、n型の化
合物半導体層からなる第1クラッド層、化合物半導体層
からなる活性層および第1の成長温度で炭素不純物をド
ープしたp型の化合物半導体層からなる第2クラッド層
を形成する第1の工程と、 上記第2クラッド層を形成した後、アルキルアルシン雰
囲気中で第2の成長温度に変化させる第2の工程と、 所定の原料ガス中で上記第2の成長温度で、上記第2ク
ラッド層上にp型の化合物半導体層からなるキャップ層
を形成する第3の工程と、 形成した上記各層をアルキルアルシン雰囲気中で所定の
温度まで冷却する第4の工程と、 を備えた化合物半導体装置の製造方法。 - 【請求項10】 n型GaAs基板上に、n型AlxGa1-x
As(1≧x≧0)からなる第1クラッド層、AlxGa
1-xAs(1≧x≧0)単層もしくはyが異なる値の複数
のAl yGa1-yAs(1≧y≧0)層で構成された活性層
および第1の成長温度で炭素不純物をドープしたp型の
Al zGa1-zAs(1≧z≧0)で構成された第2クラッ
ド層を形成する第1の工程と、 上記第2クラッド層を形成した後、トリメチルアルシン
雰囲気中で第2の成長温度に変化させる第2の工程と、 所定の原料ガス中で上記第2の成長温度で、上記第2ク
ラッド層上に炭素不純物をドープしたp型GaAs層から
なるキャップ層を形成する第3の工程と、 形成した上記各層をトリメチルアルシン雰囲気中で所定
の温度まで冷却する第4の工程と、 を備えた化合物半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP571496A JP3537246B2 (ja) | 1995-11-14 | 1996-01-17 | 化合物半導体装置の製造方法 |
US08/685,061 US6096617A (en) | 1995-11-14 | 1996-07-22 | Method of manufacturing a carbon-doped compound semiconductor layer |
DE19635571A DE19635571A1 (de) | 1995-11-14 | 1996-09-02 | Verfahren zur Herstellung einer kohlenstoffdotierten Verbindungshalbleiterschicht |
GB9619554A GB2307335B (en) | 1995-11-14 | 1996-09-19 | Method of manufacturing a carbon-doped compound semiconductor layer |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29550995 | 1995-11-14 | ||
JP7-295509 | 1995-11-14 | ||
JP571496A JP3537246B2 (ja) | 1995-11-14 | 1996-01-17 | 化合物半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09199425A JPH09199425A (ja) | 1997-07-31 |
JP3537246B2 true JP3537246B2 (ja) | 2004-06-14 |
Family
ID=26339703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP571496A Expired - Fee Related JP3537246B2 (ja) | 1995-11-14 | 1996-01-17 | 化合物半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6096617A (ja) |
JP (1) | JP3537246B2 (ja) |
DE (1) | DE19635571A1 (ja) |
GB (1) | GB2307335B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000021895A (ja) * | 1998-07-02 | 2000-01-21 | Sharp Corp | 半導体装置及びその製造方法 |
AU2001282579A1 (en) * | 2000-09-08 | 2002-03-22 | Showa Denko K K | Compound semiconductor multilayer structure and bipolar transistor using the same |
US6670654B2 (en) * | 2002-01-09 | 2003-12-30 | International Business Machines Corporation | Silicon germanium heterojunction bipolar transistor with carbon incorporation |
JP2003209324A (ja) * | 2002-01-17 | 2003-07-25 | Mitsubishi Electric Corp | 半導体光素子及びその製造方法 |
US20060131607A1 (en) * | 2003-02-25 | 2006-06-22 | Sumitomo Chemical Company, Limited | Compound semiconductor device and process for producing the same |
US6830980B2 (en) | 2003-03-20 | 2004-12-14 | Texas Instruments Incorporated | Semiconductor device fabrication methods for inhibiting carbon out-diffusion in wafers having carbon-containing regions |
GB2432455A (en) * | 2005-11-17 | 2007-05-23 | Sharp Kk | Growth of a semiconductor layer structure |
JP2009152448A (ja) * | 2007-12-21 | 2009-07-09 | Dowa Electronics Materials Co Ltd | 窒化物半導体素子およびその製造方法 |
US20200135489A1 (en) * | 2018-10-31 | 2020-04-30 | Atomera Incorporated | Method for making a semiconductor device including a superlattice having nitrogen diffused therein |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3013992B2 (ja) * | 1989-02-01 | 2000-02-28 | 住友電気工業株式会社 | 化合物半導体結晶の成長方法 |
JPH02273917A (ja) * | 1989-04-14 | 1990-11-08 | Fujitsu Ltd | 炭素ドープ3―v族化合物半導体の結晶成長方法 |
JP2861192B2 (ja) * | 1990-02-13 | 1999-02-24 | 住友電気工業株式会社 | 化合物半導体結晶の気相成長法 |
JP2706369B2 (ja) * | 1990-11-26 | 1998-01-28 | シャープ株式会社 | 化合物半導体の成長方法及び半導体レーザの製造方法 |
US5162243A (en) * | 1991-08-30 | 1992-11-10 | Trw Inc. | Method of producing high reliability heterojunction bipolar transistors |
JPH05190467A (ja) * | 1992-01-09 | 1993-07-30 | Furukawa Electric Co Ltd:The | エピタキシャルウェハの製作方法 |
US5244829A (en) * | 1992-07-09 | 1993-09-14 | Texas Instruments Incorporated | Organometallic vapor-phase epitaxy process using (CH3)3 As and CCl4 for improving stability of carbon-doped GaAs |
US5385864A (en) * | 1993-05-28 | 1995-01-31 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating semiconductor thin film and a Hall-effect device |
JP3124209B2 (ja) * | 1994-06-30 | 2001-01-15 | シャープ株式会社 | 化合物半導体結晶層の製造方法 |
-
1996
- 1996-01-17 JP JP571496A patent/JP3537246B2/ja not_active Expired - Fee Related
- 1996-07-22 US US08/685,061 patent/US6096617A/en not_active Expired - Fee Related
- 1996-09-02 DE DE19635571A patent/DE19635571A1/de not_active Ceased
- 1996-09-19 GB GB9619554A patent/GB2307335B/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
GB9619554D0 (en) | 1996-10-30 |
US6096617A (en) | 2000-08-01 |
GB2307335B (en) | 2000-05-10 |
DE19635571A1 (de) | 1997-05-15 |
JPH09199425A (ja) | 1997-07-31 |
GB2307335A (en) | 1997-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20040104959A (ko) | 도핑된 그룹 ⅲ-ⅴ 질화물 재료 및 이를 포함하는마이크로일렉트로닉 디바이스 및 디바이스 프리커서 구조물 | |
JP3368452B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP3537246B2 (ja) | 化合物半導体装置の製造方法 | |
WO2010134334A1 (ja) | 半導体基板、電子デバイス、半導体基板の製造方法及び電子デバイスの製造方法 | |
JP4288852B2 (ja) | バイポーラトランジスタの製造方法 | |
US6258685B1 (en) | Method of manufacturing hetero-junction bipolar transistor | |
US6200827B1 (en) | Method for manufacturing a semiconductor light emitting device | |
US6818521B2 (en) | Method of manufacturing a hetero-junction bipolar transistor with epitaxially grown multi-layer films and annealing at or below 600° C. | |
JP2005045205A (ja) | バイポ−ラ・トランジスタのための平面的プロフィル構造 | |
JPH10303502A (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
US6828603B2 (en) | Hetero-bipolar transistor with a sub-collector layer having a first portion and plural second portions | |
JP3728093B2 (ja) | 半導体装置 | |
JP2005086135A (ja) | ヘテロバイポーラトランジスタ用エピタキシャルウエハおよびその製造方法 | |
JP3564811B2 (ja) | 3族窒化物半導体発光素子 | |
JP2728672B2 (ja) | 半導体レーザ装置、ダブルヘテロウエハおよびその製造方法 | |
US20240234625A1 (en) | Light-emitting element and method of manufacturing the same | |
JP3592922B2 (ja) | 化合物半導体基板 | |
JP2993167B2 (ja) | 面発光半導体レーザの製造方法 | |
JP2642403B2 (ja) | 半導体レーザの製造方法 | |
JP2000133654A (ja) | バイポーラトランジスタの製造方法 | |
JP2007207929A (ja) | Iii−v化合物半導体光装置を作製する方法 | |
JP4725443B2 (ja) | バイポーラトランジスタの製造方法 | |
JPH08125285A (ja) | 半導体発光装置 | |
JP3399673B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JPH08125223A (ja) | 3族窒化物半導体発光素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040127 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040316 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040316 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |