JP3537246B2 - 化合物半導体装置の製造方法 - Google Patents

化合物半導体装置の製造方法

Info

Publication number
JP3537246B2
JP3537246B2 JP571496A JP571496A JP3537246B2 JP 3537246 B2 JP3537246 B2 JP 3537246B2 JP 571496 A JP571496 A JP 571496A JP 571496 A JP571496 A JP 571496A JP 3537246 B2 JP3537246 B2 JP 3537246B2
Authority
JP
Japan
Prior art keywords
layer
compound semiconductor
atmosphere
forming
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP571496A
Other languages
English (en)
Other versions
JPH09199425A (ja
Inventor
弘隆 杵築
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP571496A priority Critical patent/JP3537246B2/ja
Priority to US08/685,061 priority patent/US6096617A/en
Priority to DE19635571A priority patent/DE19635571A1/de
Priority to GB9619554A priority patent/GB2307335B/en
Publication of JPH09199425A publication Critical patent/JPH09199425A/ja
Application granted granted Critical
Publication of JP3537246B2 publication Critical patent/JP3537246B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/925—Fluid growth doping control, e.g. delta doping

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は化合物半導体装置
の製造方法に係り、特に炭素ドープを行なった化合物半
導体層を成長中断して温度変化させる際に、この化合物
半導体層のキャリア濃度の低下を防止する化合物半導体
装置の製造方法に関するものである。ここで云う成長中
断しての温度変化とは、炭素ドープを行った後の工程に
おいて、膜形成温度を変化させるために膜成長を中断し
て行う温度上昇や温度降下と膜の積層工程が終了してウ
エハを装置外に取り出すために冷却することとが含まれ
る。
【０００２】
【従来の技術】ＨＢＴ（Heterojunction bipolar trans
ister)はその高速性と高い電流駆動力から、衛星通信な
どの高出力増幅器用の次世代の電子デバイスとして研究
開発が活発化してきている。しかしながら、高出力動作
を行なわせた場合の信頼性に関しては実用上十分な特性
を得るに至っておらず、信頼性の改善がＨＢＴの実用化
に向けて急務の課題になっている。信頼性の劣る原因の
一つとして、高濃度に不純物がドープされたｐ型ベース
層の電気的特性の劣化が挙げられる。
【０００３】一例としてｎｐｎ型のＨＢＴは、その主要
部がｎ−ＧaＡsコレクタ層、ｐ−ＧaＡsベース層、ｎ−
ＡlＧaＡsエミッタ層から構成される。このｐ−ＧaＡs
ベース層への不純物ドーピングは、ＭＢＥ（Molecular
Beam Epitaxy）法でｐ−ＧaＡsベース層を形成する場合
にはＢeを、またＭＯＣＶＤ（Metalorganic Chemical V
apor Deposition）法でｐ−ＧaＡsベース層を形成する
場合にはＤＥＺ（diethylzinc）などを用いてＺnをドー
ピングするのが一般的であった。しかしＺnやＢeはＧa
Ａs中で拡散し易く、ｎ−ＡlＧaＡsエミッタ層の形成中
やデバイス組立後の通電試験中にＺnやＢeがエミッタ層
に拡散し、この拡散によるエミッタ層の不純物濃度の低
下がコレクタ電流を減少させる原因となっていることが
明らかになっている。
【０００４】このため近年になって、拡散し難いｐ型ド
ーパントとして炭素（以下、Ｃで記載することがある）
が注目されており、ＣドープＧaＡsベース層の採用がＨ
ＢＴの信頼性向上の切札として関心を集めるようになっ
てきた。例えば、Jounal of Crystal Growth 135(1994)
629−632,H.Kohda et al.では、ＭＯＣＶＤ法において
トリメチル砒素（trimethylarsenic、以下ＴＭＡsとい
う）とトリメチルガリウム（trimethylgallium、以下Ｔ
ＭＧaという）とを用いてＧaＡs中に高濃度炭素ドープ
を行なうことが可能であることが論議されている。
【０００５】また、特開平２−２０３５２０号公報には
ＴＭＡsとＴＭＧaとを原料として炭素ドープＧaＡsを成
長する場合に、ＧaＡs基板をＡsＨ3雰囲気中で６５０℃
に加熱し、圧力を安定させた後、ＡsＨ3に加えてＴＭＡ
sを導入し、さらに引き続いてＴＭＧaを導入することに
より、ＣドープＧaＡs層を成長させた例が記載されてい
る。特開平５−１９０４６７号公報には基板温度を４５
０℃〜５５０℃で原料ガスの供給比ＴＭＡs／（ＴＭＧa
＋ＴＭＡｌ）を３以下、成長圧力を大気圧力と同等に設
定することにより、４×１０19ｃｍ-3以上の炭素添加量
を有するＡlＧaＡs層を成長させることが記載されてい
る。またＨＢＴと異なる半導体装置として、Journal of
Applied Physics (76),1July 1994 590−592,R.B.Byls
ma ea al.に炭素ドープのＩnＧaＡs／ＡlＧaＡsレ−ザ
が試作されたことが記載されている。
【０００６】
【発明が解決しようとする課題】ＣドープＧaＡs成長を
行なうには、いくつかの手法があるが、Jounal of Crys
tal Growth 147(1995)256−263,N.Watanabe et al.の報
告では、ＭＯＣＶＤ法を用いた場合のＧaＡs成長の成長
条件について詳細に調査し、Ｖ族原料としてＴＭＡs
を、III族原料としてＴＭＧaを用い成長条件を最適化す
ることで容易に高濃度ＣドープＧaＡs成長ができる方法
が記載されている。この成長方法は特に独立したドーパ
ントを用いることをせず、原料のＴＭＡs、ＴＭＧaから
のＣの取込みを制御して所望のｐ−ＧaＡs層を得ること
を特徴としている。しかしながら、拡散し難いＣをドー
プしたｐ−ＧaＡsベース層を有するＨＢＴも、Ｃを高濃
度ドープしたＧaＡs中へ水素が混入しデバイス特性を劣
化させることが指摘されている。
【０００７】これは例えばJounal of Crystal Growth 1
45(1994)420−426,H.Fushimi et al.において、高濃度
ＣドープＧaＡs中への水素の混入によりホールが不活性
化されることを系統的に調べ、アニールによるホールの
活性化について議論されていて、H.Fushimi et al.は炭
素ドープＧaＡs層中への水素の混入が炭素を不活性化さ
せていることを示し、さらに第４２回応用物理学連合講
演会予稿集(1995)1226において、水素の混入により炭素
が不活性化されることで、ｐ／ｎ接合のダイオード特性
が劣化することが報告されている。このように炭素ドー
プＧaＡsベース層を採用しただけでは、ＨＢＴの信頼性
が改善されず、この原因は炭素ドープＧaＡs層中への多
量の水素混入により炭素が不活性化されることであり、
炭素ドープＧaＡs層を形成する際に水素の混入を防止す
ることの重要性が明らかになってきた。
【０００８】従来のＭＯＣＶＤ法によるＨＢＴの形成は
次のように行なわれていた。すなわち、 （１） 半絶縁性のＧaＡs基板をＭＯＣＶＤ炉中のウエ
ハサセプタに装着し、アルシン（ＡsＨ3）雰囲気中でＧ
aＡs基板の温度を上昇し、必要に応じて所定のＧaＡs層
を形成した後、所定の温度でアルシンに加えてIII族原
料としてのＴＭＧaとｎ型ドーパント原料としてジシラ
ン（Ｓi2Ｈ6）とを所定の流量で流入させＧaＡs基板上
にｎ−ＧaＡsコレクタ層を形成する。 （２） 次にIII族原料としてのＴＭＧaとｎ型ドーパン
ト原料としてのジシランとの流入を停止し、アルシン雰
囲気中でウエハサセプタの温度を変化させ所定の温度に
変化させる。 （３） 所定の温度になったときに、III族原料として
のＴＭＧaとＶ族原料としてＴＭＡsとを所定の流量で流
入させ、ｎ−ＧaＡsコレクタ層上に高濃度炭素ドープの
ｐ−ＧaＡsベース層を形成する。
【０００９】（４） 次いでＴＭＧaとＴＭＡsの流入を
停止すると同時にアルシンを供給し、アルシン雰囲気中
でウエハサセプタの温度を変化させ、所定の温度にす
る。 （５） 所定の温度になったときにアルシンに加えてII
I族原料としてのＴＭＧaとＴＭＡｌとｎ型ドーパント原
料としてジシランとを所定の流量で流入させｐ−ＧaＡs
ベース層上にｎ−ＡｌＧaＡsエミッタ層を形成させる。 （６） 必要に応じて所定のＧaＡsコンタクト層を形成
した後、アルシン雰囲気中で形成した半導体層を所定の
温度まで冷却する。 このようにして形成されたＨＢＴの高濃度炭素ドープの
ｐ−ＧaＡsベース層は半導体層形成中断または冷却時に
アルシン雰囲気としていたためにアルシン中の原子状水
素がｐ−ＧaＡsベース層に取り込まれ、上述したように
炭素が不活性化されることで、ｐ／ｎ接合のダイオード
特性が劣化するという問題があった。
【００１０】この発明は上記の問題点を解消するために
なされたもので、炭素ドープ化合物半導体層を形成する
場合、成長中断し温度変化する際に炭素ドープ化合物半
導体層に水素の混入が少なくキャリア濃度の低下が防止
できる化合物半導体装置の製造方法を提供するものであ
る。
【００１１】
【００１２】
【００１３】
【課題を解決するための手段】この発明に係る化合物半
導体装置の製造方法は、化合物半導体基板上に、第１の
成長温度で炭素ドープの第１導電型の第１の化合物半導
体層を形成する第１の工程と、第１の化合物半導体層の
形成後、アルキルアルシン雰囲気中で第２の成長温度に
変化させる第２の工程と、第２の成長温度で、所定の原
料ガス中で第１の化合物半導体層上に第２の化合物半導
体層を形成する第３の工程と、を備えたものである。
【００１４】また、化合物半導体基板上に、第１の成長
温度で炭素ドープの第１導電型の第１の化合物半導体層
を形成する第１の工程と、第１の化合物半導体層の形成
後、アルキルアルシン雰囲気中で第２の成長温度に変化
させる第２の工程と、第２の成長温度で、所定の原料ガ
ス中で第１の化合物半導体層上に第２の化合物半導体層
を形成する第３の工程と、形成した第１、第２の化合物
半導体層をアルキルアルシン雰囲気中で所定の温度まで
冷却する第４の工程と、を備えたものである。
【００１５】さらに、化合物半導体層は、ＡlxＧa1-xＡ
s（１≧ｘ≧０）またはＩnyＧa1-yＡs（１≧ｙ≧０）で
構成されたものである。
【００１６】さらに、アルキルアルシンは、トリメチル
アルシンまたはトリエチルアルシンとしたものである。
【００１７】また半絶縁性の化合物半導体基板上に、ｎ
型の第１の化合物半導体からなるコレクタ層を形成し、
このコレクタ層上に第１の成長温度で炭素不純物をドー
プしたｐ型の第１の化合物半導体からなるベース層を形
成する第１の工程と、ベース層の形成後、アルキルアル
シン雰囲気中で第２の成長温度に変化させる第２の工程
と、第２の成長温度で、所定の原料ガス中でベース層上
にｎ型の第２の化合物半導体からなるエミッタ層を形成
する第３の工程と、を備えたものである。
【００１８】さらに、第１、第２の化合物半導体層は、
ＡlxＧa1-xＡs（１≧ｘ≧０）またはＩnyＧa1-yＡs（１
≧ｙ≧０）で構成されたものである。
【００１９】さらに、アルキルアルシンは、トリメチル
アルシンまたはトリエチルアルシンとしたものである。
【００２０】また、半絶縁性のＧaＡs半導体基板上に、
ｎ型のＧaＡsからなるコレクタ層を形成し、このコレク
タ層上に第１の成長温度で炭素不純物をドープしたｐ型
のＧaＡsからなるベース層を形成する第１の工程と、ベ
ース層の形成後、トリメチルアルシン雰囲気中で第２の
成長温度に変化させる第２の工程と、所定の原料ガス中
でベース層上にｎ型のＡlxＧa1-xＡs（１≧ｘ≧０）か
らなるエミッタ層を形成する第３の工程と、形成した化
合物半導体からなる各層をトリメチルアルシン雰囲気中
で所定の温度まで冷却する第４の工程と、を備えたもの
である。
【００２１】また、ｎ型の化合物半導体基板上に、ｎ型
の化合物半導体層からなる第１クラッド層、化合物半導
体層からなる活性層および第１の成長温度で炭素不純物
をドープしたｐ型の化合物半導体層からなる第２クラッ
ド層を形成する第１の工程と、第２クラッド層を形成し
た後、アルキルアルシン雰囲気中で第２の成長温度に変
化させる第２の工程と、所定の原料ガス中で第２の成長
温度で、第２クラッド層上にｐ型の化合物半導体層から
なるキャップ層を形成する第３の工程と、形成した各層
をアルキルアルシン雰囲気中で所定の温度まで冷却する
第４の工程と、を備えたものである。
【００２２】また、ｎ型ＧaＡs基板上に、ｎ型ＡlxＧa
1-xＡs（１≧ｘ≧０）からなる第１クラッド層、ＡlxＧ
a1-xＡs（１≧ｘ≧０）単層もしくはｙが異なる値の複
数のＡlyＧa1-yＡs（１≧ｙ≧０）層で構成された活性
層および第１の成長温度で炭素不純物をドープしたｐ型
のＡlzＧa1-zＡs（１≧ｚ≧０）で構成された第２クラ
ッド層を形成する第１の工程と、第２クラッド層を形成
した後、トリメチルアルシン雰囲気中で第２の成長温度
に変化させる第２の工程と、所定の原料ガス中で第２の
成長温度で、第２クラッド層上に炭素不純物をドープし
たｐ型ＧaＡs層からなるキャップ層を形成する第３の工
程と、形成した各層をトリメチルアルシン雰囲気中で所
定の温度まで冷却する第４の工程と、を備えたものであ
る。
【００２３】
【発明の実施の形態】この発明では、炭素ドープを行っ
た後の工程において、成長中断して加工温度を上昇また
は降下させる際および積層工程が終了して基板を冷却す
る際に、ＡsH3に替えてＴＭＡsを使用し、水素希釈ＴＭ
Ａs雰囲気中で基板温度を変化させることにより、遊離
した原子状水素の発生がなく、Ｃドープして形成した層
に水素が拡散することを防止することができ、Ｃの活性
化率の低下を防止できる。延いては信頼性の高い半導体
装置を形成することができる。
【００２４】
【実施例】
実施例１ 図１はこの発明の一実施例に係る化合物半導体装置の断
面図である。ここでは例えばＧaＡsを用いたＨＢＴにつ
いて説明する。図１において、１は化合物半導体基板と
しての半絶縁性ＧaＡs基板、２はｉ−ＧaＡsバッファ
層、３はｎ−ＧaＡsコレクタコンタクト層、４はｎ−Ｇ
aＡsコレクタ層、５は化合物半導体層または第１の化合
物半導体層としての、高濃度にＣドープされたｐ−Ｇa
Ａsベース層、６は第２の化合物半導体層としてのｎ−
ＡlＧaＡsエミッタ層、７はｎ−ＩnＧaＡsエミッタコン
タクト層でこれらの層は半絶縁性ＧaＡs基板１上に順次
積層される。８はコレクタ電極、９はベース電極、１０
はエミッタ電極、１１は素子分離層、１２は素子分離領
域、１３は絶縁保護膜、１４は素子領域である。
【００２５】上述した各半導体層の不純物濃度、層厚み
は例えば、コレクタコンタクト層３は不純物濃度がｎ＝
5.0×1018cm-3、層の厚みが5000Å、コレクタ層４は不
純物濃度がｎ＝3.0×1016cm-3、層の厚みが7000Å、ベ
ース層５は不純物濃度がｐ＝4×1019cm-3、層の厚みが1
000Å、エミッタ層６はその組成がＡl0.26Ｇa0.74Ａs、
不純物濃度がｎ＝5.0×1017cm-3、層の厚みが1500Å、
エミッタコンタクト層７はその組成がＩn0.5Ｇa0.5Ａ
s、不純物濃度がｎ＝4×1019cm-3、層の厚みが1000Åで
ある。
【００２６】半絶縁性ＧaＡs基板１の一主面上にバッフ
ァ層２、コレクタコンタクト層３が順次積層されて配設
され、バッファ層２とコレクタコンタクト層３に一つの
素子領域１４を区切るように素子分離領域１２が形成さ
れている。素子分離領域１２によって区切られたコレク
タコンタクト層３の表面中央部にコレクタ層４とベース
層５とが順次積層されて配設されている。このコレクタ
層４を挟んで両側のコレクタコンタクト層３の表面上に
コレクタ電極８が設けられている。このコレクタ電極８
を間に挟んで積層されたコレクタ層４とベース層５との
側面及び素子分離領域１２の表面上にたがいに対向して
素子分離層１１が設けられている。
【００２７】さらにベース層５の表面中央部にエミッタ
層６およびエミッタコンタクト層７が順次積層して配設
され、エミッタ層６を挟んで両側のベース層５の表面上
にベース電極９が設けられ、またエミッタコンタクト層
７の表面上にエミッタ電極１０が設けられている。そし
て素子分離層１１を含めて素子が形成された素子領域１
４の表面上に、コレクタ電極８、ベース電極９およびエ
ミッタ電極１０の一部を露出させて、絶縁保護膜１３が
形成されている。このように構成されたＨＢＴの動作は
通常のバイポーラトランジスタと同様で、同様の機能を
備えているが、回路動作特性が速く、高周波特性がすぐ
れている。
【００２８】次にこの発明に係る化合物半導体装置の製
造方法の実施例について説明する。ここでは一例として
ＨＢＴの製造方法、特にＭＯＣＶＤ法によるＨＢＴのウ
エハの形成方法について説明する図２はＭＯＣＶＤ法に
使用される製造装置の断面図である。図２において、２
０は反応炉、２１はＨ2ガス導入口、２２はIII族原料ガ
ス導入口で例えばＴＭＧa、ＴＭＡl、ＴＭＩnなどが供
給される。２３はＶ族原料ガス導入口で例えばＡsＨ3、
ＴＭＡs、Ｓi2Ｈ6などが供給される。２４はそれぞれの
ガスの開閉弁で、この開閉弁２４により流入ガスの構成
及び流量が制御される。
【００２９】２５は排気口で、この排気口２５を介して
反応に係わったガスが減圧装置（図示せず）に吸引され
て排気として排出される。２６はウエハサセプタで、反
応炉２０中に回転可能に支持される。このウエハサセプ
タ２６は円盤状で、このウエハサセプタ２６の表面にＧ
aＡs基板１が回転軸を中心としてその回りに複数枚装着
され、反応中は回転装置（図示せず）ウエハサセプタ２
６を回転軸回りに回転させて基板上での反応を均一にす
る。このＧaＡs基板１及びＧaＡs基板１上に形成された
化合物半導体層を加熱するために、ウエハサセプタ２６
の背面に対向して、ウエハサセプタ２６の下側にヒータ
２７が設けられている。このヒータ２７は輻射によりウ
エハサセプタ２６を加熱する。
【００３０】図３は、この発明の製造方法に係るＧaＡs
を用いたＨＢＴ用のウエハの断面図である。図３におい
て、８１は半絶縁性ＧaＡs基板、８２はバッファ層、８
３はコレクタコンタクト層、８４はコレクタ層、８５は
ベース層、８６はエミッタ層、８７はエミッタコンタク
ト層で、半絶縁性ＧaＡs基板８１の上に、バッファ層８
２、コレクタコンタクト層８３、コレクタ層８４、ベー
ス層８５、エミッタ８６層、エミッタコンタクト層８７
が順次積層されている。
【００３１】図４はこの発明によるＨＢＴのウエハの製
造方法の工程図である。図４において、反応炉２０中の
ウエハサセプタ２６にＧaＡs基板１を装着する（工程
１）。次いで反応炉２０を減圧する。その後反応炉２０
に水素を導入し、ヒータ２７によりウエハサセプタ２６
を加熱することにより、水素雰囲気中で室温から２００
℃に基板温度を上昇する。２００℃でＶ族原料ガスＡs
Ｈ3を導入し、ＡsＨ3の水素希釈雰囲気中で２００℃か
ら７００℃に基板温度を上昇する（工程２）。
【００３２】次に７００℃でIII族原料ガスＴＭＧaを反
応炉２０に導入し、ＡsＨ3とＴＭＧaとの水素希釈雰囲
気中でＧaＡs基板１上にＧaＡsバッファ層２を形成する
（工程３）。次いで７００℃でＶ族原料ガスＳi2Ｈ6を
反応炉２０に導入し、ＡsＨ3とＴＭＧaとＳi2Ｈ6との水
素希釈雰囲気中でＧaＡsバッファ層２上にｎ+−ＧaＡs
コレクタコンタクト層３を形成する（工程４）。更に同
じ７００℃で、Ｓi2Ｈ6の流量を減少させ、ＡsＨ3とＴ
ＭＧaと供給比率を下げた状態のＳi2Ｈ6との水素希釈雰
囲気中でｎ+−ＧaＡsコレクタコンタクト層３上にｎ−
ＧaＡsコレクタ層４を形成する（工程５）。
【００３３】この後、ＴＭＧaとＳi2Ｈ6の導入を停止し
て層の成長停止し、水素希釈ＡsＨ3雰囲気中で基板温度
を７００℃から５９０℃に低下させる。なお冷却はヒー
タ２７を停止させて、流入ガスにより冷却させるもので
ある（工程６）。次いで基板温度を５９０℃に保ち、II
I族原料ガスのＴＭＧaとＶ族原料ガスのＴＭＡsとを、I
II族原料ガスのモル流量に対するＶ族原料ガスのモル流
量の供給量比（以下、Ｖ／III比という。）を１０ない
し２０で供給し、ＴＭＧaとＴＭＡsとの水素希釈雰囲気
で、成長圧力を１００Ｔorrで、ｎ−ＧaＡsコレクタ層
４上にＣドープのｐ+−ＧaＡsベース層５を形成する
（工程７）。
【００３４】この後、ＴＭＧaの導入を停止して層の成
長を停止させ、水素希釈ＴＭＡs雰囲気中で基板温度を
再び５９０℃から７００℃に上昇する（工程８）。次い
で、７００℃でＡsＨ3とＴＭＧaとＴＭＡlとＳi2Ｈ6と
の水素希釈雰囲気中で、ｐ+−ＧaＡsベース層５上にｎ
−ＡlＧaＡsエミッタ層６を形成する（工程９）。
【００３５】さらに、同じく７００℃でＡsＨ3とＴＭＧ
aとＴＭＩnとＳi2Ｈ6との水素希釈雰囲気中で、ｎ−Ａl
ＧaＡsエミッタ層６上にｎ+−ＩnＧaＡsエミッタコンタ
クト層７を形成する（工程１０）。この後、ＡsＨ3とＴ
ＭＧaとＴＭＩnとＳi2Ｈ6の供給を停止し、ＴＭＡsを導
入し、水素希釈ＴＭＡs雰囲気中で基板温度を７００℃
から３００℃に冷却し、ＴＭＡsの供給を停止し、水素
雰囲気中で３００℃から室温に冷却する。（工程１１）
【００３６】この室温への冷却は次の製造工程に移る際
に次の製造装置まで空気中で搬送するためウエハを一度
空気中に取り出すためのもので、ウエハの高温での酸化
を防ぐものである。真空中での一貫生産も可能である
が、現状技術では一度冷却し空気中に取り出し、空気中
での搬送工程を経る方が、安価で、生産設備の保守も簡
単で、生産工程の選択の自由度が高くなる。
【００３７】ウエハを形成した後のＨＢＴの形成は大略
次のような製造方法にしたがって行われる。図１６、図
１７、図１８および図１９はＨＢＴの製造工程の各段階
の素子断面図である。以下の工程は図１６〜図１９、図
３及び図１を用いて説明する。
【００３８】図３に示したウエハのエミッタコンタクト
層８７の主面上方からイオン注入を行い、エミッタコン
タクト層８７の表面から内部にかけて 選択的に絶縁領
域ＩＲを形成し、素子としてのベース層５、コレクタ層
４及びコレクタコンタクト層３の形状を形成する。次に
エミッタコンタクト層８７の主面上にＳiＯＮ膜９１と
ＷＳi膜９２を順に形成し、ＳiＯＮ膜９１及びＷＳi膜
９２を選択的に除去して、ＳiＯＮ膜９１及びＷＳi膜９
２からなるダミーエミッタＤＥを形成する。この工程終
了時の素子断面が図１６に示されている。
【００３９】次に、ダミーエミッタＤＥをマスクとし
て、エミッタコンタクト層８７及びエミッタ層８６を選
択的にエッチングし、素子としてのエミッタ層６及びエ
ミッタコンタクト層７の形状を形成すると共にベース層
５の表面を露出させ、ベース層５の表面上に選択的にベ
ース電極９を形成する。この工程終了時の素子断面が図
１７に示されている。
【００４０】その後、絶縁領域ＩＲを選択的にエッチン
グして、コレクタコンタクト層３の表面を露出させ、コ
レクタコンタクト層３の表面上に選択的にコレクタ電極
８を形成する。この工程終了時の素子断面が図１８に示
されている。
【００４１】さらに、ダミーエミッタＤＥを除去した
後、全面にレジストＲＳを塗布し、エミッタコンタクト
層７の上部に位置するレジストＲＳを選択的に除去し
て、全面に渡って金属等の導電材料９３を積層する。こ
の工程終了時の素子断面が図１９に示されている。
【００４２】その後エミッタコンタクト層７上に積層さ
れた導電材料を残してレジストＲＳ上の導電材料をレジ
ストＲＳとともに除去する。このエミッタコンタクト層
７上の導電材料９３がエミッタ電極１０となる。さら
に、全面に渡って絶縁保護膜１３を形成してＨＢＴの基
本構造が完成する。この工程終了時の断面形状が図１に
示されたＨＢＴである。
【００４３】通常、ＨＢＴのウエハの製造をＭＯＣＶＤ
法で行なうときに、加熱によりＧaＡs層からＡsが離脱
しないように、層成長を行なわずに加工温度を変化させ
る成長中断工程においてもＶ族原料ガスとして水素希釈
のＡsＨ3を常に供給しておくことが一般的である。
【００４４】この発明では、炭素ドープを行った後の工
程において成長中断して加工温度を上昇させる際および
積層工程が終了して基板を冷却する際に、ＡsＨ3に替え
てＴＭＡsを使用し、水素希釈ＴＭＡs雰囲気中で基板温
度を変化させている。このため、遊離した原子状水素が
発生せず、Ｃドープして形成した層に水素が拡散するこ
とを防止することができる。
【００４５】また、ＨＢＴでは工程７でＣドープのｐ+
−ＧaＡsベース層５を形成した後に、ｐ+−ＧaＡsベー
ス層５の上層にｎ−ＡlＧaＡsエミッタ層６を形成する
が、これに際してｐ+−ＧaＡsの最適成長温度の５９０
℃からｎ−ＡlＧaＡsの最適成長温度の７００℃に温度
上昇しないと効率よくｎ−ＡlＧaＡsエミッタ層６を形
成することができないが、Ｃドープのｐ+−ＧaＡsベー
ス層５を形成した後の異なる化合物半導体層の形成に伴
って生じる基板温度の変更を、水素希釈ＴＭＡs雰囲気
中で変化させることにより、原子状水素の発生なしに所
定の最適成長温度まで変化させることができるので、遊
離した原子状水素がＣドープのｐ+−ＧaＡｓベース層５
に拡散してＣ−Ｈ結合を形成しＣを不活性化することな
しに、最適成長温度で効率よくｎ−ＡｌＧaＡsエミッタ
層６を形成することができる。またＣドープのｐ+−Ｇa
Ａsベース層５の後に形成する層の材料選定の自由度を
高めることができる。
【００４６】またこのように形成されたｎ−ＧaＡsコレ
クタ層４とＣドープのｐ+−ＧaＡsベース層５において
は、ｐ+−ＧaＡsベース層５のキャリア濃度の低下がな
いから、ｐ／ｎ接合のダイオード特性の劣化が少なく性
能が高い、延いては信頼性の高いＨＢＴを製造すること
ができる。
【００４７】またＣドープのｐ+−ＧaＡsベース層５に
ｎ−ＡlＧaＡsエミッタ層６を形成した後に、７００℃
でｎ−ＡlＧaＡsエミッタ層６の上層にｎ+−ＩnＧaＡs
エミッタコンタクト層７を形成し、その後次ぎの加工工
程のための基板取り出しのために、３００℃まで冷却す
る場合に、水素希釈ＴＭＡs雰囲気中で基板を冷却させ
ることにより、水素希釈ＡsＨ3雰囲気中の冷却であれば
ＡsＨ3から発生する遊離した原子状水素がＣドープのｐ
+−ＧaＡsベース層５に拡散してＣ−Ｈ結合を形成して
Ｃを不活性化するのに対して、水素希釈ＴＭＡs雰囲気
中では遊離した原子状水素の発生がなく、Ｃドープのｐ
+−ＧaＡsベース層５のキャリア濃度の低下を防止する
ことができる。このためウエハ形成後にＣドープのｐ+
−ＧaＡsベース層５のキャリア濃度の低下なしにウエハ
の冷却が可能となり、ウエハ取り出しが自由にできるの
で半導体装置の製造工程の選定の自由度を高めることが
でき、信頼性の高い半導体装置を効率良く形成できる。
【００４８】Ｃドープの化合物半導体層、Ｃドープの化
合物半導体層の上に積層される材料は、ＡlxＧa1-xＡs
（１≧ｘ≧０）またはＩnyＧa1-yＡs（１≧ｙ≧０）で
示される材料で構成することが可能であり、多様な材料
による電気特性のよいＨＢＴの製造方法として利用でき
る。
【００４９】また、上述した工程では成長中断工程で基
板温度を変化させる際に水素希釈ＴＭＡs雰囲気中で行
っているが、同様に安価で入手可能なトリエチルアルシ
ンなど他のアルキルアルシンの水素希釈雰囲気中で行っ
ても同様の効果がある。更にこの発明の効果を検証する
ために検証試験を行なった。以下においてこの検証試験
について説明する。
【００５０】（Ｉ）検証試験Ｉ 図５はこの発明の検証試験Ｉに用いた試料の断面図であ
る。図５において、３０は半絶縁性ＧaＡs基板、３１は
ＣドープＧaＡs層である。図６はこの発明の検証試験Ｉ
に用いた試料の製造工程の温度条件を示すグラフであ
る。この試料は、半絶縁性ＧaＡs基板３０の上に、ＴＭ
ＡsとＴＭＧaの水素希釈雰囲気中でＭＯＣＶＤ法により
単層のＣドープＧaＡs層３１を3000Å形成した。Ｖ／II
I比は１０〜２０、成長圧力は100Ｔorr、成長温度は590
℃に設定した。成長速度は0.8μｍ／ｈである。
【００５１】ＣドープＧaＡs層３１を成長させた後、成
長温度５９０℃から３００℃までの冷却工程の雰囲気に
より２種類の試料、試料１及び試料２を形成した。試料
１は上記成長条件でＣドープＧaＡs層３１を成長させた
後、水素希釈のＡsＨ3雰囲気中で５９０℃から３００℃
までの冷却したものである。試料２は上記成長条件でＣ
ドープＧaＡs層３１を成長させた後、水素希釈のＴＭＡ
s雰囲気中で５９０℃から３００℃までの冷却したもの
である。試料３は層形成後未処理（つまりas grownのも
のである。）でのキャリア濃度が試料２と概略等しくな
るように成長条件を変化させて成長させた後、水素希釈
のＡsＨ3雰囲気中で５９０℃から３００℃までの冷却し
たものである。各試料のキャリア濃度はVan der Pauw法
により求めた。そしてアニール条件によりこれら各試料
のキャリア濃度がどう変化するかを調べるため、試料
１、試料２および試料３を窒素雰囲気中で、４５０℃で
１０分間、５００℃で１０分間のアニールを行ない、キ
ャリア濃度をVan der Pauw法により評価した。
【００５２】図７は、この発明の検証試験Ｉに用いた試
料のＣドープＧaＡs層３１のキャリア濃度に与えるアニ
ール温度依存性を示すグラフである。図７において、△
は試料１、○は試料２、□は試料３の、各アニール条件
におけるホール濃度である。図７は冷却工程の雰囲気に
よって影響されたホール濃度と考えられ、図７から認め
られるように、ＡsＨ3雰囲気中で冷却した試料１及び試
料３は４５０℃、５００℃とアニール温度が高くなるに
したがってホール濃度（すなわち、キャリア濃度であ
る）が増加する。一方、水素希釈ＴＭＡs雰囲気中で冷
却した試料２は、ホール濃度は増加するが、アニール温
度が高くなっていったとしてもホール濃度の変化の程度
が試料１及び試料３に比較して緩やかである。
【００５３】そしてこの傾向は試料１と試料３の結果の
比較から、層形成後未処理状態のホール濃度に依存する
ものではないことが認められる。また試料１と試料２の
層形成後未処理でのホール濃度を比較すると、成長条件
が同一であるにもかかわらず、水素希釈ＡsＨ3雰囲気中
で冷却した試料１ではＴＭＡs雰囲気中で冷却した試料
２の約半分に減少している。そして、５００℃で１０分
間のアニールを行なったのちでも、試料１のホール濃度
は試料２のホール濃度と比較して２０％程度低い。
【００５４】以上の検討結果は次のように解釈すること
が可能である。 （１）水素希釈ＡsＨ3雰囲気中で冷却した試料１では冷
却中にＡsＨ3から遊離した原子状水素がＣドープＧaＡs
層３１中に拡散し、Ｃ−Ｈ結合を形成するなどしてＣを
不活性化させる。 （２）窒素雰囲気中アニ−ルによってホ−ル濃度が増加
する理由は、ＣドープＧaＡs層３１中の水素が放出され
て、その結果Ｃの活性化率が向上するためと考えられ
る。 （３）窒素雰囲気中アニ−ルによるホ−ル濃度の変化量
はＣドープＧaＡs層３１中への水素混入量を反映してい
る。水素希釈ＡsＨ3雰囲気中で冷却した試料１において
は2×1019cm-3以上の水素が混入していると考えられ
る。 一方水素希釈ＴＭＡs雰囲気中で冷却した試料２ではア
ニ−ルによるホ−ル濃度の変化が少なく、ＣドープＧa
Ａs層２１中への水素の混入が少なく、5×1018cm-3程度
であった。
【００５５】なお、この水素量の測定はＳＩＭＳ（Seco
ndary Ion Mass Spectroscopy）で測定したが、ＦＴＩ
Ｒ（Fourier Transform Infrared Spectroscopy）を用
いたＣ−Ｈ結合の濃度測定においても同様の結果を得
た。以上のように半絶縁性ＧaＡs基板３０の上にＣドー
プＧaＡs層３１を形成し、基板温度を冷却する際に、水
素希釈ＡsＨ3雰囲気中で冷却することに替えて水素希釈
ＴＭＡs雰囲気中で冷却することにより、ＣドープＧaＡ
s層３１中への水素の混入が抑制され、ＣドープＧaＡs
層３１中のＣの活性化率が向上する。
【００５６】（II）検証試験II 図８はこの発明の検証試験IIに用いた試料の断面図であ
る。図８において、３０は半絶縁性ＧaＡs基板、３１は
ＣドープＧaＡs層、３２はｎ−Ａl0.26Ｇa0.74Ａs層で
ある。図９はこの発明の検証試験IIに用いた試料の製造
工程の温度条件を示すグラフである。この試料は、まず
半絶縁性ＧaＡs基板３０の上に、ＴＭＡsとＴＭＧaとの
水素希釈雰囲気中でＭＯＣＶＤ法により単層のＣドープ
ＧaＡs層３１を3000Å形成した。Ｖ／III比は１０〜２
０、成長圧力は100Ｔorr、成長温度は590℃に設定し
た。成長速度は0.8μｍ／ｈである。ＣドープＧaＡs層
３１を成長させた後、成長を１０分間中断し、基板温度
を５９０℃からＡl0.26Ｇa0.74Ａsの最適成長温度であ
る７００℃まで昇温し、７００℃を保持してｎ−Ａl
0.26Ｇa0.74Ａs層３２を成長させた後室温まで冷却し
た。
【００５７】ＣドープＧaＡs層３１を成長させた後の成
長中断工程の雰囲気により２種類の試料、試料４及び試
料５を形成した。試料４は上記成長中断工程の雰囲気
を、水素希釈のＡsＨ3雰囲気としたものである。試料５
は上記成長中断工程の雰囲気を、水素希釈のＴＭＡs雰
囲気としたものである。ｎ−Ａl0.26Ｇa0.74Ａs層３２
を成長させた後室温までの冷却工程は、試料４及び試料
５とも水素希釈のＴＭＡs雰囲気とした。これら各試料
のキャリア濃度はVan der Pauw法により求めた。さらに
アニール条件により各試料のキャリア濃度がどう変化す
るかを調べるため、試料４および試料５を窒素雰囲気中
で、４５０℃で１０分間、５００℃で１０分間のアニー
ルを行ない、キャリア濃度をVan der Pauw法により評価
した。
【００５８】図１０はこの発明の検証試験IIに用いた試
料のＣドープＧaＡs層３１のキャリア濃度に与えるアニ
ール温度依存性を示すグラフである。図１０において、
△は試料４、○は試料５の、各アニール条件におけるホ
ール濃度である。検証試験IIはｎ−Ａl0.26Ｇa0.74Ａs
層３２を成長させた後室温までの冷却工程は、試料４及
び試料５とも水素希釈のＴＭＡs雰囲気であるから、図
１０から認められる試料４、試料５の試験結果の差異
は、昇温を行う成長中断工程の雰囲気によって影響され
るホール濃度の差異と考えられる。そして水素希釈のＴ
ＭＡs雰囲気中で成長中断工程を行った試料５では、ア
ニールによるホール濃度の変化がほとんどなく、水素希
釈のＴＭＡs雰囲気中で昇温を行う成長中断工程ではＣ
ドープＧaＡs層３１への水素の混入をほとんど抑制する
ことができると認められる。
【００５９】一方、水素希釈のＡsＨ3雰囲気中で成長中
断工程を行った試料４ではアニールによるホール濃度の
変化が認められ、昇温を行う成長中断工程でＣドープＧ
aＡs層３１への水素の混入によるホールの不活性化が起
きていると考えられる。このように検証試験IIでは半絶
縁性ＧaＡs基板３０の上にＣドープＧaＡs層３１を形成
し、この後、成長を１０分間中断し、基板温度を５９０
℃からＡl0.26Ｇa0.74Ａsの最適成長温度である７００
℃まで昇温し、７００℃を保持してＡl0 .26Ｇa0.74Ａs
層３２を成長させる際に、水素希釈ＡsＨ3雰囲気に替え
て水素希釈ＴＭＡs雰囲気中で成長中断し昇温すること
により、ＣドープＧaＡs層３１中への水素の混入が抑制
され、ＣドープＧaＡs層３１中のＣの活性化率が向上す
ることが明らかになった。
【００６０】検証試験Ｉでは図７に示されるように冷却
工程においての水素希釈のＴＭＡs雰囲気とすることに
より、ＣドープＧaＡs層３１への水素の混入を抑制する
ことが認められたが、検証試験IIでは昇温を行う成長中
断工程においても水素希釈のＴＭＡs雰囲気とすること
により、ＣドープＧaＡs層３１への水素の混入を抑制す
ることが認められる。すなわち、実施例１においてＣド
ープのｐ+−ＧaＡsベース層５を形成（工程７）した
後、このｐ+−ＧaＡsベース層５の温度を変化させる工
程８および工程１１の場合に、水素希釈トリメチルアル
シン雰囲気中で行うことにより、ｐ+−ＧaＡsベース層
５への水素の混入が抑制され、Ｃの活性化率の低下を防
止できる。
【００６１】また検証試験Ｉに示されるように、ｐ+−
ＧaＡsベース層５を形成した後、このｐ+−ＧaＡsベー
ス層５の温度を冷却させる場合に、水素希釈トリメチル
アルシン雰囲気中で行うこと、すなわち検証試験または
実施例１の工程７（ｐ+−ＧaＡsベース層形成）を行っ
た後に工程１１（基板冷却）を行うことにより、Ｃドー
プ化合物半導体層への水素の混入が顕著に抑制され、Ｃ
の活性化率の低下を防止できる。
【００６２】また、検証試験IIに示されるように、Ｃド
ープＧaＡs層３１を形成し、成長中断して基板温度を上
昇させ、Ａl0.26Ｇa0.74Ａs層３２を形成する場合に、
水素希釈ＴＭＡs雰囲気中で基板温度を上昇させるこ
と、すなわち実施例１のＣドープのｐ+−ＧaＡsベース
層５を形成（工程７）した後、このｐ+−ＧaＡsベース
層５の温度を次に形成するｎ−ＡlＧaＡsエミッタ層６
の最適成長温度に変化させる工程８を水素希釈トリメチ
ルアルシン雰囲気中で行い、この工程８を経て最適成長
温度でｎ−ＡlＧaＡsエミッタ層６を形成できるので、
ｐ+−ＧaＡsベース層５への水素の混入を抑制しつつ、
最適成長温度の下で効率良くｎ−ＡlＧaＡsエミッタ層
６を形成することができる。
【００６３】上述の工程では、ｎ型ＧaＡs層を形成した
後にＣドープｐ型ＧaＡs層を形成し、さらに成長中断さ
せて基板温度を変化させる場合に、水素希釈ＴＭＡs雰
囲気中で基板温度を変化させることにより、Ｃドープの
キャリア濃度の低下を防止することができたが、これに
とどまらず比較的低濃度のｐ型ＧaＡs層を形成した後
に、より高濃度のｐ型ＧaＡs層を形成し、さらに成長中
断させて基板温度を変化させる場合においても、水素希
釈ＴＭＡs雰囲気中で基板温度を変化させることにより
同様の効果が期待できる。
【００６４】また、上述した工程では成長中断工程で基
板温度を変化させる際に水素希釈ＴＭＡs雰囲気中で行
っているが、トリエチルアルシンなどの他のアルキルア
ルシンの水素希釈雰囲気中で行っても同様の効果があ
る。
【００６５】実施例２ 図１１はこの発明の他の実施例に係る化合物半導体装置
の断面図である。ここでは例えばＡlＧaＡsの多層構造
を有する0.78μｍ帯のレーザーダイオード（以下ＬＤと
いう。）について説明する。図１１において、４０は化
合物半導体基板としてのｎ−ＧaＡs半導体基板、４１は
ｎ−Ａl0.48Ｇa0.52Ａsの第１クラッド層、４２は複数
の組成比のアンドープのＡlxＧa1-xＡs（１≧ｘ≧０）
からなるＭＱＷ（Multiple Quantum Well）で、ここで
は３層のＡl0.1Ｇa0.9Ａs層をＡl0.35Ｇa0.65Ａs層と交
互に積層して形成したＴＱＷ（Triple Quantum Well）
活性層である。また、この活性層はたとえば単層のアン
ドープＡlxＧa1-xＡs（１≧ｘ≧０）でもよい。またこ
の活性層はｐ型のＡlxＧa1-xＡs（１≧ｘ≧０）からな
るＭＱＷ（Multiple Quantum Well）でも、ｐ型の単層
のＡlxＧa1-xＡs（１≧ｘ≧０）から構成されてもよ
い。４３１および４３２は化合物半導体層または第１の
化合物半導体層としてのｐ−Ａl0.48Ｇa0.52Ａsの第２
クラッド層で、４４はｐ−Ａl0.65Ｇa0.35Ａsのエッチ
ングストップ層、４５はｎ−ＧaＡsからなる電流阻止
層、４６は第２の化合物半導体層としてのｐ−ＧaＡsか
らなるキャップ層、４７は光導波路、４８はｐ−ＧaＡs
からなるキャップ層、４９はｐ−ＧaＡsからなるコンタ
クト層、５０はプラス（＋）電極、５１はマイナス
(−）電極である。
【００６６】半導体基板４０の一方の主面上に、第１ク
ラッド層４１、活性層４２、第２クラッド層４３１、エ
ッチングストップ層４４が順次積層され配設されてい
る。このエッチングストップ層４４上の中央に第２クラ
ッド層４３２とキャップ層４６とがストライプ状に残る
ようにエッチングされ、この第２クラッド層４３２とキ
ャップ層４６とで光導波路４７がリッジ状に形成され、
この光導波路４７を中央に挟んでその両側に電流阻止層
４５が設けられている。この電流阻止層４５の上層には
キャップ層４８が形成されている。キャップ層４６およ
びキャップ層４８の上層には共通に単層のコンタクト層
４９が設けられ、このコンタクト層４９の上に接してプ
ラス電極５０が、また半導体基板４０の他方の主面上に
マイナス電極５１が設けられている。
【００６７】次にこの発明によるＬＤの製造方法につい
て説明する。図１２〜図１５はこの発明に係るＬＤの製
造工程の各段階の素子を示す素子断面図である。 （１）第１次エピタキシャル成長工程 この第１次エピタキシャル成長工程はＭＯＣＶＤ法によ
り行われる。半導体基板４０となるｎ−ＧaＡs基板６０
の上に、第１クラッド層４１となるｎ−Ａl0.48Ｇa0.52
Ａs層６１が成長温度７００℃で、ＴＱＷ活性層４２と
なるアンドープ層６２が成長温度７００℃で順次積層さ
れ、この後成長中断されて基板温度を７００℃からカー
ボンドープのＡlＧaＡs層の最適成長温度６５０℃に変
更し、ＴＭＧaとＴＭＡlとＴＭＡsの水素希釈雰囲気中
で、第２クラッド層４３１となるｐ−Ａl0.48Ｇa0.52Ａ
s層６３とエッチングストップ層４４となるｐ−Ａl0.65
Ｇa0.35Ａs層６４と第２クラッド層４３２となるｐ−Ａ
l0.48Ｇa0.52Ａs層６５とを順次形成する。ここで水素
希釈ＴＭＡs雰囲気中で成長中断し基板温度を６５０℃
から５９０℃に降下させ、その後ＴＭＧaとＴＭＡsの水
素希釈雰囲気中で光導波路４７のキャップ層４６となる
カーボンドープのｐ−ＧaＡs層６６が形成される。
【００６８】この後、第１次エピタキシャル成長工程で
形成されたウエハは次ぎの工程に移るために、空気中で
搬送されるが、空気中に取り出す際ウエハが酸化しない
ように水素希釈ＴＭＡs雰囲気中で降温される。以下、
次の工程に移る前のウエハの降温は同様の目的で行われ
る。形成される各層の不純物濃度は、ｎ−ＧaＡs基板６
０が２×１０17ｃｍ-3、ｎ−Ａl0.48Ｇa0.52Ａs層６１
が１×１０17ｃｍ-3、ｐ−Ａl0.48Ｇa0.52Ａs層６３と
ｐ−Ａl0.65Ｇa0.35Ａs層６４とｐ−Ａl0.48Ｇa0.52Ａs
層６５とが１×１０18ｃｍ-3、ｐ−ＧaＡs層６６が１×
１０19ｃｍ-3である。これら各層のうち、ｐ型不純物が
ドープされるｐ−Ａl0.48Ｇa0.52Ａs層６３とｐ−Ａl
0.65Ｇa0.35Ａs層６４とｐ−Ａl0.48Ｇa0.52Ａs層６５
とｐ−ＧaＡs層６６とがカーボンドープである。この工
程終了後の素子断面が図１２である。
【００６９】（２）光導波路形成工程 第１次エピタキシャル成長工程で形成されたウエハ上に
プラズマＣＶＤなどの手法を用いてＳiＮ膜６７を形成
する。次にフォトリソグラフィーの手法を用いて光導波
路に対応して幅を８μｍのストライプ状にＳiＮ膜を残
しパターニングする。その後このストライプ状のＳiＮ
膜６７をマスクとしてエッチングストップ層４４となる
ｐ−Ａl0.65Ｇa0.35Ａs層６４を残すように選択ウエッ
トエッチングを行い、光導波路４７をリッジとして残
す。この工程終了後の素子断面が図１３である。
【００７０】（３）第２次エピタキシャル成長工程 次いで、ＭＯＣＶＤ法により、光導波路４７の両側に電
流阻止層４５となるｎ−ＧaＡs層６８をＴＭＧaとＴＭ
ＡlとＴＭＡsの水素希釈雰囲気中でｐ−Ａl0.65Ｇa0.35
Ａs層６４の上に積層し、更にこのｎ−ＧaＡs層６８の
上にキャップ層４８としてのＣドープのｐ−ＧaＡs層６
９をＴＭＧaとＴＭＡsの水素希釈雰囲気中で形成する。
この第２次エピタキシャル成長工程後に水素希釈ＴＭＡ
s雰囲気中で降温される。この工程終了後の素子断面が
図１４である。なお、この工程でｐ−ＧaＡs層６９はＺ
nドープで行ってもよい。
【００７１】（４）第３次エピタキシャル成長工程 次ぎに、プラズマエッチングによりキャップ層４８の上
に残されていたＳiＮ膜を除去し、ｐ−ＧaＡs層６６と
ｐ−ＧaＡs層６９との上にＭＯＣＶＤ法によりコンタク
ト層４９としてのＣドープのｐ−ＧaＡs層７０をＴＭＧ
aとＴＭＡsの水素希釈雰囲気中で形成する。第３次エピ
タキシャル成長工程後に水素希釈ＴＭＡs雰囲気中で降
温される。この工程終了後の素子断面が図１５である。
なお、この工程でｐ−ＧaＡs層７０はＺnドープで行っ
てもよい。以上の結晶成長工程の後、電極形成工程及び
チップ分離工程を施してＬＤチップが完成する。
【００７２】この実施例では、ｐ−Ａl0.48Ｇa0.52Ａs
層６３とｐ−Ａl0.65Ｇa0.35Ａs層６４とを炭素ドープ
のｐ型半導体層としているので、ｐ型不純物がＴＱＷ活
性層４２となるアンドープ層６２へ拡散することが抑制
され、デバイスの信頼性が向上する。そして第１次エピ
タキシャル成長工程でｐ−Ａl0.48Ｇa0.52Ａs層６３と
ｐ−Ａl0.65Ｇa0.35Ａs層６４とｐ−Ａl0.48Ｇa0.52Ａs
層６５を形成した後、成長中断し基板温度を６５０℃か
ら５９０℃に降下させる際に、水素希釈ＴＭＡs雰囲気
中でこれを行うことにより、ｐ−Ａl0.48Ｇa0.52Ａs層
６３、ｐ−Ａl0.65Ｇa0 .35Ａs層６４およびｐ−Ａl0.48
Ｇa0.52Ａs層６５などのｐ型ＡlＧaＡs層への原子状水
素の拡散なしに、このｐ型ＡlＧaＡs層上に積層する所
定の材料の最適成長温度に基板温度を変更できる。従っ
てｐ型ＡlＧaＡs層上に積層する材料を選定する自由度
が高くなり、適切な材料構成のレーザを効率良く製造す
ることができる。
【００７３】またさらにｐ−Ａl0.48Ｇa0.52Ａs層６５
に炭素ドープのｐ−ＧaＡs層６６を積層した後ウエハを
冷却する際に、これをＴＭＡsの水素希釈雰囲気中で行
うことにより、ドープされたＣによるＣ−Ｈ結合の形成
を防止することができる。Ｃが不活性化されずＣドープ
のｐ型半導体層のキャリア濃度の低下を防止することが
できるので、基板の冷却やウエハの取り出しを自由にで
きる。従って、基板の冷却やウエハの取り出しを自由に
できるので、次工程の製造装置にウエハを搬送するため
に空気中へ自由に取り出しが可能となり、半導体装置の
製造工程の選定の自由度を高めることができる。延いて
はアンドープ活性層への不純物拡散が少なく、ｐ型半導
体層のキャリア濃度の低下を防止した、信頼性の高いレ
ーザを効率良く安価に製造することができる。
【００７４】またＣドープの化合物半導体層、Ｃドープ
の化合物半導体層の上に積層される材料は、ＡlxＧa1-x
Ａs（１≧ｘ≧０）またはＩnyＧa1-yＡs（１≧ｙ≧０）
で示される材料で構成することが可能であり、多様な材
料による発光特性のよいレーザの製造方法として利用で
きる。
【００７５】また、上述した工程では成長中断工程で基
板温度を変化させる際に水素希釈ＴＭＡs雰囲気中で行
っているが、同様に安価で入手可能なトリエチルアルシ
ンなど他のアルキルアルシンの水素希釈雰囲気中で行っ
ても同様の効果がある。
【００７６】
【００７７】
【００７８】
【発明の効果】この発明に係る化合物半導体装置の製造
方法においては、化合物半導体基板上に、第１の成長温
度で炭素ドープの第１導電型の第１の化合物半導体層を
形成する第１の工程と、第１の化合物半導体層の形成
後、アルキルアルシン雰囲気中で第２の成長温度に変化
させる第２の工程と、第２の成長温度で、所定の原料ガ
ス中で第１の化合物半導体層上に第２の化合物半導体層
を形成する第３の工程とを備えたので、Ｃドープ化合物
半導体層への水素の混入を抑制しつつ、Ｃドープ化合物
半導体層形成後に積層する化合物半導体層の最適成長温
度に変化させることができ、Ｃドープ化合物半導体層の
Ｃの活性化率の低下を防止しながら、Ｃドープ化合物半
導体層とは別の化合物半導体層を効率よく形成できる。
またＣドープ化合物半導体層の上に積層する別の化合物
半導体の材料選定の自由度を高めることができる。
【００７９】また、化合物半導体基板上に、第１の成長
温度で炭素ドープの第１導電型の第１の化合物半導体層
を形成する第１の工程と、第１の化合物半導体層の形成
後、アルキルアルシン雰囲気中で第２の成長温度に変化
させる第２の工程と、第２の成長温度で、所定の原料ガ
ス中で第１の化合物半導体層上に第２の化合物半導体層
を形成する第３の工程と、形成した第１、第２の化合物
半導体層をアルキルアルシン雰囲気中で所定の温度まで
冷却する第４の工程とを備えたので、ウエハ形成後にＣ
ドープの第１の化合物半導体層のキャリア濃度の低下な
しにウエハの冷却が可能となり、ウエハ取り出しが自由
にできるので製造工程の選定の自由度を高めることがで
き、信頼性の高い半導体装置を効率良く形成できる。
【００８０】さらに、化合物半導体層は、ＡlxＧa1-xＡ
s（１≧ｘ≧０）またはＩnyＧa1-yＡs（１≧ｙ≧０）で
構成されたので、多様な化合物半導体装置の製造方法と
して利用できる。
【００８１】さらに、アルキルアルシンは、トリメチル
アルシンまたはトリエチルアルシンとしたので、安価で
入手可能な材料を使用して化合物半導体装置を製造する
ことができる。
【００８２】また半絶縁性の化合物半導体基板上に、ｎ
型の第１の化合物半導体からなるコレクタ層を形成し、
このコレクタ層上に第１の成長温度で炭素不純物をドー
プしたｐ型の第１の化合物半導体からなるベース層を形
成する第１の工程と、ベース層の形成後、アルキルアル
シン雰囲気中で第２の成長温度に変化させる第２の工程
と、第２の成長温度で、所定の原料ガス中でベース層上
にｎ型の第２の化合物半導体からなるエミッタ層を形成
する第３の工程とを備えたので、ｐ型ベース層のキャリ
ア濃度の低下がなくｐ／ｎ接合のダイオード特性の劣化
が少なく性能が高い、延いては信頼性の高いＨＢＴを製
造することができる。
【００８３】さらに、第１、第２の化合物半導体層は、
ＡlxＧa1-xＡs（１≧ｘ≧０）またはＩnyＧa1-yＡs（１
≧ｙ≧０）で構成されたので、多様な材料による電気特
性のよいＨＢＴの製造方法として利用できる。
【００８４】さらに、アルキルアルシンは、トリメチル
アルシンまたはトリエチルアルシンとしたので、安価で
入手可能な材料を使用してＨＢＴを製造することができ
る。
【００８５】また、半絶縁性のＧaＡs半導体基板上に、
ｎ型のＧaＡsからなるコレクタ層を形成し、このコレク
タ層上に第１の成長温度で炭素不純物をドープしたｐ型
のＧaＡsからなるベース層を形成する第１の工程と、ベ
ース層の形成後、トリメチルアルシン雰囲気中で第２の
成長温度に変化させる第２の工程と、所定の原料ガス中
でベース層上にｎ型のＡlxＧa1-xＡs（１≧ｘ≧０）か
らなるエミッタ層を形成する第３の工程と、形成した化
合物半導体からなる各層をトリメチルアルシン雰囲気中
で所定の温度まで冷却する第４の工程とを備えたので、
ウエハ形成後にＣドープのｐ型のＧaＡs層のキャリア濃
度の低下なしにウエハの冷却が可能となり、ウエハ取り
出しが自由にできるので製造工程の選定の自由度を高め
ることができ、ｐ型ベース層のキャリア濃度の低下がな
くｐ／ｎ接合のダイオード特性の劣化が少なく性能が高
く、信頼性の高い半導体装置を効率良く安価に形成でき
る。
【００８６】また、ｎ型の化合物半導体基板上に、ｎ型
の化合物半導体層からなる第１クラッド層、化合物半導
体層からなる活性層および第１の成長温度で炭素不純物
をドープしたｐ型の化合物半導体層からなる第２クラッ
ド層を形成する第１の工程と、第２クラッド層を形成し
た後、アルキルアルシン雰囲気中で第２の成長温度に変
化させる第２の工程と、所定の原料ガス中で第２の成長
温度で、第２クラッド層上にｐ型の化合物半導体層から
なるキャップ層を形成する第３の工程と、形成した各層
をアルキルアルシン雰囲気中で所定の温度まで冷却する
第４の工程とを備えたので、第２クラッド層を形成した
後キャップ層の材料に適した成長温度でキャップ層を形
成でき、レーザを効率良く製造することができ、また基
板の冷却やウエハの取り出しも自由にできるので、製造
工程の選定の自由度を高めることができる。延いては活
性層への不純物拡散が少なく、ｐ型半導体層のキャリア
濃度の低下を防止した、信頼性の高いレーザを形成する
ことができる。
【００８７】また、ｎ型ＧaＡs基板上に、ｎ型ＡlxＧa
1-xＡs（１≧ｘ≧０）からなる第１クラッド層、ＡlxＧ
a1-xＡs（１≧ｘ≧０）単層もしくはｙが異なる値の複
数のＡlyＧa1-yＡs（１≧ｙ≧０）層で構成された活性
層および第１の成長温度で炭素不純物をドープしたｐ型
のＡlzＧa1-zＡs（１≧ｚ≧０）で構成された第２クラ
ッド層を形成する第１の工程と、第２クラッド層を形成
した後、トリメチルアルシン雰囲気中で第２の成長温度
に変化させる第２の工程と、所定の原料ガス中で第２の
成長温度で、第２クラッド層上に炭素不純物をドープし
たｐ型ＧaＡs層からなるキャップ層を形成する第３の工
程と、形成した各層をトリメチルアルシン雰囲気中で所
定の温度まで冷却する第４の工程とを備えたので、適切
な材料の第２クラッド層を適切な成長温度でレーザを効
率良く製造することができ、基板の冷却やウエハの取り
出しも自由にできるので、製造工程の選定の自由度を高
めることができる。延いてはアンドープ活性層への不純
物拡散が少なく、ｐ型半導体層のキャリア濃度の低下を
防止した、信頼性の高いレーザを安価に形成することが
できる。
【図面の簡単な説明】
【図１】 この発明の一実施例に係るＨＢＴの断面図で
ある。
【図２】 ＭＯＣＶＤ法に使用される製造装置の断面図
である。
【図３】 この発明の製造方法に係るＨＢＴ用のウエハ
の断面図である。
【図４】 この発明によるＨＢＴのウエハの製造方法の
工程図である。
【図５】 この発明の検証試験Ｉに用いた試料の断面図
である。
【図６】 この発明の検証試験Ｉに用いた試料の製造工
程の温度条件を示すグラフである。
【図７】 この発明の検証試験Ｉの結果を示すグラフで
ある。
【図８】 この発明の検証試験IIに用いた試料の断面図
である。
【図９】 この発明の検証試験IIに用いた試料の製造工
程の温度条件を示すグラフである。
【図１０】 この発明の検証試験IIの結果を示すグラフ
である。
【図１１】 この発明の他の実施例に係るＬＤの断面図
である。
【図１２】 この発明に係るＬＤの製造工程の一段階の
素子断面図である。
【図１３】 この発明に係るＬＤの製造工程の一段階の
素子断面図である。
【図１４】 この発明に係るＬＤの製造工程の一段階の
素子断面図である。
【図１５】 この発明に係るＬＤの製造工程の一段階の
素子断面図である。
【図１６】 この発明の一実施例に係るＨＢＴの製造工
程の一段階の素子断面図である。
【図１７】 この発明の一実施例に係るＨＢＴの製造工
程の一段階の素子断面図である。
【図１８】 この発明の一実施例に係るＨＢＴの製造工
程の一段階の素子断面図である。
【図１９】 この発明の一実施例に係るＨＢＴの製造工
程の一段階の素子断面図である。
【符号の説明】
１ 半絶縁性ＧaＡs基板、 ５ ｐ−ＧaＡsベース
層、 ６ ｎ−ＡlＧaＡsエミッタ層、 ４０ ｎ
−ＧaＡs半導体基板、 ４１ 第１クラッド層、
４２ 活性層、 ４３１ 第２クラッド層、 ４３
２ 第２クラッド層、 ４６ キャップ層

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 化合物半導体基板上に、第１の成長温度
    で炭素ドープの第１導電型の第１の化合物半導体層を形
    成する第１の工程と、 上記第１の化合物半導体層の形成後、アルキルアルシン
    雰囲気中で第２の成長温度に変化させる第２の工程と、 上記第２の成長温度で、所定の原料ガス中で上記第１の
    化合物半導体層上に第２の化合物半導体層を形成する第
    ３の工程と、 を備えた化合物半導体装置の製造方法。
  2. 【請求項２】 化合物半導体基板上に、第１の成長温度
    で炭素ドープの第１導電型の第１の化合物半導体層を形
    成する第１の工程と、 上記第１の化合物半導体層の形成後、アルキルアルシン
    雰囲気中で第２の成長温度に変化させる第２の工程と、 上記第２の成長温度で、所定の原料ガス中で上記第１の
    化合物半導体層上に第２の化合物半導体層を形成する第
    ３の工程と、 形成した第１、第２の化合物半導体層をアルキルアルシ
    ン雰囲気中で所定の温度まで冷却する第４の工程と、 を備えた化合物半導体装置の製造方法。
  3. 【請求項３】 化合物半導体層は、ＡlxＧa1-xＡs（１
    ≧ｘ≧０）またはＩn yＧa1-yＡs（１≧ｙ≧０）で構成
    されたことを特徴とする請求項１または２に記載の化合
    物半導体装置の製造方法。
  4. 【請求項４】 アルキルアルシンは、トリメチルアルシ
    ンまたはトリエチルアルシンであることを特徴とする請
    求項３に記載の化合物半導体装置の製造方法。
  5. 【請求項５】 半絶縁性の化合物半導体基板上に、ｎ型
    の第１の化合物半導体からなるコレクタ層を形成し、こ
    のコレクタ層上に第１の成長温度で炭素不純物をドープ
    したｐ型の第１の化合物半導体からなるベース層を形成
    する第１の工程と、 上記ベース層の形成後、アルキルアルシン雰囲気中で第
    ２の成長温度に変化させる第２の工程と、 上記第２の成長温度で、所定の原料ガス中で上記ベース
    層上にｎ型の第２の化合物半導体からなるエミッタ層を
    形成する第３の工程と、 を備えた化合物半導体装置の製造方法。
  6. 【請求項６】 第１、第２の化合物半導体層は、ＡlxＧ
    a1-xＡs（１≧ｘ≧０）またはＩn yＧa1-yＡs（１≧ｙ
    ≧０）で構成されたことを特徴とする請求項５記載の化
    合物半導体装置の製造方法。
  7. 【請求項７】 アルキルアルシンは、トリメチルアルシ
    ンまたはトリエチルアルシンであることを特徴とする請
    求項６記載の化合物半導体装置の製造方法。
  8. 【請求項８】 半絶縁性のＧaＡs半導体基板上に、ｎ型
    のＧaＡsからなるコレクタ層を形成し、このコレクタ層
    上に第１の成長温度で炭素不純物をドープしたｐ型のＧ
    aＡsからなるベース層を形成する第１の工程と、 上記ベース層の形成後、トリメチルアルシン雰囲気中で
    第２の成長温度に変化させる第２の工程と、 所定の原料ガス中で上記ベース層上にｎ型のＡlxＧa1-x
    Ａs（１≧ｘ≧０）からなるエミッタ層を形成する第３
    の工程と、 形成した化合物半導体からなる各層をトリメチルアルシ
    ン雰囲気中で所定の温度まで冷却する第４の工程と、 を備えた化合物半導体装置の製造方法。
  9. 【請求項９】 ｎ型の化合物半導体基板上に、ｎ型の化
    合物半導体層からなる第１クラッド層、化合物半導体層
    からなる活性層および第１の成長温度で炭素不純物をド
    ープしたｐ型の化合物半導体層からなる第２クラッド層
    を形成する第１の工程と、 上記第２クラッド層を形成した後、アルキルアルシン雰
    囲気中で第２の成長温度に変化させる第２の工程と、 所定の原料ガス中で上記第２の成長温度で、上記第２ク
    ラッド層上にｐ型の化合物半導体層からなるキャップ層
    を形成する第３の工程と、 形成した上記各層をアルキルアルシン雰囲気中で所定の
    温度まで冷却する第４の工程と、 を備えた化合物半導体装置の製造方法。
  10. 【請求項１０】 ｎ型ＧaＡs基板上に、ｎ型ＡlxＧa1-x
    Ａs（１≧ｘ≧０）からなる第１クラッド層、ＡlxＧa
    1-xＡs（１≧ｘ≧０）単層もしくはｙが異なる値の複数
    のＡl yＧa1-yＡs（１≧ｙ≧０）層で構成された活性層
    および第１の成長温度で炭素不純物をドープしたｐ型の
    Ａl zＧa1-zＡs（１≧ｚ≧０）で構成された第２クラッ
    ド層を形成する第１の工程と、 上記第２クラッド層を形成した後、トリメチルアルシン
    雰囲気中で第２の成長温度に変化させる第２の工程と、 所定の原料ガス中で上記第２の成長温度で、上記第２ク
    ラッド層上に炭素不純物をドープしたｐ型ＧaＡs層から
    なるキャップ層を形成する第３の工程と、 形成した上記各層をトリメチルアルシン雰囲気中で所定
    の温度まで冷却する第４の工程と、 を備えた化合物半導体装置の製造方法。
JP571496A 1995-11-14 1996-01-17 化合物半導体装置の製造方法 Expired - Fee Related JP3537246B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP571496A JP3537246B2 (ja) 1995-11-14 1996-01-17 化合物半導体装置の製造方法
US08/685,061 US6096617A (en) 1995-11-14 1996-07-22 Method of manufacturing a carbon-doped compound semiconductor layer
DE19635571A DE19635571A1 (de) 1995-11-14 1996-09-02 Verfahren zur Herstellung einer kohlenstoffdotierten Verbindungshalbleiterschicht
GB9619554A GB2307335B (en) 1995-11-14 1996-09-19 Method of manufacturing a carbon-doped compound semiconductor layer

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP29550995 1995-11-14
JP7-295509 1995-11-14
JP571496A JP3537246B2 (ja) 1995-11-14 1996-01-17 化合物半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH09199425A JPH09199425A (ja) 1997-07-31
JP3537246B2 true JP3537246B2 (ja) 2004-06-14

Family

ID=26339703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP571496A Expired - Fee Related JP3537246B2 (ja) 1995-11-14 1996-01-17 化合物半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6096617A (ja)
JP (1) JP3537246B2 (ja)
DE (1) DE19635571A1 (ja)
GB (1) GB2307335B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021895A (ja) * 1998-07-02 2000-01-21 Sharp Corp 半導体装置及びその製造方法
AU2001282579A1 (en) * 2000-09-08 2002-03-22 Showa Denko K K Compound semiconductor multilayer structure and bipolar transistor using the same
US6670654B2 (en) * 2002-01-09 2003-12-30 International Business Machines Corporation Silicon germanium heterojunction bipolar transistor with carbon incorporation
JP2003209324A (ja) * 2002-01-17 2003-07-25 Mitsubishi Electric Corp 半導体光素子及びその製造方法
US20060131607A1 (en) * 2003-02-25 2006-06-22 Sumitomo Chemical Company, Limited Compound semiconductor device and process for producing the same
US6830980B2 (en) 2003-03-20 2004-12-14 Texas Instruments Incorporated Semiconductor device fabrication methods for inhibiting carbon out-diffusion in wafers having carbon-containing regions
GB2432455A (en) * 2005-11-17 2007-05-23 Sharp Kk Growth of a semiconductor layer structure
JP2009152448A (ja) * 2007-12-21 2009-07-09 Dowa Electronics Materials Co Ltd 窒化物半導体素子およびその製造方法
US20200135489A1 (en) * 2018-10-31 2020-04-30 Atomera Incorporated Method for making a semiconductor device including a superlattice having nitrogen diffused therein

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3013992B2 (ja) * 1989-02-01 2000-02-28 住友電気工業株式会社 化合物半導体結晶の成長方法
JPH02273917A (ja) * 1989-04-14 1990-11-08 Fujitsu Ltd 炭素ドープ３―ｖ族化合物半導体の結晶成長方法
JP2861192B2 (ja) * 1990-02-13 1999-02-24 住友電気工業株式会社 化合物半導体結晶の気相成長法
JP2706369B2 (ja) * 1990-11-26 1998-01-28 シャープ株式会社 化合物半導体の成長方法及び半導体レーザの製造方法
US5162243A (en) * 1991-08-30 1992-11-10 Trw Inc. Method of producing high reliability heterojunction bipolar transistors
JPH05190467A (ja) * 1992-01-09 1993-07-30 Furukawa Electric Co Ltd:The エピタキシャルウェハの製作方法
US5244829A (en) * 1992-07-09 1993-09-14 Texas Instruments Incorporated Organometallic vapor-phase epitaxy process using (CH3)3 As and CCl4 for improving stability of carbon-doped GaAs
US5385864A (en) * 1993-05-28 1995-01-31 Matsushita Electric Industrial Co., Ltd. Method of fabricating semiconductor thin film and a Hall-effect device
JP3124209B2 (ja) * 1994-06-30 2001-01-15 シャープ株式会社 化合物半導体結晶層の製造方法

Also Published As

Publication number Publication date
GB9619554D0 (en) 1996-10-30
US6096617A (en) 2000-08-01
GB2307335B (en) 2000-05-10
DE19635571A1 (de) 1997-05-15
JPH09199425A (ja) 1997-07-31
GB2307335A (en) 1997-05-21

Similar Documents

Publication Publication Date Title
KR20040104959A (ko) 도핑된 그룹 ⅲ-ⅴ 질화물 재료 및 이를 포함하는마이크로일렉트로닉 디바이스 및 디바이스 프리커서 구조물
JP3368452B2 (ja) 化合物半導体装置及びその製造方法
JP3537246B2 (ja) 化合物半導体装置の製造方法
WO2010134334A1 (ja) 半導体基板、電子デバイス、半導体基板の製造方法及び電子デバイスの製造方法
JP4288852B2 (ja) バイポーラトランジスタの製造方法
US6258685B1 (en) Method of manufacturing hetero-junction bipolar transistor
US6200827B1 (en) Method for manufacturing a semiconductor light emitting device
US6818521B2 (en) Method of manufacturing a hetero-junction bipolar transistor with epitaxially grown multi-layer films and annealing at or below 600° C.
JP2005045205A (ja) バイポ−ラ・トランジスタのための平面的プロフィル構造
JPH10303502A (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
US6828603B2 (en) Hetero-bipolar transistor with a sub-collector layer having a first portion and plural second portions
JP3728093B2 (ja) 半導体装置
JP2005086135A (ja) ヘテロバイポーラトランジスタ用エピタキシャルウエハおよびその製造方法
JP3564811B2 (ja) ３族窒化物半導体発光素子
JP2728672B2 (ja) 半導体レーザ装置、ダブルヘテロウエハおよびその製造方法
US20240234625A1 (en) Light-emitting element and method of manufacturing the same
JP3592922B2 (ja) 化合物半導体基板
JP2993167B2 (ja) 面発光半導体レーザの製造方法
JP2642403B2 (ja) 半導体レーザの製造方法
JP2000133654A (ja) バイポーラトランジスタの製造方法
JP2007207929A (ja) Ｉｉｉ−ｖ化合物半導体光装置を作製する方法
JP4725443B2 (ja) バイポーラトランジスタの製造方法
JPH08125285A (ja) 半導体発光装置
JP3399673B2 (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
JPH08125223A (ja) ３族窒化物半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040127

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040316

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees