JP3533435B2 - トラヒックシェーピング手段、atm交換機及びatm−nic - Google Patents
トラヒックシェーピング手段、atm交換機及びatm−nicInfo
- Publication number
- JP3533435B2 JP3533435B2 JP11098597A JP11098597A JP3533435B2 JP 3533435 B2 JP3533435 B2 JP 3533435B2 JP 11098597 A JP11098597 A JP 11098597A JP 11098597 A JP11098597 A JP 11098597A JP 3533435 B2 JP3533435 B2 JP 3533435B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- cell
- atm
- output
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、ATM(Asynchron
ous Transfer Mode)セルのトラフィックシェーピング
手段、すなわち速度変換手段に係り、特に、各種速度を
有する複数のインタフェースを収容するATM交換機を
構築するために用いて効果的で、また、任意の帯域幅の
ATMセルを送出するATM−NIC(NIC=Network I
nterface Card)を構築することが可能で、ABRサー
ビスに対応するATM−NICを構築することが可能な
トラフィックシェーピング手段、このトラフィックシェ
ーピング手段を用いたATM交換機及びATM−NIC
に関する。
ous Transfer Mode)セルのトラフィックシェーピング
手段、すなわち速度変換手段に係り、特に、各種速度を
有する複数のインタフェースを収容するATM交換機を
構築するために用いて効果的で、また、任意の帯域幅の
ATMセルを送出するATM−NIC(NIC=Network I
nterface Card)を構築することが可能で、ABRサー
ビスに対応するATM−NICを構築することが可能な
トラフィックシェーピング手段、このトラフィックシェ
ーピング手段を用いたATM交換機及びATM−NIC
に関する。
【0002】
【従来の技術】図7は従来技術によるATM交換機の構
成を示すブロック図、図8はATMセルの物理的な速度
と実効的な速度とについて説明する図、図9は有効セル
と空きせるとについて説明する図であり、以下、これら
の図を参照して従来技術を説明する。図7において、1
01はATM交換機、102、107は回線対応部、1
03はATMスイッチ部、104は多重部、105は振
り分け部、106は出力セルバッファ、108、109
は回線である。
成を示すブロック図、図8はATMセルの物理的な速度
と実効的な速度とについて説明する図、図9は有効セル
と空きせるとについて説明する図であり、以下、これら
の図を参照して従来技術を説明する。図7において、1
01はATM交換機、102、107は回線対応部、1
03はATMスイッチ部、104は多重部、105は振
り分け部、106は出力セルバッファ、108、109
は回線である。
【0003】図7に示す従来技術によるATM交換機1
01は、各セル毎のスイッチングを行うATMスイッチ
部103と、各種回線108、109に対応する回線対
応部102、107とにより構成される。また、ATM
スイッチ部103は、入力側の回線109を収容する各
回線対応部102から入力されるATMセルを多重する
多重部104と、到着したATMセルのヘッダ情報を解
析し、ATMセルを行き先方路別に振り分ける振り分け
部105と、出力側の回線108が収容される回線対応
部107に送出するATMセルを一時的に格納する出力
セルバッファ106とにより構成される。
01は、各セル毎のスイッチングを行うATMスイッチ
部103と、各種回線108、109に対応する回線対
応部102、107とにより構成される。また、ATM
スイッチ部103は、入力側の回線109を収容する各
回線対応部102から入力されるATMセルを多重する
多重部104と、到着したATMセルのヘッダ情報を解
析し、ATMセルを行き先方路別に振り分ける振り分け
部105と、出力側の回線108が収容される回線対応
部107に送出するATMセルを一時的に格納する出力
セルバッファ106とにより構成される。
【0004】前述において、ATMスイッチ部103
は、単一系統のクロックで動作するのが一般的であるた
め、ATMスイッチ部103内の各出力セルバッファ1
06から出力されるATMセルの物理的な速度は一定で
あり、例えば、155.52Mbpsとなっている。ここで、物理
的な速度と実効的な速度との定義について、図8を参照
して説明する。
は、単一系統のクロックで動作するのが一般的であるた
め、ATMスイッチ部103内の各出力セルバッファ1
06から出力されるATMセルの物理的な速度は一定で
あり、例えば、155.52Mbpsとなっている。ここで、物理
的な速度と実効的な速度との定義について、図8を参照
して説明する。
【0005】図8は伝送路上のある1点について、各時
間にどのようなATMセルが通過したかを示すものであ
る。一般に、ATMセルには、有効な情報が乗っている
有効セルと情報が乗っていない空きセルとがある。そし
て、物理的な速度とは、単位時間に伝送路上のある一点
を通過する有効セル、空きセルを含む全ATMセル60
1−a〜601−hの全ビット数を意味する。また、実
効的な速度とは、単位時間に伝送路上のある一点を通過
する、有効セル601−a、601−c、601−d、
601−hの全ビット数を意味する。
間にどのようなATMセルが通過したかを示すものであ
る。一般に、ATMセルには、有効な情報が乗っている
有効セルと情報が乗っていない空きセルとがある。そし
て、物理的な速度とは、単位時間に伝送路上のある一点
を通過する有効セル、空きセルを含む全ATMセル60
1−a〜601−hの全ビット数を意味する。また、実
効的な速度とは、単位時間に伝送路上のある一点を通過
する、有効セル601−a、601−c、601−d、
601−hの全ビット数を意味する。
【0006】次に、図9を参照して有効セルと空きセル
とについて説明する。図9に示すように、有効セル90
2は、ATMセルのサブセットであり、行き先情報等の
情報を含むヘッダ部分905と、ユーザの情報が含まれ
ているペイロード部分906とにより構成されるATM
セルである。また、空きセル901も、ATMセルのサ
ブセットであり、空きセル用の特殊パターン、例えば、
オール“0”を有するヘッダ部分903と、無意味な情
報を有するペイロード部分901とにより構成されるA
TMセルである。一般に、有効セルは、出力セルバッフ
ァ106に書き込まれ、書き込まれたまま読み出される
が、空きセルは、出力セルバッファ106に書き込まれ
ず、出力セルバッファ106に有効セルがなくなった場
合に挿入されるものである。
とについて説明する。図9に示すように、有効セル90
2は、ATMセルのサブセットであり、行き先情報等の
情報を含むヘッダ部分905と、ユーザの情報が含まれ
ているペイロード部分906とにより構成されるATM
セルである。また、空きセル901も、ATMセルのサ
ブセットであり、空きセル用の特殊パターン、例えば、
オール“0”を有するヘッダ部分903と、無意味な情
報を有するペイロード部分901とにより構成されるA
TMセルである。一般に、有効セルは、出力セルバッフ
ァ106に書き込まれ、書き込まれたまま読み出される
が、空きセルは、出力セルバッファ106に書き込まれ
ず、出力セルバッファ106に有効セルがなくなった場
合に挿入されるものである。
【0007】従って、図7に示すATM交換機101
は、下り側である出力側の回線108の物理的な速度が
ATMスイッチ部103内の各出力バッファ106から
出力されるATMセルの物理的な速度未満、例えば、4
4.736Mbpsの場合、下り側回線対応部107の入力側の
実効的な速度が出力回線108の物理的速度を一時的に
上回る場合がある。このため、図7に示すATM交換機
101は、回線対応部107にばく大なセルバッファが
必要となるという問題点を有するものである。
は、下り側である出力側の回線108の物理的な速度が
ATMスイッチ部103内の各出力バッファ106から
出力されるATMセルの物理的な速度未満、例えば、4
4.736Mbpsの場合、下り側回線対応部107の入力側の
実効的な速度が出力回線108の物理的速度を一時的に
上回る場合がある。このため、図7に示すATM交換機
101は、回線対応部107にばく大なセルバッファが
必要となるという問題点を有するものである。
【0008】図10は前述した従来技術によるATM交
換機の問題点を説明する図、図11は出力側の回線対応
部の構成を示すブロック図であり、以下、図10、図1
1を参照して、前述した問題点についてさらに詳細に説
明する。図10、図11において、508はセルバッフ
ァ、509は出力側回線、801はFIFO(First In Firs
t Out Memory)メモリ、803は有効セル検出部、80
7は空きセルパターン保持部、808はセレクタ、81
0は“0”検出部、811は信号反転部であり、他の符
号は図7の場合と同一である。
換機の問題点を説明する図、図11は出力側の回線対応
部の構成を示すブロック図であり、以下、図10、図1
1を参照して、前述した問題点についてさらに詳細に説
明する。図10、図11において、508はセルバッフ
ァ、509は出力側回線、801はFIFO(First In Firs
t Out Memory)メモリ、803は有効セル検出部、80
7は空きセルパターン保持部、808はセレクタ、81
0は“0”検出部、811は信号反転部であり、他の符
号は図7の場合と同一である。
【0009】図10において、いま、ある出力側回線5
09の物理的な速度511を仮に44.736Mbpsであるとす
る。また、その回線対応部107の入力線506の物理
的な速度510を155.52Mbpsであると仮定する。このと
き、一般的に、フロー制御等により、ATMスイッチ部
103のセルバッファ106に入力されるトラヒックの
実効的な速度は、そのセルバッファ106に対応する出
力側回線509の実効的な速度以下に制限される。この
ため、長期的に見た場合、下り側の回線対応部107に
入力されるトラヒック514は、出力回線509の物理
的速度511以下となるが、短期的に見た場合、ATM
スイッチ部103のセルバッファ106にATMセルが
複数滞留していると、セルバッファ106からの出力の
実効的な速度が、符号512として示すように、対応す
る出力回線509の物理的速度511を上回ることがあ
る。この符号512で示す超過分を吸収するため、回線
対応部107には、セルバッファ508を配置する必要
がある。
09の物理的な速度511を仮に44.736Mbpsであるとす
る。また、その回線対応部107の入力線506の物理
的な速度510を155.52Mbpsであると仮定する。このと
き、一般的に、フロー制御等により、ATMスイッチ部
103のセルバッファ106に入力されるトラヒックの
実効的な速度は、そのセルバッファ106に対応する出
力側回線509の実効的な速度以下に制限される。この
ため、長期的に見た場合、下り側の回線対応部107に
入力されるトラヒック514は、出力回線509の物理
的速度511以下となるが、短期的に見た場合、ATM
スイッチ部103のセルバッファ106にATMセルが
複数滞留していると、セルバッファ106からの出力の
実効的な速度が、符号512として示すように、対応す
る出力回線509の物理的速度511を上回ることがあ
る。この符号512で示す超過分を吸収するため、回線
対応部107には、セルバッファ508を配置する必要
がある。
【0010】セルバッファ508を配置して構成した回
線対応部107は、図11に示すように、FIFOメモリ8
01と、有効セル検出部803と、空きセルパターン保
持部807と、セレクタ808と、“0”検出部810
と、信号反転部811とにより構成される。なお、前述
のセルバッファ508は、FIFOメモリ801により構成
される。
線対応部107は、図11に示すように、FIFOメモリ8
01と、有効セル検出部803と、空きセルパターン保
持部807と、セレクタ808と、“0”検出部810
と、信号反転部811とにより構成される。なお、前述
のセルバッファ508は、FIFOメモリ801により構成
される。
【0011】図11において、ATMスイッチ部103
からの入力線802は、FIFOメモリ801のデータ入力
Dinと有効セル検出部803とに接続されている。有効
セル検出部803は、ATMスイッチ部103から到着
するATMセルを監視し、有効セルであればFIFOメモリ
801の書き込みイネーブルWENに対してイネーブル
信号を送出する。また、FIFOメモリ801の書き込み用
クロック入力CK(W)には、到着するATMセルの物理
的な速度と同一の周波数を有するクロック信号804が
入力される。
からの入力線802は、FIFOメモリ801のデータ入力
Dinと有効セル検出部803とに接続されている。有効
セル検出部803は、ATMスイッチ部103から到着
するATMセルを監視し、有効セルであればFIFOメモリ
801の書き込みイネーブルWENに対してイネーブル
信号を送出する。また、FIFOメモリ801の書き込み用
クロック入力CK(W)には、到着するATMセルの物理
的な速度と同一の周波数を有するクロック信号804が
入力される。
【0012】回線対応部107は、前述した構成を備え
ることにより、ATMスイッチ部103から到着する有
効セルのみをFIFOメモリ801に蓄積することが可能と
なり、ATMスイッチ部103から到着する空きセルを
FIFOメモリ801に蓄積しないように動作することがで
きる。また、“0”検出部810は、FIFOメモリ801
に蓄積されているデータ量を監視し、このデータ量が
“0”となった場合、すなわち、FIFOメモリ801内に
有効セルが存在しない場合、セレクタ808に対して
「1」側のデータの選択を指示する信号を送出する。
“0”検出部810は、逆に、前述のデータ量が“0”
以外の場合、セレクタ808に対して「0」側のデータ
の選択を指示する信号を送出する。
ることにより、ATMスイッチ部103から到着する有
効セルのみをFIFOメモリ801に蓄積することが可能と
なり、ATMスイッチ部103から到着する空きセルを
FIFOメモリ801に蓄積しないように動作することがで
きる。また、“0”検出部810は、FIFOメモリ801
に蓄積されているデータ量を監視し、このデータ量が
“0”となった場合、すなわち、FIFOメモリ801内に
有効セルが存在しない場合、セレクタ808に対して
「1」側のデータの選択を指示する信号を送出する。
“0”検出部810は、逆に、前述のデータ量が“0”
以外の場合、セレクタ808に対して「0」側のデータ
の選択を指示する信号を送出する。
【0013】セレクタ808の「0」側の入力には、FI
FOメモリ801からの出力信号806が接続されてお
り、「1」側の入力には、空きセルパターン保持部80
7が接続されている。前述した“0”検出部810の出
力は、同時に、信号反転部811により反転され、FIFO
メモリ801の読み出しイネーブルRENに接続され
る。この接続の意味するところは、FIFOメモリ801内
に有効セルが存在している場合、その有効セルを読み出
すということである。また、FIFOメモリ801の読み出
し用クロック入力CK(R)には、出力側回線809の物
理的速度と同一の周波数を有するクロック信号805が
入力されている。
FOメモリ801からの出力信号806が接続されてお
り、「1」側の入力には、空きセルパターン保持部80
7が接続されている。前述した“0”検出部810の出
力は、同時に、信号反転部811により反転され、FIFO
メモリ801の読み出しイネーブルRENに接続され
る。この接続の意味するところは、FIFOメモリ801内
に有効セルが存在している場合、その有効セルを読み出
すということである。また、FIFOメモリ801の読み出
し用クロック入力CK(R)には、出力側回線809の物
理的速度と同一の周波数を有するクロック信号805が
入力されている。
【0014】回線対応部107は、前述した構成を備え
ることにより、FIFOメモリ801内に有効セルが存在す
る場合、その有効セルをセレクタ808を介して出力側
回線809に出力し、逆に、FIFOメモリ801内に有効
セルが存在しない場合、空きセルパターン保持部807
からの空きセルをセレクタ808を介して出力側回線8
09に対して出力することができる。
ることにより、FIFOメモリ801内に有効セルが存在す
る場合、その有効セルをセレクタ808を介して出力側
回線809に出力し、逆に、FIFOメモリ801内に有効
セルが存在しない場合、空きセルパターン保持部807
からの空きセルをセレクタ808を介して出力側回線8
09に対して出力することができる。
【0015】しかし、前述したように下り側の回線対応
部107にセルバッファを配置した場合にも、従来技術
によるATM交換機は、ATMスイッチ部103の出力
の実効的な速度が高い状態が長い期間持続すると、すな
わち、ATMスイッチ部103の出力の実効的な速度が
出力回線の物理的速度を超過している状態が長い期間持
続すると、下り側回線対応部107のセルバッファにオ
ーバーフローが発生し、セルの損失が発生することとな
るという問題点を生じる。
部107にセルバッファを配置した場合にも、従来技術
によるATM交換機は、ATMスイッチ部103の出力
の実効的な速度が高い状態が長い期間持続すると、すな
わち、ATMスイッチ部103の出力の実効的な速度が
出力回線の物理的速度を超過している状態が長い期間持
続すると、下り側回線対応部107のセルバッファにオ
ーバーフローが発生し、セルの損失が発生することとな
るという問題点を生じる。
【0016】前述したような問題点を解決することので
きる従来技術として、例えば、特開平4−276943
号公報等に記載された技術が知られており、以下、これ
について説明する。
きる従来技術として、例えば、特開平4−276943
号公報等に記載された技術が知られており、以下、これ
について説明する。
【0017】図12は前記従来技術によるATM交換機
の他の構成を示すブロック図である。図12において、
1002、1005はセレクタ、1003は空きセルパ
ターン保持部、1004はカウンタ、1006は帯域制
御部、1007は残量監視部、1008は“0”検出
部、1009は帯域制御テーブルであり、他の符号は図
7の場合と同一である。
の他の構成を示すブロック図である。図12において、
1002、1005はセレクタ、1003は空きセルパ
ターン保持部、1004はカウンタ、1006は帯域制
御部、1007は残量監視部、1008は“0”検出
部、1009は帯域制御テーブルであり、他の符号は図
7の場合と同一である。
【0018】図12に示す例は、図7におけるATMス
イッチ部103の出力部の構成を示したものであり、図
7のセルバッファ106の出力側に破線部内に示した帯
域制御部1006を追加した構成となっている。帯域制
御部1006は、空きセルパターン保持部1003と、
セルバッファ106からの出力である有効セルまたは空
きセルパターン保持部1003からの出力である空きセ
ルを選択するセレクタ1002と、セレクタ1002か
らATMセルが出力される毎にカウントアップする巡回
的カウンタ(「巡回的カウンタ」とは、カウンタ値があ
る一定値に達した場合にカウンタ値を自律的にリセット
し、巡回的にカウント動作を行うカウンタである)であ
るカウンタ1004と、帯域制御テーブル1009と、
カウンタ1004の出力により帯域制御テーブル100
9の各アドレスから順次データを選択するセレクタ10
05と、セレクタ1005の出力と“0”検出部100
8の出力との論理和をとってセレクタ1002を制御す
る論理和回路とにより構成される。
イッチ部103の出力部の構成を示したものであり、図
7のセルバッファ106の出力側に破線部内に示した帯
域制御部1006を追加した構成となっている。帯域制
御部1006は、空きセルパターン保持部1003と、
セルバッファ106からの出力である有効セルまたは空
きセルパターン保持部1003からの出力である空きセ
ルを選択するセレクタ1002と、セレクタ1002か
らATMセルが出力される毎にカウントアップする巡回
的カウンタ(「巡回的カウンタ」とは、カウンタ値があ
る一定値に達した場合にカウンタ値を自律的にリセット
し、巡回的にカウント動作を行うカウンタである)であ
るカウンタ1004と、帯域制御テーブル1009と、
カウンタ1004の出力により帯域制御テーブル100
9の各アドレスから順次データを選択するセレクタ10
05と、セレクタ1005の出力と“0”検出部100
8の出力との論理和をとってセレクタ1002を制御す
る論理和回路とにより構成される。
【0019】前述において、帯域制御テーブル1009
の各アドレスには、セレクタ1002の動作を指定する
データが格納されており、例えば、帯域制御テーブル1
009からセレクタ1005を通過してセレクタ100
2に送出されたデータが「0」の場合、セレクタ100
2は「0」側のデータを選択し、逆に帯域制御テーブル
1009からセレクタ1005を通過してセレクタ10
02に送出されたデータが「1」の場合、セレクタ10
02は「1」側のデータを選択する。
の各アドレスには、セレクタ1002の動作を指定する
データが格納されており、例えば、帯域制御テーブル1
009からセレクタ1005を通過してセレクタ100
2に送出されたデータが「0」の場合、セレクタ100
2は「0」側のデータを選択し、逆に帯域制御テーブル
1009からセレクタ1005を通過してセレクタ10
02に送出されたデータが「1」の場合、セレクタ10
02は「1」側のデータを選択する。
【0020】セレクタ1002の「0」側の入力にはセ
ルバッファ1001の出力が接続されており、「1」側
の入力には空きセルパターン保持部1003の出力が接
続されている。また、セルバッファ106の格納データ
量は残量監視部1007により監視され、“0”検出部
1008によりセルバッファ1001内の格納データが
なくなったことが検出された場合、セレクタ1002
は、強制的に「1」側のデータすなわち空きセルパター
ン保持部1003の出力である空きセルパターンを選択
するように制御される。
ルバッファ1001の出力が接続されており、「1」側
の入力には空きセルパターン保持部1003の出力が接
続されている。また、セルバッファ106の格納データ
量は残量監視部1007により監視され、“0”検出部
1008によりセルバッファ1001内の格納データが
なくなったことが検出された場合、セレクタ1002
は、強制的に「1」側のデータすなわち空きセルパター
ン保持部1003の出力である空きセルパターンを選択
するように制御される。
【0021】なお、セルバッファ106の格納データの
残量監視部1007、“0”検出部1008の機能は、
一般的なATMセルバッファが具備している機能の一部
であるため、図12以外の図に示すセルバッファには省
略して図示していない。また、セルバッファ106の入
力側において、空きセルは廃棄されているため、セルバ
ッファ106内に空きセルは存在していない。
残量監視部1007、“0”検出部1008の機能は、
一般的なATMセルバッファが具備している機能の一部
であるため、図12以外の図に示すセルバッファには省
略して図示していない。また、セルバッファ106の入
力側において、空きセルは廃棄されているため、セルバ
ッファ106内に空きセルは存在していない。
【0022】図12に示す従来技術によるATM交換機
は、前述した構成を備えることにより、帯域制御テーブ
ル1009に適切なデータを設定しておくことにより、
回線対応部107に出力するデータ1010の実効的な
速度を設定することが可能となる。すなわち、図12に
示す従来技術によるATM交換機は、ATMスイッチ部
103の出力1010の実効的速度を、対応する出力回
線の物理的速度以下にすることが可能であり、下り側回
線対応部107にセルバッファを配置する必要をなくす
ことができる。
は、前述した構成を備えることにより、帯域制御テーブ
ル1009に適切なデータを設定しておくことにより、
回線対応部107に出力するデータ1010の実効的な
速度を設定することが可能となる。すなわち、図12に
示す従来技術によるATM交換機は、ATMスイッチ部
103の出力1010の実効的速度を、対応する出力回
線の物理的速度以下にすることが可能であり、下り側回
線対応部107にセルバッファを配置する必要をなくす
ことができる。
【0023】図13はATM−NICの一般的な構成を
示すブロック図であり、次に、図13を参照して従来技
術によるATM−NICについて説明する。図13にお
いて、1401はATM−NIC、1402は物理レイ
ヤ処理部、1403はATMレイヤ処理部、1410は
AAL(ATM Adaptation Layer)処理部、1413はセ
ルバッファ、1414はシェーピング手段である。
示すブロック図であり、次に、図13を参照して従来技
術によるATM−NICについて説明する。図13にお
いて、1401はATM−NIC、1402は物理レイ
ヤ処理部、1403はATMレイヤ処理部、1410は
AAL(ATM Adaptation Layer)処理部、1413はセ
ルバッファ、1414はシェーピング手段である。
【0024】ATM−NIC1401は、各端末とAT
M交換機とを結ぶ機能を持ち、物理レイヤ処理部140
2と、ATMレイヤ処理部1403と、AAL処理部1
410とにより構成され、また、ATMレイヤ処理部1
403は、セルバッファ1413とシェーピング手段1
414とにより構成されている。
M交換機とを結ぶ機能を持ち、物理レイヤ処理部140
2と、ATMレイヤ処理部1403と、AAL処理部1
410とにより構成され、また、ATMレイヤ処理部1
403は、セルバッファ1413とシェーピング手段1
414とにより構成されている。
【0025】図13において、端末から発生したデータ
は、伝送路1411を介してAAL処理部1410に入
力される。AAL処理部1410は、端末から送出され
たデータから53バイト固定長のユーザセルを生成し、
このユーザセルを伝送路1408を介してATMレイヤ
処理部1403に転送する。ATMレイヤ処理部140
3は、ユーザセルを定められた実効的速度で、伝送路1
406を介して物理レイヤ処理部1402に転送する。
また、ATMレイヤ処理部1403は、前述と同時に、
RM(Resource Management)セルを定期的に生成し、
伝送路1406を介して物理レイヤ処理部1402に対
して送出する。物理レイヤ処理部1402は、対向する
ATM交換機の物理レイヤ処理部が受信できる物理条件
で、受信したATMセル(ユーザセル+RMセル)を伝
送路1404を介してATM交換機に送信する。
は、伝送路1411を介してAAL処理部1410に入
力される。AAL処理部1410は、端末から送出され
たデータから53バイト固定長のユーザセルを生成し、
このユーザセルを伝送路1408を介してATMレイヤ
処理部1403に転送する。ATMレイヤ処理部140
3は、ユーザセルを定められた実効的速度で、伝送路1
406を介して物理レイヤ処理部1402に転送する。
また、ATMレイヤ処理部1403は、前述と同時に、
RM(Resource Management)セルを定期的に生成し、
伝送路1406を介して物理レイヤ処理部1402に対
して送出する。物理レイヤ処理部1402は、対向する
ATM交換機の物理レイヤ処理部が受信できる物理条件
で、受信したATMセル(ユーザセル+RMセル)を伝
送路1404を介してATM交換機に送信する。
【0026】逆に、ATM交換機から伝送路1405を
介してATM−NIC1401へ送信されたユーザセル
は、物理レイヤ処理部1402によって受信され、伝送
路1407を介してATMレイヤ処理部1403に転送
され、さらに、ATMレイヤ処理部1403から伝送路
1409を介してAAL処理部1410に転送される。
前述と同時に、ATMレイヤ処理部1403は、ユーザ
セルと共に受信するRMセルを抜き取り、このRMセル
が自ATM−NIC1401が送出したものであれば、
RMセルに書き込まれた許容実効速度の情報をシェーピ
ング手段1414に通知し、逆にこのRMセルが対向す
るATM−NICが送出したものであれば、このRMセ
ルをセルバッファ1413に書き込む(交換機側へ折り
返す)。シェーピング手段1414は、通知された許容
実効速度の情報に基づいて、シェーピング動作を行う。
また、AAL処理部1410は、ユーザセルから、端末
が受信できるデータを組み立て、伝送路1412を介し
て端末に組み立てたデータを送信する。
介してATM−NIC1401へ送信されたユーザセル
は、物理レイヤ処理部1402によって受信され、伝送
路1407を介してATMレイヤ処理部1403に転送
され、さらに、ATMレイヤ処理部1403から伝送路
1409を介してAAL処理部1410に転送される。
前述と同時に、ATMレイヤ処理部1403は、ユーザ
セルと共に受信するRMセルを抜き取り、このRMセル
が自ATM−NIC1401が送出したものであれば、
RMセルに書き込まれた許容実効速度の情報をシェーピ
ング手段1414に通知し、逆にこのRMセルが対向す
るATM−NICが送出したものであれば、このRMセ
ルをセルバッファ1413に書き込む(交換機側へ折り
返す)。シェーピング手段1414は、通知された許容
実効速度の情報に基づいて、シェーピング動作を行う。
また、AAL処理部1410は、ユーザセルから、端末
が受信できるデータを組み立て、伝送路1412を介し
て端末に組み立てたデータを送信する。
【0027】図14はRMセルの構成を説明する図、図
15はATM−NICとネットワークとの関係を説明す
る図であり、次に、前述したRMセルについて図14、
図15を参照して説明する。
15はATM−NICとネットワークとの関係を説明す
る図であり、次に、前述したRMセルについて図14、
図15を参照して説明する。
【0028】RMセル1101は、ATMセルのサブセ
ットであり、さらに、有効セルのサブセットであり、図
14に示すように、ヘッダ部分1102にRMセル特有
のヘッダパターンを持つRMセル用特定パターンと、許
容実効的速度の情報1104等が書き込まれているペイ
ロード部分1103とにより構成される。ATMセルの
転送サービスには、CBR(Constant Bit Rate)サー
ビス、VBR(Variable Bit Rate)サービス、ABR
(Available Bit Rate)サービス等があるが、RMセル
は主にABRサービスに使用される。
ットであり、さらに、有効セルのサブセットであり、図
14に示すように、ヘッダ部分1102にRMセル特有
のヘッダパターンを持つRMセル用特定パターンと、許
容実効的速度の情報1104等が書き込まれているペイ
ロード部分1103とにより構成される。ATMセルの
転送サービスには、CBR(Constant Bit Rate)サー
ビス、VBR(Variable Bit Rate)サービス、ABR
(Available Bit Rate)サービス等があるが、RMセル
は主にABRサービスに使用される。
【0029】図15に示すATM−NICとネットワー
クとの関係は、ABRサービスにおけるネットワーク上
でのRMセルの使用方法を説明するもので、図15にお
いて、端末1201aから端末1201bに対してデー
タを送信する場合について考える。
クとの関係は、ABRサービスにおけるネットワーク上
でのRMセルの使用方法を説明するもので、図15にお
いて、端末1201aから端末1201bに対してデー
タを送信する場合について考える。
【0030】端末1201aからの通信データは、伝送
路1204aを介してATM−NIC1202aに送信
される。ATM−NIC1202aは、受信したデータ
からATMセルを生成し、伝送路1204bを介してA
TM交換機1203aに送信する。このATMセルは、
ATM交換機1203b〜1203c、伝送路1204
c〜1204e、ATM−NIC1202bを介して受
信側端末1201bに送信される。
路1204aを介してATM−NIC1202aに送信
される。ATM−NIC1202aは、受信したデータ
からATMセルを生成し、伝送路1204bを介してA
TM交換機1203aに送信する。このATMセルは、
ATM交換機1203b〜1203c、伝送路1204
c〜1204e、ATM−NIC1202bを介して受
信側端末1201bに送信される。
【0031】前述と同時に、送信側ATM−NIC12
02aはRMセルを発生し、このRMセルを他のATM
セルと同じ経路で受信側ATM−NIC1202bに対
して送信する。但し、送信側ATM−NIC1202a
が送出するRMセルの許容実効速度のフィールドは意味
を持たない。そして、このRMセルが各ATM交換機1
203a〜1203cを通過する際、各ATM交換機1
203a〜1203cは、自ATM交換機の輻輳状況に
よってRMセルの許容実効速度のフィールドを上書きし
ていく。
02aはRMセルを発生し、このRMセルを他のATM
セルと同じ経路で受信側ATM−NIC1202bに対
して送信する。但し、送信側ATM−NIC1202a
が送出するRMセルの許容実効速度のフィールドは意味
を持たない。そして、このRMセルが各ATM交換機1
203a〜1203cを通過する際、各ATM交換機1
203a〜1203cは、自ATM交換機の輻輳状況に
よってRMセルの許容実効速度のフィールドを上書きし
ていく。
【0032】受信側のATM−NIC1202bにより
受信されたRMセルは、そのまま伝送路1205eの方
向に折り返され、送信側のATM−NIC1202aに
対して送信される。このとき、受信側のATM−NIC
1202bは、RMセル内の許容実効速度のフィールド
については、特に処理を行わない。送信側のATM−N
IC1202aは、折り返されたRMセルを受信する
と、RMセル内に書き込まれている許容実効速度のフィ
ールドの値によってシェーピング動作を行う。
受信されたRMセルは、そのまま伝送路1205eの方
向に折り返され、送信側のATM−NIC1202aに
対して送信される。このとき、受信側のATM−NIC
1202bは、RMセル内の許容実効速度のフィールド
については、特に処理を行わない。送信側のATM−N
IC1202aは、折り返されたRMセルを受信する
と、RMセル内に書き込まれている許容実効速度のフィ
ールドの値によってシェーピング動作を行う。
【0033】RMセルを用いた前述の動作により、図1
5に示すようなネットワーク上にデータを伝送する場
合、各ATM交換機1203a〜1203cが輻輳して
いるとき、送信側のATM−NIC1202aからの許
容実効速度を低い値に制御し、各ATM交換機1203
a〜1203cが輻輳していないとき、送信側ATM−
NIC1202aからの許容実効速度を高い値に制御す
ることができる。
5に示すようなネットワーク上にデータを伝送する場
合、各ATM交換機1203a〜1203cが輻輳して
いるとき、送信側のATM−NIC1202aからの許
容実効速度を低い値に制御し、各ATM交換機1203
a〜1203cが輻輳していないとき、送信側ATM−
NIC1202aからの許容実効速度を高い値に制御す
ることができる。
【0034】前述したように、ABRサービスに対応す
るためにATM−NIC内部にシェーピング手段を有す
るのが一般的であるが、シェーピング手段としては、前
述した特開平4−276943号公報に記載されている
方法に準ずる手段が用いられているのが一般的である。
るためにATM−NIC内部にシェーピング手段を有す
るのが一般的であるが、シェーピング手段としては、前
述した特開平4−276943号公報に記載されている
方法に準ずる手段が用いられているのが一般的である。
【0035】
【発明が解決しようとする課題】前記従来技術によるA
TM交換機は、各種速度を有する複数のインタフェース
を収容する場合、ATMスイッチ部と回線対応部との速
度整合をとるために回線対応部に膨大なセルバッファを
必要とするという問題点を有している。この問題点は、
すでに説明したように、特開平4−276943号公報
等に記載されている技術を適用することにより一応解決
することが可能である。しかし、この場合、従来技術に
よるATM交換機は、さらに以下に説明するような問題
点が発生する。
TM交換機は、各種速度を有する複数のインタフェース
を収容する場合、ATMスイッチ部と回線対応部との速
度整合をとるために回線対応部に膨大なセルバッファを
必要とするという問題点を有している。この問題点は、
すでに説明したように、特開平4−276943号公報
等に記載されている技術を適用することにより一応解決
することが可能である。しかし、この場合、従来技術に
よるATM交換機は、さらに以下に説明するような問題
点が発生する。
【0036】(1)ATMスイッチの出力部に、巨大な
帯域制御テーブルが必要となる上、テーブルの設定も非
常に複雑かつ煩雑となる。 (2)ATMスイッチの出力部の物理的速度と出力回線
の物理的速度との比が単純な整数比でない場合、帯域制
御テーブルの深さで決まる量子化誤差により、出力回線
の帯域をフルに使用することができない。
帯域制御テーブルが必要となる上、テーブルの設定も非
常に複雑かつ煩雑となる。 (2)ATMスイッチの出力部の物理的速度と出力回線
の物理的速度との比が単純な整数比でない場合、帯域制
御テーブルの深さで決まる量子化誤差により、出力回線
の帯域をフルに使用することができない。
【0037】前述した(2)の問題点に関して、以下、
図12を参照して説明する。
図12を参照して説明する。
【0038】図12において、例えば、ATMスイッチ
部の出力1010の物理的速度が155.52Mbpsであり、こ
の出力1010に対応する回線対応部からの出力回線の
物理的速度を44.736Mbpsであるとする。いま、帯域制御
テーブル1009の深さが100であると仮定した場
合、ATMスイッチ部の出力1010の実効的速度を正
確に44.736Mbpsとすることはできない。
部の出力1010の物理的速度が155.52Mbpsであり、こ
の出力1010に対応する回線対応部からの出力回線の
物理的速度を44.736Mbpsであるとする。いま、帯域制御
テーブル1009の深さが100であると仮定した場
合、ATMスイッチ部の出力1010の実効的速度を正
確に44.736Mbpsとすることはできない。
【0039】すなわち、図12に示す構成では、帯域制
御テーブルの深さ100のうち、28個を「0」に設定
し、残りの72個を「1」に設定することにより、ATM
スイッチ部の出力1010の実効的速度を43.5436Mbps
(44.736Mbpsを下回り、かつ44.736Mbpsに近い値)とす
ることは可能であるが、44.736Mbpsと43.5436Mbpsとの
差分の約1Mbpsは量子化誤差となり、この分が出力回線
の空き帯域となってしまうため、出力回線の帯域をフル
に使用することができないことになる。この誤差は、帯
域制御テーブルの深さが深いほど小さくすることができ
るが、帯域制御テーブルの深さが浅い場合には前述の誤
差が大きくなり、出力回線の空き帯域が多くなって特に
深刻な問題となる。
御テーブルの深さ100のうち、28個を「0」に設定
し、残りの72個を「1」に設定することにより、ATM
スイッチ部の出力1010の実効的速度を43.5436Mbps
(44.736Mbpsを下回り、かつ44.736Mbpsに近い値)とす
ることは可能であるが、44.736Mbpsと43.5436Mbpsとの
差分の約1Mbpsは量子化誤差となり、この分が出力回線
の空き帯域となってしまうため、出力回線の帯域をフル
に使用することができないことになる。この誤差は、帯
域制御テーブルの深さが深いほど小さくすることができ
るが、帯域制御テーブルの深さが浅い場合には前述の誤
差が大きくなり、出力回線の空き帯域が多くなって特に
深刻な問題となる。
【0040】また、前述した従来技術によるATM−N
ICは、ABRサービスに対応するために、ATM−N
ICにシェーピング手段を実装しなければならない。一
般に、ATM交換機は、ABRサービスを行う場合、自
ATM交換機の輻輳状態によってATM−NICに対し
て許容する実効的速度を制限する(RMセルを用いて通
知する)が、ATM−NICは、このRMセルを受信し
てから実際に実効的速度の制限を満たすまでの時間を短
い時間、例えば、数セル時間としなくてはならない。何
故なら、一般に、ATM交換機は、ATM−NICから
送出されるATMセルの実効的速度を監視しており、A
TM−NICがRMセルを受信してから実際に許容され
る実効的速度の制限を満たすまでの時間があまりに長い
場合、ATM交換機がATM−NICからの送出セルの
実効的速度が制限違反であると判定し、セルを廃棄する
可能性があるからである。
ICは、ABRサービスに対応するために、ATM−N
ICにシェーピング手段を実装しなければならない。一
般に、ATM交換機は、ABRサービスを行う場合、自
ATM交換機の輻輳状態によってATM−NICに対し
て許容する実効的速度を制限する(RMセルを用いて通
知する)が、ATM−NICは、このRMセルを受信し
てから実際に実効的速度の制限を満たすまでの時間を短
い時間、例えば、数セル時間としなくてはならない。何
故なら、一般に、ATM交換機は、ATM−NICから
送出されるATMセルの実効的速度を監視しており、A
TM−NICがRMセルを受信してから実際に許容され
る実効的速度の制限を満たすまでの時間があまりに長い
場合、ATM交換機がATM−NICからの送出セルの
実効的速度が制限違反であると判定し、セルを廃棄する
可能性があるからである。
【0041】そして、前述した特開平4−276943
号公報に記載されている帯域制御テーブルを用いる方法
は、テーブルの設定にかなりの時間を要するため、AT
M−NICに搭載するシェーピング手段には不充分とい
うことになる。
号公報に記載されている帯域制御テーブルを用いる方法
は、テーブルの設定にかなりの時間を要するため、AT
M−NICに搭載するシェーピング手段には不充分とい
うことになる。
【0042】本発明の第1の目的は、前述した従来技術
の問題点を解決し、帯域制御テーブルを用いることな
く、各種速度を有する複数のインタフェースを収容する
ことを可能とするATM交換機に用いて好適なシェーピ
ング手段を提供し、このシェーピング手段を利用したA
TM交換機を提供することにある。また、本発明の第2
の目的は、RMセルを受信してから充分短時間で、すな
わち、数セルの時間で、許容される実効的速度への遷移
が可能なシェーピング手段を提供し、このシェーピング
手段を利用したATM−NICを提供することにある。
の問題点を解決し、帯域制御テーブルを用いることな
く、各種速度を有する複数のインタフェースを収容する
ことを可能とするATM交換機に用いて好適なシェーピ
ング手段を提供し、このシェーピング手段を利用したA
TM交換機を提供することにある。また、本発明の第2
の目的は、RMセルを受信してから充分短時間で、すな
わち、数セルの時間で、許容される実効的速度への遷移
が可能なシェーピング手段を提供し、このシェーピング
手段を利用したATM−NICを提供することにある。
【0043】
【課題を解決するための手段】本発明によれば前記目的
は、有効セルと空きセルとをn対m−nの比率で出力す
るATMセルのシェーピング手段において、nの値を保
持する第1の記憶手段と、mの値を保持する第2の記憶
手段と、変数を保持するための第3の記憶手段とを備
え、第3の記憶手段の保持値に第1の記憶手段の保持値
を加えた加算値が第2の記憶手段の保持値以上の場合、
セルバッファから有効なATMセルを読み出すと同時
に、前記加算値から第2の記憶手段の保持値を減じた値
を新たに第3の記憶手段に記憶し、前記加算値が第2の
記憶手段の保持値未満の場合、空きセルを出力すると同
時に、前記加算値を新たに第3の記憶手段に記憶する動
作を1セル時間毎に行うことにより達成される。
は、有効セルと空きセルとをn対m−nの比率で出力す
るATMセルのシェーピング手段において、nの値を保
持する第1の記憶手段と、mの値を保持する第2の記憶
手段と、変数を保持するための第3の記憶手段とを備
え、第3の記憶手段の保持値に第1の記憶手段の保持値
を加えた加算値が第2の記憶手段の保持値以上の場合、
セルバッファから有効なATMセルを読み出すと同時
に、前記加算値から第2の記憶手段の保持値を減じた値
を新たに第3の記憶手段に記憶し、前記加算値が第2の
記憶手段の保持値未満の場合、空きセルを出力すると同
時に、前記加算値を新たに第3の記憶手段に記憶する動
作を1セル時間毎に行うことにより達成される。
【0044】また、前記目的は、前記第2の記憶手段
が、伝送路の物理的な速度を保持し、前記第1の記憶手
段が受信したRMセル内部のERフィールドの値を保持
することにより達成される。
が、伝送路の物理的な速度を保持し、前記第1の記憶手
段が受信したRMセル内部のERフィールドの値を保持
することにより達成される。
【0045】また、前記目的は、有効セルと空きセルと
をα対1−αの比率で出力する、ATMセルのシェーピ
ング手段において、αの値を保持する第1の記憶手段
と、変数を保持するための第2の記憶手段とを備え、第
2の記憶手段の保持値に第1の記憶手段の保持値を加え
た加算値が1以上の場合、セルバッファから有効なAT
Mセルを読み出すと同時に、前記加算値から1を減じた
値を新たに第2の記憶手段に記憶し、前記加算値が1未
満の場合、空きセルを出力すると同時に、前記加算値を
新たに第2の記憶手段に記憶する動作を1セル時間毎に
行うことにより達成される。
をα対1−αの比率で出力する、ATMセルのシェーピ
ング手段において、αの値を保持する第1の記憶手段
と、変数を保持するための第2の記憶手段とを備え、第
2の記憶手段の保持値に第1の記憶手段の保持値を加え
た加算値が1以上の場合、セルバッファから有効なAT
Mセルを読み出すと同時に、前記加算値から1を減じた
値を新たに第2の記憶手段に記憶し、前記加算値が1未
満の場合、空きセルを出力すると同時に、前記加算値を
新たに第2の記憶手段に記憶する動作を1セル時間毎に
行うことにより達成される。
【0046】さらに、前記目的は、前述の手段により構
成されるシェーピング手段を、ATM交換機内に備える
ことにより、また、ATM−NIC内に備えることによ
り達成される。
成されるシェーピング手段を、ATM交換機内に備える
ことにより、また、ATM−NIC内に備えることによ
り達成される。
【0047】
【発明の実施の形態】以下、本発明によるATM交換機
及びトラヒックシェーピング手段の実施形態を図面によ
り詳細に説明する。
及びトラヒックシェーピング手段の実施形態を図面によ
り詳細に説明する。
【0048】図1は本発明の実施形態によるATM交換
機の構成を示すブロック図、図2は本発明の一実施形態
によるトラフィックシェーピング手段の構成を示すブロ
ック図、図3はトラフィックシェーピング手段の動作手
順を説明するフローチャート、図4はトラフィックシェ
ーピングを行ったATMスイッチ部からの出力の状態を
説明する図である。図1、図2において、206はトラ
フィックシェーピング手段、702、710はセレク
タ、704は空きセルパターン保持部、705はm値保
持部、706はレジスタ、707はn値保持部、708
は比較器、709は減算器、711は加算器であり、他
の符号は図7の場合と同一である。
機の構成を示すブロック図、図2は本発明の一実施形態
によるトラフィックシェーピング手段の構成を示すブロ
ック図、図3はトラフィックシェーピング手段の動作手
順を説明するフローチャート、図4はトラフィックシェ
ーピングを行ったATMスイッチ部からの出力の状態を
説明する図である。図1、図2において、206はトラ
フィックシェーピング手段、702、710はセレク
タ、704は空きセルパターン保持部、705はm値保
持部、706はレジスタ、707はn値保持部、708
は比較器、709は減算器、711は加算器であり、他
の符号は図7の場合と同一である。
【0049】本発明の一実施形態によるATM交換機
は、図1に示すように、ATMスイッチ部103の出力
部に、セルバッファ106のそれぞれに対応してトラフ
ィックシェーピング手段206が設けられて構成される
点で、図7により説明した従来技術によるATM交換機
とその構成が相違し、その他は、図7の場合と同様に構
成されている。また、セルバッファ106のそれぞれに
対応して設けられているトラフィックシェーピング手段
206は、図2に示すように、シェーピングの定数m、
nを記憶する記憶手段であるm値保持部705、n値保
持部707と、作業用の記憶手段であるレジスタ706
と、n値保持部707の保持値とレジスタ706の値と
を加算する加算器711と、加算器711の出力値とm
値保持部705の保持値とを比較する比較器708と、
加算器711の出力値とm値保持部705の保持値との
差を演算する減算器709と、比較器708の比較出力
により制御され、加算器711の出力値または減算器7
09の出力値を選択するセレクタ710と、比較器70
8の比較出力により制御され、セルバッファ106の出
力または空きセルパターン保持部704の出力を選択す
るセレクタ702とにより構成される。
は、図1に示すように、ATMスイッチ部103の出力
部に、セルバッファ106のそれぞれに対応してトラフ
ィックシェーピング手段206が設けられて構成される
点で、図7により説明した従来技術によるATM交換機
とその構成が相違し、その他は、図7の場合と同様に構
成されている。また、セルバッファ106のそれぞれに
対応して設けられているトラフィックシェーピング手段
206は、図2に示すように、シェーピングの定数m、
nを記憶する記憶手段であるm値保持部705、n値保
持部707と、作業用の記憶手段であるレジスタ706
と、n値保持部707の保持値とレジスタ706の値と
を加算する加算器711と、加算器711の出力値とm
値保持部705の保持値とを比較する比較器708と、
加算器711の出力値とm値保持部705の保持値との
差を演算する減算器709と、比較器708の比較出力
により制御され、加算器711の出力値または減算器7
09の出力値を選択するセレクタ710と、比較器70
8の比較出力により制御され、セルバッファ106の出
力または空きセルパターン保持部704の出力を選択す
るセレクタ702とにより構成される。
【0050】図2に示すトラフィックシェーピング手段
206において、まず、m値保持部705にシェーピン
グの定数mを保持し、n値保持部707にシェーピング
の定数nを保持する。この定数n、mは、最終的に、A
TMスイッチ部の出力703の実効的速度を、 ATMスイッチ部の出力の実効的速度=(ATMスイッ
チ部の出力の物理的速度)×(n/m) に制御するための定数である。また、記憶手段である作
業用のレジスタ706は、出力部207からATMセル
が出力される毎にその保持値を更新する。レジスタ70
6は、図3により後述するフローにおける作業変数cash
に相当する。このレジスタ706のデータ更新アルゴリ
ズムは次の通りである。
206において、まず、m値保持部705にシェーピン
グの定数mを保持し、n値保持部707にシェーピング
の定数nを保持する。この定数n、mは、最終的に、A
TMスイッチ部の出力703の実効的速度を、 ATMスイッチ部の出力の実効的速度=(ATMスイッ
チ部の出力の物理的速度)×(n/m) に制御するための定数である。また、記憶手段である作
業用のレジスタ706は、出力部207からATMセル
が出力される毎にその保持値を更新する。レジスタ70
6は、図3により後述するフローにおける作業変数cash
に相当する。このレジスタ706のデータ更新アルゴリ
ズムは次の通りである。
【0051】減算器709には、加算器711を介した
レジスタ706の保持値及びn値保持部707の保持値
のの加算値とm値保持部705の保持値とが、すなわ
ち、cashの値にnを加えた値とシェーピング定数mとが
入力され、減算器709は両者の差を出力する。この減
算器709の出力はセレクタ710の「0」側の入力に
接続される。また、セレクタ710の「1」側の入力に
は、加算器711の出力値、すなわち、cashの値にnを
加えた値が入力される。比較器708には、m値保持部
705の保持値と加算器711の出力値とが、すなわ
ち、シェーピング定数mとcashの値にnを加えた値とが
入力され、比較器708は、前者の値が後者の値以上の
場合に「1」を出力し、逆の場合、すなわち、前者の値
が後者の値未満の場合に「0」を出力する。
レジスタ706の保持値及びn値保持部707の保持値
のの加算値とm値保持部705の保持値とが、すなわ
ち、cashの値にnを加えた値とシェーピング定数mとが
入力され、減算器709は両者の差を出力する。この減
算器709の出力はセレクタ710の「0」側の入力に
接続される。また、セレクタ710の「1」側の入力に
は、加算器711の出力値、すなわち、cashの値にnを
加えた値が入力される。比較器708には、m値保持部
705の保持値と加算器711の出力値とが、すなわ
ち、シェーピング定数mとcashの値にnを加えた値とが
入力され、比較器708は、前者の値が後者の値以上の
場合に「1」を出力し、逆の場合、すなわち、前者の値
が後者の値未満の場合に「0」を出力する。
【0052】比較器708の出力は、セレクタ710の
選択指示部に入力され、この信号が「0」の場合、セレ
クタ710は「0」側の入力、すなわち減算器709の
出力を選択し、逆にこの信号が「1」の場合、セレクタ
710は「1」側の入力、すなわち、cashの値にnを加
えた値の出力を選択して出力する。セレクタ710の出
力は、レジスタ706に送出され記憶保持される。n値
保持部707の保持値すなわちシェーピング定数nとレ
ジスタ706の値は、加算器711に入力され、加算器
711は両者の和を出力する。
選択指示部に入力され、この信号が「0」の場合、セレ
クタ710は「0」側の入力、すなわち減算器709の
出力を選択し、逆にこの信号が「1」の場合、セレクタ
710は「1」側の入力、すなわち、cashの値にnを加
えた値の出力を選択して出力する。セレクタ710の出
力は、レジスタ706に送出され記憶保持される。n値
保持部707の保持値すなわちシェーピング定数nとレ
ジスタ706の値は、加算器711に入力され、加算器
711は両者の和を出力する。
【0053】また、比較器708の出力信号は、セレク
タ710に送出されると同時にセレクタ702の選択指
示部にも送出される。セレクタ702は、セレクタ71
0と同様に動作し、「1」側の入力に接続される空きセ
ルパターン保持部704からの空きパターン、または、
「0」側の入力に接続されているセルバッファ106か
らの出力を選択して回線対応部に出力する。
タ710に送出されると同時にセレクタ702の選択指
示部にも送出される。セレクタ702は、セレクタ71
0と同様に動作し、「1」側の入力に接続される空きセ
ルパターン保持部704からの空きパターン、または、
「0」側の入力に接続されているセルバッファ106か
らの出力を選択して回線対応部に出力する。
【0054】図2に示すトラフィックシェーピング手段
206は、前述の構成を備えることにより、セレクタ7
02が、n/mの割合でセルバッファ106からの出力
を選択し、1−(n/m)の割合で、空きセルパターン
保持部704からの出力を選択することができる。
206は、前述の構成を備えることにより、セレクタ7
02が、n/mの割合でセルバッファ106からの出力
を選択し、1−(n/m)の割合で、空きセルパターン
保持部704からの出力を選択することができる。
【0055】次に、図3に示すフローを参照してトラフ
ィックシェーピング手段206における処理動作を説明
する。図3において、m、nはシェーピング定数、cash
は作業用の変数であり、ステップ402から始まるルー
プが1セル時間毎に繰り返し実行される。
ィックシェーピング手段206における処理動作を説明
する。図3において、m、nはシェーピング定数、cash
は作業用の変数であり、ステップ402から始まるルー
プが1セル時間毎に繰り返し実行される。
【0056】(1)まず、シェーピング手段は、作業用
変数cashの値を“0”に初期化し、cashの値とnとの加
算を行い、作業用変数cash+nの値が定数mの値以上で
あるか否かを判断する(ステップ401〜403)。
変数cashの値を“0”に初期化し、cashの値とnとの加
算を行い、作業用変数cash+nの値が定数mの値以上で
あるか否かを判断する(ステップ401〜403)。
【0057】(2)ステップ403の判断で、作業用変
数cash+nの値が定数mの値以上であると判断した場
合、セルバッファから有効セルを読み出した後、作業用
変数cashにcash+n−mの値を代入してステッ
プ402の処理に戻る(ステップ406、407)。
数cash+nの値が定数mの値以上であると判断した場
合、セルバッファから有効セルを読み出した後、作業用
変数cashにcash+n−mの値を代入してステッ
プ402の処理に戻る(ステップ406、407)。
【0058】(3)ステップ403の判断で、作業用変
数cash+nの値が定数mの値より小さいと判断した場
合、セルバッファからの読み出しを停止して空きセルを
出力した後、作業用変数cashにcash+nの値を代入して
ステップ402の処理に戻る(ステップ406、40
7)。
数cash+nの値が定数mの値より小さいと判断した場
合、セルバッファからの読み出しを停止して空きセルを
出力した後、作業用変数cashにcash+nの値を代入して
ステップ402の処理に戻る(ステップ406、40
7)。
【0059】前述ような動作を行うシェーピング手段
は、図4に示すように、m個のセル時間中にn個の有効
セルとm−n個の空きセルとを出力することが可能とな
る。そして、このシェーピング手段を図1に示すシェー
ピング手段206の位置に搭載することにより、ATM
スイッチ部103の出力部207の実効的速度を、AT
Mスイッチ部103の出力部207の物理的速度のn/
mとすることができる。すなわち、ATMスイッチ部1
03の出力部207の物理的な速度と要求される実効的
速度(回線対応部107の出力108の物理的速度)と
の比がわかっていれば、その比を定数mと定数nに設定
しておくことによりシェーピングが可能となる。
は、図4に示すように、m個のセル時間中にn個の有効
セルとm−n個の空きセルとを出力することが可能とな
る。そして、このシェーピング手段を図1に示すシェー
ピング手段206の位置に搭載することにより、ATM
スイッチ部103の出力部207の実効的速度を、AT
Mスイッチ部103の出力部207の物理的速度のn/
mとすることができる。すなわち、ATMスイッチ部1
03の出力部207の物理的な速度と要求される実効的
速度(回線対応部107の出力108の物理的速度)と
の比がわかっていれば、その比を定数mと定数nに設定
しておくことによりシェーピングが可能となる。
【0060】言い換えれば、ATMスイッチ部103の
出力部207に要求される実効的速度が与えられたと
き、 (実効的速度)=(物理的速度)×(n/m) となるnとmとをシェーピング手段に設定することによ
り、要求される実効的速度を実現できるということであ
る。
出力部207に要求される実効的速度が与えられたと
き、 (実効的速度)=(物理的速度)×(n/m) となるnとmとをシェーピング手段に設定することによ
り、要求される実効的速度を実現できるということであ
る。
【0061】次に、前述したトラフィックシェーピング
手段206の構成と動作とにおいて、m、nの値をm=
5、n=2とした場合を例に具体的に説明する。
手段206の構成と動作とにおいて、m、nの値をm=
5、n=2とした場合を例に具体的に説明する。
【0062】1セル時間目:レジスタ706の値(初期
値は0である)とn値保持部707の値であるn=2が
加算器711に入力される。この結果、加算器711
は、値2を出力する。比較器708の入力は、加算器7
11の出力2とm値保持部705の出力値であるm=5
となるため、比較器708の出力は「1」となる。従っ
て、セレクタ702は、「1」側の入力データを選択す
るので、ATMスイッチ部103の出力部207を介し
て回線対応部に送出されるセルは空きセルである。同時
にセレクタ710も「1」側のデータを選択するため、
加算器711の出力である値2を選択する。セレクタ7
10から出力される加算器711の出力値2は、レジス
タ706に格納される。
値は0である)とn値保持部707の値であるn=2が
加算器711に入力される。この結果、加算器711
は、値2を出力する。比較器708の入力は、加算器7
11の出力2とm値保持部705の出力値であるm=5
となるため、比較器708の出力は「1」となる。従っ
て、セレクタ702は、「1」側の入力データを選択す
るので、ATMスイッチ部103の出力部207を介し
て回線対応部に送出されるセルは空きセルである。同時
にセレクタ710も「1」側のデータを選択するため、
加算器711の出力である値2を選択する。セレクタ7
10から出力される加算器711の出力値2は、レジス
タ706に格納される。
【0063】2セル時間目:レジスタ706の値2とn
値保持部707の値であるn=2が加算器711に入力
されるので、加算器711の出力は、レジスタ706の
値2とn値保持部707の値n=2の和4となる。比較
器708には、加算器711の出力値4とm値保持部7
05の出力値であるm=5とが入力される。この結果、
比較器708は、「1」を出力する。従って、セレクタ
702は「1」側の入力データを選択するのでATMス
イッチ部103の出力部207を介して、回線対応部に
空きセルを送出する。同時に、セレクタ710も「1」
側のデータを選択するため、加算器711の出力値4を
選択する。セレクタ710から出力される加算器711
の出力値4は、レジスタ706に格納される。
値保持部707の値であるn=2が加算器711に入力
されるので、加算器711の出力は、レジスタ706の
値2とn値保持部707の値n=2の和4となる。比較
器708には、加算器711の出力値4とm値保持部7
05の出力値であるm=5とが入力される。この結果、
比較器708は、「1」を出力する。従って、セレクタ
702は「1」側の入力データを選択するのでATMス
イッチ部103の出力部207を介して、回線対応部に
空きセルを送出する。同時に、セレクタ710も「1」
側のデータを選択するため、加算器711の出力値4を
選択する。セレクタ710から出力される加算器711
の出力値4は、レジスタ706に格納される。
【0064】3セル時間目:レジスタ706の値4とn
値保持部707の値であるn=2が加算器711に入力
されるので、加算器711の出力は、レジスタ706の
値4とn値保持部707の値n=2の和6となる。比較
器708には、加算器711の出力値6とm値保持部7
05の出力値であるm=5とが入力される。この結果、
比較器708は、「0」を出力する。従って、セレクタ
702は「0」側の入力データを選択するのでATMス
イッチ部103の出力部207を介して、回線対応部に
セルバッファ106からの有効セルを送出する。同時
に、セレクタ710も「0」側のデータを選択するた
め、減算器709の出力値を選択する。減算器709に
は、加算器711の出力値6とm値保持部705の出力
値であるm=5とが入力されるため、減算器709の出
力、すなわちセレクタ710の出力は、レジスタ706
の値6とm値保持部705の値m=5の差1となる。こ
のセレクタ710から出力される減算器709の出力値
1は、レジスタ706に格納される。
値保持部707の値であるn=2が加算器711に入力
されるので、加算器711の出力は、レジスタ706の
値4とn値保持部707の値n=2の和6となる。比較
器708には、加算器711の出力値6とm値保持部7
05の出力値であるm=5とが入力される。この結果、
比較器708は、「0」を出力する。従って、セレクタ
702は「0」側の入力データを選択するのでATMス
イッチ部103の出力部207を介して、回線対応部に
セルバッファ106からの有効セルを送出する。同時
に、セレクタ710も「0」側のデータを選択するた
め、減算器709の出力値を選択する。減算器709に
は、加算器711の出力値6とm値保持部705の出力
値であるm=5とが入力されるため、減算器709の出
力、すなわちセレクタ710の出力は、レジスタ706
の値6とm値保持部705の値m=5の差1となる。こ
のセレクタ710から出力される減算器709の出力値
1は、レジスタ706に格納される。
【0065】4セル時間目:レジスタ706の値1とn
値保持部707の値であるn=2が加算器711に入力
されるので、加算器711の出力は、レジスタ706の
値1とn値保持部707の値n=2の和3となる。比較
器708には、加算器711の出力値3とm値保持部7
05の出力値であるm=5とが入力される。この結果、
比較器708は、「1」を出力する。従って、セレクタ
702は「1」側の入力データを選択するのでATMス
イッチ部103の出力部207を介して、回線対応部に
空きセルを送出する。同時に、セレクタ710も「1」
側のデータを選択するため、加算器711の出力値3を
選択する。セレクタ710から出力される加算器711
の出力値3は、レジスタ706に格納される。
値保持部707の値であるn=2が加算器711に入力
されるので、加算器711の出力は、レジスタ706の
値1とn値保持部707の値n=2の和3となる。比較
器708には、加算器711の出力値3とm値保持部7
05の出力値であるm=5とが入力される。この結果、
比較器708は、「1」を出力する。従って、セレクタ
702は「1」側の入力データを選択するのでATMス
イッチ部103の出力部207を介して、回線対応部に
空きセルを送出する。同時に、セレクタ710も「1」
側のデータを選択するため、加算器711の出力値3を
選択する。セレクタ710から出力される加算器711
の出力値3は、レジスタ706に格納される。
【0066】5セル時間目:レジスタ706の値3とn
値保持部707の値であるn=2が加算器711に入力
されるので、加算器711の出力は、レジスタ706の
値3とn値保持部707の値n=2の和5となる。比較
器708には、加算器711の出力値5とm値保持部7
05の出力値であるm=5とが入力される。この結果、
比較器708は、「0」を出力する。従って、セレクタ
702は「0」側の入力データを選択するのでATMス
イッチ部103の出力部207を介して、回線対応部に
セルバッファ106からの有効セルを送出する。同時
に、セレクタ710も「0」側のデータを選択するた
め、減算器709の出力値を選択する。減算器709に
は、加算器711の出力値5とm値保持部705の出力
値であるm=5とが入力されるため、減算器709の出
力、すなわちセレクタ710の出力は、レジスタ706
の値6とm値保持部705の値m=5の差0となる。こ
のセレクタ710から出力される減算器709の出力値
0は、レジスタ706に格納される。
値保持部707の値であるn=2が加算器711に入力
されるので、加算器711の出力は、レジスタ706の
値3とn値保持部707の値n=2の和5となる。比較
器708には、加算器711の出力値5とm値保持部7
05の出力値であるm=5とが入力される。この結果、
比較器708は、「0」を出力する。従って、セレクタ
702は「0」側の入力データを選択するのでATMス
イッチ部103の出力部207を介して、回線対応部に
セルバッファ106からの有効セルを送出する。同時
に、セレクタ710も「0」側のデータを選択するた
め、減算器709の出力値を選択する。減算器709に
は、加算器711の出力値5とm値保持部705の出力
値であるm=5とが入力されるため、減算器709の出
力、すなわちセレクタ710の出力は、レジスタ706
の値6とm値保持部705の値m=5の差0となる。こ
のセレクタ710から出力される減算器709の出力値
0は、レジスタ706に格納される。
【0067】以後の6セル時間目からは、前述した1セ
ル時間目のからの動作を繰り返すことになる。この結
果、図2に示すトラフィックシェーピング手段は、AT
Mスイッチ部の出力部207を介して、「空きセル、空
きセル、有効セル、空きセル、有効セル」の繰り返しと
なるセルを回線対応部に送出することになり、ATMス
イッチ部の出力部207の実効的な速度を、物理的な速
度の2/5とすることができる。すなわち、図2に示す
トラフィックシェーピング手段は、ATMスイッチ部の
出力部207の実効的な速度を、物理的な速度のn/m
にシェーピングすることができる。
ル時間目のからの動作を繰り返すことになる。この結
果、図2に示すトラフィックシェーピング手段は、AT
Mスイッチ部の出力部207を介して、「空きセル、空
きセル、有効セル、空きセル、有効セル」の繰り返しと
なるセルを回線対応部に送出することになり、ATMス
イッチ部の出力部207の実効的な速度を、物理的な速
度の2/5とすることができる。すなわち、図2に示す
トラフィックシェーピング手段は、ATMスイッチ部の
出力部207の実効的な速度を、物理的な速度のn/m
にシェーピングすることができる。
【0068】前述では、ATM交換機のATMスイッチ
部内にシェーピング手段備えるとした実施形態と、その
場合のシェーピング手段の構成について説明したが、次
に、ATM−NIC内にシェーピング手段を設ける場合
の本発明の実施形態を説明する。
部内にシェーピング手段備えるとした実施形態と、その
場合のシェーピング手段の構成について説明したが、次
に、ATM−NIC内にシェーピング手段を設ける場合
の本発明の実施形態を説明する。
【0069】図5はシェーピング手段をATM−NIC
に搭載する場合に効果的なシェーピング手段の構成を示
すブロック図である。図5に示す例は、図13により説
明した従来技術によるATM−NICのシェーピング手
段1414の構成として本発明によるシェーピング手段
を用いるものである。図5において、1302、131
0、1317はセレクタ、1304は空きセルパターン
保持部、1305はm値保持部、1306はレジスタ、
1307はn値保持部、1308は比較器、1309は
減算器、1311は加算器、1315はRMセル判別
部、1318はER抜き取り部であり、他の符号は図1
3の場合と同一である。
に搭載する場合に効果的なシェーピング手段の構成を示
すブロック図である。図5に示す例は、図13により説
明した従来技術によるATM−NICのシェーピング手
段1414の構成として本発明によるシェーピング手段
を用いるものである。図5において、1302、131
0、1317はセレクタ、1304は空きセルパターン
保持部、1305はm値保持部、1306はレジスタ、
1307はn値保持部、1308は比較器、1309は
減算器、1311は加算器、1315はRMセル判別
部、1318はER抜き取り部であり、他の符号は図1
3の場合と同一である。
【0070】図5に示すシェーピング手段1414は、
RMセル判別部1315、ER抜き取り部1318、セ
レクタ1317を付加した点が図2により説明したシェ
ーピング手段と異なるだけで、その他の構成は、図2の
場合と同様であり、また、その動作も、基本的に図2の
場合と同一である。
RMセル判別部1315、ER抜き取り部1318、セ
レクタ1317を付加した点が図2により説明したシェ
ーピング手段と異なるだけで、その他の構成は、図2の
場合と同様であり、また、その動作も、基本的に図2の
場合と同一である。
【0071】m値保持部1305には、ATM−ICの
出力部1303の物理的な速度が予め設定される。そし
て、ATM−NICの入力部1313を介してATM交
換機からRMセルが入力された場合、RMセル判別部1
315は「1」を出力し、セレクタ1317に「1」側
を選択させ、ERフィールド抜き取り部1318から送
出されたRMセルのERフィールドの値である許容され
る実効的速度の情報がn値保持部1307に書き込まれ
る。
出力部1303の物理的な速度が予め設定される。そし
て、ATM−NICの入力部1313を介してATM交
換機からRMセルが入力された場合、RMセル判別部1
315は「1」を出力し、セレクタ1317に「1」側
を選択させ、ERフィールド抜き取り部1318から送
出されたRMセルのERフィールドの値である許容され
る実効的速度の情報がn値保持部1307に書き込まれ
る。
【0072】いま、ATM−NICの出力部1303の
物理的速度が5Mbpsであるとすると、m値保持部130
5には「5」と書き込まれている。次に、ERフィール
ドの値が2MbpsであるRMセルが到着した場合、n値保
持部1307には「2」が書き込まれる。そして、その
後のシェーピング処理は、図2により説明した場合と全
く同様に行われる。
物理的速度が5Mbpsであるとすると、m値保持部130
5には「5」と書き込まれている。次に、ERフィール
ドの値が2MbpsであるRMセルが到着した場合、n値保
持部1307には「2」が書き込まれる。そして、その
後のシェーピング処理は、図2により説明した場合と全
く同様に行われる。
【0073】これにより、図5に示すシェーピング手段
は、ATM−NICの出力部1303の物理的速度を、
RMセルのERフィールドの値により指定される2Mbps
となる。また、ERフィールドの値が1MbpsであるRM
セルが到着した場合、n値保持部1307には「1」が
書き込まれるため、ATM−NICの出力部1303の
物理的速度は1Mbpsとなる。
は、ATM−NICの出力部1303の物理的速度を、
RMセルのERフィールドの値により指定される2Mbps
となる。また、ERフィールドの値が1MbpsであるRM
セルが到着した場合、n値保持部1307には「1」が
書き込まれるため、ATM−NICの出力部1303の
物理的速度は1Mbpsとなる。
【0074】前述したように、図5に示すシェーピング
手段は、RMセルが到着する毎に、自動的にn値保持部
1307の値が更新されるため、ネットワーク側が制限
する実効的な速度を常に守ることが可能となる。
手段は、RMセルが到着する毎に、自動的にn値保持部
1307の値が更新されるため、ネットワーク側が制限
する実効的な速度を常に守ることが可能となる。
【0075】なお、前述において、セレクタ1317の
「0」側に、予め定めた定数が接続されており、RMセ
ルの到着がない場合、その値がn値保持部1307に書
き込まれるため、この値とm保持部1305の値で決ま
るシェーピングを行うことができる。また、前述では、
説明を簡略にするためn、mの値を極めて小さな単純な
ものとして説明したが、n、mの値は、それぞれ、より
大きな実際のデータ伝送に見合った値とすることができ
る。
「0」側に、予め定めた定数が接続されており、RMセ
ルの到着がない場合、その値がn値保持部1307に書
き込まれるため、この値とm保持部1305の値で決ま
るシェーピングを行うことができる。また、前述では、
説明を簡略にするためn、mの値を極めて小さな単純な
ものとして説明したが、n、mの値は、それぞれ、より
大きな実際のデータ伝送に見合った値とすることができ
る。
【0076】図2、図5により説明したシェーピング手
段は、n値保持部とm値保持部との2つの記憶手段を有
するとして説明したが、n値保持部とm値保持部とを1
つの記憶手段として構成することもできる。次に、この
場合のシェーピング手段の例を説明する。
段は、n値保持部とm値保持部との2つの記憶手段を有
するとして説明したが、n値保持部とm値保持部とを1
つの記憶手段として構成することもできる。次に、この
場合のシェーピング手段の例を説明する。
【0077】図6は本発明の他の実施形態によるシェー
ピング手段構成を示すブロック図である。図6におい
て、707’はα値保持部であり、他の符号は図2の場
合と同一である。
ピング手段構成を示すブロック図である。図6におい
て、707’はα値保持部であり、他の符号は図2の場
合と同一である。
【0078】図6に示す本発明の実施形態によるシェー
ピング手段は、図2に示すシェーピング手段のn値保持
部707をα値保持部707’とし、αの値として、前
述で説明したシェーピング定数n、mから得られるn/
mに相当する値に設定することとしたものである。そし
て、比較器708、減算器708の図2においてm値保
持部705の出力が接続されていた入力には“1”を入
力しておく。
ピング手段は、図2に示すシェーピング手段のn値保持
部707をα値保持部707’とし、αの値として、前
述で説明したシェーピング定数n、mから得られるn/
mに相当する値に設定することとしたものである。そし
て、比較器708、減算器708の図2においてm値保
持部705の出力が接続されていた入力には“1”を入
力しておく。
【0079】前述のように構成される図6に示す本発明
の実施形態によるシェーピング手段において、レジスタ
706の保持値とα値保持部707’の値αとは、加算
器711で加算された後比較器708に印加される。こ
の加算値が1以上の場合、比較器708は、「0」を出
力してセレクタ702が有効セルを格納しているセルバ
ッファ106からATMセルを読み出して出力するよう
に制御する。また、比較器708は、前述の加算値から
1を減じた値を出力している減算器709の出力を制御
710に選択させ、この値を新たにレジスタ706に記
憶させる。
の実施形態によるシェーピング手段において、レジスタ
706の保持値とα値保持部707’の値αとは、加算
器711で加算された後比較器708に印加される。こ
の加算値が1以上の場合、比較器708は、「0」を出
力してセレクタ702が有効セルを格納しているセルバ
ッファ106からATMセルを読み出して出力するよう
に制御する。また、比較器708は、前述の加算値から
1を減じた値を出力している減算器709の出力を制御
710に選択させ、この値を新たにレジスタ706に記
憶させる。
【0080】比較器708は、加算器711で加算され
た加算値が1未満の場合、「1」を出力してセレクタ7
02に前記セルバッファからのATMセルでなく、空き
セルパターン保持部704からの空きセルを選択させ
る。また、比較器708は、同時に、セレクタ710に
加算器711の出力を選択させ、この加算値を新たにレ
ジスタ706に記憶させる。
た加算値が1未満の場合、「1」を出力してセレクタ7
02に前記セルバッファからのATMセルでなく、空き
セルパターン保持部704からの空きセルを選択させ
る。また、比較器708は、同時に、セレクタ710に
加算器711の出力を選択させ、この加算値を新たにレ
ジスタ706に記憶させる。
【0081】図6に示す本発明の実施形態によるシェー
ピング手段は、前述した動作を1セル時間毎に繰り返す
ことにより、有効セルと空きセルとをα対(1−α)の
比率で出力することができる。
ピング手段は、前述した動作を1セル時間毎に繰り返す
ことにより、有効セルと空きセルとをα対(1−α)の
比率で出力することができる。
【0082】前述したように構成される本発明の各実施
形態によるシェーピング手段をATM交換機内のATM
スイッチ部に適用することにより、ATMスイッチ部
は、n/mの割合で有効セルを出力し、〔1−(n/
m)〕の割合で空きセルを出力する。従って、ATMス
イッチ部の出力の実効速度、すなわち、回線対応部の入
力の実効的な速度を、定数m、nを、 m:n=(ATMスイッチ部の出力の物理的速度):(出
力回線の物理的速度) となるように設定することにより、回線対応部の入力・
出力間の速度の整合をとったものとすることができる。
このため、従来、回線対応部に配置する必要のあったセ
ルバッファを不要とすることができる。また、m、nの
値を16ビットの2進数で設定すると仮定すると、シェ
ーピングの最小の制御幅は2~16、すなわち、1/65535
となるため、ATMスイッチ部の出力の物理的速度、出
力回線の物理的速度が、 64kbps×N (1≦N≦38880) で表せる場合、両者がどのような速度であっても、本発
明の実施形態によるシェーピング手段により速度の整合
をとることが可能となり、従来、回線対応部に配置して
いた莫大なセルバッファを不要とすることができる。
形態によるシェーピング手段をATM交換機内のATM
スイッチ部に適用することにより、ATMスイッチ部
は、n/mの割合で有効セルを出力し、〔1−(n/
m)〕の割合で空きセルを出力する。従って、ATMス
イッチ部の出力の実効速度、すなわち、回線対応部の入
力の実効的な速度を、定数m、nを、 m:n=(ATMスイッチ部の出力の物理的速度):(出
力回線の物理的速度) となるように設定することにより、回線対応部の入力・
出力間の速度の整合をとったものとすることができる。
このため、従来、回線対応部に配置する必要のあったセ
ルバッファを不要とすることができる。また、m、nの
値を16ビットの2進数で設定すると仮定すると、シェ
ーピングの最小の制御幅は2~16、すなわち、1/65535
となるため、ATMスイッチ部の出力の物理的速度、出
力回線の物理的速度が、 64kbps×N (1≦N≦38880) で表せる場合、両者がどのような速度であっても、本発
明の実施形態によるシェーピング手段により速度の整合
をとることが可能となり、従来、回線対応部に配置して
いた莫大なセルバッファを不要とすることができる。
【0083】すなわち、本発明の実施形態によるシェー
ピング手段をATMスイッチ部の出力部に搭載した場
合、回線対応部の基本的な構成は図11に示すものと同
様となるが、FIFOメモリ801の深さが数セル分あれば
充分であるため、効率的にマルチレートインタフェース
を有するATM交換機を構築することが可能となる。
ピング手段をATMスイッチ部の出力部に搭載した場
合、回線対応部の基本的な構成は図11に示すものと同
様となるが、FIFOメモリ801の深さが数セル分あれば
充分であるため、効率的にマルチレートインタフェース
を有するATM交換機を構築することが可能となる。
【0084】また、本発明の実施形態によるシェーピン
グ手段をATM−NICに適用することにより、このA
TM−NICの出力の実効的速度をRMセルのERフィ
ールドに格納されている値とすることができる。すなわ
ち、従来技術では、RMセルを受信しERフィールドを
抜き出した後、その値とATM−NICの物理的速度の
比を求めて帯域制御テーブルを設定する必要があり、R
Mセル受信からシェーパの再設定までに多くのの時間を
要していたが、本発明の実施形態により、このような煩
雑な手順を必要とせず、また、テーブル設定の時間なく
ERフィールドの値をATM−NICの出力の実効的な
速度に反映させることが可能となる。
グ手段をATM−NICに適用することにより、このA
TM−NICの出力の実効的速度をRMセルのERフィ
ールドに格納されている値とすることができる。すなわ
ち、従来技術では、RMセルを受信しERフィールドを
抜き出した後、その値とATM−NICの物理的速度の
比を求めて帯域制御テーブルを設定する必要があり、R
Mセル受信からシェーパの再設定までに多くのの時間を
要していたが、本発明の実施形態により、このような煩
雑な手順を必要とせず、また、テーブル設定の時間なく
ERフィールドの値をATM−NICの出力の実効的な
速度に反映させることが可能となる。
【0085】また、ネットワーク側では、ATM−NI
CがRMセル内のERフィールドに格納された実効的速
度を遵守しているかを監視しているのが一般的であり、
従来技術の場合、テーブル設定を行っている時間は、前
回受信したRMセルのERフィールドの値に従ってシェ
ーピング動作をしているため、ATM−NICが送出し
ているデータの実効的速度がネットワーク側の制限を越
えてしまう可能性があった。このような場合、ネットワ
ーク側はATM−NICから送出されたATMセルを廃
棄する可能性がある。しかし、前述した本発明の実施形
態によるシェーピング手段によれば、帯域制御テーブル
の設定が不要であるため、RMセルを受信してからシェ
ーピングの効果が現れるまでに要する時間を充分に短く
することができ、前述のようなネットワーク側によるA
TMセルの廃棄を発生させることを防止することができ
る。
CがRMセル内のERフィールドに格納された実効的速
度を遵守しているかを監視しているのが一般的であり、
従来技術の場合、テーブル設定を行っている時間は、前
回受信したRMセルのERフィールドの値に従ってシェ
ーピング動作をしているため、ATM−NICが送出し
ているデータの実効的速度がネットワーク側の制限を越
えてしまう可能性があった。このような場合、ネットワ
ーク側はATM−NICから送出されたATMセルを廃
棄する可能性がある。しかし、前述した本発明の実施形
態によるシェーピング手段によれば、帯域制御テーブル
の設定が不要であるため、RMセルを受信してからシェ
ーピングの効果が現れるまでに要する時間を充分に短く
することができ、前述のようなネットワーク側によるA
TMセルの廃棄を発生させることを防止することができ
る。
【0086】
【発明の効果】以上説明したように、本発明によるシェ
ーピング手段によれば、伝送されるセルの実効的な速度
を、物理的な速度のn/mにシェーピングすることがで
き、このようなシェーピング手段をATM交換機内のA
TMスイッチ部に適用することにより、ATMスイッチ
部の出力の物理的速度、出力回線の物理的速度が異なる
場合に、速度の整合をとることが可能となり、従来、回
線対応部に配置していた莫大なセルバッファを不要とす
ることができる。
ーピング手段によれば、伝送されるセルの実効的な速度
を、物理的な速度のn/mにシェーピングすることがで
き、このようなシェーピング手段をATM交換機内のA
TMスイッチ部に適用することにより、ATMスイッチ
部の出力の物理的速度、出力回線の物理的速度が異なる
場合に、速度の整合をとることが可能となり、従来、回
線対応部に配置していた莫大なセルバッファを不要とす
ることができる。
【0087】また、本発明による本発明によるシェーピ
ング手段をATM−NICに適用することにより、短時
間の間に、このATM−NICの出力の実効的速度をR
MセルのERフィールドに格納されている値とすること
ができ、ネットワーク側によるATMセルの廃棄を発生
させることを防止することができる。
ング手段をATM−NICに適用することにより、短時
間の間に、このATM−NICの出力の実効的速度をR
MセルのERフィールドに格納されている値とすること
ができ、ネットワーク側によるATMセルの廃棄を発生
させることを防止することができる。
【図1】図1は本発明の実施形態によるATM交換機の
構成を示すブロック図である。
構成を示すブロック図である。
【図2】図2は本発明の一実施形態によるトラフィック
シェーピング手段の構成を示すブロック図である。
シェーピング手段の構成を示すブロック図である。
【図3】図3はトラフィックシェーピング手段の動作手
順を説明するフローチャートである。
順を説明するフローチャートである。
【図4】図4はトラフィックシェーピングを行ったAT
Mスイッチ部からの出力の状態を説明する図である。
Mスイッチ部からの出力の状態を説明する図である。
【図5】図5はシェーピング手段をATM−NICに搭
載した場合のシェーピング手段の構成を示すブロック図
である。
載した場合のシェーピング手段の構成を示すブロック図
である。
【図6】図6は本発明の他の実施形態によるシェーピン
グ手段の構成を示すブロック図である。
グ手段の構成を示すブロック図である。
【図7】図7は従来技術によるATM交換機の構成を示
すブロック図である。
すブロック図である。
【図8】図8はATMセルの物理的な速度と実効的な速
度とについて説明する図である。
度とについて説明する図である。
【図9】図9は有効セルと空きせるとについて説明する
図である。
図である。
【図10】図10は前述した従来技術によるATM交換
機の問題点を説明する図である。
機の問題点を説明する図である。
【図11】図11は出力側の回線対応部の構成を示すブ
ロック図である。
ロック図である。
【図12】図12は従来技術によるATM交換機の他の
構成を示すブロック図である。
構成を示すブロック図である。
【図13】図13はATM−NICの一般的な構成を示
すブロック図である。
すブロック図である。
【図14】図14はRMセルの構成を説明する図であ
る。
る。
【図15】図15はATM−NICとネットワークとの
関係を説明する図である。
関係を説明する図である。
101 ATM交換機
102、107 回線対応部
103 ATMスイッチ部
104 多重部
105 振り分け部
106 出力セルバッファ
108、109 回線
206、1414 トラフィックシェーピング手段
702、710、808、1002、1005、1302、1310、1317 セレ
クタ 704、807、1003、1304 空きセルパター
ン保持部 705、1305 m値保持部 706、1306 レジスタ 707、1307 n値保持部 707’ α値保持部 708、1308 比較器 709、1309 減算器 711、1311 加算器 508、1413 セルバッファ 509 出力側回線 801 FIFO(First In First Out Memory)メモリ 803 有効セル検出部 810 “0”検出部 811 信号反転部 1004 カウンタ 1006 帯域制御部 1007 残量監視部 1008 “0”検出部 1009 帯域制御テーブル 1315 RMセル判別部 1318 ER抜き取り部 1401 ATM−NIC 1402 物理レイヤ処理部 1403 ATMレイヤ処理部 1410 AAL(ATM Adaptation Layer)処理部
クタ 704、807、1003、1304 空きセルパター
ン保持部 705、1305 m値保持部 706、1306 レジスタ 707、1307 n値保持部 707’ α値保持部 708、1308 比較器 709、1309 減算器 711、1311 加算器 508、1413 セルバッファ 509 出力側回線 801 FIFO(First In First Out Memory)メモリ 803 有効セル検出部 810 “0”検出部 811 信号反転部 1004 カウンタ 1006 帯域制御部 1007 残量監視部 1008 “0”検出部 1009 帯域制御テーブル 1315 RMセル判別部 1318 ER抜き取り部 1401 ATM−NIC 1402 物理レイヤ処理部 1403 ATMレイヤ処理部 1410 AAL(ATM Adaptation Layer)処理部
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 安田 武史
神奈川県横浜市戸塚区戸塚町216番地
株式会社 日立製作所 情報通信事業部
内
(72)発明者 宮尾 益昌
神奈川県横浜市戸塚区戸塚町216番地
株式会社 日立製作所 情報通信事業部
内
(72)発明者 森脇 紀彦
東京都国分寺市東恋ケ窪一丁目280番地
株式会社 日立製作所 中央研究所内
(72)発明者 笠原 裕明
神奈川県横浜市戸塚区戸塚町216番地
株式会社 日立製作所 情報通信事業部
内
(72)発明者 松岡 誠
神奈川県横浜市戸塚区戸塚町216番地
株式会社 日立製作所 情報通信事業部
内
(56)参考文献 特開 平7−327033(JP,A)
(58)調査した分野(Int.Cl.7,DB名)
H04L 12/28
H04L 12/56
Claims (5)
- 【請求項1】 有効セルと空きセルとをn対m−nの比
率で出力するATMセルのシェーピング手段において、
nの値を保持する第1の記憶手段と、mの値を保持する
第2の記憶手段と、変数を保持するための第3の記憶手
段とを備え、第3の記憶手段の保持値に第1の記憶手段
の保持値を加えた加算値が第2の記憶手段の保持値以上
の場合、セルバッファから有効なATMセルを読み出す
と同時に、前記加算値から第2の記憶手段の保持値を減
じた値を新たに第3の記憶手段に記憶し、前記加算値が
第2の記憶手段の保持値未満の場合、空きセルを出力す
ると同時に、前記加算値を新たに第3の記憶手段に記憶
する動作を1セル時間毎に行うことを特徴とするシェー
ピング手段。 - 【請求項2】 前記第2の記憶手段が、伝送路の物理的
な速度を保持し、前記第1の記憶手段が受信したRMセ
ル内部のERフィールドの値を保持することを特徴とす
る請求項1記載のシェーピング手段。 - 【請求項3】 有効セルと空きセルとをα対1−αの比
率で出力する、ATMセルのシェーピング手段におい
て、αの値を保持する第1の記憶手段と、変数を保持す
るための第2の記憶手段とを備え、第2の記憶手段の保
持値に第1の記憶手段の保持値を加えた加算値が1以上
の場合、セルバッファから有効なATMセルを読み出す
と同時に、前記加算値から1を減じた値を新たに第2の
記憶手段に記憶し、前記加算値が1未満の場合、空きセ
ルを出力すると同時に、前記加算値を新たに第2の記憶
手段に記憶する動作を1セル時間毎に行うことを特徴と
するシェーピング手段。 - 【請求項4】 請求項1または3記載のシェーピング手
段をATM交換機のATMスイッチ部に備えることを特
徴とするATM交換機。 - 【請求項5】 請求項1、2または3記載のシェーピン
グ手段をその出力部に備えることを特徴とするATM−
NIC。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11098597A JP3533435B2 (ja) | 1997-04-28 | 1997-04-28 | トラヒックシェーピング手段、atm交換機及びatm−nic |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11098597A JP3533435B2 (ja) | 1997-04-28 | 1997-04-28 | トラヒックシェーピング手段、atm交換機及びatm−nic |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10303917A JPH10303917A (ja) | 1998-11-13 |
JP3533435B2 true JP3533435B2 (ja) | 2004-05-31 |
Family
ID=14549489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11098597A Expired - Fee Related JP3533435B2 (ja) | 1997-04-28 | 1997-04-28 | トラヒックシェーピング手段、atm交換機及びatm−nic |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3533435B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5673321B2 (ja) | 2011-04-18 | 2015-02-18 | 富士通株式会社 | 伝送装置およびインタフェースカード |
-
1997
- 1997-04-28 JP JP11098597A patent/JP3533435B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10303917A (ja) | 1998-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5818815A (en) | Method and an apparatus for shaping the output traffic in a fixed length cell switching network node | |
EP0763915B1 (en) | Packet transfer device and method adaptive to a large number of input ports | |
US5812527A (en) | Simplified calculation of cell transmission rates in a cell based netwook | |
EP0784895B1 (en) | Flow control method and apparatus for cell-based communication networks | |
EP1069801B1 (en) | Connections bandwidth right sizing based on network resources occupancy monitoring | |
US5602830A (en) | Method and an apparatus for shaping the output traffic in a fixed length cell switching network node | |
US6389031B1 (en) | Methods and apparatus for fairly scheduling queued packets using a ram-based search engine | |
EP0873037B1 (en) | Traffic shaper for ATM network using dual leaky bucket regulator | |
US5777984A (en) | Method and apparatus for controlling cell transmission rate in a cell based network in the presence of congestion | |
US5533009A (en) | Bandwidth management and access control for an ATM network | |
US6370144B1 (en) | Methods and apparatus for shaping queued packets using a two-dimensional RAM-based search engine | |
US6396843B1 (en) | Method and apparatus for guaranteeing data transfer rates and delays in data packet networks using logarithmic calendar queues | |
JPH0744542B2 (ja) | 非同期転送モードにおける仮想パスの帯域割当方式 | |
US5629936A (en) | Control of consecutive packet loss in a packet buffer | |
JP3338000B2 (ja) | Atmスイッチングノードにおける実時間トラフィック監視及び制御方法 | |
CA2238795A1 (en) | Er information acceleration in abr traffic | |
US6587436B1 (en) | Method and apparatus for allocation of available bandwidth | |
US6504824B1 (en) | Apparatus and method for managing rate band | |
JP2991125B2 (ja) | Abr用セルレート監視装置 | |
EP1065908B1 (en) | A method for generating ATM cells for low bit rate applications | |
JP3075188B2 (ja) | セルレート監視装置 | |
US6359862B1 (en) | ATM network available bit rate (ABR) explicit rate flow control system | |
JP3533435B2 (ja) | トラヒックシェーピング手段、atm交換機及びatm−nic | |
Awater et al. | Optimal queueing policies for fast packet switching of mixed traffic | |
EP1584164A2 (en) | System and method for providing quality of service in asynchronous transfer mode cell transmission |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040203 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040212 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |