JP3533435B2

JP3533435B2 - トラヒックシェーピング手段、ａｔｍ交換機及びａｔｍ−ｎｉｃ

Info

Publication number: JP3533435B2
Application number: JP11098597A
Authority: JP
Inventors: 明生牧本; 尚彦小崎; 武史安田; 益昌宮尾; 紀彦森脇; 裕明笠原; 誠松岡
Original assignee: Hitachi Communication Technologies Ltd
Current assignee: Hitachi Communication Technologies Ltd
Priority date: 1997-04-28
Filing date: 1997-04-28
Publication date: 2004-05-31
Anticipated expiration: 2017-04-28
Also published as: JPH10303917A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＡＴＭ(Asynchron
ous Transfer Mode）セルのトラフィックシェーピング
手段、すなわち速度変換手段に係り、特に、各種速度を
有する複数のインタフェースを収容するＡＴＭ交換機を
構築するために用いて効果的で、また、任意の帯域幅の
ＡＴＭセルを送出するＡＴＭ−ＮＩＣ（NIC＝Network I
nterface Card）を構築することが可能で、ＡＢＲサー
ビスに対応するＡＴＭ−ＮＩＣを構築することが可能な
トラフィックシェーピング手段、このトラフィックシェ
ーピング手段を用いたＡＴＭ交換機及びＡＴＭ−ＮＩＣ
に関する。

【０００２】

【従来の技術】図７は従来技術によるＡＴＭ交換機の構
成を示すブロック図、図８はＡＴＭセルの物理的な速度
と実効的な速度とについて説明する図、図９は有効セル
と空きせるとについて説明する図であり、以下、これら
の図を参照して従来技術を説明する。図７において、１
０１はＡＴＭ交換機、１０２、１０７は回線対応部、１
０３はＡＴＭスイッチ部、１０４は多重部、１０５は振
り分け部、１０６は出力セルバッファ、１０８、１０９
は回線である。

【０００３】図７に示す従来技術によるＡＴＭ交換機１
０１は、各セル毎のスイッチングを行うＡＴＭスイッチ
部１０３と、各種回線１０８、１０９に対応する回線対
応部１０２、１０７とにより構成される。また、ＡＴＭ
スイッチ部１０３は、入力側の回線１０９を収容する各
回線対応部１０２から入力されるＡＴＭセルを多重する
多重部１０４と、到着したＡＴＭセルのヘッダ情報を解
析し、ＡＴＭセルを行き先方路別に振り分ける振り分け
部１０５と、出力側の回線１０８が収容される回線対応
部１０７に送出するＡＴＭセルを一時的に格納する出力
セルバッファ１０６とにより構成される。

【０００４】前述において、ＡＴＭスイッチ部１０３
は、単一系統のクロックで動作するのが一般的であるた
め、ＡＴＭスイッチ部１０３内の各出力セルバッファ１
０６から出力されるＡＴＭセルの物理的な速度は一定で
あり、例えば、155.52Mbpsとなっている。ここで、物理
的な速度と実効的な速度との定義について、図８を参照
して説明する。

【０００５】図８は伝送路上のある１点について、各時
間にどのようなＡＴＭセルが通過したかを示すものであ
る。一般に、ＡＴＭセルには、有効な情報が乗っている
有効セルと情報が乗っていない空きセルとがある。そし
て、物理的な速度とは、単位時間に伝送路上のある一点
を通過する有効セル、空きセルを含む全ＡＴＭセル６０
１−ａ〜６０１−ｈの全ビット数を意味する。また、実
効的な速度とは、単位時間に伝送路上のある一点を通過
する、有効セル６０１−ａ、６０１−ｃ、６０１−ｄ、
６０１−ｈの全ビット数を意味する。

【０００６】次に、図９を参照して有効セルと空きセル
とについて説明する。図９に示すように、有効セル９０
２は、ＡＴＭセルのサブセットであり、行き先情報等の
情報を含むヘッダ部分９０５と、ユーザの情報が含まれ
ているペイロード部分９０６とにより構成されるＡＴＭ
セルである。また、空きセル９０１も、ＡＴＭセルのサ
ブセットであり、空きセル用の特殊パターン、例えば、
オール“０”を有するヘッダ部分９０３と、無意味な情
報を有するペイロード部分９０１とにより構成されるＡ
ＴＭセルである。一般に、有効セルは、出力セルバッフ
ァ１０６に書き込まれ、書き込まれたまま読み出される
が、空きセルは、出力セルバッファ１０６に書き込まれ
ず、出力セルバッファ１０６に有効セルがなくなった場
合に挿入されるものである。

【０００７】従って、図７に示すＡＴＭ交換機１０１
は、下り側である出力側の回線１０８の物理的な速度が
ＡＴＭスイッチ部１０３内の各出力バッファ１０６から
出力されるＡＴＭセルの物理的な速度未満、例えば、4
4.736Mbpsの場合、下り側回線対応部１０７の入力側の
実効的な速度が出力回線１０８の物理的速度を一時的に
上回る場合がある。このため、図７に示すＡＴＭ交換機
１０１は、回線対応部１０７にばく大なセルバッファが
必要となるという問題点を有するものである。

【０００８】図１０は前述した従来技術によるＡＴＭ交
換機の問題点を説明する図、図１１は出力側の回線対応
部の構成を示すブロック図であり、以下、図１０、図１
１を参照して、前述した問題点についてさらに詳細に説
明する。図１０、図１１において、５０８はセルバッフ
ァ、５０９は出力側回線、８０１はFIFO(First In Firs
t Out Memory）メモリ、８０３は有効セル検出部、８０
７は空きセルパターン保持部、８０８はセレクタ、８１
０は“０”検出部、８１１は信号反転部であり、他の符
号は図７の場合と同一である。

【０００９】図１０において、いま、ある出力側回線５
０９の物理的な速度５１１を仮に44.736Mbpsであるとす
る。また、その回線対応部１０７の入力線５０６の物理
的な速度５１０を155.52Mbpsであると仮定する。このと
き、一般的に、フロー制御等により、ＡＴＭスイッチ部
１０３のセルバッファ１０６に入力されるトラヒックの
実効的な速度は、そのセルバッファ１０６に対応する出
力側回線５０９の実効的な速度以下に制限される。この
ため、長期的に見た場合、下り側の回線対応部１０７に
入力されるトラヒック５１４は、出力回線５０９の物理
的速度５１１以下となるが、短期的に見た場合、ＡＴＭ
スイッチ部１０３のセルバッファ１０６にＡＴＭセルが
複数滞留していると、セルバッファ１０６からの出力の
実効的な速度が、符号５１２として示すように、対応す
る出力回線５０９の物理的速度５１１を上回ることがあ
る。この符号５１２で示す超過分を吸収するため、回線
対応部１０７には、セルバッファ５０８を配置する必要
がある。

【００１０】セルバッファ５０８を配置して構成した回
線対応部１０７は、図１１に示すように、FIFOメモリ８
０１と、有効セル検出部８０３と、空きセルパターン保
持部８０７と、セレクタ８０８と、“０”検出部８１０
と、信号反転部８１１とにより構成される。なお、前述
のセルバッファ５０８は、FIFOメモリ８０１により構成
される。

【００１１】図１１において、ＡＴＭスイッチ部１０３
からの入力線８０２は、FIFOメモリ８０１のデータ入力
Ｄinと有効セル検出部８０３とに接続されている。有効
セル検出部８０３は、ＡＴＭスイッチ部１０３から到着
するＡＴＭセルを監視し、有効セルであればFIFOメモリ
８０１の書き込みイネーブルＷＥＮに対してイネーブル
信号を送出する。また、FIFOメモリ８０１の書き込み用
クロック入力ＣＫ(Ｗ)には、到着するＡＴＭセルの物理
的な速度と同一の周波数を有するクロック信号８０４が
入力される。

【００１２】回線対応部１０７は、前述した構成を備え
ることにより、ＡＴＭスイッチ部１０３から到着する有
効セルのみをFIFOメモリ８０１に蓄積することが可能と
なり、ＡＴＭスイッチ部１０３から到着する空きセルを
FIFOメモリ８０１に蓄積しないように動作することがで
きる。また、“０”検出部８１０は、FIFOメモリ８０１
に蓄積されているデータ量を監視し、このデータ量が
“０”となった場合、すなわち、FIFOメモリ８０１内に
有効セルが存在しない場合、セレクタ８０８に対して
「１」側のデータの選択を指示する信号を送出する。
“０”検出部８１０は、逆に、前述のデータ量が“０”
以外の場合、セレクタ８０８に対して「０」側のデータ
の選択を指示する信号を送出する。

【００１３】セレクタ８０８の「０」側の入力には、FI
FOメモリ８０１からの出力信号８０６が接続されてお
り、「１」側の入力には、空きセルパターン保持部８０
７が接続されている。前述した“０”検出部８１０の出
力は、同時に、信号反転部８１１により反転され、FIFO
メモリ８０１の読み出しイネーブルＲＥＮに接続され
る。この接続の意味するところは、FIFOメモリ８０１内
に有効セルが存在している場合、その有効セルを読み出
すということである。また、FIFOメモリ８０１の読み出
し用クロック入力ＣＫ(Ｒ)には、出力側回線８０９の物
理的速度と同一の周波数を有するクロック信号８０５が
入力されている。

【００１４】回線対応部１０７は、前述した構成を備え
ることにより、FIFOメモリ８０１内に有効セルが存在す
る場合、その有効セルをセレクタ８０８を介して出力側
回線８０９に出力し、逆に、FIFOメモリ８０１内に有効
セルが存在しない場合、空きセルパターン保持部８０７
からの空きセルをセレクタ８０８を介して出力側回線８
０９に対して出力することができる。

【００１５】しかし、前述したように下り側の回線対応
部１０７にセルバッファを配置した場合にも、従来技術
によるＡＴＭ交換機は、ＡＴＭスイッチ部１０３の出力
の実効的な速度が高い状態が長い期間持続すると、すな
わち、ＡＴＭスイッチ部１０３の出力の実効的な速度が
出力回線の物理的速度を超過している状態が長い期間持
続すると、下り側回線対応部１０７のセルバッファにオ
ーバーフローが発生し、セルの損失が発生することとな
るという問題点を生じる。

【００１６】前述したような問題点を解決することので
きる従来技術として、例えば、特開平４−２７６９４３
号公報等に記載された技術が知られており、以下、これ
について説明する。

【００１７】図１２は前記従来技術によるＡＴＭ交換機
の他の構成を示すブロック図である。図１２において、
１００２、１００５はセレクタ、１００３は空きセルパ
ターン保持部、１００４はカウンタ、１００６は帯域制
御部、１００７は残量監視部、１００８は“０”検出
部、１００９は帯域制御テーブルであり、他の符号は図
７の場合と同一である。

【００１８】図１２に示す例は、図７におけるＡＴＭス
イッチ部１０３の出力部の構成を示したものであり、図
７のセルバッファ１０６の出力側に破線部内に示した帯
域制御部１００６を追加した構成となっている。帯域制
御部１００６は、空きセルパターン保持部１００３と、
セルバッファ１０６からの出力である有効セルまたは空
きセルパターン保持部１００３からの出力である空きセ
ルを選択するセレクタ１００２と、セレクタ１００２か
らＡＴＭセルが出力される毎にカウントアップする巡回
的カウンタ（「巡回的カウンタ」とは、カウンタ値があ
る一定値に達した場合にカウンタ値を自律的にリセット
し、巡回的にカウント動作を行うカウンタである）であ
るカウンタ１００４と、帯域制御テーブル１００９と、
カウンタ１００４の出力により帯域制御テーブル１００
９の各アドレスから順次データを選択するセレクタ１０
０５と、セレクタ１００５の出力と“０”検出部１００
８の出力との論理和をとってセレクタ１００２を制御す
る論理和回路とにより構成される。

【００１９】前述において、帯域制御テーブル１００９
の各アドレスには、セレクタ１００２の動作を指定する
データが格納されており、例えば、帯域制御テーブル１
００９からセレクタ１００５を通過してセレクタ１００
２に送出されたデータが「０」の場合、セレクタ１００
２は「０」側のデータを選択し、逆に帯域制御テーブル
１００９からセレクタ１００５を通過してセレクタ１０
０２に送出されたデータが「１」の場合、セレクタ１０
０２は「１」側のデータを選択する。

【００２０】セレクタ１００２の「０」側の入力にはセ
ルバッファ１００１の出力が接続されており、「１」側
の入力には空きセルパターン保持部１００３の出力が接
続されている。また、セルバッファ１０６の格納データ
量は残量監視部１００７により監視され、“０”検出部
１００８によりセルバッファ１００１内の格納データが
なくなったことが検出された場合、セレクタ１００２
は、強制的に「１」側のデータすなわち空きセルパター
ン保持部１００３の出力である空きセルパターンを選択
するように制御される。

【００２１】なお、セルバッファ１０６の格納データの
残量監視部１００７、“０”検出部１００８の機能は、
一般的なＡＴＭセルバッファが具備している機能の一部
であるため、図１２以外の図に示すセルバッファには省
略して図示していない。また、セルバッファ１０６の入
力側において、空きセルは廃棄されているため、セルバ
ッファ１０６内に空きセルは存在していない。

【００２２】図１２に示す従来技術によるＡＴＭ交換機
は、前述した構成を備えることにより、帯域制御テーブ
ル１００９に適切なデータを設定しておくことにより、
回線対応部１０７に出力するデータ１０１０の実効的な
速度を設定することが可能となる。すなわち、図１２に
示す従来技術によるＡＴＭ交換機は、ＡＴＭスイッチ部
１０３の出力１０１０の実効的速度を、対応する出力回
線の物理的速度以下にすることが可能であり、下り側回
線対応部１０７にセルバッファを配置する必要をなくす
ことができる。

【００２３】図１３はＡＴＭ−ＮＩＣの一般的な構成を
示すブロック図であり、次に、図１３を参照して従来技
術によるＡＴＭ−ＮＩＣについて説明する。図１３にお
いて、１４０１はＡＴＭ−ＮＩＣ、１４０２は物理レイ
ヤ処理部、１４０３はＡＴＭレイヤ処理部、１４１０は
ＡＡＬ（ATM Adaptation Layer）処理部、１４１３はセ
ルバッファ、１４１４はシェーピング手段である。

【００２４】ＡＴＭ−ＮＩＣ１４０１は、各端末とＡＴ
Ｍ交換機とを結ぶ機能を持ち、物理レイヤ処理部１４０
２と、ＡＴＭレイヤ処理部１４０３と、ＡＡＬ処理部１
４１０とにより構成され、また、ＡＴＭレイヤ処理部１
４０３は、セルバッファ１４１３とシェーピング手段１
４１４とにより構成されている。

【００２５】図１３において、端末から発生したデータ
は、伝送路１４１１を介してＡＡＬ処理部１４１０に入
力される。ＡＡＬ処理部１４１０は、端末から送出され
たデータから５３バイト固定長のユーザセルを生成し、
このユーザセルを伝送路１４０８を介してＡＴＭレイヤ
処理部１４０３に転送する。ＡＴＭレイヤ処理部１４０
３は、ユーザセルを定められた実効的速度で、伝送路１
４０６を介して物理レイヤ処理部１４０２に転送する。
また、ＡＴＭレイヤ処理部１４０３は、前述と同時に、
ＲＭ（Resource Management）セルを定期的に生成し、
伝送路１４０６を介して物理レイヤ処理部１４０２に対
して送出する。物理レイヤ処理部１４０２は、対向する
ＡＴＭ交換機の物理レイヤ処理部が受信できる物理条件
で、受信したＡＴＭセル（ユーザセル＋ＲＭセル）を伝
送路１４０４を介してＡＴＭ交換機に送信する。

【００２６】逆に、ＡＴＭ交換機から伝送路１４０５を
介してＡＴＭ−ＮＩＣ１４０１へ送信されたユーザセル
は、物理レイヤ処理部１４０２によって受信され、伝送
路１４０７を介してＡＴＭレイヤ処理部１４０３に転送
され、さらに、ＡＴＭレイヤ処理部１４０３から伝送路
１４０９を介してＡＡＬ処理部１４１０に転送される。
前述と同時に、ＡＴＭレイヤ処理部１４０３は、ユーザ
セルと共に受信するＲＭセルを抜き取り、このＲＭセル
が自ＡＴＭ−ＮＩＣ１４０１が送出したものであれば、
ＲＭセルに書き込まれた許容実効速度の情報をシェーピ
ング手段１４１４に通知し、逆にこのＲＭセルが対向す
るＡＴＭ−ＮＩＣが送出したものであれば、このＲＭセ
ルをセルバッファ１４１３に書き込む（交換機側へ折り
返す）。シェーピング手段１４１４は、通知された許容
実効速度の情報に基づいて、シェーピング動作を行う。
また、ＡＡＬ処理部１４１０は、ユーザセルから、端末
が受信できるデータを組み立て、伝送路１４１２を介し
て端末に組み立てたデータを送信する。

【００２７】図１４はＲＭセルの構成を説明する図、図
１５はＡＴＭ−ＮＩＣとネットワークとの関係を説明す
る図であり、次に、前述したＲＭセルについて図１４、
図１５を参照して説明する。

【００２８】ＲＭセル１１０１は、ＡＴＭセルのサブセ
ットであり、さらに、有効セルのサブセットであり、図
１４に示すように、ヘッダ部分１１０２にＲＭセル特有
のヘッダパターンを持つＲＭセル用特定パターンと、許
容実効的速度の情報１１０４等が書き込まれているペイ
ロード部分１１０３とにより構成される。ＡＴＭセルの
転送サービスには、ＣＢＲ（Constant Bit Rate）サー
ビス、ＶＢＲ（Variable Bit Rate）サービス、ＡＢＲ
（Available Bit Rate）サービス等があるが、ＲＭセル
は主にＡＢＲサービスに使用される。

【００２９】図１５に示すＡＴＭ−ＮＩＣとネットワー
クとの関係は、ＡＢＲサービスにおけるネットワーク上
でのＲＭセルの使用方法を説明するもので、図１５にお
いて、端末１２０１ａから端末１２０１ｂに対してデー
タを送信する場合について考える。

【００３０】端末１２０１ａからの通信データは、伝送
路１２０４ａを介してＡＴＭ−ＮＩＣ１２０２ａに送信
される。ＡＴＭ−ＮＩＣ１２０２ａは、受信したデータ
からＡＴＭセルを生成し、伝送路１２０４ｂを介してＡ
ＴＭ交換機１２０３ａに送信する。このＡＴＭセルは、
ＡＴＭ交換機１２０３ｂ〜１２０３ｃ、伝送路１２０４
ｃ〜１２０４ｅ、ＡＴＭ−ＮＩＣ１２０２ｂを介して受
信側端末１２０１ｂに送信される。

【００３１】前述と同時に、送信側ＡＴＭ−ＮＩＣ１２
０２ａはＲＭセルを発生し、このＲＭセルを他のＡＴＭ
セルと同じ経路で受信側ＡＴＭ−ＮＩＣ１２０２ｂに対
して送信する。但し、送信側ＡＴＭ−ＮＩＣ１２０２ａ
が送出するＲＭセルの許容実効速度のフィールドは意味
を持たない。そして、このＲＭセルが各ＡＴＭ交換機１
２０３ａ〜１２０３ｃを通過する際、各ＡＴＭ交換機１
２０３ａ〜１２０３ｃは、自ＡＴＭ交換機の輻輳状況に
よってＲＭセルの許容実効速度のフィールドを上書きし
ていく。

【００３２】受信側のＡＴＭ−ＮＩＣ１２０２ｂにより
受信されたＲＭセルは、そのまま伝送路１２０５ｅの方
向に折り返され、送信側のＡＴＭ−ＮＩＣ１２０２ａに
対して送信される。このとき、受信側のＡＴＭ−ＮＩＣ
１２０２ｂは、ＲＭセル内の許容実効速度のフィールド
については、特に処理を行わない。送信側のＡＴＭ−Ｎ
ＩＣ１２０２ａは、折り返されたＲＭセルを受信する
と、ＲＭセル内に書き込まれている許容実効速度のフィ
ールドの値によってシェーピング動作を行う。

【００３３】ＲＭセルを用いた前述の動作により、図１
５に示すようなネットワーク上にデータを伝送する場
合、各ＡＴＭ交換機１２０３ａ〜１２０３ｃが輻輳して
いるとき、送信側のＡＴＭ−ＮＩＣ１２０２ａからの許
容実効速度を低い値に制御し、各ＡＴＭ交換機１２０３
ａ〜１２０３ｃが輻輳していないとき、送信側ＡＴＭ−
ＮＩＣ１２０２ａからの許容実効速度を高い値に制御す
ることができる。

【００３４】前述したように、ＡＢＲサービスに対応す
るためにＡＴＭ−ＮＩＣ内部にシェーピング手段を有す
るのが一般的であるが、シェーピング手段としては、前
述した特開平４−２７６９４３号公報に記載されている
方法に準ずる手段が用いられているのが一般的である。

【００３５】

【発明が解決しようとする課題】前記従来技術によるＡ
ＴＭ交換機は、各種速度を有する複数のインタフェース
を収容する場合、ＡＴＭスイッチ部と回線対応部との速
度整合をとるために回線対応部に膨大なセルバッファを
必要とするという問題点を有している。この問題点は、
すでに説明したように、特開平４−２７６９４３号公報
等に記載されている技術を適用することにより一応解決
することが可能である。しかし、この場合、従来技術に
よるＡＴＭ交換機は、さらに以下に説明するような問題
点が発生する。

【００３６】（１）ＡＴＭスイッチの出力部に、巨大な
帯域制御テーブルが必要となる上、テーブルの設定も非
常に複雑かつ煩雑となる。（２）ＡＴＭスイッチの出力部の物理的速度と出力回線
の物理的速度との比が単純な整数比でない場合、帯域制
御テーブルの深さで決まる量子化誤差により、出力回線
の帯域をフルに使用することができない。

【００３７】前述した（２）の問題点に関して、以下、
図１２を参照して説明する。

【００３８】図１２において、例えば、ＡＴＭスイッチ
部の出力１０１０の物理的速度が155.52Mbpsであり、こ
の出力１０１０に対応する回線対応部からの出力回線の
物理的速度を44.736Mbpsであるとする。いま、帯域制御
テーブル１００９の深さが１００であると仮定した場
合、ＡＴＭスイッチ部の出力１０１０の実効的速度を正
確に44.736Mbpsとすることはできない。

【００３９】すなわち、図１２に示す構成では、帯域制
御テーブルの深さ１００のうち、28個を「０」に設定
し、残りの72個を「１」に設定することにより、ＡＴＭ
スイッチ部の出力１０１０の実効的速度を43.5436Mbps
（44.736Mbpsを下回り、かつ44.736Mbpsに近い値）とす
ることは可能であるが、44.736Mbpsと43.5436Mbpsとの
差分の約１Mbpsは量子化誤差となり、この分が出力回線
の空き帯域となってしまうため、出力回線の帯域をフル
に使用することができないことになる。この誤差は、帯
域制御テーブルの深さが深いほど小さくすることができ
るが、帯域制御テーブルの深さが浅い場合には前述の誤
差が大きくなり、出力回線の空き帯域が多くなって特に
深刻な問題となる。

【００４０】また、前述した従来技術によるＡＴＭ−Ｎ
ＩＣは、ＡＢＲサービスに対応するために、ＡＴＭ−Ｎ
ＩＣにシェーピング手段を実装しなければならない。一
般に、ＡＴＭ交換機は、ＡＢＲサービスを行う場合、自
ＡＴＭ交換機の輻輳状態によってＡＴＭ−ＮＩＣに対し
て許容する実効的速度を制限する（ＲＭセルを用いて通
知する）が、ＡＴＭ−ＮＩＣは、このＲＭセルを受信し
てから実際に実効的速度の制限を満たすまでの時間を短
い時間、例えば、数セル時間としなくてはならない。何
故なら、一般に、ＡＴＭ交換機は、ＡＴＭ−ＮＩＣから
送出されるＡＴＭセルの実効的速度を監視しており、Ａ
ＴＭ−ＮＩＣがＲＭセルを受信してから実際に許容され
る実効的速度の制限を満たすまでの時間があまりに長い
場合、ＡＴＭ交換機がＡＴＭ−ＮＩＣからの送出セルの
実効的速度が制限違反であると判定し、セルを廃棄する
可能性があるからである。

【００４１】そして、前述した特開平４−２７６９４３
号公報に記載されている帯域制御テーブルを用いる方法
は、テーブルの設定にかなりの時間を要するため、ＡＴ
Ｍ−ＮＩＣに搭載するシェーピング手段には不充分とい
うことになる。

【００４２】本発明の第１の目的は、前述した従来技術
の問題点を解決し、帯域制御テーブルを用いることな
く、各種速度を有する複数のインタフェースを収容する
ことを可能とするＡＴＭ交換機に用いて好適なシェーピ
ング手段を提供し、このシェーピング手段を利用したＡ
ＴＭ交換機を提供することにある。また、本発明の第２
の目的は、ＲＭセルを受信してから充分短時間で、すな
わち、数セルの時間で、許容される実効的速度への遷移
が可能なシェーピング手段を提供し、このシェーピング
手段を利用したＡＴＭ−ＮＩＣを提供することにある。

【００４３】

【課題を解決するための手段】本発明によれば前記目的
は、有効セルと空きセルとをｎ対ｍ−ｎの比率で出力す
るＡＴＭセルのシェーピング手段において、ｎの値を保
持する第１の記憶手段と、ｍの値を保持する第２の記憶
手段と、変数を保持するための第３の記憶手段とを備
え、第３の記憶手段の保持値に第１の記憶手段の保持値
を加えた加算値が第２の記憶手段の保持値以上の場合、
セルバッファから有効なＡＴＭセルを読み出すと同時
に、前記加算値から第２の記憶手段の保持値を減じた値
を新たに第３の記憶手段に記憶し、前記加算値が第２の
記憶手段の保持値未満の場合、空きセルを出力すると同
時に、前記加算値を新たに第３の記憶手段に記憶する動
作を１セル時間毎に行うことにより達成される。

【００４４】また、前記目的は、前記第２の記憶手段
が、伝送路の物理的な速度を保持し、前記第１の記憶手
段が受信したＲＭセル内部のＥＲフィールドの値を保持
することにより達成される。

【００４５】また、前記目的は、有効セルと空きセルと
をα対1−αの比率で出力する、ＡＴＭセルのシェーピ
ング手段において、αの値を保持する第１の記憶手段
と、変数を保持するための第２の記憶手段とを備え、第
２の記憶手段の保持値に第１の記憶手段の保持値を加え
た加算値が１以上の場合、セルバッファから有効なＡＴ
Ｍセルを読み出すと同時に、前記加算値から１を減じた
値を新たに第２の記憶手段に記憶し、前記加算値が１未
満の場合、空きセルを出力すると同時に、前記加算値を
新たに第２の記憶手段に記憶する動作を１セル時間毎に
行うことにより達成される。

【００４６】さらに、前記目的は、前述の手段により構
成されるシェーピング手段を、ＡＴＭ交換機内に備える
ことにより、また、ＡＴＭ−ＮＩＣ内に備えることによ
り達成される。

【００４７】

【発明の実施の形態】以下、本発明によるＡＴＭ交換機
及びトラヒックシェーピング手段の実施形態を図面によ
り詳細に説明する。

【００４８】図１は本発明の実施形態によるＡＴＭ交換
機の構成を示すブロック図、図２は本発明の一実施形態
によるトラフィックシェーピング手段の構成を示すブロ
ック図、図３はトラフィックシェーピング手段の動作手
順を説明するフローチャート、図４はトラフィックシェ
ーピングを行ったＡＴＭスイッチ部からの出力の状態を
説明する図である。図１、図２において、２０６はトラ
フィックシェーピング手段、７０２、７１０はセレク
タ、７０４は空きセルパターン保持部、７０５はｍ値保
持部、７０６はレジスタ、７０７はｎ値保持部、７０８
は比較器、７０９は減算器、７１１は加算器であり、他
の符号は図７の場合と同一である。

【００４９】本発明の一実施形態によるＡＴＭ交換機
は、図１に示すように、ＡＴＭスイッチ部１０３の出力
部に、セルバッファ１０６のそれぞれに対応してトラフ
ィックシェーピング手段２０６が設けられて構成される
点で、図７により説明した従来技術によるＡＴＭ交換機
とその構成が相違し、その他は、図７の場合と同様に構
成されている。また、セルバッファ１０６のそれぞれに
対応して設けられているトラフィックシェーピング手段
２０６は、図２に示すように、シェーピングの定数ｍ、
ｎを記憶する記憶手段であるｍ値保持部７０５、ｎ値保
持部７０７と、作業用の記憶手段であるレジスタ７０６
と、ｎ値保持部７０７の保持値とレジスタ７０６の値と
を加算する加算器７１１と、加算器７１１の出力値とｍ
値保持部７０５の保持値とを比較する比較器７０８と、
加算器７１１の出力値とｍ値保持部７０５の保持値との
差を演算する減算器７０９と、比較器７０８の比較出力
により制御され、加算器７１１の出力値または減算器７
０９の出力値を選択するセレクタ７１０と、比較器７０
８の比較出力により制御され、セルバッファ１０６の出
力または空きセルパターン保持部７０４の出力を選択す
るセレクタ７０２とにより構成される。

【００５０】図２に示すトラフィックシェーピング手段
２０６において、まず、ｍ値保持部７０５にシェーピン
グの定数ｍを保持し、ｎ値保持部７０７にシェーピング
の定数ｎを保持する。この定数ｎ、ｍは、最終的に、Ａ
ＴＭスイッチ部の出力７０３の実効的速度を、ＡＴＭスイッチ部の出力の実効的速度＝（ＡＴＭスイッ
チ部の出力の物理的速度）×（ｎ／ｍ）に制御するための定数である。また、記憶手段である作
業用のレジスタ７０６は、出力部２０７からＡＴＭセル
が出力される毎にその保持値を更新する。レジスタ７０
６は、図３により後述するフローにおける作業変数cash
に相当する。このレジスタ７０６のデータ更新アルゴリ
ズムは次の通りである。

【００５１】減算器７０９には、加算器７１１を介した
レジスタ７０６の保持値及びｎ値保持部７０７の保持値
のの加算値とｍ値保持部７０５の保持値とが、すなわ
ち、cashの値にｎを加えた値とシェーピング定数ｍとが
入力され、減算器７０９は両者の差を出力する。この減
算器７０９の出力はセレクタ７１０の「０」側の入力に
接続される。また、セレクタ７１０の「１」側の入力に
は、加算器７１１の出力値、すなわち、cashの値にｎを
加えた値が入力される。比較器７０８には、ｍ値保持部
７０５の保持値と加算器７１１の出力値とが、すなわ
ち、シェーピング定数ｍとcashの値にｎを加えた値とが
入力され、比較器７０８は、前者の値が後者の値以上の
場合に「１」を出力し、逆の場合、すなわち、前者の値
が後者の値未満の場合に「０」を出力する。

【００５２】比較器７０８の出力は、セレクタ７１０の
選択指示部に入力され、この信号が「０」の場合、セレ
クタ７１０は「０」側の入力、すなわち減算器７０９の
出力を選択し、逆にこの信号が「１」の場合、セレクタ
７１０は「１」側の入力、すなわち、cashの値にｎを加
えた値の出力を選択して出力する。セレクタ７１０の出
力は、レジスタ７０６に送出され記憶保持される。ｎ値
保持部７０７の保持値すなわちシェーピング定数ｎとレ
ジスタ７０６の値は、加算器７１１に入力され、加算器
７１１は両者の和を出力する。

【００５３】また、比較器７０８の出力信号は、セレク
タ７１０に送出されると同時にセレクタ７０２の選択指
示部にも送出される。セレクタ７０２は、セレクタ７１
０と同様に動作し、「１」側の入力に接続される空きセ
ルパターン保持部７０４からの空きパターン、または、
「０」側の入力に接続されているセルバッファ１０６か
らの出力を選択して回線対応部に出力する。

【００５４】図２に示すトラフィックシェーピング手段
２０６は、前述の構成を備えることにより、セレクタ７
０２が、ｎ／ｍの割合でセルバッファ１０６からの出力
を選択し、１−（ｎ／ｍ）の割合で、空きセルパターン
保持部７０４からの出力を選択することができる。

【００５５】次に、図３に示すフローを参照してトラフ
ィックシェーピング手段２０６における処理動作を説明
する。図３において、ｍ、ｎはシェーピング定数、cash
は作業用の変数であり、ステップ４０２から始まるルー
プが１セル時間毎に繰り返し実行される。

【００５６】（１）まず、シェーピング手段は、作業用
変数cashの値を“０”に初期化し、cashの値とｎとの加
算を行い、作業用変数cash＋ｎの値が定数ｍの値以上で
あるか否かを判断する（ステップ４０１〜４０３）。

【００５７】（２）ステップ４０３の判断で、作業用変
数cash＋ｎの値が定数ｍの値以上であると判断した場
合、セルバッファから有効セルを読み出した後、作業用
変数ｃａｓｈにｃａｓｈ＋ｎ−ｍの値を代入してステッ
プ４０２の処理に戻る（ステップ４０６、４０７）。

【００５８】（３）ステップ４０３の判断で、作業用変
数cash＋ｎの値が定数ｍの値より小さいと判断した場
合、セルバッファからの読み出しを停止して空きセルを
出力した後、作業用変数cashにcash＋ｎの値を代入して
ステップ４０２の処理に戻る（ステップ４０６、４０
７）。

【００５９】前述ような動作を行うシェーピング手段
は、図４に示すように、ｍ個のセル時間中にｎ個の有効
セルとｍ−ｎ個の空きセルとを出力することが可能とな
る。そして、このシェーピング手段を図１に示すシェー
ピング手段２０６の位置に搭載することにより、ＡＴＭ
スイッチ部１０３の出力部２０７の実効的速度を、ＡＴ
Ｍスイッチ部１０３の出力部２０７の物理的速度のｎ／
ｍとすることができる。すなわち、ＡＴＭスイッチ部１
０３の出力部２０７の物理的な速度と要求される実効的
速度（回線対応部１０７の出力１０８の物理的速度）と
の比がわかっていれば、その比を定数ｍと定数ｎに設定
しておくことによりシェーピングが可能となる。

【００６０】言い換えれば、ＡＴＭスイッチ部１０３の
出力部２０７に要求される実効的速度が与えられたと
き、（実効的速度）＝（物理的速度）×（ｎ／ｍ）となるｎとｍとをシェーピング手段に設定することによ
り、要求される実効的速度を実現できるということであ
る。

【００６１】次に、前述したトラフィックシェーピング
手段２０６の構成と動作とにおいて、ｍ、ｎの値をｍ＝
５、ｎ＝２とした場合を例に具体的に説明する。

【００６２】１セル時間目：レジスタ７０６の値（初期
値は０である）とｎ値保持部７０７の値であるｎ＝２が
加算器７１１に入力される。この結果、加算器７１１
は、値２を出力する。比較器７０８の入力は、加算器７
１１の出力２とｍ値保持部７０５の出力値であるｍ＝５
となるため、比較器７０８の出力は「１」となる。従っ
て、セレクタ７０２は、「１」側の入力データを選択す
るので、ＡＴＭスイッチ部１０３の出力部２０７を介し
て回線対応部に送出されるセルは空きセルである。同時
にセレクタ７１０も「１」側のデータを選択するため、
加算器７１１の出力である値２を選択する。セレクタ７
１０から出力される加算器７１１の出力値２は、レジス
タ７０６に格納される。

【００６３】２セル時間目：レジスタ７０６の値２とｎ
値保持部７０７の値であるｎ＝２が加算器７１１に入力
されるので、加算器７１１の出力は、レジスタ７０６の
値２とｎ値保持部７０７の値ｎ＝２の和４となる。比較
器７０８には、加算器７１１の出力値４とｍ値保持部７
０５の出力値であるｍ＝５とが入力される。この結果、
比較器７０８は、「１」を出力する。従って、セレクタ
７０２は「１」側の入力データを選択するのでＡＴＭス
イッチ部１０３の出力部２０７を介して、回線対応部に
空きセルを送出する。同時に、セレクタ７１０も「１」
側のデータを選択するため、加算器７１１の出力値４を
選択する。セレクタ７１０から出力される加算器７１１
の出力値４は、レジスタ７０６に格納される。

【００６４】３セル時間目：レジスタ７０６の値４とｎ
値保持部７０７の値であるｎ＝２が加算器７１１に入力
されるので、加算器７１１の出力は、レジスタ７０６の
値４とｎ値保持部７０７の値ｎ＝２の和６となる。比較
器７０８には、加算器７１１の出力値６とｍ値保持部７
０５の出力値であるｍ＝５とが入力される。この結果、
比較器７０８は、「０」を出力する。従って、セレクタ
７０２は「０」側の入力データを選択するのでＡＴＭス
イッチ部１０３の出力部２０７を介して、回線対応部に
セルバッファ１０６からの有効セルを送出する。同時
に、セレクタ７１０も「０」側のデータを選択するた
め、減算器７０９の出力値を選択する。減算器７０９に
は、加算器７１１の出力値６とｍ値保持部７０５の出力
値であるｍ＝５とが入力されるため、減算器７０９の出
力、すなわちセレクタ７１０の出力は、レジスタ７０６
の値６とｍ値保持部７０５の値ｍ＝５の差１となる。こ
のセレクタ７１０から出力される減算器７０９の出力値
１は、レジスタ７０６に格納される。

【００６５】４セル時間目：レジスタ７０６の値１とｎ
値保持部７０７の値であるｎ＝２が加算器７１１に入力
されるので、加算器７１１の出力は、レジスタ７０６の
値１とｎ値保持部７０７の値ｎ＝２の和３となる。比較
器７０８には、加算器７１１の出力値３とｍ値保持部７
０５の出力値であるｍ＝５とが入力される。この結果、
比較器７０８は、「１」を出力する。従って、セレクタ
７０２は「１」側の入力データを選択するのでＡＴＭス
イッチ部１０３の出力部２０７を介して、回線対応部に
空きセルを送出する。同時に、セレクタ７１０も「１」
側のデータを選択するため、加算器７１１の出力値３を
選択する。セレクタ７１０から出力される加算器７１１
の出力値３は、レジスタ７０６に格納される。

【００６６】５セル時間目：レジスタ７０６の値３とｎ
値保持部７０７の値であるｎ＝２が加算器７１１に入力
されるので、加算器７１１の出力は、レジスタ７０６の
値３とｎ値保持部７０７の値ｎ＝２の和５となる。比較
器７０８には、加算器７１１の出力値５とｍ値保持部７
０５の出力値であるｍ＝５とが入力される。この結果、
比較器７０８は、「０」を出力する。従って、セレクタ
７０２は「０」側の入力データを選択するのでＡＴＭス
イッチ部１０３の出力部２０７を介して、回線対応部に
セルバッファ１０６からの有効セルを送出する。同時
に、セレクタ７１０も「０」側のデータを選択するた
め、減算器７０９の出力値を選択する。減算器７０９に
は、加算器７１１の出力値５とｍ値保持部７０５の出力
値であるｍ＝５とが入力されるため、減算器７０９の出
力、すなわちセレクタ７１０の出力は、レジスタ７０６
の値６とｍ値保持部７０５の値ｍ＝５の差０となる。こ
のセレクタ７１０から出力される減算器７０９の出力値
０は、レジスタ７０６に格納される。

【００６７】以後の６セル時間目からは、前述した１セ
ル時間目のからの動作を繰り返すことになる。この結
果、図２に示すトラフィックシェーピング手段は、ＡＴ
Ｍスイッチ部の出力部２０７を介して、「空きセル、空
きセル、有効セル、空きセル、有効セル」の繰り返しと
なるセルを回線対応部に送出することになり、ＡＴＭス
イッチ部の出力部２０７の実効的な速度を、物理的な速
度の２／５とすることができる。すなわち、図２に示す
トラフィックシェーピング手段は、ＡＴＭスイッチ部の
出力部２０７の実効的な速度を、物理的な速度のｎ／ｍ
にシェーピングすることができる。

【００６８】前述では、ＡＴＭ交換機のＡＴＭスイッチ
部内にシェーピング手段備えるとした実施形態と、その
場合のシェーピング手段の構成について説明したが、次
に、ＡＴＭ−ＮＩＣ内にシェーピング手段を設ける場合
の本発明の実施形態を説明する。

【００６９】図５はシェーピング手段をＡＴＭ−ＮＩＣ
に搭載する場合に効果的なシェーピング手段の構成を示
すブロック図である。図５に示す例は、図１３により説
明した従来技術によるＡＴＭ−ＮＩＣのシェーピング手
段１４１４の構成として本発明によるシェーピング手段
を用いるものである。図５において、１３０２、１３１
０、１３１７はセレクタ、１３０４は空きセルパターン
保持部、１３０５はｍ値保持部、１３０６はレジスタ、
１３０７はｎ値保持部、１３０８は比較器、１３０９は
減算器、１３１１は加算器、１３１５はＲＭセル判別
部、１３１８はＥＲ抜き取り部であり、他の符号は図１
３の場合と同一である。

【００７０】図５に示すシェーピング手段１４１４は、
ＲＭセル判別部１３１５、ＥＲ抜き取り部１３１８、セ
レクタ１３１７を付加した点が図２により説明したシェ
ーピング手段と異なるだけで、その他の構成は、図２の
場合と同様であり、また、その動作も、基本的に図２の
場合と同一である。

【００７１】ｍ値保持部１３０５には、ＡＴＭ−ＩＣの
出力部１３０３の物理的な速度が予め設定される。そし
て、ＡＴＭ−ＮＩＣの入力部１３１３を介してＡＴＭ交
換機からＲＭセルが入力された場合、ＲＭセル判別部１
３１５は「１」を出力し、セレクタ１３１７に「１」側
を選択させ、ＥＲフィールド抜き取り部１３１８から送
出されたＲＭセルのＥＲフィールドの値である許容され
る実効的速度の情報がｎ値保持部１３０７に書き込まれ
る。

【００７２】いま、ＡＴＭ−ＮＩＣの出力部１３０３の
物理的速度が５Mbpsであるとすると、ｍ値保持部１３０
５には「５」と書き込まれている。次に、ＥＲフィール
ドの値が２MbpsであるＲＭセルが到着した場合、ｎ値保
持部１３０７には「２」が書き込まれる。そして、その
後のシェーピング処理は、図２により説明した場合と全
く同様に行われる。

【００７３】これにより、図５に示すシェーピング手段
は、ＡＴＭ−ＮＩＣの出力部１３０３の物理的速度を、
ＲＭセルのＥＲフィールドの値により指定される２Mbps
となる。また、ＥＲフィールドの値が１MbpsであるＲＭ
セルが到着した場合、ｎ値保持部１３０７には「１」が
書き込まれるため、ＡＴＭ−ＮＩＣの出力部１３０３の
物理的速度は１Mbpsとなる。

【００７４】前述したように、図５に示すシェーピング
手段は、ＲＭセルが到着する毎に、自動的にｎ値保持部
１３０７の値が更新されるため、ネットワーク側が制限
する実効的な速度を常に守ることが可能となる。

【００７５】なお、前述において、セレクタ１３１７の
「０」側に、予め定めた定数が接続されており、ＲＭセ
ルの到着がない場合、その値がｎ値保持部１３０７に書
き込まれるため、この値とｍ保持部１３０５の値で決ま
るシェーピングを行うことができる。また、前述では、
説明を簡略にするためｎ、ｍの値を極めて小さな単純な
ものとして説明したが、ｎ、ｍの値は、それぞれ、より
大きな実際のデータ伝送に見合った値とすることができ
る。

【００７６】図２、図５により説明したシェーピング手
段は、ｎ値保持部とｍ値保持部との２つの記憶手段を有
するとして説明したが、ｎ値保持部とｍ値保持部とを１
つの記憶手段として構成することもできる。次に、この
場合のシェーピング手段の例を説明する。

【００７７】図６は本発明の他の実施形態によるシェー
ピング手段構成を示すブロック図である。図６におい
て、７０７’はα値保持部であり、他の符号は図２の場
合と同一である。

【００７８】図６に示す本発明の実施形態によるシェー
ピング手段は、図２に示すシェーピング手段のｎ値保持
部７０７をα値保持部７０７’とし、αの値として、前
述で説明したシェーピング定数ｎ、ｍから得られるｎ／
ｍに相当する値に設定することとしたものである。そし
て、比較器７０８、減算器７０８の図２においてｍ値保
持部７０５の出力が接続されていた入力には“１”を入
力しておく。

【００７９】前述のように構成される図６に示す本発明
の実施形態によるシェーピング手段において、レジスタ
７０６の保持値とα値保持部７０７’の値αとは、加算
器７１１で加算された後比較器７０８に印加される。こ
の加算値が１以上の場合、比較器７０８は、「０」を出
力してセレクタ７０２が有効セルを格納しているセルバ
ッファ１０６からＡＴＭセルを読み出して出力するよう
に制御する。また、比較器７０８は、前述の加算値から
１を減じた値を出力している減算器７０９の出力を制御
７１０に選択させ、この値を新たにレジスタ７０６に記
憶させる。

【００８０】比較器７０８は、加算器７１１で加算され
た加算値が１未満の場合、「１」を出力してセレクタ７
０２に前記セルバッファからのＡＴＭセルでなく、空き
セルパターン保持部７０４からの空きセルを選択させ
る。また、比較器７０８は、同時に、セレクタ７１０に
加算器７１１の出力を選択させ、この加算値を新たにレ
ジスタ７０６に記憶させる。

【００８１】図６に示す本発明の実施形態によるシェー
ピング手段は、前述した動作を１セル時間毎に繰り返す
ことにより、有効セルと空きセルとをα対（１−α）の
比率で出力することができる。

【００８２】前述したように構成される本発明の各実施
形態によるシェーピング手段をＡＴＭ交換機内のＡＴＭ
スイッチ部に適用することにより、ＡＴＭスイッチ部
は、ｎ／ｍの割合で有効セルを出力し、〔１−（ｎ／
ｍ）〕の割合で空きセルを出力する。従って、ＡＴＭス
イッチ部の出力の実効速度、すなわち、回線対応部の入
力の実効的な速度を、定数ｍ、ｎを、ｍ：ｎ＝(ＡＴＭスイッチ部の出力の物理的速度)：(出
力回線の物理的速度) となるように設定することにより、回線対応部の入力・
出力間の速度の整合をとったものとすることができる。
このため、従来、回線対応部に配置する必要のあったセ
ルバッファを不要とすることができる。また、ｍ、ｎの
値を１６ビットの２進数で設定すると仮定すると、シェ
ーピングの最小の制御幅は２~¹⁶、すなわち、1／65535
となるため、ＡＴＭスイッチ部の出力の物理的速度、出
力回線の物理的速度が、 64kbps×N （1≦N≦38880）で表せる場合、両者がどのような速度であっても、本発
明の実施形態によるシェーピング手段により速度の整合
をとることが可能となり、従来、回線対応部に配置して
いた莫大なセルバッファを不要とすることができる。

【００８３】すなわち、本発明の実施形態によるシェー
ピング手段をＡＴＭスイッチ部の出力部に搭載した場
合、回線対応部の基本的な構成は図１１に示すものと同
様となるが、FIFOメモリ８０１の深さが数セル分あれば
充分であるため、効率的にマルチレートインタフェース
を有するＡＴＭ交換機を構築することが可能となる。

【００８４】また、本発明の実施形態によるシェーピン
グ手段をＡＴＭ−ＮＩＣに適用することにより、このＡ
ＴＭ−ＮＩＣの出力の実効的速度をＲＭセルのＥＲフィ
ールドに格納されている値とすることができる。すなわ
ち、従来技術では、ＲＭセルを受信しＥＲフィールドを
抜き出した後、その値とＡＴＭ−ＮＩＣの物理的速度の
比を求めて帯域制御テーブルを設定する必要があり、Ｒ
Ｍセル受信からシェーパの再設定までに多くのの時間を
要していたが、本発明の実施形態により、このような煩
雑な手順を必要とせず、また、テーブル設定の時間なく
ＥＲフィールドの値をＡＴＭ−ＮＩＣの出力の実効的な
速度に反映させることが可能となる。

【００８５】また、ネットワーク側では、ＡＴＭ−ＮＩ
ＣがＲＭセル内のＥＲフィールドに格納された実効的速
度を遵守しているかを監視しているのが一般的であり、
従来技術の場合、テーブル設定を行っている時間は、前
回受信したＲＭセルのＥＲフィールドの値に従ってシェ
ーピング動作をしているため、ＡＴＭ−ＮＩＣが送出し
ているデータの実効的速度がネットワーク側の制限を越
えてしまう可能性があった。このような場合、ネットワ
ーク側はＡＴＭ−ＮＩＣから送出されたＡＴＭセルを廃
棄する可能性がある。しかし、前述した本発明の実施形
態によるシェーピング手段によれば、帯域制御テーブル
の設定が不要であるため、ＲＭセルを受信してからシェ
ーピングの効果が現れるまでに要する時間を充分に短く
することができ、前述のようなネットワーク側によるＡ
ＴＭセルの廃棄を発生させることを防止することができ
る。

【００８６】

【発明の効果】以上説明したように、本発明によるシェ
ーピング手段によれば、伝送されるセルの実効的な速度
を、物理的な速度のｎ／ｍにシェーピングすることがで
き、このようなシェーピング手段をＡＴＭ交換機内のＡ
ＴＭスイッチ部に適用することにより、ＡＴＭスイッチ
部の出力の物理的速度、出力回線の物理的速度が異なる
場合に、速度の整合をとることが可能となり、従来、回
線対応部に配置していた莫大なセルバッファを不要とす
ることができる。

【００８７】また、本発明による本発明によるシェーピ
ング手段をＡＴＭ−ＮＩＣに適用することにより、短時
間の間に、このＡＴＭ−ＮＩＣの出力の実効的速度をＲ
ＭセルのＥＲフィールドに格納されている値とすること
ができ、ネットワーク側によるＡＴＭセルの廃棄を発生
させることを防止することができる。

【図面の簡単な説明】

【図１】図１は本発明の実施形態によるＡＴＭ交換機の
構成を示すブロック図である。

【図２】図２は本発明の一実施形態によるトラフィック
シェーピング手段の構成を示すブロック図である。

【図３】図３はトラフィックシェーピング手段の動作手
順を説明するフローチャートである。

【図４】図４はトラフィックシェーピングを行ったＡＴ
Ｍスイッチ部からの出力の状態を説明する図である。

【図５】図５はシェーピング手段をＡＴＭ−ＮＩＣに搭
載した場合のシェーピング手段の構成を示すブロック図
である。

【図６】図６は本発明の他の実施形態によるシェーピン
グ手段の構成を示すブロック図である。

【図７】図７は従来技術によるＡＴＭ交換機の構成を示
すブロック図である。

【図８】図８はＡＴＭセルの物理的な速度と実効的な速
度とについて説明する図である。

【図９】図９は有効セルと空きせるとについて説明する
図である。

【図１０】図１０は前述した従来技術によるＡＴＭ交換
機の問題点を説明する図である。

【図１１】図１１は出力側の回線対応部の構成を示すブ
ロック図である。

【図１２】図１２は従来技術によるＡＴＭ交換機の他の
構成を示すブロック図である。

【図１３】図１３はＡＴＭ−ＮＩＣの一般的な構成を示
すブロック図である。

【図１４】図１４はＲＭセルの構成を説明する図であ
る。

【図１５】図１５はＡＴＭ−ＮＩＣとネットワークとの
関係を説明する図である。

【符号の説明】

１０１ＡＴＭ交換機１０２、１０７回線対応部１０３ＡＴＭスイッチ部１０４多重部１０５振り分け部１０６出力セルバッファ１０８、１０９回線２０６、１４１４トラフィックシェーピング手段 702、710、808、1002、1005、1302、1310、1317 セレ
クタ７０４、８０７、１００３、１３０４空きセルパター
ン保持部７０５、１３０５ｍ値保持部７０６、１３０６レジスタ７０７、１３０７ｎ値保持部７０７’ α値保持部７０８、１３０８比較器７０９、１３０９減算器７１１、１３１１加算器５０８、１４１３セルバッファ５０９出力側回線８０１ FIFO(First In First Out Memory）メモリ８０３有効セル検出部８１０ “０”検出部８１１信号反転部１００４カウンタ１００６帯域制御部１００７残量監視部１００８ “０”検出部１００９帯域制御テーブル１３１５ＲＭセル判別部１３１８ＥＲ抜き取り部１４０１ＡＴＭ−ＮＩＣ１４０２物理レイヤ処理部１４０３ＡＴＭレイヤ処理部１４１０ＡＡＬ（ATM Adaptation Layer）処理部

───────────────────────────────────────────────────── フロントページの続き (72)発明者安田武史神奈川県横浜市戸塚区戸塚町216番地株式会社日立製作所情報通信事業部内 (72)発明者宮尾益昌神奈川県横浜市戸塚区戸塚町216番地株式会社日立製作所情報通信事業部内 (72)発明者森脇紀彦東京都国分寺市東恋ケ窪一丁目280番地株式会社日立製作所中央研究所内 (72)発明者笠原裕明神奈川県横浜市戸塚区戸塚町216番地株式会社日立製作所情報通信事業部内 (72)発明者松岡誠神奈川県横浜市戸塚区戸塚町216番地株式会社日立製作所情報通信事業部内 (56)参考文献特開平７−327033（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 12/28 H04L 12/56

Claims

(57)【特許請求の範囲】

【請求項１】有効セルと空きセルとをｎ対ｍ−ｎの比
率で出力するＡＴＭセルのシェーピング手段において、
ｎの値を保持する第１の記憶手段と、ｍの値を保持する
第２の記憶手段と、変数を保持するための第３の記憶手
段とを備え、第３の記憶手段の保持値に第１の記憶手段
の保持値を加えた加算値が第２の記憶手段の保持値以上
の場合、セルバッファから有効なＡＴＭセルを読み出す
と同時に、前記加算値から第２の記憶手段の保持値を減
じた値を新たに第３の記憶手段に記憶し、前記加算値が
第２の記憶手段の保持値未満の場合、空きセルを出力す
ると同時に、前記加算値を新たに第３の記憶手段に記憶
する動作を１セル時間毎に行うことを特徴とするシェー
ピング手段。
【請求項２】前記第２の記憶手段が、伝送路の物理的
な速度を保持し、前記第１の記憶手段が受信したＲＭセ
ル内部のＥＲフィールドの値を保持することを特徴とす
る請求項１記載のシェーピング手段。
【請求項３】有効セルと空きセルとをα対1−αの比
率で出力する、ＡＴＭセルのシェーピング手段におい
て、αの値を保持する第１の記憶手段と、変数を保持す
るための第２の記憶手段とを備え、第２の記憶手段の保
持値に第１の記憶手段の保持値を加えた加算値が１以上
の場合、セルバッファから有効なＡＴＭセルを読み出す
と同時に、前記加算値から１を減じた値を新たに第２の
記憶手段に記憶し、前記加算値が１未満の場合、空きセ
ルを出力すると同時に、前記加算値を新たに第２の記憶
手段に記憶する動作を１セル時間毎に行うことを特徴と
するシェーピング手段。
【請求項４】請求項１または３記載のシェーピング手
段をＡＴＭ交換機のＡＴＭスイッチ部に備えることを特
徴とするＡＴＭ交換機。
【請求項５】請求項１、２または３記載のシェーピン
グ手段をその出力部に備えることを特徴とするＡＴＭ−
ＮＩＣ。