JP3531605B2 - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JP3531605B2 JP3531605B2 JP2000367205A JP2000367205A JP3531605B2 JP 3531605 B2 JP3531605 B2 JP 3531605B2 JP 2000367205 A JP2000367205 A JP 2000367205A JP 2000367205 A JP2000367205 A JP 2000367205A JP 3531605 B2 JP3531605 B2 JP 3531605B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- current
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
の制御端子を所定電圧以下にクランプすることにより直
流定電圧を出力する定電圧回路に関する。
直流電源であるバッテリに、スタータモータ,ホーン,
ライトといった多数の電気負荷が接続されていることか
ら、これらの電気負荷がオン・オフされることによっ
て、電源電圧(バッテリ電圧)が数ボルト以上急激に変
動することがある。
において、冷寒時にエンジン始動を行う場合には、オル
タネータからバッテリへの電源供給が無く、バッテリ自
体の電圧も下がるため、スタータモータを駆動すること
により、エンジン制御用の電子制御装置(エンジンEC
U)に供給される電源電圧が極端に低くなり、エンジン
ECUが動作できず、エンジンを始動できなくなること
がある。
るために、エンジンECUの最低動作電圧を低くするこ
とが要求されている。また、このように最低動作電圧を
低下させることは、エンジンECUに限らず、自動車に
搭載された空調装置や自動変速機等を制御する他の自動
車用制御装置、或いは、バッテリを内蔵した携帯型装置
に組み込まれる制御装置等、電源電圧が変動し易い環境
下で使用される制御装置では、同様に要求されている。
では、制御装置を構成する各種機能回路の最低動作電圧
を低く設定し、その機能回路が電源電圧の急激な変化に
伴い誤動作することのないよう、外部の直流電源から電
源供給を受けて所定の定電圧を生成する定電圧回路を設
け、この定電圧回路から各種機能回路に電源供給を行う
ことが考えられている。
て、A/D変換等を高精度に行うのに必要な基準電圧を
生成する基準電圧生成回路50に対して、動作用の電源
電圧を供給する定電圧回路10の構成を表している。こ
こで、基準電圧生成回路50は、基準電圧Vcとして温
度特性が零の定電圧(バンドギャップ電圧:約1.2
V)を生成するためのバンドギャップ回路52を備え
る。尚、バンドギャップ回路52は、コレクタが抵抗R
51を介して基準電圧Vcの出力端子Tcに接続され、
エミッタ−ベース間が接続され、エミッタがグランドラ
インに接地されたNPNトランジスタQ51と、コレク
タが抵抗R52を介して基準電圧Vcの出力端子Tcに
接続され、ベースがNPNトランジスタQ51のベース
に接続され、エミッタが抵抗R53を介してグランドラ
インに接地されたNPNトランジスタQ52とからなる
周知のものである。
回路10からの出力電圧Vout が印加される電源ライン
にコレクタが接続され、エミッタが基準電圧Vcの出力
端子Tcに接続され、コレクタ−ベース間が抵抗R50
を介して接続されたNPNトランジスタQ50と、非反
転入力端子(+)がバンドギャップ回路52を構成する
NPNトランジスタQ51のコレクタ(延いてはNPN
トランジスタQ51,Q52のベース)に接続され、反
転入力端子(−)がNPNトランジスタQ52のコレク
タに接続され、出力端子TcがNPNトランジスタQ5
0のベースに接続されたオペアンプOP1とが備えられ
ており、このオペアンプOP1がNPNトランジスタQ
50を制御することにより、出力端子Tcから出力され
る基準電圧Vcが常に一定電圧(バンドギャップ電圧:
約1.2V)に制御される。
0では、出力電圧である基準電圧Vcが約1.2Vであ
り、この基準電圧Vcを出力するには、NPNトランジ
スタQ50のベース−エミッタ間に順方向電圧Vf(約
0.7V)を印加して、NPNトランジスタQ50を動
作させる必要がある。このため、基準電圧生成回路50
が動作するための最低動作電圧は、約1.9V(=Vc
+Vf)となり、基準電圧生成回路50は、定電圧回路
10からの出力電圧Vout がこの電圧以上であれば正常
動作することになる。
タQ0として、コレクタが、電源端子T(+)を介して
直流電源であるバッテリの正極側から電源供給を受ける
電源ラインに接続され、エミッタが、基準電圧生成回路
50への電圧出力ラインに接続され、コレクタ及びベー
スに、PNPトランジスタQ1のエミッタ及びコレクタ
が夫々接続された、NPNトランジスタを備える。
源供給を受けて定電流を流す定電流回路12が設けられ
ており、PNPトランジスタQ1のベースは、この定電
流回路12を構成する定電流通電用のPNPトランジス
タQ11,Q12のベースに接続されている。このた
め、PNPトランジスタQ1は、定電流回路12内のP
NPトランジスタQ11,Q12と共にカレントミラー
回路を構成し、出力トランジスタQ0のベースに、定電
流回路12内を流れる定電流と同じ一定のバイアス電流
を供給する、バイアス手段として機能することになる。
グランド端子T(−)を介してバッテリの負極側に接続
されるグランドラインとの間には、出力トランジスタQ
0のベース側をアノード、グランドライン側をカソード
として、互いに直列に接続された7個のダイオードD1
〜D7が設けられている。このため、PNPトランジス
タQ1を介して電源ラインから出力トランジスタQ0の
ベースに印加される電圧がダイオード7個分の順方向電
圧「7・Vf」(約4.9V)を越えると、ダイオード
D1〜D7に電流が流れ、出力トランジスタQ0のベー
ス電圧が、この電圧以下に制限されることになる。
出力トランジスタQ0のベース電圧を所定のクランプ電
圧(ここでは約4.9V)以下に制限するクランプ手段
として機能し、定電圧回路10から基準電圧生成回路5
0への出力電圧Vout は、バッテリ電圧VBが高くなっ
ても、クランプ電圧から出力トランジスタQ0のベース
−エミッタ間の順方向電圧Vf分を減じた一定電圧(こ
こでは約4.2V)に制御されることになる。
PトランジスタQ11,Q12のエミッタは、PNPト
ランジスタQ1と同様、バッテリの正極側に接続された
電源ラインに接続されている。そして、PNPトランジ
スタQ11のコレクタは、NPNトランジスタQ14を
介して、グランド端子T(−)を介してバッテリの負極
側に接続されたグランドラインに接地されると共に、抵
抗R11を介して、電源ラインに接続されており、PN
PトランジスタQ12のコレクタは、NPNトランジス
タQ15及び抵抗R13を介して、グランドラインに接
地されている。
のコレクタは、夫々、PNPトランジスタQ11,Q1
2のコレクタに接続されている。そして、NPNトラン
ジスタQ14のエミッタは、グランドラインに直接接地
され、NPNトランジスタQ15のエミッタは、抵抗R
13を介してグランドラインに接地されている。また、
NPNトランジスタQ14のベースは、NPNトランジ
スタQ15のエミッタと抵抗R13との接続点に接続さ
れ、NPNトランジスタQ15のベースは、NPNトラ
ンジスタQ14のコレクタとPNPトランジスタQ11
のコレクタとの接続点に接続されている。
1,Q12のベースが互いに接続された接続点には、抵
抗R12を介して、PNPトランジスタQ13のエミッ
タが接続されている。そして、このPNPトランジスタ
Q13のコレクタは、グランドラインに接地され、ベー
スは、PNPトランジスタQ12及びNPNトランジス
タQ15のコレクタの接続点に接続されている。
(バッテリ電圧VB)の投入後、抵抗R11を介して、
NPNトランジスタQ14,Q15にベース電流が供給
され、これら各NPNトランジスタQ14,Q15がオ
ン状態となることによって、PNPトランジスタQ1と
カレントミラー回路を構成しているPNPトランジスタ
Q11,Q12に電流が流れ始め、その電流は、抵抗R
13の抵抗値と、NPNトランジスタQ14のベース−
エミッタ間の順方向電圧Vfとで決まる一定電流(Vf
/R13)に制御される。
を開始すると、PNPトランジスタQ1から出力トラン
ジスタQ0にベース電流が供給され、出力トランジスタ
Q0がオン状態となって、そのエミッタから基準電圧生
成回路50側に電圧が出力されることになる。
は、定電流回路12が動作を開始し始める電圧、詳しく
は、定電流回路12内のNPNトランジスタQ14,Q
15を駆動するのに必要な「2・Vf」となり、定電圧
回路10は、バッテリ電圧VBがこの電圧「2・Vf」
(約1.4V)以上となったときに動作を開始すること
になる。
10からの出力電圧Vout は、バッテリ電圧VBから、
出力トランジスタQ0のベース−エミッタ間順方向電圧
Vfと、PNPトランジスタQ1のオン時のエミッタ−
コレクタ間電圧Vce(約0.1V)とを減じた電圧
「VB−Vf−Vce」となる。
out により基準電圧生成回路50を動作させるために
は、バッテリ電圧VBが、基準電圧生成回路50の最低
動作電圧(約1.9V)に定電圧回路10での電圧降下
分「Vf+Vce」を加えた電圧(約2.7V)以上と
なる必要がある。よって、基準電圧生成回路50をバン
ドギャップ回路52を用いて構成することにより、その
最低動作電圧を低くしたとしても、これを動作させるの
に必要なバッテリ電圧VBは、定電圧回路10での電圧
降下分だけ高くなってしまう。
環境下で使用されるエンジンECU等の制御装置を、電
源電圧の変動の影響を受けることなく安定して動作させ
るために、制御装置内に組み込む基準電圧生成回路50
等の各種機能回路を低電圧動作できるように構成し、更
に、その機能回路が電源電圧の変動によって誤動作する
ことのないよう、各機能回路には、ダイオードの順方向
電圧Vf等を用いて出力トランジスタのベース電圧をク
ランプすることにより定電圧を生成する所謂簡易定電圧
回路を用いて電源供給を行うことが考えられているが、
こうした簡易定電圧回路は、出力電圧Vout を電圧クラ
ンプにより制御するために、出力トランジスタQ0にN
PNトランジスタが使用されていることから、出力電圧
Vout は、電源電圧からダイオードの順方向電圧Vf以
上電圧降下した電圧値となってしまい、この電圧降下に
よって、制御装置の最低動作電圧を充分低減することが
できない、といった問題が生じていたのである。
のであり、出力トランジスタの制御端子を所定電圧以下
にクランプすることにより直流定電圧を出力する定電圧
回路において、電源電圧低下時に、出力トランジスタで
生じる電圧降下の影響を受けることなく、より高電圧を
出力できるようにすることを目的とする。
めになされた請求項1記載の定電圧回路においては、電
源電圧が所定電圧以下であるときには、給電手段を介し
て、直流電源から外部負荷側に直接電流が供給され、そ
のときの出力電圧を略電源電圧にすることができる。
電圧低下時に出力トランジスタで生じる電圧降下の影響
を受けることなく、略電源電圧と同じ高電圧を出力でき
るようになり、前述したエンジンECU等の各種制御装
置に組み込むことによって、その制御装置の最低動作電
圧を充分低減することが可能となる。
トランジスタが図8に示したものと同じNPNトランジ
スタであれば、NPNトランジスタのベース−エミッタ
間順方向電圧Vf(約0.7V)となるため、出力トラ
ンジスタがNPNトランジスタにて構成された定電圧回
路に本発明を適用すれば、電源電圧低下時の出力電圧
を、このVf分だけ高くすることができる。
所定のクランプ電圧以下に制限することにより定電圧を
出力する本発明の定電圧回路(所謂簡易定電圧回路)
は、出力トランジスタにnチャネルMOSFETを用
い、MOSFETのドレインを直流電源に、ソースを外
部負荷に接続することによっても構成できる。そして、
この場合の出力トランジスタの動作電圧は、MOSFE
Tのしきい値電圧(約1.0V)となることから、出力
トランジスタがnチャネルMOSFETにて構成された
定電圧回路に本発明を適用すれば、電源電圧低下時の出
力電圧を、MOSFETのしきい値電圧(約1.0V)
分だけ高くすることができる。
によって出力トランジスタから所定の定電圧を出力でき
ないときに、出力電圧が、電源電圧に対して出力トラン
ジスタの動作電圧分だけ低くなるのを防止するためのも
のであることから、給電手段としては、請求項2に記載
のように構成することが望ましい。
限を、クランプ電圧よりも低い電圧値に設定すると、例
えば、電源電圧の上昇時に、電源電圧の上昇に伴い出力
トランジスタから所定の定電圧を出力できるようになる
までの間に、給電手段が動作を停止してしまい、出力電
圧が、略電源電圧と同様に上昇している途中で出力トラ
ンジスタの動作電圧分だけ急峻に低下してしまう、とい
ったことが起こるが、給電手段を請求項2に記載のよう
に構成すれば、出力電圧を、所定の定電圧に達するまで
安定して上昇させることができる。
作しない電源電圧の低電圧時に、出力トランジスタとは
別経路で、直流電源から外部負荷に電流を供給すること
により、出力電圧が低くなるのを防止するためのもので
あることから、クランプ手段に電流が流れているか否か
を判断することにより、電源電圧がクランプ手段が動作
する所定電圧に達しているか否かを判断し、その判断結
果に従い、給電手段を動作させるようにしてもよい。
クランプ手段が動作して出力トランジスタから所定の定
電流が出力される電圧値に達するまで、給電手段を動作
させ、電源電圧がその電圧値に達すると、給電手段の動
作を速やかに停止させることができるようになる。
バイアス手段としては、直流電源から電源供給を受けて
出力トランジスタの制御端子に定電流を供給する定電流
回路を用いて構成できる。
ス手段を、定電流回路を用いて構成し、且つ、給電手段
を、クランプ手段に流れる電流に基づき外部負荷への給
電・停止を切り換えるように構成することにより、上記
の効果が得られるようにしている。
は、バイアス手段を構成する定電流回路が、外部から入
力される動作停止指令によって、定電流源が電流制御用
トランジスタに流す電流を遮断できる。このため、外部
負荷への定電圧出力が不要なときには、定電流回路に動
作停止指令を入力することにより、定電流回路内の電流
制御用トランジスタ及びこのトランジスタとカレントミ
ラー回路を構成する2つの定電流トランジスタに流れる
電流を全て零にし、当該定電圧回路を、消費電力零のス
リープ状態にすることが可能となる。
止指令を入力することにより、当該定電圧回路の動作モ
ードを、定電圧を出力する通常モードから、定電圧の出
力を停止するスリープモードに切り換えることができる
ようにする場合、給電手段を、給電用トランジスタと、
切換用トランジスタと、第2定電流トランジスタと、電
流検出用抵抗と、電流検出用トランジスタとから構成し
ただけでは、動作モードの切換直後に、給電用トランジ
スタが一時的にON状態となって、外部負荷に過電圧が
印加される虞がある。
段を構成する切換用トランジスタの制御端子とグランド
との間にバイアス抵抗を設け、しかも、このバイアス抵
抗の抵抗値を、バイアス手段を構成する第1定電流トラ
ンジスタに流れる電流iaと第2定電流トランジスタに
流れる電流ibとの比を「m」とし、電流検出用抵抗の
抵抗値を「r」としたとき、抵抗値が「m×r」よりも
小さくなるように設定していることから、スリープ状態
への切換時に給電用トランジスタを介して外部負荷に過
電圧が出力されるのを確実に防止することができる。
尚、この動作については、後述する実施例にて詳しく説
明する。
する。なお、以下の説明では、本発明の前提となる6つ
の定電圧回路を参考例として挙げ、その後、本発明を適
用した実施例の定電圧回路について説明する。 [第1参考例] 図1は、本発明の前提となる第1参考例の定電圧回路を
表している。
等、車両用電子制御装置を構成する半導体集積回路内に
組み込まれ、車両に搭載されたバッテリ(直流電源)か
ら電源供給を受けて、制御装置を構成する各種機能回路
(前述の基準電圧生成回路50等)に供給する直流定電
圧を生成するためのものである。
に示した従来の定電圧回路10と同様、NPNトランジ
スタからなる出力トランジスタQ0と、出力トランジス
タQ0のベースにバイアス電流を流し込むPNPトラン
ジスタQ1と、PNPトランジスタQ1が出力トランジ
スタQ0に流し込むバイアス電流を一定電流に制御する
定電流回路12と、出力トランジスタQ0のベースとグ
ランドラインとの間に設けられ、出力トランジスタQ0
のベース電圧を所定のクランプ電圧(約4.9V)以下
に制限する7個のダイオードD1〜D7とが備えられて
いる。
電圧回路10を構成する各部と全く同様に構成されてい
るため、その結線状態や内部構成等についての説明は省
略する。そして、本参考例では、PNPトランジスタQ
1及び定電流回路12が、バイアス手段として機能し、
7個のダイオードD1〜D7が、クランプ手段として機
能する。
段として機能する給電回路14が備えられている。この
給電回路14は、電源ラインから、外部負荷の電源ライ
ンが接続される出力端子Tout までの給電経路として、
出力トランジスタQ0を通る給電経路とは異なる第2の
給電経路を形成するものであり、電源ラインにエミッタ
が接続され、コレクタが出力端子Tout に接続されたP
NPトランジスタQ2を備える。
ースは、抵抗R3を介して電源ラインに接続されると共
に、エミッタがグランドラインに接地されたNPNトラ
ンジスタQ7のコレクタに接続されている。また、給電
回路14には、電源ラインとグランドラインとの間に設
けられた抵抗R1,R2の直列回路が備えられている。
この抵抗直列回路は、2つの抵抗R1,R2により電源
電圧であるバッテリ電圧VBを抵抗分圧するためのもの
(分圧手段)であり、これらの抵抗R1,R2の接続点
には、PNPトランジスタQ4のベースが接続されてい
る。
ミッタには、PNPトランジスタQ3のコレクタが接続
されると共に、コレクタがグランドラインに接地された
PNPトランジスタQ5のエミッタが接続されている。
また、PNPトランジスタQ3は、出力トランジスタQ
0バイアス用のPNPトランジスタQ1と同様に、エミ
ッタが電源ラインに接続され、ベースがPNPトランジ
スタQ11,Q12のベースに接続されている。このた
め、PNPトランジスタQ3のコレクタからPNPトラ
ンジスタQ4,Q5のエミッタには、定電流回路12に
より制御された一定電流が供給されることになる。
は、電圧クランプ用の7個のダイオードD1〜D7の
内、グランドラインから3番目のダイオードD5と、同
じく4番目のダイオードD4との接続点に接続されてい
る。一方、PNPトランジスタQ4のコレクタには、エ
ミッタがグランドラインに接地されたNPNトランジス
タQ6のコレクタが接続されている。このNPNトラン
ジスタQ6のベース−コレクタ間は、互いに接続されて
おり、しかもそのベースには、上述したNPNトランジ
スタQ7のベースが接続されている。
バッテリ電圧VBが「2・Vf」以上となって定電流回
路12が動作を開始し、PNPトランジスタQ3からP
NPトランジスタQ4,Q5側に定電流が供給される
と、PNPトランジスタQ4,Q5の内、ベース電圧が
低い方がオン状態となる。
は、抵抗R1,R2によりバッテリ電圧VBを分圧した
分圧電圧となり、PNPトランジスタQ5のベースは、
3つのダイオードD5〜D7の順方向電圧Vfにより決
定される基準電圧「3・Vf」(約2.1V)以下に制
限されることから、抵抗R1,R2により分圧された分
圧電圧がこの基準電圧以下(換言すればバッテリ電圧V
Bが、この基準電圧と抵抗R1,R2による分圧値とで
決まる所定電圧「3・Vf・(R1+R2)/R2」以
下)であれば、PNPトランジスタQ4がオン状態、P
NPトランジスタQ5がオフ状態となり、そうでなけれ
ば、PNPトランジスタQ4がオフ状態、PNPトラン
ジスタQ5がオン状態となる。
態となると、PNPトランジスタQ3から供給される電
流が、PNPトランジスタQ4を介して、NPNトラン
ジスタQ6側に流れ、NPNトランジスタQ6,Q7が
共にオン状態となる。また、このようにNPNトランジ
スタQ7がオン状態となると、第2の給電経路を構成す
るPNPトランジスタQ2にベース電流が流れて、PN
PトランジスタQ2がオン状態となり、電源ラインから
PNPトランジスタQ2を通って出力端子Tout (延い
ては外部負荷)に至る第2の給電経路が形成される。
状態となると、PNPトランジスタQ3から供給される
電流が、PNPトランジスタQ5を介して、グランドラ
イン側に流れることから、NPNトランジスタQ6,Q
7及びPNPトランジスタQ2が共にオフ状態となり、
PNPトランジスタQ2による第2の給電経路は形成さ
れない。
成するトランジスタQ3〜Q7が、抵抗R1,R2によ
りバッテリ電圧を分圧した分圧電圧と基準電圧「3・V
f」とを大小比較するコンパレータ(電圧判定手段)と
して機能し、バッテリ電圧VBが所定電圧「3・Vf・
(R1+R2)/R2」以下であるときに、PNPトラ
ンジスタQ2を導通させて、電源ラインから出力端子T
out を介して外部負荷に電流を供給するようにされてい
る。
図4(a)に実線で示すように、バッテリ電圧VBが、
定電流回路12が動作する「2・Vf」以上であれば、
PNPトランジスタQ2を介して、出力端子Tout か
ら、バッテリ電圧と略同じ電圧(詳しくはバッテリ電圧
VBからPNPトランジスタQ2のエミッタ−コレクタ
間電圧Vce(約0.1V)を減じた電圧)が出力さ
れ、その状態は、バッテリ電圧VBが所定電圧「3・V
f・(R1+R2)/R2」に達するまで継続されるこ
とになる。
ば、図4(a)に点線で示す従来回路のように、バッテ
リ電圧VBが「2・Vf」以上となって定電流回路12
が動作を開始してから、7個のダイオードD1〜D7に
より出力トランジスタのベース電圧がクランプされて出
力電圧Vout が所定の定電圧に制御されるまでの間、出
力電圧Vout が、バッテリ電圧VBから出力トランジス
タQ0の動作電圧「Vf」分を減じた電圧(詳しくは、
バッテリ電圧VBから出力トランジスタQ0の動作電圧
「Vf」とPNPトランジスタQ1のエミッタ−コレク
タ間電圧Vceとを減じた電圧)に制限されてしまうの
を防止し、バッテリ電圧低下時の出力電圧Vout を、従
来回路に比べて、ダイオードの順方向電圧「Vf」分だ
け増加させることができる。
例えば、図8に示した基準電圧生成回路50等の各種機
能回路の電源回路として使用すれば、その回路の最低動
作電圧を「Vf」分だけ低くすることが可能となる。ま
た、バッテリ電圧VBが所定電圧「3・Vf・(R1+
R2)/R2」以上になると、PNPトランジスタQ2
がオフ状態となるが、この状態では、出力端子Tout
(延いては外部負荷)に出力トランジスタQ0を介して
電源供給がなされることから、出力電圧Vout は、従来
の定電圧回路と同様に、一定電圧に制御されることにな
り、出力端子Tout に接続される外部負荷は、バッテリ
電圧VBの変動の影響を受けることなく安定して動作す
ることができる。
する電圧「3・Vf・(R1+R2)/R2」は、抵抗
R1,R2による分圧値「R2/(R1+R2)」とダ
イオードD5〜D7の順方向電圧「3・Vf」とで決定
されるが、この電圧値としては、抵抗R1,R2による
バッテリ電圧VBの分圧値(換言すれば各抵抗R1,R
2の抵抗値)を適宜調整することによって、図4(a)
に示すように、出力トランジスタQ0のベース電圧がダ
イオードD1〜D7によりクランプされる電圧値(略ク
ランプ電圧「7・Vf」)以上となるように設定するこ
とが望ましい。これは、この電圧値「3・Vf・(R1
+R2)/R2」を、クランプ電圧「7・Vf」よりも
小さい値に設定すると、バッテリ電圧VBの上昇に伴い
出力電圧Vout が上昇している途中で、出力電圧Vout
が、図4(a)に点線で示す従来の出力電圧まで急峻に
減少し、出力端子Tout に接続された外部負荷を安定動
作させることができないことが考えられるためである。
参考例の定電圧回路は、基本的には、第1参考例の定電
圧回路と同じであり、異なる点は、第1参考例の給電回
路14において電圧判定手段としてのコンパレータを構
成しているPNPトランジスタQ4,Q5及びNPNト
ランジスタQ6の変わりに、NPNトランジスタQ8を
設けた点である。そこで、以下の説明では、この変更点
についてのみ説明し、他の説明は省略する。
路14内でバッテリ電圧を分圧する抵抗R1,R2の
内、グランドライン側の抵抗R2の両端に、夫々、NP
NトランジスタQ8のベース及びエミッタを接続し、こ
の抵抗R2の両端電圧がNPNトランジスタQ8のベー
ス−エミッタ間順方向電圧Vfに達したときに、NPN
トランジスタQ8がオン状態となるようにされている。
そして、このNPNトランジスタQ8のコレクタには、
PNPトランジスタQ3のコレクタが接続されると共
に、NPNトランジスタQ7のベースが接続されてい
る。
は、バッテリ電圧VBが抵抗R1,R2により分圧さ
れ、抵抗R2の両端電圧が「Vf」に達するまでの間、
つまり、バッテリ電圧VBが所定電圧「Vf・(R1+
R2)/R2」に達するまでの間は、NPNトランジス
タQ8がオフ状態となり、逆に、バッテリ電圧VBがこ
の電圧に達すると、NPNトランジスタQ8がオン状態
となる。
態であれば、PNPトランジスタQ3から供給される定
電流がNPNトランジスタQ7のベースにバイアス電流
として流れ込むことから、NPNトランジスタQ7、P
NPトランジスタQ2が共にオン状態となり、電源ライ
ンからPNPトランジスタQ2を通って出力端子Tout
(延いては外部負荷の電源ライン)に至る第2の給電経
路が形成される。
状態であれば、PNPトランジスタQ3から供給される
定電流が、NPNトランジスタQ8を通って、グランド
ライン側に流れるため、NPNトランジスタQ7、PN
PトランジスタQ2は共にオフ状態となり、PNPトラ
ンジスタQ2による第2の給電経路は形成されない。
は、バッテリ電圧VBが、定電流回路12が動作する
「2・Vf」以上であれば、PNPトランジスタQ2を
介して、出力端子Tout から、バッテリ電圧と略同じ電
圧(詳しくはバッテリ電圧VBからPNPトランジスタ
Q2のエミッタ−コレクタ間電圧Vce(約0.1V)
を減じた電圧)が出力され、その状態は、バッテリ電圧
VBが所定電圧「Vf・(R1+R2)/R2」に達す
るまで継続されることになり、バッテリ電圧VBと出力
電圧Vout との関係は、図4(a)に示したものと略同
様になって、第1参考例と同様の効果を得ることができ
る。
8が電圧判定手段として機能する。また、本参考例の場
合、PNPトランジスタQ2がターンオフすることによ
り、出力電圧Vout が上昇途中で急峻に低下するタイミ
ングは、バッテリ電圧VBが所定電圧「Vf(R1+R
2)/R2」に達したときであるが、図4(a)に示し
たように、このタイミングで、出力トランジスタQ0か
ら所定の定電圧「クランプ電圧−Vf」を出力させるに
は、バッテリ電圧VB分圧用の抵抗R1,R2の分圧値
「R2/(R1+R2)」を調整すればよい。
いる。本参考例の定電圧回路は、上記各参考例と同様に
NPNトランジスタにて構成された出力トランジスタQ
0と、出力トランジスタQ0のベース側に一定のバイア
ス電流を流し込むバイアス手段としての定電流源20
と、出力トランジスタQ0のベースとグランドラインと
の間に設けられた6個のダイオードD1〜D6と抵抗R
20との直列回路と、給電手段としての給電回路14と
を備える。
路において、6個のダイオードD1〜D6は、夫々、出
力トランジスタQ0のベース側をアノード、グランドラ
イン側をカソードとして、出力トランジスタQ0のベー
ス側より順に接続されており、抵抗R20は、最終段の
ダイオードD6のカソードとグランドラインとの間に配
置されている。そして、このダイオードD6のカソード
と抵抗R20との接続点には、エミッタがグランドライ
ンに接地された、給電回路14内のNPNトランジスタ
Q8のベースが接続されている。
様、電源ラインにエミッタが接続され、コレクタが出力
端子Tout に接続されたPNPトランジスタQ2と、こ
のPNPトランジスタQ2のベースと電源ラインとを接
続する抵抗R3と、PNPトランジスタQ2のベースに
コレクタが接続され、エミッタがグランドラインに接地
されたNPNトランジスタQ7とを備える。そして、こ
のNPNトランジスタQ7のベースは、定電流源21を
介して電源ラインに接続されると共に、上記NPNトラ
ンジスタQ8のコレクタが接続されている。
ラインから出力トランジスタQ0,NPNトランジスタ
Q7のベース側に一定電流を流し込むためのものであ
り、より具体的には、上記各参考例のPNPトランジス
タQ1,Q3と同様に構成された定電流供給用のトラン
ジスタと、このトランジスタに流れる電流を一定電流に
制御する定電流回路とから構成される。
路においては、図4(b)に示すように、定電流源2
0,21が動作を開始するまでの間、換言すれば、バッ
テリ電圧VBが定電流源20,21が動作可能な電圧値
(一般に「2・Vf」)に達するまでの間は、出力トラ
ンジスタQ0及びNPNトランジスタQ7は共にオフ状
態となり、定電流源20,21が動作を開始すると、出
力トランジスタQ0及びNPNトランジスタQ7が共に
オン状態となるが、NPNトランジスタQ7がオン状態
になると、PNPトランジスタQ2もオン状態となるた
め、出力トランジスタQ0がオフ状態となって、出力端
子Tout から外部負荷には、PNPトランジスタQ2を
介して、バッテリ電圧VBと略同じ出力電圧Vout (詳
しくはバッテリ電圧VBからPNPトランジスタQ2の
エミッタ−コレクタ間電圧Vce(約0.1V)を減じ
た電圧)が出力されることになる。
昇に伴い出力トランジスタQ0のベース電圧が上昇し、
この電圧が、ダイオード6個分の順方向電圧「6・V
f」(約4.2V)に達すると、ダイオードD1〜D6
と抵抗R20とからなる直列回路に電流が流れ始める。
そして、抵抗R20には、NPNトランジスタQ8のベ
ース−エミッタが並列接続されていることから、出力ト
ランジスタQ0のベース電圧の上昇に伴い、抵抗R20
の両端電圧が、NPNトランジスタQ8のベース−エミ
ッタ間順方向電圧Vfに達すると(換言すれば、出力ト
ランジスタQ0のベース電圧が所定電圧「7・Vf」
(約4.9V)に達すると)、NPNトランジスタQ8
がオン状態となる。また、NPNトランジスタQ8がオ
ン状態となると、定電流源21から供給される定電流
は、NPNトランジスタQ8を介してグランドラインに
流れることから、NPNトランジスタQ7がオフ状態と
なり、これに連動してPNPトランジスタQ2もオフ状
態となる。
力トランジスタQ0のベース電圧がダイオードD1〜D
6の順方向電圧とNPNトランジスタQ8のベース−エ
ミッタ間順方向電圧とで決まるクランプ電圧「7・V
f」に達した後は、PNPトランジスタQ2がオフ状態
となって、出力端子Tout から外部負荷には、出力トラ
ンジスタQ0を介して、クランプ電圧「7・Vf」から
出力トランジスタQ0のベース−エミッタ間順方向電圧
Vfを減じた一定電圧「クランプ電圧−Vf」が出力さ
れることになる。
も、上記各参考例と同様、バッテリ電圧低下時の出力電
圧Vout を、従来回路に比べて、ダイオードの順方向電
圧「Vf」分だけ増加させることができ、図8に示した
基準電圧生成回路50等の各種機能回路の電源回路とし
て使用することにより、その回路の最低動作電圧を「V
f」分だけ低くすることが可能となる。
出力トランジスタQ0のベース電圧をクランプするクラ
ンプ手段としてのダイオードD1〜D6に流れる電流か
ら、バッテリ電圧VBが出力トランジスタQ0のベース
電圧を所定電圧「7・Vf」にクランプ可能な電圧以上
か否かを判定し、出力トランジスタQ0のベース電圧が
クランプされるまでは、PNPトランジスタQ2を介し
て外部負荷に電源供給を行い、出力トランジスタQ0の
ベース電圧がクランプされると、出力トランジスタQ0
を介して外部負荷に電源供給を行うことから、第1,第
2参考例のようにバッテリ電圧VBを抵抗分圧により検
出する場合に比べて、回路構成を簡素化できる。
トランジスタQ8が電流検出手段に相当し、この内、抵
抗R20が電流検出用抵抗、NPNトランジスタQ8が
電流検出用トランジスタ、として機能する。また、この
抵抗R20及びNPNトランジスタQ8は、ダイオード
D1〜D6と共にクランプ手段としても機能する。
る。本参考例の定電圧回路は、基本的には、第3参考例
の定電圧回路と同じであり、異なる点は、第3参考例の
定電圧回路において、抵抗R20及びNPNトランジス
タQ8と共にクランプ手段を構成している6個のダイオ
ードD1〜D6を、ツェナーダイオードZD1に変更
し、このツェナーダイオードZD1の降伏電圧を利用し
て、出力トランジスタのベース電圧を所定のクランプ電
圧以下に制限するようにした点である。
3(b)に示すように、出力トランジスタQ0のベース
に、ツェナーダイオードZD1のカソードが接続され、
抵抗R20とNPNトランジスタQ8のベースとの接続
点に、ツェナーダイオードZD1のアノードが接続され
ている。
は、バッテリ電圧VBの上昇に伴い出力トランジスタQ
0のベース電圧が上昇し、この電圧が、ツェナーダイオ
ードZD1の降伏電圧VZDに達すると、ツェナーダイオ
ードZD1と抵抗R20とからなる直列回路に電流が流
れ始め、更に、抵抗R20の両端電圧が、NPNトラン
ジスタQ8のベース−エミッタ間順方向電圧Vfに達す
ると、NPNトランジスタQ8がオン状態となって、出
力トランジスタQ0のベース電圧がそのときの電圧「V
ZD+Vf」にクランプされることになる。
ランプ電圧がツェナーダイオードZD1の降伏電圧で決
定される点は異なるものの、それ以外は、全て、第3参
考例と同様に構成されているため、出力電圧Vout のバ
ッテリ電圧VBに対する変化特性は、図4(b)に示し
た第3参考例と同様の特性となり、本参考例の定電圧回
路によれば、第3参考例のものと同様の効果を得ること
ができる。
路において、クランプ手段としてツェナーダイオードZ
D1を利用した場合について説明したが、図1に示した
第1参考例の定電圧回路において、クランプ手段を構成
する7個のダイオードD1〜D7の変わりにツェナーダ
イオードを用いるようにしてもよい。また、図2に示し
た第2参考例の定電圧回路において、クランプ手段を構
成する7個のダイオードD1〜D7の内、バッテリ電圧
VB判定用の基準電圧を生成するダイオードD5〜D
7、及び、他のダイオードD1〜D4、のいずれか一方
若しくはその両方に、ツェナーダイオードに用いるよう
にしてもよい。
参考例の定電圧回路は、基本的には、第4参考例の定電
圧回路と同じであり、異なる点は、第4参考例の定電圧
回路において、出力トランジスタQ0及びNPNトラン
ジスタQ7のベースと電源ラインとの間に夫々設けられ
る定電流源20,21を、抵抗R22,R23に変更し
た点である。
22,R23に置き換えた場合、出力トランジスタQ0
及びNPNトランジスタQ7のベースには、夫々、抵抗
R22及びR23を介して、バイアス電流が供給される
ことになるが、抵抗R22,R23は、各トランジスタ
Q0,Q7のベースと電源ラインとの間に電位差が生じ
た場合にバイアス電流を流すことから、これら各トラン
ジスタQ0,Q7には、バッテリ電圧VBがベース−エ
ミッタ間順方向電圧Vf以上であればバイアス電流が供
給されることになる。
は、図5(b)に示すように、バッテリ電圧VBの上昇
に伴いバッテリ電圧VBが略「Vf」に達したときに、
PNPトランジスタQ2を介して、出力端子Tout から
バッテリ電圧VBと略同じ出力電圧Vout が出力される
ことになり、本参考例によれば、上記各参考例に比べ
て、出力端子Tout から電圧を出力し得る最低のバッテ
リ電圧VBをより低くすることができる。
手段として機能する。そして、本参考例では、第4参考
例の定電圧回路において、定電流源21,22の変わり
に抵抗R22,R23を用いる場合について説明した
が、第3参考例の定電圧回路において、定電流源21,
22の変わりに抵抗R22,R23を用いるようにして
も、同様の効果を得ることができる。
おいて、PNPトランジスタQ1,Q3の変わりに、抵
抗R22,R23を用いるようにしてもよい。そして、
この場合には、定電流回路12を設ける必要がないの
で、定電圧回路の構成を簡素化できる。
る。本参考例の定電圧回路は、図3(b)に示した第4
参考例の定電圧回路において、外部負荷の動作停止時
等、外部負荷に定電圧を供給する必要がないときに、定
電圧回路を所謂スリープ状態にして、定電圧回路での消
費電力を零にできるようにしたものである。
の定電圧回路は、図3(b)に示した定電圧回路におけ
る定電流源20,21を、夫々、第1参考例或いは第2
参考例と同様のPNPトランジスタQ1及びQ3にて構
成し、これら各PNPトランジスタQ1,Q3に流れる
電流を、定電流回路30にて一定電流に制御するように
されている。
ラインに接続され、ベースが上記各PNPトランジスタ
Q1,Q3のベースに接続され、ベース−コレクタ間が
互いに接続されたPNPトランジスタQ10と、PNP
トランジスタQ10のコレクタにスイッチング回路(以
下単にSWという)34を介して接続され、SW34の
オン時にPNPトランジスタQ10のコレクタからグラ
ンドライン側へと定電流を流す定電流源32とから構成
されている。
トランジスタ等にて構成されており、制御端子TinにHi
ghレベルの制御信号Vinが入力されると、PNPトラン
ジスタQ10のコレクタから定電流源32に至る電流経
路を形成することにより、定電流源32を動作させて、
PNPトランジスタQ10に一定電流を流し、制御端子
TinにLow レベルの制御信号Vinが入力されると、PN
PトランジスタQ10のコレクタから定電流源32に至
る電流経路を遮断することにより、定電流源32の動作
を停止させて、PNPトランジスタQ10に流れる電流
を遮断する。
定電圧回路においては、制御端子TinにHighレベルの制
御信号Vinを入力すれば、定電流回路12、延いてはP
NPトランジスタQ1,Q3に定電流が流れて、第4参
考例の定電圧回路と同様に動作し、出力端子Tout から
外部負荷には、出力トランジスタQ0若しくはPNPト
ランジスタQ2を介して、電源供給が成されることとな
る。
号Vinを入力すれば、定電流回路12、延いてはPNP
トランジスタQ1,Q3に流れる電流が零になって、外
部負荷への給電用の出力トランジスタQ0及びPNPト
ランジスタQ2が共にオフされ、定電圧回路は、出力端
子Tout から外部負荷への電源供給を停止するスリープ
状態になる。そして、このスリープ状態では、定電圧回
路を構成する全ての素子に電流が流れないので、定電圧
回路での消費電力を零にすることができる。
回路によれば、外部負荷への電源供給が不要なときに、
消費電力が零のスリープ状態にすることができるように
なるのであるが、この定電圧回路では、その動作モード
を外部負荷への給電を行う通常モードから給電を停止す
るスリープモードに切り換えた際に、出力電圧Vout が
一時的にバッテリ電圧VBまで跳ね上がることがあっ
た。
圧Vout が一定電圧「クランプ電圧−Vf」に制御され
ている通常状態で、制御信号VinがHighレベルからLow
レベルに切り換えられると、PNPトランジスタQ1,
Q3に流れる電流I1,I3は、略一定の傾きで低下
し、最終的に零になる。
下しているときに、電流I1が、NPNトランジスタQ
8がオンできるしきい値よりも低下すると、NPNトラ
ンジスタQ8がオフする。尚、NPNトランジスタQ8
のベース−エミッタ間には抵抗R20が接続されている
ため、NPNトランジスタQ8がオンできる電流I1の
しきい値は、トランジスタのベース−エミッタ間順方向
電圧Vfを抵抗R20の抵抗値で割った値(Vf/R2
0)となる。
がオフすると、電流I3は、NPNトランジスタQ7の
ベースへと流れ込むことから、今度は、NPNトランジ
スタQ7がオンし、その後、電流I3が、NPNトラン
ジスタQ7がオンできるしきい値よりも低下した時点
で、NPNトランジスタQ7がオフする。
ンジスタQ8がオフし、NPNトランジスタQ7がオン
した時点で、一定電圧「クランプ電圧−Vf」からバッ
テリ電圧VBまで急激に上昇し、その後、NPNトラン
ジスタQ7がオフした時点で、0Vまで低下するのであ
る。
的にせよバッテリ電圧VBまで跳ね上がると、出力端子
Tout に低耐圧のデバイスが接続されている場合に、そ
のデバイスが過電圧により破壊されてしまうことがあ
る。また、電圧の急激な上昇に伴い生じるノイズによっ
て、出力端子Tout に接続された回路が誤動作すること
も考えられる。
本発明を適用した実施例の定電圧回路では、図6(b)
に示すように、第6参考例の定電圧回路に対し、更に、
給電回路14内のNPNトランジスタQ7のベース−エ
ミッタ間にも抵抗R30を設けて、NPNトランジスタ
Q8がオフした際には、電流I3がこの抵抗R30に流
れるようにし、しかも、そのときの抵抗R30の両端電
圧(I3×R30)が、NPNトランジスタQ7をオン
するのに必要なベース−エミッタ間順方向電圧Vfより
も低くなるように、抵抗R30の抵抗値を設定してい
る。
1×R20>I3×R30」の関係が成り立つように設
定すればよい。つまり、各PNPトランジスタQ1,Q
3に流れる電流の比「I1/I3」(請求項9に記載の
「ia/ib」に相当し、所謂PNPトランジスタQ
1,Q3のコレクタ比である)を「m」とし、抵抗R2
0の抵抗値を「r」としたとき、抵抗R30の抵抗値
が、「m×r」よりも小さい値となるように、設定すれ
ばよい。
示すように、NPNトランジスタQ7がオンできるしき
い値(Vf/R30)を、NPNトランジスタQ8がオ
ンできるしきい値(Vf/R20)よりも大きくするこ
とができ、電流I1,I3が低下して、NPNトランジ
スタQ8がオフしても、NPNトランジスタQ7をオフ
状態に保持して、出力電圧Vout がバッテリ電圧VBま
で跳ね上がるのを防止することができるようになるので
ある。
では、第4参考例の定電圧回路をもとに、通常の動作状
態から、消費電力零のスリープ状態に切り換えることが
できるようにしているが、第1参考例及び第2参考例の
定電圧回路であっても、定電流回路12内にその動作を
停止させるスイッチング回路を設けるようにすれば、本
実施例の定電圧回路と同様、スリープ状態に切換可能な
定電圧回路を実現できる。
ンプ手段の構成が異なるだけであるので、第3参考例の
定電圧回路においても、本実施例と同様に構成すること
で、スリープ状態に切換可能な定電圧回路に変更でき
る。
の具体的構成及びその動作を説明するものであることか
ら、図6(a),(b)に示した回路素子と本発明の構
成要素との対応関係を明確にしておく。まず、定電流回
路30内のPNPトランジスタQ10は、本発明の電流
制御用トランジスタに相当し、定電流源32は、本発明
の定電流源に相当し、定電流回路30内のSW34をオ
フさせるために制御端子Tinに入力されるLow レベルの
制御信号Vinは、本発明の動作停止指令に相当する。ま
た、PNPトランジスタQ10とカレントミラー回路を
構成するPNPトランジスタQ1は、本発明の第1定電
流トランジスタに相当し、同じくカレントミラー回路を
構成するPNPトランジスタQ3は、本発明の第2定電
流トランジスタに相当する。
成する他のトランジスタの内、PNPトランジスタQ2
は、本発明の給電用トランジスタに相当し、NPNトラ
ンジスタQ7は、本発明の切換用トランジスタに相当
し、電流検出用抵抗としての抵抗R20がベース−エミ
ッタ間に接続されたNPNトランジスタQ8は、本発明
の電流検出用トランジスタに相当する。そして、特に、
本発明の実施例である図6(b)に記載の定電圧回路に
だけ設けられた抵抗R30は、本発明のバイアス抵抗に
相当する。
び実施例について説明したが、本発明は、上記実施例に
限定されるものではなく、種々の態様を採ることができ
る。例えば、上記参考例及び実施例では、トランジスタ
に全てバイポーラトランジスタを用いた定電圧回路を例
に採り説明したが、例えば、トランジスタの一部又は全
てをMOSFETで構成することもできる。
0として、NPNトランジスタの変わりに、ドレインが
電源ラインに接続され、ソースが出力端子Tout に接続
されたnチャネルMOSFETを備えた定電圧回路であ
っても、本発明を適用して、上記実施例と同様の効果を
得ることができる。尚、この場合、nチャネルMOSF
ETを動作させるためのしきい値電圧(ゲート−ソース
間電圧)は、約1.0V であり、出力トランジスタQ
0を介して外部負荷に電源供給を行う際には、このしき
い値電圧分以上の電圧降下を生じることから、出力トラ
ンジスタQ0にnチャネルMOSFETを使用した定電
圧回路に本発明を適用すれば、電源電圧低下時の出力電
圧を約1.0V上昇させることが可能となる。
経路で外部負荷に電流を流し込むための出力素子とし
て、PNPトランジスタQ2の変わりに、ソースが電源
ラインに接続され、ドレインが出力端子Tout に接続さ
れたpチャネルMOSFET又はnチャネルMOSFE
Tを使用することもできる。但し、出力素子として、n
チャネルMOSFETを使用する場合、これを駆動する
には、ゲートに電源電圧よりもしきい値電圧分高い電圧
を印加する必要があるため、別途、電源電圧昇圧用のチ
ャージポンプ等を設ける必要はある。
路図である。
路図である。
成を表す電気回路図である。
出力電圧の変化特性を表す説明図である。
電圧の変化特性を表す説明図である。
定電圧回路の構成を表す電気回路図である。
の移行時の出力電圧の変化特性を表す説明図である。
源供給を受けて動作する基準電圧生成回路の構成を表す
電気回路図である。
電回路、20,21,32…定電流源、34…SW(ス
イッチング回路)、D1〜D7…ダイオード、Q0…出
力トランジスタ、Q1,Q2,Q3,Q4,Q5,Q1
0,Q11,Q12,Q13…PNPトランジスタ、Q
6,Q7,Q8,Q14,Q15…NPNトランジス
タ、R1,R2,R3,R11,R12,R13,R2
0,R22,R23,R30…抵抗、ZD1…ツェナー
ダイオード。
Claims (2)
- 【請求項1】 直流電源から外部負荷への給電経路上に
設けられた出力トランジスタと、 前記直流電源から電源供給を受けて前記出力トランジス
タの制御端子にバイアス電流を供給するバイアス手段
と、 前記出力トランジスタの制御端子とグランドとの間に設
けられ、前記出力トランジスタの制御端子電圧が所定の
クランプ電圧を越えると該制御端子からグランド側に電
流を流して該制御端子電圧を所定のクランプ電圧以下に
制限することにより、前記出力トランジスタから外部負
荷への出力電圧を一定電圧に制御するクランプ手段と、 前記直流電源から供給される電源電圧が所定電圧以下で
あるとき、前記出力トランジスタとは異なる経路で、前
記直流電源から外部負荷に電流を供給する給電手段と、を備えた定電圧回路であって、 前記バイアス手段は、 電流制御用トランジスタと、前記直流電源から電源供給
を受けて該電流制御用トランジスタに定電流を流す定電
流源とを備え、外部から入力される動作停止指令によっ
て前記定電流源が前記電流制御用トランジスタに流す電
流を遮断可能な定電流回路と、 該定電流回路の電流制御用トランジスタとカレントミラ
ー回路を構成し、前記電流制御用トランジスタに流れた
電流に比例した定電流を前記出力トランジスタの制御端
子に供給する第1定電流トランジスタと、 を備え、 前記給電手段は、 前記直流電源から外部負荷に至る第2給電経路上に設け
られた給電用トランジスタと、 該給電用トランジスタの制御端子に接続され、該制御端
子にバイアス電流を流すか否かを切り換える切換用トラ
ンジスタと、 前記電流制御用トランジスタ及び前記第1定電流トラン
ジスタとカレントミラー回路を構成し、前記電流制御用
トランジスタ及び前記第1定電流トランジスタに流れた
電流に比例した定電流を、前記切換用トランジスタの制
御端子側に供給する第2定電流トランジスタと、 前記クランプ手段からグランドに至る電流経路に設けら
れた電流検出用抵抗と、 該電流検出用抵抗と前記クランプ手段との接続点に制御
端子が接続され、該電流検出用抵抗の両端電圧が所定の
動作電圧になったときにオン状態となって、前記第2定
電流トランジスタから前記切換用トランジスタの制御端
子に供給される定電流をグランド側に流し、前記切換用
トランジスタをオフさせる電流検出用トランジスタと、 前記切換用トランジスタの制御端子とグランドとの間に
設けられ、前記第1定電流トランジスタに流れる電流i
aと前記第2定電流トランジスタに流れる電流ibとの
比(ia/ib)を「m」とし、前記電流検出用抵抗の
抵抗値を「r」としたとき、抵抗値が「m×r」よりも
小さくなるように設定されたバイアス抵抗と、 を備えたことを特徴とする定電圧回路。 - 【請求項2】 前記給電手段は、前記電源電圧が前記ク
ランプ電圧よりも高い所定電圧以下であるときに、前記
直流電源から外部負荷に電流を供給することを特徴とす
る請求項1記載の定電圧回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000367205A JP3531605B2 (ja) | 2000-03-08 | 2000-12-01 | 定電圧回路 |
US09/799,106 US6465996B2 (en) | 2000-03-08 | 2001-03-06 | Constant voltage circuit with a substitute circuit in case of input voltage lowering |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000-63723 | 2000-03-08 | ||
JP2000063723 | 2000-03-08 | ||
JP2000367205A JP3531605B2 (ja) | 2000-03-08 | 2000-12-01 | 定電圧回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001325030A JP2001325030A (ja) | 2001-11-22 |
JP3531605B2 true JP3531605B2 (ja) | 2004-05-31 |
Family
ID=26587031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000367205A Expired - Fee Related JP3531605B2 (ja) | 2000-03-08 | 2000-12-01 | 定電圧回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3531605B2 (ja) |
-
2000
- 2000-12-01 JP JP2000367205A patent/JP3531605B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001325030A (ja) | 2001-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7215183B2 (en) | Reference voltage generator circuit | |
US7508179B2 (en) | Dual input prioritized LDO regulator | |
JP3637848B2 (ja) | 負荷駆動回路 | |
JP3633522B2 (ja) | 負荷駆動回路 | |
WO2005062459A1 (ja) | 車両用発電機の制御システム | |
US11409311B2 (en) | Voltage regulator has a characteristic of fast activation | |
US6891708B2 (en) | Reduced current and power consumption structure of drive circuit | |
US6876180B2 (en) | Power supply circuit having a start up circuit | |
US6356061B1 (en) | Fully integrated linear regulator with darlington bipolar output stage | |
US20010022527A1 (en) | Semiconductor device | |
JP3531605B2 (ja) | 定電圧回路 | |
JP3558938B2 (ja) | 直流安定化電源 | |
US6465996B2 (en) | Constant voltage circuit with a substitute circuit in case of input voltage lowering | |
JP3829765B2 (ja) | 電源回路 | |
JPH07321621A (ja) | 半導体集積回路 | |
US6433636B2 (en) | Operational amplifier designed to have increased output range | |
JP2005278056A (ja) | 電源電圧低下検出回路 | |
JPH0538138A (ja) | 車載用電子制御装置の電源装置 | |
US20230102188A1 (en) | Overcurrent protection circuit, semiconductor device, electronic apparatus, and vehicle | |
JP4172076B2 (ja) | 定電圧電源装置 | |
JP2000081919A (ja) | 起動回路 | |
US7859306B2 (en) | Load driving circuit | |
JP2003108242A (ja) | レギュレータ回路 | |
JP2024064085A (ja) | 過電流検出回路 | |
JP2002136108A (ja) | 昇圧回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040223 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120312 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120312 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |