JP3530540B2 - 薄膜半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はアクティブマトリックス
液晶ディスプレイ等に応用される薄膜トランジスタや三
次元ＬＳＩデバイスなどで使用されている絶縁性物質上
に形成される薄膜半導体装置とその製造方法に関する。

【０００２】

【従来の技術】近年、液晶ディスプレイの大画面化、高
解像度化に伴い、その駆動方式は単純マトリックス方式
からアクティブマトリックス方式へ移行し、大容量の情
報を表示出来るように成りつつ有る。アクティブマトリ
ックス方式は数十万を越える画素を有する液晶ディスプ
レイが可能で有り、各画素毎にスイッチング素子として
薄膜トランジスタを備えるもので有る。薄膜トランジス
タのチャンネル部半導体膜としては、通常非晶質シリコ
ンや多結晶シリコンが用いられているが、駆動回路迄一
体化して薄膜トランジスタで形成しようとする場合には
動作速度の速い多結晶シリコンが有利である。

【０００３】各種液晶ディスプレイの基板としては、透
過型ディスプレイを可能ならしめる溶融石英板やガラス
などの透明絶縁基板が使用されているが、表示画面の拡
大化や低価格化を進める場合には絶縁基板として安価な
通常ガラスを使用するのが必要不可欠で有る。即ち、安
価なガラス基板上に作成された優良な薄膜半導体装置が
求められて居た。安価な通常ガラスを基板として使用す
るには、薄膜半導体装置を製造する工程の最高温度とそ
の温度に維持される期間を６００℃程度で数時間以内と
せねばならない。この様な製造工程を低温工程と呼んで
居る。従来低温工程にて薄膜半導体装置を製造するに
は、基板上に常圧化学気相堆積法等で二酸化硅素膜（Ｓ
ｉＯ₂ 膜）より構成された下地保護膜を堆積した後、こ
の保護膜上に半導体層を形成し、薄膜半導体装置として
居た。(Jap.J.Appl.Phys,30,3733 '91)この下地保護膜
は純粋なＳｉＯ₂膜で有るから、波長３０８nm，４０
４．７nm，６３２．８nmに於ける空気に対する屈折率は
各々１．４８５６，１．４６９６，１．４５７０で吸光
係数はゼロで有る。

【０００４】

【発明が解決しようとする課題】しかしながら、先に述
べた従来の方法に於いては、以下の如き問題が指摘され
ている。即ち純粋なＳｉＯ₂膜上に半導体層を形成し、
工程最高温度が６００℃の低温工程にて薄膜半導体装置
を作成した場合、例えばｎ型トランジスタの電界効果移
動度は５cm²／v・sec程度未満と小さく、優良なトランジ
スタ特性を有する薄膜半導体装置が得られていなかっ
た。

【０００５】本発明は上記の事情に鑑みてなされた物
で、その目的とするところは、低温工程にて作成される
良好な特性を有する薄膜半導体装置の製造方法を提供す
る事にある。

【０００６】

【課題を解決するための手段】本発明は、基板上に形成
した酸化珪素膜上に膜厚３００Å未満のシリコンを含む
薄膜半導体層を形成し、前記薄膜半導体層をトランジス
タの能動層とする薄膜半導体装置の製造方法において、
前記酸化珪素膜は電子サイクロトロン共鳴プラズマ化学
気相堆積法若しくはＰＥＣＶＤ法、減圧化学気相堆積
法、又は常圧化学気相堆積法にて堆積されるとともに、
前記酸化珪素膜の原料は、シラン（ＳｉnＨ2n+2：ｎ≧
１）と酸化性物質を含み、酸素原子数のシリコン原子数
に対する比（ｍ＝Ｎo／Ｎsi：Ｎoは酸素原子数、Ｎsiは
シリコン原子数）は２以下（ｍ≦２）であり、前記酸化
珪素膜は、ＳｉＯＨ基、又はＳｉＨ２基を含有し、前記
酸化珪素膜の空気に対する屈折率は、波長３０８ｎｍに
おいて１．６０以上、波長４０４．７ｎｍにおいて１．
５７以上、波長６３２．８ｎｍにおいて１．５４以上で
あり、前記薄膜半導体層は化学気相堆積法にて堆積され
ることを特徴とする。また、前記薄膜半導体層の前記化
学気相堆積法は減圧化学気相堆積法であることを特徴と
する。

【０００７】

【０００８】

【０００９】又、本発明は、上記薄膜半導体装置の製造
方法に於いて、該極薄半導体層を堆積するための化学気
相堆積法が、減圧化学気相堆積法（ＬＰＣＶＤ法）であ
る事を特徴とする。

【００１０】

【実施例】

（実施例１）以下本発明の実施例を詳述するが、本発明
が以下の実施例に限定されるものでは無い。

【００１１】図２（ａ）〜（ｅ）は本実施例１に於ける
自己非整合型スタガード構造のＭＩＳ型電界効果トラン
ジスタを構成するシリコン薄膜半導体装置の製造工程を
断面で示した図で有る。

【００１２】本実施例１では、基板２０１として２３５
mm□のアルミノシリケートガラス（ＴＲＣ−５、株式会
社オハラ）を用いたが、６００℃の工程最高温度に耐え
得る基板又は下地物質で有るならば、その種類や大きさ
は無論問われない。例えば通常ガラス基板の他にシリコ
ンウェハーなどの半導体基板及びそれらを加工したＬＳ
Ｉ、三次元ＬＳＩや、或いはシリコン・カーバイト、ア
ルミナ、窒化アルミニウムなどのセラミックス基板など
も下地基板として可能で有る。

【００１３】まずアセトン又はメチル・エチル・ケト
ン，メチル・イソ・ブチル・ケトンやシクロヘキサノン
などの有機溶剤中に基板２０１を浸し、超音波洗浄を行
う。洗浄後窒素中又は減圧下にて乾燥を施し、更にエタ
ノールによる超音波洗浄を行った後窒素バブリングされ
ている純水にて水洗を施す。次に基板２０１を沸騰して
いる濃度６０％の硝酸中に５分間浸し、更に窒素バブリ
ングされている純水中で洗浄した。基板として金属など
酸に依り腐食されたり、変質して仕舞う物質を用いる場
合、この硝酸に依る洗浄は必要とされない。又この強酸
に依る洗浄では酸として硝酸の他に硫酸なども可能で有
る。

【００１４】こうして洗浄された基板上に電子サイクロ
トロン共鳴プラズマ化学気相堆積法（ＥＣＲ−ＰＥＣＶ
Ｄ法）で下地保護膜２０２となる酸化硅素膜を３０００
Å堆積した。この下地保護膜２０２は前述の如き種々多
様な物質を基板として用いる際、後に堆積される半導体
膜の膜質、及びそれを用いて構成される薄膜トランジス
タの性能を安定化する為に必要で有る。と同時に、例え
ば基板２０１として通常ガラスを用いた場合、ガラス中
に含まれているナトリウムなどの可動イオンが、又基板
２０１として各種セラミック板を用いた際には基板中に
添加されている焼結助材原料などがトランジスタ部に拡
散混入するのを防ぐ役割をも演じている。又金属板を基
板２０１として用いる場合は、絶縁性を確保する為に下
地保護膜は必要不可欠で有る。又、三次元ＬＳＩ素子で
は、トランジスタ間や配線間の層間絶縁膜に相当してい
る。

【００１５】本実施例１では下地保護膜２０２をＥＣＲ
−ＰＥＣＶＤ法にて堆積した。原料ガスとしてモノシラ
ン（ＳｉＨ₄）と酸素（Ｏ₂）を用いた。２．４５ＧＨｚ
のマイクロ波出力は２２５０ｗで有った。又基板温度は
１００℃に保たれて居た。モノシラン流量は７５ＳＣＣ
Ｍで有り、酸素流量は４５ＳＣＣＭで有った。従って原
料ガスに於ける酸素原子数のシリコン原子数に対する比
はｍ＝１．２となる。この条件下で堆積された酸化珪素
膜の堆積速度は８１Å／ｓｅｃで有った。面方位（１０
０）のｎ型シリコン基板にこの同じ条件で酸化珪素膜を
堆積して多波長エリプソメトリーにてこの酸化珪素膜の
光学特性を調べた所、波長３０８ｎｍ，４０４．７ｎ
ｍ，６３２．８ｎｍに於ける空気に対する屈折率が各々
１．９７２５，１．８７５３，１．７５８５で有り、波
長３０８ｎｍに於ける吸光係数は０．１７４８で有っ
た。更にこの同じ試料をフーリエ変換赤外分光光度計
（ＦＴＩＲ）で調べた所、ＳｉＯＨ基とＳｉＨ₂ 基の存
在を示すピークがそれぞれ８８５cm^-1付近と２２６０ｃ
ｍ^-1付近に観測された。酸化珪素膜を特徴付けるＳｉ−
Ｏ−Ｓｉのピークは１０５０cm^-1に出現する。本実施例
１で堆積した下地保護膜のＳｉＯＨ基強度Ｉ（８８５cm
^-1）のＳｉ−Ｏ−Ｓｉ強度Ｉ（１０５０cm^-1）に対する
比は０．１６５で有り、ＳｉＨ₂ 基強度Ｉ（２２６０cm
^-1）のＳｉ−Ｏ−Ｓｉ強度Ｉ（１０５０cm^-1）に対する
比は０．０５２で有った。

【００１６】本実施例１では下地保護膜２０２をＥＣＲ
−ＰＥＣＶＤ法で形成したが、この他にも通常のＰＥＣ
ＶＤ法、減圧化学気相堆積法（ＬＰＣＶＤ法）や常圧化
学気相堆積法（ＡＰＣＶＤ法）等のＣＶＤ法で形成して
も良い。更に、原料物としてもモノシランと酸素の他に
高次シラン（Ｓｉ_nＨ_2n+2：ｎ≧２）やＴＥＯＳ（Ｓｉ
−（Ｃ₂Ｈ₅−Ｏ−）₄）等の有機シラン、或いは笑気ガ
ス（Ｎ₂Ｏ）、二酸化炭素（ＣＯ₂）と言った酸化性物質
を用いても構わない。

【００１７】続いてドナー又はアクセプターとなる不純
物を含んだ半導体膜を減圧ＣＶＤ法にて堆積した。半導
体膜としてシリコンを用いたが、シリコン・ゲルマニウ
ム等他の半導体膜も無論可能で有る。又本実施例１では
ｎ型トランジスタ作成を目指し不純物としてリンを選ん
だが、ｎ型ならばリン以外に５族、６族の元素、Ｐ型な
らばボロンを始めとして２族、３族の元素が不純物元素
として添加され得る。この不純物を含んだ半導体膜はい
ずれソース・ドレイン領域２０３となる部位で、本実施
例１の如く不純物をＣＶＤ法で添加する方法の他、まず
最初に不純物を含まない真性半導体膜を形成して居き、
後に気相或いは真性半導体膜に接する固相より不純物を
拡散させて添加する方法や、不純物をイオン化して真性
半導体膜に打ち込む方法などが有る。これら、真性半導
体膜を形成した後拡散法やイオン打ち込み法で不純物を
添加する手法を用いると真性半導体膜の所望の部位のみ
に不純物を添加する事が可能となり、これにより例えば
トランジスタのゲート電極端ととソース端又はドレイン
端が自己整合したセルフ・アライン・トランジスタが可
能となったり、不純物添加濃度を各部位で変える事に依
り半導体膜中の電流密度や比抵抗を変えて所望の部位の
みに電流を流す事などが可能となる。本実施例１では不
純物としてリンを選んだ為、ホスフィン（ＰＨ₃ ）とシ
ランを混合したガスを用いて、不純物を含んだ半導体膜
を１５００Å堆積した。本実施例１では１８４．５ｌの
容積を有する減圧ＣＶＤ炉内にモノシランを２００ＳＣ
ＣＭ、ヘリウムが９９．５％でホスフィンが０．５％の
ヘリウム・ホスフィン混合ガスを６ＳＣＣＭ、更にヘリ
ウム１００ＳＣＣＭを流し、堆積温度６００℃、炉内圧
力１００ｍｔｏｒｒで堆積した。この時の堆積速度は３
０Å／ｍｉｎで、成膜直後のシート抵抗値は２，０５０
Ω／□で有った。

【００１８】次に、前記半導体膜上にレジストを形成
し、四弗化炭素（ＣＦ₄）と酸素（Ｏ₂）の混合プラズマ
に依り、前記膜をパターニングし、ソース・ドレイン領
域２０３を形成した（図２(ａ)）。続いて沸騰硝酸中に
五分間浸す洗浄で残留レジストなどの不純物を取り除
き、１．６７％弗化水素酸に２０秒浸してソース・ドレ
イン領域２０３表面上の自然酸化膜を取り除き、直ちに
減圧ＣＶＤ法でチャンネル部となる半導体膜を堆積し
た。本実施例１では半導体膜としてシリコンを用いた
が、シリコン・ゲルマニウムやガリウム・ヒ素等他の半
導体も可能で有る。

【００１９】この時減圧ＣＶＤ反応炉の容積は１８４．
５ｌで、基板は反応炉中央付近に水平に置かれる。原料
ガス及びヘリウム・窒素・アルゴン・水素等の希釈ガス
は必要に応じて反応炉上部より炉内に導入され、反応炉
下部から排気される。石英ガラスで作られた反応炉の外
側には３ゾーンに分かれたヒーターが設置されて居り、
それらを独立に調整する事で反応炉内中央部付近に所望
の温度で均熱帯を形成する。この均熱帯は約３５０mmの
高さで広がり、その範囲内での温度のずれは、例えば６
００℃に設定した時０．２℃以内である。従って挿入基
板間の間隔を１０mmとすれば１バッチで３５枚の基板の
処理が可能で有る。本実施例１では２０mm間隔で１７枚
の基板を均熱帯内に設置した。

【００２０】排気はロータリーポンプとターボ分子ポン
プを直結して行い、反応炉内の圧力は背景真空度の測定
には電離真空計を用い、堆積中は測定値がガスの種類に
依存しない隔膜式圧力計（ＭＫＳ社バラトロン・マノメ
ーター）に依り測定した。反応炉を６００℃に保って、
ガス導入用のバルブを閉じて両ポンプにて反応室の真空
引きを行った時の背景真空度は７．６×１０^-7torrで有
った。

【００２１】ソース・ドレイン領域２０３が形成され、
該領域表面上の自然酸化膜を取り除かれた基板は、表側
を下向きとして直ちに減圧ＣＶＤ炉内に挿入された。挿
入時の反応炉内温度は３９５℃から４００℃程度に保た
れている。これはソース・ドレイン領域２０３上に自然
酸化膜が形成されるのを極力少なくする為で有るから、
挿入時の反応炉内温度は出来る丈低く有るのが望まし
い。例えば挿入時の反応炉内温度を室温とする事も可能
で有るが、この場合堆積温度迄反応炉内温度を昇温する
のに数時間以上費やし、又堆積後室温に戻すのに矢張り
数時間必要となる。基板挿入時に反応炉内には約４ＳＬ
Ｍ〜１０ＳＬＭの窒素を流し反応炉内を不活性雰囲気に
保っている。更に反応炉内入り口付近には約６ＳＬＭ〜
２０ＳＬＭの窒素で窒素カーテンを形成し、基板挿入時
に空気が反応炉内に流れ込む事を最小限に止めている。
反応炉内に空気中の水分や酸素が入ると、これらは反応
炉内壁のＳｉ層に吸着し、又はＳｉと反応して反応炉内
に残留し、チャンネル部となるシリコン膜堆積の際、脱
ガスとして現れ、堆積シリコン膜の膜品質を低下させる
原因となる。

【００２２】基板挿入後、真空引き、漏洩検査を施し
た。漏洩検査では反応炉に通ずる全バルブを閉じて反応
炉を完全に孤立させて、反応炉内圧力の変化を調べた。
本実施例１では反応炉内温度が４００℃で２分間の完全
孤立後、反応炉内圧力は８．４×１０^-5ｔｏｒｒとなっ
た。漏洩検査にて異常が無い事を確認した後、反応炉内
温度を挿入温度の４００℃から堆積温度まで昇温する。
本実施例１では６００℃でチャンネル部となる半導体膜
を堆積した為、昇温するのに１時間費やした。炉内温度
が堆積温度の６００℃に達するには４５分間程度で済む
が、反応炉壁からの脱ガスを充分放出する為にも、最短
一時間以上、好ましくは数時間の昇温期間が望ましい。
この昇温期間中、二つのポンプは運転状態に有り、少な
くとも純度が９９．９９５％以上の不活性又は還元性ガ
スを流し続ける。これらのガス種は水素・ヘリウム・窒
素・ネオン・アルゴン・キセノン・クリプトン等の純ガ
スの他、これらのガスの混合ガスも可能で有る。本実施
例１では純度９９．９９９９％以上の窒素を３００ＳＣ
ＣＭ流し続け、反応炉内圧力は３．０ｍｔｏｒｒで有っ
た。

【００２３】堆積温度到達後、原料ガスで有る所定量の
シラン又はシランと希釈ガスの混合ガスを反応炉内に導
入し、半導体膜２０４を堆積する。希釈ガスとしては、
先の昇温期間に流したガスと同種の組み合わせが可能で
有るが、望ましくは各ガスの純度はそれぞれが９９．９
９９％以上が良い。本実施例１では希釈ガスを用いず、
純度９９．９９９％以上のモノシランを４５ＳＣＣＭ流
して半導体膜２０４を堆積した。この時、反応炉内の圧
力は０．７１ｍｔｏｒｒで有った。本実施例１ではチャ
ンネル部となる半導体膜２０４を２４分間堆積し、２９
６Åの堆積膜厚が得られた（図２(ｂ)）。

【００２４】本実施例１では半導体膜の形成をＬＰＣＶ
Ｄ法で行い、原料ガスもモノシランを用いたが、これ以
外にもプラズマＣＶＤ法やＡＰＣＶＤ法などで形成する
事も可能で有る。又原料ガスもモノシランに限らず、ジ
シランやトリシランなどの高次シランやジクロールシラ
ン或いはゲルマンなども可能で有る。又、無論上記種々
のＣＶＤ法と上記種々の原料の組み合わせも可能で有
る。

【００２５】こうして得られた半導体膜は、レジストで
パターニングされた後、四弗化炭素（ＣＦ₄）と酸素
（Ｏ₂）の混合プラズマに依りエッチングされ、チャン
ネル部半導体膜２０５を形成した（図２(ｃ)）。

【００２６】次にこの基板を沸騰している濃度６０％の
硝酸にて洗浄し、更に１．６７％弗化水素酸水溶液に２
０秒間浸してソース・ドレイン領域２０３とチャンネル
部半導体膜２０５上の自然酸化膜を取り除いて清浄なシ
リコン表面が出現した後、直ちに電子サイクロトロン共
鳴プラズマＣＶＤ装置（ＥＣＲ−ＰＥＣＶＤ装置）にて
ゲート絶縁膜２０６となるＳｉＯ₂膜を１５００Å堆積
した（図２(ｄ)）。

【００２７】次にクロムをスパッター法で１５００Å堆
積し、パターニングに依り、ゲート電極２０７を形成し
た。この時シート抵抗値は１．３±０．０５Ω／□で有
った。本実施例１ではゲート電極材料としてクロムを用
いたが、無論これ以外の導電性物質も可能で有るし、又
その形成方法もスパッター法に限らず蒸着法やＣＶＤ法
なども可能で有る。続いてＡＰＣＶＤ法で層間絶縁膜２
０８となるＳｉＯ₂ 膜を５０００Å堆積した。層間絶縁
膜形成後、コンタクトホールを開け、ソース・ドレイン
取り出し電極２０９をスパッター法などで形成し、トラ
ンジスタが完成する。（図２(ｅ)）本実施例１ではソー
ス・ドレイン取り出し電極材料としてアルミニウムを用
いスパッター法で８０００Åの膜厚に堆積して、ソース
・ドレイン取り出し電極を形成した。この時堆積アルミ
ニウム膜のシート抵抗は４２．５±２．０ｍΩ／□で有
った。

【００２８】この様にして試作した薄膜トランジスタ
（ＴＦＴ）の特性を温度２５℃で測定した所、トランジ
スタの飽和電流領域より求めた電界効果移動度（Ｊ．Ｌ
ｅｖｉｎｓｏｎ ｅｔ ａｌ． Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ ５３．１１９３．１９８２）はμｏ＝１３．３±
０．４cm² ／ｖ．ｓｅｃと良好なトランジスタ特性を有
する薄膜半導体装置が得られた。なお、エラーバーは９
５％の区間推定値で有る。

【００２９】（実施例２）下地保護膜を堆積する工程を
除いてその他の工程は総て実施例１と同じ工程で薄膜ト
ランジスタを作成した。又、下地保護膜の物性も実施例
１と同じ方法で測定した。本実施例２でも下地保護膜を
ＥＣＲ−ＰＥＣＶＤ法にて堆積した。原料ガスとしてモ
ノシラン（ＳｉＨ₄）と酸素（Ｏ₂）を用い、これら原料
ガスの流量と堆積時間を変えた他は実施例１と同じ条件
で下地保護膜を形成した。下地保護膜の厚さは３０００
Åで有る。試料２−１に於ける下地保護膜堆積時のモノ
シラン流量は７０ＳＣＣＭ、又酸素流量は５０ＳＣＣＭ
で有った。以下試料２−２から試料２−５に於ける下地
保護膜堆積時のモノシラン流量と酸素流量は試料２−２
で６５ＳＣＣＭと５５ＳＣＣＭ、試料２−３で６０ＳＣ
ＣＭと６０ＳＣＣＭ、試料２−４で４５ＳＣＣＭと７５
ＳＣＣＭ、試料２−５で２０ＳＣＣＭと１００ＳＣＣＭ
で有った。こうして得られた下地保護膜の物性値を表１
に掲げる。又、これら下地保護膜上に実施例１と全く同
じ工程で作成した薄膜トランジスタの電界効果移動度の
下地保護膜依存性を図１及び表１に示す。

【００３０】

【表１】

【００３１】図１より下地保護膜堆積時の原料物質に於
ける酸素原子数（Ｎ_O）のシリコン原子数（Ｎ_Si）に対
する比（ｍ）が２以下として下地保護膜を形成し、その
保護膜上に半導体層を堆積して薄膜半導体装置を作成し
た時、そのトランジスタ特性（移動度）が急激に改善さ
れる事が分かる。又、これら下地保護膜の物性とトラン
ジスタ特性（移動度）を表１で比較すると下地保護膜の
光学特性が波長３０８ｎｍ、４０４．７ｎｍ、６３２．
８ｎｍにおける空気に対する屈折率が各々１．５０００
以上、１．４８００以上、１．４７００以上で有るか、
或いは吸光係数がゼロで無い時に薄膜半導体装置のトラ
ンジスタ特性が大きく改善されている様子が分かる。更
にこうした優良なトランジスタ特性を示す薄膜半導体装
置の下地保護膜にはＳｉＯＨ基やＳｉＨ₂基が含有され
て居る。これは下地保護膜としての酸化珪素膜の組成が
その上に形成される半導体膜に近づいた為、酸化珪素膜
と半導体膜との間の界面エネルギーが減少し、両者の間
の濡れ性が良くなった事に起因する。これに依り半導体
膜の厚みが３００Å未満と窮めて薄くとも、酸化珪素膜
上に極薄膜で均質な半導体膜が堆積され、延ては薄膜半
導体装置の特性改善を行い得たので有る。

【００３２】（参考例） 下地保護膜を堆積する工程を除いてその他の工程は総て
実施例１と同じ工程で薄膜トランジスタを作成した。
又、下地保護膜の物性も実施例１と同じ方法で測定し
た。本参考例では下地保護膜を常圧化学気相堆積法（Ａ
ＰＣＶＤ法）にて堆積した。原料ガスとして窒素中に希
釈された濃度２０％のモノシランと酸素を用い、これら
の原料ガスを約１４０ＳＬＭの純窒素で希釈して下地保
護膜を堆積した。堆積時の２０％モノシランと酸素の流
量はそれぞれ６００ＳＣＣＭと８４０ＳＣＣＭで有っ
た。従って原料ガス中に於ける酸素原子数（ＮO）のシ
リコン原子数（ＮSi）に対する比はｍ＝１４となる。堆
積時の基板温度は３００℃で有った。この時の酸化珪素
膜の堆積速度は３．９Å／ｓｅｃで有った。こうして得
られた波長３０８ｎｍ、４０４．７ｎｍ、６３２．８ｎ
ｍにおける酸化珪素膜の空気に対する屈折率はそれぞれ
１．４９２６、１．４７６３、１．４６３６で有り、吸
光係数はゼロで有った。又、この膜の構造をＦＴＩＲで
調べたが、ＳｉＯＨ基に対応する８８５cm-1付近のピー
クもＳｉＨ2基に対応する２２６０cm-1のピークも、ど
ちらも測定されなかった。

【００３３】こうして得られた下地保護膜上に実施例１
と全く同じ工程で薄膜トランジスタを作成し、その電界
効果移動度を測定した所、μｏ＝１．９±０．４cm2／
ｖ・ｓｅｃで有った。本参考例は従来技術を代表する物
で、これらの結果と、実施例１及び実施例２の結果は、
単に下地保護膜の膜質、或いはその製造方法を調整する
だけで薄膜半導体装置の特性を大幅に改良し得るとの本
発明の優位性を如実に物語っている。

【００３４】

【発明の効果】以上述べて来た様に、本発明に依れば、
単に下地保護膜の膜物性或いは膜組成を調整する事、又
は下地保護膜の形成方法を工夫する事のみで、薄膜半導
体装置の特性を大きく向上せしめた。即ち、本発明に依
り、優良なトランジスタ特性を有する薄膜半導体装置を
大面積に均一に簡便な手法にて形成する事が可能とな
り、ＬＳＩの多層化や薄膜トランジスタを用いたアクテ
ィブマトリックス液晶ディスプレイの高性能化や低価格
化を実現すると言う多大な効果を有する。

【図面の簡単な説明】

【図１】 本発明の効果を示す図。

【図２】 本発明の一実施例を示す薄膜半導体装置製造
の各工程に於ける素子断面図。

【符号の説明】

２０１…基板 ２０２…下地保護膜 ２０３…ソース・ドレイン領域 ２０４…半導体膜膜 ２０５…チャンネル部半導体膜 ２０６…ゲート絶縁膜 ２０７…ゲート電極 ２０８…層間絶縁膜 ２０９…ソース・ドレイン取り出し電極

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 基板上に形成した酸化珪素膜上に膜厚３
   ００Å未満のシリコンを含む薄膜半導体層を形成し、前
   記薄膜半導体層をトランジスタの能動層とする薄膜半導
   体装置の製造方法において、 前記酸化珪素膜は電子サイクロトロン共鳴プラズマ化学
   気相堆積法若しくはＰＥＣＶＤ法、減圧化学気相堆積
   法、又は常圧化学気相堆積法にて堆積されるとともに、
   前記酸化珪素膜の原料は、シラン（Ｓｉ_nＨ_2n+2：ｎ≧
   １）と酸化性物質を含み、酸素原子数のシリコン原子数
   に対する比（ｍ＝Ｎ_o／Ｎ_si：Ｎ_oは酸素原子数、Ｎ_siは
   シリコン原子数）は２以下（ｍ≦２）であり、 前記酸化珪素膜は、ＳｉＯＨ基、又はＳｉＨ_２基を含有
   し、前記酸化珪素膜の空気に対する屈折率は、波長３０
   ８ｎｍにおいて１．６０以上、波長４０４．７ｎｍにお
   いて１．５７以上、波長６３２．８ｎｍにおいて１．５
   ４以上であり、 前記薄膜半導体層は化学気相堆積法にて堆積されること
   を特徴とする薄膜半導体装置の製造方法。
2. 【請求項２】 請求項１に記載の薄膜半導体装置の製造
   方法において、前記薄膜半導体層の前記化学気相堆積法
   は減圧化学気相堆積法であることを特徴とする薄膜半導
   体装置の製造方法。