JP3530457B2 - メモリlsi不良解析装置および解析方法 - Google Patents
メモリlsi不良解析装置および解析方法Info
- Publication number
- JP3530457B2 JP3530457B2 JP2000106134A JP2000106134A JP3530457B2 JP 3530457 B2 JP3530457 B2 JP 3530457B2 JP 2000106134 A JP2000106134 A JP 2000106134A JP 2000106134 A JP2000106134 A JP 2000106134A JP 3530457 B2 JP3530457 B2 JP 3530457B2
- Authority
- JP
- Japan
- Prior art keywords
- defective
- function
- regularity
- expected value
- factor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/54—Arrangements for designing test circuits, e.g. design for test [DFT] tools
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
不良解析装置に関し、特に、メモリLSIの不良解析装
置に関する。
に説明する。不良原因解明および歩留まり向上を目的と
するメモリLSI不良解析装置としては例えば、特開平
07-072206号公報には、プロセス技術者と回路
技術者とレイアウト技術者のノウハウをパーソナルコン
ピュータ上に実装したエキスパートシステムが提案され
ている。
び特願平11-130709号(本願出願時未公開)、
特願平10-185788号、特願平10-365553
号等には、各不良ビットの間隔の約数の種類とその頻度
を解析することにより、欠陥が設計に起因するものか否
かを区別する装置構成が提案されている。
は、フェイルビットマップの解析方法として、不良ビッ
トマップをウエーブレット変換し、X方向ハイパス、Y
方向ローパス情報XH(i,j)を各iについてY方向
に積算してヒストグラムを作り、その積算値が0でない
アドレスiから不良アドレスXを求め、その積算値の絶
対値から、不良数を求めてそれぞれ出力する不良解析方
法が提案されている。
化および高密度化のスピードはますます増加傾向にあ
り、今後は、256メガビットあるいは1ギガビット以
上のダイナミックランダムアクセスメモリ(DRAM)
の不良解析に対応していく必要がある。加えて、ウエハ
サイズも300mmに大口径化していくことは確実であ
り、その場合、解析すべきチップ数および不良数の数は
飛躍的に増加することになる。
−185788号には、分散処理による不良解析、特願
平10-365553号では、領域分割による不良解
析、特願平11−130709号では、不良解析アルゴ
リズム、の高速化技術がそれぞれ提案されている。
ず、LSI不良解析を行なった結果出力される解析結果
も膨大な量になり、これらすべてを人手で確認し不良原
因を推定する作業が困難になる、ことを意味している。
下予測のためのモニタリング装置として運用することを
考えた場合、人手による解析結果の確認作業を行なって
いては到底間に合わないので、不良解析装置自体が解析
結果を解釈しアラームを出す必要がある。
は、解析能力の向上はもちろんであるが、解析結果を装
置自身が自動的に解釈できる機能が求められる。
解析結果を自動解釈する機能を備えているものは皆無で
ある。
された装置は、不良ビット間のアドレス差を解析し、不
良分布の規則性の有無を判定するものであるが、この装
置の出力結果は、期待値関数の値である。LSI不良解
析装置を前述のモニタリング装置として使用する場合、
規則性不良の割合があらかじめ設定しておいたしきい値
を超えたとき、アラームで知らせるといった運用が考え
られるが、特願平11−001680号の装置が出力す
る期待値関数は、規則性不良の割合が同じであっても、
因数fにつれて値が大きくなるという性質があることか
ら、このような運用には適さない。
なされたものであって、その主たる目的は、メモリLS
Iの不良解析装置を歩留まり低下予測等を行うモニタリ
ング装置として運用を行なう際に、得られた解析結果を
自動的に解釈し、規則性分布の周期およびその規則性不
良の混合率を算出することで、人手による解析結果解釈
の時間の短縮を図る装置、方法、並びにプログラムを記
録した記録媒体を提供することにある。これ以外の本発
明の目的、特徴、利点等は下記の実施の形態の記載から
当業者には直ちに明らかとされよう。
明は、LSIを試験する試験手段と、前記試験手段より
出力される不良ビットのデータを読込み、解析計算機の
メモリ上に保持するデータ読み出し手段と、2つの不良
ビット間のアドレス差を算出するアドレス差算出手段
と、前記アドレス差をもとにアドレス差のヒストグラム
を作成するアドレス差ヒストグラム作成手段と、前記ア
ドレス差ヒストグラムをもとに因数fに対する期待値関
数T(f)を算出する期待値関数算出手段と、前記期待値関
数より不良分布に含まれる規則性不良の混合率を算出す
る規則性不良混合率算出手段とを有している。
不良混合率関数を求める規則性不良混合率関数算出手段
とを有している。
有し、上記ベースラインに基づいて規則性不良混合率関
数を求める規則性不良混合率関数算出手段を有してい
る。
に説明する。本発明の一実施の形態において、解析対象
であるメモリLSIに対して電気的な試験を行なうメモ
リテストシステムを具備するメモリLSI不良解析装置
は、メモリLSIを試験する試験手段(11)と、試験
手段より出力される不良ビットのデータを読込み、記憶
部に保持するデータ読み出し手段(12)と、2つの不
良データ間のアドレス差を算出するアドレス差算出手段
(13)と、前記アドレス差をもとにアドレス差のヒス
トグラムを作成するアドレス差ヒストグラム作成手段
(14)と、前記アドレス差ヒストグラムをもとに因数
fに対する期待値関数T(f)を算出する期待値関数算出手
段(15)と、前記期待値関数より不良分布に含まれる
規則性不良の混合率を算出する規則性不良混合率算出手
段(16)と、を備えている。
(16)において、図5を参照すると、(a)まず因数
fに関する期待値関数T(f)の最大値Tmaxを求め、(b)
最大値Tmaxをとるときのfの値fmaxを求め、(c)最大
値Tmaxが1よりも大きいか否かを判定し、(d)1より
大きければ「規則性分布」、1以下であれば「不規則分
布」と判定し、(e)規則性分布の場合には、 規則性不良混合率=√{(Tmax-1)/(fmax-1)} の算出式により混合率を求める、上記各処理が行われ
る。
性不良混合率算出手段(16)の代わりに、規則性不良
混合率関数算出手段(21)を備え、期待値関数T(f)か
ら、規則性不良混合率関数MR(f)を算出する。
は、図6を参照すると、(a)まず因数fを選択し、そ
のfに対する期待値関数T(f)の値を求め(b)T(f)の値
が1を超えているか否かを判定し、(c)T(f)の値が1
を超えている場合には、不良分布に周期fの規則性があ
るものと判定し、 規則性不良混合率関数MR(f)=√{(T(f)-1)/(f-1)} なる算出式により、MR(f)の値を求め、(d)T(f)の値
が1以下の場合は、不良分布に周期fの規則性はない、
と判定し、規則性不良混合率関数MR(f)=0とし、
(f)すべての因数fについて規則性不良混合率関数MR
(f)を求めたか否かが確認され、完了している場合は一
連の処理を終了し、そうでない場合は、上記(a)の処
理に戻る。
て、より正確な混合率を算出するためのベースライン補
正手段(31)と、ベースライン補正手段(31)で補
正したベースラインに応じた規則性不良混合率関数を算
出する規則性不良混合率関数算出手段(32)と、を備
える。
おいては、図7を参照すると、(a)不良算出処理で総
不良数nを求め、(b)次に因数fを選択し、(c)そ
のfに対する期待値関数T(f)の値を求め、その値が(n-
f)/(n-1)以上で、かつ不良数nが因数f以上であるか否
かを判定し、(d)T(f)>(n-f)/(n-1)、かつ、n>f
なる条件を満たす場合は、不良分布に周期fの規則性が
あると判定し、 規則性不良混合率関数MR(f)=√{((n-1)T(f)-n+f)/(n(f-
1))} なる算出式により、MR(f)の値を求め、(e)上記条件
をみたさない場合は不良分布に周期fの規則性はないも
のと判定し、規則性不良混合率関数MR(f)=0とし、
(f)すべての因数fについて、規則性不良混合率関数
MR(f)を求めたか否かが確認され、完了している場合は
一連の処理を終了し、そうでない場合は、(b)に戻
る。
2)、アドレス差算出手段(13)、ヒストグラム作成
手段(14)、期待値関数算出手段(15)と、規則性
不良混合率算出手段(16)、規則性不良混合率関数算
出手段(21)、あるいは、ベースライン補正手段(3
1)と、規則性不良混合率関数算出手段(32)は、メ
モリ不良解析装置を構成するコンピュータで実行される
プログラムによりその処理・機能を実現することができ
る。この場合、記録媒体の読み取り装置を備えたコンピ
ュータにおいて、該プログラムを記録した記録媒体(F
D(Floppy Disk)、HDD(hard disk drive)、M
T、CD(compact disk)−ROM、DVD(digital
versatile disk)、半導体メモリ等)を、読み取り装
置から、コンピュータに読み出し、あるいは通信媒体か
ら該プログラムをコンピュータにダウンロードし、主記
憶にロードして実行することで、本発明のメモリ不良解
析装置を実施することができる。
に説明する。図1は、本発明のメモリLSI不良解析装
置の第1の実施例の構成を示す図である。図4は、本発
明の第1の実施例の処理の流れを示すフローチャートで
ある。
において、試験手段11は、解析対象であるメモリLS
Iに対して、電気的な試験を行ない、その結果をビット
マップデータとして記憶装置に出力する。
トマップデータの読み出しを行い、各不良ビットの座標
データを、解析計算機のメモリ上に保持する。
んだ不良ビットのなかから2つの不良ビットa、bを選択
し、そのアドレス差d(a,b)を求める。このアドレス差
の算出方法は解析の種類によって異なるが、例えば、X
アドレス解析を行なう場合には、アドレス差は不良ビッ
トa、bのX座標の差の絶対値として求めることができ
る。すなわち、a、bのX座標をそれぞれa(x)、b(x)とす
ると、 d(a,b)=|a(x)-b(x)| …(1) となる。
不良ビットa、bのY座標の差の絶対値として求められ
る。すなわち、a、bのY座標をそれぞれa(y)、b(y)とす
ると、 d(a,b)=|a(y)-b(y)| …(2) となる。
ドレス差dについて、ヒストグラムH(d)を作成するため
の加算処理を行なう。
(d(a,b))を1加算する。
ラム作成手段14の処理をすべての不良ビットのペアに
ついて行なうことで、最終的にアドレス差ヒストグラム
H(d)を得ることができる。
レス差ヒストグラムH(d)をもとに、期待値関数T(f)の算
出を行なう。
定義される関数である(特願平11-001680参照)。
の組合せ数、 N:不良ビットの総組合せ数、 ux:アドレス差が0となるような不良ビットの組合せ
数、 である。
不良数をn、カウンタjをとしたとき、 N=n(n-1)/2、 ux=H(0) であるから、アドレス差ヒストグラムH(d)から期待値関
数T(f)は、以下の式(4)により求められる。
≦max(d)となるjに対して行われる。
は、期待値関数T(f)をもとに、規則性不良の混合率を算
出する。そのために必要となる期待値関数T(f)と、規則
性不良の混合率との関係は、以下のようにして、求める
ことができる。
良数に対する規則性不良の割合い」のことであるが、例
えば、周期λの規則性不良を含む不良データに対する期
待値関数T(f)と規則性不良の混合率の間には、次のよう
な関係がある。
不良データA〜Eに対して、期待値関数T(f)を求めた結
果は、それぞれ図9乃至図13となる。
座標0〜1000まで各座標が不良ビットであり、10
00〜50000までは10ごと(すなわち、1010,102
0,...,49990,50000)に不良ビットが存在する不良分布
となっている。総不良数は5900個で、うち4900
個が周期10の規則性不良であるから、規則性不良混合
率は、 4900/5900=83.05% となる。
まで各座標が不良ビットであり、10000〜5000
0までは10ごと(すなわち、10010,10020,...,49990,
50000)に不良ビットが存在する不良分布となってい
る。総不良数は14000個で、うち4000個が周期
10の規則性不良であるから、規則性不良混合率は、 4000/14000=28.57% となる。
まで各座標が不良ビットであり、20000〜5000
0までは10ごと(すなわち、20010,20020,...,49990,
50000)に不良ビットが存在する不良分布となってい
る。総不良数は23000個でうち3000個が周期1
0の規則性不良であるから、規則性不良混合率は、 3000/23000=13.04% となる。
まで各座標が不良ビットであり、30000〜5000
0までは10ごと(すなわち、30010,30020,...,49990,
50000)に不良ビットが存在する不良分布となってい
る。総不良数は32000個でうち2000個が周期1
0の規則性不良であるから、規則性不良混合率は、 2000/32000=6.25% となる。
まで各座標が不良ビットであり、40000〜5000
0までは10ごと(すなわち、40010,40020,...,49990,
50000)に不良ビットが存在する不良分布となってい
る。総不良数は41000個でうち1000個が周期1
0の規則性不良であるから、規則性不良混合率は、 1000/41000=2.44% となる。
数T(f)のグラフを見ると、ピークの高さが、データAの
解析結果である図9では、T(10)=7.207、データBの解
析結果である図10では、T(10)=1.734、データCの解
析結果である図11では、T(10)=1.153、データDの解
析結果である図12では、T(10)=1.035、データEの解
析結果である図13では、T(10)=1.005、と、次第に低
くなっている。
つ。
の場合、 T(f)は、f=kλ(k=1,2,3,...) のところにピークをもち、その最大値は、f=λのと
き、T(λ)=λとなる。
べてのfに対して、T(f)=1となる。
100%、上記(2)については、規則性不良混合率0
%とみなすことができる。
と、期待値関数T(f)が最大値Tmaxをとる因数fの値fmax
により、周期fmaxの規則性不良の混合率は、 (Tmax-1)/(fmax-1) の値を用いて表すことができるものと考えられる。
あったから、各データの(T(10)-1)/(10-1)の値と規則性
不良数/総不良数の値との関係を調べると、図14に示
すグラフのようになる。図14には、(Tmax-1)/(fmax-
1)と、規則性不良数/総不良数の関係を示すグラフが示
されている。
〜Eの他にそれぞれ混合率の異なる35個のデータも用
いている。
タの(T(10)-1)/(10-1)の値と、規則性不良数/総不良数
の値の間には、2次の関係があることがわかる。
1)の値と(規則性不良数/総不良数)の2乗の値をプロ
ットしたグラフを図15に示す。
と、そのときのfの値fmaxにより、 規則性不良混合率=√{(Tmax-1)/(fmax-1)} …(6) の算出式を得る。
6の処理は、図5のフローチャートにより説明すること
ができる。
axを求め(ステップ51)、さらに期待値関数T(f)が最
大値Tmaxをとるときの因数fの値、fmaxを求める(ステ
ップ52)。
し(ステップ53)、1より大きければ「規則性分布」
(ステップ54)、そうでなければ「不規則分布」(ス
テップ55)と判定する。
の第2の実施例について説明する。図2は、本発明のメ
モリLSI不良解析装置の第2の実施例の構成を示す図
である。図7は、本発明の第2の実施例の処理の流れを
示すフローチャートである。
において、記憶手段11、データ読み出し手段12、ア
ドレス差算出手段13、ヒストグラム作成手段14、期
待値関数算出手段15は、図1に示した前記第1の実施
例と同様であり、あらたに規則性不良混合率関数算出手
段21を備えている。
率関数算出手段21において、期待値関数T(f)から、規
則性不良混合率関数MR(f)を算出する。
合率の算出式は、T(f)が最大となるfのみならず、すべ
てのfに対しても適用することができる。したがって、T
(f)と同様にfの関数とみなすことができ、規則性不良混
合率関数MR(f)を、次式(8)によって定義することができ
る。
段21の処理は、図6に示すフローチャートによって説
明することができる。
61)、そのfに対する期待値関数T(f)の値を求め、そ
の値が1を超えているか否かを判定する(ステップ6
2)。
fの規則性があると判定され(ステップ63)、 規則性不良混合率関数MR(f)=√{(T(f)-1)/(f-1)} の算出式により、MR(f)の値を求める(ステップ6
4)。
布に周期fの規則性はない、と判定され(ステップ6
5)、規則性不良混合率関数MR(f)=0となる(ステッ
プ66)。
不良混合率関数MR(f)を求めたかどうかが確認され、完
了している場合は一連の処理を終了し、そうでない場合
は、ステップ61に戻る(ステップ67)。
の第3の実施例について説明する。図3は、本発明のメ
モリLSI不良解析装置の第3の実施例の構成を示す図
である。図8は、本発明の第2の実施例の処理の流れを
示すフローチャートである。
において、記憶手段11、データ読み出し手段12、ア
ドレス差算出手段13、ヒストグラム作成手段14、期
待値関数算出手段15は、図1に示した前記第1の実施
例と同様であり、あらたにベースライン補正手段31
と、規則性不良混合率関数算出手段32と、を備えてい
る。
イン補正手段31は、規則性不良混合率関数MR(f)の算
出の際のベースラインの補正を行ない、その補正に基づ
いて、規則性不良混合率関数算出手段32において、規
則性不良混合率関数MR(f)を算出する。
説明する。
良混合率の算出式は、不良数が無限個だった場合に、不
規則分布不良の期待値関数T(f)が1になる、すなわち、
すべての因数fに対して、T(f)=1となることを前提とし
ている。
データは当然有限個であるので、より正確に混合率を算
出するためには、T(f)=1というベースラインを補正する
必要がある。
の不規則分布不良に対する期待値関数の値を求めてお
き、それに応じて、混合率算出式を定義すればよい。
期待値関数の値を求める。
を座標1からnまでの各座標に不良ビットが存在する状態
と仮定する。
(2,4),...,(n-2,n)のn-2ペア、間隔3の不良ペアは、
(1,4),(2,5),...,(n-3,n)のn-3ペアとなり、以下同様
に、間隔dの不良ペアは、(1,d+1),(2,d+2),...,(n-d,n)
のn-dペア、間隔fiの不良ペアは、(1,fi+1),(2,fi+
2),...,(n-fi,n)のn-fiペア、となる。
ペアの数をカウントすると、それは間隔が、f,2f,3
f,...のペアの数の和となるので、k=[n/f](=n/fを超え
ない最大の整数)と定義すると、 間隔がfの倍数であるペアの数 = Σi=1 k (n-fi) =k(2n-fk-f)/2 …(9) となる。
合わせ数、すなわちn(n-1)/2である。
(a)(補正前、T(f)=1)から、図16(b)のよう
に、補正することができる。図16(b)は、期待値関
数T(f)を、因数fについて不良個数nとの関係に基づ
き、上式(11)で補正したものである。
ては、上記のベースラインをもとに期待値関数T(f)か
ら、規則性不良混合率関数MR(f)は、以下のように算出
される。
段32の処理は、図7に示すフローチャートにより説明
することができる。
1)、次に因数fを選択し(処理61)、そのfに対す
る期待値関数T(f)の値を求め、その値が(n-f)/(n-1)以
上で、かつ、不良数nが因数f以上であるかどうかを判
定する(ステップ72)。
は、不良分布に周期fの規則性があると判定され(ステ
ップ63)、 規則性不良混合率関数MR(f)=√{((n-1)T(f)-n+f)/(n(f-
1))} の算出式により、MR(f)の値を求める(ステップ7
3)。
合には、不良分布に周期fの規則性はない、と判定され
(ステップ64)、規則性不良混合率関数MR(f)=0と
なる(ステップ66)。
性不良混合率関数MR(f)を求めたか否かが確認され、完
了している場合には一連の処理を終了し、そうでない場
合には、処理61に戻る(ステップ67)。
率が変わらなくても、因数fにつれて大きくなる傾向が
あるが、規則性不良混合率関数MR(f)には、このような
性質はないため、不良原因推定のための新たな指標とし
ても活用することができる。
f=128まで期待値関数T(f)を求め、それをグラフ化した
ものである。図17を見ると、f=114のとき期待値関数T
(f)は最大値3.7をとるので、一見、周期114の規則性
不良がもっとも多く含まれているように見える。
いて規則性不良混合率MR(f)を求め、それをグラフ化し
たものである。図18のグラフを見れば、f=114よりも
混合率の高い周期(f=14,19,31,38)の規則性不良が存在
することが分かる。
解析装置では、LSIの開発・試作段階での利用を想定
しており、規則性不良の期待値関数T(f)のみを出力して
いたのみ対して、本発明によれば、規則性不良の期待値
関数から規則性不良混合率関数MR(f)を算出することが
できる、という効果を奏する。このため、本発明によれ
ば、例えば半導体装置の量産ラインにおいて、規則性不
良の割合が、あらかじめ設定しておいたしきい値を超え
た場合にアラームで知らせるといったモニタリング装置
として、LSI不良解析装置を運用することができる、
という利点を有する。
は規則性不良の混合率が変わらなくても、因数fにつれ
て大きくなる傾向があるが、期待値不良混合率関数MR
(f)はそのようなことがないことから、本発明によれ
ば、規則性不良のうち混合率の高い周期を容易に見出す
ことができ、不良原因推定のための新たな指標としても
活用することができる。
である。
である。
である。
ートである。
手段16の処理の流れを示すフローチャートである。
算出手段21の処理の流れを示すフローチャートであ
る。
算出手段32の処理の流れを示すフローチャートであ
る。
あり、周期10の規則性不良を含む不良データの例を示
す図である。
を示す図である。
フを示す図である。
フを示す図である。
フを示す図である。
フを示す図である。
数の関係を示したグラフを示す図である。
良数)の2乗の関係を示したグラフ図である。
る。
率関数MR(f)のグラフを示す図である。
Claims (24)
- 【請求項1】解析対象であるメモリLSIに対して電気
的な試験を行なうメモリテストシステムを具備するメモ
リLSI不良解析装置であって、 前記メモリLSIを試験する試験手段と、 前記試験手段より出力される不良ビットのデータを読込
み、解析計算機の記憶部に保持するデータ読み出し手段
と、 2つの不良ビット間のアドレス差を算出するアドレス差
算出手段と、 前記アドレス差をもとにアドレス差のヒストグラムを作
成するアドレス差ヒストグラム作成手段と、 前記アドレス差ヒストグラムをもとにアドレス差の因数
fに対する期待値関数T(f)を算出する期待値関数算出手
段と、 前記期待値関数より不良分布に含まれる規則性不良の混
合率を算出する規則性不良混合率算出手段と、 を有する、ことを特徴とするメモリLSI不良解析装
置。 - 【請求項2】請求項1に記載のメモリLSI不良解析装
置であって、 前記規則性不良混合率算出手段が、すべての因数fにつ
いての混合率を求める規則性不良混合率関数算出手段よ
りなる、ことを特徴とするメモリLSI不良解析装置。 - 【請求項3】請求項2に記載のメモリLSI不良解析装
置において、 より正確な混合率を算出するために、不良分布に規則性
があるか否かを判断するためのしきい値であるベースラ
インを、 T(f)=1 から、因数fについて不良個数との関係
に基づき、補正するベースライン補正手段と、 前記ベースライン補正手段で補正した前記ベースライン
に応じた規則性不良混合率関数を算出する規則性不良混
合率関数算出手段と、 を有する、ことを特徴とするメモリLSI不良解析装
置。 - 【請求項4】前記期待値関数算出手段が、前記アドレス
差ヒストグラムをもとに、アドレス差の因数fに関する
期待値関数T(f)を、 T(f)=fΣm(f)/(N-ux) なる算出式(ただし、Σm(f)はアドレス差がfを因数に
持つような不良ビットの組合せ数、Nは不良ビットの総
組合せ数、uxはアドレス差が0となるような不良ビット
の組合せ数である)にて求める、ことを特徴とする請求
項1乃至3のいずれか一に記載のメモリLSI不良解析
装置。 - 【請求項5】請求項1に記載のメモリLSI不良解析装
置において、 前記規則性不良混合率算出手段が、 期待値関数T(f)の最大値Tmaxを求める手段と、 前記期待値関数T(f)が最大値Tmaxをとるときの因数fの
値fmaxを求める手段と、 前記最大値Tmaxが1よりも大きいか否かを判定し、1よ
りも大きい場合「規則性分布」、1以下である場合に
「不規則分布」と判定する手段と、 規則性分布の場合には、 規則性不良混合率=√{(Tmax-1)/(fmax-1)} なる算出式により混合率を求める手段と、 を有する、ことを特徴とするメモリLSI不良解析装
置。 - 【請求項6】請求項2に記載のメモリLSI不良解析装
置において、 前記規則性不良混合率関数算出手段が、 因数fを選択し該因数fに対する期待値関数T(f)の値を
求める手段と、 前記期待値関数T(f)の値が1を超えているか否か判定
し、期待値関数T(f)の値が1を超えている場合には、不
良分布に周期fの規則性があるものとして、 規則性不良混合率関数MR(f)=√{(T(f)-1)/(f-1)} なる算出式により、規則性不良混合率関数MR(f)の値を
求める手段と、 前記期待値関数T(f)の値が1以下の場合は、不良分布に
周期fの規則性はないものとして、規則性不良混合率関
数MR(f)の値を0とする手段と、 すべての因数fについて前記規則性不良混合率関数MR
(f)を求めるように制御する手段と、 を有する、ことを特徴とするメモリLSI不良解析装
置。 - 【請求項7】請求項3に記載のメモリLSI不良解析装
置において、 前記ベースライン補正手段が、前記規則性不良混合率関
数MR(f)の算出の際の前記ベースラインの補正を行な
い、 前記補正に基づいて規則性不良混合率関数MR(f)を算出
する前記規則性不良混合率関数算出手段が、 総不良数nを求める不良数算出手段と、 因数fを選択し、前記因数fに対する期待値関数T(f)の
値を求める手段と、 前記期待値関数T(f)が(n-f)/(n-1)以上であり、かつ不
良数nが因数f以上であるか否かを判定する手段と、 T(f)>(n-f)/(n-1)、かつ、n>fなる条件を満たす場
合には、不良分布に周期fの規則性があるものとし、 規則性不良混合率関数MR(f)=√{((n-1)T(f)-n+f)/(n(f-1))} なる算出式により、規則性不良混合率関数MR(f)の値を
求める手段と、 前記条件をみたさない場合には不良分布に周期fの規則
性はないものと判定し、規則性不良混合率関数MR(f)を
0とする手段と、 すべての因数fについて前記規則性不良混合率関数MR
(f)を求めるように制御する手段と、 を有する、ことを特徴とするメモリLSI不良解析装
置。 - 【請求項8】請求項7に記載のメモリLSI不良解析装
置において、 前記ベースライン補正手段が、不良個数nについて、不
規則不良に対する期待値関数を求めるにあたり、アドレ
ス差の間隔がfの倍数であるような不良ペアの数k(2n-f
k-f)/2(ただし、kはn/fを越えない最大の整数)と、
不良ペアの組み合わせ数n(n-1)/2とから、 周期fの規則性不良割合P(f) = k(2n-fk-f)/n(n-1) を求め、 期待値関数T(f)= fP(f) = fk(2n-fk-f)/n(n-1) を算出し、期待値関数T(f)を、因数fについて不良個数
nとの関係に基づき、補正する、ことを特徴とするメモ
リLSI不良解析装置。 - 【請求項9】メモリLSIを試験する第1のステップ
と、 前記第1のステップにおいて試験された結果得られる不
良ビットのデータを読込み、解析計算機の記憶部に保持
する第2のステップと、 2つの不良ビット間のアドレス差を算出する第3のステ
ップと、 前記アドレス差をもとにアドレス差のヒストグラムを作
成する第4のステップと、 前記アドレス差ヒストグラムをもとにアドレス差の因数
fに対する期待値関数T(f)を算出する第5のステップ
と、 前記期待値関数より不良分布の規則性不良混合率を算出
する第6のステップと、 を含む、ことを特徴とするメモリLSI不良解析方法。 - 【請求項10】請求項9に記載のメモリLSI不良解析
方法であって、 前記第6のステップが、すべての因数fについて規則性
不良混合率を求める第7のステップを有する、ことを特
徴とするメモリLSI不良解析方法。 - 【請求項11】請求項10に記載のメモリLSI不良解
析方法に加えて、不良分布に規則性があるか否かを判断するしきい値であ
る ベースラインを、 T(f)=1 から、因数fについて不良個
数との関係に基づき補正する第8のステップと、 前記ベースラインに基づいて規則性不良混合率関数を算
出する第9のステップと、 を含む、ことを特徴とするメモリLSI不良解析方法。 - 【請求項12】前記第5のステップにおいて、前記アド
レス差ヒストグラムをもとに、アドレス差の因数fに関
する期待値関数T(f)を、 T(f)=fΣm(f)/(N-ux) なる算出式(ただし、Σm(f)はアドレス差がfを因数に
持つような不良ビットの組合せ数、Nは不良ビットの総
組合せ数、uxはアドレス差が0となるような不良ビット
の組合せ数である)にて、求める、ことを特徴とする請
求項9乃至11のいずれか一に記載のメモリLSI不良
解析方法。 - 【請求項13】前記第6のステップが、 (a)アドレス差の因数fに関する期待値関数T(f)の最
大値Tmaxを求めるステップと、 (b)前記期待値関数T(f)が最大値Tmaxをとるときの因
数fの値fmaxを求めるステップと、 (c)最大値Tmaxが1よりも大きいか否かを判定するス
テップと、 (d)最大値Tmaxが1よりも大きければ「規則性分
布」、1以下であれば「不規則分布」と判定するステッ
プと、 (e)規則性分布の場合には、 規則性不良混合率=√{(Tmax-1)/(fmax-1)}なる算出式
により、混合率を求めるステップと、 を含む、ことを特徴とする請求項9記載のメモリLSI
不良解析方法。 - 【請求項14】前記第7のステップが、 (a)因数fを選択し、前記因数fに対する期待値関数
T(f)の値を求めるステップと、 (b)期待値関数T(f)の値が1を超えているか否かを判
定するステップと、 (c)期待値関数T(f)の値が1を超えている場合には、
不良分布に周期fの規則性があるものと判定し、 規則性不良混合率関数MR(f)=√{(T(f)-1)/(f-1)} なる算出式により、規則性不良混合率関数MR(f)の値を
求めるステップと、 (d)期待値関数T(f)の値が1以下の場合には、不良分
布に周期fの規則性はないものと判定し、規則性不良混
合率関数MR(f)=0とするステップと、 (e)すべての因数fについて規則性不良混合率関数MR
(f)を求めたかチェックし、完了している場合には処理
を終了し、そうでない場合には、前記ステップ(a)の
処理に戻るステップと、 を含む、ことを特徴とする請求項10記載のメモリLS
I不良解析方法。 - 【請求項15】前記第9のステップが、 (a)総不良数nを求めるステップと、 (b)因数fを選択するステップと、 (c)前記因数fに対する期待値関数T(f)の値を求め、
その値が(n-f)/(n-1)以上であり、かつ不良数nが因数
f以上であるか否かを判定するステップと、 (d)T(f)>(n-f)/(n-1)、かつ、n>fなる条件を満
たす場合には、不良分布に周期fの規則性があるものと
判定し、 規則性不良混合率関数MR(f)=√{((n-1)T(f)-n+f)/(n(f-1))} なる算出式により、規則性不良混合率関数MR(f)の値を
求めるステップと、 (e)前記条件を満たさない場合には、不良分布に周期
fの規則性はないものと判定し、規則性不良混合率関数
MR(f)=0とするステップと、 (f)すべての因数fについて規則性不良混合率関数MR
(f)を求めたかチェックし、完了している場合には処理
を終了し、そうでない場合には前記ステップ(b)に戻
るステップと、 を含む、ことを特徴とする請求項11記載のメモリLS
I不良解析方法。 - 【請求項16】請求項11に記載のメモリLSI不良解
析方法において、前記 第8のステップが、不良個数nについて、不規則不
良に対する期待値関数を求めるにあたり、アドレス差の
間隔がfの倍数であるような不良ペアの数k(2n-fk-f)/2
(ただし、kはn/fを越えない最大の整数)と、不良ペ
アの組み合わせ数n(n-1)/2とから、 周期fの規則性不良割合P(f) = k(2n-fk-f)/n(n-1) を求め、 期待値関数T(f)= fP(f) = fk(2n-fk-f)/n(n-1) を算出し、期待値関数T(f)を、因数fについて不良個数
nとの関係に基づき、補正する、ことを特徴とするメモ
リLSI不良解析方法。 - 【請求項17】解析対象であるメモリLSIに対して電
気的な試験を行なうメモリテストシステムを具備するメ
モリLSI不良解析装置であって、 メモリLSIの試験の結果得られる不良ビットのデータ
を読込み、記憶部に保持する第1の処理と、 2つの不良ビット間のアドレス差を算出する第2の処理
と、 前記アドレス差をもとにアドレス差のヒストグラムを作
成する第3の処理と、 前記アドレス差ヒストグラムをもとにアドレス差の因数
fに対する期待値関数T(f)を算出する第4の処理と、 前記期待値関数より不良分布の規則性不良混合率を算出
する第5の処理と、 の前記第1乃至第5の処理をメモリLSI不良解析装置
を構成するコンピュータで実行するためのプログラムを
記録した記録媒体。 - 【請求項18】請求項17に記載の記録媒体において、 前記第5の処理が、すべての因数fについて規則性不良
混合率を求める第6の処理を含み、前記第6の処理をメ
モリLSI不良解析装置を構成するコンピュータで実行
するためのプログラムを記録した記録媒体。 - 【請求項19】請求項18に記載の記録媒体において、不良分布に規則性があるか否かを判断するしきい値であ
る ベースラインを、 T(f)=1 から、因数fについて不良個
数との関係に基づき補正する第7の処理と、 前記ベースラインに基づいて規則性不良混合率関数を算
出する第8の処理と、 の前記処理をメモリLSI不良解析装置を構成するコン
ピュータで実行するためのプログラムを記録した記録媒
体。 - 【請求項20】請求項17に記載の記録媒体において、 前記第4の処理が、前記アドレス差ヒストグラムをもと
に、アドレス差の因数fに関する期待値関数T(f)を、 T(f)=fΣm(f)/(N-ux) なる算出式(ただし、Σm(f)は、アドレス差がfを因数
に持つような不良ビットの組合せ数、Nは不良ビットの
総組合せ数、uxはアドレス差が0となるような不良ビッ
トの組合せ数である)にて求め、 前記期待値関数算出処理を、メモリLSI不良解析装置
を構成するコンピュータで実行するためのプログラムを
記録した記録媒体。 - 【請求項21】請求項17に記載の記録媒体において、 前記第5の処理が、 (a)アドレス差の因数fに関する期待値関数T(f)の最
大値Tmaxを求める処理と、 (b)期待値関数T(f)が最大値Tmaxをとるときの因数f
の値fmaxを求める処理と、 (c)最大値Tmaxが1よりも大きいか否かを判定する処
理と、 (d)最大値Tmaxが1よりも大きければ「規則性分
布」、1以下であれば「不規則分布」と判定する処理
と、 (e)規則性分布の場合には、 規則性不良混合率=√{(Tmax-1)/(fmax-1)} なる算出式により、混合率を求める処理と、 を含み、前記処理(a)乃至(e)をメモリLSI不良
解析装置を構成するコンピュータで実行するためのプロ
グラムを記録した記録媒体。 - 【請求項22】請求項18に記載の記録媒体において、 前記第6の処理が、 (a)因数fを選択し、前記fに対する期待値関数T(f)
の値を求める処理と、 (b)期待値関数T(f)の値が1を超えているか否かを判
定する処理と、 (c)期待値関数T(f)の値が1を超えている場合には、
不良分布に周期fの規則性があると判定し、 規則性不良混合率関数MR(f)=√{(T(f)-1)/(f-1)} なる算出式により、規則性不良混合率関数MR(f)の値を
求める処理と、 (d)期待値関数T(f)の値が1以下の場合には、不良分
布に周期fの規則性はないもの、と判定し、規則性不良
混合率関数MR(f)=0とする処理と、 (e)すべての因数fについて規則性不良混合率関数MR
(f)を求めたかチェックし、完了している場合は処理を
終了し、そうでない場合には、前記(a)の処理に戻る
処理と、 を含み、前記処理(a)乃至(e)をメモリLSI不良
解析装置を構成するコンピュータで実行するためのプロ
グラムを記録した記録媒体。 - 【請求項23】請求項19に記載の記録媒体において、 前記第8の処理が、 (a)総不良数nを求める処理と、 (b)因数fを選択する処理と、 (c)前記因数fに対する期待値関数T(f)の値を求め、
その値が(n-f)/(n-1)以上であり、かつ、不良数nが因
数f以上であるか否かを判定する処理と、 (d)T(f)>(n-f)/(n-1)、かつ、n>fなる条件を満
たす場合には、不良分布に周期fの規則性があるものと
判定し、 規則性不良混合率関数MR(f)=√{((n-1)T(f)-n+f)/(n(f-1))} なる算出式により、規則性不良混合率関数MR(f)の値を
求める処理と、 (e)前記条件をみたさない場合には、不良分布に周期
fの規則性はないものと判定し、規則性不良混合率関数
MR(f)=0とする処理と、 (f)すべての因数fについて規則性不良混合率関数MR
(f)を求めたかチェックし、完了している場合は処理を
終了し、そうでない場合は、前記ステップ(b)に戻る
処理と、 を含み、前記処理(a)乃至(f)をメモリLSI不良
解析装置を構成するコンピュータで実行するためのプロ
グラムを記録した記録媒体。 - 【請求項24】請求項19に記載の記録媒体において、前記 ベースラインを補正する第7の処理が、不良個数n
について、不規則不良に対する期待値関数を求めるにあ
たり、アドレス差の間隔がfの倍数であるような不良ペ
アの数k(2n-fk-f)/2(ただし、kはn/fを越えない最大
の整数)と、不良ペアの組み合わせ数n(n-1)/2とから、 周期fの規則性不良割合P(f) = k(2n-fk-f)/n(n-1) を求め、 期待値関数T(f)= fP(f) = fk(2n-fk-f)/n(n-1) を算出し、期待値関数T(f)を、因数fについて不良個数
nとの関係に基づき、補正する第9の処理を含み、前記
第9の処理をメモリLSI不良解析装置を構成するコン
ピュータで実行するためのプログラムを記録した記録媒
体。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000106134A JP3530457B2 (ja) | 2000-04-07 | 2000-04-07 | メモリlsi不良解析装置および解析方法 |
TW090107149A TW594772B (en) | 2000-04-07 | 2001-03-27 | Memory LSI failure analysis apparatus and analysis method thereof and computer program product |
US09/819,860 US6854080B2 (en) | 2000-04-07 | 2001-03-28 | Memory LSI failure analysis apparatus and analysis method thereof |
KR10-2001-0018056A KR100403844B1 (ko) | 2000-04-07 | 2001-04-04 | 메모리 대규모 집적 회로 불량 분석 장치 및 그 분석 방법과 이에 사용되는 컴퓨터 프로그램을 기록한 기록 매체 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000106134A JP3530457B2 (ja) | 2000-04-07 | 2000-04-07 | メモリlsi不良解析装置および解析方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001291398A JP2001291398A (ja) | 2001-10-19 |
JP3530457B2 true JP3530457B2 (ja) | 2004-05-24 |
Family
ID=18619362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000106134A Expired - Fee Related JP3530457B2 (ja) | 2000-04-07 | 2000-04-07 | メモリlsi不良解析装置および解析方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6854080B2 (ja) |
JP (1) | JP3530457B2 (ja) |
KR (1) | KR100403844B1 (ja) |
TW (1) | TW594772B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002050194A (ja) * | 2000-08-01 | 2002-02-15 | Nec Corp | メモリlsi不良解析装置およびメモリlsi不良解析方法 |
JP3795822B2 (ja) * | 2002-04-03 | 2006-07-12 | Necエレクトロニクス株式会社 | 組込み自己テスト回路及び設計検証方法 |
CN103630776A (zh) * | 2013-11-19 | 2014-03-12 | 中国南方电网有限责任公司 | 一种电力设备故障概率评估方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2629523B2 (ja) | 1992-06-26 | 1997-07-09 | 日本電気株式会社 | Lsi検査装置及び方法 |
JP3186359B2 (ja) | 1993-07-28 | 2001-07-11 | 安藤電気株式会社 | 物理アドレス変換回路 |
US5991699A (en) * | 1995-05-04 | 1999-11-23 | Kla Instruments Corporation | Detecting groups of defects in semiconductor feature space |
JPH09199551A (ja) * | 1996-01-12 | 1997-07-31 | Mitsubishi Electric Corp | インライン検査用検査データ解析処理装置 |
JP3608694B2 (ja) | 1996-09-18 | 2005-01-12 | 株式会社アドバンテスト | メモリ試験装置 |
JPH10312700A (ja) * | 1997-05-14 | 1998-11-24 | Toshiba Corp | 半導体試験装置 |
JP3055516B2 (ja) | 1997-12-25 | 2000-06-26 | 日本電気株式会社 | 半導体集積回路の検査解析装置及びその方法並びにその制御プログラムを記録した記録媒体 |
JPH11306793A (ja) | 1998-04-27 | 1999-11-05 | Advantest Corp | 不良解析方法および装置 |
JP3296293B2 (ja) | 1998-07-01 | 2002-06-24 | 日本電気株式会社 | 集積回路不良解析装置及び不良解析方法 |
JP3259699B2 (ja) | 1998-12-22 | 2002-02-25 | 日本電気株式会社 | Lsi不良解析装置及び方法 |
JP3262092B2 (ja) | 1999-01-07 | 2002-03-04 | 日本電気株式会社 | 不良分布解析システム、方法及び記録媒体 |
KR100305679B1 (ko) * | 1999-02-24 | 2001-09-26 | 윤종용 | 반도체 메모리 장치의 테스터의 테스터 방법 및 그 장치 |
JP3319433B2 (ja) | 1999-05-12 | 2002-09-03 | 日本電気株式会社 | メモリlsi不良解析装置及びシステム、方法並びに記録媒体 |
US6564346B1 (en) * | 1999-12-07 | 2003-05-13 | Infineon Technologies Richmond, Lp. | Advanced bit fail map compression with fail signature analysis |
-
2000
- 2000-04-07 JP JP2000106134A patent/JP3530457B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-27 TW TW090107149A patent/TW594772B/zh not_active IP Right Cessation
- 2001-03-28 US US09/819,860 patent/US6854080B2/en not_active Expired - Fee Related
- 2001-04-04 KR KR10-2001-0018056A patent/KR100403844B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20010091051A (ko) | 2001-10-22 |
TW594772B (en) | 2004-06-21 |
US20010034864A1 (en) | 2001-10-25 |
US6854080B2 (en) | 2005-02-08 |
JP2001291398A (ja) | 2001-10-19 |
KR100403844B1 (ko) | 2003-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3319433B2 (ja) | メモリlsi不良解析装置及びシステム、方法並びに記録媒体 | |
JP3879087B2 (ja) | 冗長解析を用いる半導体メモリ・テスタ | |
JP3737031B2 (ja) | 半導体チップ欠陥に基づいた収率損失チップ数及び類型別の不良チップ数の測定方法 | |
CN102903088A (zh) | 图像处理装置和方法 | |
JP3530457B2 (ja) | メモリlsi不良解析装置および解析方法 | |
KR20180097282A (ko) | 반도체 gp 예측 방법 및 시스템 | |
US10819368B2 (en) | Method for compressing and restoring time series data | |
US20170300604A1 (en) | Power consumption estimation method for system on chip (soc), system for implementing the method | |
JP2001202795A (ja) | メモリlsi不良解析装置および解析方法 | |
US8049526B2 (en) | Enhanced speed sorting of microprocessors at wafer test | |
CN107544759B (zh) | 一种磁盘阵列io分配***及方法 | |
JP4383251B2 (ja) | 蓄電素子の等価回路モデルを記録した記録媒体、導出プログラム、その記録媒体、導出装置、シミュレーションプログラム、その記録媒体、シミュレーション装置、設計方法、良否判断方法および良否判断装置。 | |
JP2000048596A (ja) | 検査装置、救済シミュレーション方法および記憶媒体 | |
JP2000011027A (ja) | 設計支援方法及び装置 | |
JP3259699B2 (ja) | Lsi不良解析装置及び方法 | |
TWI472939B (zh) | 良率損失估算方法及相關電腦可讀媒體 | |
CN117993220B (zh) | 融合加速寿命及加速退化的产品综合试验方法和装置 | |
JP2003045922A (ja) | デバイス不良解析装置 | |
JPH08274139A (ja) | 半導体装置の試験方法 | |
CN116596931B (zh) | 图像处理方法、装置、设备、存储介质和程序产品 | |
WO2023112167A1 (ja) | 要因分析装置、要因分析方法及び要因分析プログラム | |
JP2002050194A (ja) | メモリlsi不良解析装置およびメモリlsi不良解析方法 | |
JP2002189062A (ja) | 不良解析装置及び不良解析方法 | |
JPH0883202A (ja) | 電子ファイリング装置 | |
JP3573678B2 (ja) | 半導体応用装置の検査解析装置、方法及び記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040227 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 10 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |