JP3530457B2 - メモリｌｓｉ不良解析装置および解析方法 - Google Patents
メモリｌｓｉ不良解析装置および解析方法Info
- Publication number
- JP3530457B2 JP3530457B2 JP2000106134A JP2000106134A JP3530457B2 JP 3530457 B2 JP3530457 B2 JP 3530457B2 JP 2000106134 A JP2000106134 A JP 2000106134A JP 2000106134 A JP2000106134 A JP 2000106134A JP 3530457 B2 JP3530457 B2 JP 3530457B2
- Authority
- JP
- Japan
- Prior art keywords
- defective
- function
- regularity
- expected value
- factor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/54—Arrangements for designing test circuits, e.g. design for test [DFT] tools
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体応用装置の
不良解析装置に関し、特に、メモリＬＳＩの不良解析装
置に関する。
不良解析装置に関し、特に、メモリＬＳＩの不良解析装
置に関する。
【０００２】
【従来の技術】従来のＬＳＩ不良解析装置について以下
に説明する。不良原因解明および歩留まり向上を目的と
するメモリＬＳＩ不良解析装置としては例えば、特開平
０７-０７２２０６号公報には、プロセス技術者と回路
技術者とレイアウト技術者のノウハウをパーソナルコン
ピュータ上に実装したエキスパートシステムが提案され
ている。
に説明する。不良原因解明および歩留まり向上を目的と
するメモリＬＳＩ不良解析装置としては例えば、特開平
０７-０７２２０６号公報には、プロセス技術者と回路
技術者とレイアウト技術者のノウハウをパーソナルコン
ピュータ上に実装したエキスパートシステムが提案され
ている。
【０００３】さらに、特願平１１-００１６８０号およ
び特願平１１-１３０７０９号（本願出願時未公開）、
特願平１０-１８５７８８号、特願平１０-３６５５５３
号等には、各不良ビットの間隔の約数の種類とその頻度
を解析することにより、欠陥が設計に起因するものか否
かを区別する装置構成が提案されている。
び特願平１１-１３０７０９号（本願出願時未公開）、
特願平１０-１８５７８８号、特願平１０-３６５５５３
号等には、各不良ビットの間隔の約数の種類とその頻度
を解析することにより、欠陥が設計に起因するものか否
かを区別する装置構成が提案されている。
【０００４】なお特開平１１−３０６７９３号公報に
は、フェイルビットマップの解析方法として、不良ビッ
トマップをウエーブレット変換し、Ｘ方向ハイパス、Ｙ
方向ローパス情報ＸＨ（ｉ，ｊ）を各ｉについてＹ方向
に積算してヒストグラムを作り、その積算値が０でない
アドレスｉから不良アドレスＸを求め、その積算値の絶
対値から、不良数を求めてそれぞれ出力する不良解析方
法が提案されている。
は、フェイルビットマップの解析方法として、不良ビッ
トマップをウエーブレット変換し、Ｘ方向ハイパス、Ｙ
方向ローパス情報ＸＨ（ｉ，ｊ）を各ｉについてＹ方向
に積算してヒストグラムを作り、その積算値が０でない
アドレスｉから不良アドレスＸを求め、その積算値の絶
対値から、不良数を求めてそれぞれ出力する不良解析方
法が提案されている。
【０００５】
【発明が解決しようとする課題】メモリＬＳＩの大容量
化および高密度化のスピードはますます増加傾向にあ
り、今後は、２５６メガビットあるいは１ギガビット以
上のダイナミックランダムアクセスメモリ（ＤＲＡＭ）
の不良解析に対応していく必要がある。加えて、ウエハ
サイズも３００ｍｍに大口径化していくことは確実であ
り、その場合、解析すべきチップ数および不良数の数は
飛躍的に増加することになる。
化および高密度化のスピードはますます増加傾向にあ
り、今後は、２５６メガビットあるいは１ギガビット以
上のダイナミックランダムアクセスメモリ（ＤＲＡＭ）
の不良解析に対応していく必要がある。加えて、ウエハ
サイズも３００ｍｍに大口径化していくことは確実であ
り、その場合、解析すべきチップ数および不良数の数は
飛躍的に増加することになる。
【０００６】これらの問題を解決するため、特願平１０
−１８５７８８号には、分散処理による不良解析、特願
平１０-３６５５５３号では、領域分割による不良解
析、特願平１１−１３０７０９号では、不良解析アルゴ
リズム、の高速化技術がそれぞれ提案されている。
−１８５７８８号には、分散処理による不良解析、特願
平１０-３６５５５３号では、領域分割による不良解
析、特願平１１−１３０７０９号では、不良解析アルゴ
リズム、の高速化技術がそれぞれ提案されている。
【０００７】不良数の増大は、解析負荷の増大のみなら
ず、ＬＳＩ不良解析を行なった結果出力される解析結果
も膨大な量になり、これらすべてを人手で確認し不良原
因を推定する作業が困難になる、ことを意味している。
ず、ＬＳＩ不良解析を行なった結果出力される解析結果
も膨大な量になり、これらすべてを人手で確認し不良原
因を推定する作業が困難になる、ことを意味している。
【０００８】たとえば、量産ラインにおいて歩留まり低
下予測のためのモニタリング装置として運用することを
考えた場合、人手による解析結果の確認作業を行なって
いては到底間に合わないので、不良解析装置自体が解析
結果を解釈しアラームを出す必要がある。
下予測のためのモニタリング装置として運用することを
考えた場合、人手による解析結果の確認作業を行なって
いては到底間に合わないので、不良解析装置自体が解析
結果を解釈しアラームを出す必要がある。
【０００９】したがって、今後のＬＳＩ不良解析装置に
は、解析能力の向上はもちろんであるが、解析結果を装
置自身が自動的に解釈できる機能が求められる。
は、解析能力の向上はもちろんであるが、解析結果を装
置自身が自動的に解釈できる機能が求められる。
【００１０】これに対して、従来の不良解析装置には、
解析結果を自動解釈する機能を備えているものは皆無で
ある。
解析結果を自動解釈する機能を備えているものは皆無で
ある。
【００１１】また、特願平１１−００１６８０号に記載
された装置は、不良ビット間のアドレス差を解析し、不
良分布の規則性の有無を判定するものであるが、この装
置の出力結果は、期待値関数の値である。ＬＳＩ不良解
析装置を前述のモニタリング装置として使用する場合、
規則性不良の割合があらかじめ設定しておいたしきい値
を超えたとき、アラームで知らせるといった運用が考え
られるが、特願平１１−００１６８０号の装置が出力す
る期待値関数は、規則性不良の割合が同じであっても、
因数ｆにつれて値が大きくなるという性質があることか
ら、このような運用には適さない。
された装置は、不良ビット間のアドレス差を解析し、不
良分布の規則性の有無を判定するものであるが、この装
置の出力結果は、期待値関数の値である。ＬＳＩ不良解
析装置を前述のモニタリング装置として使用する場合、
規則性不良の割合があらかじめ設定しておいたしきい値
を超えたとき、アラームで知らせるといった運用が考え
られるが、特願平１１−００１６８０号の装置が出力す
る期待値関数は、規則性不良の割合が同じであっても、
因数ｆにつれて値が大きくなるという性質があることか
ら、このような運用には適さない。
【００１２】したがって本発明は、上記問題点に鑑みて
なされたものであって、その主たる目的は、メモリＬＳ
Ｉの不良解析装置を歩留まり低下予測等を行うモニタリ
ング装置として運用を行なう際に、得られた解析結果を
自動的に解釈し、規則性分布の周期およびその規則性不
良の混合率を算出することで、人手による解析結果解釈
の時間の短縮を図る装置、方法、並びにプログラムを記
録した記録媒体を提供することにある。これ以外の本発
明の目的、特徴、利点等は下記の実施の形態の記載から
当業者には直ちに明らかとされよう。
なされたものであって、その主たる目的は、メモリＬＳ
Ｉの不良解析装置を歩留まり低下予測等を行うモニタリ
ング装置として運用を行なう際に、得られた解析結果を
自動的に解釈し、規則性分布の周期およびその規則性不
良の混合率を算出することで、人手による解析結果解釈
の時間の短縮を図る装置、方法、並びにプログラムを記
録した記録媒体を提供することにある。これ以外の本発
明の目的、特徴、利点等は下記の実施の形態の記載から
当業者には直ちに明らかとされよう。
【００１３】
【課題を解決するための手段】前記目的を達成する本発
明は、ＬＳＩを試験する試験手段と、前記試験手段より
出力される不良ビットのデータを読込み、解析計算機の
メモリ上に保持するデータ読み出し手段と、２つの不良
ビット間のアドレス差を算出するアドレス差算出手段
と、前記アドレス差をもとにアドレス差のヒストグラム
を作成するアドレス差ヒストグラム作成手段と、前記ア
ドレス差ヒストグラムをもとに因数fに対する期待値関
数T(f)を算出する期待値関数算出手段と、前記期待値関
数より不良分布に含まれる規則性不良の混合率を算出す
る規則性不良混合率算出手段とを有している。
明は、ＬＳＩを試験する試験手段と、前記試験手段より
出力される不良ビットのデータを読込み、解析計算機の
メモリ上に保持するデータ読み出し手段と、２つの不良
ビット間のアドレス差を算出するアドレス差算出手段
と、前記アドレス差をもとにアドレス差のヒストグラム
を作成するアドレス差ヒストグラム作成手段と、前記ア
ドレス差ヒストグラムをもとに因数fに対する期待値関
数T(f)を算出する期待値関数算出手段と、前記期待値関
数より不良分布に含まれる規則性不良の混合率を算出す
る規則性不良混合率算出手段とを有している。
【００１４】本発明は、すべての因数ｆに対して規則性
不良混合率関数を求める規則性不良混合率関数算出手段
とを有している。
不良混合率関数を求める規則性不良混合率関数算出手段
とを有している。
【００１５】本発明は、ベースラインを補正する手段を
有し、上記ベースラインに基づいて規則性不良混合率関
数を求める規則性不良混合率関数算出手段を有してい
る。
有し、上記ベースラインに基づいて規則性不良混合率関
数を求める規則性不良混合率関数算出手段を有してい
る。
【００１６】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明の一実施の形態において、解析対象
であるメモリＬＳＩに対して電気的な試験を行なうメモ
リテストシステムを具備するメモリＬＳＩ不良解析装置
は、メモリＬＳＩを試験する試験手段（１１）と、試験
手段より出力される不良ビットのデータを読込み、記憶
部に保持するデータ読み出し手段（１２）と、２つの不
良データ間のアドレス差を算出するアドレス差算出手段
（１３）と、前記アドレス差をもとにアドレス差のヒス
トグラムを作成するアドレス差ヒストグラム作成手段
（１４）と、前記アドレス差ヒストグラムをもとに因数
fに対する期待値関数T(f)を算出する期待値関数算出手
段（１５）と、前記期待値関数より不良分布に含まれる
規則性不良の混合率を算出する規則性不良混合率算出手
段（１６）と、を備えている。
に説明する。本発明の一実施の形態において、解析対象
であるメモリＬＳＩに対して電気的な試験を行なうメモ
リテストシステムを具備するメモリＬＳＩ不良解析装置
は、メモリＬＳＩを試験する試験手段（１１）と、試験
手段より出力される不良ビットのデータを読込み、記憶
部に保持するデータ読み出し手段（１２）と、２つの不
良データ間のアドレス差を算出するアドレス差算出手段
（１３）と、前記アドレス差をもとにアドレス差のヒス
トグラムを作成するアドレス差ヒストグラム作成手段
（１４）と、前記アドレス差ヒストグラムをもとに因数
fに対する期待値関数T(f)を算出する期待値関数算出手
段（１５）と、前記期待値関数より不良分布に含まれる
規則性不良の混合率を算出する規則性不良混合率算出手
段（１６）と、を備えている。
【００１７】より詳細には、規則性不良混合率算出手段
（１６）において、図５を参照すると、（ａ）まず因数
ｆに関する期待値関数T(f)の最大値Tmaxを求め、（ｂ）
最大値Tmaxをとるときのfの値fmaxを求め、（ｃ）最大
値Tmaxが１よりも大きいか否かを判定し、（ｄ）１より
大きければ「規則性分布」、１以下であれば「不規則分
布」と判定し、（ｅ）規則性分布の場合には、 規則性不良混合率＝√{(Tmax-1)/(fmax-1)} の算出式により混合率を求める、上記各処理が行われ
る。
（１６）において、図５を参照すると、（ａ）まず因数
ｆに関する期待値関数T(f)の最大値Tmaxを求め、（ｂ）
最大値Tmaxをとるときのfの値fmaxを求め、（ｃ）最大
値Tmaxが１よりも大きいか否かを判定し、（ｄ）１より
大きければ「規則性分布」、１以下であれば「不規則分
布」と判定し、（ｅ）規則性分布の場合には、 規則性不良混合率＝√{(Tmax-1)/(fmax-1)} の算出式により混合率を求める、上記各処理が行われ
る。
【００１８】本発明は、別の実施の形態において、規則
性不良混合率算出手段（１６）の代わりに、規則性不良
混合率関数算出手段（２１）を備え、期待値関数T(f)か
ら、規則性不良混合率関数MR(f)を算出する。
性不良混合率算出手段（１６）の代わりに、規則性不良
混合率関数算出手段（２１）を備え、期待値関数T(f)か
ら、規則性不良混合率関数MR(f)を算出する。
【００１９】規則性不良混合率関数算出手段（２１）で
は、図６を参照すると、（ａ）まず因数ｆを選択し、そ
のｆに対する期待値関数T(f)の値を求め（ｂ）T(f)の値
が１を超えているか否かを判定し、（ｃ）T(f)の値が１
を超えている場合には、不良分布に周期ｆの規則性があ
るものと判定し、 規則性不良混合率関数MR(f)＝√{(T(f)-1)/(f-1)} なる算出式により、MR(f)の値を求め、（ｄ）T(f)の値
が１以下の場合は、不良分布に周期ｆの規則性はない、
と判定し、規則性不良混合率関数MR(f)＝０とし、
（ｆ）すべての因数ｆについて規則性不良混合率関数MR
(f)を求めたか否かが確認され、完了している場合は一
連の処理を終了し、そうでない場合は、上記（ａ）の処
理に戻る。
は、図６を参照すると、（ａ）まず因数ｆを選択し、そ
のｆに対する期待値関数T(f)の値を求め（ｂ）T(f)の値
が１を超えているか否かを判定し、（ｃ）T(f)の値が１
を超えている場合には、不良分布に周期ｆの規則性があ
るものと判定し、 規則性不良混合率関数MR(f)＝√{(T(f)-1)/(f-1)} なる算出式により、MR(f)の値を求め、（ｄ）T(f)の値
が１以下の場合は、不良分布に周期ｆの規則性はない、
と判定し、規則性不良混合率関数MR(f)＝０とし、
（ｆ）すべての因数ｆについて規則性不良混合率関数MR
(f)を求めたか否かが確認され、完了している場合は一
連の処理を終了し、そうでない場合は、上記（ａ）の処
理に戻る。
【００２０】本発明は、さらに別の実施の形態におい
て、より正確な混合率を算出するためのベースライン補
正手段（３１）と、ベースライン補正手段（３１）で補
正したベースラインに応じた規則性不良混合率関数を算
出する規則性不良混合率関数算出手段（３２）と、を備
える。
て、より正確な混合率を算出するためのベースライン補
正手段（３１）と、ベースライン補正手段（３１）で補
正したベースラインに応じた規則性不良混合率関数を算
出する規則性不良混合率関数算出手段（３２）と、を備
える。
【００２１】規則性不良混合率関数算出手段（３２）に
おいては、図７を参照すると、（ａ）不良算出処理で総
不良数ｎを求め、（ｂ）次に因数ｆを選択し、（ｃ）そ
のｆに対する期待値関数T(f)の値を求め、その値が(n-
f)/(n-1)以上で、かつ不良数ｎが因数ｆ以上であるか否
かを判定し、（ｄ）T(f)＞(n-f)/(n-1)、かつ、ｎ＞ｆ
なる条件を満たす場合は、不良分布に周期ｆの規則性が
あると判定し、 規則性不良混合率関数MR(f)=√{((n-1)T(f)-n+f)/(n(f-
1))} なる算出式により、MR(f)の値を求め、（ｅ）上記条件
をみたさない場合は不良分布に周期ｆの規則性はないも
のと判定し、規則性不良混合率関数MR(f)＝０とし、
（ｆ）すべての因数ｆについて、規則性不良混合率関数
MR(f)を求めたか否かが確認され、完了している場合は
一連の処理を終了し、そうでない場合は、（ｂ）に戻
る。
おいては、図７を参照すると、（ａ）不良算出処理で総
不良数ｎを求め、（ｂ）次に因数ｆを選択し、（ｃ）そ
のｆに対する期待値関数T(f)の値を求め、その値が(n-
f)/(n-1)以上で、かつ不良数ｎが因数ｆ以上であるか否
かを判定し、（ｄ）T(f)＞(n-f)/(n-1)、かつ、ｎ＞ｆ
なる条件を満たす場合は、不良分布に周期ｆの規則性が
あると判定し、 規則性不良混合率関数MR(f)=√{((n-1)T(f)-n+f)/(n(f-
1))} なる算出式により、MR(f)の値を求め、（ｅ）上記条件
をみたさない場合は不良分布に周期ｆの規則性はないも
のと判定し、規則性不良混合率関数MR(f)＝０とし、
（ｆ）すべての因数ｆについて、規則性不良混合率関数
MR(f)を求めたか否かが確認され、完了している場合は
一連の処理を終了し、そうでない場合は、（ｂ）に戻
る。
【００２２】本発明において、データ読み出し手段（１
２）、アドレス差算出手段（１３）、ヒストグラム作成
手段（１４）、期待値関数算出手段（１５）と、規則性
不良混合率算出手段（１６）、規則性不良混合率関数算
出手段（２１）、あるいは、ベースライン補正手段（３
１）と、規則性不良混合率関数算出手段（３２）は、メ
モリ不良解析装置を構成するコンピュータで実行される
プログラムによりその処理・機能を実現することができ
る。この場合、記録媒体の読み取り装置を備えたコンピ
ュータにおいて、該プログラムを記録した記録媒体（Ｆ
Ｄ（Floppy Disk）、ＨＤＤ（hard disk drive）、Ｍ
Ｔ、ＣＤ（compact disk）−ＲＯＭ、ＤＶＤ（digital
versatile disk）、半導体メモリ等）を、読み取り装
置から、コンピュータに読み出し、あるいは通信媒体か
ら該プログラムをコンピュータにダウンロードし、主記
憶にロードして実行することで、本発明のメモリ不良解
析装置を実施することができる。
２）、アドレス差算出手段（１３）、ヒストグラム作成
手段（１４）、期待値関数算出手段（１５）と、規則性
不良混合率算出手段（１６）、規則性不良混合率関数算
出手段（２１）、あるいは、ベースライン補正手段（３
１）と、規則性不良混合率関数算出手段（３２）は、メ
モリ不良解析装置を構成するコンピュータで実行される
プログラムによりその処理・機能を実現することができ
る。この場合、記録媒体の読み取り装置を備えたコンピ
ュータにおいて、該プログラムを記録した記録媒体（Ｆ
Ｄ（Floppy Disk）、ＨＤＤ（hard disk drive）、Ｍ
Ｔ、ＣＤ（compact disk）−ＲＯＭ、ＤＶＤ（digital
versatile disk）、半導体メモリ等）を、読み取り装
置から、コンピュータに読み出し、あるいは通信媒体か
ら該プログラムをコンピュータにダウンロードし、主記
憶にロードして実行することで、本発明のメモリ不良解
析装置を実施することができる。
【００２３】
【実施例】本発明の実施例について図面を参照して以下
に説明する。図１は、本発明のメモリＬＳＩ不良解析装
置の第１の実施例の構成を示す図である。図４は、本発
明の第１の実施例の処理の流れを示すフローチャートで
ある。
に説明する。図１は、本発明のメモリＬＳＩ不良解析装
置の第１の実施例の構成を示す図である。図４は、本発
明の第１の実施例の処理の流れを示すフローチャートで
ある。
【００２４】図１を参照すると、本発明の第１の実施例
において、試験手段１１は、解析対象であるメモリＬＳ
Ｉに対して、電気的な試験を行ない、その結果をビット
マップデータとして記憶装置に出力する。
において、試験手段１１は、解析対象であるメモリＬＳ
Ｉに対して、電気的な試験を行ない、その結果をビット
マップデータとして記憶装置に出力する。
【００２５】データ読み出し手段１２においては、ビッ
トマップデータの読み出しを行い、各不良ビットの座標
データを、解析計算機のメモリ上に保持する。
トマップデータの読み出しを行い、各不良ビットの座標
データを、解析計算機のメモリ上に保持する。
【００２６】アドレス差算出手段１３においては、読込
んだ不良ビットのなかから２つの不良ビットa、bを選択
し、そのアドレス差d(a，b)を求める。このアドレス差
の算出方法は解析の種類によって異なるが、例えば、Ｘ
アドレス解析を行なう場合には、アドレス差は不良ビッ
トa、bのＸ座標の差の絶対値として求めることができ
る。すなわち、a、bのＸ座標をそれぞれa(x)、b(x)とす
ると、 d(a,b)=|a(x)-b(x)| …(1) となる。
んだ不良ビットのなかから２つの不良ビットa、bを選択
し、そのアドレス差d(a，b)を求める。このアドレス差
の算出方法は解析の種類によって異なるが、例えば、Ｘ
アドレス解析を行なう場合には、アドレス差は不良ビッ
トa、bのＸ座標の差の絶対値として求めることができ
る。すなわち、a、bのＸ座標をそれぞれa(x)、b(x)とす
ると、 d(a,b)=|a(x)-b(x)| …(1) となる。
【００２７】Ｙアドレス解析の場合には、アドレス差は
不良ビットa、bのＹ座標の差の絶対値として求められ
る。すなわち、a、bのＹ座標をそれぞれa(y)、b(y)とす
ると、 d(a,b)=|a(y)-b(y)| …(2) となる。
不良ビットa、bのＹ座標の差の絶対値として求められ
る。すなわち、a、bのＹ座標をそれぞれa(y)、b(y)とす
ると、 d(a,b)=|a(y)-b(y)| …(2) となる。
【００２８】ヒストグラム作成手段１４においては、ア
ドレス差dについて、ヒストグラムH(d)を作成するため
の加算処理を行なう。
ドレス差dについて、ヒストグラムH(d)を作成するため
の加算処理を行なう。
【００２９】具体的には、不良ビットa、bに対して、H
(d(a,b))を１加算する。
(d(a,b))を１加算する。
【００３０】アドレス差算出手段１３、およびヒストグ
ラム作成手段１４の処理をすべての不良ビットのペアに
ついて行なうことで、最終的にアドレス差ヒストグラム
H(d)を得ることができる。
ラム作成手段１４の処理をすべての不良ビットのペアに
ついて行なうことで、最終的にアドレス差ヒストグラム
H(d)を得ることができる。
【００３１】期待値関数算出手段１５においては、アド
レス差ヒストグラムH(d)をもとに、期待値関数T(f)の算
出を行なう。
レス差ヒストグラムH(d)をもとに、期待値関数T(f)の算
出を行なう。
【００３２】なお、期待値関数T(f)は、以下の式(3)で
定義される関数である（特願平11-001680参照）。
定義される関数である（特願平11-001680参照）。
【００３３】T(f)=fΣm(f)/(N-ux) …(3)
【００３４】ただし、
Σm(f)：アドレス差がｆを因数に持つような不良ビット
の組合せ数、 N：不良ビットの総組合せ数、 ux：アドレス差が０となるような不良ビットの組合せ
数、 である。
の組合せ数、 N：不良ビットの総組合せ数、 ux：アドレス差が０となるような不良ビットの組合せ
数、 である。
【００３５】不良ビットの最大アドレス差を、max(d)、
不良数をn、カウンタjをとしたとき、 N=n(n-1)/2、 ux=H(0) であるから、アドレス差ヒストグラムH(d)から期待値関
数T(f)は、以下の式(4)により求められる。
不良数をn、カウンタjをとしたとき、 N=n(n-1)/2、 ux=H(0) であるから、アドレス差ヒストグラムH(d)から期待値関
数T(f)は、以下の式(4)により求められる。
【００３６】
T(f)=2f/{n(n-1)-2H(0)}xΣH(fj) …(4)
【００３７】ここで、ΣH(fj)の加算処理は、j=1からfj
≦max(d)となるjに対して行われる。
≦max(d)となるjに対して行われる。
【００３８】規則性不良混合率算出手段１６において
は、期待値関数T(f)をもとに、規則性不良の混合率を算
出する。そのために必要となる期待値関数T(f)と、規則
性不良の混合率との関係は、以下のようにして、求める
ことができる。
は、期待値関数T(f)をもとに、規則性不良の混合率を算
出する。そのために必要となる期待値関数T(f)と、規則
性不良の混合率との関係は、以下のようにして、求める
ことができる。
【００３９】規則性不良の混合率とは、すなわち「総不
良数に対する規則性不良の割合い」のことであるが、例
えば、周期λの規則性不良を含む不良データに対する期
待値関数T(f)と規則性不良の混合率の間には、次のよう
な関係がある。
良数に対する規則性不良の割合い」のことであるが、例
えば、周期λの規則性不良を含む不良データに対する期
待値関数T(f)と規則性不良の混合率の間には、次のよう
な関係がある。
【００４０】図８に示す、周期１０の規則性不良を含む
不良データＡ〜Ｅに対して、期待値関数T(f)を求めた結
果は、それぞれ図９乃至図１３となる。
不良データＡ〜Ｅに対して、期待値関数T(f)を求めた結
果は、それぞれ図９乃至図１３となる。
【００４１】図８を参照すると、データＡは、アドレス
座標０〜１０００まで各座標が不良ビットであり、１０
００〜５００００までは１０ごと（すなわち、1010,102
0,...,49990,50000）に不良ビットが存在する不良分布
となっている。総不良数は５９００個で、うち４９００
個が周期１０の規則性不良であるから、規則性不良混合
率は、 4900/5900=83.05% となる。
座標０〜１０００まで各座標が不良ビットであり、１０
００〜５００００までは１０ごと（すなわち、1010,102
0,...,49990,50000）に不良ビットが存在する不良分布
となっている。総不良数は５９００個で、うち４９００
個が周期１０の規則性不良であるから、規則性不良混合
率は、 4900/5900=83.05% となる。
【００４２】データＢは、アドレス座標０〜１００００
まで各座標が不良ビットであり、１００００〜５０００
０までは１０ごと（すなわち、10010,10020,...,49990,
50000）に不良ビットが存在する不良分布となってい
る。総不良数は１４０００個で、うち４０００個が周期
１０の規則性不良であるから、規則性不良混合率は、 4000/14000=28.57% となる。
まで各座標が不良ビットであり、１００００〜５０００
０までは１０ごと（すなわち、10010,10020,...,49990,
50000）に不良ビットが存在する不良分布となってい
る。総不良数は１４０００個で、うち４０００個が周期
１０の規則性不良であるから、規則性不良混合率は、 4000/14000=28.57% となる。
【００４３】データＣは、アドレス座標０〜２００００
まで各座標が不良ビットであり、２００００〜５０００
０までは１０ごと（すなわち、20010,20020,...,49990,
50000）に不良ビットが存在する不良分布となってい
る。総不良数は２３０００個でうち３０００個が周期１
０の規則性不良であるから、規則性不良混合率は、 3000/23000=13.04% となる。
まで各座標が不良ビットであり、２００００〜５０００
０までは１０ごと（すなわち、20010,20020,...,49990,
50000）に不良ビットが存在する不良分布となってい
る。総不良数は２３０００個でうち３０００個が周期１
０の規則性不良であるから、規則性不良混合率は、 3000/23000=13.04% となる。
【００４４】データＤは、アドレス座標０〜３００００
まで各座標が不良ビットであり、３００００〜５０００
０までは１０ごと（すなわち、30010,30020,...,49990,
50000）に不良ビットが存在する不良分布となってい
る。総不良数は３２０００個でうち２０００個が周期１
０の規則性不良であるから、規則性不良混合率は、 2000/32000=6.25% となる。
まで各座標が不良ビットであり、３００００〜５０００
０までは１０ごと（すなわち、30010,30020,...,49990,
50000）に不良ビットが存在する不良分布となってい
る。総不良数は３２０００個でうち２０００個が周期１
０の規則性不良であるから、規則性不良混合率は、 2000/32000=6.25% となる。
【００４５】データＥは、アドレス座標０〜４００００
まで各座標が不良ビットであり、４００００〜５０００
０までは１０ごと（すなわち、40010,40020,...,49990,
50000）に不良ビットが存在する不良分布となってい
る。総不良数は４１０００個でうち１０００個が周期１
０の規則性不良であるから、規則性不良混合率は、 1000/41000=2.44% となる。
まで各座標が不良ビットであり、４００００〜５０００
０までは１０ごと（すなわち、40010,40020,...,49990,
50000）に不良ビットが存在する不良分布となってい
る。総不良数は４１０００個でうち１０００個が周期１
０の規則性不良であるから、規則性不良混合率は、 1000/41000=2.44% となる。
【００４６】これに対して、図９乃至図１３の期待値関
数T(f)のグラフを見ると、ピークの高さが、データＡの
解析結果である図９では、T(10)=7.207、データＢの解
析結果である図１０では、T(10)=1.734、データＣの解
析結果である図１１では、T(10)=1.153、データＤの解
析結果である図１２では、T(10)=1.035、データＥの解
析結果である図１３では、T(10)=1.005、と、次第に低
くなっている。
数T(f)のグラフを見ると、ピークの高さが、データＡの
解析結果である図９では、T(10)=7.207、データＢの解
析結果である図１０では、T(10)=1.734、データＣの解
析結果である図１１では、T(10)=1.153、データＤの解
析結果である図１２では、T(10)=1.035、データＥの解
析結果である図１３では、T(10)=1.005、と、次第に低
くなっている。
【００４７】さて、期待値関数T(f)は、以下の性質をも
つ。
つ。
【００４８】（１）周期λの規則性不良のみの不良分布
の場合、 T(f)は、ｆ＝ｋλ(k=1,2,3,...) のところにピークをもち、その最大値は、ｆ＝λのと
き、T(λ)=λとなる。
の場合、 T(f)は、ｆ＝ｋλ(k=1,2,3,...) のところにピークをもち、その最大値は、ｆ＝λのと
き、T(λ)=λとなる。
【００４９】（２）完全な不規則性不良分布の場合、す
べてのｆに対して、T(f)=1となる。
べてのｆに対して、T(f)=1となる。
【００５０】上記（１）については、規則性不良混合率
１００％、上記（２）については、規則性不良混合率０
％とみなすことができる。
１００％、上記（２）については、規則性不良混合率０
％とみなすことができる。
【００５１】したがって、期待値関数T(f)の最大値Tmax
と、期待値関数T(f)が最大値Tmaxをとる因数ｆの値fmax
により、周期fmaxの規則性不良の混合率は、 (Tmax-1)/(fmax-1) の値を用いて表すことができるものと考えられる。
と、期待値関数T(f)が最大値Tmaxをとる因数ｆの値fmax
により、周期fmaxの規則性不良の混合率は、 (Tmax-1)/(fmax-1) の値を用いて表すことができるものと考えられる。
【００５２】データＡ〜データＥの例では、fmax=10で
あったから、各データの(T(10)-1)/(10-1)の値と規則性
不良数／総不良数の値との関係を調べると、図１４に示
すグラフのようになる。図１４には、(Tmax-1)/(fmax-
1)と、規則性不良数／総不良数の関係を示すグラフが示
されている。
あったから、各データの(T(10)-1)/(10-1)の値と規則性
不良数／総不良数の値との関係を調べると、図１４に示
すグラフのようになる。図１４には、(Tmax-1)/(fmax-
1)と、規則性不良数／総不良数の関係を示すグラフが示
されている。
【００５３】ただし、プロットしたデータは、データＡ
〜Ｅの他にそれぞれ混合率の異なる３５個のデータも用
いている。
〜Ｅの他にそれぞれ混合率の異なる３５個のデータも用
いている。
【００５４】図１４のグラフから分かるように、各デー
タの(T(10)-1)/(10-1)の値と、規則性不良数／総不良数
の値の間には、２次の関係があることがわかる。
タの(T(10)-1)/(10-1)の値と、規則性不良数／総不良数
の値の間には、２次の関係があることがわかる。
【００５５】そこで、次に、各データの(T(10)-1)/(10-
1)の値と（規則性不良数／総不良数）の２乗の値をプロ
ットしたグラフを図１５に示す。
1)の値と（規則性不良数／総不良数）の２乗の値をプロ
ットしたグラフを図１５に示す。
【００５６】図１５のグラフより、
(T(10)-1)/(10-1)＝（規則性不良数／総不良数）の２乗
…(5)
であることがわかる。
【００５７】したがって、期待値関数T(f)の最大値Tmax
と、そのときのｆの値fmaxにより、 規則性不良混合率＝√{(Tmax-1)/(fmax-1)} …(6) の算出式を得る。
と、そのときのｆの値fmaxにより、 規則性不良混合率＝√{(Tmax-1)/(fmax-1)} …(6) の算出式を得る。
【００５８】以上により、規則性不良混合率算出手段１
６の処理は、図５のフローチャートにより説明すること
ができる。
６の処理は、図５のフローチャートにより説明すること
ができる。
【００５９】すなわち、まず期待値関数T(f)の最大値Tm
axを求め（ステップ５１）、さらに期待値関数T(f)が最
大値Tmaxをとるときの因数fの値、fmaxを求める（ステ
ップ５２）。
axを求め（ステップ５１）、さらに期待値関数T(f)が最
大値Tmaxをとるときの因数fの値、fmaxを求める（ステ
ップ５２）。
【００６０】次に、Tmaxが１より大きいかどうかを判定
し（ステップ５３）、１より大きければ「規則性分布」
（ステップ５４）、そうでなければ「不規則分布」（ス
テップ５５）と判定する。
し（ステップ５３）、１より大きければ「規則性分布」
（ステップ５４）、そうでなければ「不規則分布」（ス
テップ５５）と判定する。
【００６１】そして、規則性分布の場合には、
規則性不良混合率＝√{(Tmax-1)/(fmax-1)} …(7)
の算出式により、混合率を求める（ステップ５６）。
【００６２】次に、本発明のメモリＬＳＩ不良解析装置
の第２の実施例について説明する。図２は、本発明のメ
モリＬＳＩ不良解析装置の第２の実施例の構成を示す図
である。図７は、本発明の第２の実施例の処理の流れを
示すフローチャートである。
の第２の実施例について説明する。図２は、本発明のメ
モリＬＳＩ不良解析装置の第２の実施例の構成を示す図
である。図７は、本発明の第２の実施例の処理の流れを
示すフローチャートである。
【００６３】図２を参照すると、本発明の第２の実施例
において、記憶手段１１、データ読み出し手段１２、ア
ドレス差算出手段１３、ヒストグラム作成手段１４、期
待値関数算出手段１５は、図１に示した前記第１の実施
例と同様であり、あらたに規則性不良混合率関数算出手
段２１を備えている。
において、記憶手段１１、データ読み出し手段１２、ア
ドレス差算出手段１３、ヒストグラム作成手段１４、期
待値関数算出手段１５は、図１に示した前記第１の実施
例と同様であり、あらたに規則性不良混合率関数算出手
段２１を備えている。
【００６４】本発明の第２の実施例は、規則性不良混合
率関数算出手段２１において、期待値関数T(f)から、規
則性不良混合率関数MR(f)を算出する。
率関数算出手段２１において、期待値関数T(f)から、規
則性不良混合率関数MR(f)を算出する。
【００６５】前記第１の実施例において、規則性不良混
合率の算出式は、T(f)が最大となるfのみならず、すべ
てのfに対しても適用することができる。したがって、T
(f)と同様にfの関数とみなすことができ、規則性不良混
合率関数MR(f)を、次式(8)によって定義することができ
る。
合率の算出式は、T(f)が最大となるfのみならず、すべ
てのfに対しても適用することができる。したがって、T
(f)と同様にfの関数とみなすことができ、規則性不良混
合率関数MR(f)を、次式(8)によって定義することができ
る。
【００６６】
規則性不良混合率関数MR(f)＝√{(T(f)-1)/(f-1)} …(8)
【００６７】以上により、規則性不良混合率関数算出手
段２１の処理は、図６に示すフローチャートによって説
明することができる。
段２１の処理は、図６に示すフローチャートによって説
明することができる。
【００６８】すなわち、まず因数ｆを選択し（ステップ
６１）、そのｆに対する期待値関数T(f)の値を求め、そ
の値が１を超えているか否かを判定する（ステップ６
２）。
６１）、そのｆに対する期待値関数T(f)の値を求め、そ
の値が１を超えているか否かを判定する（ステップ６
２）。
【００６９】１を超えている場合には、不良分布に周期
ｆの規則性があると判定され（ステップ６３）、 規則性不良混合率関数MR(f)＝√{(T(f)-1)/(f-1)} の算出式により、MR(f)の値を求める（ステップ６
４）。
ｆの規則性があると判定され（ステップ６３）、 規則性不良混合率関数MR(f)＝√{(T(f)-1)/(f-1)} の算出式により、MR(f)の値を求める（ステップ６
４）。
【００７０】一方、T(f)の値が１以下の場合は、不良分
布に周期ｆの規則性はない、と判定され（ステップ６
５）、規則性不良混合率関数MR(f)＝０となる（ステッ
プ６６）。
布に周期ｆの規則性はない、と判定され（ステップ６
５）、規則性不良混合率関数MR(f)＝０となる（ステッ
プ６６）。
【００７１】そして、最後にすべてのｆについて規則性
不良混合率関数MR(f)を求めたかどうかが確認され、完
了している場合は一連の処理を終了し、そうでない場合
は、ステップ６１に戻る（ステップ６７）。
不良混合率関数MR(f)を求めたかどうかが確認され、完
了している場合は一連の処理を終了し、そうでない場合
は、ステップ６１に戻る（ステップ６７）。
【００７２】次に、本発明のメモリＬＳＩ不良解析装置
の第３の実施例について説明する。図３は、本発明のメ
モリＬＳＩ不良解析装置の第３の実施例の構成を示す図
である。図８は、本発明の第２の実施例の処理の流れを
示すフローチャートである。
の第３の実施例について説明する。図３は、本発明のメ
モリＬＳＩ不良解析装置の第３の実施例の構成を示す図
である。図８は、本発明の第２の実施例の処理の流れを
示すフローチャートである。
【００７３】図３を参照すると、本発明の第３の実施例
において、記憶手段１１、データ読み出し手段１２、ア
ドレス差算出手段１３、ヒストグラム作成手段１４、期
待値関数算出手段１５は、図１に示した前記第１の実施
例と同様であり、あらたにベースライン補正手段３１
と、規則性不良混合率関数算出手段３２と、を備えてい
る。
において、記憶手段１１、データ読み出し手段１２、ア
ドレス差算出手段１３、ヒストグラム作成手段１４、期
待値関数算出手段１５は、図１に示した前記第１の実施
例と同様であり、あらたにベースライン補正手段３１
と、規則性不良混合率関数算出手段３２と、を備えてい
る。
【００７４】本発明の第３の実施例において、ベースラ
イン補正手段３１は、規則性不良混合率関数MR(f)の算
出の際のベースラインの補正を行ない、その補正に基づ
いて、規則性不良混合率関数算出手段３２において、規
則性不良混合率関数MR(f)を算出する。
イン補正手段３１は、規則性不良混合率関数MR(f)の算
出の際のベースラインの補正を行ない、その補正に基づ
いて、規則性不良混合率関数算出手段３２において、規
則性不良混合率関数MR(f)を算出する。
【００７５】まず、ベースライン補正手段３１について
説明する。
説明する。
【００７６】前記第１、第２の実施例における規則性不
良混合率の算出式は、不良数が無限個だった場合に、不
規則分布不良の期待値関数T(f)が１になる、すなわち、
すべての因数ｆに対して、T(f)=1となることを前提とし
ている。
良混合率の算出式は、不良数が無限個だった場合に、不
規則分布不良の期待値関数T(f)が１になる、すなわち、
すべての因数ｆに対して、T(f)=1となることを前提とし
ている。
【００７７】しかしながら、実際に解析対象となる不良
データは当然有限個であるので、より正確に混合率を算
出するためには、T(f)=1というベースラインを補正する
必要がある。
データは当然有限個であるので、より正確に混合率を算
出するためには、T(f)=1というベースラインを補正する
必要がある。
【００７８】このためには、不良数が有限個だった場合
の不規則分布不良に対する期待値関数の値を求めてお
き、それに応じて、混合率算出式を定義すればよい。
の不規則分布不良に対する期待値関数の値を求めてお
き、それに応じて、混合率算出式を定義すればよい。
【００７９】以下、不良数有限個の不規則不良に対する
期待値関数の値を求める。
期待値関数の値を求める。
【００８０】まず、はじめに、不良数ｎ個の不規則分布
を座標1からnまでの各座標に不良ビットが存在する状態
と仮定する。
を座標1からnまでの各座標に不良ビットが存在する状態
と仮定する。
【００８１】このとき、間隔２の不良ペアは、(1,3),
(2,4),...,(n-2,n)のn-2ペア、間隔３の不良ペアは、
(1,4),(2,5),...,(n-3,n)のn-3ペアとなり、以下同様
に、間隔dの不良ペアは、(1,d+1),(2,d+2),...,(n-d,n)
のn-dペア、間隔fiの不良ペアは、(1,fi+1),(2,fi+
2),...,(n-fi,n)のn-fiペア、となる。
(2,4),...,(n-2,n)のn-2ペア、間隔３の不良ペアは、
(1,4),(2,5),...,(n-3,n)のn-3ペアとなり、以下同様
に、間隔dの不良ペアは、(1,d+1),(2,d+2),...,(n-d,n)
のn-dペア、間隔fiの不良ペアは、(1,fi+1),(2,fi+
2),...,(n-fi,n)のn-fiペア、となる。
【００８２】ここで、間隔がｆの倍数であるような不良
ペアの数をカウントすると、それは間隔が、f,2f,3
f,...のペアの数の和となるので、k=[n/f](=n/fを超え
ない最大の整数)と定義すると、 間隔がｆの倍数であるペアの数 = Σi=1 k (n-fi) =k(2n-fk-f)/2 …(9) となる。
ペアの数をカウントすると、それは間隔が、f,2f,3
f,...のペアの数の和となるので、k=[n/f](=n/fを超え
ない最大の整数)と定義すると、 間隔がｆの倍数であるペアの数 = Σi=1 k (n-fi) =k(2n-fk-f)/2 …(9) となる。
【００８３】一方、すべての不良ペアの数はnＣ2の組み
合わせ数、すなわちn(n-1)/2である。
合わせ数、すなわちn(n-1)/2である。
【００８４】したがって、
周期fの規則性不良割合P(f) = ｛2/ n(n-1)｝×｛k(2n-fk-f)/2｝
= k(2n-fk-f)/n（n-1） …(9)
【００８５】よって、
期待値関数T(f) = fP(f) = fk(2n-fk-f)/n(n-1) …(10)
となる。
【００８６】ここで、ｎが十分大きい場合、
n=fk
とみなせるので、
T(f) = n(2n-n-f)/n(n-1)｝=(n-f)/(n-1) …(11)
を得る。
【００８７】これにより、ベースラインを、図１６
（ａ）（補正前、T(f)=1）から、図１６（ｂ）のよう
に、補正することができる。図１６（ｂ）は、期待値関
数T(f)を、因数ｆについて不良個数ｎとの関係に基づ
き、上式(11)で補正したものである。
（ａ）（補正前、T(f)=1）から、図１６（ｂ）のよう
に、補正することができる。図１６（ｂ）は、期待値関
数T(f)を、因数ｆについて不良個数ｎとの関係に基づ
き、上式(11)で補正したものである。
【００８８】規則性不良混合率関数算出手段３２におい
ては、上記のベースラインをもとに期待値関数T(f)か
ら、規則性不良混合率関数MR(f)は、以下のように算出
される。
ては、上記のベースラインをもとに期待値関数T(f)か
ら、規則性不良混合率関数MR(f)は、以下のように算出
される。
【００８９】
MR(f)2 = ｛T(f) - （n-f）/(n-1)｝/｛f-(n-f)/(n-1)｝
=｛(n-1)T(f)-n+f｝/ n(f-1) …(12)
【００９０】
よって、MR(f)=√{((n-1)T(f)-n+f)/(n(f-1))} …(13)
【００９１】
ただし、T(f)<(n-f)/(n-1)およびn<fのとき、MR(f)=0 …(14)
【００９２】以上により、規則性不良混合率関数算出手
段３２の処理は、図７に示すフローチャートにより説明
することができる。
段３２の処理は、図７に示すフローチャートにより説明
することができる。
【００９３】すなわち、総不良数ｎを求め（ステップ７
１）、次に因数ｆを選択し（処理６１）、そのｆに対す
る期待値関数T(f)の値を求め、その値が(n-f)/(n-1)以
上で、かつ、不良数ｎが因数ｆ以上であるかどうかを判
定する（ステップ７２）。
１）、次に因数ｆを選択し（処理６１）、そのｆに対す
る期待値関数T(f)の値を求め、その値が(n-f)/(n-1)以
上で、かつ、不良数ｎが因数ｆ以上であるかどうかを判
定する（ステップ７２）。
【００９４】ステップ７２の条件を満たしている場合
は、不良分布に周期ｆの規則性があると判定され（ステ
ップ６３）、 規則性不良混合率関数MR(f)=√{((n-1)T(f)-n+f)/(n(f-
1))} の算出式により、MR(f)の値を求める（ステップ７
３）。
は、不良分布に周期ｆの規則性があると判定され（ステ
ップ６３）、 規則性不良混合率関数MR(f)=√{((n-1)T(f)-n+f)/(n(f-
1))} の算出式により、MR(f)の値を求める（ステップ７
３）。
【００９５】一方、ステップ７２の条件を満たさない場
合には、不良分布に周期ｆの規則性はない、と判定され
（ステップ６４）、規則性不良混合率関数MR(f)＝０と
なる（ステップ６６）。
合には、不良分布に周期ｆの規則性はない、と判定され
（ステップ６４）、規則性不良混合率関数MR(f)＝０と
なる（ステップ６６）。
【００９６】そして、最後に、すべてのｆについて規則
性不良混合率関数MR(f)を求めたか否かが確認され、完
了している場合には一連の処理を終了し、そうでない場
合には、処理６１に戻る（ステップ６７）。
性不良混合率関数MR(f)を求めたか否かが確認され、完
了している場合には一連の処理を終了し、そうでない場
合には、処理６１に戻る（ステップ６７）。
【００９７】さて、期待値関数T(f)は規則性不良の混合
率が変わらなくても、因数ｆにつれて大きくなる傾向が
あるが、規則性不良混合率関数MR(f)には、このような
性質はないため、不良原因推定のための新たな指標とし
ても活用することができる。
率が変わらなくても、因数ｆにつれて大きくなる傾向が
あるが、規則性不良混合率関数MR(f)には、このような
性質はないため、不良原因推定のための新たな指標とし
ても活用することができる。
【００９８】例えば図１７は、ある不良データについて
f=128まで期待値関数T(f)を求め、それをグラフ化した
ものである。図１７を見ると、f=114のとき期待値関数T
(f)は最大値3.7をとるので、一見、周期１１４の規則性
不良がもっとも多く含まれているように見える。
f=128まで期待値関数T(f)を求め、それをグラフ化した
ものである。図１７を見ると、f=114のとき期待値関数T
(f)は最大値3.7をとるので、一見、周期１１４の規則性
不良がもっとも多く含まれているように見える。
【００９９】これに対して、図１８は、同じデータにつ
いて規則性不良混合率MR(f)を求め、それをグラフ化し
たものである。図１８のグラフを見れば、f=114よりも
混合率の高い周期(f=14,19,31,38)の規則性不良が存在
することが分かる。
いて規則性不良混合率MR(f)を求め、それをグラフ化し
たものである。図１８のグラフを見れば、f=114よりも
混合率の高い周期(f=14,19,31,38)の規則性不良が存在
することが分かる。
【０１００】
【発明の効果】以上説明したように、従来のＬＳＩ不良
解析装置では、ＬＳＩの開発・試作段階での利用を想定
しており、規則性不良の期待値関数T(f)のみを出力して
いたのみ対して、本発明によれば、規則性不良の期待値
関数から規則性不良混合率関数MR(f)を算出することが
できる、という効果を奏する。このため、本発明によれ
ば、例えば半導体装置の量産ラインにおいて、規則性不
良の割合が、あらかじめ設定しておいたしきい値を超え
た場合にアラームで知らせるといったモニタリング装置
として、ＬＳＩ不良解析装置を運用することができる、
という利点を有する。
解析装置では、ＬＳＩの開発・試作段階での利用を想定
しており、規則性不良の期待値関数T(f)のみを出力して
いたのみ対して、本発明によれば、規則性不良の期待値
関数から規則性不良混合率関数MR(f)を算出することが
できる、という効果を奏する。このため、本発明によれ
ば、例えば半導体装置の量産ラインにおいて、規則性不
良の割合が、あらかじめ設定しておいたしきい値を超え
た場合にアラームで知らせるといったモニタリング装置
として、ＬＳＩ不良解析装置を運用することができる、
という利点を有する。
【０１０１】また、因数ｆに関する期待値関数T(f)の値
は規則性不良の混合率が変わらなくても、因数ｆにつれ
て大きくなる傾向があるが、期待値不良混合率関数MR
(f)はそのようなことがないことから、本発明によれ
ば、規則性不良のうち混合率の高い周期を容易に見出す
ことができ、不良原因推定のための新たな指標としても
活用することができる。
は規則性不良の混合率が変わらなくても、因数ｆにつれ
て大きくなる傾向があるが、期待値不良混合率関数MR
(f)はそのようなことがないことから、本発明によれ
ば、規則性不良のうち混合率の高い周期を容易に見出す
ことができ、不良原因推定のための新たな指標としても
活用することができる。
【図１】本発明の第１の実施例の構成を示すブロック図
である。
である。
【図２】本発明の第２の実施例の構成を示すブロック図
である。
である。
【図３】本発明の第３の実施例の構成を示すブロック図
である。
である。
【図４】本発明の第１の実施例の構成を示すフローチャ
ートである。
ートである。
【図５】本発明の第１の実施例の規則性不良混合率算出
手段１６の処理の流れを示すフローチャートである。
手段１６の処理の流れを示すフローチャートである。
【図６】本発明の第２の実施例の規則性不良混合率関数
算出手段２１の処理の流れを示すフローチャートであ
る。
算出手段２１の処理の流れを示すフローチャートであ
る。
【図７】本発明の第３の実施例の規則性不良混合率関数
算出手段３２の処理の流れを示すフローチャートであ
る。
算出手段３２の処理の流れを示すフローチャートであ
る。
【図８】本発明の第１の実施例を説明するためにの図で
あり、周期１０の規則性不良を含む不良データの例を示
す図である。
あり、周期１０の規則性不良を含む不良データの例を示
す図である。
【図９】図８の不良データＡの期待値関数T(f)のグラフ
を示す図である。
を示す図である。
【図１０】図８の不良データＢの期待値関数T(f)のグラ
フを示す図である。
フを示す図である。
【図１１】図８の不良データＣの期待値関数T(f)のグラ
フを示す図である。
フを示す図である。
【図１２】図８の不良データＤの期待値関数T(f)のグラ
フを示す図である。
フを示す図である。
【図１３】図８の不良データＥの期待値関数T(f)のグラ
フを示す図である。
フを示す図である。
【図１４】(Tmax-1)/(fmax-1)と規則性不良数／総不良
数の関係を示したグラフを示す図である。
数の関係を示したグラフを示す図である。
【図１５】(Tmax-1)/(fmax-1)と（規則性不良数／総不
良数）の２乗の関係を示したグラフ図である。
良数）の２乗の関係を示したグラフ図である。
【図１６】ベースラインの補正を説明する図である。
【図１７】期待値関数T(f)のグラフの例を示す図であ
る。
る。
【図１８】図１７の不良データに対する規則性不良混合
率関数MR(f)のグラフを示す図である。
率関数MR(f)のグラフを示す図である。
１１ 試験手段
１２ データ読み出し手段
１３ アドレス差算出手段
１４ ヒストグラム算出手段
１５ 期待値関数算出手段
１６ 規則性不良混合率算出手段
２１ 規則性不良混合率関数算出手段
３１ ベースライン補正手段
３２ 規則性不良混合率関数算出手段
４１ ビットマップデータ読込み処理
４２ アドレス差算出処理
４３ ヒストグラム加算処理
４４ 加算処理終了確認
４５ 期待値関数算出処理
４６ 規則性不良混合率算出処理
５１ 期待値関数の最大値Tmax算出処理
５２ 当該因数fmax算出処理
５３ 規則性判断処理
５４ 規則性判定
５５ 不規則性判定
５６ 規則性不良混合率算出処理
６１ 因数選択処理
６２ 規則性判断処理
６３ 規則性判定
６４ 規則性不良混合率関数MR(f)算出処理
６５ 不規則判定
６６ 規則性不良混合率関数MR(f)算出処理
６７ MR(f)算出終了確認
７１ 不良数算出処理
７２ 規則性判断処理
７３ 規則性不良混合率関数MR(f)算出処理
Claims (24)
- 【請求項１】解析対象であるメモリＬＳＩに対して電気
的な試験を行なうメモリテストシステムを具備するメモ
リＬＳＩ不良解析装置であって、 前記メモリＬＳＩを試験する試験手段と、 前記試験手段より出力される不良ビットのデータを読込
み、解析計算機の記憶部に保持するデータ読み出し手段
と、 ２つの不良ビット間のアドレス差を算出するアドレス差
算出手段と、 前記アドレス差をもとにアドレス差のヒストグラムを作
成するアドレス差ヒストグラム作成手段と、 前記アドレス差ヒストグラムをもとにアドレス差の因数
fに対する期待値関数T(f)を算出する期待値関数算出手
段と、 前記期待値関数より不良分布に含まれる規則性不良の混
合率を算出する規則性不良混合率算出手段と、 を有する、ことを特徴とするメモリＬＳＩ不良解析装
置。 - 【請求項２】請求項１に記載のメモリＬＳＩ不良解析装
置であって、 前記規則性不良混合率算出手段が、すべての因数ｆにつ
いての混合率を求める規則性不良混合率関数算出手段よ
りなる、ことを特徴とするメモリＬＳＩ不良解析装置。 - 【請求項３】請求項２に記載のメモリＬＳＩ不良解析装
置において、 より正確な混合率を算出するために、不良分布に規則性
があるか否かを判断するためのしきい値であるベースラ
インを、 T(f)=1 から、因数ｆについて不良個数との関係
に基づき、補正するベースライン補正手段と、 前記ベースライン補正手段で補正した前記ベースライン
に応じた規則性不良混合率関数を算出する規則性不良混
合率関数算出手段と、 を有する、ことを特徴とするメモリＬＳＩ不良解析装
置。 - 【請求項４】前記期待値関数算出手段が、前記アドレス
差ヒストグラムをもとに、アドレス差の因数ｆに関する
期待値関数T(f)を、 T(f)=fΣm(f)/(N-ux) なる算出式（ただし、Σm(f)はアドレス差がｆを因数に
持つような不良ビットの組合せ数、Nは不良ビットの総
組合せ数、uxはアドレス差が０となるような不良ビット
の組合せ数である）にて求める、ことを特徴とする請求
項１乃至３のいずれか一に記載のメモリＬＳＩ不良解析
装置。 - 【請求項５】請求項１に記載のメモリＬＳＩ不良解析装
置において、 前記規則性不良混合率算出手段が、 期待値関数T(f)の最大値Tmaxを求める手段と、 前記期待値関数T(f)が最大値Tmaxをとるときの因数fの
値fmaxを求める手段と、 前記最大値Tmaxが１よりも大きいか否かを判定し、１よ
りも大きい場合「規則性分布」、１以下である場合に
「不規則分布」と判定する手段と、 規則性分布の場合には、 規則性不良混合率＝√{(Tmax-1)/(fmax-1)} なる算出式により混合率を求める手段と、 を有する、ことを特徴とするメモリＬＳＩ不良解析装
置。 - 【請求項６】請求項２に記載のメモリＬＳＩ不良解析装
置において、 前記規則性不良混合率関数算出手段が、 因数ｆを選択し該因数ｆに対する期待値関数T(f)の値を
求める手段と、 前記期待値関数T(f)の値が１を超えているか否か判定
し、期待値関数T(f)の値が１を超えている場合には、不
良分布に周期ｆの規則性があるものとして、 規則性不良混合率関数MR(f)＝√{(T(f)-1)/(f-1)} なる算出式により、規則性不良混合率関数MR(f)の値を
求める手段と、 前記期待値関数T(f)の値が１以下の場合は、不良分布に
周期ｆの規則性はないものとして、規則性不良混合率関
数MR(f)の値を０とする手段と、 すべての因数ｆについて前記規則性不良混合率関数MR
(f)を求めるように制御する手段と、 を有する、ことを特徴とするメモリＬＳＩ不良解析装
置。 - 【請求項７】請求項３に記載のメモリＬＳＩ不良解析装
置において、 前記ベースライン補正手段が、前記規則性不良混合率関
数MR(f)の算出の際の前記ベースラインの補正を行な
い、 前記補正に基づいて規則性不良混合率関数MR(f)を算出
する前記規則性不良混合率関数算出手段が、 総不良数ｎを求める不良数算出手段と、 因数ｆを選択し、前記因数ｆに対する期待値関数T(f)の
値を求める手段と、 前記期待値関数T(f)が(n-f)/(n-1)以上であり、かつ不
良数ｎが因数ｆ以上であるか否かを判定する手段と、 T(f)＞(n-f)/(n-1)、かつ、ｎ＞ｆなる条件を満たす場
合には、不良分布に周期ｆの規則性があるものとし、 規則性不良混合率関数MR(f)=√{((n-1)T(f)-n+f)/(n(f-1))} なる算出式により、規則性不良混合率関数MR(f)の値を
求める手段と、 前記条件をみたさない場合には不良分布に周期ｆの規則
性はないものと判定し、規則性不良混合率関数MR(f)を
０とする手段と、 すべての因数ｆについて前記規則性不良混合率関数MR
(f)を求めるように制御する手段と、 を有する、ことを特徴とするメモリＬＳＩ不良解析装
置。 - 【請求項８】請求項７に記載のメモリＬＳＩ不良解析装
置において、 前記ベースライン補正手段が、不良個数ｎについて、不
規則不良に対する期待値関数を求めるにあたり、アドレ
ス差の間隔がｆの倍数であるような不良ペアの数k(2n-f
k-f)/2（ただし、ｋはn/fを越えない最大の整数）と、
不良ペアの組み合わせ数n(n-1)/2とから、 周期fの規則性不良割合P(f) = k(2n-fk-f)/n（n-1） を求め、 期待値関数T(f)= fP(f) = fk(2n-fk-f)/n(n-1) を算出し、期待値関数T(f)を、因数ｆについて不良個数
ｎとの関係に基づき、補正する、ことを特徴とするメモ
リＬＳＩ不良解析装置。 - 【請求項９】メモリＬＳＩを試験する第１のステップ
と、 前記第１のステップにおいて試験された結果得られる不
良ビットのデータを読込み、解析計算機の記憶部に保持
する第２のステップと、 ２つの不良ビット間のアドレス差を算出する第３のステ
ップと、 前記アドレス差をもとにアドレス差のヒストグラムを作
成する第４のステップと、 前記アドレス差ヒストグラムをもとにアドレス差の因数
fに対する期待値関数T(f)を算出する第５のステップ
と、 前記期待値関数より不良分布の規則性不良混合率を算出
する第６のステップと、 を含む、ことを特徴とするメモリＬＳＩ不良解析方法。 - 【請求項１０】請求項９に記載のメモリＬＳＩ不良解析
方法であって、 前記第６のステップが、すべての因数ｆについて規則性
不良混合率を求める第７のステップを有する、ことを特
徴とするメモリＬＳＩ不良解析方法。 - 【請求項１１】請求項１０に記載のメモリＬＳＩ不良解
析方法に加えて、不良分布に規則性があるか否かを判断するしきい値であ
る ベースラインを、 T(f)=1 から、因数ｆについて不良個
数との関係に基づき補正する第８のステップと、 前記ベースラインに基づいて規則性不良混合率関数を算
出する第９のステップと、 を含む、ことを特徴とするメモリＬＳＩ不良解析方法。 - 【請求項１２】前記第５のステップにおいて、前記アド
レス差ヒストグラムをもとに、アドレス差の因数ｆに関
する期待値関数T(f)を、 T(f)=fΣm(f)/(N-ux) なる算出式（ただし、Σm(f)はアドレス差がｆを因数に
持つような不良ビットの組合せ数、Nは不良ビットの総
組合せ数、uxはアドレス差が０となるような不良ビット
の組合せ数である）にて、求める、ことを特徴とする請
求項９乃至１１のいずれか一に記載のメモリＬＳＩ不良
解析方法。 - 【請求項１３】前記第６のステップが、 （ａ）アドレス差の因数ｆに関する期待値関数T(f)の最
大値Tmaxを求めるステップと、 （ｂ）前記期待値関数T(f)が最大値Tmaxをとるときの因
数fの値fmaxを求めるステップと、 （ｃ）最大値Tmaxが１よりも大きいか否かを判定するス
テップと、 （ｄ）最大値Tmaxが１よりも大きければ「規則性分
布」、１以下であれば「不規則分布」と判定するステッ
プと、 （ｅ）規則性分布の場合には、 規則性不良混合率＝√{(Tmax-1)/(fmax-1)}なる算出式
により、混合率を求めるステップと、 を含む、ことを特徴とする請求項９記載のメモリＬＳＩ
不良解析方法。 - 【請求項１４】前記第７のステップが、 （ａ）因数ｆを選択し、前記因数ｆに対する期待値関数
T(f)の値を求めるステップと、 （ｂ）期待値関数T(f)の値が１を超えているか否かを判
定するステップと、 （ｃ）期待値関数T(f)の値が１を超えている場合には、
不良分布に周期ｆの規則性があるものと判定し、 規則性不良混合率関数MR(f)＝√{(T(f)-1)/(f-1)} なる算出式により、規則性不良混合率関数MR(f)の値を
求めるステップと、 （ｄ）期待値関数T(f)の値が１以下の場合には、不良分
布に周期ｆの規則性はないものと判定し、規則性不良混
合率関数MR(f)＝０とするステップと、 （ｅ）すべての因数ｆについて規則性不良混合率関数MR
(f)を求めたかチェックし、完了している場合には処理
を終了し、そうでない場合には、前記ステップ（ａ）の
処理に戻るステップと、 を含む、ことを特徴とする請求項１０記載のメモリＬＳ
Ｉ不良解析方法。 - 【請求項１５】前記第９のステップが、 （ａ）総不良数ｎを求めるステップと、 （ｂ）因数ｆを選択するステップと、 （ｃ）前記因数ｆに対する期待値関数T(f)の値を求め、
その値が(n-f)/(n-1)以上であり、かつ不良数ｎが因数
ｆ以上であるか否かを判定するステップと、 （ｄ）T(f)＞(n-f)/(n-1)、かつ、ｎ＞ｆなる条件を満
たす場合には、不良分布に周期ｆの規則性があるものと
判定し、 規則性不良混合率関数MR(f)=√{((n-1)T(f)-n+f)/(n(f-1))} なる算出式により、規則性不良混合率関数MR(f)の値を
求めるステップと、 （ｅ）前記条件を満たさない場合には、不良分布に周期
ｆの規則性はないものと判定し、規則性不良混合率関数
MR(f)＝０とするステップと、 （ｆ）すべての因数ｆについて規則性不良混合率関数MR
(f)を求めたかチェックし、完了している場合には処理
を終了し、そうでない場合には前記ステップ（ｂ）に戻
るステップと、 を含む、ことを特徴とする請求項１１記載のメモリＬＳ
Ｉ不良解析方法。 - 【請求項１６】請求項１１に記載のメモリＬＳＩ不良解
析方法において、前記 第８のステップが、不良個数ｎについて、不規則不
良に対する期待値関数を求めるにあたり、アドレス差の
間隔がｆの倍数であるような不良ペアの数k(2n-fk-f)/2
（ただし、ｋはn/fを越えない最大の整数）と、不良ペ
アの組み合わせ数n(n-1)/2とから、 周期fの規則性不良割合P(f) = k(2n-fk-f)/n（n-1） を求め、 期待値関数T(f)= fP(f) = fk(2n-fk-f)/n(n-1) を算出し、期待値関数T(f)を、因数ｆについて不良個数
ｎとの関係に基づき、補正する、ことを特徴とするメモ
リＬＳＩ不良解析方法。 - 【請求項１７】解析対象であるメモリＬＳＩに対して電
気的な試験を行なうメモリテストシステムを具備するメ
モリＬＳＩ不良解析装置であって、 メモリＬＳＩの試験の結果得られる不良ビットのデータ
を読込み、記憶部に保持する第１の処理と、 ２つの不良ビット間のアドレス差を算出する第２の処理
と、 前記アドレス差をもとにアドレス差のヒストグラムを作
成する第３の処理と、 前記アドレス差ヒストグラムをもとにアドレス差の因数
fに対する期待値関数T(f)を算出する第４の処理と、 前記期待値関数より不良分布の規則性不良混合率を算出
する第５の処理と、 の前記第１乃至第５の処理をメモリＬＳＩ不良解析装置
を構成するコンピュータで実行するためのプログラムを
記録した記録媒体。 - 【請求項１８】請求項１７に記載の記録媒体において、 前記第５の処理が、すべての因数ｆについて規則性不良
混合率を求める第６の処理を含み、前記第６の処理をメ
モリＬＳＩ不良解析装置を構成するコンピュータで実行
するためのプログラムを記録した記録媒体。 - 【請求項１９】請求項１８に記載の記録媒体において、不良分布に規則性があるか否かを判断するしきい値であ
る ベースラインを、 T(f)=1 から、因数ｆについて不良個
数との関係に基づき補正する第７の処理と、 前記ベースラインに基づいて規則性不良混合率関数を算
出する第８の処理と、 の前記処理をメモリＬＳＩ不良解析装置を構成するコン
ピュータで実行するためのプログラムを記録した記録媒
体。 - 【請求項２０】請求項１７に記載の記録媒体において、 前記第４の処理が、前記アドレス差ヒストグラムをもと
に、アドレス差の因数ｆに関する期待値関数T(f)を、 T(f)=fΣm(f)/(N-ux) なる算出式（ただし、Σm(f)は、アドレス差がｆを因数
に持つような不良ビットの組合せ数、Nは不良ビットの
総組合せ数、uxはアドレス差が０となるような不良ビッ
トの組合せ数である）にて求め、 前記期待値関数算出処理を、メモリＬＳＩ不良解析装置
を構成するコンピュータで実行するためのプログラムを
記録した記録媒体。 - 【請求項２１】請求項１７に記載の記録媒体において、 前記第５の処理が、 （ａ）アドレス差の因数ｆに関する期待値関数T(f)の最
大値Tmaxを求める処理と、 （ｂ）期待値関数T(f)が最大値Tmaxをとるときの因数f
の値fmaxを求める処理と、 （ｃ）最大値Tmaxが１よりも大きいか否かを判定する処
理と、 （ｄ）最大値Tmaxが１よりも大きければ「規則性分
布」、１以下であれば「不規則分布」と判定する処理
と、 （ｅ）規則性分布の場合には、 規則性不良混合率＝√{(Tmax-1)/(fmax-1)} なる算出式により、混合率を求める処理と、 を含み、前記処理（ａ）乃至（ｅ）をメモリＬＳＩ不良
解析装置を構成するコンピュータで実行するためのプロ
グラムを記録した記録媒体。 - 【請求項２２】請求項１８に記載の記録媒体において、 前記第６の処理が、 （ａ）因数ｆを選択し、前記ｆに対する期待値関数T(f)
の値を求める処理と、 （ｂ）期待値関数T(f)の値が１を超えているか否かを判
定する処理と、 （ｃ）期待値関数T(f)の値が１を超えている場合には、
不良分布に周期ｆの規則性があると判定し、 規則性不良混合率関数MR(f)＝√{(T(f)-1)/(f-1)} なる算出式により、規則性不良混合率関数MR(f)の値を
求める処理と、 （ｄ）期待値関数T(f)の値が１以下の場合には、不良分
布に周期ｆの規則性はないもの、と判定し、規則性不良
混合率関数MR(f)＝０とする処理と、 （ｅ）すべての因数ｆについて規則性不良混合率関数MR
(f)を求めたかチェックし、完了している場合は処理を
終了し、そうでない場合には、前記（ａ）の処理に戻る
処理と、 を含み、前記処理（ａ）乃至（ｅ）をメモリＬＳＩ不良
解析装置を構成するコンピュータで実行するためのプロ
グラムを記録した記録媒体。 - 【請求項２３】請求項１９に記載の記録媒体において、 前記第８の処理が、 （ａ）総不良数ｎを求める処理と、 （ｂ）因数ｆを選択する処理と、 （ｃ）前記因数ｆに対する期待値関数T(f)の値を求め、
その値が(n-f)/(n-1)以上であり、かつ、不良数ｎが因
数ｆ以上であるか否かを判定する処理と、 （ｄ）T(f)＞(n-f)/(n-1)、かつ、ｎ＞ｆなる条件を満
たす場合には、不良分布に周期ｆの規則性があるものと
判定し、 規則性不良混合率関数MR(f)=√{((n-1)T(f)-n+f)/(n(f-1))} なる算出式により、規則性不良混合率関数MR(f)の値を
求める処理と、 （ｅ）前記条件をみたさない場合には、不良分布に周期
ｆの規則性はないものと判定し、規則性不良混合率関数
MR(f)＝０とする処理と、 （ｆ）すべての因数ｆについて規則性不良混合率関数MR
(f)を求めたかチェックし、完了している場合は処理を
終了し、そうでない場合は、前記ステップ（ｂ）に戻る
処理と、 を含み、前記処理（ａ）乃至（ｆ）をメモリＬＳＩ不良
解析装置を構成するコンピュータで実行するためのプロ
グラムを記録した記録媒体。 - 【請求項２４】請求項１９に記載の記録媒体において、前記 ベースラインを補正する第７の処理が、不良個数ｎ
について、不規則不良に対する期待値関数を求めるにあ
たり、アドレス差の間隔がｆの倍数であるような不良ペ
アの数k(2n-fk-f)/2（ただし、ｋはn/fを越えない最大
の整数）と、不良ペアの組み合わせ数n(n-1)/2とから、 周期fの規則性不良割合P(f) = k(2n-fk-f)/n（n-1） を求め、 期待値関数T(f)= fP(f) = fk(2n-fk-f)/n(n-1) を算出し、期待値関数T(f)を、因数ｆについて不良個数
ｎとの関係に基づき、補正する第９の処理を含み、前記
第９の処理をメモリＬＳＩ不良解析装置を構成するコン
ピュータで実行するためのプログラムを記録した記録媒
体。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000106134A JP3530457B2 (ja) | 2000-04-07 | 2000-04-07 | メモリｌｓｉ不良解析装置および解析方法 |
| TW090107149A TW594772B (en) | 2000-04-07 | 2001-03-27 | Memory LSI failure analysis apparatus and analysis method thereof and computer program product |
| US09/819,860 US6854080B2 (en) | 2000-04-07 | 2001-03-28 | Memory LSI failure analysis apparatus and analysis method thereof |
| KR10-2001-0018056A KR100403844B1 (ko) | 2000-04-07 | 2001-04-04 | 메모리 대규모 집적 회로 불량 분석 장치 및 그 분석 방법과 이에 사용되는 컴퓨터 프로그램을 기록한 기록 매체 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000106134A JP3530457B2 (ja) | 2000-04-07 | 2000-04-07 | メモリｌｓｉ不良解析装置および解析方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001291398A JP2001291398A (ja) | 2001-10-19 |
| JP3530457B2 true JP3530457B2 (ja) | 2004-05-24 |
Family
ID=18619362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000106134A Expired - Fee Related JP3530457B2 (ja) | 2000-04-07 | 2000-04-07 | メモリｌｓｉ不良解析装置および解析方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6854080B2 (ja) |
| JP (1) | JP3530457B2 (ja) |
| KR (1) | KR100403844B1 (ja) |
| TW (1) | TW594772B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002050194A (ja) * | 2000-08-01 | 2002-02-15 | Nec Corp | メモリｌｓｉ不良解析装置およびメモリｌｓｉ不良解析方法 |
| JP3795822B2 (ja) * | 2002-04-03 | 2006-07-12 | Ｎｅｃエレクトロニクス株式会社 | 組込み自己テスト回路及び設計検証方法 |
| CN103630776A (zh) * | 2013-11-19 | 2014-03-12 | 中国南方电网有限责任公司 | 一种电力设备故障概率评估方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2629523B2 (ja) | 1992-06-26 | 1997-07-09 | 日本電気株式会社 | Ｌｓｉ検査装置及び方法 |
| JP3186359B2 (ja) | 1993-07-28 | 2001-07-11 | 安藤電気株式会社 | 物理アドレス変換回路 |
| US5991699A (en) * | 1995-05-04 | 1999-11-23 | Kla Instruments Corporation | Detecting groups of defects in semiconductor feature space |
| JPH09199551A (ja) * | 1996-01-12 | 1997-07-31 | Mitsubishi Electric Corp | インライン検査用検査データ解析処理装置 |
| JP3608694B2 (ja) | 1996-09-18 | 2005-01-12 | 株式会社アドバンテスト | メモリ試験装置 |
| JPH10312700A (ja) * | 1997-05-14 | 1998-11-24 | Toshiba Corp | 半導体試験装置 |
| JP3055516B2 (ja) | 1997-12-25 | 2000-06-26 | 日本電気株式会社 | 半導体集積回路の検査解析装置及びその方法並びにその制御プログラムを記録した記録媒体 |
| JPH11306793A (ja) | 1998-04-27 | 1999-11-05 | Advantest Corp | 不良解析方法および装置 |
| JP3296293B2 (ja) | 1998-07-01 | 2002-06-24 | 日本電気株式会社 | 集積回路不良解析装置及び不良解析方法 |
| JP3259699B2 (ja) | 1998-12-22 | 2002-02-25 | 日本電気株式会社 | Ｌｓｉ不良解析装置及び方法 |
| JP3262092B2 (ja) | 1999-01-07 | 2002-03-04 | 日本電気株式会社 | 不良分布解析システム、方法及び記録媒体 |
| KR100305679B1 (ko) * | 1999-02-24 | 2001-09-26 | 윤종용 | 반도체 메모리 장치의 테스터의 테스터 방법 및 그 장치 |
| JP3319433B2 (ja) | 1999-05-12 | 2002-09-03 | 日本電気株式会社 | メモリｌｓｉ不良解析装置及びシステム、方法並びに記録媒体 |
| US6564346B1 (en) * | 1999-12-07 | 2003-05-13 | Infineon Technologies Richmond, Lp. | Advanced bit fail map compression with fail signature analysis |
-
2000
- 2000-04-07 JP JP2000106134A patent/JP3530457B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-27 TW TW090107149A patent/TW594772B/zh not_active IP Right Cessation
- 2001-03-28 US US09/819,860 patent/US6854080B2/en not_active Expired - Fee Related
- 2001-04-04 KR KR10-2001-0018056A patent/KR100403844B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010091051A (ko) | 2001-10-22 |
| TW594772B (en) | 2004-06-21 |
| US20010034864A1 (en) | 2001-10-25 |
| US6854080B2 (en) | 2005-02-08 |
| JP2001291398A (ja) | 2001-10-19 |
| KR100403844B1 (ko) | 2003-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3319433B2 (ja) | メモリｌｓｉ不良解析装置及びシステム、方法並びに記録媒体 | |
| JP3879087B2 (ja) | 冗長解析を用いる半導体メモリ・テスタ | |
| JP3737031B2 (ja) | 半導体チップ欠陥に基づいた収率損失チップ数及び類型別の不良チップ数の測定方法 | |
| CN102903088A (zh) | 图像处理装置和方法 | |
| JP3530457B2 (ja) | メモリｌｓｉ不良解析装置および解析方法 | |
| KR20180097282A (ko) | 반도체 gp 예측 방법 및 시스템 | |
| US10819368B2 (en) | Method for compressing and restoring time series data | |
| US20170300604A1 (en) | Power consumption estimation method for system on chip (soc), system for implementing the method | |
| JP2001202795A (ja) | メモリｌｓｉ不良解析装置および解析方法 | |
| US8049526B2 (en) | Enhanced speed sorting of microprocessors at wafer test | |
| CN107544759B (zh) | 一种磁盘阵列io分配***及方法 | |
| JP4383251B2 (ja) | 蓄電素子の等価回路モデルを記録した記録媒体、導出プログラム、その記録媒体、導出装置、シミュレーションプログラム、その記録媒体、シミュレーション装置、設計方法、良否判断方法および良否判断装置。 | |
| JP2000048596A (ja) | 検査装置、救済シミュレーション方法および記憶媒体 | |
| JP2000011027A (ja) | 設計支援方法及び装置 | |
| JP3259699B2 (ja) | Ｌｓｉ不良解析装置及び方法 | |
| TWI472939B (zh) | 良率損失估算方法及相關電腦可讀媒體 | |
| CN117993220B (zh) | 融合加速寿命及加速退化的产品综合试验方法和装置 | |
| JP2003045922A (ja) | デバイス不良解析装置 | |
| JPH08274139A (ja) | 半導体装置の試験方法 | |
| CN116596931B (zh) | 图像处理方法、装置、设备、存储介质和程序产品 | |
| WO2023112167A1 (ja) | 要因分析装置、要因分析方法及び要因分析プログラム | |
| JP2002050194A (ja) | メモリｌｓｉ不良解析装置およびメモリｌｓｉ不良解析方法 | |
| JP2002189062A (ja) | 不良解析装置及び不良解析方法 | |
| JPH0883202A (ja) | 電子ファイリング装置 | |
| JP3573678B2 (ja) | 半導体応用装置の検査解析装置、方法及び記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040227 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |