JP3528868B2 - デジタルデータのサンプリング位相の変換回路 - Google Patents
デジタルデータのサンプリング位相の変換回路Info
- Publication number
- JP3528868B2 JP3528868B2 JP21210794A JP21210794A JP3528868B2 JP 3528868 B2 JP3528868 B2 JP 3528868B2 JP 21210794 A JP21210794 A JP 21210794A JP 21210794 A JP21210794 A JP 21210794A JP 3528868 B2 JP3528868 B2 JP 3528868B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- data
- period
- digital data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
- H03H17/0628—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing the input and output signals being derived from two separate clocks, i.e. asynchronous sample rate conversion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N9/82—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback the individual colour picture signal components being recorded simultaneously only
- H04N9/83—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback the individual colour picture signal components being recorded simultaneously only the recorded chrominance signal occupying a frequency band under the frequency band of the recorded brightness signal
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Multimedia (AREA)
- Analogue/Digital Conversion (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Processing Of Color Television Signals (AREA)
Description
ンプリング位相の変換回路に関する。
おいては、記録時、図6に示すように、輝度信号がFM
信号SYに変換され、搬送色信号SCがFM輝度信号SY
の低域側に周波数変換され、オーディオ信号が信号SC
と信号SYとの間の帯域のFM信号SAに変換される。そ
して、これら信号SY、SC、SAと、トラッキングサー
ボ用のパイロット信号SPとの周波数多重化信号SFが、
回転磁気ヘッドにより、1フィールド期間の信号SFが
斜めの1本の磁気トラックとなるように、磁気テープに
記録される。
示すように構成することができる。すなわち、回転磁気
ヘッド11A、11Bにより磁気テープ1から周波数多
重化信号SFが連続して再生され、この再生された信号
SFが、再生アンプ12を通じてサーボ回路41に供給
され、信号SFに含まれるパイロット信号SPにより、テ
ープ1のトラックに対するヘッド11A、11Bのトラ
ッキングサーボが行われる。
ドパスフィルタ13に供給されてFM輝度信号SYが取
り出され、この信号SYが、A/Dコンバータ14に供
給され、例えば、サンプリング周波数が色副搬送周波数
fSC(≒3.58MHz)の8倍で、1サンプルが8ビットの
デジタル信号SYにA/D変換される。そして、この信
号SYが処理回路15に供給されてFM復調、ディエン
ファシスなどの処理が行われ、この処理された信号SY
がD/Aコンバータ16に供給されてもとのベースバン
ドの輝度信号YにD/A変換され、この信号Yが端子1
7に取り出される。
ンドパスフィルタ21に供給されて搬送色信号SCが取
り出され、この信号SCが、A/Dコンバータ22に供
給され、例えば、サンプリング周波数が色副搬送周波数
fSCの4倍で、1サンプルが8ビットのデジタル信号S
CにA/D変換される。
給されてAPC、トラック間クロストーク成分の除去な
どの処理が行われるとともに、ベースバンドの赤および
青の色差信号(R−Y)、(B−Y)に色復調され、こ
れら色差信号(R−Y)、(B−Y)が、後述する変換
回路24を通じてNTSCエンコーダ25に供給され、
色復調搬送周波数が周波数fSCの搬送色信号SSにエン
コードされ、この信号SSがD/Aコンバータ26に供
給されてもとの搬送色信号SSにD/A変換され、この
信号SSが端子27に取り出される。
らの輝度信号Yと、D/Aコンバータ26からの搬送色
信号SSとが加算回路18に供給されてNTSCカラー
コンポジット信号が合成され、この信号が端子19に取
り出される。
ーディオ処理回路31に供給されて信号SFに含まれる
FMオーディオ信号SAからもとのオーディオ信号L、
Rが復調され、この信号L、Rが端子32に取り出され
る。
系において、再生されたFM輝度信号SYおよび搬送色
信号SCは、ジッタなどの時間軸変動を有している。ま
た、変速再生時にも、時間軸が変化している。したがっ
て、処理回路15、23において、各種の信号処理を行
う場合、そのクロックは、再生FM輝度信号SYに含ま
れる水平同期信号から形成することになる。そして、こ
の結果、処理回路15、23から出力される輝度信号Y
と、処理回路23から出力される色差信号(R−Y)、
(B−Y)との間においては、サンプリング位相(デー
タの得られる時点の位相)に、変動を生じていることに
なる。
−Y)、(B−Y)のサンプリング位相の安定化および
位相合わせを行う回路が、変換回路24である。すなわ
ち、回路24は、処理回路23と、エンコーダ25とが
非同期で動作していても、処理回路23からの色差信号
(デジタルデータ)のサンプリング位相を、エンコーダ
25のクロック位相に変換する回路である。
系においても、同様の理由により搬送色信号のデジタル
処理部に、サンプリング位相の安定化および位相合わせ
を行う変換回路が必要とされる。
サンプリング位相の変換回路を提供するとともに、特
に、簡単な構成で優れた特性の変換回路を提供しようと
するものである。
いては、各部の参照符号を後述の実施例に対応させる
と、第1のクロックCKに同期した第1のデジタルデータ
DINを、第1のクロックCKとは非同期の第2のクロック
XCKに同期した第2のデジタルデータDOUTに変換する変
換回路において、第1のクロックCKの1周期τをN個
(N≧2)の期間に分割し、この分割期間のそれぞれご
とに第1および第2の補間係数KA、KBを定め、この分
割期間ごとの第1および第2の補間係数KA、KBのう
ち、第2のクロックXCKが位置する分割期間における第
1および第2の補間係数KA、KBを使用して、第1のデ
ジタルデータDINのうち、あるクロック期間のデータ
(n+1)と、次のクロック期間のデータ(n+2)と
から、第2のデジタルデータDOUTを生成するようにし
たものである。
プリング周波数のデジタルデータに変換されるととも
に、そのうちの第2のクロック位置のデータが、変換出
力として取り出される。
プリング位相の変換回路の一例を示し、これは、例えば
図6の変換回路24おいて、色差信号(R−Y)あるい
は(B−Y)を変換する変換回路に対応する。そして、
変換されるべきデジタルデータDINが、端子51を通じ
てDフリップフロップ回路52A、52BのD入力に供
給される。
えば8ビットのパラレルデータであり、したがって、フ
リップフロップ回路52A、52Bもそれぞれ8ビット
の入出力のものとされている。また、例えば図2Aに示
すように、データDINの1サンプル期間(1クロック期
間)を値τとするとともに、データDINのサンプル番号
を、n、n+1、n+2、・・・とする。
る。このクロックCKは、例えば図6の再生系であれば、
水平同期パルスがPLLに供給されて形成されたパルス
であり、図2Bに示すように、データDINに同期してい
る。そして、このクロックCKが、端子61を通じてTフ
リップフロップ回路62に供給され、図2C、Dに示す
ように、1サンプル期間τごとに反転し、かつ、互いに
逆相のパルスQ62、Q62!が取り出され、これらパルス
Q62、Q62!がフリップフロップ回路52A、52Bに
そのクロックとして供給される。
からは、図2Eに示すように、データDINのうちの例え
ば偶数番目のサンプルのデータDAが、期間2τの周期
で取り出され、フリップフロップ回路52Bからは、図
2Fに示すように、データDINのうちの奇数番目のサン
プルのデータDBが、期間2τの周期で、かつ、データ
DAよりも期間τだけ遅れて取り出される。
パルスQ62が、Dフリップフロップ回路63のD入力に
供給されるとともに、端子61からのクロックCKが、イ
ンバータ63に供給されて図2Gに示すように、位相の
反転したパルスQ63とされ、このパルスQ63が、フリッ
プフロップ回路64にそのクロックとして供給される。
こうして、フリップフロップ回路64からは、図2Hに
示すように、データDINの各サンプルの中央の時点ごと
に、反転するパルスQ64が取り出される。
が、遅延回路65に供給されて図2Iに示すように、パ
ルスQ63よりも期間1/4τだけ遅延したパルスQ65が形
成される。そして、このパルスQ65がアンド回路66に
供給されるとともに、フリップフロップ回路64からの
パルスQ64がアンド回路66に供給され、アンド回路6
6からは図2Jに示すように、偶数番目のデータDAの
中央の1/2τ期間に立ち上がっているパルスQ66が取り
出される。そして、このパルスQ66が、補間係数形成回
路69に供給される。
が、アンド回路67に供給されるとともに、フリップフ
ロップ回路64からのパルスQ64が、アンド回路67の
負論理入力に供給され、アンド回路67からは図2Kに
示すように、奇数番目のデータDBの中央の1/2τ期間に
立ち上がっているパルスQ67が取り出される。そして、
このパルスQ67が、補間係数形成回路69に供給され
る。
Dフリップフロップ回路68のD入力に供給されるとと
もに、端子61からのクロックCKがフリップフロップ回
路68にそのクロックとして供給され、フリップフロッ
プ回路68からは図2Lに示すように、データDA、DB
の変化時点ごとに反転するパルスQ68が取り出される。
そして、このパルスQ68が形成回路69に供給される。
さらに、インバータ63からのパルスQ63も形成回路6
9に供給される。
8、Q66、Q67、Q63が供給されるが、これらパルスQ6
8〜Q63を組み合わせたときの周期は、図2からも明ら
かなように、期間2τである。そこで、図2Mに示すよ
うに、例えばデータDINのサンプル番号n+1、n+2
の期間2τを、期間1/4τごとに8等分し、その分割期
間を順に期間T1〜T8とする。
INに対して線形補間を行って目的とする出力データDOU
Tを得る場合である。このため、形成回路69からは、
期間T1〜T8に、例えば図3に示すように、1/4τ期間
ごとに、値が1/4ずつ、かつ、互いに相補的に変化する
補間係数KA、KBが取り出される。
2BからのデータDA、DBが乗算回路53A、53Bに
供給されるとともに、形成回路69からの係数KA、KB
が、乗算回路53A、53Bに供給されてデータDA、
DBに乗算され、乗算回路54からは、図2Nに示すよ
うに、 D54=KA・DA+KB・DB で示されるデータD54が取り出される。
54は、データDINのうちの、前のサンプルの占める割り
合いが、1/4τ期間ごとに次第に減少していくととも
に、次のサンプルの占める割り合いが、1/4τ期間ごと
に次第に増加していくことになる。したがって、例えば
図2Oに実線で示すように(これは、D/A変換したと
きに波形)、データD54は、データDINが直線補間さ
れ、1/4τ期間ごとに変化する波形となる。
ロップ回路55のD入力に供給されるとともに、図2P
に示すように、サンプリング位相の変換後におけるクロ
ックXCKが、端子56からフリップフロップ回路55に
そのクロックとして供給される。このクロックXCKは、
例えば図6の再生系の場合であれば、水晶発振回路にお
いて形成された安定な周波数および位相の信号である。
いて、図2Qに示すように、データQ54がクロックXCK
ごとにラッチされ、このラッチ結果のデータDOUTが端
子57に取り出される。
により4倍のサンプリング周波数のデータD54に変換
し、このデータD54のうち、クロックXCKの時点のサン
プルをデータDOUTとして取り出したのであるから、こ
のデータDOUTは、入力データDINのサンプリング位相
をクロックXCKの位相に変換したデータにほかならな
い。
力データDINのサンプリング位相を変換することができ
るが、この場合、特にこの変換回路50によれば、入力
データDINを、その4倍のクロックでサンプリングして
サンプリング位相を変換しているのと等価となる。した
がって、出力用のクロックXCKと、入力データDINのサ
ンプリング点との間に位相差を生じていても、その位相
差は小さい範囲に収まることになり、クロックXCKが、
クロックCKに対して追い越したり、遅れたりしても、出
力データDOUTに生じる歪みを小さくすることができ
る。
タリングできるので、入力データDINの帯域幅に対して
サンプリング周波数に余裕があり、タップ数の少ないフ
ィルタでも、周波数特性の劣化を少なくする図1に示す
例においては、加算回路54において合成されたデータ
D54のうち、クロックXCKの時点のデータを、Dフリッ
プフロップ回路55においてラッチすることにより、出
力データDOUTを得た場合であるが、図4に示す例にお
いては、合成される前の各データをラッチすることによ
り、出力データDOUTを得るようにした場合である。
リップフロップ回路52A、52BからのデータDA、
DBが、Dフリップフロップ回路71A、71Bに供給
されるとともに、クロックXCKがDフリップフロップ回
路71A、71Bにそのクロック入力として供給され、
データDA、DBのうち、クロックXCKの立ち上がり時点
のデータが、そのクロック期間、Dフリップフロップ回
路71A、71Bにラッチされ、このラッチされたデー
タDA、DBが乗算回路53A、53Bに供給される。
Dフリップフロップ回路72〜75を通じて形成回路6
9に供給されるとともに、クロックXCKがDフリップフ
ロップ回路72〜75に供給され、クロックXCKの立ち
上がり時点、すなわち、期間T11〜T8のうちで、クロ
ックXCKの立ち上がりが位置する期間の係数KA、KB
が、そのクロック期間、乗算回路53A、53Bに供給
される。
リング位相がクロックXCKの時点に変換されたデータDO
UTが出力されることになり、これが端子57に取り出さ
れる。
XCKの立ち上がり時点におけるパルスQ68、Q66、Q6
7、Q63が、Dフリップフロップ回路72〜75におい
て、次のクロックXCKの立ち上がりまでラッチされる。
そして、そのラッチ結果が位相判定回路76に供給さ
れ、そのパルスQ68、Q66、Q67、Q63が、期間T1〜
T8のうちのどの期間のものであるかが判定されるとと
もに、その判定結果がクロックXCKの期間保持される。
供給され、期間T1〜T8のうちの判定された期間に対応
する係数KA、KBが取り出され、この係数KA、KBが乗
算回路53A、53Bにそれぞれ供給される。したがっ
て、加算回路54からは、サンプリング位相がクロック
XCKの時点に変換されたデータDOUTが出力されることに
なり、これが端子57に取り出される。
いて、データDA、DBを直線補間する係数KA、KBを形
成したが、他の関数による補間の係数とすることもでき
る。また、期間T4、T5およびT8、T1に、データD
A、DBのレベルが安定していない場合には、例えば1つ
前のサンプルで代用することもできる。さらに、遅延回
路65はアナログ回路で構成したり、カウンタを使用し
てデジタル回路で構成することができる。
ンプリング位相を変換することができるが、この場合、
特にこの変換回路50によれば、入力データDINを、例
えば4倍のクロックでサンプリングしてサンプリング位
相を変換しているのと等価となる。したがって、出力用
のクロックXCKと、入力データDINのサンプリング点と
の間に位相差を生じていても、その位相差は小さい範囲
に収まることになり、クロックXCKが、クロックCKに対
して追い越したり、遅れたりしても、出力データDOUT
に生じる歪みを小さくすることができる。
フィルタリングできるので、入力データDINの帯域幅に
対してサンプリング周波数に余裕があり、タップ数の少
ないフィルタでも、周波数特性の劣化を少なくする
る。
Claims (4)
- 【請求項1】第1のクロックに同期した第1のデジタル
データを、上記第1のクロックとは非同期の第2のクロ
ックに同期した第2のデジタルデータに変換する変換回
路において、 上記第1のクロックの1周期をN個(N≧2)の期間に
分割し、 この分割期間のそれぞれごとに第1および第2の補間係
数を定め、 この分割期間ごとの第1および第2の補間係数のうち、
上記第2のクロックが位置する分割期間における上記第
1および第2の補間係数を使用して、上記第1のデジタ
ルデータのうち、あるクロック期間のデータと、次のク
ロック期間のデータとから、上記第2のデジタルデータ
を生成するとともに、 上記第1のデジタルデータの1サンプル期間ごとに、上
記第2のクロックの時点の第1および第2の補間係数を
生成するようにしたデジタルデータのサンプリング位相
の変換回路。 - 【請求項2】請求項1に記載の変換回路において、 上記分割期間ごとに、その分割期間における上記第1お
よび第2の補間係数を使用して、上記第1のデジタルデ
ータのうち、あるクロック期間のデータと、次のクロッ
ク期間のデータとから、N倍のクロック周波数のデジタ
ルデータを生成し、 この生成したデジタルデータのうち、上記第2のクロッ
クが位置する上記分割期間のデータを取り出して上記第
2のデジタルデータを生成するようにしたデジタルデー
タのサンプリング位相の変換回路。 - 【請求項3】請求項1に記載の変換回路において、 上記分割期間のうち、上記第2のクロックが位置する分
割期間における上記第1および第2の補間係数を取り出
し、 この取り出した第1および第2の補間係数を使用して、
上記第1のデジタルデータのうち、あるクロック期間の
データと、次のクロック期間のデータとから、上記第2
のデジタルデータを生成するようにしたデジタルデータ
のサンプリング位相の変換回路。 - 【請求項4】請求項1、請求項2あるいは請求項3に記
載の変換回路において、 N=4となるようにしたデジタルデータのサンプリング
位相の変換回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21210794A JP3528868B2 (ja) | 1994-08-12 | 1994-08-12 | デジタルデータのサンプリング位相の変換回路 |
US08/513,130 US5870038A (en) | 1994-08-12 | 1995-08-09 | Circuit for converting sampling phase of digital data |
DE69515234T DE69515234T2 (de) | 1994-08-12 | 1995-08-10 | Numerische Datenkonvertierung |
EP95305585A EP0699005B1 (en) | 1994-08-12 | 1995-08-10 | Converting digital data |
KR1019950024770A KR100353098B1 (ko) | 1994-08-12 | 1995-08-11 | 디지탈데이타샘플링위상변환회로및변환방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21210794A JP3528868B2 (ja) | 1994-08-12 | 1994-08-12 | デジタルデータのサンプリング位相の変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0856369A JPH0856369A (ja) | 1996-02-27 |
JP3528868B2 true JP3528868B2 (ja) | 2004-05-24 |
Family
ID=16617001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21210794A Expired - Fee Related JP3528868B2 (ja) | 1994-08-12 | 1994-08-12 | デジタルデータのサンプリング位相の変換回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5870038A (ja) |
EP (1) | EP0699005B1 (ja) |
JP (1) | JP3528868B2 (ja) |
KR (1) | KR100353098B1 (ja) |
DE (1) | DE69515234T2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19713635B4 (de) * | 1996-04-04 | 2005-03-17 | Hitachi, Ltd. | Videokameravorrichtung vom digitalen Aufzeichnungstyp |
KR100541053B1 (ko) * | 2003-02-11 | 2006-01-10 | 삼성전자주식회사 | 프로세스들간의 출력 동기가 보정된 다중 프로세스 a/d컨버터 |
US6809664B1 (en) * | 2003-06-26 | 2004-10-26 | International Business Machines Corporation | Double width data bus, single rate to single width data bus, double rate converter circuit |
US8248141B2 (en) * | 2005-07-08 | 2012-08-21 | Med-El Elekromedizinische Geraete Gmbh | Data and power system based on CMOS bridge |
JP2009500997A (ja) * | 2005-07-08 | 2009-01-08 | メド−エル エレクトロメディジニシェ ゲラテ ゲーエムベーハー | Cmos全波整流器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0292108B1 (en) * | 1987-04-10 | 1994-12-28 | Sony Corporation | Time base correctors for image signals |
JP2731151B2 (ja) * | 1987-09-18 | 1998-03-25 | 株式会社東芝 | 位相情報検出回路 |
US5301196A (en) * | 1992-03-16 | 1994-04-05 | International Business Machines Corporation | Half-speed clock recovery and demultiplexer circuit |
US5774080A (en) * | 1994-12-15 | 1998-06-30 | Analog Devices, Incorporated | Reduced transistor-count data storage and multiplexing system |
-
1994
- 1994-08-12 JP JP21210794A patent/JP3528868B2/ja not_active Expired - Fee Related
-
1995
- 1995-08-09 US US08/513,130 patent/US5870038A/en not_active Expired - Fee Related
- 1995-08-10 EP EP95305585A patent/EP0699005B1/en not_active Expired - Lifetime
- 1995-08-10 DE DE69515234T patent/DE69515234T2/de not_active Expired - Fee Related
- 1995-08-11 KR KR1019950024770A patent/KR100353098B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPH0856369A (ja) | 1996-02-27 |
DE69515234D1 (de) | 2000-04-06 |
EP0699005A3 (en) | 1997-04-16 |
KR960008791A (ko) | 1996-03-22 |
EP0699005B1 (en) | 2000-03-01 |
DE69515234T2 (de) | 2000-07-13 |
US5870038A (en) | 1999-02-09 |
KR100353098B1 (ko) | 2003-01-06 |
EP0699005A2 (en) | 1996-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3528868B2 (ja) | デジタルデータのサンプリング位相の変換回路 | |
JPS5885908A (ja) | デジタルデ−タ速度変換方法および装置 | |
US4805034A (en) | Color video signal transmission system | |
JPS59205889A (ja) | フイルタ | |
US5161032A (en) | Velocity error generator with first-order interpolation | |
JPS60187195A (ja) | 映像信号の記録再生装置 | |
GB2113038A (en) | Dropped sample data rate reduction system | |
JPH0319094Y2 (ja) | ||
JP2625758B2 (ja) | 標本化周波数変換回路 | |
JP3063480B2 (ja) | ディジタル色信号処理方法 | |
JPH0378164A (ja) | 磁気記録再生装置 | |
JP3509204B2 (ja) | カラービデオ信号処理装置 | |
JP3167267B2 (ja) | 時間軸処理装置 | |
JPH0546034B2 (ja) | ||
JPH0135557B2 (ja) | ||
JPS6057132B2 (ja) | Pcm方式信号記録再生装置 | |
JP3319287B2 (ja) | プリコーダ | |
JP2630141B2 (ja) | 映像信号記録再生装置 | |
JPS5939802B2 (ja) | 時間軸等化器の制御方式 | |
JPS63241598A (ja) | 音声信号補正方法 | |
JPS60220695A (ja) | 色信号処理装置 | |
JPS61201589A (ja) | 同期信号分離装置 | |
JPH0465598B2 (ja) | ||
JPH034158B2 (ja) | ||
JPS60171869A (ja) | 同期信号発生器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040217 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |