JP3525029B2 - 液晶表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示装置に係
り、特に表示領域周辺の表示に寄与しない額縁領域を縮
小した液晶表示装置に関する。

【０００２】

【従来の技術】現在、何時でも何所でも必要な情報を入
手し計算処理したいという要求が高まり、図５２に示す
様な、可搬形の情報処理装置が開発されている。可搬形
の情報処理装置の例にはノートブック型のパーソナルコ
ンピュータ（以下ノートパソコンと略す。）、ワードプ
ロセッサー、携帯形情報端末やポケット型コンピュータ
がある。

【０００３】これら可搬形の情報処理装置の表示装置に
は、薄くて、軽くて、消費電力が少ないという理由で、
液晶表示装置が多く使われている。

【０００４】液晶表示装置は画像を表示する液晶表示パ
ネルと駆動回路で構成されるが、駆動回路は液晶表示パ
ネルの周囲に設けられ、表示に寄与しない領域（所謂額
縁領域）を構成している。

【０００５】しかし最近では、可搬形の情報処理装置で
も表示領域を大きくして、見やすくしたいという要求が
高まっている。単純に表示領域を大きくする方法には、
大型の液晶表示装置を用いれば良いが、それでは可搬性
が失われてしまい、可搬形の情報処理装置の意味がなく
なってしまう。

【０００６】そこで、表示に寄与しない領域を小さくし
て、同じ外形の液晶表示装置に比べ表示領域を大きくす
る、所謂額縁縮小の技術が重要になってきた。

【０００７】なお額縁縮小技術に関する先行技術には特
願平６−７５０１９号及び特願平７−２９７２３４号が
あり一応の成果を上げている。

【０００８】

【発明が解決しようとする課題】しかし発明者らは、従
来よりも表示領域を大きくし、額縁領域を小さくする為
には、更に解決しなければならない課題が有ることを見
い出した。

【０００９】本発明の目的は、液晶表示装置の表示に寄
与しない領域である額縁領域を小さくすることにある。

【００１０】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。

【００１１】すなわち、互いに対向配置される一対の透
明基板と、これら各透明基板の間に配置される液晶を封
じる環状のシール材と、一方の透明基板の液晶側の面に
形成された電極を他方の透明基板の液晶側の面に形成さ
れた端子に引き出すための導電層と、を少なくとも備え
る液晶表示装置において、前記導電層は前記シール材の
走行方向に沿った中心線より外側に形成されていること
を特徴とするものである。

【００１２】このように構成された液晶表示装置は、従
来、導電体がシール材の内側に形成されていたものと比
べて、画素の集合体としての実質的な表示部の面積を大
きくできることになる。

【００１３】従来では、シール材内において、表示部の
面積をできる限り大きくしようとしても該導電体がそれ
を制限していたからである。

【００１４】このことは、画素領域の面積および画素数
を従来と同じにした場合に額縁面積を小さくできること
を意味する。

【００１５】

【発明の実施の形態】以下、本発明による液晶表示装置
の実施例を図面を用いて説明する。

【００１６】実施例１． 《液晶表示モジュールＭＤＬの外観》図２は、液晶表示
モジュールＭＤＬの組立完成図で、液晶表示素子ＰＮＬ
の表面側（すなわち、上側、表示側）からみた正面図、
前側面図、右側面図、左側面図及び後側面図である。

【００１７】図３は、液晶表示モジュールＭＤＬの組立
完成図で、液晶表示素子の裏面側（下側）からみた裏面
図である。

【００１８】モジュールＭＤＬは、モールドケースＭ
Ｌ、シールドケースＳＨＤの２種の収納、保持部材を有
する。

【００１９】ＨＬＤ１、２、３及び４は、当該モジュー
ルＭＤＬを表示部としてノートパソコン、ワードプロセ
ッサー等の情報処理装置に実装する為に設けた４個の取
付穴である。

【００２０】図４に示すモールドケースＭＬの取付穴Ｈ
ＬＤ１、２、３及び４に一致する位置に図５に示すシー
ルドケースＳＨＤの取付穴ＨＬＤ１、２、３及び４が形
成されており、両者の取付穴にねじ等を通して情報処理
装置に固定、実装する。当該モジュールＭＤＬでは、バ
ックライト用のインバータＩＶを図２７に示すようにＨ
ＬＤ１とＨＬＤ３の間にある凹部に配置し、接続コネク
タＬＣＴ、ランプケーブルＬＰＣ１、２を介してバック
ライトの蛍光管ＬＰに電源を供給する。本体コンピュー
タ（ホスト）からの信号および必要な電源は、モジュー
ル裏面に位置するインターフェイスコネクタＣＴ１を介
して、液晶表示モジュールＭＤＬのコントローラ部およ
び電源部に供給する。

【００２１】なお、図２に示す液晶表示モジュールＭＤ
Ｌの外形寸法は、長辺Ｗ（ＨＬＤ１側とＨＬＤ２側の角
で規定される辺）は２９７．５ｍｍ、短辺Ｈ（ＨＬＤ２
側とＨＬＤ４側の角で規定される辺）は２１４．５ｍ
ｍ、厚さＴは８．０ｍｍ、表示領域（有効画素の部分）
ＡＲから測って、シールドケースＳＨＤの上額縁まで
（図２のＩＩ−ＩＩの線上）の幅Ｘ１は３．９ｍｍ、下
額縁まで（図２のＩ−Ｉの線上）の幅Ｘ２は７．９ｍ
ｍ、左額縁まで（図２のＩＩＩ−ＩＩＩの線上）の幅Ｙ
１は１５．５ｍｍ、右額縁まで（図２のＩＶ−ＩＶの線
上）の幅Ｙ２は４．２ｍｍである。

【００２２】また表示領域ＡＲの大きさは、長辺Ｗは２
７０．３ｍｍ、短辺Ｈは２０２．８ｍｍで、対角サイズ
Ｄは３４ｃｍ（１３．３インチ）である。

【００２３】表示領域ＡＲ内の画素の数は、Ｒ，Ｇ，Ｂ
３色の画素をまとめて１画素とすると、長辺方向（横方
向、ｘ方向）に１０２４個、短辺方向（縦方向、ｙ方
向）に７６８個配置されている。

【００２４】図２に示す液晶表示モジュールＭＤＬは先
に紹介した先行技術特願平７−２９７２３４号に記載さ
れた液晶表示モジュールＭＤＬと比べると、液晶表示モ
ジュールＭＤＬの外形寸法及び表示領域ＡＲの大きさは
大きくなったにもかかわらず、表示に寄与しない額縁領
域が小さいという特徴がある。従って図２に示す液晶表
示モジュールＭＤＬを用いれば可搬形情報処理装置の可
搬性を失わずに、見やすい大きな表示が得られる。な
お、図２に示す液晶表示モジュールＭＤＬの重量は６５
０ｇであり、可搬形情報処理装置に使用するのに十分な
軽さである。

【００２５】液晶表示モジュールＭＤＬの取り付け穴は
図６（Ａ）、（Ｂ）に示す形をしている。取り付け穴は
ランプケーブルＬＰＣ１、ＬＰＣ２側（Ｂの部分参照）
は図６（Ｂ）に示すＨＬＤ３の様に丸い穴になってい
る。インターフェースコネクタＣＴ１側（Ａの部分参
照）の取り付け穴は図６（Ａ）に示すＨＬＤ２の様にＵ
字型の切欠きになっている。

【００２６】液晶表示モジュールＭＤＬの外部装置（ホ
ストコンピュータ等）と接続を取るインターフェースコ
ネクタＣＴ１のピン配置（Ｃの部分参照）は図６（Ｃ）
に示す形をしている。

【００２７】《液晶表示モジュールＭＤＬの断面》図７
（Ａ）は図２に示す液晶表示モジュールＭＤＬのＩ−Ｉ
線で切った断面、図７（Ｂ）は図２に示す液晶表示モジ
ュールＭＤＬのＩＩ−ＩＩ線で切った断面、図８（Ａ）
は図２に示す液晶表示モジュールＭＤＬのＩＩＩ−ＩＩ
Ｉ線で切った断面、図８（Ｂ）は図２に示す液晶表示モ
ジュールＭＤＬのＩＶ−ＩＶ線で切った断面である。

【００２８】図７及び図８において、各部材の説明をす
ると、以下の通りとなる。

【００２９】ＳＨＤは液晶表示素子ＰＮＬの周辺及び液
晶表示素子ＰＮＬの駆動回路を覆うシールドケース（上
側ケース）である。

【００３０】ＭＬはバックライトを収納するモールドケ
ース（下側ケース）である。

【００３１】ＬＦ１及びＬＦ２は下側ケースを覆う第１
及び第２の下シールドケースである。

【００３２】ＷＳＰＣはバックライトの周囲を覆う枠ス
ペーサである。

【００３３】ＳＵＢ１及びＳＵＢ２は液晶表示素子ＰＮ
Ｌを構成するガラス基板である。本実施例ではＳＵＢ１
は薄膜トランジスタ及び画素電極が形成されている基板
であり、ＳＵＢ２はカラーフィルタ及び共通電極が形成
されている基板である。

【００３４】ＦＵＳはＳＵＢ１とＳＵＢ２の間に封入さ
れた液晶を封止する、封止材である。

【００３５】ＢＭはＳＵＢ２に形成された遮光膜であ
る。本実施例の液晶表示モジュールＭＤＬは、表示領域
ＡＲ周辺のＢＭが遮光する領域を最適にすることによ
り、４５度以上の斜めの角度から表示領域を見ても、バ
ックライトから直接漏れてくる光が見えることがなく、
また表示領域ＡＲ周辺の表示に無関係な部分（例えば枠
スペーサＷＳＰＣで隠されている部分）が見えることも
ないので、シールドケースＳＨＤで必要以上にＳＵＢ
１、ＳＵＢ２を覆う必要がなく額縁領域を縮小すること
が出来る。

【００３６】ＰＯＬ１はＳＵＢ２に貼付られる上偏光板
であり、ＰＯＬ２はＳＵＢ１に貼付られる下偏光板であ
る。本実施例の液晶表示素子ＰＮＬはＰＯＬ１、ＰＯＬ
２及び、ＳＵＢ１とＳＵＢ２間に設けられる液晶層によ
り、バックライトから供給される光を透過したり遮断し
たりすることにより画像を表示している。

【００３７】ＶＩＮＣ１はＳＵＢ２に貼付られる視角拡
大フィルムであり、ＶＩＮＣ２はＳＵＢ１に貼付られる
視角拡大フィルムである。本実施例ではＳＵＢ１、ＳＵ
Ｂ２に視角拡大フィルムを設けることにより、観測者が
表示を見る角度によりコントラストが変化する液晶表示
素子特有の問題である、視角依存性をなくしている。従
って本実施例の液晶表示モジュールＭＤＬでは視角拡大
フィルムにより表示領域ＡＲの中央部と周辺部のコント
ラスト差をなくし、対角サイズＤが３４ｃｍ（１３．３
インチ）以上の広い表示領域をもつ液晶表示装置を実現
している。

【００３８】なお視角拡大フィルムは偏光板の外側に貼
付ても良いが、視角拡大効果を上げる為に本実施例では
偏光板とガラス基板の間に視角拡大フィルムを設けてい
る。

【００３９】ＬＰはバックライトの光源となる蛍光管で
ある。

【００４０】ＧＬＢはバックライトの導光板であり、蛍
光管ＬＰから来る光をＳＵＢ１、ＳＵＢ２の方向に向け
均一な面光源を形成する様に働く。ＧＬＢの断面は重量
を軽くするために、ＬＰ側では厚く、ＬＰと反対側では
薄い、テーパ形状をしている。

【００４１】ＲＦＳは反射シートで、ＧＬＢの底面に来
た光を反射しＧＬＢの中に戻す働きをする。

【００４２】ＳＰＳは拡散シートで、ＧＬＢの上面から
液晶表示素子ＰＮＬに向けて射出する光を様々な方向に
拡散する働きをする。

【００４３】ＰＲＳはプリズムシートで、ＳＰＳで拡散
した光を特定の出射角の範囲に集光し、バックライトの
輝度を向上する働きをする。

【００４４】ＰＯＲは偏光反射板で、液晶表示装置の輝
度を向上する為に設けられている。ＰＯＲは特定の偏光
軸の光のみを透過し、それ以外の偏光軸の光は反射する
性質を持っている。従ってＰＯＲの透過する偏光軸を下
偏光板ＰＯＬ２の偏光軸と合わせることにより、従来Ｐ
ＯＬ２で吸収されていた光もＰＯＲと導光板ＧＬＢの間
で行ったり来たりしている間にＰＯＬ２を透過する偏光
光に変えられてＰＯＲから射出されるので、液晶表示装
置の輝度を向上することが出来る。

【００４５】ＬＳはランプリフレクタで、ＬＰで発生し
た光をＧＬＢの方向に反射する働きをする。ＬＳはまた
後述するように、ＬＰを保持する働きもする。また、Ｌ
Ｓは図７（Ａ）に示す様に、ＬＳがＧＬＢを挟み込むこ
とにより、ＧＬＢに固定されているので、ＬＰを簡単に
交換することが出来る。

【００４６】先に述べた枠スペーサーＷＳＰＣは導光板
ＧＬＢの周辺部を押さえ、ＷＳＰＣのフックをモールド
ケースＭＬの穴に差し込むことにより、ＧＬＢをＭＬに
しっかりと固定し、ＧＬＢが液晶表示素子ＰＮＬに衝突
するのを防いでいる。本実施例ではさらに、ＳＰＳ、Ｐ
ＲＳ及びＰＯＲもＷＳＰＣにより抑えつけられているの
で、ＳＰＳ、ＰＲＳ及びＰＯＲが、ゆがむことがなく、
対角サイズＤが３４ｃｍ（１３．３インチ）以上の広い
表示領域をもつ液晶表示素子ＰＮＬを照らすバックライ
トを液晶表示装置内に実装することができる。

【００４７】ＧＣ１はＷＳＰＣとＳＵＢ１の間に設けら
れるゴムクッションである。

【００４８】ＬＰＣ３は蛍光管ＬＰに電圧を供給するラ
ンプケーブルで、実装スペースを取らない様にフラット
ケーブルからなりＷＳＰＣとＬＳの間に設けられる。Ｌ
ＰＣ３は両面テープによりＬＳに貼り付けられているの
で、蛍光管ＬＰを交換するときにＬＳと共に交換するこ
とが出来、ＬＰＣ３をＬＰから外す必要がなく、ＬＰの
交換が容易である。またＬＰＣ３はフレキシブルフィル
ムと金属膜の多層膜でなる為、ＷＳＰＣとＬＳの衝突を
防止するクッションにもなる。

【００４９】ＯＬはＯリングで、ＬＰとＬＳの間のクッ
ションの働きをする。ＯＬはＬＰの輝度を低下させない
様に透明なプラスチックからなる。またＯＬはＬＰから
高周波の電流が漏れるのを防止する為に誘電率の低い絶
縁物からなる。ＯＬはまたＬＰが導光板ＧＬＢと衝突す
るのを防ぐクッションにもなっている。

【００５０】ＩＣ１は液晶表示素子ＰＮＬの映像信号線
を駆動するドレインドライバチップで、半導体チップの
中に駆動回路が集積され、ＳＵＢ１上に実装されてい
る。ＩＣ１はＳＵＢ１の一方の辺のみに実装されている
ので、ＩＣ１が実装された辺と対向する辺は液晶表示モ
ジュールＭＤＬの額縁領域を縮小することが出来る（図
７（Ｂ）参照）。また蛍光管ＬＰ及びランプリフレクタ
ＬＳはＳＵＢ１のＩＣ１が実装された部分の下に重ねて
設けられているので、ＬＰ及びＬＳを液晶表示モジュー
ルＭＤＬ内にコンパクトに収納することが出来る。

【００５１】ＩＣ２は液晶表示素子ＰＮＬの走査信号線
を駆動するゲートドライバチップで、半導体チップの中
に駆動回路が集積され、ＳＵＢ１上に実装されている。

【００５２】本実施例の実装技術は薄膜トランジスタを
用いたアクティブマトリックス型の液晶表示装置を例に
して記載しているが、薄膜トランジスタを用いないパッ
シブマトリックス型の液晶表示装置に応用することも可
能であり、パッシブマトリックス型の液晶表示装置場合
はＩＣ１はセグメントドライバチップを用いＳＵＢ１上
に実装し、ＩＣ２はコモンドライバチップを用いＳＵＢ
２上に実装すれば良い。

【００５３】ＦＰＣ１は走査信号線側フレキシブルプリ
ント基板で、ＳＵＢ１の外部端子に異方性導電膜により
接続され、ＩＣ２に電源及び駆動信号を供給している。
ＦＰＣ１上には抵抗やコンデンサ等のチップ部品ＥＰが
実装されている。

【００５４】ＦＰＣ２は映像信号線側フレキシブルプリ
ント基板で、ＳＵＢ１の外部端子に異方性導電膜により
接続され、ＩＣ１に電源及び駆動信号を供給している。
ＦＰＣ２上には、抵抗やコンデンサ等のチップ部品ＥＰ
が実装されている。本実施例では、額縁領域を縮小する
為に、ＦＰＣ２はランプリフレクタＬＳを包む様に折り
曲げられ、ＦＰＣ２の一部（ｂ部）はバックライトの裏
のモールドケースＭＬと第２の下シールドケースの間に
挾まれ固定されている。モールドケ−スＭＬにはＦＰＣ
２のチップ部品ＥＰのスペースを確保する為の切欠きが
設けられている。ＦＰＣ２は折り曲げがたやすい様に薄
い厚さの部分（ａ部）と、多層配線の為に厚さの厚い部
分（ｂ部）で構成されている。また本実施例では下シー
ルドケースを第１の下シールドケースＬＦ１と第２の下
シールドケースＬＦ２に分けて液晶表示モジュールＭＤ
Ｌの裏面を覆っているので、図７（Ａ）に示す様に、Ｌ
Ｆ２を外しＦＰＣ２をめくればランプリフレクタＬＳを
露出させることが出来るので蛍光管ＬＰの交換が容易で
ある。

【００５５】ＰＣＢは電源回路やコントローラ回路が形
成されたインターフェース基板で、多層のプリント基板
からなる。本実施例では、額縁領域を縮小する為に、Ｐ
ＣＢはＦＰＣ１の下に重ねて設けられ、両面テープＢＡ
ＴでＳＵＢ１に貼付られている。

【００５６】図８（Ａ）に示す様にＰＣＢにはコネクタ
ＣＴＲ４が設けられＦＰＣ２のコネクタＣＴ４と電気的
に接続されている。図示しないが、ＦＰＣ１もコネクタ
を介して電気的に接続されている。

【００５７】ＳＵＰは補強板であり、下シールドケース
とコネクタＰＣＴ４の間に設けられＣＴ４がＣＴＲ４か
ら外れるのを防止している。

【００５８】ＳＰＣ４はシールドケースＳＨＤと上偏光
板ＰＯＬ１の間に設けるスペーサで、腐食布から成り粘
着材によりシールドケースに貼り付けられている。な
お、ＳＰＣ４を両面テープにしてＳＨＤとＰＯＬ１を貼
付ても良い。

【００５９】本実施例では液晶表示素子ＰＮＬがＳＨＤ
から飛び出すのを防止するために、図７（Ｂ）に示す様
に、プラスチックフィルムからなる偏光板ＰＯＬ１をガ
ラス基板ＳＵＢ１から出し、ＰＯＬ１をＳＨＤで押さえ
ている。ＳＵＢ２から出たＰＯＬ１をＳＨＤで押さえる
構成により、本実施例は額縁領域を縮小しても十分な強
度を確保している。

【００６０】またプラスチックフィルムからなる視角拡
大フィルムＶＩＮＣ１をガラス基板ＳＵＢ１から出し、
ＶＩＮＣ１をＳＨＤで押さえても液晶表示素子ＰＮＬが
ＳＨＤから飛び出すのを防止することが出来る。本実施
例ではＰＯＬ１とＶＩＮＣ１の両者をＳＵＢ１から出
し、ＰＯＬ１とＶＩＮＣ１の両者をＳＨＤで押さえてい
るので、ＳＨＤが液晶表示素子ＰＮＬを覆う領域が少な
くても、液晶表示素子ＰＮＬがＳＨＤから飛び出すこと
はない。

【００６１】ＤＳＰＣはドレインスペーサで、シールド
ケースＳＨＤとガラス基板ＳＵＢ１の間に設けられ、Ｓ
ＨＤとＳＵＢ１が衝突するのを防止している。ＤＳＰＣ
はまた、ドレインドライバチップＩＣ１を覆う様に設け
られ、ＩＣ１の部分には切欠きＮＯＴが設けられている
ので、ＳＨＤやＤＳＰＣがＩＣ１に衝突することがな
く、ＩＣ１が破壊されることがない。またＤＳＰＣは、
ＳＵＢ１の外部接続端子上にある映像信号線側フレキシ
ブルプリント基板ＦＰＣ２も押さえているので、ＳＵＢ
１からＦＰＣ２が剥離するのを防止し、ＳＵＢ１とＦＰ
Ｃ２が電気的に導通が取れなくなるのを防止している。
ＤＳＰＣは、ＩＣ１を保護する為に衝撃が加わっても潰
れず、またＳＵＢ１を保護する為に衝撃をある程度吸収
する、塩化ビニール系のプラスチックで形成されてい
る。

【００６２】ＦＵＳは液晶の封入口に充填する封止材で
ある。

【００６３】ＢＡＴは両面テープである。本実施例で
は、図８（Ａ）及び図８（Ｂ）に示すように液晶表示素
子ＰＮＬのゲートドライバチップＩＣ２側（Ｇ側）と液
晶の封入口側（封入側）は、カラーフィルタ側のガラス
基板ＳＵＢ２がシールドケースＳＨＤに両面テープＢＡ
Ｔで貼付られている。また、図７（Ｂ）に示す様に液晶
表示素子ＰＮＬのドレインドライバチップＩＣ１が実装
されていない側（ＬＤ側）も粘着材を付けたスペーサＳ
ＰＣ４を介してＳＵＢ２がＳＨＤに貼付られている。
（ＳＰＣ４が両面テープと同等の機能を果たす。）従っ
て本実施例では液晶表示素子ＰＮＬのドレインドライバ
チップＩＣ１が実装されている側（Ｄ側）を除いて液晶
表示素子ＰＮＬがＳＨＤに貼付られているので、強い衝
撃を受けても液晶表示素子ＰＮＬがＳＨＤから、ずれる
ことがない。

【００６４】また本実施例では図８（Ｂ）に示す様に、
封入側はＳＵＢ１とＳＵＢ２の端部をおよそ一致させて
貼り合わせている。そして本実施例では、ＳＵＢ１とＳ
ＵＢ２が重なっている端部をシールドケースＳＨＤと枠
スペーサＷＳＰＣで挾んで液晶表示素子ＰＮＬを固定し
ているので、ＳＨＤが液晶表示素子ＰＮＬを覆う領域を
少なくすることが出来、また強い衝撃を受けてもＳＨＤ
と枠スペーサＷＳＰＣで挾んでいる部分のＳＵＢ１又は
ＳＵＢ２が割れることがない。なおＳＵＢ１とＳＵＢ２
が重なっている端部をシールドケースＳＨＤとモールド
ケースＭＬで挾んで液晶表示素子ＰＮＬを固定しても良
い。またＳＵＢ１とＳＵＢ２が重なっている端部をシー
ルドケースＳＨＤと枠スペーサＷＳＰＣで挾んで液晶表
示素子ＰＮＬを固定する構成をＬＤ側（図７（Ｂ）参
照）にも適応することが出来、ＬＤ側と封入側の両方で
ＳＵＢ１とＳＵＢ２が重なっている端部を保持する構成
を採用することにより、額縁領域をさらに縮小すること
が出来、液晶表示モジュールＭＤＬがさらに強い衝撃に
耐えられるようになる。

【００６５】《液晶表示素子ＰＮＬ》図９は、液晶表示
素子ＰＮＬの外周部に、走査信号線側フレキシブルプリ
ント基板ＦＰＣ１と、折り曲げる前の映像信号線側フレ
キシブルプリント基板ＦＰＣ２を実装した状態を示す図
である。

【００６６】図１０は、液晶表示素子ＰＮＬとＦＰＣ１
およびＦＰＣ２が接続されている部分を拡大した図であ
る。

【００６７】図１１は、図１０のI−I線で切断した断面
図を示す。

【００６８】ＩＣ１はドレインドライバチップ、ＩＣ２
はゲートドライバチップである。

【００６９】本実施例では図１１に示すように、ＩＣ
１、ＩＣ２は異方性導電膜ＡＣＦ１、ＡＣＦ２や紫外線
硬化樹脂等を使用して液晶表示素子ＰＮＬの基板上に直
接実装されている（チップ オン ガラス実装：ＣＯＧ実
装）。ＣＯＧ実装は、画素数の多い、高精細の液晶表示
素子ＰＮＬの実装技術として適している。例えば、駆動
ＩＣチップが実装されたテープキャリアパッケージを用
いた場合には、テープキャリアフィルムの延び縮みによ
り、接続端子間の距離が１００ミクロン以下になると液
晶表示素子ＰＮＬとの接続が難しくなるが、ＣＯＧ実装
では接続端子ＤＴＭ、ＧＴＭ間の距離が７０ミクロン以
下でも駆動ＩＣチップと液晶表示素子との接続が可能で
ある。

【００７０】本実施例では、液晶表示素子ＰＮＬの片側
の長辺側にＩＣ１を一列に並べ、ドレイン線を片側の長
辺側に引き出した。ゲート線間のピッチはある程度大き
いため、本実施例では、片側の短辺側にて端子ＧＴＭを
引き出しているが、さらに高精細になると、対向する２
個の短辺側にゲート端子ＧＴＭを交互に引き出すことも
可能である。

【００７１】ドレイン線あるいはゲート線を交互に引き
出す方式では、前述したように、ドレイン端子ＤＴＭあ
るいはゲート端子ＧＴＭと駆動ＩＣの出力側バンプＢＵ
ＭＰとの接続は容易になるが、周辺回路基板を液晶表示
素子ＰＮＬの対向する２長辺の外周部に配置する必要が
生じ、このため外形寸法が片側引き出しの場合よりも大
きくなる。このため、本実施例では、多層フレキシブル
基板を使用し、ドレイン線を片側のみに引き出すことで
額縁領域を小さくしている。

【００７２】《ＴＦＴ基板》図１２は、液晶を介して互
いに対向配置される一対の透明ガラス基板ＳＵＢ１、Ｓ
ＵＢ２のうち一方の透明ガラス基板ＳＵＢ１、いわゆる
ＴＦＴ基板と称される透明ガラス基板ＳＵＢ１の液晶側
の面の構成を示す平面図である。なお、このＴＦＴ基板
と対向配置される他の透明ガラス基板ＳＵＢ２は図示し
ていないが、図中点線枠Ａの個所を外輪郭として対向配
置され、その液晶側の面には各画素に共通な共通電極
（透明電極）が形成されているとともに、カラー表示の
場合には対応する画素毎にカラーフィルタが形成されて
いる。

【００７３】同図において、この透明ガラス基板ＳＵＢ
１は、その製造工程において、規定よりも若干大きめの
ものが用意され、加工がなされた時点で図中一点鎖線枠
ＣＵＴＬＮの部分でカッテングされてその周辺部が排除
されるようになっている。このような部分（以下、カッ
ト領域と称する）を予め設けているのは、後に詳述する
ように、この部分に各信号線のショートあるいは断線等
を検査するための検査用端子を形成するためである。

【００７４】このような透明ガラス基板ＳＵＢ１の表面
には、図中ｘ方向に延在しｙ方向に並設された走査信号
線（ゲート信号線）ＧＬ１、ＧＬ２、…、ＧＬｎが形成
されている。これら各走査信号線ＧＬ１、ＧＬ２、…、
ＧＬｎのそれぞれの一端（図中左側）には、図中ＣＵＴ
ＬＮの内側に近接されてそのゲート端子部ＧＴＭが備え
られている。これら各ゲート端子部ＧＴＭは、走査信号
を供給するためのゲートドライバチップＩＣ２に接続さ
れる端子部となるものである。

【００７５】また、各走査信号線ＧＬ１、ＧＬ２、…、
ＧＬｎのそれぞれの他端（図中右側）は、図中ＣＵＴＬ
Ｎの外側に延在され透明ガラス基板のカット領域に形成
された第２検査用端子２Ｒにそれぞれ共通に接続されて
いる。

【００７６】この第２検査用端子２Ｒに一方のプローブ
を当接させるとともに、各端子部ＧＴＭに他方のプロー
ブを順次当接させ、それらの間に流れる電流を検知する
ことによって、各走査信号線ＧＬ１、ＧＬ２、…、ＧＬ
ｎに断線が生じているか否かを検査できるようになる。

【００７７】なお、各走査信号線ＧＬ１、ＧＬ２、…、
ＧＬｎのそれぞれの一端側（図中左側）の図中ＣＵＴＬ
Ｎの外側に延在され透明ガラス基板のカット領域には、
各走査信号線ＧＬ１、ＧＬ２、…、ＧＬｎとは共通接続
されていないが、第２検査用端子２Ｒとほぼ同様のパタ
ーンからなる端子２Ｌが形成されている。この端子２Ｌ
は検査用端子としては機能しないが、これを形成してお
くことによって、静電保護機能を有するからである。し
かし、この明細書ではこの端子２Ｌを便宜上以下第２検
査用端子２Ｌと称することにする。

【００７８】また、これら各走査信号線ＧＬ１、ＧＬ
２、…、ＧＬｎと絶縁されて図中ｙ方向に延在しｘ方向
に並設された映像信号線（ドレイン信号線）ＤＬ１、Ｄ
Ｌ２、…、ＤＬｍが形成されている。

【００７９】そして、これら各映像信号線ＤＬ１、ＤＬ
２、…、ＤＬｍのそれぞれの一端（図中下側）には、図
中ＣＵＴＬＮの内側に近接されてその端子部ＤＴＭが備
えられている。これら各端子部ＤＴＭは、映像信号を供
給するためのドレインドライバチップＣ１に接続される
端子部となるものである。

【００８０】また、各映像信号線ＤＬ１、ＤＬ２、…、
ＤＬｍのそれぞれの一端側（図中上側）には、各映像信
号線ＤＬ１、ＤＬ２、…、ＤＬｍのうちたとえば奇数番
目のものが図中ＣＵＴＬＮの外側に延在され透明ガラス
基板のカット領域に形成された第１検査用端子２Ｕに接
続されている。また、各映像信号線ＤＬ１、ＤＬ２、
…、ＤＬｍのそれぞれの他端側（図中下側）には、各映
像信号線ＤＬ１、ＤＬ２、…、ＤＬｍのうちたとえば偶
数番目のものが図中ＣＵＴＬＮの外側に延在され透明ガ
ラス基板のカット領域に形成された第１検査用端子２Ｄ
に接続されている。

【００８１】第１検査用端子２Ｕに一方のプローブを当
接させるとともに、第１検査用端子２Ｄに他方のプロー
ブを順次当接させ、それらの間に流れる電流を検知する
ことによって、隣接する各映像信号線ＤＬ間にショート
が生じているか否かを検査できるようになる。

【００８２】また、第２検査用端子２Ｒに一方のプロー
ブを当接させるとともに、第１検査用端子２Ｕあるいは
第１検査用端子２Ｄに他方のプローブを当接させ、それ
らの間に流れる電流を検知することによって、走査信号
線ＧＬと映像信号線ＤＬとの間にショートが生じている
か否かを検査できるようになる。

【００８３】各走査信号線Ｇ１、Ｇ２、…、Ｇｎと各映
像信号線Ｄ１、Ｄ２、…、Ｄｍによって囲まれた領域の
それぞれは画素領域を構成し、これら各画素領域の集合
によって表示部を構成するようになっている。

【００８４】各画素領域には、図１３に示すように、た
とえば一方の側の走査信号線ＧＬ２からの走査信号の供
給によってオンされる薄膜トランジスタＴＦＴを備え、
このオンされた薄膜トランジスタＴＦＴを介して映像信
号線ＤＬ１からの映像信号が供給される透明の画素電極
ＩＴＯ１が形成されている。

【００８５】また、この画素電極ＩＴＯ１と他方の側の
走査信号線ＧＬ１との間には付加容量素子Ｃａｄｄが形
成され、この付加容量素子Ｃａｄｄによって、薄膜トラ
ンジスタＴＦＴがオフしても画素電極１０に映像信号が
比較的長く蓄積されるようになっている。

【００８６】さらに、このような各画素領域の集合で形
成される表示部の周辺部であって、対向する他の透明ガ
ラス基板ＳＵＢ２との間に液晶が充填されている部分
（その輪郭を構成する部分は液晶を封止するシール材が
形成され図中点線枠Ａで示している）に、静電保護回路
が形成されている。

【００８７】この静電保護回路は、まず、表示部を囲む
ようにして、映像信号線ＤＬ１、ＤＬ２、…、ＤＬｍと
直交して配置される第１共通線３Ｕ、３Ｄと、走査信号
線ＧＬ１、ＧＬ２、…、ＧＬｎと直交して配置される第
２共通線３Ｌ、３Ｒとを有している。

【００８８】第１共通線３Ｕ、３Ｄは表示部を間にして
図中上下のそれぞれに形成され、また、第２共通線３
Ｌ、３Ｒは表示部を間にして図中左右のそれぞれに形成
されている。

【００８９】第１共通線３Ｕは、それに直交する映像信
号線ＤＬのうち奇数番目のそれと非線形素子を介して接
続され、また、第１共通線３Ｄは、それに直交する映像
信号線のうち偶数番目のそれと非線形素子ＮＲを介して
接続されている。

【００９０】何らかの原因で映像信号線ＤＬ１、ＤＬ
２、…、ＤＬｍに静電気が飛び込んだ場合、この静電気
を非線形素子ＮＲを介して第１共通線３Ｕ、第１検査用
端子２Ｄに分散できるようにし、これにより薄膜トラン
ジスタＴＦＴへの印加を回避できるようになっている。

【００９１】第２共通線３Ｌは、それに直交する映像信
号線ＧＬの全てに非線形素子ＮＲを介して接続され、ま
た、第２共通線３Ｒは、それに直交する映像信号線ＧＬ
の全てに非線形素子ＮＲを介して接続されている。

【００９２】何らかの原因で走査信号線ＧＬ１、ＧＬ
２、…、ＧＬｎに静電気が飛び込んだ場合、この静電気
を非線形素子ＮＲを介して第２共通線３Ｌ、第２検査用
端子２Ｒに分散できるようにし、これにより薄膜トラン
ジスタＴＦＴへの印加を回避できるようになっている。

【００９３】なお、第１共通線３Ｕ、３Ｄおよび第２共
通線３Ｌ、３Ｒはそれぞれ電気的に分離されて構成され
ている。これらが共通接続されていると、検査用端子２
Ｒ、２Ｕ、２Ｄを用いたショートあるいは断線の検査が
できなくなる場合があるからである。

【００９４】そして、この実施例では、前記第１検査用
端子２Ｕと第２検査用端子２Ｒとの間、第２検査用端子
２Ｒと第１検査用端子２Ｄとの間、第１検査用端子２Ｄ
と第２検査用端子２Ｌとの間、第２検査用端子２Ｌと第
１検査用端子２Ｕとの間に、それぞれ高抵抗部４Ａが介
在され、これにより、たとえば配向膜のラビングによっ
て第１検査用端子２Ｕと第２検査用端子２Ｌとの間に電
位差を有した静電気が蓄電されても、高抵抗部４Ａを介
して電流が流れるためにそれらはある時定数でやがて同
電位となることを図った構成となっている。

【００９５】このことは、前記静電気の比較的長い時間
の蓄積による薄膜トランジスタＴＦＴのしきい電圧の変
化を防止できる効果を有する。

【００９６】そして、第１検査用端子２Ｄと第２検査用
端子２Ｒとの間に所定の電圧を印加してその間に流れる
電流を検出することによって各信号線間のショートを検
査する場合に全く支障のない構成ともなる。

【００９７】すなわち、各信号線間にショートが生じて
いる場合には、このショートの部分を通して電流が流れ
ることから、その電流値が大きく検出されるが、各信号
線間にショートが生じていない場合には、高抵抗部４Ｂ
を通して電流が流れることから、その電流値が小さく検
出されるようになる。

【００９８】このことから、上述した各場合における電
流値を経験則によって認識できていれば、ゲート信号線
とドレイン信号線との間にショートが生じているか否か
の検査が容易にできるようになる。

【００９９】《画素領域の構成》図１４に液晶表示素子
ＰＮＬの画素領域の平面図を示す。図１４のI−I線で切
った断面図を図１５に、II−II線で切った断面図を図１
６に、III−III線で切った断面図を図１７に示す。

【０１００】図１４に示すように各画素は隣接する２本
の走査信号線ＧＬと、隣接する２本の映像信号線ＤＬと
の交差領域内に配置されている。各画素は薄膜トランジ
スタＴＦＴ、画素電極ＩＴＯ１及び付加容量Ｃａｄｄを
含む。図１４に示すように、液晶層ＬＣを基準にして第
１の透明ガラス基板ＳＵＢ１側には薄膜トランジスタＴ
ＦＴ及び透明な画素電極ＩＴＯ１が形成され、第２の透
明ガラス基板ＳＵＢ２側にはカラーフィルタＦＩＬ、遮
光用ブラックマトリックスパターンＢＭが形成されてい
る。ＳＵＢ１、ＳＵＢ２の両面には酸化シリコン膜ＳＩ
Ｏが設けられている。

【０１０１】ＳＵＢ２の内側（ＬＣ側）の表面には、遮
光膜ＢＭ、カラーフィルタＦＩＬ、保護膜ＰＳＶ２、透
明な共通電極ＩＴＯ２及び上部配向膜ＯＲＩ２が順次積
層して設けられている。ＰＯＬ１、ＰＯＬ２はＳＵＢ
１、ＳＵＢ２の外側表面に設けられた偏向板である。Ｖ
ＩＮＣ１、ＶＩＮＫ２はＳＵＢ１、ＳＵＢ２の外側表面
に設けられた視角拡大フィルムである。

【０１０２】薄膜トランジスタＴＦＴは、図１６に示す
ように、走査信号線ＧＬと一体のゲート電極、走査信号
線ＧＬの表面酸化膜ＡＯＦ、窒化シリコンの絶縁膜Ｇ
Ｉ、真性の非晶質シリコンからなるｉ型半導体層ＡＳ、
不純物を含んだ半導体層ｄ０及びソース電極ＳＤ１、ド
レイン電極ＳＤ２が積層されて形成されている。

【０１０３】ＴＦＴは窒化シリコンやポリイミド等の有
機膜から成る保護膜ＰＳＶ１で覆われている。ＰＳＶ１
やＩＴＯ１の上には下部配向膜ＯＲＩ１が設けられてい
る。ＧＬはアルミニウムから成る第１導電膜ｇ１で形成
される。従ってＧＬの表面酸化膜ＡＯＦはアルミニウム
の酸化膜から成る。なお、ＧＬはタンタルで形成しても
良く、ＧＬをタンタルで形成した場合は、ＡＯＦはタン
タルの酸化膜になる。

【０１０４】ＩＴＯ１はＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ
Ｏｘｉｄｅ）等の透明導電膜ｄ１で形成される。

【０１０５】ＳＤ１及びＳＤ２はクロムから成る第２導
電膜ｄ２とアルミニウムから成る第３導電膜ｄ３の積層
膜で形成される。ＤＬもｄ２とｄ３の積層膜で形成され
る。

【０１０６】ＡＳ及びＧＩはＴＦＴ部分の他に、ＤＬの
下にもＤＬに沿って形成される。ＤＬに沿ってＡＳ及び
ＧＩを形成することにより、ＡＳ及びＧＩの段差により
ＤＬが断線するのを防止している。また、ＧＩは画素部
の全面を覆わず、ＩＴＯ１上の部分等、ＧＩが除去され
た部分がある。画素部にＧＩの除去された部分を設ける
ことによりＧＩの応力を緩和し、ＧＩの剥がれを防止し
ている。

【０１０７】ＩＴＯ１上には、ＰＳＶ１が除去された開
口部ＨＯＰＩが設けられている。ＰＳＶ１に開口部ＨＯ
ＰＩを設けることにより、ＰＳＶ１に発生する応力を緩
和しＰＳＶ１の剥がれを防止している。またＩＴＯ１上
にＨＯＰＩを設けることにより、ＩＴＯ１が液晶ＬＣに
与える電界を強くしている。

【０１０８】保持容量Ｃａｄｄはｇ１で形成される第１
の電極ＰＬ１と、ｄ１で形成される第２の電極ＰＬ２
と、ＡＯＦで形成される誘電体膜からなる。ＰＬ１はＡ
Ｓ、ＧＩに設けられた穴ＣＮＴを通しｄ２、ｄ３の積層
膜から成る配線に接続され、ｄ２、ｄ３から成る配線は
ＡＳ、ＧＩが除去された部分で画素電極ＩＴＯ１に接続
されるので、ＰＬ１とＩＴＯ１は電気的に接続される。
アルミニウムの酸化膜から成るＡＯＦは窒化シリコンや
酸化シリコンに比べ誘電率が高いので、Ｃａｄｄの誘電
体膜にＡＯＦの単層膜を用いることによりＣａｄｄを小
さく形成することが出来、画素の開口率が向上する。ま
た、ＰＬ１の端部をＧＩ、ＡＳで覆い、その上にＰＬ２
とＩＴＯ１を接続する配線を設けているので、ＰＬ１の
端部で発生する電界集中によりＡＯＦが絶縁破壊を起こ
すことが無い。またタンタルの酸化物も誘電率が高いの
で、ＰＬ１にタンタルを用い、ＡＯＦにタンタルの酸化
膜を用いても良い。

【０１０９】《静電保護回路》図１８は、走査信号線Ｇ
Ｌ側の静電保護を図る静電保護回路を示す平面図であ
る。なお、同図のＩ−Ｉ線における断面図を図１９に、
II−II線における断面図を図２０に示している。

【０１１０】なお、同図に示す静電保護回路は、画素領
域の構成と並行して形成されるものであり、画素領域の
構成部分と同時に形成される部分はそれと同一の符号で
示している。

【０１１１】図１８において、画素領域から水平に延在
する走査信号線ＧＬがあり、その走査信号線ＧＬはゲー
トドライバチップＩＣ２の搭載部にまで到って形成され
ている。

【０１１２】この保護回路は、走査信号線ＧＬと絶縁か
つ直交されて配置される共通線ＳＬと、該走査信号線Ｇ
Ｌの両側においてこの走査信号線ＧＬと共通線ＳＬとの
間に介在された第１非線形素子ＮＲ１および第２非線形
素子ＮＲ２から構成されている。

【０１１３】走査信号線ＧＬと共通線ＳＬとの絶縁はそ
れらの間に介在されたＧＩとＡＳとの積層体によってな
されている。

【０１１４】第１非線形素子ＮＲ１は、その形成領域
に、まず、ＩＴＯ膜からなる導電膜ｄ１が形成され、こ
の導電膜ｄ１の上には該導電膜ｄ１と若干ずれた位置に
ＧＩとＡＳの積層体が形成されている。このように積層
体を導電膜ｄ１に対してずれた状態で形成するのは、該
導電膜ｄ１とその後に形成するＳＬとの接続を図るため
である。

【０１１５】そして、ＳＬがｄ１と接続された状態で積
層体の一方の辺部の上面に形成され、非線形素子の一方
の電極を形成している。他方の電極は積層体の他方の辺
部の上面に形成され、この電極はそのまま延在して走査
信号線ＧＬに重畳されるようにして形成されている。

【０１１６】前記電極が重畳される走査信号線ＧＬの部
分は、該走査信号線ＧＬの表面を陽極化成するための電
源供給端子となる部分で、その表面においてＡＯＦが形
成されていない領域となっている。

【０１１７】このような構成からなる第１非線形素子の
等価回路は、図１９（ｂ）のようになる。

【０１１８】また、第２非線形素子においては、導電膜
ｄ１と接続される電極が逆になっている点を除き第１非
線形素子と同様の構成となっている。

【０１１９】また、、映像信号線ＤＬ側の静電保護を図
る静電保護回路は図示していないが、上記構成とほぼ同
様となっている。

【０１２０】なお、走査信号線ＧＬの端部は、ゲートド
ライバチップＩＣ２の電極（バンプ）と接続される部分
となり、この部分はＩＴＯ膜からなるｄ１で形成されて
いる。電食を防ぐためである。

【０１２１】この場合、走査信号線ＧＬのｇ１と前記ｄ
１とは接触抵抗が大きいため、これを回避するためｄ２
とｄ３の積層膜を介してｇ１とｄ１との接続を図る構成
となっている。

【０１２２】《ドライバチップ搭載部近傍の構成》図２
１は、ドライバチップ搭載部の近傍の構成を示す平面図
である。

【０１２３】走査信号線ＧＬおよび映像信号線ＤＬはそ
のいずれにおいても、ドライバチップＩＣ１、ＩＣ２の
出力端子側に延在され、ゲート端子ＧＴＭおよびドレイ
ン端子ＤＴＭを備えている。

【０１２４】また、ドライバチップＩＣ１、ＩＣ２の入
力端子側には、透明ガラス基板ＳＵＢ１のＣＵＴＬＮの
内側に配置される外部端子Ｔｄから延在された端子ＩＰ
が形成されている。

【０１２５】この場合において、ドライバチップＩＣ
１、ＩＣ２の搭載部には、各ゲート端子ＧＴＭを共通接
続させる配線ＳＨｃが形成され、この配線ＳＨｃは前記
外部端子Ｔｄの一部を介して検査用端子に接続されてい
る。

【０１２６】この検査用端子を用いた検査が終了した後
は、この状態のままにしておくことは、表示駆動の妨げ
になることから、図中Ｃ１−Ｃ１線およびＣＴ１−ＣＴ
１線に沿ってレーザを走査することによって、断線処理
を行うようになっている。

【０１２７】《シール材およびその近傍の構成》シール
材ＳＬは、一対の透明ガラス基板との間の液晶を封じる
ためにあり、表示部を囲むようにして形成されている。

【０１２８】そして、このように環状に形成されたシー
ル材の一部は、該シール材の形成時においては開口が設
けられており、この開口はこの開口を通して液晶が封入
された後に封止剤によって封止されるようになってい
る。

【０１２９】図２２は、この封止部における一実施例を
示した構成図であり、同図（Ａ）は平面図、同図（Ｂ）
はI−I線における断面図、同図（Ｃ）はII−II線におけ
る断面図である。

【０１３０】シール材ＳＬは、その開口部における各端
部が透明ガラス基板の端辺側に滑らかに屈曲されて延在
するようにして形成されている。封止剤ＦＵＳの侵入を
容易にするためである。

【０１３１】この場合、延在されたシール材ＳＬの内壁
面のそれぞれの一部には、封止剤ＦＵＳの侵入を妨げる
かのようにして突起ＰＯＴが設けられており、これによ
り、侵入時における封止剤ＦＵＳのシール材に対する密
着性を確保し、液晶封止の信頼性を向上させるようにな
っている。

【０１３２】また、シール材ＳＬの外側にまで、延在さ
れる走査信号線ＧＬは、特に、シール材ＳＬの開口部に
おいて、その走行方向に対して左右に迂回するようにジ
グザク状に形成されている。

【０１３３】この場合においても、封止剤ＦＵＳの封止
に対する信頼性を充分に図った構成となっている。

【０１３４】図２３は、この部分における従来との相違
を比較して示す図であり、同図（Ａ）は従来の構成を示
し、同図（Ｂ）は本実施例の構成を示している。なお、
同図（Ｃ）は同図（Ａ）のI−I線における断面図を、同
図（Ｄ）は同図（Ｂ）のII−II線における断面図を示し
ている。

【０１３５】この図から、封止剤ＦＵＳの封止形状に大
きな差異が認められ、本実施例の場合の方が封止を確実
なものとしていることが判る。

【０１３６】なお、この実施例では、各走査信号線ＧＬ
の隣接する走査信号線ＧＬとの間の間隔を全て同じよう
にするため、シール材ＳＬの開口部を除く部分において
も同様に走査信号線ＧＬがジグザグ状に形成されている
（図２４参照）。

【０１３７】図１は、矩形状に形成されるシール材ＳＬ
の角の部分、すなわち、ＴＦＴ基板と対向して配置され
るフィルタ基板側に形成される共通電極ＩＴＯ２をＴＦ
Ｔ基板側に引き出すための導電体ＡＧＰ１が配置される
部分を示した平面図である。なお、比較のために従来の
構成を図２５に示している。

【０１３８】まず、本実施例では、導電体ＡＧＰ１がシ
ール材ＳＬの外側に配置されていることに特徴を有す
る。従来、導電体ＡＧＰは図２５に示すようにシール材
ＳＬの内側に形成され、この導電体ＡＧＰを回避するよ
うにして形成する表示部（画素の集合体としての実質的
な表示部）の面積が小さくなっていたのを改善する趣旨
からである。

【０１３９】このことは、画素領域の面積および画素数
を従来と同じにした場合に額縁面積を小さくできること
を意味する。

【０１４０】シール材ＳＬの外側のうち、特に、その角
の部分は信号線からの引き出し配線も少ないことから、
いわゆるデッドスペースを有効に利用して該導電体ＡＧ
Ｐ１を配置することができるようになる。

【０１４１】シール材ＳＬは、いわゆるデスペンサを移
動させて描画塗布されて形成され、通常、その幅は等し
く形成される。一方、導電体ＡＧＰ１もデスペンサを用
いて形成されるが、該デスペンサを移動させることなく
塗布されて形成される。

【０１４２】この場合、それらの材料が異なることか
ら、それぞれ別工程で形成されるようになる。

【０１４３】そして、本実施例による導電体は、シール
材ＳＬの走行方向に沿った中心線より外側に形成される
ことによって、上述した効果を奏することができるよう
になる。

【０１４４】また、本実施例では、シール材ＳＬの外側
に設ける導電体ＡＧＰ１の他に、シール材ＳＬの内側に
導電体ＡＧＰ２（図１中、点線丸で示している）を設け
るようにしてもよい。

【０１４５】このようにして導電体ＡＧＰを２個設ける
のは冗長性の確保にある。冗長性を確保するために２個
の導電体ＡＧＰをシール材ＳＬの内側に設けた場合、そ
の分だけ表示部の面積を小さくしなければならないこと
になる。

【０１４６】しかし、本実施例のように、そのうちの１
個をシール材ＳＬの外側に配置させることによって、表
示部の面積を大きくすることができる。このことは、表
示部の面積を従来と同じにした場合、額縁領域を小さく
できることを意味する。

【０１４７】このような趣旨から、複数の導電体ＡＧＰ
を全てシール材ＳＬの外側に配置してもよいことはいう
までもない。

【０１４８】なお、図２６は、シール材ＳＬが形成され
ていてる部分の近傍における配向膜ＯＲＩ１とブラック
マトリックスＢＭとの関係を示した図である。

【０１４９】本実施例では、額縁領域を出来るかぎり小
さくするために透明ガラス基板ＳＵＢ２の縁部を覆うシ
ールドケースＳＨＤの幅を小さくしている。このため、
実質的な表示領域はもちろんのことその周辺部も目視さ
れることになり、この部分から蛍光管ＬＰの光が漏洩す
る場合がある。

【０１５０】このため、配向膜ＯＲＩ１のラビング領域
ＲＵＢ内にまで、ブラックマトリックスＢＭをはり出す
構成として上述した弊害を回避するようになっている。

【０１５１】実施例２．図２４（Ａ）は、本発明による
液晶表示装置の他の実施例を示す平面図である。なお、
本実施例の特徴となる構成を明確にするため比較図を図
２４（Ｂ）に示している。

【０１５２】図２４（Ａ）から明らかなように、導電体
ＡＧＰをシール材ＳＬの外側に形成し、フィルタ基板側
の共通電極ＩＴＯ２をこの導電体ＡＧＰを介してＴＦＴ
基板側に引き出している構成は実施例１と同様になって
いる。

【０１５３】この場合、導電体ＡＧＰへの共通電極ＩＴ
Ｏ２の引き出しを無造作に行った場合、同図（Ｂ）に示
すように、該共通電極ＩＴＯ２が、その一部においてた
とえば走査信号線ＧＬの一部と対向して配置されてしま
う場合が生じる。

【０１５４】このようになった場合、図２４（Ｃ）に示
すように、その対向部に何らかの原因で水分ＷＡＴが入
り込んだ際に、共通電極ＩＴＯ２と走査信号線ＧＬとの
間で電食反応が発生してしまい、たとえば走査信号線Ｇ
Ｌが侵食されてしまうことが明らかとなる。

【０１５５】このことから、本実施例では、図２４
（Ａ）に示すように、共通電極ＩＴＯ２において、導電
体ＡＧＰに接続される部分の近傍が、走査信号線ＧＬの
一部と対向配置されることのないパターンとして形成し
ていることに特徴を有する。

【０１５６】すなわち、図２４（Ａ）においては、表示
部内（シール材ＳＬに囲まれた領域）に形成された各走
査信号線ＧＬを該表示部の外側に延在させる際に、その
延在部の一部に屈曲部をもたせることによって導電体Ａ
ＧＰから離間するように配置し、これによって共通電極
ＩＴＯ２の導電体ＡＧＰに接続される部分が走査信号線
の一部と対向配置されるのを回避させている。

【０１５７】また、この図面の実施例に限定されること
なく、共通電極ＩＴＯ２の導電体ＡＧＰに接続される部
分のパターンに工夫を施して、走査信号線ＧＬの一部と
対向配置されるのを回避させるようにしてもよいことは
いうまでもない。

【０１５８】また、このような導電体ＡＧＰは、通常、
シール材の４角のそれぞれに形成されているものである
が、それらの導電体ＡＧＰに接続される部分の共通電極
ＩＴＯ２のそれぞれが、走査信号線ＧＬあるいは映像信
号線ＤＬと対向配置されないように構成していることは
いうまでもない。

【０１５９】

【発明の効果】本発明によれば、液晶表示装置の表示に
寄与しない部分である額縁領域を縮小することが出来、
コンパクトで有りながら表示画面の大きい液晶表示装置
が実現出来る。

【図面の簡単な説明】

【図１】本発明による液晶表示装置の一実施例を示す要
部平面図である。

【図２】本発明による液晶表示装置のモジュールの組立
完成図で、（Ａ）は液晶表示素子ＰＮＬの表面側から見
た正面図、（Ｂ）は左側面図、（Ｃ）は右側面図、
（Ｄ）は前側面図、（Ｅ）は後側面図である。

【図３】本発明による液晶表示装置のモジュールの組立
完成図で、液晶表示素子ＰＮＬの裏面側から見た裏面図
である。

【図４】図２のI−I線で切った断面を示す図である。

【図５】（Ａ）は図２のIII−III線で切った断面、
（Ｂ）は図２のIV−IV線で切った断面を示す図である。

【図６】（Ａ）は図２のＡ部の拡大図、（Ｂ）は図２の
Ｂ部の拡大図、（Ｃ）は図２のＣ部の拡大図である。

【図７】（Ａ）は液晶表示素子の外周部に走査信号線側
フレキシブルプリント基板と、折り曲げる前の映像信号
線側フレキシブルプリント基板を実装した状態を示す図
であり、（Ｂ）はインターフェース基板を示す図であ
る。

【図８】（Ａ）、（Ｂ）は、それぞれ液晶表示素子と走
査信号線側フレキシブルプリント基板と映像信号線側フ
レキシブルプリント基板が接続されている部分を拡大し
た図である。

【図９】（Ａ）は液晶表示素子の表面側を示す正面図、
（Ｂ）は側面図である。

【図１０】本発明による液晶表示装置のドライバチップ
の搭載部の近傍を示す斜視図である。

【図１１】図１０のI−I線で切った断面図である。

【図１２】本発明による液晶表示装置のＴＦＴ基板を示
す正面図である。

【図１３】本発明による液晶表示装置の画素領域の構成
を示す等価回路である。

【図１４】本発明による液晶表示装置の画素領域の構成
を示す平面図である。

【図１５】図１４のI−I線で切った断面図である。

【図１６】図１４のII−II線で切った断面図である。

【図１７】図１４のIII−III線で切った断面図である。

【図１８】本発明による液晶表示装置の静電保護回路の
構成を示す平面図である。

【図１９】（Ａ）は図１８のI−I線で切った断面図、
（Ｂ）はその等価回路である。

【図２０】図１８のII−II線で切った断面図である。

【図２１】本発明による液晶表示装置のドライバチップ
の搭載部の近傍の配線図である。

【図２２】（Ａ）は本発明による液晶表示装置のシール
材のうちその封止部の近傍の構成を示す平面図、（Ｂ）
はI−I線で切った断面図、（Ｃ）はII−II線で切った断
面図である。

【図２３】本発明による液晶表示装置のシール材のうち
その封止部の効果を説明するための説明図である。

【図２４】本発明による液晶表示装置の共通電極をＴＦ
Ｔ基板側へ引き出す部分の構成を示す図である。

【図２５】本発明による液晶表示装置の構成を明確にす
るための比較図（従来構成）である。

【図２６】本発明による液晶表示装置のシール材の近傍
を示す断面図である。

【図２７】本発明の液晶表示装置を情報処理装置に搭載
した例を示す図である。

【符号の説明】

ＭＤＬ：液晶表示モジュール、ＳＨＤ：上側シールドケ
ース、ＭＬ：モールドケース、ＷＳＰＣ：枠スペース、
ＬＦ１：第１の下側シールドケース、ＬＦ２：第２の下
側シールドケース、ＰＲＳ１，ＰＲＳ２：プリズムシー
ト、ＰＯＲ：偏光反射板、ＬＰ：蛍光管、ＬＰＣ３：ラ
ンプケーブル、ＧＢ１，ＧＢ２：ゴムプッシュ、ＬＳ：
ランプリフレクタ、ＯＬ：Ｏリング、ＧＬＢ：導光板、
ＲＦＳ：拡散シート、ＰＮＬ：液晶表示素子、ＦＰＣ
１：走査信号線側フレキシブルプリント基板、ＦＰＣ
２：映像信号線側フレキシブルプリント基板、ＰＣＢ：
インターフェース基板、ＩＴＯ１：画素電極、ＩＴＯ
２：共通電極、ＡＧＰ：導電体、ＧＬ：走査信号線、Ｄ
Ｌ：映像信号線。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 武 千葉県茂原市早野3300番地 株式会社日 立製作所 電子デバイス事業部内 (56)参考文献 特開 平１−101518（ＪＰ，Ａ) 特開 平１−142535（ＪＰ，Ａ) 特開 平３−209427（ＪＰ，Ａ) 特開 昭57−46285（ＪＰ，Ａ) 特開 昭61−56322（ＪＰ，Ａ) 特開 昭61−190318（ＪＰ，Ａ) 実開 昭50−48567（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/1345 G02F 1/1339

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 互いに対向配置される一対の透明基板
   と、これら各透明基板の間に配置されるシール材と、少
   なくとも前記一対の透明基板と前記シール材で囲まれた
   領域に形成される液晶層と、 一方の透明基板の液晶側の面に形成された電極を他方の
   透明基板の液晶側の面に引き出すための２個の導電層を
   １つの角部に備える液晶表示装置であり、 前記導電層のうちの１つは前記シール材の走行方向に沿
   った中心線より外側に形成され、他の１つはシール材の
   内側に配置されていることを特徴とする液晶表示装置。
2. 【請求項２】 互いに対向配置される一対の透明基板
   と、これら各透明基板の間に配置されるシール材と、少
   なくとも前記一対の透明基板と前記シール材で囲まれた
   領域に形成される液晶層と、 一方の透明基板の液晶側の面に形成された電極を他方の
   透明基板の液晶側の面に引き出すための２個の導電層を
   一つの角部に備える液晶表示装置であり、 前記導電層のうちの１つは前記シール材の外側に前記シ
   ール材と平面的に接続して形成され、他の１つはシール
   材の内側に配置されていることを特徴とする液晶表示装
   置。
3. 【請求項３】 互いに対向配置される一対の透明基板
   と、これら各透明基板の間に配置されるシール材と、少
   なくとも前記一対の透明基板と前記シール材で囲まれた
   領域に形成される液晶層と、 一方の透明基板の液晶側の面に形成された電極を他方の
   透明基板の液晶側の面に引き出すための複数個の導電層
   とを備える液晶表示装置であり、 前記シール材は前記基板の端面に平行な辺部及び該辺部
   の交差領域近傍である端部を有し、 該端部において前記一対の透明基板は前記シール材と前
   記シール材の外側に前記シール材と接触して形成された
   導電層と前記シール材の内側に配置された導電層により
   接続されることを特徴とする液晶表示装置。