JP3524834B2 - DC brushless motor device - Google Patents

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】この発明は、ＤＣブラシレス
モータの回転子の位置検出を行って得られる位置検出信
号によりインバータ回路の駆動を制御するようにしたＤ
Ｃブラシレスモータ装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention controls the drive of an inverter circuit by a position detection signal obtained by detecting the position of a rotor of a DC brushless motor.
The present invention relates to a C brushless motor device.

【０００２】[0002]

【従来の技術】こうしたＤＣブラシレスモータ装置の構
成として、例えば、図９のような構成が特開平８−１８
２３７８号公報により開示されている。図９において、
電源部１は直流電源であって、後記のパルス変調電圧を
得るためのインバータ回路２の母線電圧Ｖｃｃを得てい
る部分であり、例えば、交流電源を整流平滑して直流電
源を得ている。2. Description of the Related Art As a structure of such a DC brushless motor device, for example, a structure as shown in FIG.
It is disclosed by Japanese Patent No. 2378. In FIG.
The power supply unit 1 is a DC power supply, and is a part that obtains a bus voltage Vcc of the inverter circuit 2 for obtaining a pulse-modulated voltage described later. For example, the AC power supply is rectified and smoothed to obtain a DC power supply.

【０００３】インバータ回路２は、ドライブ回路４から
の駆動信号よって、トランジスタＴｒＵ〜ＴｒＺ、例え
ば、電力用トランジスタ、ＩＧＢＴ素子などを制御する
ことにより、複数相、例えば、Ｕ相・Ｖ相・Ｗ相による
３相のパルス幅変調電圧を発生して、ＤＣブラシレスモ
ータ３の各固定子巻線３Ｕ・３Ｖ・３Ｗに与えることに
より回転磁界を作り、回転子３Ｒを回転している。な
お、図示していないが、回転子３Ｒには、複数の着磁
極、例えば、２対のＮ極・Ｓ極を着磁して構成してあ
り、必要に応じて、図１２により後述するような埋込磁
石型回転子を用いている。なお、この発明において、
「着磁極」とは、回転子として形成した後に着磁して形
成した着磁極、回転子に永久磁石を、埋め込み、また
は、装着して形成した着磁極のほか、他の方法により形
成した着磁極も含むものである。The inverter circuit 2 controls the transistors TrU to TrZ, for example, power transistors, IGBT elements, and the like, in response to the drive signal from the drive circuit 4, so that a plurality of phases, for example, U-phase / V-phase / W-phase. A pulse width modulation voltage of three phases is generated and applied to each stator winding 3U, 3V, 3W of the DC brushless motor 3 to generate a rotating magnetic field, and the rotor 3R is rotated. Although not shown, the rotor 3R is configured by magnetizing a plurality of magnetized magnetic poles, for example, two pairs of N poles and S poles, and will be described later with reference to FIG. 12 as necessary. The embedded magnet type rotor is used. In the present invention,
The "magnetized pole" is a magnetized pole formed by magnetizing after being formed as a rotor, a magnetized pole formed by embedding or mounting a permanent magnet in the rotor, or a magnetized pole formed by another method. It also includes magnetic poles.

【０００４】ドライブ回路４によるトランジスタＴｒＵ
〜ＴｒＺの駆動は、図１０の［トランジスタ駆動波形］
ようになっており、細かいパルス波形の部分がチョッピ
ンク部分であり、Ｕ相の端子Ｒと、Ｖ相の端子Ｓと、Ｗ
相の端子Ｔに出力される電圧は、例えば、図１０・図１
１の［端子電圧の分圧波形］の分圧前の波形になって現
れる。Transistor TrU by drive circuit 4
~ TrZ is driven by [Transistor drive waveform] in FIG.
The part of the fine pulse waveform is the chopped part, and the U-phase terminal R, the V-phase terminal S, and the W-phase terminal
The voltage output to the phase terminal T is, for example, as shown in FIGS.
It appears as a waveform before the voltage division of the [terminal voltage divided waveform] of 1.

【０００５】ここで、Ｕ相・Ｖ相・Ｗ相は交流なので、
時系列的にみるとＵ相→Ｖ相→Ｗ相→Ｕ相→Ｖ相→Ｗ相
……という繰返を行っているため、Ｖ相に対しては、Ｕ
相が先順の相、Ｗ相が後順の相になっており、また、Ｗ
相に対しては、Ｖ相が先順の相、Ｕ相が後順の相になっ
ており、さらに、Ｕ相に対しては、Ｗ相が先順の相、Ｖ
相が後順の相になっている。Since the U-phase, V-phase and W-phase are AC,
When viewed in chronological order, U phase → V phase → W phase → U phase → V phase → W phase ...
The phase is the first phase, the W phase is the second phase, and W
For the phase, the V phase is the first phase, and the U phase is the second phase. For the U phase, the W phase is the first phase, and the V phase is the first phase.
The phase has become a later phase.

【０００６】したがって、抵抗Ｒａｕ・Ｒｂｕの分圧回
路、抵抗Ｒａｖ・Ｒｂｖの分圧回路、抵抗Ｒａｗ・Ｒｂ
ｗの分圧回路で分圧して、コンパレータＣＰｕ・コンパ
レータＣＰｖ・コンパレータＣＰｗの各正端子、すなわ
ち、各＋端子に入力している各電圧の波形は、図１０の
［端子電圧の分圧波形］のＵ相・Ｖ相・Ｗ相のような波
形をもつＵ相分圧電圧Ｕａ・Ｖ相分圧電圧Ｖａ・Ｗ相分
圧電圧Ｗａになっている。Therefore, the voltage dividing circuit of the resistors Rau and Rbu, the voltage dividing circuit of the resistors Rav and Rbv, and the resistors Raw and Rb.
The voltage waveforms of the voltages input to the positive terminals of the comparator CPu, the comparator CPv, and the comparator CPw, that is, the positive terminals of the comparator CPu, the comparator CPv, and the comparator CPw are shown in FIG. The U-phase divided voltage Ua, the V-phase divided voltage Va, and the W-phase divided voltage Wa have waveforms such as U-phase, V-phase, and W-phase.

【０００７】母線電圧Ｖｃｃを抵抗Ｒｄ・Ｒｃによる分
圧回路で分圧して、抵抗コンパレータＣＰｕ・コンパレ
ータＣＰｖ・コンパレータＣＰｗの各負端子、すなわ
ち、−端子に入力している仮想中性点電圧Ｅ０の電圧の
波形は、図１１の［電源電圧の分圧波形（仮想中性点電
圧）］のようになっている。なお、抵抗Ｒｄ・Ｒｃを、
Ｕ相・Ｖ相・Ｗ相の各分圧回路における各抵抗Ｒａ〜Ｒ
ｄに対して、［Ｒｂ／（Ｒａ＋Ｒｂ）］＝［２Ｒｄ／
（Ｒｃ＋Ｒｄ）］になるように設定することにより、仮
想中性点電圧Ｅ０がＵ相分圧電圧Ｕａ・Ｖ相分圧電圧Ｖ
ａ・Ｗ相分圧電圧Ｗａの振幅のほぼ中心に位置付けられ
るようにしている。The busbar voltage Vcc is divided by a voltage divider circuit consisting of resistors Rd and Rc, and the virtual neutral point voltage E0 input to the negative terminals of the resistor comparator CPu, the comparator CPv and the comparator CPw, that is, the-terminal. The voltage waveform is as shown in FIG. 11 [power source voltage divided waveform (virtual neutral point voltage)]. The resistors Rd and Rc are
Each resistance Ra to R in each voltage dividing circuit of U-phase / V-phase / W-phase
For d, [Rb / (Ra + Rb)] = [2Rd /
(Rc + Rd)], the virtual neutral point voltage E0 becomes the U-phase divided voltage Ua.V-phase divided voltage V
It is arranged to be positioned approximately at the center of the amplitude of the a / W-phase divided voltage Wa.

【０００８】そして、コンパレータＣＰｕはＵ相位置検
出コンパレータ、コンパレータＣＰｖはＶ相位置検出コ
ンパレータ、コンパレータＣＰｗはＷ相位置検出コンパ
レータになっており、各コンパレータＣＰｕ・ＣＰｖ・
ＣＰｗで検出して得られる位置検出信号Ｓｕ・Ｓｖ・Ｓ
ｗを、マイクロコンピュータを主体にした制御処理部
分、すなわち、マイコン５に与え、マイコン５が所定の
制御によりドライブ回路４を制御することにり、インバ
ータ回路２の各トランジスタＴｒＵ〜ＴｒＺを駆動して
いる。The comparator CPu is a U-phase position detection comparator, the comparator CPv is a V-phase position detection comparator, and the comparator CPw is a W-phase position detection comparator.
Position detection signals Su, Sv, S obtained by detection with CPw
w is supplied to a control processing section mainly composed of a microcomputer, that is, the microcomputer 5, and the microcomputer 5 controls the drive circuit 4 by a predetermined control to drive each transistor TrU to TrZ of the inverter circuit 2. There is.

【０００９】回転子３Ｒが回転すると、固定子巻線３Ｕ
・３Ｖ・３Ｗのうちのパルス幅変調電圧を通電していな
い相の固定子巻線に誘起電圧が現れるので、同図のよう
に、各スパイク電圧に続いて「立上り誘起電圧」と「立
ち下り誘起電圧」とが現れる。When the rotor 3R rotates, the stator winding 3U
・ Since the induced voltage appears in the stator winding of the phase that does not carry the pulse width modulation voltage of 3V / 3W, as shown in the figure, each spike voltage is followed by "rise induced voltage" and "falling". "Induced voltage" appears.

【００１０】そして、各コンパレータＣＰｕ・ＣＰｖ・
ＣＰｗでは、これらの電圧の比較により、「立上り誘起
電圧」・「立ち下り誘起電圧」の部分における上記の中
性点電圧との交点、すなわち、ゼロクロス点Ｐを検出す
ることにより、この検出信号を位置検出信号として出力
している。Then, the comparators CPu, CPv, and
In CPw, by comparing these voltages, the detection point is detected by detecting the crossing point with the neutral point voltage in the “rising induced voltage” / “falling induced voltage” portion, that is, the zero-cross point P. It is output as a position detection signal.

【００１１】例えば、コンパレータＣＰｕでの比較検出
状態を例にとると、図１１の［Ｕ相位置検出コンパレー
タ正負入力電圧（重ね書き）］のようになっており、ゼ
ロクロス点Ｐを検出して、図１１の［Ｕ相位置検出コン
パレータ出力電圧］のように、「Ｕ相立ち上り位置検出
ポイント」と「Ｕ相立ち上り位置検出ポイント」とを位
置検出信号として出力する。なお、他の相のコンパレー
タＣＰｖ・ＣＰｗでの比較検出状態は、図９の［Ｕ相位
置検出コンパレータ正負入力電圧（重ね書き）］の波形
を１２０°分の位相ずつ、ずらせた波形状態になってい
る。For example, taking the comparison detection state of the comparator CPu as an example, it becomes like [U-phase position detection comparator positive / negative input voltage (overwrite)] in FIG. 11, and the zero-cross point P is detected, As shown in [U-phase position detection comparator output voltage] in FIG. 11, “U-phase rising position detection point” and “U-phase rising position detection point” are output as position detection signals. The comparison detection state of the comparators CPv and CPw of the other phase is a waveform state in which the waveform of the [U-phase position detection comparator positive / negative input voltage (overwrite)] in FIG. ing.

【００１２】こうしたＤＣブラシレスモータ装置におい
て、図１２のような埋込磁石型の回転子、すなわち、Ｉ
ＰＭ型回転子を用いることによって、弱め界磁制御を行
うことによりリラクタンストルクを有効に利用できると
いう利点があるが、このＩＰＭ回転子を用いた場合に
は、図１３のように、誘起電圧の波形にゼロクロス点Ｐ
付近で平らになった平坦部分Ｄｘができてしまい位置検
出が不安定になるという不都合が生ずる。In such a DC brushless motor device, an embedded magnet type rotor as shown in FIG. 12, that is, I
By using the PM type rotor, there is an advantage that the reluctance torque can be effectively utilized by performing the field weakening control. However, when the IPM rotor is used, the induced voltage waveform becomes as shown in FIG. Zero cross point P
A flat portion Dx that is flat in the vicinity is formed, which causes an inconvenience of unstable position detection.

【００１３】このため、図１４のように、母線電圧Ｖｃ
ｃを各等しい抵抗値の抵抗Ｒｄ・Ｒｃで分圧している部
分に、さらに、複数の抵抗Ｒｇ・Ｒｈを追加するととも
に、これらの追加した点をマイコン５からの制御信号に
より、各スイッチング素子Ｔｒａ・Ｔｒｂで交互に短絡
することによって、仮想中性点電圧よりも高い比較用電
圧と低い比較用電圧を交互に切り換えるようにした上下
変動型の仮想中性点電圧を作り、この上下変動型の仮想
中性点電圧と上記の「立上り誘起電圧」と「立ち下り誘
起電圧」との交点を各コンパレータＣＰｕ・ＣＰｖ・Ｃ
Ｐｗで比較検出することにより、上記の平坦部分Ｄｘを
外れた位置にゼロクロス点Ｐをずらせるようにした構成
が特開平１１−１４６６８５に開示されている。Therefore, as shown in FIG. 14, the bus voltage Vc
A plurality of resistors Rg and Rh are further added to the portion where c is divided by resistors Rd and Rc having the same resistance value, and these added points are controlled by the control signal from the microcomputer 5 so that each switching element Tra A vertical fluctuation type virtual neutral point voltage in which a comparison voltage higher than the virtual neutral point voltage and a comparison voltage lower than the virtual neutral point voltage are alternately switched by short-circuiting with Trb is created, and this vertical fluctuation type The intersection point of the virtual neutral point voltage and the above-mentioned “rising induced voltage” and “falling induced voltage” is defined by the comparators CPu, CPv, and C.
Japanese Patent Laid-Open No. 11-146685 discloses a configuration in which the zero-cross point P is displaced to a position outside the flat portion Dx by performing comparison detection with Pw.

【００１４】また、上記のチヨッピングによるパルス幅
変調を行わずに、図１５のような波形に変更して、上記
の各位置検出と同様の検出構成により検出をを行うよう
にした構成（以下、無チョッピング構成という）が特開
平１１−１４６６８５になどにより開示されている。Further, the pulse width modulation by the above-mentioned chipping is not performed, but the waveform is changed as shown in FIG. 15, and the detection is performed by the same detection configuration as the above-mentioned position detection (hereinafter, A non-chopping configuration) is disclosed in Japanese Patent Laid-Open No. 11-146685.

【００１５】[0015]

【発明が解決しようとする課題】上記の従来技術では、
仮想中性点を作るためスイッチング素子と、その駆動制
御を行うための構成を設けなければならないなどの不都
合があった。このため、こうした不都合のない装置の提
供が望まれているという課題がある。SUMMARY OF THE INVENTION In the above prior art,
There are inconveniences such as the necessity of providing a switching element and a structure for controlling the drive of the switching element in order to create a virtual neutral point. Therefore, there is a problem that it is desired to provide a device that does not have such inconvenience.

【００１６】[0016]

【課題を解決するための手段】この発明は、上記のよう
な複数の着磁極を有する回転子と、通電時に上記の回転
子に回転磁界を与えるように配置された複数相の固定子
巻線とを設けたＤＣブラシレスモータにおける所定の上
記の固定子巻線に、インバータ回路で発生した電圧を通
電して回転磁界を形成するとともに、上記の回転子の回
転によって上記の通電を行っていない相の上記の固定子
巻線に生じる誘起電圧と、所定の電圧とを上記の複数相
の各相ごとに設けたコンパレータにより比較検出して得
られる位置検出信号にもとづいて上記の通電を行う時点
を制御するにしたＤＣブラシレスモータ装置において、SUMMARY OF THE INVENTION The present invention is directed to a rotor having a plurality of magnetic poles as described above, and a plurality of phases of stator windings arranged to give a rotating magnetic field to the rotor when energized. In the DC brushless motor provided with the above-mentioned predetermined stator winding, the voltage generated in the inverter circuit is energized to form a rotating magnetic field, and the above-mentioned energization is not performed by the rotation of the rotor. The induced voltage generated in the stator winding and the predetermined voltage are compared by a comparator provided for each phase of the plurality of phases, and the time point at which the energization is performed based on the position detection signal obtained by the detection. In the controlled DC brushless motor device,

【００１７】上記の各相ごとのコンパレータの正端子に
は上記の各相の固定子巻線の電圧を分圧した第１の分圧
電圧を入力するとともに、上記のコンパレータの負端子
には上記の正端子に入力している相とは異なる相の上記
の第１の分圧電圧と上記のインバータ回路の母線電圧の
みを１つの分圧によって分圧して得られる仮想中性点電
圧との間の電圧を分圧して得られる第２の分圧電圧を入
力する比較入力手段と、The first divided voltage obtained by dividing the voltage of the stator winding of each phase is input to the positive terminal of the comparator for each phase, and the negative terminal of the comparator is connected to the negative terminal. the positive terminal of the different phases from the phase that is input to the first divided voltage and bus voltage of said inverter circuit
Comparison input means for inputting a second divided voltage obtained by dividing the voltage between the virtual neutral point voltage obtained by dividing the voltage by one dividing voltage.

【００１８】各上記のコンパレータによって上記の第１
の分圧電圧における上記の誘起電圧にもとづく電圧部分
と、上記の第２の分圧電圧との交点を検出して上記の位
置検出信号を得る位置検出手段とを設ける第１の構成
と、Each of the above comparators enables the above first
A first configuration for providing a position detecting means for obtaining a position detection signal by detecting an intersection of the voltage portion based on the induced voltage in the divided voltage of the above and the second divided voltage;

【００１９】上記の第１の構成において、上記の第２の
分圧電圧を得る上記の固定子巻線の相を上記の第１の分
圧電圧を得ている上記の固定子巻線の相に対して後順の
相とすることにより、上記の誘起電圧と上記の仮想中性
点電圧との交点からずらせた時点に上記の位置検出信号
を得るようにした第２の構成と、In the first structure, the phase of the stator winding that obtains the second divided voltage is the phase of the stator winding that obtains the first divided voltage. A second configuration in which the position detection signal is obtained at a time when the phase is shifted from the intersection of the induced voltage and the virtual neutral point voltage by setting the phase in the later order.

【００２０】上記の第１の構成において、上記の第２の
分圧電圧を得る上記の固定子巻線の相を上記の第１の分
圧電圧を得ている上記の固定子巻線の相に対して先順の
相とすることにより、上記の誘起電圧と上記の仮想中性
点電圧との交点からずらせた時点に上記の位置検出信号
を得るようにした他第３の構成と、In the first structure, the phase of the stator winding that obtains the second divided voltage is the phase of the stator winding that obtains the first divided voltage. With respect to the previous phase, the third position configuration, in which the position detection signal is obtained at the time of shifting from the intersection of the induced voltage and the virtual neutral point voltage,

【００２１】上記の第１の構成〜第３の構成において、
上記の各コンパレータに入力される電圧のノイズ成分を
吸収するとともに波形を鈍らせるためのコンデンサを設
けた第４の構成とにより上記の課題を解決したものであ
る。In the above first to third configurations,
The above problem is solved by a fourth configuration in which a capacitor for absorbing the noise component of the voltage input to each of the above comparators and blunting the waveform is provided.

【００２２】[0022]

【発明の実施の形態】この発明の実施の形態として、上
記の従来技術における各分圧回路の部分のみを変更して
構成した実施例を図１〜図８により説明する。図１〜図
８において、上記の図９〜図１５の符号と同一符号で示
す部分は図９〜図１５の同一符号の部分と同一の機能を
もつ部分である。また、図１〜図８において、同一符号
で示す部分は図１〜図８のいずれかにおいて説明する同
一符号の部分と同一の機能をもつ部分である。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described with reference to FIG. 1 to FIG. In FIGS. 1 to 8, the portions indicated by the same reference numerals as those in FIGS. 9 to 15 have the same functions as the portions indicated by the same reference numerals in FIGS. 9 to 15. Further, in FIGS. 1 to 8, the portions denoted by the same reference numerals have the same functions as the portions having the same reference numerals described in any of FIGS. 1 to 8.

【００２３】[0023]

【実施例】〔第１実施例〕以下、図１〜図３により第１
実施例を説明する。この第１実施例は、概括的には、上
記の第１の構成と、第２の構成とを構成しているもので
ある。図１において、各コンパレータＣＰｕ・ＣＰｖ・
ＣＰｗの各正端子、すなわち、＋端子に入力される電圧
は上記の従来技術と同様になっている。[Embodiment] [First Embodiment] Hereinafter, a first embodiment will be described with reference to FIGS.
An example will be described. The first embodiment generally has the above-described first configuration and second configuration. In FIG. 1, each comparator CPu / CPv /
The voltage input to each positive terminal of CPw, that is, the + terminal, is the same as in the above-described conventional technique.

【００２４】母線電圧Ｖｃｃは、抵抗Ｒｄ・Ｒｃによる
分圧回路によって分圧され、図２の［電源電圧の分圧波
形（仮想中性点電圧）］のような仮想中性点電圧Ｅ０に
なって、抵抗Ｒｅｕ・Ｒｆｕによる分圧回路の抵抗Ｒｆ
ｕ側と、抵抗Ｒｅｖ・Ｒｆｖによる分圧回路の抵抗Ｒｆ
ｖ側と、抵抗Ｒｅｗ・Ｒｆｗによる分圧回路の抵抗Ｒｆ
ｗ側に入力される。ここで、仮想中性点電圧Ｅ０は、図
１の構成から明らかなように、母線電圧Ｅｃｃのみを１
つの分圧、すなわち、抵抗Ｒｄ・Ｒｃによる分圧回路に
よって分圧して得られる電圧になっている。 The bus voltage Vcc is divided by a voltage dividing circuit formed by the resistors Rd and Rc, and becomes a virtual neutral point voltage E0 as shown in FIG. 2 [dividing waveform of power supply voltage (virtual neutral point voltage)]. And the resistance Rf of the voltage dividing circuit by the resistances Reu and Rfu.
Resistor Rf of the voltage dividing circuit by u side and resistors Rev and Rfv
The resistance Rf of the voltage dividing circuit by the v side and the resistances Rew and Rfw
Input on the w side. Here, the virtual neutral point voltage E0 is
As is apparent from the configuration of 1, only the bus voltage Ecc is set to 1
Two voltage dividers, that is, a voltage divider circuit with resistors Rd and Rc
Therefore, the voltage is obtained by voltage division.

【００２５】Ｕ相分圧電圧Ｕａと仮想中性点電圧Ｅ０の
間の電圧は、抵抗Ｒｅｗ・Ｒｆｗによる分圧回路で分圧
され、図２の［端子電圧の分圧波形］におけるＵ相の電
圧波形のようなＵ相分圧電圧Ｕａの振幅を小さくした波
形になって、コンパレータＣＰｗの負端子、すなわち、
−端子に入力される。The voltage between the U-phase divided voltage Ua and the virtual neutral point voltage E0 is divided by the voltage dividing circuit by the resistors Rew and Rfw, and the voltage of the U phase in the [terminal voltage divided waveform] of FIG. The waveform becomes a waveform in which the amplitude of the U-phase divided voltage Ua is reduced, and the negative terminal of the comparator CPw, that is,
− Input to the terminal.

【００２６】Ｖ相分圧電圧Ｖａと仮想中性点電圧Ｅ０の
間の電圧は、抵抗Ｒｅｖ・Ｒｆｖによる分圧回路で分圧
され、図２の［端子電圧の分圧波形］におけるＶ相の電
圧波形のようなＵ相分圧電圧Ｖａの振幅を小さくした波
形になって、コンパレータＣＰｕの負端子、すなわち、
−端子に入力される。The voltage between the V-phase divided voltage Va and the virtual neutral point voltage E0 is divided by the voltage dividing circuit by the resistors Rev and Rfv, and the voltage of the V-phase in the [divided waveform of the terminal voltage] in FIG. The waveform becomes a waveform in which the amplitude of the U-phase divided voltage Va is reduced, and the negative terminal of the comparator CPu, that is,
− Input to the terminal.

【００２７】Ｗ相分圧電圧Ｗａと仮想中性点電圧Ｅ０の
間の電圧は、抵抗Ｒｅｗ・Ｒｆｗによる分圧回路で分圧
され、図２の［端子電圧の分圧波形］におけるＷ相の電
圧波形のようなＷ相分圧電圧Ｖａの振幅を小さくした波
形になって、コンパレータＣＰｖの負端子、すなわち、
−端子に入力される。The voltage between the W-phase divided voltage Wa and the virtual neutral point voltage E0 is divided by the voltage dividing circuit by the resistors Rew and Rfw, and the voltage of the W phase in the [terminal voltage divided waveform] of FIG. The voltage waveform becomes a waveform in which the amplitude of the W-phase divided voltage Va is reduced, and the negative terminal of the comparator CPv, that is,
− Input to the terminal.

【００２８】つまり、各コンパレータＣＰｕ・ＣＰｖ・
ＣＰｗにおいて、−端子に入力されている各比較用電圧
ＥＶｓ・ＥＷｓ・ＥＵｓは、＋端子に入力されているＵ
相分圧電圧Ｕａ・Ｖａ・Ｗａに対して後順の相にもとづ
いて作られた比較用電圧になっている。That is, the comparators CPu, CPv, and
In CPw, the comparison voltages EVs, EWs, and EUs input to the-terminal are U input to the + terminal.
It is a comparison voltage that is created based on the phase that is later than the phase divided voltage Ua, Va, and Wa.

【００２９】そして、各コンパレータＣＰｕ・ＣＰｖ・
ＣＰｗでの比較検出状態は、例えば、コンパレータＣＰ
ｕ、すなわち、Ｕ相位置検出コンパレータＣＰｕにおけ
る比較検出状態を例にとると、図２の［Ｕ相位置検出コ
ンパレータ正負端子入力電圧（重ね書き）］のように、
＋端子に入力されている振幅の大きいＵ相分圧電圧Ｕａ
を、−端子に入力されている振幅の小さい比較用電圧Ｅ
ｖｓとの交点Ｐを検出して、図２の［Ｕ相位置検出コン
パレータ出力電圧］のように、「Ｕ相立ち上り位置検出
ポイント」と「Ｕ相立ち下り位置検出ポイント」とを位
置検出信号Ｓｕ１・Ｓｕ２として出力する。なお、他の
相のコンパレータＣＰｖ・ＣＰｗでの比較検出状態は、
図２の［Ｕ相位置検出コンパレータ正、負入力電圧（重
ね書き）］の波形を１２０°分の位相ずつ、ずらせた波
形状態になっている。The comparators CPu, CPv, and
The comparison detection state in CPw is, for example, the comparator CP
u, that is, taking the comparison detection state of the U-phase position detection comparator CPu as an example, as shown in [U-phase position detection comparator positive / negative terminal input voltage (overwrite)] in FIG.
U-phase divided voltage Ua with large amplitude input to the + terminal
Is a comparison voltage E having a small amplitude input to the-terminal.
The intersection point P with vs is detected, and the "U-phase rising position detection point" and the "U-phase falling position detection point" are detected as the position detection signal Su1 as shown in [U-phase position detection comparator output voltage] in FIG.・ Output as Su2. In addition, the comparison detection state in the comparators CPv and CPw of the other phase is
The waveform of the [U-phase position detection comparator positive / negative input voltage (overwriting)] in FIG. 2 is shifted by 120 ° for each phase.

【００３０】この検出において、マイコン５は、前回の
通電パターンにおけるスパイク電圧が終了する時間の経
過後に、Ｕ相位置検出コンパレータＣＰｕの出力が、最
初に、ＬｏｗからＨｉｇｈへの立ち上りエッジを検出し
て得られる信号を位置検出信号Ｓｕ１として取り込み、
回転子３Ｒが一定角度分回転する時間だけ経過した後
に、次のトランジスタＴｒＵからトランジスタＴｒＹへ
の通電パターンによる通電に切り換える。In this detection, the microcomputer 5 first detects the rising edge from Low to High by the output of the U-phase position detection comparator CPu after the time when the spike voltage in the previous energization pattern ends. The obtained signal is taken in as the position detection signal Su1,
After a lapse of time for the rotor 3R to rotate by a certain angle, the energization pattern is switched to the energization pattern from the next transistor TrU to the transistor TrY.

【００３１】トランジスタＴｒＵからトランジスタＴｒ
Ｙに通電されているときに、通電されていないＷ相の端
子Ｔには、回転子３Ｒの回転により立ち下り方向の誘起
電圧が発生するので、この誘起電圧がＷ相位置検出コン
パレータＣＰｗの正端子に分圧して入力される。一方、
Ｗ相位置検出コンパレータＣＰｗの負端子の入力電圧
は、Ｕ相分圧電圧Ｕａと仮想中性点電圧Ｅ０とを、抵抗
Ｒｅｗと抵抗Ｒｆｗとで分圧した比較用電圧Ｅｕｓにな
っている。From transistor TrU to transistor Tr
When Y is energized, an induced voltage in the falling direction is generated at the non-energized W-phase terminal T by the rotation of the rotor 3R. Therefore, this induced voltage is the positive voltage of the W-phase position detection comparator CPw. The voltage is divided and input to the terminal. on the other hand,
The input voltage of the negative terminal of the W-phase position detection comparator CPw is the comparison voltage Eus obtained by dividing the U-phase divided voltage Ua and the virtual neutral point voltage E0 by the resistors Rew and Rfw.

【００３２】なお、各分圧用の各抵抗値は、通常は、Ｒ
ａ＝Ｒａｕ＝Ｒａｖ＝Ｒａｗ、Ｒｂ＝Ｒｂｕ＝Ｒｂｖ＝
Ｒｂｗとすることにより、［Ｒｂ／（Ｒａ＋Ｒｂ）］＝
［２Ｒｄ／（Ｒｃ＋Ｒｄ）］として仮想中性点電圧Ｅ０
を作り出している。The resistance value for each voltage division is usually R
a = Rau = Rav = Raw, Rb = Rbu = Rbv =
By setting Rbw, [Rb / (Ra + Rb)] =
Virtual neutral point voltage E0 as [2Rd / (Rc + Rd)]
Is producing.

【００３３】そして、マイコン５は、前回のトランジス
タＴｒＷからトランジスタＴｒＹへの通電パターンにお
けるスパイク電圧が終了する時間だけ経過した後、Ｗ相
コンパレータ出力ＣＰｗが、最初に、ＨｉｇｈからＬｏ
ｗへの立ち下りエッジを検出して得られる信号を位置検
出信号（図示せず）として取り込み、回転子３Ｒが一定
角度分回転する時間だけ経過した後に、次のトランジス
タＴｒＵからトランジスタＴｒＺへの通電パターンによ
る通電に切り換える。Then, the microcomputer 5 first outputs the W-phase comparator output CPw from High to Lo after the elapse of the time at which the spike voltage in the previous energization pattern from the transistor TrW to the transistor TrY ends.
A signal obtained by detecting the falling edge to w is fetched as a position detection signal (not shown), and after a lapse of time for the rotor 3R to rotate by a certain angle, energization from the next transistor TrU to the transistor TrZ is performed. Switch to energization by pattern.

【００３４】同様にして、トランジスタＴｒＵからトラ
ンジスタＴｒＺへの通電時にはＶ相コンパレータＣＰｖ
の出力の立ち上りエッジを検出した位置検出信号（図示
せず）により、トランジスタＴｒＶからトランジスタＴ
ｒＺへの通電に切換を行い。Similarly, when the transistor TrU is energized to the transistor TrZ, the V-phase comparator CPv
The position detection signal (not shown) that detects the rising edge of the output of the
Switch to energize rZ.

【００３５】トランジスタＴｒＶからトランジスタＴｒ
Ｚへの通電時にはＵ相コンパレータＣＰｖの出力の立ち
下りエッジを検出した位置検出信号Ｓｕ２により、トラ
ンジスタＴｒＶからトランジスタＴｒＸへの通電に切換
を行い。Transistor TrV to Transistor Tr
When energizing Z, energization from transistor TrV to transistor TrX is switched by the position detection signal Su2 that detects the falling edge of the output of the U-phase comparator CPv.

【００３６】トランジスタＴｒＶからトランジスタＴｒ
Ｘへの通電時にはＷ相コンパレータＣＰｗの出力の立ち
上りエッジを検出した位置検出信号（図示せず）によ
り、トランジスタＴｒＷからトランジスタＴｒＸへの通
電に切換を行い。トランジスタＴｒＷからトランジスタ
ＴｒＸへの通電時にはＶ相コンパレータＣＰｖの出力の
立ち下りエッジを検出した位置検出信号（図示せず）に
より、トランジスタＴｒＷからトランジスタＴｒＹへの
通電に切換を行うように動作する。Transistor TrV to Transistor Tr
At the time of energizing X, the position detection signal (not shown) that detects the rising edge of the output of the W-phase comparator CPw switches the energization of the transistor TrW to the transistor TrX. When the transistor TrW is energized to the transistor TrX, a position detection signal (not shown) that detects the falling edge of the output of the V-phase comparator CPv operates to switch the energization from the transistor TrW to the transistor TrY.

【００３７】このようにして、マイコン５は、各コンパ
レータＣＰｕ・ＣＰｖ・ＣＰｗの出力波形にもとづい
て、回転子３Ｒの位置情報を得ることにより、回転子３
Ｒが回転し続けるようにインバータ回路２に制御信号を
与えている。In this way, the microcomputer 5 obtains the position information of the rotor 3R based on the output waveforms of the comparators CPu, CPv, and CPw, so that the rotor 3
A control signal is given to the inverter circuit 2 so that R continues to rotate.

【００３８】ここで、仮想中性点電圧Ｅ０をＶＲｄ、Ｖ
相分圧電圧ＶａをＶＲｂｖとし、各抵抗値を、Ｒｅ＞＞
Ｒｂ及びＲｅ＞＞Ｒｄ、Ｒｆ＞＞Ｒｂ及びＲｆ＞＞Ｒｄ
とすれば、Ｕ相位置検出コンパレータＣＰｕの負端子の
入力電圧Ｅｖｓは、 Ｅｖｓ＝［(ＶＲｂｖ−ＶＲｄ)Ｒｆ／(Ｒｅ＋Ｒｆ)］＋ＶＲｄ ＝（ＶＲｂｖ・Ｒｆ＋ＶＲｄ・Ｒｅ）／（Ｒｅ＋Ｒｆ） の関係になる。Here, the virtual neutral point voltage E0 is set to VRd, V
Let the phase-divided voltage Va be VRbv, and let each resistance value be Re >>
Rb and Re >> Rd, Rf >> Rb and Rf >> Rd
Then, the input voltage Evs of the negative terminal of the U-phase position detection comparator CPu has a relationship of Evs = [(VRbv-VRd) Rf / (Re + Rf)] + VRd = (VRbv.Rf + VRd.Re) / (Re + Rf). .

【００３９】したがって、Ｕ相位置検出コンパレータＣ
Ｐｕの負端子には、仮想中性点電圧Ｅ０の電圧ＶＲｄを
Ｖ相電圧でシフトした電圧をもつ比較用電圧Ｅｖｓが発
生することになるので、このときの位置検出のタイミン
グは、誘起電圧の立ち上り時には、 ［Ｕ相位置検出コンパレータ負端子入力電圧］＜［仮想
中性点電圧ＶＲｄ ］ 誘起電圧の立ち下り時には、 ［Ｕ相位置検出コンパレータ負端子入力電圧］＞［仮想
中性点電圧ＶＲｄ ］ の関係となり、Ｕ相分圧電圧Ｕａの誘起電圧の部分と比
較用電圧Ｅｖｓとの交点Ｐによって得た位置検出信号Ｓ
ｕ１は、Ｕ相分圧電圧Ｕａの誘起電圧の部分と仮想中性
点電圧Ｅ０との交点Ｐよりも前方にずらせた時点に位置
付けられたものになる。Therefore, the U-phase position detection comparator C
At the negative terminal of Pu, a comparison voltage Evs having a voltage obtained by shifting the voltage VRd of the virtual neutral point voltage E0 by the V-phase voltage is generated, so the timing of position detection at this time is the induced voltage. [U-phase position detection comparator negative terminal input voltage] <[Virtual neutral point voltage VRd] at rising edge [U-phase position detection comparator negative terminal input voltage]> [Virtual neutral point voltage VRd] And the position detection signal S obtained by the intersection P of the induced voltage portion of the U-phase divided voltage Ua and the comparison voltage Evs.
u1 is positioned at a time point shifted forward from the intersection P of the induced voltage portion of the U-phase divided voltage Ua and the virtual neutral point voltage E0.

【００４０】上記の図１３のように、誘起電圧の波形に
ゼロクロス点Ｐ付近で平らになった平坦部分Ｄｘができ
た状態でも、図３の〔前方検出〕ように、位置検出の時
点、つまり、Ｕ相の場合には、［Ｕ相立ち上り位置検出
ポイント］が、平坦部分Ｄｘになる前の傾斜をもった箇
所に位置付けられるので、確実な位置検出が可能にな
る。The good sea urchin of the above FIG 13, even in a state that could flat portion Dx became flat in the vicinity of zero-cross point P to the waveform of the induced voltage, as [forward detection] in FIG. 3, the time of position detection, i.e. , U-phase, the [U-phase rising position detection point] is positioned at a position having an inclination before becoming the flat portion Dx, so that reliable position detection is possible.

【００４１】なお、以上の説明では、抵抗Ｒｃと抵抗Ｒ
ｄによる分圧比は、 ［Ｒｂ／（Ｒａ＋Ｒｂ）］＝［２Ｒｄ／（Ｒｃ＋Ｒ
ｄ）］ として、仮想中性点電圧Ｅ０の電圧ＶＲｄを作り出すよ
うに設定したが、この分圧比を変化させて誘起電圧の立
ち上り時と立ち下り時での交点の移動量を、ずらすよう
にすることも可能である。In the above description, the resistance Rc and the resistance Rc
The partial pressure ratio by d is [Rb / (Ra + Rb)] = [2Rd / (Rc + R
d)], the voltage VRd of the virtual neutral point voltage E0 is set. However, the voltage division ratio is changed to shift the movement amount of the intersection between the rise and fall of the induced voltage. It is also possible.

【００４２】なお、この場合は、通常、位置検出してか
ら通電を切り換えるまでの時間を、誘起電圧の立ち上り
時と立ち下り時とで、マイコン５のソフト、すなわち、
制御処理によって変える必要がある。In this case, normally, the time from the position detection to the switching of energization is determined by the software of the microcomputer 5, that is, when the induced voltage rises and when the induced voltage falls.
It needs to be changed depending on the control process.

【００４３】〔第２実施例〕以下、図４・図５により第
２実施例を説明する。この第２実施例の構成は、上記の
第１の構成と、第３の構成とを構成しているものであ
る。この第２実施例の構成が図１の第１実施例の構成と
異なる箇所は、抵抗Ｒｅｕに与える電圧をＷ相分圧電圧
Ｗａに変更し、抵抗Ｒｅｖに与える電圧をＵ相分圧電圧
Ｕａに変更し、抵抗Ｒｅｗに与える電圧をＶ相分圧電圧
Ｖａに変更した箇所である。[Second Embodiment] A second embodiment will be described below with reference to FIGS. The configuration of the second embodiment constitutes the above-mentioned first configuration and third configuration. The configuration of the second embodiment differs from that of the first embodiment of FIG. 1 in that the voltage applied to the resistor Reu is changed to the W-phase divided voltage Wa and the voltage applied to the resistor Rev is changed to the U-phase divided voltage Ua. The voltage applied to the resistor Rew is changed to the V-phase divided voltage Va.

【００４４】したがって、各コンパレータＣＰｕ・ＣＰ
ｖ・ＣＰｗの負端子側に入力する各比較用電圧Ｅｕｓ・
Ｅｖｓ・Ｅｗｓが、正端子に入力されている各Ｕ相分圧
電圧Ｕａ・Ｖ相分圧電圧Ｖａ・Ｗ相分圧電圧Ｗａの相に
対して、いずれも、先順の相にもとづいて得られた比較
用電圧に変更されている。Therefore, each of the comparators CPu and CP
Each comparison voltage Eus input to the negative terminal side of vCPw
Evs · Ews is obtained based on the preceding phase for each of the U-phase divided voltage Ua, the V-phase divided voltage Va, and the W-phase divided voltage Wa that are input to the positive terminal. Has been changed to the specified comparison voltage.

【００４５】このため、各コンパレータＣＰｕ・ＣＰｖ
・ＣＰｗでの比較検出状態は、例えば、コンパレータＣ
Ｐｕ、すなわち、Ｕ相位置検出コンパレータＣＰｕにお
ける比較検出状態を例にとると、負端子に入力される比
較用電圧ＥＷｓが図５の［Ｕ相位置検出コンパレータ負
端子入力電圧］のようにＷ相分圧電圧Ｗａの振幅を小さ
くしたような波形になっているので、比較状態は、図５
の［Ｕ相位置検出コンパレータ正負端子入力電圧（重ね
書き）］のように、＋端子に入力されている振幅の大き
いＵ相分圧電圧Ｕａを、−端子に入力されている振幅の
小さい比較用電圧ＥＷｓとの交点Ｐを検出して、図５の
［Ｕ相位置検出コンパレータ出力電圧］のように、「Ｕ
相立ち上り位置検出ポイント」と「Ｕ相立ち下り位置検
出ポイント」とを位置検出信号Ｓｕ１・Ｓｕ２として出
力する。なお、他の相のコンパレータＣＰｖ・ＣＰｗで
の比較検出状態は、図５の［Ｕ相位置検出コンパレータ
正負入力電圧（重ね書き）］の波形を１２０°分の位相
ずつ、ずらせた波形状態になっている。Therefore, the comparators CPu and CPv
The comparison detection state in CPw is, for example, the comparator C
Taking Pu as an example, the comparison detection state in the U-phase position detection comparator CPu, the comparison voltage EWs input to the negative terminal is the W-phase as shown in [U-phase position detection comparator negative terminal input voltage] in FIG. Since the waveform is such that the amplitude of the divided voltage Wa is reduced, the comparison state is as shown in FIG.
[U-phase position detection comparator positive / negative terminal input voltage (overwrite)], a U-phase divided voltage Ua with a large amplitude input to the + terminal is used for comparison with a small amplitude input to a-terminal. The intersection point P with the voltage EWs is detected, and “U phase position detection comparator output voltage” shown in FIG.
The "phase rising position detection point" and the "U phase falling position detection point" are output as position detection signals Su1 and Su2. The comparison detection state of the comparators CPv and CPw of the other phase is a waveform state in which the waveform of the [U-phase position detection comparator positive / negative input voltage (overwrite)] in FIG. ing.

【００４６】ここで、仮想中性点電圧Ｅ０をＶＲｄ、Ｗ
相分圧電圧Ｗａの電圧をＶＲｂｗとし、各抵抗値をＲｅ
＞＞Ｒｂ及びＲｅ＞＞Ｒｄ、Ｒｆ＞＞Ｒｂ及びＲｆ＞＞
Ｒｄとすれば、Ｕ相位置検出コンパレータＣＰｕの負端
子の入力電圧Ｅｗｓは、 Ｅｗｓ＝［(ＶＲｂｗ−ＶＲｄ)Ｒｆ／(Ｒｅ＋Ｒｆ)］＋ＶＲｄ ＝（ＶＲｂｗ・Ｒｆ＋ＶＲｄ・Ｒｅ）／（Ｒｅ＋Ｒｆ） の関係になる。Here, the virtual neutral point voltage E0 is set to VRd, W
Let the voltage of the phase-divided voltage Wa be VRbw, and let each resistance value be Re
>> Rb and Re >> Rd, Rf >> Rb and Rf >>
If Rd, the input voltage Ews of the negative terminal of the U-phase position detection comparator CPu is Ews = [(VRbw−VRd) Rf / (Re + Rf)] + VRd = (VRbw · Rf + VRd · Re) / (Re + Rf) Become.

【００４７】したがって、Ｕ相位置検出コンパレータＣ
Ｐｕの負端子には、仮想中性点電圧Ｅ０の電圧ＶＲｄを
Ｗ相電圧でシフトした電圧をもつ比較用電圧Ｅｖｓが発
生するので、このときの位置検出のタイミングにおい
て、誘起電圧の立ち上り時には、 ［Ｕ相位置検出コンパレータ負端子入力電圧］＞［中性
点電圧ＶＲｄ ］ 誘起電圧の立ち下り時には、 ［Ｕ相位置検出コンパレータ負端子入力電圧］＜［中性
点電圧ＶＲｄ ］ の関係となり、Ｕ相分圧電圧Ｕａの誘起電圧の部分と比
較用電圧Ｅｖｓとの交点Ｐによって得た位置検出信号Ｓ
ｕ１は、Ｕ相分圧電圧Ｕａの誘起電圧の部分と仮想中性
点電圧Ｅ０との交点Ｐよりも後方にずらせた時点に位置
付けられたものになる。Therefore, the U-phase position detection comparator C
At the negative terminal of Pu, a comparison voltage Evs having a voltage obtained by shifting the voltage VRd of the virtual neutral point voltage E0 by the W-phase voltage is generated, so at the timing of position detection at this time, when the induced voltage rises, [U-phase position detection comparator negative terminal input voltage]> [neutral point voltage VRd] When the induced voltage falls, the relationship of [U-phase position detection comparator negative terminal input voltage] <[neutral point voltage VRd] is satisfied, and U The position detection signal S obtained by the intersection P of the induced voltage portion of the phase divided voltage Ua and the comparison voltage Evs.
u1 is positioned at the time when it is shifted rearward from the intersection P of the induced voltage portion of the U-phase divided voltage Ua and the virtual neutral point voltage E0.

【００４８】上記の図１３のように、誘起電圧の波形に
ゼロクロス点Ｐ付近で平らになった平坦部分Ｄｘができ
た状態でも、図３の〔後方検出〕ように、位置検出の時
点、つまり、Ｕ相の場合には、［Ｕ相立ち上り位置検出
ポイント］が、平坦部分Ｄｘを過ぎた傾斜のある箇所に
位置付けられるので、確実な位置検出が可能になる。The good sea urchin of the above FIG 13, even in a state that could flat portion Dx became flat in the vicinity of zero-cross point P to the waveform of the induced voltage, as [rear detecting] in FIG. 3, the time of position detection, i.e. , In the case of the U phase, the [U phase rising position detection point] is positioned at an inclined position that has passed the flat portion Dx, so that reliable position detection is possible.

【００４９】〔第３実施例〕以下、図１・図４・図６に
より第３実施例を説明する。この第３実施例の構成が上
記の第１実施例・第２実施例の構成と異なる箇所は、各
コンパレータＣＰｕ・ＣＰｖ・ＣＰｗに入力される電圧
のノイズ成分を吸収するとともに波形を鈍らせるための
コンデンサを設けた箇所である。[Third Embodiment] A third embodiment will be described below with reference to FIGS. 1, 4, and 6. The configuration of the third embodiment differs from the configurations of the first and second embodiments described above in order to absorb the noise component of the voltage input to the comparators CPu, CPv and CPw and to make the waveform dull. This is the place where the capacitor is provided.

【００５０】図４の構成では、各トランジスタＴｒＵ〜
ＴｒＺのスイッチング時に、各コンパレータＣＰｕ・Ｃ
Ｐｖ・ＣＰｗの正端子の入力電圧と負端子の入力電圧と
が重なり合って、各コンパレータＣＰｕ・ＣＰｖ・ＣＰ
ｗの出力電圧が不定になり誤動作が起きる場合があるの
で、少なくとも、各コンパレータＣＰｕ・ＣＰｖ・ＣＰ
ｗの各正端子の入力電圧の箇所にコンデンサを設けて、
ノイズの吸収とパルス電圧のスイッチング箇所の波形を
鈍らせることにより、正確な位置検出信号Ｓｕ・Ｓｖ・
Ｓｗを得るようにすることができる。また、図１・図６
の構成においても、同様のコンデンサを設けて、ノイズ
を吸収することにより、正確な位置検出信号Ｓｕ・Ｓｖ
・Ｓｗを得るようにすることができる。In the configuration of FIG. 4, each of the transistors TrU ...
When switching TrZ, each comparator CPuC
The input voltage of the positive terminal and the input voltage of the negative terminal of Pv / CPw overlap each other, and each comparator CPu / CPv / CP
Since the output voltage of w may become unstable and malfunction may occur, at least each of the comparators CPu, CPv, CP
A capacitor is provided at the input voltage of each positive terminal of w,
Accurate position detection signal Su ・ Sv ・
Sw can be obtained. In addition, FIG. 1 and FIG.
In the above configuration as well, a similar capacitor is provided to absorb noise, thereby providing accurate position detection signals Su · Sv.
・ Sw can be obtained.

【００５１】図６において、抵抗Ｒｂｕと並列にコンデ
ンサＣｂｕを、抵抗Ｒｂｖと並列にコンデンサＣｂｖ
を、抵抗Ｒｂｗと並列にコンデンサＣｂｗを接続し、ま
た、コンパレータＣＰｕの負端子とグランド、すなわ
ち、接地間にコンデンサＣｆｕを、コンパレータＣＰｖ
の負端子とグランド間にコンデンサＣｆｖを、コンパレ
ータＣＰｗの負端子とグランド間にコンデンサＣｆｗを
接続し、さらに、抵抗Ｒｄと並列にコンデンサＣｄを接
続してある。In FIG. 6, a capacitor Cbu is connected in parallel with the resistor Rbu, and a capacitor Cbv is connected in parallel with the resistor Rbv.
Is connected in parallel with the resistor Rbw to a capacitor Cbw, and the capacitor Cfu is connected between the negative terminal of the comparator CPu and the ground, that is, the ground.
A capacitor Cfw is connected between the negative terminal of the comparator CPw and the ground, a capacitor Cfw is connected between the negative terminal of the comparator CPw and the ground, and a capacitor Cd is connected in parallel with the resistor Rd.

【００５２】ここで、通常、各コンデンサの容量値は、
次のように設定してある。 Ｃｂ＝Ｃｂｕ＝Ｃｂｖ＝Ｃｂｗ Ｃｆ＝Ｃｆｕ＝Ｃｆｖ＝Ｃｆｗ そして、少なくとも、コンデンサＣｂを設けることで、
ノイズによる誤動作を防止することができる。なお、図
６の構成では、コンデンサＣｂ・Ｃｆ・Ｃｄの全てを接
続しているが、ノイズが特に大きくないときは、コンデ
ンサＣｄ、または、コンデンサＣｄ・Ｃｆを省略するこ
ともできる。Here, normally, the capacitance value of each capacitor is
It is set as follows. Cb = Cbu = Cbv = Cbw Cf = Cfu = Cfv = Cfw Then, by providing at least the capacitor Cb,
It is possible to prevent malfunction due to noise. In the configuration of FIG. 6, all the capacitors Cb, Cf, Cd are connected, but when the noise is not particularly large, the capacitor Cd or the capacitors Cd, Cf can be omitted.

【００５３】〔変形実施〕この発明は次のように変形し
て実施することを含むものである。 （１）上記の第１実施例・第３実施例の構成を、上記の
図１５のような無チョッピング構成のものに適用して構
成することより、例えば、図７のような各波形により位
置検出信号を得るように変更して構成する。[Modified Implementation] The present invention includes the following modified implementations. (1) By applying the configurations of the above-described first and third embodiments to the non-chopping configuration as shown in FIG. 15 described above, for example, the position of each waveform is as shown in FIG. It is modified and configured to obtain a detection signal.

【００５４】（２）上記の第２実施例・第３実施例の構
成を、上記の図１５のような無チョッピング構成のもの
に適用して構成することより、例えば、図８のような各
波形により位置検出信号を得るように変更して構成す
る。(2) By applying the configurations of the second and third embodiments to the non-chopping configuration as shown in FIG. 15, for example, as shown in FIG. The configuration is modified so as to obtain the position detection signal by the waveform.

【００５５】[0055]

【発明の効果】この発明によれば、以上のように、コン
パレータの正端子と負端子との入力を抵抗分圧回路のみ
によって得られた異なる相にもとづく電圧にするだけ
で、回転子の検出位置をＩＰＭ型回転子などによって生
ずる誘起電圧の平坦部分を避けた位置にすることができ
るので、リラクタンストルクを十分に活用した運転が可
能になるほか、コンデンサを付加するだけでノイズによ
る検出不良を防止しているので、装置を簡便安価で保守
容易な構成にして提供し得るなど効果がある。As described above, according to the present invention, the detection of the rotor is performed only by inputting the positive terminal and the negative terminal of the comparator to the voltages based on the different phases obtained only by the resistance voltage dividing circuit. Since the position can be set to a position that avoids the flat part of the induced voltage generated by the IPM type rotor, etc., it is possible to operate the reluctance torque fully, and detection errors due to noise can be prevented by simply adding a capacitor. Since it is prevented, there is an effect that the device can be provided in a simple, inexpensive and easy-to-maintain configuration.

【図面の簡単な説明】[Brief description of drawings]

図面中、図１〜図８はこの発明の実施例を、また、図９
〜図１５は従来技術を示し、各図の内容は次のとおりで
ある。1 to 8 show an embodiment of the present invention, and FIG.
15A to 15C show a conventional technique, and the contents of each figure are as follows.

【図１】全体ブロック構成図FIG. 1 is an overall block configuration diagram.

【図２】要部動作波形図[Fig. 2] Operation waveform diagram of main parts

【図３】要部動作波形図[Fig. 3] Operation waveform diagram of main parts

【図４】全体ブロック構成図FIG. 4 is an overall block configuration diagram.

【図５】要部動作波形図FIG. 5 is an operation waveform diagram of main parts.

【図６】全体ブロック構成図FIG. 6 is an overall block configuration diagram.

【図７】要部動作波形図FIG. 7 is an operation waveform diagram of main parts.

【図８】要部動作波形図FIG. 8 is an operation waveform diagram of main parts.

【図９】全体ブロック構成図FIG. 9 is an overall block configuration diagram.

【図１０】要部動作波形図FIG. 10 is an operation waveform diagram of main parts.

【図１１】要部動作波形図FIG. 11 is an operation waveform diagram of main parts.

【図１２】要部構成正面図FIG. 12 is a front view of the main configuration

【図１３】要部動作波形図FIG. 13 is an operation waveform diagram of main parts.

【図１４】全体ブロック構成図FIG. 14 is an overall block configuration diagram.

【図１５】要部動作波形図FIG. 15 is an operation waveform diagram of main parts.

【符号の説明】[Explanation of symbols]

１ 電源部 ２ インバータ回路 ３ ＤＣブラシレスモータ ３Ｒ 回転子 ３Ｕ〜３Ｗ 固定子巻線 ４ ドライブ回路 ５ マイコン ＣＰｕ〜ＣＰｗ コンパレータ Ｅ０ 仮想中性点電圧 Ｅｕｓ〜Ｅｗｓ 比較用電圧（負端子入力電圧） Ｐ 交点・ゼロクロス点 Ｒ Ｕ相端子 Ｒａｕ〜Ｒｆｗ 抵抗 Ｓ Ｖ相端子 Ｓｕ〜Ｓｗ 位置検出信号 Ｓｕ１〜Ｓｗ２ 位置検出信号 Ｔ Ｗ相端子 Ｔｒａ・Ｔｒｂ スイッチング素子 ＴｒＵ〜ＴｒＺ トランジスタ Ｕ Ｕ相 Ｕａ〜Ｗａ 相分圧電圧（正端子入力電圧） Ｖ Ｖ相 Ｖｃｃ 母線電圧 Ｗ Ｗ相 1 power supply 2 Inverter circuit 3 DC brushless motor 3R rotor 3U-3W stator winding 4 drive circuit 5 Microcomputer CPu to CPw comparator E0 Virtual neutral point voltage Eus ~ Ews Comparison voltage (negative terminal input voltage) P intersection / zero cross point RU phase terminal Rau ~ Rfw resistance S V phase terminal Su to Sw position detection signal Su1 to Sw2 position detection signal TW phase terminal Tra / Trb switching element TrU-TrZ transistors U U phase Ua to Wa phase-divided voltage (positive terminal input voltage) V V phase Vcc bus voltage WW phase

───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊澤 雄一 大阪府守口市京阪本通２丁目５番５号 三洋電機株式会社内 (56)参考文献 特開 平11−146685（ＪＰ，Ａ) 特開 平４−236193（ＪＰ，Ａ) 特開 平７−123775（ＪＰ，Ａ) 特開 昭64−43095（ＪＰ，Ａ) 特開 昭61−191290（ＪＰ，Ａ) 特開 昭61−191289（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02P 6/18 F25B 13/00 ─────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Yuichi Izawa 2-5-5 Keihan Hondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. (56) Reference JP-A-11-146685 (JP, A) JP JP-A-4-236193 (JP, A) JP-A-7-123775 (JP, A) JP-A-64-43095 (JP, A) JP-A-61-191290 (JP, A) JP-A-61-191289 (JP , A) (58) Fields investigated (Int.Cl. ⁷ , DB name) H02P 6/18 F25B 13/00

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 複数の着磁極を有する回転子と、通電時
に前記回転子に回転磁界を与えるように配置された複数
相の固定子巻線とを設けたＤＣブラシレスモータにおけ
る所定の前記固定子巻線に、インバータ回路で発生した
電圧を通電して回転磁界を形成するとともに、前記回転
子の回転によって前記通電を行っていない相の前記固定
子巻線に生じる誘起電圧と、所定の電圧とを前記複数相
の各相ごとに設けたコンパレータにより比較検出して得
られる位置検出信号にもとづいて前記通電を行う時点を
制御するようにしたＤＣブラシレスモータ装置であっ
て、 前記各相ごとのコンパレータの正端子には前記各相の固
定子巻線の電圧を分圧した第１の分圧電圧を入力すると
ともに、前記コンパレータの負端子には前記正端子に入
力している相とは異なる相の前記第１の分圧電圧と前記
インバータ回路の母線電圧のみを１つの分圧によって分
圧して得られる仮想中性点電圧との間の電圧を分圧して
得られる第２の分圧電圧を入力する比較入力手段と、 各前記コンパレータによって前記第１の分圧電圧におけ
る前記誘起電圧にもとづく電圧部分と、前記第２の分圧
電圧との交点を検出して前記位置検出信号を得る位置検
出手段とを具備することを特徴とするＤＣブラシレスモ
ータ装置。1. A predetermined stator in a DC brushless motor, comprising: a rotor having a plurality of magnetized magnetic poles; and a plurality of phases of stator windings arranged to apply a rotating magnetic field to the rotor when energized. A voltage generated in an inverter circuit is applied to the winding to form a rotating magnetic field, and an induced voltage generated in the stator winding in a phase not energized by the rotation of the rotor, and a predetermined voltage. Is a DC brushless motor device configured to control a time point at which the energization is performed based on a position detection signal obtained by performing comparison detection by a comparator provided for each of the plurality of phases. The first divided voltage obtained by dividing the voltage of the stator winding of each phase is input to the positive terminal of the input terminal and the phase input to the positive terminal is input to the negative terminal of the comparator. Min only bus voltage of said first divided voltage different phases and the inverter circuit by a single partial pressure
Comparison input means for inputting a second divided voltage obtained by dividing the voltage between the voltage and a virtual neutral point voltage obtained by pressing, and the induced voltage in the first divided voltage by each comparator. 2. A DC brushless motor device comprising: a voltage portion based on the original voltage; and position detecting means for detecting the intersection of the second divided voltage to obtain the position detection signal. 【請求項２】 前記第２の分圧電圧を得る前記固定子巻
線の相を前記第１の分圧電圧を得ている前記固定子巻線
の相に対して後順の相とすることにより、前記誘起電圧
と前記仮想中性点電圧との交点からずらせた時点に前記
位置検出信号を得ることを特徴とする請求項１のＤＣブ
ラシレスモータ装置。2. A phase of the stator winding that obtains the second divided voltage is a phase that is in a later order than a phase of the stator winding that obtains the first divided voltage. 2. The DC brushless motor device according to claim 1, wherein the position detection signal is obtained at a time point shifted from the intersection of the induced voltage and the virtual neutral point voltage. 【請求項３】 前記第２の分圧電圧を得る前記固定子巻
線の相を前記第１の分圧電圧を得ている前記固定子巻線
の相に対して先順の相とすることにより、前記誘起電圧
と前記仮想中性点電圧との交点からずらせた時点に前記
位置検出信号を得ることを特徴とする請求項１のＤＣブ
ラシレスモータ装置。3. The phase of the stator winding that obtains the second divided voltage is the previous phase of the phase of the stator winding that obtains the first divided voltage. 2. The DC brushless motor device according to claim 1, wherein the position detection signal is obtained at a time point shifted from the intersection of the induced voltage and the virtual neutral point voltage. 【請求項４】 前記各コンパレータに入力される電圧の
ノイズ成分を吸収するとともに波形を鈍らせるためのコ
ンデンサを設けたことを特徴とする請求項１から請求項
３のいずれかに記載のＤＣブラシレスモータ装置。4. The DC brushless according to claim 1, further comprising a capacitor for absorbing a noise component of a voltage input to each comparator and blunting a waveform. Motor device.