JP3523125B2 - Field effect transistor, power amplifier, and mobile communication device - Google Patents
Field effect transistor, power amplifier, and mobile communication deviceInfo
- Publication number
- JP3523125B2 JP3523125B2 JP26976899A JP26976899A JP3523125B2 JP 3523125 B2 JP3523125 B2 JP 3523125B2 JP 26976899 A JP26976899 A JP 26976899A JP 26976899 A JP26976899 A JP 26976899A JP 3523125 B2 JP3523125 B2 JP 3523125B2
- Authority
- JP
- Japan
- Prior art keywords
- power amplifier
- characteristic
- power
- linear
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
- Transmitters (AREA)
- Junction Field-Effect Transistors (AREA)
- Microwave Amplifiers (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、移動体通信端末、
および、基地局に使用されている、高効率、かつ、高線
形性を要求される高電子移動度トランジスタ、電力増幅
器及び移動携帯通信装置に関する。TECHNICAL FIELD The present invention relates to a mobile communication terminal,
Also, the present invention relates to a high electron mobility transistor, a power amplifier and a mobile portable communication device which are used in a base station and which are required to have high efficiency and high linearity.
【０００２】[0002]
【従来の技術】移動体通信端末に使用されている電力増
幅器は高効率、かつ、高線形性が要求されている。デジ
タル変調方式を用いる移動体通信端末を例に説明する。
デジタル変調方式を用いる移動体通信端末に搭載の電力
増幅器を実現させるためには２つのポイントがある。2. Description of the Related Art Power amplifiers used in mobile communication terminals are required to have high efficiency and high linearity. A mobile communication terminal using a digital modulation method will be described as an example.
There are two points to realize a power amplifier mounted on a mobile communication terminal using a digital modulation method.
【０００３】その１つは、隣接チャネルへの帯域外輻射
を低減させる事である。例えば、ワイドバンドＣＤＭＡ
（以下、Ｗ−ＣＤＭＡという）を例にとると、搬送波
１．９３ＧＨｚを中心として、これより、５ＭＨｚ離れ
た周波数（５ＭＨｚ離調点）での隣接チャネル漏洩電力
は−３５ｄＢｃ以下と規定される。同様に、１０ＭＨｚ
離れた周波数（１０ＭＨｚ離調点）での隣接チャネル漏
洩電力は−５５ｄＢｃ以下と規定される。One of them is to reduce out-of-band radiation to adjacent channels. For example, wideband CDMA
Taking (hereinafter referred to as W-CDMA) as an example, the adjacent channel leakage power at a frequency (5 MHz detuning point) 5 MHz away from the carrier centered at 1.93 GHz is defined as -35 dBc or less. Similarly, 10MHz
Adjacent channel leakage power at distant frequencies (10 MHz detuning point) is defined as -55 dBc or less.
【０００４】また、もう一つは、電力付加効率を向上さ
せる事である。電力付加効率が低ければ、携帯端末で
は、小型軽量にするために搭載されたバッテリ−の容量
に制限があるため、必然的に通話時間／待ち受け時間が
短くなる問題点が残る。しかし、こうした電力増幅器に
求められる高線形性と高効率化は、互いに相反の関係に
ある。例えば、単に、ゲ−トバイアスを変化させ、動作
級を線形性の高いＡ級より、ＡＢ級、Ｃ級とした場合、
この順で効率が高くなるが、著しく線形性が劣化する。
ところが、Ｗ−ＣＤＭＡの端末に搭載されている電力増
幅器の場合、一般的に線形性の高いＡ級動作で、入力整
合回路、出力整合回路をｌｏａｄ ｐｕｌｌ／ｓｏｕｒ
ｃｅ ｐｕｌｌ評価を用いて効率最大で求めると、上述
の隣接チャネル漏洩電力を満たすためには、ｐｉｎ−ｐ
ｏｕｔ特性で、１ｄＢコンプレッションより、約６ｄＢ
バックオフした領域が入出力電力特性となる。この場
合、飽和電力領域を使う場合に比較して、６ｄＢ分のバ
ックオフ分の電力損失を補うためにデバイス面積増大と
いう問題がある。The other is to improve the power added efficiency. If the power addition efficiency is low, the portable terminal has a limited capacity of the battery mounted in order to be small and lightweight, so that the problem of inevitably shortening the call time / standby time remains. However, the high linearity and high efficiency required for such a power amplifier are in a conflicting relationship with each other. For example, when the gate bias is simply changed and the operation class is changed from Class A with high linearity to Class AB or Class C,
The efficiency increases in this order, but the linearity deteriorates significantly.
However, in the case of a power amplifier installed in a W-CDMA terminal, generally, the input matching circuit and the output matching circuit are loaded pull / sour by class A operation having high linearity.
When the maximum efficiency is obtained using the ce pull evaluation, in order to satisfy the above-mentioned adjacent channel leakage power, pin-p
Out characteristics, about 6 dB from 1 dB compression
The back-off region is the input / output power characteristic. In this case, as compared with the case of using the saturated power region, there is a problem that the device area is increased in order to compensate the power loss for the backoff of 6 dB.
【０００５】そこで、高線形性を保ちながら高効率化を
はかるために、電力増幅器で生じる非線形成分であるｐ
ｉｎ−ｐｏｕｔ特性をあらかじめ、測定し、この歪みと
反対の特性を前もってＲＯＭに与え、入出力特性に応じ
て、ＲＯＭより、情報を引きだし、電力増幅器のゲ−ト
バイアス、または、ドレインバイアスを制御して、非線
形性を打ち消すプレ・ディスト−ション法が用いられて
いる。しかし、この場合、回路面積が大きくなるという
事と、もう一つ、情報をＲＯＭに入力しなければ成らな
い欠点が残った。Therefore, in order to achieve high efficiency while maintaining high linearity, p which is a non-linear component generated in the power amplifier.
The in-pout characteristic is measured in advance, a characteristic opposite to this distortion is given to the ROM in advance, information is drawn from the ROM according to the input / output characteristic, and the gate bias or drain bias of the power amplifier is controlled. Therefore, a pre-distortion method for canceling the non-linearity is used. However, in this case, the circuit area becomes large, and there is another drawback that information must be input to the ROM.
【０００６】また、同様に、図１１は、従来のドレイン
制御によるリニアライザ−を示す。この場合も、電力増
幅器４０３の入出力特性に応じたデジタル値をあらかじ
めＲＯＭ４０１に書き込み、デジタル変調信号を入力さ
れる電力増幅器の入力信号振幅に応じたデジタル値を読
み出し、デジタル信号をＤ／Ａコンバ−タ４０２でアナ
ログ信号に変換し、電力増幅器４０３の電源電圧制御回
路４０４を用いてドレイン電圧を制御し、図１２に示す
様に、ドレイン電圧を変えた入出力電力特性を用いて点
線で示す線形特性を作る。しかし、この場合も、ＲＯＭ
やデジタル回路が必要となり、回路が煩雑になること
と、ＲＯＭにデ−タをあらかじめ、書き込む事が必要と
なり、簡単ではない。Similarly, FIG. 11 shows a conventional drain-controlled linearizer. Also in this case, a digital value according to the input / output characteristics of the power amplifier 403 is written in the ROM 401 in advance, a digital value according to the input signal amplitude of the power amplifier to which the digital modulation signal is input is read, and the digital signal is converted into a D / A converter. Data is converted into an analog signal by the input / output unit 402, the drain voltage is controlled using the power supply voltage control circuit 404 of the power amplifier 403, and as shown in FIG. Create a linear characteristic. However, even in this case, the ROM
A digital circuit is required, the circuit becomes complicated, and it is necessary to write data in the ROM in advance, which is not easy.
【０００７】このように、従来の方法では、いずれの場
合も回路が複雑または、回路面積が増大という問題が絶
えず残った。As described above, in any of the conventional methods, the problem that the circuit is complicated or the circuit area is increased has always remained.
【０００８】従来のデジタル移動体通信端末、または基
地局に使用する電力増幅器は、高効率で、なおかつ、高
線形な性能を要求されるが、高線形を満たすためには、
動作級をＡ級とした場合、出力電力を満たすために、デ
バイスのゲ−ト幅が大きくなり、レイアウト面積がかさ
み、この場合は高効率化が難しいという問題がある。Power amplifiers used in conventional digital mobile communication terminals or base stations are required to have high efficiency and high linear performance.
When the operation class is set to A class, the gate width of the device becomes large in order to satisfy the output power, and the layout area becomes large. In this case, there is a problem that it is difficult to achieve high efficiency.
【０００９】また、回路上で非線形成分を緩和させる為
には、あらかじめ、電力増幅器が持つ非線形性の逆の特
性を入力する必要があり、調節の困難さと、回路の煩雑
さが残る。Further, in order to alleviate the non-linear component on the circuit, it is necessary to input in advance the inverse characteristic of the non-linearity of the power amplifier, which makes the adjustment difficult and the circuit complicated.
【００１０】このように、高線形化と高効率化は、相反
する関係にあり、これを同時に満たすデバイスは、存在
しなかった。As described above, the high linearization and the high efficiency have a contradictory relationship, and there has been no device satisfying these at the same time.
【００１１】[0011]
【発明が解決しようとする課題】上述したように、本発
明の目的は、線形性の良い電力増幅回路であって、従来
よりも小型なものを提供することである。SUMMARY OF THE INVENTION As described above, an object of the present invention is to provide a power amplifier circuit having good linearity, which is smaller than the conventional one.
【００１２】[0012]
【００１３】[0013]
【００１４】[0014]
【００１５】[0015]
【課題を解決するための手段】本願第１の発明は、半絶
縁性基板上に形成されたチャネル層と、前記チャネル層
上に形成された電子供給層と、前記電子供給層上に形成
されたキャップ層と、前記キャップ層上に形成されたゲ
ート電極、ソース電極及びドレイン電極と、前記ゲート
電極との接続部のキャップ層の厚さが前記ソース電極ま
たはドレイン電極少なくとも一方との接続部のキャップ
層の厚さよりも厚いことを特徴とする電界効果トランジ
スタである。According to a first aspect of the present invention, a channel layer formed on a semi-insulating substrate, an electron supply layer formed on the channel layer, and an electron supply layer formed on the electron supply layer are formed. A cap layer, a gate electrode, a source electrode and a drain electrode formed on the cap layer, and a thickness of the cap layer at the connection portion with the gate electrode is at least one of the connection portion with the source electrode or the drain electrode. The field effect transistor is characterized in that it is thicker than the thickness of the cap layer.
【００１６】本願第２の発明は、入力信号が供給される
入力端子と、出力信号を出力する出力端子と、前記入力
端子が接続されているゲート電極と、前記出力端子が接
続されているドレイン電極とを有する請求項１に記載の
電界効果トランジスタと、この電界効果トランジスタの
ドレイン電極がチョークコイルを介して接続されている
電源を備えることを特徴とする電力増幅器である。According to a second aspect of the present invention, an input terminal to which an input signal is supplied, an output terminal for outputting an output signal, a gate electrode to which the input terminal is connected, and a drain to which the output terminal is connected. a field effect transistor of claim 1, and an electrode, the drain electrode of the field effect transistor is a power amplifier, characterized in that it comprises a power supply connected through a choke coil.
【００１７】[0017]
【００１８】本発明の作用効果を説明する前に、まず、
電力増幅器の課題について説明する。デジタル変調方式
に用いる電力増幅器の課題は、高線形性と同時に、高効
率化が重要である。そこで、図１３、図１４はＭＥＳＦ
ＥＴを用いてＷ−ＣＤＭＡのＱＰＳＫ信号源を用い、電
力付加効率が最大になる様に、ｌｏａｄ ｐｕｌｌ／ｓ
ｏｕｒｃｅ ｐｕｌｌを用いて入出力整合条件を求め
た。図１３は、動作級をＡ級に、図１４は、動作級をＢ
級に設定した場合の振幅特性と位相特性である。Before explaining the function and effect of the present invention, first,
The problem of the power amplifier will be described. As for the problem of the power amplifier used for the digital modulation system, it is important to improve the efficiency as well as the high linearity. Therefore, FIGS. 13 and 14 show MESF.
Using a QPSK signal source of W-CDMA using ET, load pull / s is maximized so that power added efficiency is maximized.
Input / output matching conditions were obtained using source pull. In FIG. 13, the operation class is A class, and in FIG. 14, the operation class is B
It is the amplitude characteristic and the phase characteristic when set to the class.
【００１９】また、線形領域の定義として、振幅特性で
は、＋／−０．０１ｄＢ以内を、また、位相特性では、
＋／−０．２度以内を線形領域とした。また、位相特性
の入力が小さい時の線形領域での変化は、測定の誤差で
ある。As the definition of the linear region, the amplitude characteristic is within +/− 0.01 dB, and the phase characteristic is within ± 0.01 dB.
The linear region was within ± 0.2 degrees. Further, the change in the linear region when the input of the phase characteristic is small is a measurement error.
【００２０】図１３は、高線形なＡ級であるが、振幅特
性が勾配を持つため、実際は完全な線形では無い。この
図１３の振幅特性が非線形領域に於いて、位相特性は、
入力電力が０ｄＢｍ付近まで、線形性を保っている。FIG. 13 shows a highly linear class A, but the amplitude characteristic has a gradient, so that it is not perfectly linear in practice. In the non-linear region of the amplitude characteristic of FIG. 13, the phase characteristic is
The linearity is maintained until the input power is around 0 dBm.
【００２１】また、図１４においては、電力付加効率を
向上させるために動作級をＢ級に設定した場合、振幅特
性が線形領域にあるにもかかわらず、位相特性は、非線
形領域となる。Further, in FIG. 14, when the operation class is set to class B in order to improve the power added efficiency, the phase characteristic is in the non-linear region although the amplitude characteristic is in the linear region.
【００２２】このように、振幅特性と位相特性は同時に
変化するのではなく、バイアス条件により複雑に変化
し、隣接チャンネル漏洩電力の劣化に起因している。As described above, the amplitude characteristic and the phase characteristic do not change at the same time but change in a complicated manner depending on the bias condition, which is caused by the deterioration of the adjacent channel leakage power.
【００２３】このような複雑な相関を分析するために、
隣接チャネル漏洩電力と振幅特性、位相特性の関係を、
シミュレ−ションを用いて検討した。解析を簡単にする
為に、振幅特性が理想的な線形である場合と実際の位相
特性の組み合わせを図１に，位相特性が理想的な線形で
ある場合と実際の振幅特性の組み合わせを図２，そし
て、振幅特性、位相特性共に理想的な線形のみの場合
（不図示）の３種類において、隣接チャネル漏洩電力と
位相特性、振幅特性の関係を求めた。In order to analyze such a complicated correlation,
The relationship between adjacent channel leakage power, amplitude characteristics, and phase characteristics
It was examined using simulation. In order to simplify the analysis, FIG. 1 shows a combination of an ideal linear amplitude characteristic and an actual phase characteristic, and FIG. 2 shows a combination of an ideal linear linear characteristic and an actual amplitude characteristic. Then, the relationship between the adjacent channel leakage power and the phase characteristic and the amplitude characteristic was obtained in three types of cases where both the amplitude characteristic and the phase characteristic are ideally linear only (not shown).
【００２４】その結果、隣接チャネル漏洩電力の線形性
に主に支配的なのは、振幅特性であり、振幅特性が線形
である領域で、位相特性が非線形に入ると、隣接チャネ
ル漏洩電力の線形性は劣化する。しかし、振幅特性が非
線形特性の場合は、同時に存在した位相特性の非線形特
性が、逆に、隣接チャネル漏洩電力の線形性を回復させ
る事が明らかに成った。この結果は、デバイスを問わず
に、適用できる。As a result, the linearity of the adjacent channel leakage power is mainly dominated by the amplitude characteristic, and in the region where the amplitude characteristic is linear, when the phase characteristic becomes nonlinear, the linearity of the adjacent channel leakage power is to degrade. However, when the amplitude characteristics are non-linear characteristics, it is clear that the non-linear characteristics of the phase characteristics that exist at the same time restore the linearity of the adjacent channel leakage power. This result can be applied to any device.
【００２５】本発明では、この結果を用いて、理想的な
振幅特性と位相特性の関係を実現させるために、振幅特
性が線形の場合は、位相特性は線形状態を維持し、振幅
特性が線形領域から、非線形領域に入ると同時に、位相
特性も外部回路を用いて、強制的に遅らせ、振幅特性の
非線形性に起因した隣接チャネル漏洩電力の劣化を防止
する事にある。すなわち、本発明の特徴は、トランジス
タの位相特性の線形領域と非線形領域の境界が前記電界
効果トランジスタの振幅特性の線形領域と非線形領域の
境界と一致するように、前記位相特性を変動させる位相
特性変動手段を備えることである。According to the present invention, in order to realize the ideal relationship between the amplitude characteristic and the phase characteristic by using the result, when the amplitude characteristic is linear, the phase characteristic maintains a linear state and the amplitude characteristic is linear. At the same time as entering the non-linear region from the region, the phase characteristic is forcibly delayed by using an external circuit to prevent the deterioration of the adjacent channel leakage power due to the non-linearity of the amplitude characteristic. That is, a feature of the present invention is that a phase characteristic that varies the phase characteristic such that the boundary between the linear area and the nonlinear area of the phase characteristic of the transistor coincides with the boundary between the linear area and the nonlinear area of the amplitude characteristic of the field effect transistor. It is to have a variation means.
【００２６】位相特性を変動させるとは、具体的には、位
相特性を回転させることである。この回転の方向は２通
りあり、位相を進める方向と位相を遅らせる方向であ
る。位相を進めるためには、トランジスタのゲート・ソ
ース間容量あるいはゲート・ドレイン間容量の少なくと
も一方を増やせばよい。また、位相を遅らせるために
は、トランジスタのゲート・ソース間容量あるいはゲー
ト・ドレイン間容量の少なくとも一方を減らせばよい。To change the phase characteristic means to rotate the phase characteristic. There are two directions of this rotation, a phase advancing direction and a phase retarding direction. In order to advance the phase, at least one of the gate-source capacitance and the gate-drain capacitance of the transistor may be increased. In order to delay the phase, at least one of the gate-source capacitance and the gate-drain capacitance of the transistor may be reduced.
【００２７】[0027]
【発明の実施の形態】第１の実施形態として図３に回路
図を示す。図３は、電力増幅器１０３の入力端子で入力
検波を行い、また、出力端子で出力検波を行い、出力検
波の信号の大きさを可変減衰器１０７で調節して比較器
１０６で比較を行い、振幅特性に非線形性が現れ始めた
と同時に、その情報をＣgsＣgd制御器１０５（Ｃgs：ゲ
ート・ソース間容量、Ｃgd：ゲート・ドレイン間容量）
に送る。ＣgsＣgd制御器は、Ｃ gsＣgd容量変化器１０１
を動作させ、その容量成分を変化させる事で、位相特性
を作為的に遅らせ、その効果で、振幅特性の非線形性を
緩和させる。ここでは、ＣgsとＣgd共に、２倍に容量を
増加することで、振幅特性の非線形性を緩和できた。FIG. 3 is a circuit diagram of a first embodiment.
The figure is shown. 3 is input at the input terminal of the power amplifier 103.
Detection, and output detection at the output terminal.
The magnitude of the wave signal is adjusted by the variable attenuator 107 and the comparator
Comparison was made at 106, and non-linearity began to appear in the amplitude characteristic.
At the same time, CgsCgdController 105 (Cgs: Ge
Capacitance between gate and source, Cgd: Gate-drain capacitance)
Send to. CgsCgdThe controller is C gsCgdCapacity changer 101
Is operated and its capacitance component is changed, the phase characteristics
Is delayed artificially, and the effect of the
Relax. Here, CgsAnd CgdDouble the capacity
By increasing it, the non-linearity of the amplitude characteristic could be relaxed.
【００２８】本実施形態の特徴は、このように、単純な
回路で、振幅特性が線形性より非線形性に入ると同時
に、作為的に、位相特性を遅らせる事にある。また、図
４に示すＣgsＣgd容量変化器内部回路は、例えば、算出
した容量とスイッチ用トランスファ−ゲ−トを用いる事
で実現できる。この回路方式は、どのデバイスでも適用
できる。As described above, the characteristic feature of this embodiment resides in that the amplitude characteristic becomes non-linear rather than linear in a simple circuit, and at the same time, the phase characteristic is artificially delayed. Further, the C gs C gd capacitance changer internal circuit shown in FIG. 4 can be realized by using the calculated capacitance and the switch transfer gate, for example. This circuit system can be applied to any device.
【００２９】また、第２の実施形態として、図５を示
す。図５は、電力増幅器１０３の入力端子で入力検波を
行い、また、出力端子で出力検波を行い、出力検波の信
号の大きさを可変減衰器１０７で調節して比較器１０６
で比較を行い、振幅特性に非線形性が現れ始めたと同時
に、その情報をバイアス制御回路２０１に送リ、デバイ
スのバイアス条件を変えて位相特性を作為的に遅らせ、
その効果で、振幅特性の非線形の隣接チャネル漏洩電力
への影響を緩和させる。本実施形態は、どのデバイスに
も適用出来る。FIG. 5 shows a second embodiment. In FIG. 5, input detection is performed at the input terminal of the power amplifier 103, output detection is performed at the output terminal, the magnitude of the output detection signal is adjusted by the variable attenuator 107, and the comparator 106 is output.
At the same time that the nonlinearity of the amplitude characteristic begins to appear, the information is sent to the bias control circuit 201, the bias condition of the device is changed, and the phase characteristic is delayed artificially.
As a result, the influence of the amplitude characteristic on the nonlinear adjacent channel leakage power is reduced. This embodiment can be applied to any device.
【００３０】次に、第３の実施形態として、本発明をデ
バイス構造に転化した場合を図６に示す。Next, as a third embodiment, a case where the present invention is converted into a device structure is shown in FIG.
【００３１】高線形な高電子移動度トランジスタ（ＨＥ
ＭＴ）として、２次元電子ガス領域を持つヘテロ構造に
ソ−ス、ドレイン電極３１３直下のソ−スドレインｎ+
領域３１１、および、そのソ−スドレイン中間濃度層３
０９をゲ−トをマスクにして作成するセルフアラインゲ
−ト構造がある。参考として特願平１０−１５８７６２
号が挙げられる。Highly linear high electron mobility transistor (HE
MT) is a source having a heterostructure having a two-dimensional electron gas region, and a source drain n + immediately below the drain electrode 313.
Region 311 and its source drain intermediate concentration layer 3
There is a self-aligned gate structure in which 09 is used as a mask for the gate. As a reference, Japanese Patent Application No. 10-158762
No.
【００３２】本発明をデバイスで実現する為には、実施
例１で示したＣgs，Ｃgd変化器をデバイスで作成する事
にある。以下にその構造を示す。In order to realize the present invention with a device, the C gs and C gd transformer shown in the first embodiment is formed with a device. The structure is shown below.
【００３３】図６に、半絶縁性基板上に、アンド−プ半
導体層からなるバッファ層３０２、アンド−プ半導体層
からなるチャネル層３０３、アンド−プ半導体層からな
るスペ−サ層３０４、ｎ型半導体層からなる電子供給層
３０５、厚さ５００Åのアンド−プ半導体層からなるキ
ャップ層３０６が順次蓄積され、この上に、ゲ−ト電極
３０７をマスクとしてｐ型不純物をイオン注入してｐ型
領域３０８を形成し、ｎ型不純物を、ソ−スドレイン領
域にイオン注入しｎ+型のソース及びドレイン領域３１
１が形成され、チャネル層３０３中に於いて、ｐ型不純
物がド−プされた領域を補償し、かつ、ｎ型半導体へ反
転可能な濃度のｎ型不純物をゲ−ト電極をマスクにし
て、イオン注入を行い、ソ−スドレイン中間濃度層３０
９が形成される。これにより、アンド−プ半導体層であ
るチャネル層３０３の構造が、ソ−スからドレイン側に
向けて、ｎ＋型→ｎ型→アンド−プ型→ｎ型→ｎ＋型と
なり、チャネル層内の電流経路内にｎｐ接合が存在しな
いために寄生抵抗を低減できる。しかし、このままで
は、寄生抵抗の低減化は可能であるが、本発明のデバイ
スのＣgs，Ｃgdを変える事は、不可能である。In FIG. 6, on a semi-insulating substrate, a buffer layer 302 made of an AND semiconductor layer, a channel layer 303 made of an AND semiconductor layer, and a spacer layer 304 made of an AND semiconductor layer 304, n. Type semiconductor layer 305 and a 500 Å thick undoped semiconductor layer cap layer 306 are sequentially accumulated, and p-type impurities are ion-implanted on the cap layer 306 using the gate electrode 307 as a mask. A type region 308 is formed, and n type impurities are ion-implanted into the source and drain regions to form n + type source and drain regions 31.
1 is formed, and in the channel layer 303, the region where the p-type impurity is doped is compensated, and the gate electrode is used as a mask with the n-type impurity having a concentration that can be inverted to the n-type semiconductor. , Ion implantation is performed, and the source drain intermediate concentration layer 30 is formed.
9 is formed. As a result, the structure of the channel layer 303, which is an AND semiconductor layer, becomes n + type → n type → and / type → n type → n + type from the source toward the drain side, and the current in the channel layer is increased. Since there is no np junction in the path, parasitic resistance can be reduced. However, if it is left as it is, the parasitic resistance can be reduced, but it is impossible to change C gs and C gd of the device of the present invention.
【００３４】そこで、本発明をデバイスに適用した場合
は、入力電力が増加するに伴い、振幅特性が線形性より
非線形性を示すと同時に、位相を遅らせるために、作為
的に、デバイスのＣgs，Ｃgdを変える事が必要である。Therefore, when the present invention is applied to a device, as the input power increases, the amplitude characteristic shows non-linearity rather than linearity, and at the same time, the phase is delayed, so that the C gs of the device is intentionally changed. , C gd needs to be changed.
【００３５】この為、ドレイン及びソ−ス領域、また
は、ドレイン・ソ−ス間領域の最上面アンド−プ半導体
キャップ層３０６を一部エッチングし、左右対称、また
は、左右非対称の厚さのキャップ層を備えＦＥＴのゲ−
ト・ドレイン容量とゲ−ト・ソ−ス容量を調節する。
尚、電子供給層３０５もエッチングしてもよい。ここで
は、キャップ層のソース及びドレイン側を１００Å表面
を削った。For this reason, the top and bottom semiconductor cap layer 306 in the drain and source regions or the drain-source region is partially etched to obtain a left-right symmetric or left-right asymmetric thickness cap. FET gate with layers
Adjust the gate-drain capacitance and the gate-source capacitance.
The electron supply layer 305 may also be etched. Here, the 100 Å surface of the cap layer is ground on the source and drain sides.
【００３６】その最上面アンド−プ半導体キャップ層３
０６をエッチングする方法として、ゲ−ト電極３０７を
マスクとして、ｎ型不純物、例えば、Ｓｉイオンをイオ
ン注入する事で、ソ−スドレイン中間濃度領域を作成
し、次に、ウエハ−全面に絶縁膜、例えば、プラズマＣ
ＶＤによるＳｉＯＮ膜を積層させ、ＲＩＥ工程により、
ゲ−ト電極の側壁にオフセット用サイドウォ−ル（不図
示）の形成と寄生容量Ｃ gs，Ｃgdを調整する為にキャッ
プ層の一部を削るためにオ−バエッチングを行う。これ
により、ダメ−ジを受けた表面は、例えば、ラピッドサ
−マルアニ−ルする事で回復出来る。尚、入力信号が供
給される入力端子はゲート電極へ、出力信号を出力する
出力端子はドレイン電極へそれぞれ接続されている。The top and bottom semiconductor cap layer 3
As a method of etching 06, the gate electrode 307 is used.
As a mask, n-type impurities such as Si ions are
A source drain intermediate concentration region is created by implanting
Then, an insulating film, such as plasma C, is formed on the entire surface of the wafer.
By stacking SiON films by VD and RIE process,
Side wall for offset (not shown) on the side wall of the gate electrode
Formation) and parasitic capacitance C gs, CgdTo adjust the
Over-etching is performed to remove a part of the protection layer. this
The surface that has been damaged by
-Can be recovered by doing a mal-anneal. The input signal is
The supplied input terminal outputs an output signal to the gate electrode.
The output terminals are connected to the drain electrodes, respectively.
【００３７】このようにして、Ｃgs，Ｃgdを調節したデ
バイスの隣接チャネル漏洩電力と振幅特性、位相特性の
関係を図７，図８に示す。位相特性と振幅特性共に、入
力電力が小さい時の値で、規格化している。同図に記載
された隣接チャネル漏洩電力は、ＱＰＳＫ信号源を用
い、ｌｏａｄ ｐｕｌｌ／ｓｏｕｒｃｅ ｐｕｌｌ評価
を効率最大にする条件で求めた。The relationship between the adjacent channel leakage power and the amplitude characteristic and phase characteristic of the device in which C gs and C gd are adjusted in this way is shown in FIGS. 7 and 8. Both the phase characteristic and the amplitude characteristic are values when the input power is small and standardized. The adjacent channel leakage power shown in the figure is obtained by using a QPSK signal source under the condition that the load pull / source pull evaluation is maximized.
【００３８】図７は、Ａ級動作させた場合であり、従来
例の図１３，１２で示したＭＥＳＦＥＴと異なり、振幅
特性が非線形に入ると同時に、位相特性も遅れだし、そ
れにより、隣接チャネル漏洩電力の劣化を防止してい
る。また、図８は、Ｂ級動作させた場合で、上述と同様
に、振幅特性が非線形に入ると同時に、位相が遅れ始
め、その作用で隣接チャネル漏洩電力の劣化が２０％ほ
ど緩和させている。このように、本発明による高線形化
出来る効果は大きい。FIG. 7 shows a case of class A operation, which differs from the MESFET shown in FIGS. 13 and 12 of the conventional example, in that the amplitude characteristic becomes non-linear and the phase characteristic also lags. Prevents deterioration of leakage power. Further, FIG. 8 shows a case where the class B operation is performed, and similarly to the above, the amplitude characteristic becomes non-linear, and at the same time, the phase starts to be delayed, and the action reduces the deterioration of the adjacent channel leakage power by about 20%. . Thus, the effect of highly linearizing the present invention is great.
【００３９】従って、本発明によれば、移動体通信端末
に於いて、高効率で、かつ高線形な電力増幅器を達成す
る事が可能な為、レイアウト面積を従来より小さく出
来、しかも、従来のような、煩雑なプレディスト−ショ
ン法による回路を必要としないため、小型、かつ、安価
に作る事が出来る。Therefore, according to the present invention, since it is possible to achieve a highly efficient and highly linear power amplifier in a mobile communication terminal, the layout area can be made smaller than the conventional one, and the conventional Since such a complicated circuit by the predistortion method is not required, it can be made small and inexpensive.
【００４０】また、この電力増幅器を移動体端末に用い
た場合、帯域外輻射を低減でき、今までの隣接チャネル
漏洩電力定義より、更に、帯域輻射を低減できるために
他チャンネルに対する影響を抑えることが出来る。これ
により、移動体通信のチャネル間隔を狭めた、あるい
は、インタ−リ−ブ方式等が採用できるために、送受信
チャネルの有効利用が可能となり、都市部等での、使用
者の過渡集中などに対応出来る効果は大きい。また、同
様に、基地局に用いた場合でも、同様の効果が期待出来
る。When this power amplifier is used in a mobile terminal, out-of-band radiation can be reduced, and band radiation can be further reduced from the conventional adjacent channel leakage power definition, so that influence on other channels can be suppressed. Can be done. As a result, the channel interval of mobile communication can be narrowed or the interleave system can be adopted, so that the transmission and reception channels can be effectively used, and the transient concentration of users in urban areas can be avoided. The effect that can be dealt with is great. Similarly, the same effect can be expected when used in a base station.
【００４１】次に、第４の実施形態として、前述した電
力増幅器を用いた移動携帯通信装置を、図面を用いて詳
細に説明する。Next, as a fourth embodiment, a mobile communication device using the above-mentioned power amplifier will be described in detail with reference to the drawings.
【００４２】図９は、本発明の第４の実施形態に係る移
動携帯通信装置のブロック図である。デジタルブロック
３６１は、送信時にマイクロホン３６２から入力した送
信すべきアナログ信号をデジタル信号に変換し、このデ
ジタル信号を信号処理技術により帯域圧縮する。受信時
には、受信したデジタル信号を信号処理技術により帯域
伸長し、アナログ信号に変換しスピーカー３６３を駆動
する信号を出力する。送信すべき信号を変調するミキサ
ー３６４ａはデジタルブロック３６１から入力した帯域
圧縮されたデジタル信号を電圧制御発振器３６５から所
望の局部発振信号を用いてπ／４シフトＱＰＳＫ（Ｑｕ
ａｄｒｉ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変
調などを行い、この変調信号をＭＭＩＣ（Ｍｏｎｏｌｉ
ｔｈｉｃＭｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ
ＣｉｒＣｕｉｔ；モノリシックマイクロ波集積回路）と
して実現されている電力増幅器３６６へ出力する。電力
増幅器３６６で送信電力まで増幅された信号は、送受信
を切り替えるスイッチ３６７を介してアンテナ３６８へ
伝播し、アンテナ３６８が励振することにより信号が送
信される。FIG. 9 is a block diagram of a mobile portable communication device according to the fourth embodiment of the present invention. The digital block 361 converts an analog signal to be transmitted, which is input from the microphone 362 at the time of transmission, into a digital signal, and band-compresses this digital signal by a signal processing technique. Upon reception, the received digital signal is band-expanded by a signal processing technique, converted into an analog signal, and a signal for driving the speaker 363 is output. The mixer 364a which modulates the signal to be transmitted uses the band-compressed digital signal input from the digital block 361 from the voltage controlled oscillator 365 by using a desired local oscillation signal to obtain π / 4 shift QPSK (Qu
Adri Phase Shift Keying (MDR) modulation or the like is performed, and the modulated signal is converted into MMIC (Monoli).
thicMicrowave Integrated
(CirCuit; monolithic microwave integrated circuit) is output to the power amplifier 366. The signal amplified to the transmission power by the power amplifier 366 propagates to the antenna 368 via the switch 367 that switches between transmission and reception, and the signal is transmitted when the antenna 368 is excited.
【００４３】受信の際は、アンテナ３６８が受信した信
号はスイッチ３６７を介して低雑音増幅器３６９に入力
され、所望の信号レベルに増幅され、ミキサー３６４ｂ
に出力される。ミキサー３６４ｂは電力制御発振器４０
５からの局部発振信号を用いて受信信号を見地・復調し
てデジタルブロック３６１に出力する。電力増幅器３６
９に第１乃至第３の実施形態に記載した電力増幅器を用
いれば良い。At the time of reception, the signal received by the antenna 368 is input to the low noise amplifier 369 through the switch 367, amplified to a desired signal level, and then the mixer 364b.
Is output to. The mixer 364b is the power control oscillator 40.
Using the local oscillation signal from 5, the received signal is located and demodulated and output to the digital block 361. Power amplifier 36
9 may use the power amplifiers described in the first to third embodiments.
【００４４】尚、この移動携帯通信装置にはキー入力す
る為のキーボード、一次電池または二次電池などを電源
とする電源回路等も備えている。この例では電力増幅器
をＭＭＩＣにて実現しているが、スイッチ及び低雑音増
幅器などもこのＭＭＩＣに搭載しても良い。The mobile communication device is also provided with a keyboard for key input, a power supply circuit using a primary battery or a secondary battery as a power supply, and the like. In this example, the power amplifier is realized by the MMIC, but a switch and a low noise amplifier may be mounted on this MMIC.
【００４５】図１０は、図９に示した高周波電力増幅器
３６６の細部の回路図を示す。ミキサー３６４ａによっ
て変調された送信信号は入力端子３５１に供給され、こ
の送信信号はインピーダンス整合をとる周知のインピー
ダンス整合回路３５２を介して第３の実施形態で前述し
た高電子移動度トランジスタ３５３のゲート電極に供給
される。高電子移動度トランジスタ３５３のソース電極
は接地されており、ドレインにはチョークコイル３５６
を介して、電源電圧が供給されている。なお、この電源
電圧は移動携帯通信装置に搭載する２次電池の供給電源
に対応している。FIG. 10 is a detailed circuit diagram of the high frequency power amplifier 366 shown in FIG. The transmission signal modulated by the mixer 364a is supplied to the input terminal 351, and this transmission signal is passed through a well-known impedance matching circuit 352 for impedance matching, and the gate electrode of the high electron mobility transistor 353 described in the third embodiment. Is supplied to. The source electrode of the high electron mobility transistor 353 is grounded, and the drain thereof is a choke coil 356.
The power supply voltage is supplied via. This power supply voltage corresponds to the power supply of the secondary battery mounted on the mobile communication device.
【００４６】また、高電子移動度トランジスタ３５３の
ドレイン電極はインピーダンス整合をとる周知のインピ
ーダンス整合回路３５４を介して、スイッチと接続する
出力端子３５５に接続している。なお、高周波電力増幅
器を１段の高電子移動度トランジスタで構成した例を示
したが、必要に応じて２段以上の多段構成にしてもよ
い。尚、本発明では、ＨＥＭＴについて説明したが、ＨＥ
ＭＴ以外のトランジスタ、例えば、ＭＥＳＦＥＴにも適
用できる。The drain electrode of the high electron mobility transistor 353 is connected to an output terminal 355 connected to a switch via a well-known impedance matching circuit 354 for impedance matching. Although the example in which the high frequency power amplifier is configured by one stage of high electron mobility transistors is shown, it may be configured by two or more stages as required. In the present invention, the HEMT has been described.
It can be applied to transistors other than MT, for example, MESFET.
【００４７】[0047]
【発明の効果】本発明によれば、線形性の良い電力増幅
回路であって、従来よりも小型なものを提供することが
できる。According to the present invention, it is possible to provide a power amplifier circuit having good linearity, which is smaller than the conventional one.
【図１】 振幅特性が理想的な線形である場合と実際の
位相特性の組み合せ図。FIG. 1 is a combination diagram of a case where an amplitude characteristic is ideally linear and an actual phase characteristic.
【図２】 位相特性が理想的な線形である場合と実際の
振幅特性の組み合せ図。FIG. 2 is a combination diagram of a case where the phase characteristic is ideally linear and an actual amplitude characteristic.
【図３】 本発明の第１の実施形態に係る半導体装置。FIG. 3 is a semiconductor device according to the first embodiment of the present invention.
【図４】 図３のＣgsＣgd容量変化器の内部回路を示す
図。FIG. 4 is a diagram showing an internal circuit of the C gs C gd capacitance changer of FIG. 3;
【図５】 本発明の第２の実施形態に係る半導体装置。FIG. 5 is a semiconductor device according to a second embodiment of the present invention.
【図６】 本発明の第３の実施形態に係る半導体装置。FIG. 6 is a semiconductor device according to a third embodiment of the present invention.
【図７】 本発明の第３の実施形態に係る半導体装置を
Ａ級動作させた場合の位相特性／振幅特性と隣接チャネ
ル漏洩電力の関係を表す図。FIG. 7 is a diagram showing a relationship between phase characteristic / amplitude characteristic and adjacent channel leakage power when the semiconductor device according to the third embodiment of the present invention is operated in class A.
【図８】 本発明の第３の実施形態に係る半導体装置を
Ｂ級動作させた場合の位相特性／振幅特性と隣接チャネ
ル漏洩電力の関係を表す図。FIG. 8 is a diagram showing the relationship between the phase characteristic / amplitude characteristic and the adjacent channel leakage power when the semiconductor device according to the third embodiment of the present invention is operated in class B.
【図９】 本発明の第４の実施形態に係る移動携帯通信
装置のブロック図。FIG. 9 is a block diagram of a mobile portable communication device according to a fourth embodiment of the present invention.
【図１０】 図９に示した高周波電力増幅器３６６の細
部の回路図。10 is a detailed circuit diagram of the high frequency power amplifier 366 shown in FIG.
【図１１】 従来のドレイン制御によるリニアライザー
の回路図。FIG. 11 is a circuit diagram of a conventional linearizer using drain control.
【図１２】 従来のリニアライザーの入出力特性図。FIG. 12 is an input / output characteristic diagram of a conventional linearizer.
【図１３】 従来のＭＥＳＦＥＴの動作級Ａ級での振幅
及び位相特性図。FIG. 13 is an amplitude and phase characteristic diagram in the operation class A of the conventional MESFET.
【図１４】 従来のＭＥＳＦＥＴの動作級Ｂ級での振幅
及び位相特性図。FIG. 14 is a diagram of amplitude and phase characteristics in the operation class B of the conventional MESFET.
１０１ ＣgsＣgd容量変化器 １０２ 入力整合回路 １０３ 電力増幅器 １０４ 出力整合回路 １０５ ＣgsＣgd制御器 １０６ 比較器 １０７ 可変減衰器 ２０１ バイアス制御回路 ３０１ 半絶縁性ＧａＡｓ基板 ３０２ アンドープＧａＡｓバッファ層 ３０３ アンドープＩｎＧａＡｓチャネル層 ３０４ アンドープＡｌＧａＡｓスペーサ層 ３０５ ｎ-型ＡｌＧａＡｓ電子供給層 ３０６ アンドープＧａＡｓキャップ層 ３０７ ゲート電極 ３０８ ｐ型半導体領域 ３０９ ｎ型のソース及びドレイン領域 ３１１ ｎ+型のソース及びドレイン領域 ３１３ ソース及びドレイン電極 ３１４ ２ＤＥＧ層 ３５１ 入力端子 ３５２ インピーダンス整合回路 ３５３ 高電子移動度トランジスタ ３５４ インピーダンス整合回路 ３５５ 出力端子 ３５６ チョークコイル ３６１ デジタルブロック ３６２ マイクロホン ３６３ スピーカー ３６４ａ，３６４ｂ ミキサー ３６５ 電圧制御発振器 ３６６ 電力増幅器 ３６７ スイッチ ３６８ アンテナ ３６９ 低雑音増幅器 ４０１ ＲＯＭ ４０２ Ｄ／Ａコンバータ ４０３ 電力増幅器 ４０４ 電源電圧制御回路101 C gs C gd Capacitance Changer 102 Input Matching Circuit 103 Power Amplifier 104 Output Matching Circuit 105 C gs C gd Controller 106 Comparator 107 Variable Attenuator 201 Bias Control Circuit 301 Semi-insulating GaAs Substrate 302 Undoped GaAs Buffer Layer 303 Undoped InGaAs channel layer 304 Undoped AlGaAs spacer layer 305 n − type AlGaAs electron supply layer 306 Undoped GaAs cap layer 307 Gate electrode 308 p type semiconductor region 309 n type source and drain region 311 n + type source and drain region 313 source and drain Electrode 314 2DEG layer 351 Input terminal 352 Impedance matching circuit 353 High electron mobility transistor 354 Impedance matching circuit 355 Output terminal 356 Choke coil 361 Digital Lock 362 microphone 363 speaker 364a, 364b mixer 365 voltage controlled oscillator 366 power amplifier 367 switches 368 antenna 369 low noise amplifier 401 ROM 402 D / A converter 403 power amplifier 404 power supply voltage control circuit
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０３Ｆ 3/60 Ｈ０１Ｌ 29/80 Ｈ Ｈ０４Ｂ 1/04 (56)参考文献 特開 平10−322147（ＪＰ，Ａ) 特開 平11−74367（ＪＰ，Ａ) 特開 平５−37248（ＪＰ，Ａ) 特開 平11−354777（ＪＰ，Ａ) 特公 平８−1954（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 1/32 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 7 Identification code FI H03F 3/60 H01L 29/80 H H04B 1/04 (56) References JP 10-322147 (JP, A) JP JP 11-74367 (JP, A) JP-A-5-37248 (JP, A) JP-A-11-354777 (JP, A) JP-B-8-1954 (JP, B2) (58) Fields investigated (Int. Cl. 7 , DB name) H03F 1/32
Claims (2)
と、 前記チャネル層上に形成された電子供給層と、 前記電子供給層上に形成されたキャップ層と、 前記キャップ層上に形成されたゲート電極、ソース電極
及びドレイン電極と、 前記ゲート電極との接続部のキャップ層の厚さが前記ソ
ース電極またはドレイン電極少なくとも一方との接続部
のキャップ層の厚さよりも厚いことを特徴とする電界効
果トランジスタ。1. A channel layer formed on a semi-insulating substrate, an electron supply layer formed on the channel layer, a cap layer formed on the electron supply layer, and formed on the cap layer. The thickness of the cap layer at the connection between the gate electrode, the source electrode and the drain electrode and the gate electrode is greater than the thickness of the cap layer at the connection to at least one of the source electrode and the drain electrode. Field effect transistor to be.
端子が接続されているドレイン電極とを有する請求項１
に記載の電界効果トランジスタと、 この電界効果トランジスタのドレイン電極がチョークコ
イルを介して接続されている電源を備えることを特徴と
する電力増幅器。2. An input terminal to which an input signal is supplied, an output terminal for outputting an output signal, a gate electrode connected to the input terminal, and a drain electrode connected to the output terminal. Item 1
A power amplifier, comprising: the field-effect transistor according to item 1; and a power supply to which a drain electrode of the field-effect transistor is connected via a choke coil.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26976899A JP3523125B2 (en) | 1999-09-24 | 1999-09-24 | Field effect transistor, power amplifier, and mobile communication device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26976899A JP3523125B2 (en) | 1999-09-24 | 1999-09-24 | Field effect transistor, power amplifier, and mobile communication device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001094358A JP2001094358A (en) | 2001-04-06 |
| JP3523125B2 true JP3523125B2 (en) | 2004-04-26 |
Family
ID=17476888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26976899A Expired - Fee Related JP3523125B2 (en) | 1999-09-24 | 1999-09-24 | Field effect transistor, power amplifier, and mobile communication device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3523125B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4813995B2 (en) * | 2006-07-14 | 2011-11-09 | シャープ株式会社 | Power amplifier and wireless communication device |
| JP5541135B2 (en) * | 2010-12-13 | 2014-07-09 | 富士通株式会社 | Amplifier circuit |
-
1999
- 1999-09-24 JP JP26976899A patent/JP3523125B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001094358A (en) | 2001-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7259621B2 (en) | Distortion compensating device and power amplifying device with distortion compensating function | |
| Hau et al. | A highly efficient linearized wide-band CDMA handset power amplifier based on predistortion under various bias conditions | |
| US7304537B2 (en) | Power amplification apparatus of a portable terminal | |
| KR100843997B1 (en) | Field effect transistor amplifier with linearization | |
| JP3047852B2 (en) | Semiconductor device | |
| US6134424A (en) | High-frequency power amplifier and mobile communication device using same | |
| KR101075820B1 (en) | Power amplification apparatus, and mobile communication terminal apparatus | |
| KR100281647B1 (en) | RF integrated circuit for small signal linearity improvement using active element balun | |
| Tarakji et al. | Large-signal linearity in III-N MOSDHFETs | |
| US6750724B1 (en) | Multistage amplifier | |
| JP3523125B2 (en) | Field effect transistor, power amplifier, and mobile communication device | |
| US7880549B1 (en) | Transistor including intrinsic harmonic trap | |
| Hau et al. | A linearized power amplifier MMIC for 3.5 V battery operated wide-band CDMA handsets | |
| US6025614A (en) | Amplifier semiconductor element, method for fabricating the same, and amplifier semiconductor device | |
| JP3669534B2 (en) | Semiconductor amplification device and communication terminal device | |
| KR100370545B1 (en) | A high power type pre-distorting apparatus for reducing spurious signal in high frequency band linear power amplifier | |
| Morimoto et al. | A compact, high efficiency, 120 Watts GaAs power amplifier module for the 3rd generation cellular base stations | |
| Joshin et al. | Harmonic Feedback Circuit Effects on Intermodulation Products and Adjacent Channel Leakage Power in HBT Power Amplifier for 1. 95 GHz Wide-Band CDMA Cellular Phones | |
| Nishihori et al. | A self-aligned gate GaAs MESFET with p-pocket layers for high-efficiency linear power amplifiers | |
| US20050104087A1 (en) | InGaP pHEMT device for power amplifier operation over wide temperature range | |
| Hau et al. | 57% efficiency, wide dynamic range linearized heterojunction FET-based power amplifier for wide-band CDMA handsets | |
| JP2004289492A (en) | Doherty amplifier | |
| Hau et al. | Distortion analysis of a power heterojunction FET under low quiescent drain current for 3.5 V wide-band CDMA cellular phones | |
| JPH09115926A (en) | Field effect transistor | |
| Yamaguchi et al. | 50% high efficiency 1 W power heterojunction FET for 3.5 V CDMA cellular phones |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040205 |
|
| LAPS | Cancellation because of no payment of annual fees |