JP3522405B2 - フライバック形およびフォワード形スイッチング電源装置 - Google Patents
フライバック形およびフォワード形スイッチング電源装置Info
- Publication number
- JP3522405B2 JP3522405B2 JP23302495A JP23302495A JP3522405B2 JP 3522405 B2 JP3522405 B2 JP 3522405B2 JP 23302495 A JP23302495 A JP 23302495A JP 23302495 A JP23302495 A JP 23302495A JP 3522405 B2 JP3522405 B2 JP 3522405B2
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- circuit
- voltage
- switching
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
よびフォワード形スイッチング電源装置に関する。
回路方式として、フライバック方式が知られている。フ
ライバック方式のスイッチング電源装置の一例を図14
に示す。AC電源21の電圧はダイオードブリッジ20
2およびコンデンサ206により整流・平滑し、非安定
な直流電圧に直される。この非安定な直流電圧は、フラ
イバック・トランス207の1次巻線207fとスイッ
チ素子204の直列回路に接続される。スイッチ素子2
04を所定の信号に従ってスイッチング動作させ、スイ
ッチ素子204がオン時に、フライバック・トランス2
07の1次巻線207fを励磁してエネルギーを蓄積し
ておき、スイッチ素子204がオフ時にフライバック電
圧を発生させ、ダイオード210を通してコンデンサ2
11を充電し直流電圧を出力する。そして、以上の動作
をスイッチ素子204のオン・オフごとに繰り返す。
イバック・トランス207の1次巻線207fに蓄積さ
れるエネルギーQ1は、L1をトランス207の1次巻
線207fのインダクタンスとし、I1を1次巻線20
7fを流れる電流とすると、
リッジ202に直接コンデンサ206が接続されている
(コンデンサ入力形整流回路と呼ばれる)ので、電源ラ
インから見た入力電流は図15に示すように高調波を多
く含み、力率も悪く、近年大きな問題になっている。
06を充電するため、定格電圧の数10倍の突入電流が
流れ、電源供給ラインに多くの悪影響を与えるという問
題があった。
イッチング素子204がオンの時にフライバック・トラ
ンス207の1次巻線207fに流れた電流を、オフ時
にリセットする電圧がなく、次のオン時は前回の1次巻
線207fに流れていた電流を引き継いで電流を増やし
ていき、スイッチ素子204にかなりのストレスを与
え、最悪時はスイッチ素子204が破壊することがあっ
た。
決し、高調波を抑制することができ、電源投入時の平滑
コンデンサへの突入電流を抑制することができるフライ
バック形およびフォワード形スイッチング電源装置を提
供することにある。
電源電圧を整流する整流回路と、インダクタとスイッチ
素子の直列回路であって、該スイッチ素子がスイッチン
グによりオンしたとき、前記整流回路により得られた非
安定な直流電圧を前記インダクタに接続させ、該インダ
クタにエネルギーを蓄えるための回路と、コンデンサと
第1ダイオードの直列回路であって前記インダクタに並
列に接続してあり、スイッチングにより前記スイッチ素
子がオフしたとき、前記インダクタのエネルギーを前記
コンデンサに蓄えるための回路と、前記スイッチ素子が
スイッチングによりオンしたとき、前記コンデンサの電
圧を第2ダイオードを介して1次巻線に接続し、前記コ
ンデンサのエネルギーを1次巻線に蓄え、前記スイッチ
素子がスイッチングによりオフしたとき、フライバック
電圧を2次巻線に発生させるためのフライバックトラン
スと、該フライバックトランスの前記2次巻線に現れる
電圧を整流・平滑する整流・平滑回路と、該整流・平滑
回路により得られた直流電圧に基づき前記スイッチ素子
のスイッチングを行う制御回路と、前記第2ダイオード
に並列に接続した抵抗であって、前記インダクタと、前
記コンデンサと、前記1次巻線とともにソフトスタート
回路を構成する抵抗と、交流電源投入時に、前記スイッ
チ素子のオフ状態を維持し、交流電源投入時から、前記
抵抗の抵抗値と前記コンデンサのキャパシタにより決定
される時定数より大きい所定の時間が経過した時点で、
前記制御回路による前記スイッチ素子のスイッチングを
開始するスイッチ素子駆動制御回路とを備えたことを特
徴とする。
オフ状態にしたまま、交流電源を投入すると、電流が、
インダクタ、コンデンサ、1次巻線、抵抗の経路を流
れ、コンデンサはコンデンサと抵抗により決定される時
定数で充電され、そして、所定の時間が経過した時点
で、スイッチ素子駆動制御回路によりスイッチ素子のス
イッチングを開始する。そして、制御回路によりスイッ
チ素子がオンされたとき、整流回路により得られた非安
定な直流電圧がインダクタに接続され、インダクタにエ
ネルギーが蓄えられ、このエネルギーはスイッチ素子が
オフされたとき、コンデンサに蓄えられ、このコンデン
サの電圧はスイッチ素子がオンしたとき第2ダイオード
を介して1次巻線に接続され、次に、スイッチ素子がオ
フしたとき、フライバック電圧が2次巻線に発生する。
2次巻線に現れた電圧は整流・平滑回路により整流・平
滑される。
ラインの電流が予め定めた電流設定値より小さいときに
のみ、前記パルス発生器の出力を前記スイッチ素子に出
力して前記スイッチ素子をオンさせるパルス制御回路
と、前記フライバックトランスの2次側の直流電圧が予
め定めた電圧になったとき、前記パルス制御回路の制御
を停止させ、前記制御回路による前記スイッチ素子のス
イッチングを開始させる第1駆動制御回路とを備えるこ
とができる。
より小さいときにのみ、パルス制御回路により、パルス
発生器の出力をスイッチ素子に出力してスイッチ素子を
オンさせ、フライバックトランスの2次側の直流電圧が
予め定めた電圧になったとき、第1駆動制御回路によ
り、パルス制御回路の制御を停止させるとともに、スイ
ッチ素子のスイッチングを開始させる。
られた非安定な直流電圧を分圧する分圧回路と、パルス
発生器と、電源ラインの電流検出値が前記分圧回路によ
り得られる電流設定値より小さいときにのみ、前記パル
ス発生器の出力を前記スイッチ素子に出力して前記スイ
ッチ素子をオンさせるパルス制御回路と、前記フライバ
ックトランスの2次側の直流電圧が予め定めた電圧にな
ったとき、前記パルス制御回路による制御を停止させ、
前記制御回路による前記スイッチ素子のスイッチングを
開始させる第2駆動制御回路とを備えることができる。
得られる電流設定値より小さいときにのみ、パルス制御
回路により、パルス発生器の出力をスイッチ素子に出力
してスイッチ素子をオンさせ、トランスの2次側の直流
電圧が予め定めた電圧になったとき、第2駆動制御回路
により、パルス制御回路による制御を停止させるととも
に、制御回路によるスイッチ素子のスイッチングを開始
させる。
る整流回路と、インダクタとスイッチ素子の直列回路で
あって、該スイッチ素子がスイッチングによりオンした
とき、前記整流回路により得られた非安定な直流電圧を
前記インダクタに接続させ、該インダクタにエネルギー
を蓄えるための回路と、コンデンサと第1ダイオードの
直列回路であって前記インダクタに並列に接続してあ
り、スイッチングにより前記スイッチ素子がオフしたと
き、前記インダクタのエネルギーを前記コンデンサに蓄
えるための回路と、スイッチングにより前記スイッチ素
子がオンしたとき、前記コンデンサの電圧を第2ダイオ
ードを介して1次巻線に接続し2次巻線にエネルギーを
供給するためのトランスと、該トランスの2次巻線に現
れた電圧を整流・平滑する整流平滑回路と、該整流平滑
回路により得られた直流電圧に基づき前記スイッチ素子
のスイッチングを行う制御回路と、前記第2ダイオード
に並列に接続した抵抗であって、前記インダクタと、前
記コンデンサと、前記1次巻線とともにソフトスタート
回路を構成する抵抗と、交流電源投入時に、前記スイッ
チ素子のオフ状態を維持し、交流電源投入時から、前記
抵抗の抵抗値と前記コンデンサのキャパシタにより決定
される時定数より大きい所定の時間が経過した時点で、
前記制御回路による前記スイッチ素子のスイッチングを
開始するスイッチ素子駆動制御回路とを備えたことを特
徴とする。
オフ状態にしたまま、交流電源を投入すると、電流が、
インダクタ、コンデンサ、1次巻線、抵抗の経路を流
れ、コンデンサはコンデンサと抵抗により決定される時
定数で充電され、そして、所定の時間が経過した時点
で、スイッチ素子駆動制御回路によりスイッチ素子のス
イッチングを開始する。そして、制御回路によりスイッ
チ素子がオンされたとき、整流回路により得られた非安
定な直流電圧がインダクタに接続され、インダクタにエ
ネルギーが蓄えられ、このエネルギーはスイッチ素子が
オフされたとき、コンデンサに蓄えられ、このコンデン
サの電圧はスイッチ素子がオンしたとき第2ダイオード
を介して1次巻線に接続されて、2次巻線にエネルギー
が供給される。2次巻線に現れた電圧は整流・平滑回路
により整流・平滑される。
ルス発生器の出力を、電源ラインの電流が予め定めた電
流設定値より小さいときにのみ前記スイッチ素子に出力
して前記スイッチ素子をオンさせるパルス制御回路と、
前記前記トランスの2次側の直流電圧が予め定めた電圧
になったとき、前記パルス制御回路の制御を停止させ、
前記制御回路による前記スイッチ素子のスイッチングを
開始させる第1駆動制御回路とを備えることができる。
より小さいときにのみ、パルス制御回路により、パルス
発生器の出力をスイッチ素子に出力してスイッチ素子を
オンさせ、トランスの2次側の直流電圧が予め定めた電
圧になったとき、第1駆動制御回路により、パルス制御
回路の制御を停止させるとともに、スイッチ素子のスイ
ッチングを開始させる。
られた非安定な直流電圧を分圧する分圧回路と、パルス
発生器と、該パルス発生器の出力を、電源ラインの電流
検出値が前記分圧回路により得られる電流設定値より小
さいときにのみ前記スイッチ素子に出力して前記スイッ
チ素子をオンさせるパルス制御回路と、前記トランスの
2次側の直流電圧が予め定めた電圧になったとき、前記
パルス制御回路による制御を停止させ、前記制御回路に
よる前記スイッチ素子のスイッチングを開始させる第2
駆動制御回路とを備えることができる。
得られる電流設定値より小さいときにのみ、パルス制御
回路により、パルス発生器の出力をスイッチ素子に出力
してスイッチ素子をオンさせ、トランスの2次側の直流
電圧が予め定めた電圧になったとき、第2駆動制御回路
により、パルス制御回路による制御を停止させるととも
に、制御回路によるスイッチ素子のスイッチングを開始
させる。
を示す。これはフライバック形スイッチング電源装置の
例である。図1において、101は交流電源である。1
02は全波整流用のダイオードブリッジであり、交流電
源の電圧を全波整流するものである。103はインダク
タ、104はスイッチ素子であり、スイッチ素子104
とインダクタ103との直列回路は全波整流により得ら
れた非安定な直流電圧が接続されている。105はダイ
オード、106はコンデンサであり、ダイオード105
のアノードとコンデンサ106とを直列接続した直列回
路はインダクタ103に並列に接続されている。108
はダイオードであり、ダイオード108と、フライバッ
ク・トランス107の1次巻線との直列回路には、ダイ
オード105とコンデンサ106との節点の電圧が接続
されている。109は抵抗であり、ダイオード108に
並列に接続されている。
であり、フライバック・トランス107の2次側の電圧
を整流・平滑するものである。112は負荷抵抗であ
る。113は制御回路であり、得られた直流電圧の変化
分をパルス幅に変えてスイッチ素子104をスイッチン
グするものである。114はタイマであり、タイマ時間
は交流電源オンからフライバック・トランス107の1
次側が予め定めた電圧になるまでの時間が設定されてお
り、交流電源101のオンにより起動するようになって
いる。
明する。スイッチ素子104をオフにした状態で、交流
電源101を投入すると、タイマ114が起動し、電流
が、インダクタ103→コンデンサ106→フライバッ
ク・トランス107の1次巻線→抵抗109の経路を流
れ、コンデンサ106を充電する。この充電は、インダ
クタ103と、フライバック・トランス107の1次巻
線のインダクタンスが小さいので、ほぼコンデンサ10
6のキャパシタンスと抵抗109の抵抗値の時定数で行
われる。そして、タイマ114がタイムアップすると、
制御回路113によりスイッチ素子104のスイッチン
グが開始される。このように、電源投入時の突入電流が
抑制され、電源系統を乱すことがない。スイッチ素子1
04にはストレスを与えることなく、スイッチ素子10
4のスイッチング動作開始時には、ほぼ定常運転時の動
作となる。抵抗109として充分大きな値のものを選定
することにより、効率の低下を招くことなく突入電流を
防止することができる。
チング動作開始後の動作を説明する。
は図2の各部のタイミングを示すタイムチャートであ
る。ダイオードブリッジ102の出力電圧がEOの場
合、スイッチ素子104がT1の期間オンすると、イン
ダクタ103に電流が流れる。インダクタ103に流れ
る電流I1は、L1をインダクタ103のインダクタン
スとすると、
わち、
のT2の期間に、インダクタ103のエネルギーQ1が
蓄えられているので、このT1の期間に、スイッチ素子
がオンすると、コンデンサ106の電圧がフライバック
・トランス107の1次巻線107fにかかり、ダイオ
ード108を介して1次巻線107fに電流I2が流れ
る。電流I2は、L2を1次巻線107fのインダクタ
ンスとすると、
わち、
と、インダクタ103のエネルギーQ1が、
る。また、フライバック・トランス107の1次巻線1
07fに流れていた電流I2が遮断され、エネルギーQ
2が2次側に伝達され、フライバック電圧が発生する。
2次側には電流I3が流れる。電流I3は、L3を2次
巻線107sのインダクタンスとすると、
Q1=Q2=Q3の関係があるので、
f、実効値電流Ieff)には、入力電圧eが
に、ほぼ基本波成分とスイッチングの周波数成分以上の
高調波成分だけとなり、例えば、スイッチング周波数を
基本波成分のN倍とした場合、入力電流に含まれる高調
波成分はN次以上となる。この高調波は、高い周波数成
分を取除くだけの簡単なフィルタで除去することがで
き、電流波形は入力電圧波形と相似な正弦波状になる。
このように、高調波電流ひずみを抑制して力率の改善を
図ることができる。
の実施の形態を示す。本実施の形態は第1の実施の形態
との比較でいえば、突入電流防止方法が相違する。本実
施の形態では、電流検出・パルス制御回路514によ
り、スイッチ素子104を流れる電流を検出し、検出さ
れた電流値が、予め定めた電流設定値(例えば、定格時
のピーク電流の1.5倍の値や、式(10)で示す値の
最大値より大きな値(Imax)) を超えたとき、スイ
ッチ素子をオフさせるようにした。制御回路513は得
られた直流電圧の変化分をパルス幅に変えてスイッチ素
子104をスイッチングし、直流電圧が一度所定の電圧
になると、起動するとともに、電流検出・パルス制御回
路514の動作を停止させるものである。
示す図6を参照して突入電流防止方法をさらに詳しく説
明する。交流電源101が投入されると、パルス発生器
601からの1つのパルスがANDゲート605の一方
の入力端子と、フリップフロップ604のR端子に供給
される(図7(a)参照)。スイッチ素子104が電源
投入直後は、検出された電流値が電流設定値より小さい
ので(図7(b),(c)参照)、フリップフロップ6
04はリセットされたままであり(図7(d)参照)、
ANDゲート605の一方の入力端子のレベルがHレベ
ルになる。よって、パルス発生器601からのパルスが
ANDゲート605を介して出力され、スイッチ素子1
04がオンされる(図7(e)参照)。スイッチ素子1
04がオンしたとき(図8(b)参照)、インダクタ1
03およびスイッチ素子104を通じて流れる電流ΔI
1は、
照)。そして、検出された電流が電流設定値より大きく
なると(図7(b),(c)参照)、フリップフロップ
604がセットされ(図7(d))、ANDゲート60
5の一方の入力端子のレベルがLレベルになり、スイッ
チ素子104がオフされる(図7(e)参照)。する
と、電流ΔI1は、
(b)参照)。その後、パルス発生器601からのパル
スがHレベルからLレベルになる(図7(d)参照)。
以後、このサイクルが繰り返えされる。
に、E1が充分充電されていない間は、電流がImax
に達したときに、スイッチ素子104をオフすることに
より、突入電流をImax以下に押さえることができ
る。定格運転時にはパルス制御は働かず定常運転にな
る。
の実施の形態を示す。本実施の形態は第2の実施の形態
との比較でいえば、電流検出・パルス制御回路に設定さ
れる電流設定値が相違する。本実施の形態では、電流検
出・パルス制御回路914の電流設定値を、ブリッジダ
イオード102による全波整流で得られた非安定な直流
電圧を抵抗915,916により分圧して得られた値と
した。よって、電流設定値は入力電圧値に比例すること
になり、入力電流は、図10に示すように、電源投入直
後から、正弦波とすることができる。
4の実施の形態を示す。これはフォワード形スイッチン
グ電源装置の例である。図11において、101〜10
6、108,109、113,114は図1と同一部分
を示す。1107はトランスである。トランスの2次側
電圧は、ダイオード1111、1113により整流さ
れ、インダクタ1112およびコンデンサ1114によ
り平滑される。1115は負荷抵抗である。
は、第1の実施の形態での交流電源投入時の動作と本質
的に同一であるので説明は省略する。
明する。スイッチ素子104がオンすると、インダンク
タ103に電流が流れ、エネルギーが蓄えられる。コン
デンサ106には、直前のスイッチ素子104のオフ時
に、インダクタ103のエネルギーQ1が蓄えられてい
るので、このスイッチ素子104オンのとき、コンデン
サ106の電圧がトランス1107の1次巻線にかか
る。すると、トランス1107の2次側に電圧が現れ、
電流I3がダイオード1111を介してインダクタ11
12に流れ、インダクタ1112にエネルギーが蓄えら
れる。ついで、スイッチ素子104がオフすると、イン
ダクタ103のエネルギーがコンデンサ106に蓄えら
れる。トランス1107の1次巻線には電流は流れな
い。よって、インダクタ1112に蓄えられていたエネ
ルギーがコンデンサ1114に蓄えられる。本実施の形
態では、このように構成したので、第1の実施の形態と
同様に高調波電流ひずみを抑制することができる。
5の実施の形態を示す。本実施の形態は、第4の実施の
形態との比較でいえば、突入電流防止方法が相違する。
すなわち、本実施の形態では、第2の実施の形態と同様
に電流検出・パルス制御回路514を採用した。本実施
の形態での交流電源投入時の動作は、第2の実施の形態
と本質的に同一であるので説明は省略する。
6の実施の形態を示す。本実施の形態は、第5の実施の
形態との比較でいえば、電流検出・パルス制御回路に設
定される電流設定値が相違する。本実施の形態では、第
3の実施の形態と同様に、電流検出・パルス制御回路9
14の電流設定値を、ブリッジダイオード102による
全波整流で得られた非安定な直流電圧を抵抗915,9
16により分圧して得られた値とした。本実施の形態で
の交流電源投入時の動作は、第3の実施の形態での交流
電源投入時の動作と本質的に同一であるので説明は省略
する。
上記のように構成したので、高調波を抑制することがで
き、電源投入時の平滑コンデンサへの突入電流を抑制す
ることができる。
ある。
の動作を説明するための電気回路図である。
ムチャートである。
ある。
構成を示すブロック図である。
ムチャートである。
び電圧E1との関係を説明するためのタイムチャートで
ある。
ある。
に設定される電流設定値と電流波形の一例を示す波形図
である。
である。
である。
である。
の一例を示す電気回路図である。
波形の一例を示す波形図である。
を示す波形図である。
Claims (6)
- 【請求項1】 交流電源電圧を整流する整流回路と、 インダクタとスイッチ素子の直列回路であって、該スイ
ッチ素子がスイッチングによりオンしたとき、前記整流
回路により得られた非安定な直流電圧を前記インダクタ
に接続させ、該インダクタにエネルギーを蓄えるための
回路と、 コンデンサと第1ダイオードの直列回路であって前記イ
ンダクタに並列に接続してあり、スイッチングにより前
記スイッチ素子がオフしたとき、前記インダクタのエネ
ルギーを前記コンデンサに蓄えるための回路と、 前記スイッチ素子がスイッチングによりオンしたとき、
前記コンデンサの電圧を第2ダイオードを介して1次巻
線に接続し、前記コンデンサのエネルギーを1次巻線に
蓄え、前記スイッチ素子がスイッチングによりオフした
とき、フライバック電圧を2次巻線に発生させるための
フライバックトランスと、 該フライバックトランスの前記2次巻線に現れる電圧を
整流・平滑する整流・平滑回路と、 該整流・平滑回路により得られた直流電圧に基づき前記
スイッチ素子のスイッチングを行う制御回路と、 前記第2ダイオードに並列に接続した抵抗であって、前
記インダクタと、前記コンデンサと、前記1次巻線とと
もにソフトスタート回路を構成する抵抗と、 交流電源投入時に、前記スイッチ素子のオフ状態を維持
し、交流電源投入時から、前記抵抗の抵抗値と前記コン
デンサのキャパシタにより決定される時定数より大きい
所定の時間が経過した時点で、前記制御回路による前記
スイッチ素子のスイッチングを開始するスイッチ素子駆
動制御回路とを備えたことを特徴とするフライバック形
スイッチング電源装置。 - 【請求項2】 請求項1において、 パルス発生器と、 電源ラインの電流が予め定めた電流設定値より小さいと
きにのみ、前記パルス発生器の出力を前記スイッチ素子
に出力して前記スイッチ素子をオンさせるパルス制御回
路と、 前記フライバックトランスの2次側の直流電圧が予め定
めた電圧になったとき、前記パルス制御回路の制御を停
止させ、前記制御回路による前記スイッチ素子のスイッ
チングを開始させる第1駆動制御回路とを備えたことを
特徴とするフライバック形スイッチング電源装置。 - 【請求項3】 請求項1において、 前記整流回路により得られた非安定な直流電圧を分圧す
る分圧回路と、 パルス発生器と、 電源ラインの電流検出値が前記分圧回路により得られる
電流設定値より小さいときにのみ、前記パルス発生器の
出力を前記スイッチ素子に出力して前記スイッチ素子を
オンさせるパルス制御回路と、 前記フライバックトランスの2次側の直流電圧が予め定
めた電圧になったとき、前記パルス制御回路による制御
を停止させ、前記制御回路による前記スイッチ素子のス
イッチングを開始させる第2駆動制御回路と を備えたことを特徴とするフライバック形スイッチング
電源装置。 - 【請求項4】 交流電源電圧を整流する整流回路と、 インダクタとスイッチ素子の直列回路であって、該スイ
ッチ素子がスイッチングによりオンしたとき、前記整流
回路により得られた非安定な直流電圧を前記インダクタ
に接続させ、該インダクタにエネルギーを蓄えるための
回路と、 コンデンサと第1ダイオードの直列回路であって前記イ
ンダクタに並列に接続してあり、スイッチングにより前
記スイッチ素子がオフしたとき、前記インダクタのエネ
ルギーを前記コンデンサに蓄えるための回路と、 スイッチングにより前記スイッチ素子がオンしたとき、
前記コンデンサの電圧を第2ダイオードを介して1次巻
線に接続し2次巻線にエネルギーを供給するためのトラ
ンスと、 該トランスの2次巻線に現れた電圧を整流・平滑する整
流平滑回路と、 該整流平滑回路により得られた直流電圧に基づき前記ス
イッチ素子のスイッチングを行う制御回路と、 前記第2ダイオードに並列に接続した抵抗であって、前
記インダクタと、前記コンデンサと、前記1次巻線とと
もにソフトスタート回路を構成する抵抗と、 交流電源投入時に、前記スイッチ素子のオフ状態を維持
し、交流電源投入時から、前記抵抗の抵抗値と前記コン
デンサのキャパシタにより決定される時定数より大きい
所定の時間が経過した時点で、前記制御回路による前記
スイッチ素子のスイッチングを開始するスイッチ素子駆
動制御回路とを備えたことを特徴とするフォワード形ス
イッチング電源装置。 - 【請求項5】 請求項4において、 パルス発生器と、 該パルス発生器の出力を、電源ラインの電流が予め定め
た電流設定値より小さいときにのみ前記スイッチ素子に
出力して前記スイッチ素子をオンさせるパルス制御回路
と、 前記前記トランスの2次側の直流電圧が予め定めた電圧
になったとき、前記パルス制御回路の制御を停止させ、
前記制御回路による前記スイッチ素子のスイッチングを
開始させる第1駆動制御回路とを備えたことを特徴とす
るフォワード形スイッチング電源装置。 - 【請求項6】 請求項4において、 前記整流回路により得られた非安定な直流電圧を分圧す
る分圧回路と、 パルス発生器と、 該パルス発生器の出力を、電源ラインの電流検出値が前
記分圧回路により得られる電流設定値より小さいときに
のみ前記スイッチ素子に出力して前記スイッチ素子をオ
ンさせるパルス制御回路と、 前記トランスの2次側の直流電圧が予め定めた電圧にな
ったとき、前記パルス制御回路による制御を停止させ、
前記制御回路による前記スイッチ素子のスイッチングを
開始させる第2駆動制御回路とを備えたことを特徴とす
るフォワード形スイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23302495A JP3522405B2 (ja) | 1995-09-11 | 1995-09-11 | フライバック形およびフォワード形スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23302495A JP3522405B2 (ja) | 1995-09-11 | 1995-09-11 | フライバック形およびフォワード形スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0984352A JPH0984352A (ja) | 1997-03-28 |
JP3522405B2 true JP3522405B2 (ja) | 2004-04-26 |
Family
ID=16948615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23302495A Expired - Fee Related JP3522405B2 (ja) | 1995-09-11 | 1995-09-11 | フライバック形およびフォワード形スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3522405B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100388016B1 (ko) * | 2000-12-08 | 2003-06-18 | 삼성전기주식회사 | 페일없는 플라이백 트랜스포머 |
US7602157B2 (en) | 2005-12-28 | 2009-10-13 | Flyback Energy, Inc. | Supply architecture for inductive loads |
JP5539879B2 (ja) | 2007-09-18 | 2014-07-02 | フライバック エネルギー,インク. | 局所的なエネルギー源から高調波歪みの小さい交流電力を生成する電流波形構造 |
JP2013516156A (ja) | 2009-12-28 | 2013-05-09 | フライバック エネルギー,インク. | 無効電力を管理する制御可能な汎用電源 |
-
1995
- 1995-09-11 JP JP23302495A patent/JP3522405B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0984352A (ja) | 1997-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3749579B2 (ja) | 複結合一次巻線を備える入力高調波電流補正ac−dc変換器 | |
JP3522405B2 (ja) | フライバック形およびフォワード形スイッチング電源装置 | |
JP3551451B2 (ja) | 電源装置 | |
JPH11164555A (ja) | スイッチング電源 | |
JPH09168281A (ja) | 直流電源装置 | |
JP3027284B2 (ja) | スイッチング電源 | |
JP3215273B2 (ja) | スイッチング電源 | |
JPH03872Y2 (ja) | ||
JP2984519B2 (ja) | スイッチング電源 | |
JP3400132B2 (ja) | スイッチング電源 | |
JP3571959B2 (ja) | スイッチング電源装置 | |
JP4080574B2 (ja) | 直流アーク溶接用電源装置 | |
JP3400160B2 (ja) | スイッチング電源 | |
JPH1056738A (ja) | 力率改善整流回路 | |
JP3081417B2 (ja) | スイッチング電源 | |
JPS5842994B2 (ja) | 水平発振回路の電源装置 | |
JPH07170776A (ja) | インバータの主回路電荷放電方法 | |
JP2964839B2 (ja) | 電力変換装置 | |
JPH07222447A (ja) | スイッチング電源装置 | |
JP3886608B2 (ja) | 直流アーク溶接用電源装置 | |
JPH06284713A (ja) | スイッチング電源回路 | |
JP2854647B2 (ja) | 電源装置 | |
JP3028026B2 (ja) | スイッチング電源装置 | |
JP3257014B2 (ja) | 電源装置 | |
JPH0644308Y2 (ja) | 直流電源装置の平滑回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040123 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040123 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040204 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080220 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |