JP3522346B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にセルフアライメント法でコンタクトホールを
形成する半導体装置の製造方法に関する。

【０００２】

【従来の技術】近年の半導体装置の高集積化にともな
い、パターンサイズが微細化されて写真製版でのアライ
メントずれに対するマージンは減少している。そのた
め、半導体基板を露出させるコンタクトホールの形成方
法として、実際のコンタクトホールサイズよりも大きな
エッチングマスクパターンを形成して周囲のパターンを
利用してコンタクトホールを形成するセルフアライメン
ト法が提案されている。

【０００３】以下に半導体装置の製造工程の部分断面図
である図３６〜図４１を用いて、従来のセルフアライメ
ント法によるコンタクトホールの形成方法を工程順に説
明する。

【０００４】まず図３６に示す工程において、半導体基
板１０１上に装置分離領域１０２を形成し、その後、ゲ
ート酸化膜１０３ａおよび１０３ｂとなる酸化膜（図示
せず）を堆積し、それに重ねてゲート電極１０４ａおよ
び１０４ｂとなる多結晶シリコン層（図示せず）を堆積
し、さらに重ねて保護膜１０５ａおよび１０５ｂとなる
酸化膜（図示せず）を堆積する。そして、その上に図示
しないレジストパターンを形成し、当該レジストパター
ンをエッチングマスクとしてエッチングを行い、所定の
パターンのゲート酸化膜１０３ａおよび１０３ｂ、ゲー
ト電極１０４ａおよび１０４ｂ、保護膜１０５ａおよび
１０５ｂを形成する。

【０００５】次に図３７に示す工程において、ゲート電
極１０４ａおよび１０４ｂを保護するために、全面に酸
化膜（図示せず）を形成した後、異方性エッチングであ
るリアクティブイオンエッチング（以後ＲＩＥと呼称）
法により、ゲート電極１０４ａおよび保護膜１０５ａの
側面にサイドウォール１０６ａおよび１０６ｂが、ゲー
ト電極１０４ｂおよび保護膜１０５ｂの側面にはサイド
ウォール１０６ｃおよび１０６ｄが残るように酸化膜を
除去する。

【０００６】次に図３８に示す工程において、表面全体
に絶縁のための酸化膜１０７を堆積し、その上に、酸化
膜１０７以下の層をエッチングから保護するために窒化
膜で構成されるエッチングストッパー膜１０８を堆積
し、さらにシリコン酸化膜で層間膜１０９堆積する。こ
の層間膜１０９の表面はその下に形成されているパター
ンによる凹凸のために平坦ではない。そこで、ＲＩＥ法
によるエッチバック、または、熱処理によるリフロー法
により層間膜１０９の表面を平坦化する。

【０００７】次に図３９に示す工程において、平坦化さ
れた層間膜１０９上にフォトレジストを塗布し、パター
ニングによりレジストパターン１１１が形成される。セ
ルフアライメント法において、このレジストパターン１
１１の開口部の寸法ｄ’は、形成しようとするコンタク
トホールの寸法ｄより若干大きく形成される。また、図
３９において、レジストパターン１１１の開口部の本来
の位置を破線で示し、アライメントずれによる実際の開
口部の位置を実線で示し、アライメントずれの大きさを
距離Ｘで示す。このとき、レジストパターン１１１の開
口部の側面の下部にはエッチングストッパー膜１０８の
傾斜部１０８Ｓが位置している。

【０００８】次に図４０に示す工程において、レジスト
パターン１１１をエッチングマスクとして、ＲＩＥ法に
よりエッチングを行う。この場合、コンタクトホールの
形成が目的であるため半導体基板１０１が露出するよう
にオーバーエッチングを行う。ここで、レジストパター
ン１１１の開口部の寸法ｄ’は、コンタクトホールの寸
法ｄより大きいので、エッチングの進行により、まず、
エッチングストッパー膜１０８の傾斜部１０８Ｓが先に
露出する。

【０００９】反応性エッチングであるＲＩＥ法は、エッ
チングの対象となる部分の材質の違いにより、多少の選
択性を有する。ここでは、ゲート電極１０４ａおよび１
０４ｂを保護するためのエッチングストッパー膜１０８
に対してはあまりエッチングが進まないが、層間膜１０
９に対してはエッチングが進むことになる。従って、レ
ジストパターン１１１の開口部の寸法ｄ’の範囲の層間
膜１０９が全て除去された後も、エッチングストッパー
膜１０８の傾斜部１０８Ｓおよび平坦部Ｆは残ってい
る。

【００１０】次に図４１に示す工程において、さらにエ
ッチング続けるとエッチングストッパー膜１０８の平坦
部１０８Ｆが除去され、ほぼ寸法ｄのコンタクトホール
が完成する。一方、エッチングストッパー膜１０８の傾
斜部１０８Ｓは、その傾斜のため実質的にエッチング方
向（垂直方向）の厚さが厚くなっているので完全には除
去されず、その一部が残ることになる。

【００１１】以上説明したように、セルフアライメント
法によれば、エッチングストッパー膜１０８の傾斜部１
０８Ｓが完全には除去されず、その一部が残るので、ゲ
ート電極１０４ａおよび１０４ｂは保護される。従っ
て、コンタクトホールの寸法ｄより大きな寸法ｄ’の開
口部をもつレジストパターン１１１を用いて、寸法ｄの
コンタクトホールを形成することができる。また、図３
９に示すようにレジストパターン１１１にアライメント
ずれが生じた場合でも、ずれの大きさが許容範囲内であ
れば所定の寸法ｄのコンタクトホールが得らる。

【００１２】

【発明が解決しようとする課題】従来の半導体装置の製
造方法において、寸法ｄのコンタクトホールを形成する
ためには、層間膜１０９を除去するとともにエッチング
ストッパー膜１０８の平坦部１０８Ｆのみを除去し、エ
ッチングストッパー膜１０８の傾斜部１０８Ｓは、ゲー
ト電極１０４ａおよび１０４ｂを保護するために完全に
除去しないことが望ましい。

【００１３】ＲＩＥ法によるドライエッチングでは、エ
ッチングストッパー膜１０８の傾斜部１０８Ｓにおける
エッチングレートは平坦部１０８Ｆにおけるエッチング
レートよりも大きいので、エッチングストッパー膜１０
８が薄い場合において、レジストパターン１１１のアラ
イメントずれ、ゲート電極１０４ａおよび１０４ｂの位
置関係などにより、エッチングストッパー膜１０８の傾
斜部１０８Ｓも除去され、図４１に示すようにエッチン
グがサイドウォール１０６ｃあるいは１０６ｂに達する
ことがある。

【００１４】この状態では、ゲート電極１０４ａおよび
１０４ｂと、後の工程でコンタクトホール内に形成され
る配線とが耐圧不良により短絡して正常に動作しなくな
る可能性がある。

【００１５】このような不具合を防止するために、エッ
チングストッパー膜１０８を厚くするとともに、保護膜
１０５ａおよび１０５ｂ、サイドウォール１０６ａ〜１
０６ｄの膜厚を厚くすることが考えられる。しかし、こ
の場合、ゲート電極１０４ａおよび１０４ｂと次に形成
される配線との短絡は防止できるが、表面の段差が著し
く大きくなるので、後工程に対するプロセス上の問題が
生じる。

【００１６】以上説明したように、ＲＩＥ法によるドラ
イエッチングを用いてコンタクトホールを形成する場合
には、エッチングストッパー膜１０８の傾斜部１０８Ｓ
におけるエッチングレートは平坦部１０８Ｆにおけるエ
ッチングレートよりも大きいので、ゲート電極１０４ａ
および１０４ｂと、次の工程で形成される配線とが耐圧
不良により短絡して正常に動作しなくなる可能性があ
り、半導体装置の歩留りおよび信頼性が低下するという
問題があった。

【００１７】本発明は上記のような問題点を解消するた
めになされたもので、セルフアライメント法によりコン
タクトホールの形成する場合に、電極を保護する層のエ
ッチングが進行することを防止し、半導体装置の歩留り
および信頼性を向上した半導体装置の製造方法を提供す
ることを目的とする。

【００１８】

【００１９】

【００２０】

【課題を解決するための手段】本発明に係る請求項１記
載の半導体装置の製造方法は、(a)半導体基板上に間隔
をあけて配線層を配設する工程と、(b)前記配線層にエ
ッチングが及ばないようにするための第１のエッチング
阻止層で前記配線層を覆う工程と、(c)前記第１のエッ
チング阻止層と、さらに上部に形成される層との間に層
間膜を形成する工程と、(d)前記層間膜、第１のエッチ
ング阻止層を順に選択的に除去して前記配線層間の前記
半導体基板に達するコンタクトホールを形成する工程と
を備え、前記工程(d)が、(e)前記層間膜上に第２のエッ
チング阻止層を介して形成したレジスト層を選択的に除
去して、第２のエッチング阻止層に達する第１の開口部
を形成する工程と、(f)前記第２のエッチング阻止層
に、前記第１の開口部に連続し、その断面形状が、前記
第１の開口部側の開口寸法が前記第１の開口部に等し
く、前記層間膜に向かうにつれて開口寸法が徐々に小さ
くなるテーパ状の第２の開口部を形成する工程を含み、
前記第２の開口部のテーパ部が前記配線層間における前
記第１のエッチング阻止層の傾斜部上方を覆うように形
成される。

【００２１】本発明に係る請求項２記載の半導体装置の
製造方法は、(a)半導体基板上に間隔をあけて第１の配
線層を配設する工程と、(b)前記第１の配線層にエッチ
ングが及ばないようにするための第１のエッチング阻止
層で前記第１の配線層を覆う工程と、(c)前記第１のエ
ッチング阻止層と、さらに上部に形成される層との間に
第１の層間膜を形成する工程と、(d)前記第１の層間膜
上に、前記第１の層間膜を挟んで前記第１の配線層に対
して交差するように、間隔をあけて第２の配線層を配設
する工程と、(e)前記第２の配線層にエッチングが及ば
ないようにするための第２のエッチング阻止層で前記第
２の配線層を覆う工程と、(f)前記第２のエッチング阻
止層と、さらに上部に形成される層との間に第２の層間
膜を形成する工程と、(g)前記第２の層間膜、前記第２
のエッチング阻止層、前記第１の層間膜、前記第１のエ
ッチング阻止層を順に選択的に除去して前記第１の配線
層間の前記半導体基板に達するコンタクトホールを形成
する工程とを備え、前記工程(g)が、(h)前記第２の層間
膜上に第３のエッチング阻止層を介して形成したレジス
ト層を選択的に除去して、第３のエッチング阻止層に達
する第１の開口部を形成する工程と、(i)前記第３のエ
ッチング阻止層に、前記第１の開口部に連続し、その断
面形状が、前記第１の開口部側の開口寸法が前記第１の
開口部に等しく、前記第２の層間膜に向かうにつれて開
口寸法が徐々に小さくなるテーパ状の第２の開口部を形
成する工程とを含み、前記第２の開口部のテーパ部が前
記第２の配線層間における前記第２のエッチング阻止層
の傾斜部上方を覆うように形成される。

【００２２】

【００２３】

【００２４】

【００２５】

【作用】本発明に係る請求項１記載の半導体装置の製造
方法によれば、工程(d)が、(e)層間膜上に第２のエッチ
ング阻止層を介して形成したレジスト層を選択的に除去
して、第２のエッチング阻止層に達する第１の開口部を
形成する工程と、(f)第２のエッチング阻止層に、第１
の開口部に連続し、その断面形状が、第１の開口部側の
開口寸法が第１の開口部に等しく、層間膜に向かうにつ
れて開口寸法が徐々に小さくなるテーパ状の第２の開口
部を形成する工程を含み、第２の開口部のテーパ部が配
線層間における第１のエッチング阻止層の傾斜部上方を
覆うように形成されるので、第１および第２の開口部を
介して層間膜をエッチングする場合に、テーパの下部に
形成された層がエッチングから保護され、第２の開口部
のテーパの下部に位置する第１のエッチング阻止層が共
に除去されて配線層が露出することが阻止され、配線層
間が短絡することが阻止される。

【００２６】

【００２７】本発明に係る請求項２記載の半導体装置の
製造方法によれば、工程(g)は、(h)第２の層間膜上に第
３のエッチング阻止層を介して形成したレジスト層を選
択的に除去して、第３のエッチング阻止層に達する第１
の開口部を形成する工程と、(i)第３のエッチング阻止
層に、第１の開口部に連続し、その断面形状が、第１の
開口部側の開口寸法が開口部に等しく、層間膜に向かう
につれて開口寸法が徐々に小さくなるテーパ状の第２の
開口部を形成する工程とを含み、第２の開口部のテーパ
部が第２の配線層間における第２のエッチング阻止層の
傾斜部上方を覆うように形成されるので、第１および第
２の開口部を介して第２の層間膜をエッチングする場合
に、テーパの下部に形成された層がエッチングから保護
され、第２の開口部のテーパの下部に位置する第２のエ
ッチング阻止層が共に除去されて第２の配線層が露出す
ることが阻止され、さらに第１の層間膜をエッチングす
る場合に、第２の開口部のテーパの下部に位置する第１
のエッチング阻止層が共に除去されて第１の配線層が露
出することが阻止され、第１および第２の配線層間が短
絡することが阻止される。

【００２８】

【００２９】

【実施例】

＜第１の実施例＞以下、本発明に係る半導体装置の製造
方法の第１の実施例であるセルフアライメント法による
半導体装置の製造工程を、工程の部分断面図である図１
〜図５を用いて順に説明する。

【００３０】図１において、半導体基板１０１上に素子
分離領域１０２が形成され、半導体基板１０１上および
素子分離領域１０２上にゲート酸化膜１０３ａおよび１
０３ｂを介してゲート電極１０４ａおよび１０４ｂが形
成され、さらにその上に保護膜１０５ａおよび１０５ｂ
が形成されている。ゲート電極１０４ａおよび１０４ｂ
を保護するために、ゲート電極１０４ａおよび保護膜１
０５ａの側面に酸化膜のサイドウォール１０６ａおよび
１０６ｂが、ゲート電極１０４ｂおよび保護膜１０５Ｂ
の側面には酸化膜のサイドウォール１０６ｃおよび１０
６ｄが形成されている。また、表面全体に絶縁のための
酸化膜１０７が形成され、その上に、酸化膜１０７以下
の層をエッチングから保護するためにシリコン窒化膜で
構成されるエッチングストッパー膜１０８が形成されて
いる。さらに、エッチングストッパー膜１０８の上部に
は多結晶シリコン膜９０が形成されている。

【００３１】以上説明した構成を得るための工程は図３
６〜図３８を用いて説明した従来のセルフアライメント
法による半導体装置の製造工程とほぼ同様であり、図３
６〜図３８と同一の符号を付した構成については同じ構
成であるので重複する工程についての説明は省略する。
ここで、従来例と異なるのはエッチングストッパー膜１
０８の上部に層間膜１０９を形成する代わりに、多結晶
シリコン膜９０が形成されていることである。

【００３２】次に図２に示す工程において、多結晶シリ
コン膜９０上にパターニングによりレジストパターン１
１１を形成し、当該レジストパターン１１１をエッチン
グマスクとして、Ｃｌ₂／Ｏ₂ガス等のプラズマを用いた
ＲＩＥ法により、多結晶シリコン９０とシリコン窒化膜
であるエッチングストッパー膜１０８のドライエッチン
グを行う。多結晶シリコンとシリコン窒化膜とのエッチ
ング選択比は高く、その値は５以上が得られ、シリコン
窒化膜はほとんどエッチングされないので、多結晶シリ
コン膜９０が完全に除去されても、エッチングストッパ
ー膜１０８は十分な厚みを有し、傾斜部１０８Ｓおよび
平坦部１０８Ｆが残存した状態にある。

【００３３】次に図３に示す工程において、レジストパ
ターン１１１を除去した後、多結晶シリコン膜９０を熱
酸化等の方法により酸化し、酸化シリコンの層間膜９０
０に変性させる。このとき、シリコン窒化膜であるエッ
チングストッパー膜１０８は、熱酸化等によるエッチン
グストッパー膜１０８以下の層の酸化を防ぐ、酸化防止
膜としても機能する。

【００３４】次に図４に示す工程において、エッチング
ストッパー膜１０８の平坦部１０８Ｆをｃｌ₂ガスを用
いた高選択の異方性エッチングにより除去し、酸化膜１
０７を露出させる。このときエッチングストッパー膜１
０８の傾斜部１０８Ｓもエッチングされるが、その傾斜
のため実質的にエッチング方向（垂直方向）の厚さが厚
くなっているので十分な厚さを残すことになる。

【００３５】次に図５に示す工程において、酸化膜１０
７をＣ₄Ｆ₈等のフロロカーボン系プラズマを用いてエッ
チングすることで、開口寸法ｄのコンタクトホールが完
成する。

【００３６】以上説明したように、エッチングストッパ
ー膜１０８であるシリコン窒化膜とのエッチング選択比
が高い多結晶シリコンで層間膜を形成することにより、
シリコン窒化膜はほとんどエッチングされず、多結晶シ
リコンがエッチングされるので、多結晶シリコン膜９０
が完全に除去されても、エッチングストッパー膜１０８
は十分な厚みを残すことができる。従って、ゲート電極
１０４ａおよび１０４ｂと、後の工程で形成される配線
との耐圧を保つことができ、配線短絡による不具合を防
ぐことができる。

【００３７】＜第２の実施例＞以下、本発明に係る半導
体装置の製造方法の第２の実施例であるセルフアライメ
ント法による半導体装置の製造工程を、工程の部分断面
図である図６〜図１１を用いて順に説明する。

【００３８】図６において、半導体基板１０１上に装置
分離領域１０２が形成され、半導体基板１０１上および
装置分離領域１０２上にゲート酸化膜１０３ａおよび１
０３ｂを介してゲート電極１０４ａおよび１０４ｂが形
成され、さらにその上に保護膜１０５ａおよび１０５ｂ
が形成されている。ゲート電極１０４ａおよび１０４ｂ
を保護するために、ゲート電極１０４ａおよび保護膜１
０５ａの側面に酸化膜のサイドウォール１０６ａおよび
１０６ｂが、ゲート電極１０４ｂおよび保護膜１０５ｂ
の側面には酸化膜のサイドウォール１０６ｃおよび１０
６ｄが形成されている。また、表面全体に絶縁のための
酸化膜１０７が形成され、その上に、酸化膜１０７以下
の層をエッチングから保護するためにシリコン窒化膜で
構成される第１のエッチングストッパー膜２０８が形成
されている。さらに、第１のエッチングストッパー膜２
０８の上部には層間膜１０９が形成されている。

【００３９】以上説明した構成を得るための工程は図３
６〜図３８を用いて説明した従来のセルフアライメント
法による半導体装置の製造工程とほぼ同様であり、図３
６〜図３８と同一の構成については同一の符号を付し、
重複する工程についての説明は省略する。ここで、従来
例と異なるのはエッチングストッパー膜１０８の名称が
第１のエッチングストッパー膜２０８となっていること
である。

【００４０】図７に示す工程において、層間膜１０９の
上に窒化膜で構成される第２のエッチングストッパー膜
２１０を堆積する。

【００４１】次に図８に示す工程において、第２のエッ
チングストッパー膜２１０の上に、フォトレジストを塗
布し、パターニングによりレジストパターン１１１が形
成される。セルフアライメント法において、このレジス
トパターン１１１の開口部の寸法ｄ’は、形成しようと
するコンタクトホールの寸法ｄより若干大きく形成され
る。また、図８において、レジストパターン１１１の開
口部の本来の位置を破線で示し、アライメントずれによ
る実際の開口部の位置を実線で示し、アライメントずれ
の大きさをＸで示す。

【００４２】次に図９に示す工程において、レジストパ
ターン１１１をエッチングマスクとして、第２のエッチ
ングストッパー膜２１０に、ＣＦ₄等のガスを用い、層
間膜１０９に向かうにつれて開口寸法が徐々に小さくな
るようなテーパ２１０Ｔを有する開口部を形成するよう
にドライエッチングを行う。

【００４３】次に図１０に示す工程において、Ｃ₄Ｆ₈等
のガスを用いたドライエッチングにより、窒化膜に対す
る酸化膜のエッチングの割合（選択比）が大きく（＞
５）なるエッチング条件で、層間膜１０９のエッチング
を行い第１のエッチングストッパー膜２０８を露出させ
る。

【００４４】ＲＩＥ法によるドライエッチングでは、第
１のエッチングストッパー膜２０８の傾斜部２０８Ｓに
おけるエッチングレートは平坦部２０８Ｆにおけるエッ
チングレートよりも大きいので、傾斜部２０８Ｓと層間
膜１０９との選択比が低下するが、第２のエッチングス
トッパー膜２１０のテーパ２１０Ｔが傾斜部２０８Ｓを
覆うように形成されているので、傾斜部２０８Ｓはエッ
チングから保護されることになる。このため、傾斜部２
０８Ｓがこの時点でエッチングされて消失し、サイドウ
ォール１０６ｂ、１０６ｃにエッチングが及び、ゲート
電極１０４ａおよび１０４ｂが露出することが防止され
る。

【００４５】次に図１１に示す工程において、ＣＦ₄等
のガスを用いたドライエッチングにより、窒化膜に対す
る酸化膜のエッチングの割合（選択比）が小さく（〜
１）なるようなエッチング条件で、第１のエッチングス
トッパー膜２０８および保護膜１０７のエッチングを行
い半導体基板１０１を露出させる。

【００４６】以上説明したように、セルフアライメント
法を用いてコンタクトホールを形成する場合において、
第２のエッチングストッパー膜２１０をテーパ２１０Ｔ
を有するように形成することで、ドライエッチングを用
いて層間膜２０９を除去するときにゲート電極１０４
ａ、１０４ｂの保護膜である第１のエッチングストッパ
ー膜２０８が完全に除去されることが防止され、ゲート
電極１０４ａ、１０４ｂと、後の工程で形成される配線
との耐圧を保つことができ、配線短絡による不具合を防
ぐことができる。

【００４７】また、第２のエッチングストッパー膜２１
０、層間膜２０９、第１のエッチングストッパー膜２０
８、保護膜１０７のエッチングにＲＩＥ法を用いるの
で、これらのエッチングを連続的に行うことができ、コ
ンタクトホール形成に費やす時間を短縮することができ
る。

【００４８】＜第３の実施例＞以下、本発明に係る半導
体装置の製造方法の第３の実施例であるセルフアライメ
ント法による半導体装置の製造工程を、工程の部分断面
図である図１２〜図１４を用いて順に説明する。

【００４９】図１２において、層間膜１０９の上に窒化
膜で構成される第２のエッチングストッパー膜２１０が
形成され、第２のエッチングストッパー膜２１０の上に
パターニングにより、開口部の寸法がｄ’のレジストパ
ターン１１１が形成されている。セルフアライメント法
において、このレジストパターン１１１の開口部の寸法
ｄ’は、形成しようとするコンタクトホールの寸法ｄよ
り若干大きく形成される。

【００５０】以上説明した構成を得るための工程は、図
６〜図８を用いて説明した本発明に係る半導体装置の製
造方法の第２の実施例とほぼ同様であり、図６〜図８と
同一の構成については同一の符号を付し、重複する工程
についての説明は省略する。

【００５１】次に図１３に示す工程において、レジスト
パターン１１１をエッチングマスクとして、第２のエッ
チングストッパー膜２１０をＣＦ₄等のガスを用いてド
ライエッチングにより除去して、層間膜１０９を露出さ
せる。

【００５２】次に図１４に示す工程において、Ｏ₂ガス
を用いた疑似異方性エッチングにより、第２のエッチン
グストッパー膜２１０の開口寸法は変えずに、レジスト
パターン１１１の開口寸法を大きくして、第２のエッチ
ングストッパー膜２１０を庇のように露出させ、庇部２
１０Ｅを形成する。

【００５３】次に図１５に示す工程において、Ｃ₄Ｆ₈等
のガスを用いたドライエッチングにより、窒化膜に対す
る酸化膜のエッチングの割合（選択比）が大きく（＞
５）なるようなエッチング条件で、層間膜１０９をエッ
チングし第１のエッチングストッパー膜２０８を露出さ
せる。

【００５４】ＲＩＥ法によるドライエッチングでは、第
１のエッチングストッパー膜２０８の傾斜部２０８Ｓに
おけるエッチングレートは平坦部２０８Ｆにおけるエッ
チングレートよりも大きいので、傾斜部２０８Ｓと層間
膜１０９との選択比が低下するが、第２のエッチングス
トッパー膜２１０の庇部２１０Ｅが傾斜部２０８Ｓを覆
うように形成されているので、傾斜部２０８Ｓはエッチ
ングから保護されることになる。このため、傾斜部２０
８Ｓがこの時点でエッチングされて消失することが防止
される。続いて、ＣＦ₄等のガスを用いたドライエッチ
ングにより、窒化膜に対する酸化膜のエッチングの割合
（選択比）が小さく（〜１）なるようなエッチング条件
で、第１のエッチングストッパー膜２０８および保護膜
１０７のエッチングを行い半導体基板１０１を露出させ
る。

【００５５】以上説明したように、セルフアライメント
法を用いてコンタクトホールを形成する場合において、
レジストパターン１１１の開口寸法を大きくすること
で、第２のエッチングストッパー膜２１０が庇部２１０
Ｅを有するように形成することで、ドライエッチングを
用いて層間膜２０９を除去するときにゲート電極１０４
ａ、１０４ｂの保護膜である第１のエッチングストッパ
ー膜２０８が完全に除去されることが防止され、ゲート
電極１０４ａ、１０４ｂと、後の工程で形成される配線
との耐圧を保つことができ、配線短絡による不具合を防
ぐことができる。

【００５６】また、第２のエッチングストッパー膜２１
０、層間膜２０９、第１のエッチングストッパー膜２０
８、保護膜１０７のエッチングにＲＩＥ法を用いるの
で、これらのエッチングを連続的に行うことができ、コ
ンタクトホール形成に費やす時間を短縮することができ
る。

【００５７】＜第４の実施例＞上記第１および第２の実
施例では、単層配線に対するセルフアライメント法につ
いて示したが、多層配線に対してもセルフアライメント
法によりコンタクトホールが形成できる。

【００５８】図１６は、多層配線構造の半導体装置の配
線のレイアウトの一例を示す部分平面図である。図１６
において、下層の第１層配線５０１ａおよび５０１ｂが
図に対して水平方向に一定の間隔を有して並列に配置さ
れ、上層の第２層配線５０２ａおよび５０２ｂが図に対
して垂直方向に一定の間隔を有して並列に配置されてい
る。第１層配線５０１ａおよび５０１ｂと第２層配線５
０２ａおよび５０２ｂとが交わる部分のほぼ中央には、
本来、コンタクトホールが設けられる位置が破線領域５
０３で示され、レジストパターンのアライメントずれな
どにより、破線領域５０３から図に対して水平方向左側
に距離Ｘ、垂直方向上側に距離Ｙだけずれた位置に、実
際に設けられたコンタクトホール５０３Ａが示されてい
る。

【００５９】本発明に係る半導体装置の製造方法の第４
の実施例として、以上説明したような多層配線構造の半
導体装置において、セルフアライメント法によりコンタ
クトホールを設ける場合の製造工程を、工程の部分断面
図である図１７〜図２７を用いて順に説明する。

【００６０】図１７（ａ）に、図１６に示すＡ−Ａ’線
での矢視断面図を示し、図１７（ｂ）にＢ−Ｂ’線での
矢視断面図を示す。以下、Ａ−Ａ’線での矢視断面図お
よび、Ｂ−Ｂ’線での矢視断面図を、図１８〜図２６に
おいてそれぞれ（ａ）および（ｂ）として示す。なお、
図１６に示したコンタクトホール５０２は最終工程で形
成されるものであり、図１７には示されていない。ま
た、図１７〜図２６においては、図１６に示した第１層
配線５０１ａおよび５０１ｂ、第２層配線５０２ａおよ
び５０２ｂはそれぞれ、ゲート電極１０４ａおよび１０
４ｂ、金属配線２０１ａ、２０１ｂとして示す。

【００６１】図１７（ａ）において、半導体基板１０１
上に装置分離領域１０２が形成され、半導体基板１０１
上および装置分離領域１０２上にゲート酸化膜１０３ａ
および１０３ｂを介してゲート電極１０４ａおよび１０
４ｂが形成され、さらにその上に保護膜１０５ａおよび
１０５ｂが形成されている。ゲート電極１０４ａおよび
１０４ｂを保護するために、ゲート電極１０４ａおよび
保護膜１０５ａの側面に酸化膜のサイドウォール１０６
ａおよび１０６ｂが、ゲート電極１０４ｂおよび保護膜
１０５ｂの側面には酸化膜のサイドウォール１０６ｃお
よび１０６ｄが形成されている。また、表面全体に絶縁
のための酸化膜１０７が形成され、その上に、酸化膜１
０７以下の層をエッチングから保護するためにシリコン
窒化膜で構成される第１エッチングストッパー膜２０８
が形成されている。さらに、第１のエッチングストッパ
ー膜２０８の上部には第１の層間膜２０９が形成されて
いる。

【００６２】図１７（ｂ）において、半導体基板１０１
の表面全体に絶縁のための酸化膜１０７が形成され、そ
の上に、酸化膜１０７以下の層をエッチングから保護す
るためにシリコン窒化膜で構成される第１のエッチング
ストッパー膜２０８が形成されている。さらに、第１の
エッチングストッパー膜２０８の上部には第１の層間膜
２０９が形成されている。

【００６３】以上説明した構成を得るための工程は図３
６〜図３８を用いて説明した従来のセルフアライメント
法による半導体装置の製造工程とほぼ同様であり、図３
６〜図３８と同一の符号を付した構成については同じ構
成であるので重複する工程についての説明は省略する。
ここで、従来例と異なるのはエッチングストッパー膜１
０８の名称が第１のエッチングストッパー膜２０８とな
り、層間膜１０９が第１の層間膜２０９となっているこ
とである。

【００６４】図１８（ａ）、（ｂ）に示す工程におい
て、第１の層間膜２０９の表面全体に、多結晶シリコン
で構成され、金属配線２０１ａおよび２０１ｂとなる金
属膜２０１を堆積し、さらにその上に保護膜２０２ａお
よび２０２ｂとなる酸化膜２０２を堆積する。

【００６５】次に図１９（ａ）、（ｂ）に示す工程にお
いて、酸化膜２０２の上に図示しないレジストパターン
を形成し、当該レジストパターンをエッチングマスクと
してエッチングを行い、第２層の配線として所定のパタ
ーンの金属配線２０１ａおよび２０２ａと保護膜２０１
ｂおよび２０２ｂを形成する。

【００６６】次に図２０（ａ）、（ｂ）に示す工程にお
いて、金属配線２０１ａおよび２０１ｂを保護するため
に、全面に酸化膜（図示せず）を形成した後、ＲＩＥ法
により、金属電極２０１ａおよび保護膜２０２ａの側面
にサイドウォール２０３ａおよび２０３ｂが、金属電極
２０１ｂおよび保護膜２０２ｂの側面にサイドウォール
２０３ｃおよび２０３ｄが残るように酸化膜を除去す
る。このとき、オーバーエッチングにより第１の層間膜
２０９がエッチングされる。

【００６７】次に図２１（ａ）、（ｂ）に示す工程にお
いて、第１の層間膜２０９および保護膜２０２ａ、２０
２ｂ、サイドウォール２０３ａ〜２０３ｄ以下の層をエ
ッチングから保護するためにシリコン窒化膜で構成され
る第２のエッチングストッパー膜２１０を堆積し、第２
のエッチングストッパー膜２１０の上に第２の層間膜２
０５を堆積する。

【００６８】この第２の層間膜２０５の表面はその下に
形成されているパターンによる凹凸のために平坦ではな
い。そこで、ＲＩＥ法によるエッチバック、または、熱
処理によるリフロー法により第２の層間膜２０５の表面
を平坦化し、続いて、第２の層間膜２０５以下の層をエ
ッチングから保護するためにシリコン窒化膜で構成され
る第３のエッチングストッパー膜２０６を堆積する。

【００６９】次に図２２（ａ）、（ｂ）に示す工程にお
いて、第３のエッチングストッパー膜２０６の上に、フ
ォトレジストを塗布し、パターニングによりレジストパ
ターン２１１が形成される。セルフアライメント法にお
いて、このレジストパターン２１１の開口部の寸法ｄ’
は、形成しようとするコンタクトホールの寸法ｄより若
干大きく形成される。

【００７０】また、図１６に示すように、実際に設けら
れるコンタクトホール５０３Ａは、レジストパターンの
アライメントずれなどにより、本来、コンタクトホール
が設けられる破線領域５０３から図に対して水平方向左
側に距離Ｘ、垂直方向上側に距離Ｙだけずれた位置に設
けられるので、図２２（ａ）において、実際の開口部の
位置を実線で示し、アライメントずれの大きさを距離Ｙ
で示し、図２２（ｂ）においては距離Ｘで示す。

【００７１】次に図２３（ａ）、（ｂ）に示す工程にお
いて、レジストパターン２１１をエッチングマスクとし
て、第３のエッチングストッパー膜２０６にＣＦ₄等の
ガスを用い、第２の層間膜２０５に向かうにつれて開口
寸法が徐々に小さくなるようなテーパ２０６Ｔを有する
開口部を形成するようにドライエッチングを行う。

【００７２】次に図２４（ａ）、（ｂ）に示す工程にお
いて、Ｃ₄Ｆ₈等のガスを用いたドライエッチングによ
り、窒化膜に対する酸化膜のエッチングの割合（選択
比）が大きく（＞５）なるようなエッチング条件で、第
２の層間膜２０５のエッチングを行い、第２のエッチン
グストッパー膜２１０を露出させる。

【００７３】ＲＩＥ法によるドライエッチングでは、第
２のエッチングストッパー膜２１０の傾斜部２１０Ｓに
おけるエッチングレートは平坦部２１０Ｆにおけるエッ
チングレートよりも大きいので、傾斜部２１０Ｓと第２
の層間膜２０５との選択比が低下するが、第３のエッチ
ングストッパー膜２０６のテーパ２０６Ｔが傾斜部２１
０Ｓを覆うように形成されているので、エッチングから
保護されることになる。このため、傾斜部２１０Ｓがこ
の時点でエッチングされて消失することが防止される。

【００７４】次に図２５（ａ）、（ｂ）に示す工程にお
いて、ＣＦ₄等のガスを用いたドライエッチングによ
り、窒化膜に対する酸化膜のエッチングの割合（選択
比）が小さく（〜１）なるようなエッチング条件で、第
２のエッチングストッパー膜２１０の平坦部２１０Ｆを
除去して第１の層間膜２０９を露出させる。

【００７５】次に図２６（ａ）、（ｂ）に示す工程にお
いて、Ｃ₄Ｆ₈等のガスを用いたドライエッチングによ
り、窒化膜に対する酸化膜のエッチングの割合（選択
比）が大きく（＞５）なるようなエッチング条件で、第
１の層間膜２０９のエッチングを行い、第１のエッチン
グストッパー膜２０８を露出させる。

【００７６】ＲＩＥ法によるドライエッチングでは、第
２のエッチングストッパー膜２１０の傾斜部２１０Ｓお
よび第１のエッチングストッパー膜２０８の傾斜部２０
８Ｓにおけるエッチングレートは平坦部２１０Ｆおよび
２０８Ｆにおけるエッチングレートよりも大きいので、
傾斜部２０８Ｓと第１の層間膜２０９との選択比および
傾斜部２０８Ｓと第１の層間膜２０９との選択比が低下
するが、第２の層間膜２０５や第２のエッチングストッ
パー膜２０８が存在するので、エッチングから保護され
ることになる。このため、傾斜部２１０Ｓおよび２０８
Ｓがこの時点でエッチングされて消失することが防止さ
れる。

【００７７】次に図２７（ａ）、（ｂ）に示す工程にお
いて、ＣＦ₄等のガスを用いたドライエッチングによ
り、窒化膜に対する酸化膜のエッチングの割合（選択
比）が小さく（〜１）なるようなエッチング条件で、第
１のエッチングストッパー膜２０８および酸化膜１０７
を除去して半導体基板１０１を露出させる。

【００７８】以上説明したように、セルフアライメント
法を用いてコンタクトホールを形成する場合において、
第３のエッチングストッパー膜２０６にテーパ２０６Ｔ
ができるようにエッチングを施すため、第２の層間膜２
０５、第２のエッチングストッパー膜２１０、第１の層
間膜２０９、第１のエッチングストッパー膜２０８を除
去するときに、金属配線２０１ａ、２０１ｂの保護膜お
よびゲート電極１０４ａ、１０４ｂの保護膜１０５ａ、
１０５ｂが除去されることなく、コンタクトホールを形
成することができるので、金属配線２０１ａおよび２０
１ｂとゲート電極１０４ａおよび１０４ｂとが短絡する
ことが防止され、半導体装置の製造歩留りおよび信頼性
が向上する。

【００７９】また、第３のエッチングストッパー膜２０
６のテーパ２０６Ｔの形成、第２の層間膜２０５、第２
のエッチングストッパー膜２１０、第１の層間膜２０
９、第１のエッチングストッパー膜２０８、酸化膜１０
７をエッチングする工程のいずれもがＲＩＥによりなさ
れるので、これらの工程を連続して行うことができる。

【００８０】＜第５の実施例＞本発明に係る半導体装置
の製造方法の第４実施例として、多層配線構造の半導体
装置において、セルフアライメント法によりコンタクト
ホールを設ける場合の製造工程を、工程の部分断面図で
ある図２８〜図３５を用いて順に説明する。なお、多層
配線構造の半導体装置の配線のレイアウトは、部分平面
図である図１６と同様であり、図１６に示すＡ−Ａ’線
での矢視断面図および、Ｂ−Ｂ’線での矢視断面図を、
以下図２８〜図３５においてそれぞれ（ａ）および
（ｂ）として示す。また、図２８に示す構成に至る工程
は、図１７〜図２１を用いて説明した、本発明に係る半
導体装置の製造方法の第４実施例と同様であり、同一の
構成には同一の符号を付し、重複する説明は省略する。

【００８１】図２９（ａ）、（ｂ）に示す工程におい
て、第３のエッチングストッパー膜２０６の上に、フォ
トレジストを塗布し、パターニングによりレジストパタ
ーン２１１が形成される。セルフアライメント法におい
て、このレジストパターン２１１の開口部の寸法ｄ’
は、形成しようとするコンタクトホールの寸法ｄより若
干大きく形成される。

【００８２】また、図１６に示すように、実際に設けら
れるコンタクトホール５０３Ａは、レジストパターンの
アライメントずれなどにより、本来、コンタクトホール
が設けられる破線領域５０３から図に対して水平方向左
側に距離Ｘ、垂直方向上側に距離Ｙだけずれた位置に設
けられるので、図２９（ａ）において、実際の開口部の
位置を実線で示し、アライメントずれの大きさを距離Ｙ
で示し、図２９（ｂ）においては距離Ｘで示す。

【００８３】次に図３０（ａ）、（ｂ）に示す工程にお
いて、レジストパターン２１１をエッチングマスクとし
て、第３のエッチングストッパー膜２０６をＣＦ₄等の
ガスを用いてドライエッチングにより除去して、第２の
層間膜２０５を露出させる。

【００８４】次に図３１（ａ）、（ｂ）に示す工程にお
いて、Ｏ₂ガスを用いた疑似異方性エッチングにより、
第３のエッチングストッパー膜２０６の開口寸法は変え
ずに、レジストパターン２１１の開口寸法を大きくし
て、第３のエッチングストッパー膜２０６を庇のように
露出させ、庇部２０６Ｅを形成する。

【００８５】次に図３２（ａ）、（ｂ）に示す工程にお
いて、Ｃ₄Ｆ₈等のガスを用いたドライエッチングによ
り、窒化膜に対する酸化膜のエッチングの割合（選択
比）が大きく（＞５）なるようなエッチング条件で、第
２の層間膜２０５をエッチングし第２のエッチングスト
ッパー膜３０２を露出させる。

【００８６】ＲＩＥ法によるドライエッチングでは、第
２のエッチングストッパー膜２１０の傾斜部２１０Ｓに
おけるエッチングレートは平坦部２１０Ｆにおけるエッ
チングレートよりも大きいので、傾斜部２１０Ｓと第２
の層間膜２０５との選択比が低下するが、第３のエッチ
ングストッパー膜２０６の庇部２０６Ｅが傾斜部２１０
Ｓを覆うように形成されているので、庇部２０６Ｅ直下
の第２の層間膜２０５が傾斜部２１０Ｓにかけてエッチ
ングされずに残り、傾斜部２１０Ｓがエッチングから保
護されることになる。このため、傾斜部２１０Ｓがこの
時点でエッチングされて消失することが防止される。

【００８７】次に図３３（ａ）、（ｂ）に示す工程にお
いて、ＣＦ₄等のガスを用いたドライエッチングによ
り、窒化膜に対する酸化膜の選択比が小さく（〜１）な
るようなエッチング条件で、第２のエッチングストッパ
ー膜２１０の平坦部２１０Ｆを除去し、第１の層間膜２
０９を露出させる。

【００８８】次に図３４（ａ）、（ｂ）に示す工程にお
いて、Ｃ₄Ｆ₈等のガスを用いたドライエッチングによ
り、窒化膜に対する酸化膜の選択比が大きく（＞５）な
るようなエッチング条件で、第１の層間膜２０９のエッ
チングを行い、第１のエッチングストッパー膜２０８を
露出させる。このとき、第３のエッチングストッパー膜
２０６の庇部２０６Ｅおよびその直下の第２の層間膜２
０５も除去され、第２のエッチングストッパー膜２１０
が露出することになる。

【００８９】ＲＩＥ法によるドライエッチングでは、第
１のエッチングストッパー膜２０８の傾斜部２０８Ｓに
おけるエッチングレートは平坦部２０８Ｆにおけるエッ
チングレートよりも大きいので、傾斜部２０８Ｓと第１
の層間膜２０９との選択比が低下するが、前工程によっ
て、第２のエッチングストッパー膜２１０が庇のように
露出し、庇部２１０Ｅが形成され、当該庇部２１０Ｅが
傾斜部２０８Ｓを覆うように形成されているので、庇部
２１０Ｅ直下の第１の層間膜２０９が傾斜部２０８Ｓに
かけてエッチングされずに残り、傾斜部２０８Ｓがエッ
チングから保護されることになる。このため、傾斜部２
０８Ｓがこの時点でエッチングされて消失することが防
止される。

【００９０】次に図３５（ａ）、（ｂ）に示す工程にお
いて、ＣＦ₄等のガスを用いたドライエッチングによ
り、窒化膜に対する酸化膜の選択比が小さく（〜１）な
るようなエッチング条件で、第１のエッチングストッパ
ー膜２０８および酸化膜１０７をエッチングして半導体
基板１０１を露出させる。このとき、第２のエッチング
ストッパー膜２１０の庇部２１０Ｅおよびその直下の第
１の層間膜２０９も除去されることになる。

【００９１】以上説明したように、セルフアライメント
法を用いてコンタクトホールを形成する場合において、
第３のエッチングストッパー膜２０６に庇部２０６Ｅが
できるようにエッチングを施すため、第２の層間膜２０
５、第２のエッチングストッパー膜２１０、第１の層間
膜２０９、第１のエッチングストッパー膜２０８を除去
するときに、金属配線２０１ａ、２０１ｂの保護膜およ
びゲート電極１０４ａ、１０４ｂの保護膜１０５ａ、１
０５ｂが除去されることなく、コンタクトホールを形成
することができるので、金属配線２０１ａおよび２０１
ｂとゲート電極１０４ａおよび１０４ｂとが短絡するこ
とが防止され、半導体装置の製造歩留りおよび信頼性が
向上する。

【００９２】また、第３のエッチングストッパー膜２０
６の庇部２０６Ｅの形成、第２の層間膜２０５、第２の
エッチングストッパー膜２１０、第１の層間膜２０９、
第１のエッチングストッパー膜２０８、酸化膜１０７を
エッチングする工程のいずれもがＲＩＥによりなされる
ので、これらの工程を連続して行うことができる。

【００９３】

【００９４】

【００９５】

【発明の効果】 本発明に係る請求項１記載の半導体装置
の製造方法によれば、第１および第２の開口部を介して
層間膜をエッチングする場合に、テーパの下部に形成さ
れた層がエッチングから保護され、第２の開口部のテー
パの下部に位置する第１のエッチング阻止層が共に除去
されて配線層が露出することが防止され、配線層間が短
絡することが防止されるので、単層配線構造の半導体装
置の製造歩留りおよび信頼性を向上する効果がある。

【００９６】

【００９７】本発明に係る請求項２記載の半導体装置の
製造方法によれば、第１および第２の開口部を介して第
２の層間膜をエッチングする場合に、第２の開口部のテ
ーパの下部に位置する第２のエッチング阻止層が共に除
去されて第２の配線層が露出することが防止され、さら
に第１の層間膜をエッチングする場合に、テーパの下部
に形成された層がエッチングから保護され、第２の開口
部のテーパの下部に位置する第１のエッチング阻止層が
共に除去されて第１の配線層が露出することが防止さ
れ、第１および第２の配線層間が短絡することが防止さ
れるので、多層配線構造の半導体装置の製造歩留りおよ
び信頼性を向上する効果がある。

【００９８】

【図面の簡単な説明】

【図１】 本発明に係る半導体装置の製造方法の第１の
実施例の製造工程を示す断面図である。

【図２】 本発明に係る半導体装置の製造方法の第１の
実施例の製造工程を示す断面図である。

【図３】 本発明に係る半導体装置の製造方法の第１の
実施例の製造工程を示す断面図である。

【図４】 本発明に係る半導体装置の製造方法の第１の
実施例の製造工程を示す断面図である。

【図５】 本発明に係る半導体装置の製造方法の第１の
実施例の製造工程を示す断面図である。

【図６】 本発明に係る半導体装置の製造方法の第２の
実施例の製造工程を示す断面図である。

【図７】 本発明に係る半導体装置の製造方法の第２の
実施例の製造工程を示す断面図である。

【図８】 本発明に係る半導体装置の製造方法の第２の
実施例の製造工程を示す断面図である。

【図９】 本発明に係る半導体装置の製造方法の第２の
実施例の製造工程を示す断面図である。

【図１０】 本発明に係る半導体装置の製造方法の第２
の実施例の製造工程を示す断面図である。

【図１１】 本発明に係る半導体装置の製造方法の第２
の実施例の製造工程を示す断面図である。

【図１２】 本発明に係る半導体装置の製造方法の第３
の実施例の製造工程を示す断面図である。

【図１３】 本発明に係る半導体装置の製造方法の第３
の実施例の製造工程を示す断面図である。

【図１４】 本発明に係る半導体装置の製造方法の第３
の実施例の製造工程を示す断面図である。

【図１５】 本発明に係る半導体装置の製造方法の第３
の実施例の製造工程を示す断面図である。

【図１６】 ２層配線構造の半導体装置のレイアウトパ
ターンを示す平面図である。

【図１７】 本発明に係る半導体装置の製造方法の第４
の実施例の製造工程を示す断面図である。

【図１８】 本発明に係る半導体装置の製造方法の第４
の実施例の製造工程を示す断面図である。

【図１９】 本発明に係る半導体装置の製造方法の第４
の実施例の製造工程を示す断面図である。

【図２０】 本発明に係る半導体装置の製造方法の第４
の実施例の製造工程を示す断面図である。

【図２１】 本発明に係る半導体装置の製造方法の第４
の実施例の製造工程を示す断面図である。

【図２２】 本発明に係る半導体装置の製造方法の第４
の実施例の製造工程を示す断面図である。

【図２３】 本発明に係る半導体装置の製造方法の第４
の実施例の製造工程を示す断面図である。

【図２４】 本発明に係る半導体装置の製造方法の第４
の実施例の製造工程を示す断面図である。

【図２５】 本発明に係る半導体装置の製造方法の第４
の実施例の製造工程を示す断面図である。

【図２６】 本発明に係る半導体装置の製造方法の第４
の実施例の製造工程を示す断面図である。

【図２７】 本発明に係る半導体装置の製造方法の第４
の実施例の製造工程を示す断面図である。

【図２８】 本発明に係る半導体装置の製造方法の第５
の実施例の製造工程を示す断面図である。

【図２９】 本発明に係る半導体装置の製造方法の第５
の実施例の製造工程を示す断面図である。

【図３０】 本発明に係る半導体装置の製造方法の第５
の実施例の製造工程を示す断面図である。

【図３１】 本発明に係る半導体装置の製造方法の第５
の実施例の製造工程を示す断面図である。

【図３２】 本発明に係る半導体装置の製造方法の第５
の実施例の製造工程を示す断面図である。

【図３３】 本発明に係る半導体装置の製造方法の第５
の実施例の製造工程を示す断面図である。

【図３４】 本発明に係る半導体装置の製造方法の第５
の実施例の製造工程を示す断面図である。

【図３５】 本発明に係る半導体装置の製造方法の第５
の実施例の製造工程を示す断面図である。

【図３６】 従来の半導体装置の製造方法の製造工程を
示す断面図である。

【図３７】 従来の半導体装置の製造方法の製造工程を
示す断面図である。

【図３８】 従来の半導体装置の製造方法の製造工程を
示す断面図である。

【図３９】 従来の半導体装置の製造方法の製造工程を
示す断面図である。

【図４０】 従来の半導体装置の製造方法の製造工程を
示す断面図である。

【図４１】 従来の半導体装置の製造方法の製造工程を
示す断面図である。

【符号の説明】

９０ 多結晶シリコン膜（非酸化層）、１０４ａ，１０
４ｂ ゲート電極（配線層，第１の配線層）、１０８
エッチングストッパー膜（エッチング阻止層）、１０
９，９００ 層間膜、１１１，２１１ レジストパター
ン、２０１ 金属膜、２０２ 酸化膜、２０１ａ，２０
１ｂ 金属配線（第２の配線層）、２０２ａ，２０２ｂ
保護膜、２０３ａ〜２０３ｄ サイドウォール、２０
５ 第２の層間膜、２０６ 第３のエッチングストッパ
ー膜（第３のエッチング阻止層）、２０６Ｔ，２１０Ｔ
テーパ、２０６Ｓ，２０８Ｓ，２１０Ｓ 傾斜部、２
０６Ｆ，２０８Ｆ，２１０Ｆ 平坦部、２０８ 第１の
エッチングストッパー膜（第１のエッチング阻止層）、
２０９ 第１の層間膜、２１０ 第２のエッチングスト
ッパー膜（第２のエッチング阻止層）、２０６Ｅ，２１
０Ｅ 庇部、５０１ａ，５０１ｂ 第１層配線、５０２
ａ，５０２ｂ 第２層配線、５０３ コンタクトホール
が設けられる本来の領域、５０３Ａ コンタクトホール
が設けられた位置。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−208968（ＪＰ，Ａ) 特開 平５−226614（ＪＰ，Ａ) 特開 平４−199624（ＪＰ，Ａ) 特開 平６−196498（ＪＰ，Ａ) 特開 平３−155635（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/768 H01L 21/28 H01L 21/306

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 (a)半導体基板上に間隔をあけて配線
   層を配設する工程と、 (b)前記配線層にエッチング
   が及ばないようにするための第１のエッチング阻止層で
   前記配線層を覆う工程と、 (c)前記第１のエッチング阻止層と、さらに上部に形成
   される層との間に層間膜を形成する工程と、 (d)前記層間膜、第１のエッチング阻止層を順に選択的
   に除去して前記配線層間の前記半導体基板に達するコン
   タクトホールを形成する工程とを備え、 前記工程(d)は、(e)前記層間膜上に第２のエッチング阻
   止層を介して形成したレジスト層を選択的に除去して、
   第２のエッチング阻止層に達する第１の開口部を形成す
   る工程と、 (f)前記第２のエッチング阻止層に、前記第１の開口部
   に連続し、その断面形状が、前記第１の開口部側の開口
   寸法が前記第１の開口部に等しく、前記層間膜に向かう
   につれて開口寸法が徐々に小さくなるテーパ状の第２の
   開口部を形成する工程を含み、前記第２の開口部のテー
   パ部が前記配線層間における前記第１のエッチング阻止
   層の傾斜部上方を覆うように形成されることを特徴とす
   る半導体装置の製造方法。
2. 【請求項２】 (a)半導体基板上に間隔をあけて第１
   の配線層を配設する工程と、 (b)前記第１の配線層にエッチングが及ばないようにす
   るための第１のエッチング阻止層で前記第１の配線層を
   覆う工程と、 (c)前記第１のエッチング阻止層と、さらに上部に形成
   される層との間に第１の層間膜を形成する工程と、 (d)前記第１の層間膜上に、前記第１の層間膜を挟んで
   前記第１の配線層に対して交差するように、間隔をあけ
   て第２の配線層を配設する工程と、 (e)前記第２の配線層にエッチングが及ばないようにす
   るための第２のエッチング阻止層で前記第２の配線層を
   覆う工程と、 (f)前記第２のエッチング阻止層と、さらに上部に形成
   される層との間に第２の層間膜を形成する工程と、 (g)前記第２の層間膜、前記第２のエッチング阻止層、
   前記第１の層間膜、前記第１のエッチング阻止層を順に
   選択的に除去して前記第１の配線層間の前記半導体基板
   に達するコンタクトホールを形成する工程とを備え、 前記工程(g)は、(h)前記第２の層間膜上に第３のエッチ
   ング阻止層を介して形成したレジスト層を選択的に除去
   して、第３のエッチング阻止層に達する第１の開口部を
   形成する工程と、 (i)前記第３のエッチング阻止層に、前記第１の開口部
   に連続し、その断面形状が、前記第１の開口部側の開口
   寸法が前記第１の開口部に等しく、前記第２の層間膜に
   向かうにつれて開口寸法が徐々に小さくなるテーパ状の
   第２の開口部を形成する工程とを含み、前記第２の開口
   部のテーパ部が前記第２の配線層間における前記第２の
   エッチング阻止層の傾斜部上方を覆うように形成される
   ことを特徴とする半導体装置の製造方法。