JP3518262B2 - Abnormality handling method for vehicle control computer - Google Patents

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、車輌に関する制御
を実行する主中央処理装置と副中央処理装置とを備えた
車輌制御用コンピュータの異常処理方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an abnormality processing method for a vehicle control computer having a main central processing unit and a sub central processing unit for executing control relating to a vehicle.

【０００２】[0002]

【従来の技術】近年、自動車における各種制御をコンピ
ュータを用いて行うようにした電子制御システムが広く
採用されるようになってきている。この電子制御システ
ムにおいては、例えば、燃料噴射制御や点火時期制御を
実行する中央処理装置やトランスミッション制御を実行
する中央処理装置といった複数の中央処理装置（以下、
「ＣＰＵ」と略記する）を備えたコンピュータが用いら
れている。2. Description of the Related Art In recent years, electronic control systems in which various controls in automobiles are performed by using a computer have been widely adopted. In this electronic control system, for example, a plurality of central processing units such as a central processing unit that executes fuel injection control and ignition timing control and a central processing unit that executes transmission control (hereinafter,
A computer equipped with a "CPU" is abbreviated.

【０００３】ところで、上記のような自動車の制御に用
いられるコンピュータにあっては、極めて電気的ノイズ
レベルの高い環境下において使用されるため、ノイズに
よってＣＰＵのプログラム実行処理が暴走してしまい、
正常な処理が実行できなくなる状況が発生することがあ
る。By the way, since the computer used for controlling the automobile as described above is used in an environment where the electrical noise level is extremely high, the program execution process of the CPU runs out of control due to the noise.
In some cases, normal processing cannot be performed.

【０００４】そこで、上記のような、ＣＰＵの異常に備
えて、各ＣＰＵからウオッチドッグ信号（異常監視信
号）をウオッチドッグ回路に定期的に出力させておき、
この信号が出力されなくなったときには異常が発生した
ものとして、ウオッチドッグ回路からＣＰＵに対してリ
セット信号を出力することにより、同ＣＰＵを正常な状
態に復帰させる方法が従来より採用されている。Therefore, in preparation for the above-mentioned CPU abnormality, each CPU periodically outputs a watchdog signal (abnormality monitoring signal) to the watchdog circuit.
Conventionally, a method has been employed in which the watchdog circuit returns a normal state by outputting a reset signal to the CPU, assuming that an abnormality has occurred when the signal is no longer output.

【０００５】この種の技術として、例えば、特開平２−
１８７８５６号公報に記載された「マルチ中央演算ユニ
ットシステムのリセット方法」を挙げることができる。
このリセット方法では、メインとなるＣＰＵ以外のＣＰ
Ｕ（サブＣＰＵ）に異常が発生した場合に、全てのＣＰ
Ｕに対してリセット信号を出力するのではなく、異常が
発生したＣＰＵのみにリセット信号を出力することによ
り、その他の正常なＣＰＵは継続して処理が行えるよう
にしている。As a technique of this kind, for example, Japanese Unexamined Patent Publication No.
"Resetting method of multi-central processing unit system" described in 187856 can be mentioned.
In this reset method, CPs other than the main CPU
When an error occurs in U (sub CPU), all CPs
Instead of outputting the reset signal to U, the reset signal is output only to the CPU in which an abnormality has occurred, so that other normal CPUs can continue processing.

【０００６】一方、上記リセット方法において、メイン
ＣＰＵに異常が発生した場合には、全てのＣＰＵに対し
てリセット信号が出力される。通常、メインＣＰＵは、
その他の各サブＣＰＵを統括する機能を有しているた
め、このメインＣＰＵに異常が発生した場合には、仮に
同ＣＰＵのみを正常な状態に復帰させても、その他のサ
ブＣＰＵによる正常な処理が実行できないおそれがある
からである。On the other hand, in the above reset method, when an abnormality occurs in the main CPU, the reset signal is output to all the CPUs. Normally, the main CPU is
Since it has the function of controlling each of the other sub CPUs, if an abnormality occurs in this main CPU, normal processing by the other sub CPUs is possible even if only this CPU is restored to the normal state. This may not be possible.

【０００７】[0007]

【発明が解決しようとする課題】ところで、自動車の制
御システムにあっては、制御システムに異常が検出され
た場合、即ち、上記のようなＣＰＵや、同ＣＰＵにより
制御されるアクチュエータ等の異常が検出された場合、
例えば、エンジン出力を強制的に低下させる等の異常時
に対応した制御、即ちフェールセーフ制御が実行され
る。また、このようなフェールセーフ制御は、エンジン
が一旦停止状態となるまで継続させることが望ましい。
エンジンの運転中にフェールセーフ制御から通常の制御
に移行すると、エンジン出力の増加等によって運転者に
違和感を与えるおそれがあるからである。By the way, in an automobile control system, when an abnormality is detected in the control system, that is, when the CPU or the actuator controlled by the CPU has an abnormality. If detected,
For example, control corresponding to an abnormal condition such as forcibly reducing the engine output, that is, fail-safe control is executed. It is desirable that such fail-safe control be continued until the engine is once stopped.
This is because if the fail-safe control is switched to the normal control while the engine is running, the driver may feel uncomfortable due to an increase in engine output or the like.

【０００８】ここで、前述したリセット方法を、上記の
ような制御システムの異常時に対応したフェールセーフ
制御を実行するコンピュータに適用することを考える。
例えば、メインＣＰＵ以外のＣＰＵに異常が発生した場
合には、同ＣＰＵに対してのみリセット信号が出力され
る。従って、メインＣＰＵにはリセット処理が行われな
いため、同ＣＰＵによってそれまでに実行されていたフ
ェールセーフ制御や今回のＣＰＵの異常に対応したフェ
ールセーフ制御を継続して実行することができる。Here, it is considered that the reset method described above is applied to a computer that executes fail-safe control corresponding to the above-mentioned control system abnormality.
For example, when an abnormality occurs in a CPU other than the main CPU, the reset signal is output only to that CPU. Therefore, since the reset processing is not performed on the main CPU, it is possible to continuously execute the fail-safe control that has been executed by the same CPU up to that time or the fail-safe control that corresponds to the present abnormality of the CPU.

【０００９】これに対して、メインＣＰＵに異常が発生
した場合には、全てのＣＰＵに対してリセット信号が出
力される。従って、メインＣＰＵを含む全てのＣＰＵに
対してリセット処理が行われるため、その後はリセット
処理前にメインＣＰＵに異常が発生していた旨を示す情
報が保持されないこととなる。その結果、それまでに実
行されていたフェールセーフ制御や今回のＣＰＵの異常
に対応したフェールセーフ制御をリセット処理後に継続
して実行することができないという問題があった。On the other hand, when an abnormality occurs in the main CPU, reset signals are output to all CPUs. Therefore, since the reset processing is performed for all the CPUs including the main CPU, the information indicating that the abnormality has occurred in the main CPU before the reset processing is not retained thereafter. As a result, there is a problem that the fail-safe control that has been executed up to that point and the fail-safe control that corresponds to the abnormality of the CPU this time cannot be continuously executed after the reset process.

【００１０】この発明は上記実情に鑑みてなされたもの
であり、その目的は、主中央処理装置（メインＣＰＵ）
に異常が発生して、同主中央処理装置及び副中央処理装
置（サブＣＰＵ）の双方に対してリセット処理がなされ
た場合でも、フェールセーフ制御を継続することができ
る車輌制御用コンピュータの異常処理方法を提供するこ
とにある。The present invention has been made in view of the above circumstances, and its object is to provide a main central processing unit (main CPU).
Abnormality processing of the vehicle control computer capable of continuing the fail-safe control even if an abnormality occurs and reset processing is performed for both the main central processing unit and the sub central processing unit (sub CPU). To provide a method.

【００１１】[0011]

【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載した発明は、少なくとも主中央処理
装置と副中央処理装置とを備え、主中央処理装置の異常
が検出された場合に、車輌の制御モードを異常時対応モ
ードに変更するとともに、主中央処理装置及び副中央処
理装置に対してリセット処理を実行するようにした車輌
制御用コンピュータの異常処理方法であって、リセット
処理前に主中央処理装置の異常を判断するための情報を
同リセット処理が実行されても記憶内容が保持されるメ
モリに記憶するにあたって、主中央処理装置或いは副中
央処理装置により、イグニッションスイッチのオン・オ
フ状態を主中央処理装置の異常を判断するための情報と
してメモリに記憶し、リセット処理後にメモリにイグニ
ッションスイッチのオン・オフ状態がオン状態として記
憶されている場合には車輌のイグニッションスイッチが
オフ状態となるまで車輌の制御モードを異常時対応モー
ドのまま保持することをその趣旨とするものである。In order to achieve the above object, the invention described in claim 1 includes at least a main central processing unit and a sub central processing unit, and an abnormality of the main central processing unit is detected. In this case, the control mode of the vehicle is changed to the emergency response mode, and the reset processing is executed for the main central processing unit and the sub central processing unit. the information for determining the abnormality of the main central processing unit to pretreatment when stored in a memory the reset process is held storage contents be performed, the main central processing unit or Fukuchu
With the central processing unit, the ignition switch is turned on and off.
The status is used as information for judging the abnormality of the main central processing unit.
Ignition was then stored in a memory, the memory after reset processing
The on / off state of the option switch is described as the on state.
In the case of being remembered , the purpose thereof is to keep the control mode of the vehicle in the emergency response mode until the ignition switch of the vehicle is turned off.

【００１２】尚、上記車輌制御には、燃料噴射制御、点
火時期制御、吸気量制御（スロットル制御）、トランス
ミッション制御、トラクション制御等の各種制御が含ま
れる。The vehicle control includes various controls such as fuel injection control, ignition timing control, intake air amount control (throttle control), transmission control, traction control and the like.

【００１３】上記各方法によれば、主中央処理装置に異
常が発生した場合に、リセット処理前に主中央処理装置
の異常を判断するための情報がメモリに記憶される。こ
のメモリはリセット処理が実行されても記憶内容を保持
しているため、リセット処理後であっても、このメモリ
に記憶された情報に基づいて、リセット処理前に主中央
処理装置に異常が発生していたことが判断できる。従っ
て、主中央処理装置に異常が発生していた場合には、車
輌のイグニッションスイッチがオフ状態となるまで、車
輌の制御モードを異常時対応モードのまま保持すること
ができる。According to each of the above methods, when an abnormality occurs in the main central processing unit, the information for judging the abnormality of the main central processing unit is stored in the memory before the reset processing. This memory retains its stored contents even after the reset process is executed.Therefore, even after the reset process, an abnormality occurs in the main central processing unit before the reset process based on the information stored in this memory. You can judge what you were doing. Therefore, when an abnormality has occurred in the main central processing unit, the control mode of the vehicle can be maintained in the abnormality response mode until the ignition switch of the vehicle is turned off.

【００１４】[0014]

【００１５】[0015]

【００１６】[0016]

【００１７】また上記方法では、主中央処理装置或いは
副中央処理装置により、イグニッションスイッチのオン
・オフ状態が、リセット処理が実行されても記憶内容を
保持するメモリに記憶される。 [0017] In the above method, the main central processing unit or sub central processing unit, the on-off state of the ignition switch is stored in a memory that retains the stored contents even if the reset processing is performed.

【００１８】ここで、主中央処理装置が正常に機能して
おり、イグニッションスイッチがオフ状態にされた後
に、同主中央処理装置及び副中央処理装置への電源供給
が遮断された場合、メモリには、イグニッションスイッ
チのオン・オフ状態は「オフ」状態として記憶されるこ
とになる。Here, when the main central processing unit is functioning normally and the power supply to the main central processing unit and the sub central processing unit is cut off after the ignition switch is turned off, the data is stored in the memory. The ON / OFF state of the ignition switch will be stored as the "OFF" state.

【００１９】これに対して、主中央処理装置の異常発生
に伴い主中央処理装置及び副中央処理装置に対してリセ
ット処理がなされた場合、メモリにはイグニッションス
イッチのオン・オフ状態が「オン」状態として記憶され
ていることになる。従って、このメモリに記憶された情
報に基づいて、リセット処理の実行が、主中央処理装置
及び副中央処理装置への電源供給が遮断されたことによ
るものか、或いは主中央処理装置に異常が発生したこと
によるものかを判断することができる。On the other hand, when the main central processing unit and the sub central processing unit are reset due to the occurrence of an abnormality in the main central processing unit, the on / off state of the ignition switch is "on" in the memory. It is stored as a state. Therefore, based on the information stored in this memory, the reset process may be executed because the power supply to the main central processing unit and the sub central processing unit is cut off, or an abnormality occurs in the main central processing unit. It is possible to judge whether it is due to what was done.

【００２０】従って、上記方法によれば、主中央処理装
置に異常が発生してリセット処理がなされた場合には、
車輌のイグニッションスイッチがオフ状態となるまで、
車輌の制御モードを異常時対応モードのまま保持するこ
とができる。Therefore, according to the above method, when an abnormality occurs in the main central processing unit and reset processing is performed,
Until the vehicle's ignition switch is turned off,
The control mode of the vehicle can be maintained in the abnormal mode.

【００２１】更に、上記方法によれば、主中央処理装置
に異常が発生した場合、その異常を異常発生時からリセ
ット処理が実行されるまでの比較的短時間の間に判断す
る必要がなくなる。Further, according to the above method, when an abnormality occurs in the main central processing unit, it is not necessary to judge the abnormality within a relatively short time from the occurrence of the abnormality until the reset processing is executed.

【００２２】上記目的を達成するために、請求項２に記
載した発明は、少なくとも主中央処理装置と副中央処理
装置とを備え、主中央処理装置の異常が検出された場合
に、車輌の制御モードを異常時対応モードに変更すると
ともに、主中央処理装置及び副中央処理装置に対してリ
セット処理を実行するようにした車輌制御用コンピュー
タの異常処理方法であって、リセット処理前に前記主中
央処理装置の異常を判断するための情報を同リセット処
理が実行されても記憶内容が保持されるメモリに記憶す
るにあたって、主中央処理装置或いは副中央処理装置に
より、イグニッションスイッチのオン・オフ状態を主中
央処理装置の異常を判断するための情報としてメモリに
記憶する一方、副中央処理装置により、主中央処理装置
の異常を同主中央処理装置から入力される信号に基づい
て判断するとともにその判断結果を主中央処理装置の異
常を判断するための情報としてメモリに記憶し、リセッ
ト処理後に、メモリにイグニッションスイッチのオン・
オフ状態がオン状態として記憶されており、且つ、メモ
リに主中央処理装置に異常が発生した旨の情報が記憶さ
れている場合には車輌のイグニッションスイッチがオフ
状態となるまで車輌の制御モードを異常時対応モードの
まま保持することをその趣旨とするものである。In order to achieve the above object, the invention described in claim 2 is at least a main central processing unit and a sub central processing.
When an abnormality is detected in the main central processing unit
When the vehicle control mode is changed to the emergency response mode,
In both cases, the main central processing unit and the sub central processing unit
A vehicle control computer that executes set processing
This is a method of handling abnormalities in the
Information for determining abnormalities in the processor is reset
Stored in memory that retains stored contents even when
That when, by the main central processing unit or sub central processing unit, and stored into the memory as the information for determining the abnormality of the main central processing unit on and off state of the ignition switch, the sub central processing unit, a main central processing The abnormality of the device is judged based on the signal input from the main central processing unit, and the judgment result is stored in the memory as information for judging the abnormality of the main central processing unit.After the reset process, the ignition switch is stored in the memory. On
If the off state is stored as the on state and the memory stores information indicating that an abnormality has occurred in the main central processing unit, the vehicle control mode is set until the ignition switch of the vehicle is turned off. The purpose is to keep the mode at the time of abnormality.

【００２３】上記方法では、前記メモリに、イグニッシ
ョンスイッチのオン・オフ状態がオン状態として記憶さ
れており、且つ、主中央処理装置に異常が発生した旨の
情報が記憶されている場合にのみ、車輌の制御モードが
異常時対応モードに保持されることになる。従って、上
記方法によれば、例えば、ノイズ等の影響により偶発的
にリセット処理が行われたような場合に、車輌の制御モ
ードが異常時対応モードに保持されてしまうことがな
い。In the above method, the ON / OFF state of the ignition switch is stored as the ON state in the memory, and only when the information indicating that the abnormality has occurred in the main central processing unit is stored. The control mode of the vehicle will be kept in the emergency response mode. Therefore, according to the above method, if example embodiment, when such accidental reset process due to the influence of noise or the like has been performed, there is no the control mode of the vehicle from being held in the fault response mode.

【００２４】[0024]

【発明の実施の形態】DETAILED DESCRIPTION OF THE INVENTION

［第１の実施形態］以下、本発明を車輌のエンジン制御
等を行うコンピュータにおける異常処理方法として具体
化した第１の実施形態について説明する。[First Embodiment] A first embodiment in which the present invention is embodied as an abnormality processing method in a computer for controlling an engine of a vehicle will be described below.

【００２５】図１は、多気筒ガソリンエンジン（以下、
「エンジン」と略記する）１１及び同エンジン１１の制
御等を行うコンピュータ（以下、「ＥＣＵ」と略記す
る）１２の概略構成を示している。FIG. 1 shows a multi-cylinder gasoline engine (hereinafter,
A schematic configuration of a computer (abbreviated as “engine”) 11 and a computer (hereinafter, abbreviated as “ECU”) 12 that controls the engine 11 and the like is shown.

【００２６】同図に示すように、エンジン１１は４つの
シリンダ１３を有しており、同シリンダ１３内にはそれ
ぞれ燃焼室１４が形成されている。また、エンジン１１
には吸気管１５及び排気管１６がそれぞれ接続されてお
り、各管１５，１６の内部は燃焼室１４に連通されてい
る。As shown in the figure, the engine 11 has four cylinders 13, and combustion chambers 14 are formed in the cylinders 13, respectively. Also, the engine 11
An intake pipe 15 and an exhaust pipe 16 are connected to the respective pipes, and the insides of the pipes 15 and 16 communicate with the combustion chamber 14.

【００２７】吸気管１５の内部にはバタフライ弁式のス
ロットルバルブ１７が回転可能に設けられている。この
スロットルバルブ１７の回転軸１７ａはモータ１８に駆
動連結されており、同軸１７ａがモータ１８によって回
転されることにより、スロットルバルブ１７の開度（ス
ロットル開度）が変更される。吸気管１５の内部を通じ
て燃焼室１４に導入される吸入空気の量（吸気量）は、
このスロットルバルブ１７の開度に応じて調節される。Inside the intake pipe 15, a butterfly valve type throttle valve 17 is rotatably provided. The rotary shaft 17a of the throttle valve 17 is drivingly connected to a motor 18, and the opening of the throttle valve 17 (throttle opening) is changed by rotating the coaxial shaft 17a by the motor 18. The amount of intake air (intake amount) introduced into the combustion chamber 14 through the inside of the intake pipe 15 is
It is adjusted according to the opening of the throttle valve 17.

【００２８】スロットルバルブ１７とモータ１８との間
には電磁クラッチ１９が設けられており、同電磁クラッ
チ１９により両者１７，１８の連結を遮断することがで
きる。また、スロットルバルブ１７は、図示しないスプ
リングにより閉弁方向に回動付勢されている。従って、
電磁クラッチ１９によってスロットルバルブ１７とモー
タ１８との連結が遮断されると、前記スプリングの付勢
力によってスロットルバルブ１７は略全閉状態となり、
吸気量はアイドリング運転が可能な最小量にまで減少す
るようになっている。An electromagnetic clutch 19 is provided between the throttle valve 17 and the motor 18, and the electromagnetic clutch 19 can disconnect the connection between the two. The throttle valve 17 is urged to rotate in the valve closing direction by a spring (not shown). Therefore,
When the electromagnetic clutch 19 disconnects the connection between the throttle valve 17 and the motor 18, the urging force of the spring brings the throttle valve 17 into a substantially fully closed state.
The intake air amount is designed to be reduced to the minimum amount that allows idling operation.

【００２９】車輌Ｃの運転室（図示略）には、運転者に
より踏込操作されるアクセルペダル２０が設けられてい
る。車輌Ｃにはこのアクセルペダル２０が最大踏込量ち
かくまで踏み込まれたときにのみ、同ペダル２０とスロ
ットルバルブ１７とを機械的に連結して同バルブ１７を
所定開度だけ開弁させるリンク機構Ｌが設けられてい
る。従って、スロットルバルブ１７とモータ１８との連
結が遮断された場合でも、このリンク機構Ｌによるスロ
ットルバルブ１７の開弁操作により車輌Ｃは退避走行が
可能である。In a driver's cab (not shown) of the vehicle C, an accelerator pedal 20 which is operated by a driver is provided. A link mechanism L for mechanically connecting the accelerator pedal 20 and the throttle valve 17 to the vehicle C to open the valve 17 by a predetermined opening degree only when the accelerator pedal 20 is fully depressed. Is provided. Therefore, even when the connection between the throttle valve 17 and the motor 18 is cut off, the vehicle C can be retracted by the opening operation of the throttle valve 17 by the link mechanism L.

【００３０】前記スロットルバルブ１７の近傍にはスロ
ットルセンサ２２が設けられており、同センサ２２から
はスロットルバルブ１７の開度、即ちスロットル開度に
応じた信号が出力される。A throttle sensor 22 is provided near the throttle valve 17, and the sensor 22 outputs an opening of the throttle valve 17, that is, a signal corresponding to the throttle opening.

【００３１】アクセルペダル２０の近傍にはアクセルセ
ンサ２３が設けられており、同センサ２３からはアクセ
ルペダル２０の踏込量、即ちアクセル開度に応じた信号
が出力される。An accelerator sensor 23 is provided near the accelerator pedal 20, and the sensor 23 outputs a signal corresponding to the depression amount of the accelerator pedal 20, that is, the accelerator opening degree.

【００３２】また、前記運転室には運転者により操作さ
れるイグニッションスイッチ２４が設けられており、こ
のイグニッションスイッチ２４は「ＬＯＣＫ位置」、
「ＡＣＣ位置」、「ＯＮ位置」、及び「ＳＴＡＲＴ位
置」の各位置に操作可能である。イグニッションスイッ
チ２４の位置が「ＯＮ位置」にある場合には、通常、エ
ンジン１１は運転状態にあり、また、同位置が「ＬＯＣ
Ｋ位置」或いは「ＡＣＣ位置」（以下、このイグニッシ
ョンの各位置を「ＯＦＦ位置」という）にある場合に
は、エンジン１１は常に停止状態にあって、通常、車輌
は停止している。Further, an ignition switch 24 operated by the driver is provided in the driver's cab, and the ignition switch 24 is in the "LOCK position",
It can be operated at each of the "ACC position", "ON position", and "START position". When the ignition switch 24 is in the "ON position", the engine 11 is normally in the operating state, and when the ignition switch 24 is in the "LOC" position.
When in the “K position” or the “ACC position” (hereinafter, each position of this ignition is referred to as “OFF position”), the engine 11 is always in a stopped state, and the vehicle is normally stopped.

【００３３】次に、ＥＣＵ１２の構成について説明す
る。ＥＣＵ１２は、燃焼噴射制御、点火時期制御等のエ
ンジン制御を主に実行するメインＣＰＵ２６、トランス
ミッション制御及び前記スロットルバルブ１７の開度制
御（スロットル制御）を実行するサブＣＰＵ２７、ウオ
ッチドッグ回路２８、メインＣＰＵ２６用のＲＯＭ２９
ａ及びＲＡＭ２９ｂ並びにスタンバイＲＡＭ２９ｃによ
り構成されるメモリ２９、サブＣＰＵ２７用のＲＯＭ３
０ａ及びＲＡＭ３０ｂ並びにスタンバイＲＡＭ３０ｃに
より構成されるメモリ３０、入力回路３３、処理回路３
４、Ａ／Ｄ変換器３５、電磁クラッチ駆動回路３７、及
びモータ駆動回路３８等により構成されている。Next, the structure of the ECU 12 will be described. The ECU 12 includes a main CPU 26 that mainly executes engine control such as combustion injection control and ignition timing control, a sub CPU 27 that executes transmission control and opening control (throttle control) of the throttle valve 17, a watchdog circuit 28, and a main CPU 26. ROM 29 for
a, a RAM 29b, a memory 29 including a standby RAM 29c, and a ROM 3 for the sub CPU 27
0a, RAM 30b, and standby RAM 30c, a memory 30, an input circuit 33, and a processing circuit 3.
4, an A / D converter 35, an electromagnetic clutch drive circuit 37, a motor drive circuit 38, and the like.

【００３４】スロットルセンサ２２及びアクセルセンサ
２３は入力回路３３及びＡ／Ｄ変換器３５を介してメイ
ンＣＰＵ２６に接続されている。また、サブＣＰＵ２７
はメインＣＰＵ２６との間でＤＭＡ（ダイレクト・メモ
リ・アクセス）による双方向通信を行っており、同メイ
ンＣＰＵ２６からの信号に基づいてスロットル制御を実
行する。即ち、サブＣＰＵ２７は電磁クラッチ駆動回路
３７を介して電磁クラッチ１９を制御することにより、
スロットルバルブ１７とモータ１８とを連結する。そし
て、サブＣＰＵ２７は、アクセルセンサ２３により検出
されるアクセル開度等に応じてスロットル開度に係る目
標開度を算出し、スロットルセンサ２２により検出され
る実際のスロットル開度とこの算出された目標開度とが
一致するようにモータ１８を制御する。The throttle sensor 22 and the accelerator sensor 23 are connected to the main CPU 26 via the input circuit 33 and the A / D converter 35. In addition, the sub CPU 27
Performs bidirectional communication by DMA (Direct Memory Access) with the main CPU 26, and executes throttle control based on a signal from the main CPU 26. That is, the sub CPU 27 controls the electromagnetic clutch 19 via the electromagnetic clutch drive circuit 37,
The throttle valve 17 and the motor 18 are connected. Then, the sub CPU 27 calculates a target opening related to the throttle opening according to the accelerator opening detected by the accelerator sensor 23, and the actual throttle opening detected by the throttle sensor 22 and the calculated target opening. The motor 18 is controlled so that the opening degree matches.

【００３５】イグニッションスイッチ２４は処理回路３
４に接続されている。メインＣＰＵ２６及びサブＣＰＵ
２７はこの処理回路３４からの信号に基づいて、同イグ
ニッションスイッチ２４の操作位置を判断することがで
きる。また、イグニッションスイッチ２４が「ＯＮ位
置」から「ＯＦＦ位置」へと操作されて、エンジン１１
の運転が停止された場合でも、ＥＣＵ１２には所定時間
の間は電力が供給されるようなっている。従って、メイ
ンＣＰＵ２６及びサブＣＰＵ２７によって必要な情報が
各スタンバイＲＡＭ２９ｃ，３０ｃに書き込まれた後に
ＥＣＵ１２の各部に対する電力供給が停止されることに
なる。The ignition switch 24 is the processing circuit 3
4 is connected. Main CPU 26 and sub CPU
27 can judge the operation position of the ignition switch 24 based on the signal from the processing circuit 34. Further, the ignition switch 24 is operated from the "ON position" to the "OFF position", and the engine 11
Even when the operation is stopped, the electric power is supplied to the ECU 12 for a predetermined time. Therefore, after the necessary information is written in the standby RAMs 29c and 30c by the main CPU 26 and the sub CPU 27, the power supply to each unit of the ECU 12 is stopped.

【００３６】各スタンバイＲＡＭ２９ｃ，３０ｃは、そ
れぞれのＣＰＵ２６，２７に対してリセット処理、即
ち、現在実行中の処理が強制的に中断されるとともに、
それまでの処理経過内容が初期化される処理が実行され
たり、或いは、前述したようにＥＣＵ１２に対する電力
供給が停止された場合でも記録内容を保持している。The standby RAMs 29c and 30c reset the CPUs 26 and 27, that is, the processing currently being executed is forcibly interrupted, and
The recorded contents are retained even when the process for initializing the process progress contents up to that time is executed, or when the power supply to the ECU 12 is stopped as described above.

【００３７】本実施形態におけるＥＣＵ１２にあって
は、メインＣＰＵ２６及びサブＣＰＵ２７の双方が、ス
ロットルセンサ２２やアクセルセンサ２３といったセン
サの異常や、モータ１８や電磁クラッチ１９といったア
クチュエータの異常を検出する。そして、メインＣＰＵ
２６及びサブＣＰＵ２７の双方は、これらに異常が検出
された場合に、エンジン１１の出力を低下させるフェー
ルセーフ制御を実行する。また、メインＣＰＵ２６或い
はサブＣＰＵ２７に異常が発生した場合のリセット処理
及びフェールセーフ制御を実行するために、メインＣＰ
Ｕ２６からは、その異常を検出するための異常監視信号
（ウオッチドッグ信号ＷＤＰ）がウオッチドッグ回路２
８及びサブＣＰＵ２７に対して出力されている。また、
サブＣＰＵ２７からはメインＣＰＵ２６に対してウオッ
チドッグ信号ＷＤＰが出力されている。In the ECU 12 of this embodiment, both the main CPU 26 and the sub CPU 27 detect an abnormality in the sensor such as the throttle sensor 22 or the accelerator sensor 23 or an abnormality in the actuator such as the motor 18 or the electromagnetic clutch 19. And the main CPU
Both 26 and the sub CPU 27 execute fail-safe control for reducing the output of the engine 11 when an abnormality is detected in them. In addition, in order to execute a reset process and a fail safe control when an abnormality occurs in the main CPU 26 or the sub CPU 27,
An abnormality monitoring signal (watchdog signal WDP) for detecting the abnormality is sent from the U26 to the watchdog circuit 2.
8 and the sub CPU 27. Also,
A watchdog signal WDP is output from the sub CPU 27 to the main CPU 26.

【００３８】図２は、各ＣＰＵ２６，２７から出力され
るウオッチドッグ信号ＷＤＰを示すタイムチャートであ
る。同図に示すように、ウオッチドッグ信号ＷＤＰはＬ
レベルとＨレベルとが一定の周期で繰り返される矩形波
である。ウオッチドッグ回路２８或いはメインＣＰＵ２
６は、同図に示す期間Ａや期間Ｂのように、ウオッチド
ッグ信号ＷＤＰが所定時間経過してもＬレベルやＨレベ
ルのまま保持されて反転しない場合、そのウオッチドッ
グ信号ＷＤＰを出力しているＣＰＵにおいてプログラム
処理の暴走（以下、単に「ＣＰＵの異常」という）が発
生していると判断する。そして、ウオッチドッグ回路２
８或いはメインＣＰＵ２６は、その異常の発生したＣＰ
Ｕに対してリセット信号ＲＳＰを出力することによりリ
セット処理を行う。このリセット処理を実行することに
より異常の発生したＣＰＵを正常な状態に復帰させるこ
とができる。FIG. 2 is a time chart showing the watchdog signal WDP output from each CPU 26, 27. As shown in the figure, the watchdog signal WDP is L
It is a rectangular wave in which the level and the H level are repeated at a constant cycle. Watchdog circuit 28 or main CPU 2
When the watchdog signal WDP is maintained at the L level or the H level and does not invert even after a predetermined time elapses, as in the period A and the period B shown in the same figure, 6 outputs the watchdog signal WDP. It is determined that a program processing runaway (hereinafter simply referred to as “CPU abnormality”) has occurred in the existing CPU. And watchdog circuit 2
8 or the main CPU 26, the CP in which the abnormality has occurred
Reset processing is performed by outputting a reset signal RSP to U. By executing this reset process, the CPU in which an abnormality has occurred can be returned to a normal state.

【００３９】また、本実施形態におけるＥＣＵ１２にあ
っては、サブＣＰＵ２７に異常が発生した場合には、メ
インＣＰＵ２６によりサブＣＰＵ２７に対してのみリセ
ット処理が行われる。これに対して、メインＣＰＵ２６
に異常が発生した場合には、ウオッチドッグ回路２８に
よりメインＣＰＵ２６及びサブＣＰＵ２７の双方に対し
てリセット処理が行われるようになっている。Further, in the ECU 12 of this embodiment, when an abnormality occurs in the sub CPU 27, the main CPU 26 performs the reset process only for the sub CPU 27. On the other hand, the main CPU 26
If an abnormality occurs, the watchdog circuit 28 resets both the main CPU 26 and the sub CPU 27.

【００４０】次に、各ＣＰＵ２６，２７に異常が発生し
た場合の処理方法について説明する。 ［１］サブＣＰＵ２７に異常が発生した場合 メインＣＰＵ２６はサブＣＰＵ２７から入力されるウオ
ッチドッグ信号ＷＤＰが所定時間反転しない場合、即
ち、同信号ＷＤＰがＬレベルからＨレベルに、或いはＨ
レベルからＬレベルに変化しない場合、サブＣＰＵ２７
に異常が発生したと判断する。そして、メインＣＰＵ２
６はサブＣＰＵ２７に対してリセット信号ＲＳＰを出力
してリセット処理を行う。Next, a processing method when an abnormality occurs in each of the CPUs 26 and 27 will be described. [1] When an abnormality occurs in the sub CPU 27, the main CPU 26 determines that the watchdog signal WDP input from the sub CPU 27 is not inverted for a predetermined time, that is, the signal WDP changes from L level to H level or H level.
When the level does not change to the L level, the sub CPU 27
It is determined that an abnormality has occurred in the. And the main CPU2
6 outputs a reset signal RSP to the sub CPU 27 to perform reset processing.

【００４１】更に、メインＣＰＵ２６は、このリセット
処理を行うとともに、各駆動回路３７，３８を介して電
磁クラッチ１９及びモータ１８を制御することにより、
スロットルバルブ１７とモータ１８との連結を遮断する
とともに、モータ１８の回転を停止させる。従って、Ｅ
ＣＵ１２によるスロットル開度の変更は行われなくな
り、スロットルバルブ１７の開度は略全閉状態にまで減
少する。その結果、エンジン１１の回転数は減少し、そ
の出力は最小出力ちかくにまで強制的に抑えられる。即
ち、メインＣＰＵ２６によってスロットル制御に関する
フェールセーフ制御が実行される。そして、メインＣＰ
Ｕ２６はこのフェールセーフ制御をイグニッションスイ
ッチ２４が「ＯＦＦ位置」に切り替えられてエンジン１
１が停止するまで継続する。Further, the main CPU 26 performs the reset process and controls the electromagnetic clutch 19 and the motor 18 via the drive circuits 37 and 38, respectively.
The connection between the throttle valve 17 and the motor 18 is cut off, and the rotation of the motor 18 is stopped. Therefore, E
The throttle opening is not changed by the CU 12, and the opening of the throttle valve 17 is reduced to a substantially fully closed state. As a result, the rotation speed of the engine 11 is reduced, and its output is forcibly suppressed to the minimum output level. That is, the main CPU 26 executes fail-safe control related to throttle control. And the main CP
In U26, the ignition switch 24 is switched to the "OFF position" to perform this fail-safe control on the engine 1
Continue until 1 stops.

【００４２】［２］メインＣＰＵ２６に異常が発生した
場合 上記のように、サブＣＰＵ２７に異常が発生した場合に
は、同ＣＰＵ２７に対してのみリセット処理が行われる
ことから、そのリセット処理後であっても、メインＣＰ
Ｕ２６によりフェールセーフ制御を実行することができ
る。[2] When an abnormality occurs in the main CPU 26 As described above, when an abnormality occurs in the sub CPU 27, only the CPU 27 is reset. Even the main CP
Fail safe control can be executed by U26.

【００４３】これに対して、メインＣＰＵ２６に異常が
発生した場合には、前記各ＣＰＵ２６，２７の双方に対
してリセット処理がなされることから、以下に説明する
処理手順に従いフェールセーフ処理を実行するようにし
ている。On the other hand, when an abnormality occurs in the main CPU 26, both CPUs 26 and 27 are reset, so that the fail-safe processing is executed according to the processing procedure described below. I am trying.

【００４４】図４は、メインＣＰＵ２６の異常を検出す
るための「異常検出ルーチン」の各処理を示すフローチ
ャートである。この「異常検出ルーチン」は、イグニッ
ションスイッチ２４が「ＯＮ位置」に操作され、ＥＣＵ
１２の各部に対する電力供給が開始された後に、サブＣ
ＰＵ２７によって実行されるメインルーチンに含まれる
処理である。FIG. 4 is a flow chart showing each process of the "abnormality detection routine" for detecting an abnormality of the main CPU 26. In this "abnormality detection routine", the ignition switch 24 is operated to the "ON position", and the ECU
After the power supply to each part of 12 is started,
This is a process included in the main routine executed by the PU 27.

【００４５】同図に示すステップ１００において、サブ
ＣＰＵ２７はメインＣＰＵ２６から入力されるウオッチ
ドッグ信号ＷＤＰが反転しているか否かを判断する。こ
こで否定判定された場合、サブＣＰＵ２７は処理をステ
ップ１０２に移行する。In step 100 shown in the figure, the sub CPU 27 determines whether or not the watchdog signal WDP input from the main CPU 26 is inverted. If a negative determination is made here, the sub CPU 27 shifts the processing to step 102.

【００４６】ステップ１０２において、サブＣＰＵ２７
は異常検出用カウンタ値ＣＦＡＩＬを「１」だけインク
リメントする。この異常検出用カウンタ値ＣＦＡＩＬは
ウオッチドッグ信号ＷＤＰの反転が停止してＨレベル或
いはＬレベルのままの状態になってからの経過時間に相
当するものである。In step 102, the sub CPU 27
Increments the abnormality detection counter value CFAIL by "1". The abnormality detection counter value CFAIL corresponds to the elapsed time after the inversion of the watchdog signal WDP is stopped and the state remains at H level or L level.

【００４７】次に、ステップ１０４において、サブＣＰ
Ｕ２７は異常検出用カウンタ値ＣＦＡＩＬが判定カウン
タ値ＣＦＡＩＬＫより大きくなったか否かを判断する。
この判定カウンタ値ＣＦＡＩＬＫは、ウオッチドッグ信
号ＷＤＰの反転停止後の経過時間が所定時間を越えたか
否かを判断するためのものであり、例えば、「１００ｍ
ｓ」の時間に相当する大きさに設定されている。Next, in step 104, the sub-CP
U27 determines whether or not the abnormality detection counter value CFAIL is larger than the determination counter value CFAILK.
This determination counter value CFAILK is for determining whether or not the elapsed time after the inversion stop of the watchdog signal WDP exceeds a predetermined time, and for example, “100 m
The size is set to correspond to the time "s".

【００４８】ステップ１０４において肯定判定された場
合、サブＣＰＵ２７はメインＣＰＵ２６に異常が発生し
たものとして、処理をステップ１０６に移行する。そし
て、ステップ１０６において、サブＣＰＵ２７はメイン
ＣＰＵ２６に異常が発生していることを示す異常判定フ
ラグＸＦＡＩＬを「１」に設定するとともに、その異常
判定フラグＸＦＡＩＬの内容を前記スタンバイＲＡＭ３
０ｃに書き込む。そして、サブＣＰＵ２７は処理をステ
ップ１１２に移行する。If an affirmative decision is made in step 104, the sub CPU 27 determines that an abnormality has occurred in the main CPU 26, and shifts the processing to step 106. Then, in step 106, the sub CPU 27 sets an abnormality determination flag XFAIL indicating that an abnormality has occurred in the main CPU 26 to "1" and sets the contents of the abnormality determination flag XFAIL to the standby RAM 3
Write to 0c. Then, the sub CPU 27 shifts the processing to step 112.

【００４９】これに対して、ステップ１００において肯
定判定された場合、サブＣＰＵ２７はメインＣＰＵ２６
に異常が発生していないことから処理をステップ１０８
に移行する。ステップ１０８において、サブＣＰＵ２７
は異常検出用カウンタ値ＣＦＡＩＬを「０」に設定す
る。その後、サブＣＰＵ２７は処理をステップ１１２に
移行する。また、ステップ１０４において否定判定され
た場合も、ＥＣＵ１２は処理をステップ１１２に移行す
る。On the other hand, if an affirmative decision is made in step 100, the sub CPU 27 determines that the main CPU 26
Since no abnormality has occurred in step 108, the processing is performed in step 108.
Move to. In step 108, the sub CPU 27
Sets the abnormality detection counter value CFAIL to "0". After that, the sub CPU 27 shifts the processing to step 112. Also, if a negative determination is made in step 104, the ECU 12 shifts the processing to step 112.

【００５０】ステップ１１２において、サブＣＰＵ２７
は現在のイグニッションスイッチ２４が「ＯＮ位置」に
あるか否かを判断する。ここで肯定判定された場合、サ
ブＣＰＵ２７は処理をステップ１１４に移行する。In step 112, the sub CPU 27
Determines whether the current ignition switch 24 is in the "ON position". If an affirmative decision is made here, the sub CPU 27 shifts the processing to step 114.

【００５１】ステップ１１４において、サブＣＰＵ２７
はイグニッションスイッチ２４の位置を判定する位置判
定フラグＸＩＧＯＮを「１」に設定し、その位置判定フ
ラグＸＩＧＯＮの内容をスタンバイＲＡＭ３０ｃに書き
込む。In step 114, the sub CPU 27
Sets the position determination flag XIGON for determining the position of the ignition switch 24 to "1" and writes the content of the position determination flag XIGON in the standby RAM 30c.

【００５２】これに対して、ステップ１１２において否
定判定された場合、サブＣＰＵ２７は処理をステップ１
１６に移行し、位置判定フラグＸＩＧＯＮを「０」に設
定するとともに、その位置判定フラグＸＩＧＯＮの内容
をスタンバイＲＡＭ３０ｃに書き込む。更に、ステップ
１１７において、サブＣＰＵ２７は異常判定フラグＸＦ
ＡＩＬを「０」に設定するとともに、その異常判定フラ
グＸＦＡＩＬの内容をスタンバイＲＡＭ３０ｃに書き込
む。On the other hand, if the determination in step 112 is negative, the sub CPU 27 executes the process in step 1
In step 16, the position determination flag XIGON is set to "0" and the content of the position determination flag XIGON is written in the standby RAM 30c. Further, in step 117, the sub CPU 27 causes the abnormality determination flag XF.
AIL is set to "0" and the content of the abnormality determination flag XFAIL is written in the standby RAM 30c.

【００５３】ここで、例えば、メインＣＰＵ２６に異常
が発生してウオッチドッグ回路２８によってサブＣＰＵ
２７に対しリセット処理が実行された場合、同サブＣＰ
Ｕ２７における処理が強制的に終了させられるため、リ
セット処理後、スタンバイＲＡＭ３０ｃには位置判定フ
ラグＸＩＧＯＮが「１」として記憶されていることにな
る。Here, for example, when an abnormality occurs in the main CPU 26, the watchdog circuit 28 causes the sub CPU
When the reset process is executed for 27, the same sub-CP
Since the processing in U27 is forcibly terminated, the position determination flag XIGON is stored as "1" in the standby RAM 30c after the reset processing.

【００５４】これに対して、運転者によりイグニッショ
ンスイッチ２４が「ＯＦＦ位置」に操作された場合に
は、サブＣＰＵ２７により位置判定フラグＸＩＧＯＮが
スタンバイＲＡＭ３０ｃに「０」として書き込まれた
後、ＥＣＵ１２に対する電力供給が停止される。従っ
て、リセット処理後、スタンバイＲＡＭ３０ｃには位置
判定フラグＸＩＧＯＮが「０」として記憶されているこ
とになる。On the other hand, when the driver operates the ignition switch 24 to the "OFF position", the sub CPU 27 writes the position determination flag XIGON as "0" in the standby RAM 30c, and then the electric power to the ECU 12 is supplied. Supply is stopped. Therefore, after the reset process, the position determination flag XIGON is stored as "0" in the standby RAM 30c.

【００５５】その結果、リセット処理後においてスタン
バイＲＡＭ３０ｃに記憶されている位置判定フラグＸＩ
ＧＯＮの内容に基づいて、同リセット処理前にメインＣ
ＰＵ２６に異常が発生していたか否かを判断することが
できることになる。As a result, the position determination flag XI stored in the standby RAM 30c after the reset process.
Based on the contents of GON, the main C
It will be possible to determine whether or not an abnormality has occurred in the PU 26.

【００５６】また、前記ステップ１０４においてメイン
ＣＰＵ２６の異常が判断されると略同時に、前記ウオッ
チドッグ回路２８においてもメインＣＰＵ２６の異常が
検出される。従って、前述したように、ウオッチドッグ
回路２８からはメインＣＰＵ２６及びサブＣＰＵ２７の
双方に対してリセット信号ＲＳＰが出力され、各ＣＰＵ
２６，２７に対してリセット処理が行われる。ここで、
本実施形態に係るＥＣＵ１２においては、サブＣＰＵ２
７のリセット処理がなされる前に、少なくともステップ
１０６の処理、即ち異常判定フラグＸＦＡＩＬのスタン
バイＲＡＭ３０ｃへの書き込みが完了するように、リセ
ット信号ＲＳＰが出力されるタイミングが調整されてい
る。Further, substantially at the same time when the abnormality of the main CPU 26 is judged in step 104, the abnormality of the main CPU 26 is also detected in the watchdog circuit 28. Therefore, as described above, the watchdog circuit 28 outputs the reset signal RSP to both the main CPU 26 and the sub CPU 27, and
The reset process is performed on 26 and 27. here,
In the ECU 12 according to the present embodiment, the sub CPU 2
Before the reset process of step 7, the timing of outputting the reset signal RSP is adjusted so that at least the process of step 106, that is, the writing of the abnormality determination flag XFAIL into the standby RAM 30c is completed.

【００５７】ステップ１１４或いはステップ１１７の処
理を実行した後、サブＣＰＵ２７は再びステップ１００
以降の処理を実行する。次に、「異常処理ルーチン」の
各処理について図３に示すフローチャートを参照して説
明する。この「異常処理ルーチン」はイグニッションス
イッチ２４が「ＯＮ位置」に操作され、ＥＣＵ１２の各
部に対する電力供給が開始された後、或いはサブＣＰＵ
２７に対してリセット処理が行われた後において、同サ
ブＣＰＵ２７のメインルーチンの実行前に一回だけ実行
される処理（イニシャルルーチン）である。After executing the processing of step 114 or step 117, the sub CPU 27 again executes step 100.
Perform the following processing. Next, each processing of the “abnormality processing routine” will be described with reference to the flowchart shown in FIG. This "abnormality processing routine" is performed after the ignition switch 24 is operated to the "ON position" to start the power supply to each part of the ECU 12 or the sub CPU.
This is a process (initial routine) that is executed only once after the reset process is performed on 27 before the main routine of the sub CPU 27 is executed.

【００５８】ステップ２００において、サブＣＰＵ２７
はスタンバイＲＡＭ３０ｃに記憶されている前記異常判
定フラグＸＦＡＩＬを読み込み、同フラグＸＦＡＩＬが
「１」であるか否かを判断する。ここで肯定判定された
場合、サブＣＰＵ２７は処理をステップ２０２に移行す
る。In step 200, the sub CPU 27
Reads the abnormality determination flag XFAIL stored in the standby RAM 30c and determines whether or not the flag XFAIL is "1". If an affirmative decision is made here, the sub CPU 27 shifts the processing to step 202.

【００５９】ステップ２０２において、サブＣＰＵ２７
はスタンバイＲＡＭ３０ｃに記憶されている前記位置判
定フラグＸＩＧＯＮを読み込み、同フラグＸＩＧＯＮが
「１」であるか否かを判断する。ここで肯定判定された
場合、サブＣＰＵ２７は処理をステップ２０４に移行す
る。In step 202, the sub CPU 27
Reads the position determination flag XIGON stored in the standby RAM 30c, and determines whether the position determination flag XIGON is "1". If a positive determination is made here, the sub CPU 27 shifts the processing to step 204.

【００６０】ステップ２０４において、サブＣＰＵ２７
は異常判定フラグＸＦＡＩＬ及び位置判定フラグＸＩＧ
ＯＮがいずれも「１」に設定されていることから、リセ
ット処理が行われる前にメインＣＰＵ２６に異常が発生
していたと判断して、スロットル制御に関するフェール
セーフ制御を開始する。そして、サブＣＰＵ２７はこの
フェールセーフ制御をイグニッションスイッチ２４が
「ＯＦＦ位置」へと操作されてエンジン１１の運転が停
止するまで継続する。そして、ステップ２０４の処理を
実行した後、サブＣＰＵ２７は本ルーチンの処理を終了
する。In step 204, the sub CPU 27
Is an abnormality determination flag XFAIL and a position determination flag XIG
Since all the ON states are set to "1", it is determined that an abnormality has occurred in the main CPU 26 before the reset process is performed, and the fail safe control regarding the throttle control is started. Then, the sub CPU 27 continues this fail-safe control until the ignition switch 24 is operated to the "OFF position" and the operation of the engine 11 is stopped. Then, after executing the processing of step 204, the sub CPU 27 ends the processing of this routine.

【００６１】一方、サブＣＰＵ２７は、ステップ２００
或いはステップ２０２において否定判定された場合には
いずれも本ルーチンの処理を終了する。このステップ２
００或いはステップ２０２において否定判定される場合
としては、例えば、エンジン１１の始動時においてＥＣ
Ｕ１２に対する電力供給が開始されて最初に本ルーチン
の処理が行われる場合や、ノイズ等により偶発的にメイ
ンＣＰＵ２６のリセット処理が行われた場合を挙げるこ
とができる。On the other hand, the sub CPU 27 executes step 200.
Alternatively, if a negative determination is made in step 202, the processing of this routine is ended in either case. This step 2
00 or when the negative determination is made in step 202, for example, when the engine 11 is started, the EC
The case where the processing of this routine is first performed after the power supply to U12 is started, or the case where the reset processing of the main CPU 26 is accidentally performed due to noise or the like can be mentioned.

【００６２】サブＣＰＵ２７は本ルーチンの処理を終了
した後、前述したメインルーチンに係る処理を開始す
る。以上説明したように、本実施形態では、メインＣＰ
Ｕ２６に異常が発生した場合、異常判定フラグＸＦＡＩ
Ｌ及び位置判定フラグＸＩＧＯＮが「１」としてスタン
バイＲＡＭ３０ｃに記憶された後、ウオッチドッグ回路
２８により各ＣＰＵ２６，２７に対してリセット処理が
行われる。従って、リセット処理後であっても、このス
タンバイＲＡＭ３０ｃに記憶された各フラグＸＦＡＩ
Ｌ，ＸＩＧＯＮの内容に基づいて、リセット処理前にメ
インＣＰＵ２６に異常が発生していたことを確実に判断
することができる。その結果、本実施形態によれば、メ
インＣＰＵ２６に異常が発生して同ＣＰＵ２６及びサブ
ＣＰＵ２７に対してリセット処理が行われても、同リセ
ット処理後、イグニッションスイッチ２４が「ＯＦＦ位
置」になるまで、これまで実行されていたフェールセー
フ制御やメインＣＰＵ２６の異常に対応したフェールセ
ーフ制御を継続して実行することができる。The sub CPU 27, after finishing the processing of this routine, starts the processing relating to the main routine described above. As described above, in the present embodiment, the main CP
When an abnormality occurs in U26, the abnormality determination flag XFAI
After the L and the position determination flag XIGON are stored in the standby RAM 30c as "1", the watchdog circuit 28 performs the reset process on the CPUs 26 and 27. Therefore, even after the reset processing, each flag XFAI stored in the standby RAM 30c is
Based on the contents of L and XIGON, it is possible to reliably determine that the abnormality has occurred in the main CPU 26 before the reset process. As a result, according to the present embodiment, even if an abnormality occurs in the main CPU 26 and the reset processing is performed on the CPU 26 and the sub CPU 27, after the reset processing, the ignition switch 24 remains in the “OFF position”. The fail-safe control that has been executed so far and the fail-safe control corresponding to the abnormality of the main CPU 26 can be continuously executed.

【００６３】また、本実施形態では、リセット処理後
に、スタンバイＲＡＭ３０ｃに位置判定フラグＸＩＧＯ
Ｎ及び異常判定フラグＸＦＡＩＬがいずれも「１」とし
て記憶されているときにのみ、スロットル制御に関する
フェールセーフ制御を実行するようにしている。従っ
て、例えば、サブＣＰＵ２７に対して、メインＣＰＵ２
６の異常ではなくノイズ等に起因して偶発的にリセット
処理が行われたような場合には、前記異常判定フラグＸ
ＦＡＩＬが「０」であることから、フェールセーフ制御
は実行されない。即ち、本実施形態によれば、メインＣ
ＰＵ２６に異常が発生したことを確実に判断して、その
場合にのみ、フェールセーフ制御を行うことができる。Further, in the present embodiment, after the reset processing, the position determination flag XIGO is stored in the standby RAM 30c.
Only when both N and the abnormality determination flag XFAIL are stored as "1", the fail safe control regarding the throttle control is executed. Therefore, for example, with respect to the sub CPU 27, the main CPU 2
If the reset processing is accidentally performed due to noise or the like instead of the abnormality of No. 6, the abnormality determination flag X
Since FAIL is "0", failsafe control is not executed. That is, according to this embodiment, the main C
The fail-safe control can be performed only when the abnormality in the PU 26 is reliably determined.

【００６４】［第２の実施形態］次に、第２の実施形態
について説明する。本実施形態に係るＥＣＵ１２の異常
処理方法は、前述した「異常処理ルーチン」での処理手
順が上記第１の実施形態と異なっている。[Second Embodiment] Next, a second embodiment will be described. The abnormality processing method of the ECU 12 according to this embodiment is different from the first embodiment in the processing procedure of the above-described “abnormality processing routine”.

【００６５】図５は、本実施形態における「異常処理ル
ーチン」の各処理を示すフローチャートである。同図に
示すステップ３００において、サブＣＰＵ２７はスタン
バイＲＡＭ３０ｃに記憶されている異常判定フラグＸＦ
ＡＩＬを読み込み、同フラグＸＦＡＩＬが「１」である
か否かを判断する。ここで肯定判定された場合、サブＣ
ＰＵ２７は処理をステップ３０２に移行する。FIG. 5 is a flowchart showing each processing of the "abnormality processing routine" in this embodiment. In step 300 shown in the figure, the sub CPU 27 causes the abnormality determination flag XF stored in the standby RAM 30c.
AIL is read and it is determined whether the flag XFAIL is "1". If a positive determination is made here, sub-C
The PU 27 shifts the processing to step 302.

【００６６】これに対して、ステップ３００において否
定判定された場合、サブＣＰＵ２７は処理をステップ３
０４に移行する。そして、ステップ３０４において、サ
ブＣＰＵ２７は位置判定フラグＸＩＧＯＮが「１」であ
るか否かを判定する。ここで、肯定判定された場合、サ
ブＣＰＵ２７は処理をステップ３０２に移行する。On the other hand, if the determination in step 300 is negative, the sub CPU 27 executes the process in step 3
Move to 04. Then, in step 304, the sub CPU 27 determines whether or not the position determination flag XIGON is "1". If an affirmative decision is made here, the sub CPU 27 moves the process to step 302.

【００６７】ステップ３０２において、サブＣＰＵ２７
は異常判定フラグＸＦＡＩＬか、或いは位置判定フラグ
ＸＩＧＯＮのいずれかが「１」に設定されていることか
ら、リセット処理が行われる前にメインＣＰＵ２６に異
常が発生していたと判断して、スロットル制御に関する
フェールセーフ制御を開始する。そして、サブＣＰＵ２
７はこのフェールセーフ制御をイグニッションスイッチ
２４が「ＯＦＦ位置」に切り替えられてエンジン１１が
停止するまで継続する。In step 302, the sub CPU 27
Since either the abnormality determination flag XFAIL or the position determination flag XIGON is set to “1”, it is determined that an abnormality has occurred in the main CPU 26 before the reset processing is performed, and throttle control is performed. Start fail-safe control. And the sub CPU 2
7 continues this fail-safe control until the ignition switch 24 is switched to the "OFF position" and the engine 11 is stopped.

【００６８】そして、ステップ３０２の処理を実行した
後、サブＣＰＵ２７は本ルーチンの処理を終了する。ま
た、ステップ３０４において否定判定された場合も同様
に、サブＣＰＵ２７は本ルーチンの処理を終了する。そ
して、サブＣＰＵ２７は前述したメインルーチンに係る
処理を開始する。After executing the process of step 302, the sub CPU 27 ends the process of this routine. Similarly, when the negative determination is made in step 304, the sub CPU 27 similarly ends the processing of this routine. Then, the sub CPU 27 starts the process related to the main routine described above.

【００６９】以上説明したように、本実施形態では上記
第１の実施形態と異なり、異常判定フラグＸＦＡＩＬが
「０」である場合でも、位置判定フラグＸＩＧＯＮが
「１」である場合には、リセット処理前にメインＣＰＵ
２６に異常が発生していたと判断して、リセット処理後
にフェールセーフ制御を実行するようにしている。As described above, in this embodiment, unlike the first embodiment, even when the abnormality determination flag XFAIL is "0", the reset is performed when the position determination flag XIGON is "1". Main CPU before processing
It is determined that the abnormality has occurred in 26, and the fail safe control is executed after the reset processing.

【００７０】メインＣＰＵ２６に異常が発生した場合、
サブＣＰＵ２７は、その異常発生時からリセット処理が
行われるまでの比較的短時間の間に、その異常を判断す
るとともに異常判定フラグＸＦＡＩＬを「１」としてス
タンバイＲＡＭ３０ｃに書き込む必要がある。従って、
サブＣＰＵ２７の負荷が増大しているときに、メインＣ
ＰＵ２６の異常が発生した場合には、その異常判断やス
タンバイＲＡＭ３０ｃの書き込みが遅れて、異常判定フ
ラグＸＦＡＩＬが「０」のまま、リセット処理が行われ
ているしまうことが懸念される。When an abnormality occurs in the main CPU 26,
The sub CPU 27 needs to determine the abnormality and write the abnormality determination flag XFAIL to "1" in the standby RAM 30c within a relatively short time from the occurrence of the abnormality until the reset process is performed. Therefore,
When the load on the sub CPU 27 is increasing, the main C
When an abnormality occurs in the PU 26, there is a concern that the abnormality determination and the writing to the standby RAM 30c are delayed, and the reset processing is being performed while the abnormality determination flag XFAIL remains "0".

【００７１】ここで、サブＣＰＵ２７による異常判断及
びスタンバイＲＡＭ３０ｃへの異常判定フラグＸＦＡＩ
Ｌの書き込みを確実に行うために、ウオッチドッグ回路
２８からサブＣＰＵ２７に対してリセット信号ＲＳＰが
出力されるタイミングを適宜遅らせることも可能であ
る。しかしながら、このようにメインＣＰＵ２６に異常
が発生しているのにも関わらず、リセット処理を遅らせ
ることは好ましい方法ではない。Here, the abnormality judgment flag XFAI for the abnormality judgment by the sub CPU 27 and the standby RAM 30c.
In order to reliably write L, the timing at which the reset signal RSP is output from the watchdog circuit 28 to the sub CPU 27 can be appropriately delayed. However, it is not a preferable method to delay the reset process in spite of the abnormality in the main CPU 26.

【００７２】この点、位置判定フラグＸＩＧＯＮに関し
ては、上記のような場合にスタンバイＲＡＭ３０ｃへの
書込処理（図４のステップ１１４）が仮に実行されない
ままリセット処理が開始された場合であっても、同フラ
グＸＩＧＯＮは正常に書込処理が実行された場合と同
様、「１」に設定されており、誤判断のおそれがない。
従って、本実施形態によれば、上記のような場合であっ
ても、位置判定フラグＸＩＧＯＮに基づいてリセット処
理の前にメインＣＰＵ２６に異常が発生していたと判断
することができ、リセット処理後にフェールセーフ制御
を行うことができる。Regarding the position determination flag XIGON, in this case, even if the writing process to the standby RAM 30c (step 114 in FIG. 4) is not executed and the reset process is started, The flag XIGON is set to "1" as in the case where the writing process is executed normally, and there is no risk of erroneous determination.
Therefore, according to the present embodiment, even in the above case, it is possible to determine based on the position determination flag XIGON that an abnormality has occurred in the main CPU 26 before the reset processing, and fail after the reset processing. Safe control can be performed.

【００７３】尚、上記各実施形態は以下のように構成を
変更して実施することもできる。このように構成を変更
しても各実施形態と略同等の作用効果を奏することがで
きる。The above-described respective embodiments can be implemented by changing the configuration as follows. Even if the configuration is changed as described above, it is possible to obtain substantially the same operational effects as the respective embodiments.

【００７４】・上記各実施形態では、メインＣＰＵ２６
からサブＣＰＵ２７に入力されるウオッチドッグ信号Ｗ
ＤＰに基づいてメインＣＰＵ２６の異常を判定するよう
にした。これに対して、メインＣＰＵ２６とサブＣＰＵ
２７とはＤＭＡによる相互通信を行っていることから、
この通信の状態をサブＣＰＵ２７により監視し、所定時
間以上、メインＣＰＵ２６からサブＣＰＵ２７に対して
送信信号が入力されない場合に、メインＣＰＵ２６に異
常が発生したと判断するようにしてもよい。In each of the above embodiments, the main CPU 26
Watchdog signal W input from the sub CPU 27
The abnormality of the main CPU 26 is determined based on DP. On the other hand, the main CPU 26 and the sub CPU
Since it is performing mutual communication by DMA with 27,
The state of this communication may be monitored by the sub CPU 27, and it may be determined that an abnormality has occurred in the main CPU 26 when a transmission signal is not input from the main CPU 26 to the sub CPU 27 for a predetermined time or longer.

【００７５】・上記各実施形態では、異常判定フラグＸ
ＦＡＩＬ及び位置判定フラグＸＩＧＯＮの双方を用いて
メインＣＰＵ２６の異常を判断するようにした。これに
対して、異常判定フラグＸＦＡＩＬ或いは位置判定フラ
グＸＩＧＯＮのいずれか一方に基づいて、メインＣＰＵ
２６の異常を判定するようにしてもよい。In each of the above embodiments, the abnormality determination flag X
The abnormality of the main CPU 26 is determined by using both FAIL and the position determination flag XIGON. On the other hand, based on either the abnormality determination flag XFAIL or the position determination flag XIGON, the main CPU
The 26 abnormalities may be determined.

【００７６】・上記各実施形態では、サブＣＰＵ２７に
よりイグニッションスイッチ２４の位置判定を行うとと
もに、その内容をスタンバイＲＡＭ３０ｃに書き込み、
メインＣＰＵ２６の異常を判断するようにしたが、メイ
ンＣＰＵ２６によりイグニッションスイッチ２４の位置
判定を行うとともに、その内容をスタンバイＲＡＭ２９
ｃに書き込むようにしてもよい。In each of the above-described embodiments, the position of the ignition switch 24 is determined by the sub CPU 27, and its contents are written in the standby RAM 30c.
Although the abnormality of the main CPU 26 is determined, the position of the ignition switch 24 is determined by the main CPU 26, and the content thereof is stored in the standby RAM 29.
You may make it write in c.

【００７７】・上記各実施形態では、メインＣＰＵ２６
により主にエンジン制御、サブＣＰＵ２７によりトラン
スミッション制御及びスロットル制御を実行するように
したが、これら各ＣＰＵ２６，２７は、これら制御を行
うものにに限定されず、その他の各種制御を実行するも
のであってもよい。In the above embodiments, the main CPU 26
Although mainly the engine control and the transmission control and the throttle control are executed by the sub CPU 27, the CPUs 26 and 27 are not limited to those which perform these controls, and various other controls are executed. May be.

【００７８】・上記各実施形態において、ＥＣＵ１２
は、メインＣＰＵ２６及びサブＣＰＵ２７の二つの中央
処理装置を備えたものであったが、同ＥＣＵ１２は３つ
以上の中央処理装置を備えた構成であってもよい。In each of the above embodiments, the ECU 12
Has two central processing units, the main CPU 26 and the sub CPU 27, but the ECU 12 may have a configuration having three or more central processing units.

【００７９】・上記実施形態において、ＥＣＵ１２はメ
インＣＰＵ２６及びサブＣＰＵ２７にそれぞれ対応して
メモり２９，３０を有しているが、同ＥＣＵ１２は各Ｃ
ＰＵ２６，２７に対して１つのメモリを共有化した構成
であってもよい。In the above embodiment, the ECU 12 has memories 29 and 30 corresponding to the main CPU 26 and the sub CPU 27, respectively.
A configuration in which one memory is shared by the PUs 26 and 27 may be used.

【００８０】・上記各実施形態では、フェールセーフ制
御として、スロットルバルブとモータとの連結を遮断す
るとともに、モータを停止させるようにしたが、同制御
として、例えば、スロットル開度を通常の開度よりも強
制的に減少させたり、或いは、燃料噴射量を減量したり
するようにしてもよい。In each of the above-described embodiments, the fail-safe control is such that the connection between the throttle valve and the motor is cut off and the motor is stopped. Alternatively, the fuel injection amount may be reduced or the fuel injection amount may be reduced.

【００８１】[0081]

【発明の効果】請求項１又は２に記載した発明では、リ
セット処理前に、主中央処理装置の異常を判断するため
の情報がメモリに記憶される。このメモリは、リセット
処理が実行されても記憶内容を保持しているため、リセ
ット処理後であっても、このメモリに記憶された情報に
基づいて、リセット処理前に主中央処理装置に異常が発
生していたことが判断できる。その結果、主中央処理装
置に異常が発生して、同主中央処理装置及び副中央処理
装置の双方に対してリセット処理が実行されても、車輌
のイグニッションスイッチがオフ状態となるまで車輌の
制御モードを異常時対応モードのまま保持することがで
きる。According to the invention described in claim 1 or 2 , the information for judging the abnormality of the main central processing unit is stored in the memory before the reset processing. Since this memory retains its stored contents even after the reset process is executed, even after the reset process, based on the information stored in this memory, there is an abnormality in the main central processing unit before the reset process. It can be determined that it has occurred. As a result, even if an abnormality occurs in the main central processing unit and the reset processing is executed for both the main central processing unit and the sub central processing unit, the vehicle is controlled until the ignition switch of the vehicle is turned off. The mode can be retained as the abnormal mode.

【００８２】特に、請求項１に記載した発明によれば、
主中央処理装置に異常が発生した場合に、その異常を異
常発生時からリセット処理が実行されるまでの比較的短
時間の間に判断する必要がないため、主中央処理装置に
異常に関して誤判断してしまうことを未然に防止するこ
とができる。Particularly, according to the invention described in claim 1 ,
When an abnormality occurs in the main central processing unit, it is not necessary to judge the abnormality within a relatively short time from the occurrence of the abnormality until the reset processing is executed, so the main central processing unit makes an erroneous judgment regarding the abnormality. It is possible to prevent the accident.

【００８３】更に、請求項２に記載した発明では、メモ
リに、イグニッションスイッチのオン・オフ状態がオン
状態として記憶されており、且つ、主中央処理装置に異
常が発生した旨の情報が記憶されている場合にのみ、車
輌の制御モードを異常時対応モードに保持するようにし
ている。従って、主中央処理装置に異常が発生していた
ことを確実に判断することができるようになり、例え
ば、ノイズ等の影響により偶発的にリセット処理が行わ
れたような場合に、誤って車輌の制御モードが異常時対
応モードに保持されてしまうことを防止することがで
き、主中央処理装置に異常が発生した後にのみ、車輌の
制御モードを異常時対応モードに保持することができ
る。Further, in the invention described in claim 2 , the on / off state of the ignition switch is stored as the on state in the memory, and the information indicating that the abnormality has occurred in the main central processing unit is stored. The control mode of the vehicle is kept in the abnormality response mode only when the above condition is met. Therefore, it becomes possible to reliably determine that an abnormality has occurred in the main central processing unit. For example, if the reset processing is accidentally performed due to the influence of noise, etc. The control mode can be prevented from being held in the abnormality response mode, and the vehicle control mode can be held in the abnormality response mode only after an abnormality has occurred in the main central processing unit.

【図面の簡単な説明】[Brief description of drawings]

【図１】第１の実施形態におけるエンジン及びＥＣＵの
構成を示す概略構成図。FIG. 1 is a schematic configuration diagram showing a configuration of an engine and an ECU according to a first embodiment.

【図２】ウオッチドッグ信号の変化を示すタイムチャー
ト。FIG. 2 is a time chart showing changes in the watchdog signal.

【図３】第１の実施形態における異常処理手順を示すフ
ローチャート。FIG. 3 is a flowchart showing an abnormality processing procedure according to the first embodiment.

【図４】第１の実施形態における異常検出手順を示すフ
ローチャート。FIG. 4 is a flowchart showing an abnormality detection procedure according to the first embodiment.

【図５】第２の実施形態における異常処理手順を示すフ
ローチャート。FIG. 5 is a flowchart showing an abnormality processing procedure according to the second embodiment.

【符号の説明】[Explanation of symbols]

１２…ＥＣＵ、２４…イグニッションスイッチ、２６…
メインＣＰＵ、２７…サブＣＰＵ、３０ｃ…スタンバイ
ＲＡＭ。12 ... ECU, 24 ... Ignition switch, 26 ...
Main CPU, 27 ... Sub CPU, 30c ... Standby RAM.

フロントページの続き (56)参考文献 特開 平８−303287（ＪＰ，Ａ) 特開 平２−187856（ＪＰ，Ａ) 特開 平４−69744（ＪＰ，Ａ) 特開 昭58−12004（ＪＰ，Ａ) 特開 昭58−14204（ＪＰ，Ａ) 特開 平９−63285（ＪＰ，Ａ) 特開 平９−91171（ＪＰ，Ａ) 特開 平９−140005（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) B60R 16/02 G06F 1/00 G06F 11/00 G06F 15/16 Continuation of the front page (56) Reference JP-A-8-303287 (JP, A) JP-A-2-187856 (JP, A) JP-A-4-69744 (JP, A) JP-A-58-12004 (JP) , A) JP-A-58-14204 (JP, A) JP-A-9-63285 (JP, A) JP-A-9-91171 (JP, A) JP-A-9-140005 (JP, A) (58) Fields surveyed (Int.Cl. ⁷ , DB name) B60R 16/02 G06F 1/00 G06F 11/00 G06F 15/16

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 少なくとも主中央処理装置と副中央処理
装置とを備え、前記主中央処理装置の異常が検出された
場合に、車輌の制御モードを異常時対応モードに変更す
るとともに、前記主中央処理装置及び副中央処理装置に
対してリセット処理を実行するようにした車輌制御用コ
ンピュータの異常処理方法であって、 前記リセット処理前に前記主中央処理装置の異常を判断
するための情報を同リセット処理が実行されても記憶内
容が保持されるメモリに記憶するにあたって、前記主中
央処理装置或いは前記副中央処理装置により、前記イグ
ニッションスイッチのオン・オフ状態を前記情報として
前記メモリに記憶し、 前記リセット処理後に前記メモリに前記イグニッション
スイッチのオン・オフ状態がオン状態として記憶されて
いる場合には前記車輌のイグニッションスイッチがオフ
状態となるまで車輌の制御モードを異常時対応モードの
まま保持することを特徴とする車輌制御用コンピュータ
の異常処理方法。1. A main central processing unit and a sub-central processing unit are provided at least, and when an abnormality of the main central processing unit is detected, the control mode of the vehicle is changed to an abnormality response mode.
A method for processing an abnormality in a vehicle control computer, wherein the reset processing is executed for the main central processing unit and the sub central processing unit. when information stored contents even the reset process is performed for stores in the memory to be held, the main in
The central processing unit or the sub central processing unit
The on / off state of the nits switch is used as the information.
Store the ignition signal in the memory after the reset process.
The on / off state of the switch is stored as the on state.
If there is, an abnormality processing method for a vehicle control computer, characterized in that the control mode of the vehicle is maintained in the abnormality response mode until the ignition switch of the vehicle is turned off. 【請求項２】 少なくとも主中央処理装置と副中央処理
装置とを備え、前記主中央処理装置の異常が検出された
場合に、車輌の制御モードを異常時対応モードに変更す
るとともに、前記主中央処理装置及び副中央処理装置に
対してリセット処理を実行するようにした車輌制御用コ
ンピュータの異常処理方法であって、 前記リセット処理前に前記主中央処理装置の異常を判断
するための情報を同リセット処理が実行されても記憶内
容が保持されるメモリに記憶するにあたって、前記主中
央処理装置或いは前記副中央処理装置により、前記イグ
ニッションスイッチのオン・オフ状態を前記情報として
前記メモリに記憶する一方、前記副中央処理装置によ
り、前記主中央処理装置の異常を同主中央処理装置から
入力される信号に基づいて判断するとともにその判断結
果を前記情報として前記メモリに記憶し、 前記リセット処理後に、前記メモリに前記イグニッショ
ンスイッチのオン・オフ状態がオン状態として記憶され
ており、且つ、前記メモリに前記主中央処理装置に異常
が発生した旨の情報が記憶されている場合には前記車輌
のイグニッションスイッチがオフ状態となるまで前記車
輌の制御モードを前記異常時対応モードのまま保持する
ことを特徴とする車輌制御用コンピュータの異常処理方
法。2. At least a main central processing unit and a sub central processing
And an abnormality of the main central processing unit is detected.
In this case, change the vehicle control mode to the emergency response mode.
And the main central processing unit and sub central processing unit
On the other hand, a vehicle control
A computer abnormality processing method, which determines an abnormality of the main central processing unit before the reset processing.
The information for saving is stored in the memory even if the reset process is executed.
When storing in the memory that holds the content
The central processing unit or the sub central processing unit
The on / off state of the nits switch is used as the information.
While being stored in the memory, the sub-central processing unit
From the main central processing unit
Judgment based on the input signal and the judgment result
The result is stored in the memory as the information, and after the reset process, the ignition is stored in the memory.
The ON / OFF status of the ON switch is stored as the ON status.
And the main central processing unit in the memory is abnormal.
If the information indicating that the
Until the ignition switch of the
An abnormality processing method for a vehicle control computer, characterized in that the control mode of the vehicle is maintained in the abnormality response mode .