JP3515944B2 - Hetero bipolar transistor - Google Patents

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、格子歪みが小さい
範囲内でＳｉＧｅＣ層を含むベース層を備えたヘテロバ
イポーラトランジスタに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a hetero-bipolar transistor having a base layer containing a SiGeC layer within a range where the lattice strain is small.

【０００２】[0002]

【従来の技術】従来より、エミッタ−ベース−コレクタ
間のいずれかの接合部において、バンドギャップが互い
に異なる２つの半導体材料のエネルギーバンドの境界に
形成されるヘテロ障壁を設け、このヘテロ障壁を利用し
てキャリアの蓄積や電流増幅率の改良などを図ろうとす
るヘテロバイポーラトランジスタ（ＨＢＴ）は、優れた
高周波特性を生かして、マイクロ波・ミリ波帯域での能
動デバイスとして用いられつつある。例えばＧａＡｓな
どのIII-V 族化合物半導体を用いたＨＢＴが最も精力的
に研究開発がなされているが、近年、シリコン基板上に
作製可能なIV−IV族化合物であるＳｉＧｅ系の材料を用
いたＨＢＴ（ＳｉＧｅ−ＨＢＴ）が注目を集めている。
また、ＳｉＧｅ−ＨＢＴは、Ｓｉ−ＢＪＴに比べて、Ｓ
ｉＧｅ層からなるベース層のバンドギャップが小さいこ
とにより、低電圧で動作可能となることについても注目
を集めている。2. Description of the Related Art Conventionally, at any junction between an emitter, a base and a collector, a hetero barrier is formed at a boundary between energy bands of two semiconductor materials having different band gaps, and the hetero barrier is used. Hetero-bipolar transistors (HBTs), which aim to accumulate carriers and improve current amplification factor, are being used as active devices in the microwave / millimeter wave band by taking advantage of excellent high frequency characteristics. For example, HBTs using III-V group compound semiconductors such as GaAs have been most actively researched and developed, but in recent years, SiGe-based materials, which are IV-IV group compounds that can be formed on a silicon substrate, have been used. HBT (SiGe-HBT) has been attracting attention.
In addition, SiGe-HBT has a higher S content than Si-BJT.
Attention has also been paid to the fact that it is possible to operate at a low voltage because the band gap of the base layer made of the iGe layer is small.

【０００３】従来、提案されている高速化を図るための
ＳｉＧｅ−ＨＢＴとしては、ＳｉＧｅベース層における
Ｇｅ含有率をエミッタ層側からコレクタ層側に向かう方
向に徐々に増加させた傾斜組成ベース層を備えたものと
（参考文献１）（L. Harameet al., "Optimiｚation of
SiGe HBT Technology for High Speed Analog andMixe
d-Signal Applications," IEDM Tech. Dig. 1993, p.7
1.)、ベース層のＧｅ含有率及びベース層の不純物のド
ーピング濃度を高くし、ベース層の厚みを非常に薄くし
た構造のもの（参考文献２）（A. Schuppen et al.,"En
hanced SiGe Heterojunction Bipolar Transistors wit
h 160 GHz-fmax," IEDM Tech. Dig. 1995, p.743. ）の
２つのタイプが代表的である。A conventionally proposed SiGe-HBT for increasing the speed is a graded composition base layer in which the Ge content in the SiGe base layer is gradually increased in the direction from the emitter layer side to the collector layer side. Preparedness (Reference 1) (L. Harame et al., "Optimization of
SiGe HBT Technology for High Speed Analog and Mixe
d-Signal Applications, "IEDM Tech. Dig. 1993, p.7
1.), a structure in which the Ge content of the base layer and the doping concentration of impurities in the base layer are made high, and the thickness of the base layer is made very thin (reference 2) (A. Schuppen et al., "En
hanced SiGe Heterojunction Bipolar Transistors wit
h 160 GHz-fmax, "IEDM Tech. Dig. 1995, p.743.) are two types.

【０００４】前者の傾斜組成ベース層を備えたトランジ
スタにおいては、ベース層に注入されたキャリアが、傾
斜組成によって生じる電界によって加速されてベース層
をドリフト走行する。ドリフト電界によるキャリアの走
行は、キャリアの拡散による走行に比べて高速であるた
め、傾斜組成ベース構造を有するトランジスタにより、
ベース層を走行するのに要する時間（ベース走行時間）
の短縮が図られ、良好な高周波特性が得られている。In the former transistor having a graded composition base layer, carriers injected into the base layer are accelerated by an electric field generated by the graded composition and drift-travel in the base layer. Since the traveling of carriers due to the drift electric field is faster than the traveling due to diffusion of carriers, a transistor having a graded composition base structure
Time required to run the base layer (base running time)
Is shortened and good high frequency characteristics are obtained.

【０００５】一方、後者のヘテロバイポーラトランジス
タは、Ｇｅ含有率が高い均一組成のＳｉＧｅによって構
成されたナローバンドギャップを有するベース層を備え
ている。そして、ベース層に高濃度のキャリア用不純物
をドーピングすることにより、エミッタ・コレクタ間の
パンチスルーを抑制しつつベース層の薄層化を図り、ベ
ース走行時間の短縮を図っている。この場合は、ベース
層のバンドギャップがエミッタ層のバンドギャップより
も小さいことから、エミッタ・ベース間のＰＮ接合のビ
ルトインポテンシャルが小さくなるため、低電圧で大き
なコレクタ電流や十分な高周波特性を得ることができ
る。On the other hand, the latter hetero-bipolar transistor has a base layer having a narrow band gap, which is composed of SiGe having a uniform composition with a high Ge content. By doping the base layer with a high-concentration carrier impurity, the punching between the emitter and the collector is suppressed and the base layer is thinned to shorten the base transit time. In this case, since the bandgap of the base layer is smaller than the bandgap of the emitter layer, the built-in potential of the PN junction between the emitter and the base becomes small, so that a large collector current and sufficient high frequency characteristics can be obtained at a low voltage. You can

【０００６】[0006]

【発明が解決しようとする課題】しかしながら、上記従
来の各ヘテロバイポーラトランジスタにおいては、それ
ぞれ以下のような不具合があった。However, each of the above-mentioned conventional hetero-bipolar transistors has the following drawbacks.

【０００７】まず、上記傾斜組成ベース構造を有するヘ
テロバイポーラトランジスタにおいては、傾斜組成によ
るドリフト電界を大きくするために、組成の傾斜を大き
くする必要がある。すなわち、ベース層内のエミッタ層
に接する領域におけるＧｅ含有率を小さく、コレクタ層
に接する領域におけるＧｅ含有率を大きくする必要があ
る。このため、通常、ベース層内のエミッタ層に接する
領域においてはＧｅを含まずＳｉのみの組成としている
ことが多い。この時、ベース・エミッタ間のＰＮ接合は
シリコンとシリコンのホモ接合となっているので、低電
圧動作は期待できない。また、ベース走行時間をさらに
短縮し、高周波特性を改善するためには、ベース層内の
コレクタ層に接する領域におけるＧｅ含有率をさらに高
くする必要がある。しかしながら、Ｓｉ基板上に形成さ
れたＳｉＧｅ層においては、ＳｉとＧｅの格子定数の相
違（格子不整合）により、Ｇｅ含有率を大きくしすぎる
とベース層内に転位が発生して信頼性の悪化等を招くた
め、Ｇｅ含有率の増大には限界がある。参考文献３
（S．R．Stiffler et.al.,"The thermal stability ofS
iGe films deposited by ultrahigh-vacuum chemical v
apor deposition," J.Appl.Phys.,70(3), pp.1416-142
0,1991. ）によると、ヘテロバイポーラトランジスタの
ベース層に用いられる実用的なＧｅ含有率の上限は１０
％程度である。したがって、ベース層における組成の傾
斜を強めてさらなる高周波化や低電圧化は現状では困難
である。First, in the hetero-bipolar transistor having the graded composition base structure, it is necessary to increase the composition gradient in order to increase the drift electric field due to the gradient composition. That is, it is necessary to reduce the Ge content in the region of the base layer in contact with the emitter layer and increase the Ge content in the region of the base layer in contact with the collector layer. For this reason, usually, the region of the base layer in contact with the emitter layer does not contain Ge and often has a composition of only Si. At this time, since the PN junction between the base and the emitter is a homojunction of silicon and silicon, low voltage operation cannot be expected. Further, in order to further shorten the base transit time and improve the high frequency characteristics, it is necessary to further increase the Ge content in the region of the base layer in contact with the collector layer. However, in the SiGe layer formed on the Si substrate, due to the difference in lattice constant between Si and Ge (lattice mismatch), if the Ge content is too large, dislocations occur in the base layer and the reliability deteriorates. Therefore, there is a limit to increase the Ge content. Reference 3
(SR Stiffler et.al., "The thermal stability ofS
iGe films deposited by ultrahigh-vacuum chemical v
apor deposition, "J.Appl.Phys., 70 (3), pp.1416-142
0,1991.), The upper limit of the practical Ge content used in the base layer of a hetero-bipolar transistor is 10
%. Therefore, it is currently difficult to further increase the frequency and lower the voltage by strengthening the composition gradient in the base layer.

【０００８】一方、上記従来のヘテロバイポーラのうち
後者の均一組成ベースを用いた構造においても、上述の
ように、格子定数差による転位が発生する臨界膜厚が問
題となる。実際、参考文献２に記載されているＳｉＧｅ
ＨＢＴでは、高いＧｅ含有率を用いているため、高温で
の処理を必要とするプロセスを用いずに作製し、転位の
発生を抑制している。したがって、高温のプロセスを必
要とするシリコンプロセスには適用できず、ＢｉＣＭＯ
Ｓデバイスなどの混載デバイスや集積回路を実現するこ
とは不可能である。したがって、ビルトインポテンシャ
ルのさらなる低減によるさらなる低電圧動作化には限界
がある。On the other hand, even in the latter structure using the uniform composition base among the above-mentioned conventional heterobipolars, the critical film thickness at which dislocations are generated due to the difference in lattice constant becomes a problem as described above. In fact, the SiGe described in reference 2
Since HBT has a high Ge content, it is produced without using a process that requires treatment at high temperature to suppress the generation of dislocations. Therefore, it cannot be applied to a silicon process requiring a high temperature process, and BiCMO
It is impossible to realize a mixed device such as an S device or an integrated circuit. Therefore, there is a limit to further lower voltage operation by further reducing the built-in potential.

【０００９】本発明の目的は、コレクタ層のバンドギャ
ップやエミッタ層の平均的なバンドギャップと、ベース
層のバンドギャップとの差を大きくしてもベース層にお
ける格子歪み量を小さくしうる手段を講ずることによ
り、信頼性を高く維持しつつ、より低電圧動作、高速動
作が可能なヘテロバイポーラトランジスタを提供するこ
とにある。An object of the present invention is to provide means for reducing the amount of lattice strain in the base layer even if the difference between the bandgap of the collector layer or the average bandgap of the emitter layer and the bandgap of the base layer is increased. The object of the present invention is to provide a hetero-bipolar transistor capable of lower voltage operation and higher speed operation while maintaining high reliability.

【００１０】[0010]

【課題を解決するための手段】本発明のヘテロバイポー
ラトランジスタは、基板上に、Ｓｉを成分として有する
半導体材料により構成される第１の半導体層と、Ｓｉ，
Ｇｅ及びＣを成分として有し上記第１の半導体層よりも
バンドギャップの小さい半導体材料により構成される上
層，中央層及び下層からなる第２の半導体層と、Ｓｉを
成分として有し上記第２の半導体層よりもバンドギャッ
プが大きい半導体材料により構成される第３の半導体層
とを順次積層して構成され、上記第１の半導体層と上記
第２の半導体層との間にヘテロ障壁が形成されていると
ともに、上記第１の半導体層に形成され、第１導電型不
純物を含むコレクタ層と、上記第２の半導体層に形成さ
れ、第２導電型不純物を含むベース層と、上記第３の半
導体層に形成され、第１導電型不純物を含むエミッタ層
とを備え、上記第２の半導体層の平均格子歪みが１．０
％以下であって、上記ヘテロバイポーラトランジスタの
基本構造において、上記第２の半導体層の中央層におい
て、第３の半導体層から第１の半導体層に向かう方向に
バンドギャップが減小している場合には、ベース層にお
いてキャリアを電界によって加速する機能が得られるの
で、ベース走行時間が短縮され、高速動作するヘテロバ
イポーラトランジスタを得ることができる。A hetero-bipolar transistor of the present invention comprises a first semiconductor layer formed of a semiconductor material containing Si as a component, Si,
A second semiconductor layer composed of an upper layer, a central layer and a lower layer made of a semiconductor material having Ge and C as components and having a bandgap smaller than that of the first semiconductor layer; And a third semiconductor layer made of a semiconductor material having a band gap larger than that of the first semiconductor layer, and a hetero barrier is formed between the first semiconductor layer and the second semiconductor layer. And a collector layer formed on the first semiconductor layer and containing a first conductivity type impurity, a base layer formed on the second semiconductor layer and containing a second conductivity type impurity, and the third layer. And an emitter layer containing a first conductivity type impurity, the average lattice strain of the second semiconductor layer is 1.0.
% Der below, of the heterojunction bipolar transistor
In the basic structure, in the central layer of the second semiconductor layer,
In the direction from the third semiconductor layer to the first semiconductor layer.
If the band gap is reduced, the base layer
The function of accelerating carriers by an electric field
The base running time is shortened and the heterobar
An ipolar transistor can be obtained .

【００１１】これにより、例えばＳｉ_1-x-y Ｇｅ_x Ｃ_y
（Ｇｅの含有率をｘ、Ｃの含有率をｙ）として表される
第２の半導体層のＧｅ及びＣの含有率の調整によって、
エミッタ・ベース間のＰＮ接合のビルトインポテンシャ
ルの低減による低電圧動作化や、傾斜組成ベース構造に
よる動作速度の向上などを実現できる。その際、Ｓｉ層
上にエピタキシャル成長されたＳｉＧｅ層のように、格
子不整合による格子欠陥の発生防止のためにＧｅ含有率
の厳しい上限を招くことがない。すなわち、Ｓｉ，Ｇｅ
及びＣを成分として有する第２の半導体層の場合には、
Ｓｉなどからなる第１，第３の半導体層との格子不整合
に起因する平均格子歪みを１．０％以下に抑制しつつ、
第１，第３の半導体層とのバンドギャップ差を拡大する
ことが可能である。したがって、信頼性の高いかつ機能
の優れたヘテロバイポーラトランジスタを得ることがで
きる。As a result, for example, Si _1-xy Ge _x C _y
By adjusting the Ge and C content ratios of the second semiconductor layer expressed as (Ge content ratio x, C content ratio y),
It is possible to realize a low voltage operation by reducing the built-in potential of the PN junction between the emitter and the base, and improve the operation speed by the graded composition base structure. At that time, unlike the SiGe layer epitaxially grown on the Si layer, a strict upper limit of the Ge content is not caused in order to prevent the occurrence of lattice defects due to lattice mismatch. That is, Si, Ge
In the case of the second semiconductor layer containing C and C as components,
While suppressing the average lattice strain due to the lattice mismatch with the first and third semiconductor layers made of Si or the like to 1.0% or less,
It is possible to increase the band gap difference between the first and third semiconductor layers. Therefore, it is possible to obtain a highly reliable heterobipolar transistor having an excellent function.

【００１２】[0012]

【００１３】[0013]

【００１４】[0014]

【００１５】[0015]

【００１６】[0016]

【００１７】[0017]

【００１８】[0018]

【００１９】[0019]

【００２０】[0020]

【００２１】この第２の半導体層において第３の半導体
層から第１の半導体層に向かう方向にバンドギャップを
減小させるための構造としては、以下の構造がある。The structure for reducing the bandgap in the direction from the third semiconductor layer to the first semiconductor layer in the second semiconductor layer is as follows.

【００２２】上記第３の半導体層は、Ｓｉのみによって
構成され、上記第２の半導体層の上層の組成は上記中央
層と連続的に変化して、その第３の半導体層に接する部
分はＳｉのみによって構成され、上記第２の半導体層の
上記中央層及び上層が、Ｇｅ及びＣのうち少なくとも一
方の含有率が上記第３の半導体層から上記第１の半導体
層に向かう方向に増大するように傾斜する組成を有する
ようにすればよい。The third semiconductor layer is composed of only Si, and the composition of the upper layer of the second semiconductor layer continuously changes from that of the central layer, and the portion in contact with the third semiconductor layer is Si. The central layer and the upper layer of the second semiconductor layer are configured so that the content of at least one of Ge and C increases in the direction from the third semiconductor layer to the first semiconductor layer. It may have a composition that inclines to.

【００２３】その場合、上記第２の半導体層の上記中央
層及び上層において、ＧｅとＣとの含有率比を一定に保
ちながら両者の含有率を増大させることにより、電界に
よるキャリアの加速機能をより強化することができる。In this case, in the central layer and the upper layer of the second semiconductor layer, by increasing the content ratio of Ge and C while keeping the content ratio of Ge and C constant, the function of accelerating carriers by the electric field is enhanced. It can be strengthened more.

【００２４】また、第２の半導体層が傾斜組成を有する
ヘテロバイポーラトランジスタにおいて、上記第２の半
導体層の下層において、Ｃの含有率，あるいはＣ及びＧ
ｅの含有率が上記中央層から上記第１の半導体層に向か
う方向に減小している場合には、上述のように、ベース
・コレクタ接合部においてノッチなどのバンドオフセッ
トのないなめらかに変化するバンド構造を得ることがで
きる。In the hetero-bipolar transistor in which the second semiconductor layer has a graded composition, the C content or C and G in the lower layer of the second semiconductor layer.
When the content rate of e decreases in the direction from the central layer toward the first semiconductor layer, as described above, the base-collector junction changes smoothly without a band offset such as a notch. A band structure can be obtained.

【００２５】上記第２の半導体層が傾斜組成を有するヘ
テロバイポーラトランジスタにおいて、上記第２の半導
体層の上層がＧｅ及びＣのうち少なくともいずれか一方
を含むＳｉにより構成されている場合には、Ｇｅ又はＣ
の含有率を上記第３の半導体層から上記第１の半導体層
に向かう方向に変化させればよい。In the hetero-bipolar transistor in which the second semiconductor layer has a graded composition, when the upper layer of the second semiconductor layer is made of Si containing at least one of Ge and C, Ge Or C
It suffices to change the content ratio of (1) in the direction from the third semiconductor layer to the first semiconductor layer.

【００２６】このような傾斜組成を有する構造の例とし
て、以下のものがある。The following are examples of the structure having such a gradient composition.

【００２７】上記第２の半導体層の中央層が圧縮歪みを
受ける組成を持たせる場合には、Ｃの含有率が一定でＧ
ｅの含有率が第３の半導体層から第１の半導体層に向か
う方向に増大する傾斜組成を有しているもの、Ｇｅの含
有率が一定でＣの含有率が第３の半導体層から第１の半
導体層に向かう方向に減小する傾斜組成を有しているも
の、第３の半導体層から第１の半導体層に向かう方向
に、Ｇｅの含有率が増大しＣの含有率が減小する傾斜組
成を有しているもの、第３の半導体層から第１の半導体
層に向かう方向にＧｅ及びＣの含有率が増大する傾斜組
成を有しているもの、などがある。When the central layer of the second semiconductor layer has a composition that undergoes compressive strain, the C content is constant and G is constant.
a gradient composition in which the content ratio of e increases from the third semiconductor layer toward the first semiconductor layer, the content ratio of Ge is constant, and the content ratio of C is from the third semiconductor layer to the first semiconductor layer. 1 having a graded composition that decreases in the direction toward the first semiconductor layer, the Ge content increases and the C content decreases in the direction from the third semiconductor layer toward the first semiconductor layer. And a gradient composition in which the contents of Ge and C increase in the direction from the third semiconductor layer to the first semiconductor layer.

【００２８】また、上記第２の半導体層の中央層が引っ
張り歪みを受ける組成を持たせる場合には、Ｃの含有率
が一定でＧｅの含有率が第３の半導体層から第１の半導
体層に向かう方向に減小する傾斜組成を有しているも
の、Ｇｅの含有率が一定でＣの含有率が第３の半導体層
から第１の半導体層に向かう方向に増大する傾斜組成を
有しているもの、第３の半導体層から第１の半導体層に
向かう方向にＧｅの含有率が減小しＣの含有率が増大す
る傾斜組成を有しているもの、第３の半導体層から第１
の半導体層に向かう方向にＧｅの含有率が増大しＣの含
有率が増大する傾斜組成を有しているもの、などがあ
る。When the central layer of the second semiconductor layer has a composition that is subject to tensile strain, the C content is constant and the Ge content is from the third semiconductor layer to the first semiconductor layer. Having a graded composition that decreases in the direction toward the first direction, and a graded composition that has a constant Ge content and a C content that increases from the third semiconductor layer toward the first semiconductor layer. Having a graded composition in which the Ge content decreases and the C content increases in the direction from the third semiconductor layer to the first semiconductor layer, 1
Of the gradient composition in which the Ge content increases and the C content increases in the direction toward the semiconductor layer.

【００２９】このように、圧縮歪み又は引っ張り歪みの
いずれか一方のみを有する領域内で第２の半導体層の中
央層に傾斜組成を持たせることにより、ＳｉＧｅＣによ
って構成される中央層が格子整合するような領域を通ら
ずにＳｉＧｅＣ含有率が変化するので、第２の半導体層
の中央層において逆のバンドギャップ勾配が発生するな
どの不具合を回避することができる。As described above, by providing the central layer of the second semiconductor layer with the graded composition in the region having only one of the compressive strain and the tensile strain, the central layer made of SiGeC is lattice-matched. Since the SiGeC content changes without passing through such a region, it is possible to avoid a defect such as generation of an opposite band gap gradient in the central layer of the second semiconductor layer.

【００３０】なお、第２の半導体層の中央層が傾斜組成
を有しているヘテロバイポーラトランジスタにおいて
も、上記第２の半導体層の上層において、Ｃの含有率，
あるいはＣ及びＧｅの含有率が第３の半導体層から上記
中央層に向かう方向に増大していることが好ましい。Even in the hetero-bipolar transistor in which the central layer of the second semiconductor layer has a graded composition, the C content in the upper layer of the second semiconductor layer is
Alternatively, the C and Ge contents are preferably increased in the direction from the third semiconductor layer toward the central layer.

【００３１】また、上記第２の半導体層の下層におい
て、Ｃの含有率，あるいはＣ及びＧｅの含有率が上記中
央層から第１の半導体層に向かう方向に減小しているこ
とが好ましい。Further, in the lower layer of the second semiconductor layer, it is preferable that the C content rate or the C and Ge content rates decrease in the direction from the central layer to the first semiconductor layer.

【００３２】[0032]

【００３３】[0033]

【００３４】[0034]

【００３５】[0035]

【００３６】[0036]

【００３７】[0037]

【発明の実施の形態】−ベース層をＳｉＧｅＣ層によっ
て構成することの利点− 各実施形態について説明する前に、Ｓｉ，Ｇｅ及びＣを
含む三元混晶半導体であるＳｉＧｅＣ層によってヘテロ
バイポーラトランジスタのベース層を構成することの利
点について説明する。BEST MODE FOR CARRYING OUT THE INVENTION-Advantages of Constituting Base Layer with SiGeC Layer-Before describing each embodiment, a SiGeC layer which is a ternary mixed crystal semiconductor containing Si, Ge and C is used to form a hetero bipolar transistor. The advantages of forming the base layer will be described.

【００３８】図１８は、従来のＳｉＧｅ−ＨＢＴなどに
おけるＳｉ層の上に形成されたＳｉＧｅ膜のＧｅ含有率
と格子歪み，臨界膜厚との関係を示す特性図である。Ｈ
ＢＴとして実用的な最小ベース層の膜厚は２５ｎｍ程度
であることを考慮すると、ＳｉＧｅ膜においては、格子
歪みが０．５％以内となる組成を選ぶ必要があることが
わかる。FIG. 18 is a characteristic diagram showing the relationship between the Ge content, the lattice strain, and the critical film thickness of the SiGe film formed on the Si layer in the conventional SiGe-HBT or the like. H
Considering that the thickness of the minimum base layer that is practical for BT is about 25 nm, it is necessary to select the composition of the SiGe film so that the lattice strain is within 0.5%.

【００３９】一方、ＳｉＧｅＣ三元混晶半導体のバンド
ギャップについては、参考文献４（K．Brunner et.a
l.,"SiGeC :Band gaps, band offsets, optical proper
ties, and potential applications," J.Vac.Sci.Techn
ol.B 13(3), pp.1701-1706,1998）に一部が記載されて
いる。それによると、ＳｉＧｅＣ三元混晶半導体はＳｉ
単結晶よりもバンドギャップが小さく、かつ、Ｓｉ単結
晶の上にＳｉＧｅＣ層を形成することにより格子歪みが
小さい半導体層を形成できることがわかる。On the other hand, regarding the band gap of the SiGeC ternary mixed crystal semiconductor, reference 4 (K. Brunner et.a.
l., "SiGeC: Band gaps, band offsets, optical proper
ties, and potential applications, "J.Vac.Sci.Techn
ol.B 13 (3), pp.1701-1706, 1998). According to it, the SiGeC ternary mixed crystal semiconductor is Si
It can be seen that a semiconductor layer having a smaller bandgap than that of a single crystal and having a small lattice strain can be formed by forming the SiGeC layer on the Si single crystal.

【００４０】ここで、図１９は、本発明者達の実験によ
って得られたデータであって、一般式Ｓｉ_1-x-y Ｇｅ_x
Ｃ_y で表されるＳｉＧｅＣ結晶層について、９５０℃下
で１５ｓｅｃ間の熱処理（ＲＴＡ）を行なったときの結
晶性の変化を示すデータである。同図において、横軸は
Ｇｅ含有率を表し、縦軸はＣ含有率を表し、かつ、歪み
量（圧縮歪み及び引っ張り歪みを含む），バンドギャッ
プがそれぞれ一定となる組成条件を直線によって示して
いる。同図の○印は、結晶性が良好に保持されたＧｅ，
Ｃ含有率の値を示し、同図の×印は結晶性が劣化したＧ
ｅ，Ｃ含有率の値を示している。同図からわかるよう
に、Ｓｉ_1-x-y Ｇｅ_x Ｃ_y 結晶層の場合には、ひずみが
０．５％を越えても、１．０％以内であれば結晶性が崩
れずに良好に保たれていることがわかる。図１９には、
圧縮ひずみを生じる場合のデータしか示されていない
が、原理的に、引っ張りひずみについても同様のひずみ
量が臨界値と考えられる。Here, FIG. 19 shows data obtained by the experiments of the present inventors, which is represented by the general formula Si _1-xy Ge _x.
3 is data showing a change in crystallinity when a SiGeC crystal layer represented by C _y is subjected to heat treatment (RTA) at 950 ° C. for 15 seconds. In the figure, the horizontal axis represents the Ge content rate, the vertical axis represents the C content rate, and the straight line indicates the composition condition in which the strain amount (including compressive strain and tensile strain) and the band gap are constant. There is. The circles in the figure indicate Ge, which has a good crystallinity,
The value of C content is shown, and the X mark in the figure shows G with deteriorated crystallinity.
The values of the e and C contents are shown. As can be seen from the figure, in the case of the Si _1-xy Ge _x C _y crystal layer, even if the strain exceeds 0.5%, if the strain is within 1.0%, the crystallinity does not deteriorate and is kept good. You can see that it is dripping. In FIG.
Although only the data for the case where compressive strain is generated are shown, the same strain amount is considered to be the critical value for tensile strain in principle.

【００４１】図２０（ａ）〜（ｄ）は、Ｓｉ_1-x Ｇｅ_x
結晶層及びＳｉ_1-x-y Ｇｅ_x Ｃ_y 結晶層の各組成におけ
る熱処理によるＸ線回折スペクトルの変化を示す図であ
る。そのうち、図２０（ａ），（ｄ）は、それぞれＧｅ
含有率が１３．２％，３０．５のＳｉ_1-x Ｇｅ_x 結晶層
のＸ線回折スペクトルのみを示し、図２０（ｂ），
（ｃ）は、Ｇｅ含有率が２１．５％，２６．８％におけ
るＳｉ_1-x-y Ｇｅ_x Ｃ_y 結晶層とＳｉ_1-x Ｇｅ_x 結晶層
とにおける熱処理によるＸ線回折スペクトルの変化を示
す図である。図２０（ｂ），（ｃ）に示すＳｉ_1-x-y Ｇ
ｅ_x Ｃ_y 結晶層の組成は、図１９中の測定点に含まれて
いる。FIGS. 20A to 20D show Si _1-x Ge _x.
Is a graph showing changes in X-ray diffraction spectrum by heat treatment in the composition of the crystal layer and Si _1-xy Ge _x C _y crystal layer. 20 (a) and 20 (d) are Ge and Ge, respectively.
20B shows only the X-ray diffraction spectrum of the Si _1-x Ge _x crystal layer having a content of 13.2% and 30.5.
(C) shows changes in X-ray diffraction spectrum due to heat treatment in the Si _1-xy Ge _x C _y crystal layer and the Si _1-x Ge _x crystal layer at Ge contents of 21.5% and 26.8%. It is a figure. Si _1-xy G shown in FIGS.
The composition of the e _x C _y crystal layer is included in the measurement points in FIG.

【００４２】例えば、図２０（ａ）を参照すると、０次
の回折ピークの両側における二次，三次，…の回折ピー
クは、熱処理を行なった後もそれほど変化していない
（崩れていない）ことから、Ｓｉ_1-x Ｇｅ_x 結晶層の結
晶性は比較的良好に保たれていると考えられる。この組
成は、図１８に示すひずみが０．５％付近であるＳｉ_1-
x Ｇｅ_x 結晶層の組成に相当する。また、図２０（ｄ）
に示すように、Ｇｅ含有率が３０．５％になると、熱処
理を行なった後では、０次の回折ピークの両側における
二次，三次，…の回折ピークパターンがほとんどわから
なくなっていることから、Ｓｉ_1-x Ｇｅ_x 結晶層の結晶
性は悪化していると考えられる。この組成は、図１８に
示すひずみが１．０％以上の範囲にあるＳｉ_1-x Ｇｅ_x
結晶層の組成に相当する。For example, referring to FIG. 20 (a), the second-order, third-order, ... Diffraction peaks on both sides of the 0th-order diffraction peak have not changed so much even after the heat treatment (not collapsed). From this, it is considered that the crystallinity of the Si _1-x Ge _x crystal layer is kept relatively good. This composition has a strain of Si _1-
x Ge _x Corresponds to the composition of the crystal layer. Also, FIG. 20 (d)
As shown in (1), when the Ge content is 30.5%, after the heat treatment, the diffraction peak patterns of the second, third, ... On both sides of the zeroth diffraction peak are almost unknown. It is considered that the crystallinity of the Si _1-x Ge _x crystal layer is deteriorated. This composition has a strain in the range of 1.0% or more of Si _1-x Ge _x shown in FIG.
It corresponds to the composition of the crystal layer.

【００４３】一方、図２０（ｂ）を参照すると、Ｃの含
有率が０．３３％であるＳｉ_1-x-yＧｅ_x Ｃ_y 結晶層に
おいては、０次の回折ピークの両側における二次，三
次，…の回折ピークは、熱処理を行なった後もそれほど
変化していない（崩れていない）ことから、Ｓｉ_1-x-y
Ｇｅ_x Ｃ_y 結晶層の結晶性は比較的良好に保たれてい
る。ところが、Ｃの含有率が０つまりＳｉ_1-x Ｇｅ_x 結
晶層の場合、熱処理を行なった後では、０次の回折ピー
クの両側における二次，三次，…の回折ピークパターン
が不明瞭になっていることから、Ｓｉ_1-x Ｇｅ_x 結晶層
の結晶性が悪化していることがわかる。図２０（ｃ）に
ついても同様である。On the other hand, referring to FIG. 20B, in the Si _1-xy Ge _x C _y crystal layer having a C content of 0.33%, the second and third orders on both sides of the 0th diffraction peak are obtained. Since the diffraction peaks of ,, ... have not changed much (not collapsed) even after the heat treatment, Si _1-xy
The crystallinity of the Ge _x C _y crystal layer is kept relatively good. However, in the case where the C content is 0, that is, in the Si _1-x Ge _x crystal layer, after the heat treatment, the diffraction peak patterns of the 2nd, 3rd, ... On both sides of the 0th diffraction peak become unclear. Therefore, it is understood that the crystallinity of the Si _1-x Ge _x crystal layer is deteriorated. The same applies to FIG. 20 (c).

【００４４】図１は、ＳｉＧｅＣ三元混晶半導体におけ
るＧｅ及びＣの含有率とバンドギャップ，格子歪みの関
係を示す状態図である。同図において、横軸はＧｅ含有
率を表し縦軸はＣ含有率を表し、かつ、歪み量（圧縮歪
み及び引っ張り歪みを含む），バンドギャップがそれぞ
れ一定となる組成条件を直線によって示している。図１
９，図２０（ａ）〜（ｄ）に示すデータから裏付けられ
るように、図１中、ドットハッチングを施した領域は、
Ｓｉ層上のＳｉＧｅＣ層における格子歪み量が１．０％
以内で、かつバンドギャップが従来の実用的なＳｉＧｅ
（Ｇｅ含有率が約１０％）のバンドギャップよりも小さ
くできる領域である。この領域は、Ｓｉ _1-x-y Ｇｅ_x Ｃ
_y とあらわされるＳｉＧｅＣにおいて、Ｇｅの含有率を
ｘ、Ｃの含有率をｙとした場合、次の４つの直線 直線 ：ｙ＝０．１２２ｘ−０．０３２ 直線 ：ｙ＝０．１２４５ｘ＋０．０２８ 直線 ：ｙ＝０．２３３２ｘ−０．０２３３（Ｇｅ含
有率が２２％以下） 直線 ：ｙ＝０．０６２２ｘ＋０．０１２７（Ｇｅ含
有率が２２％以下） によって囲まれる領域である。なお、図中、格子歪みが
０％と記された直線上の組成を有するＳｉＧｅＣ層は、
下地のＳｉ層と格子整合している。FIG. 1 is a schematic diagram of a SiGeC ternary mixed crystal semiconductor.
Between the content ratio of Ge and C, the band gap, and the lattice strain
It is a state diagram showing a person in charge. In the figure, the horizontal axis contains Ge.
Rate, the vertical axis represents the C content rate, and the strain amount (compressive strain
And band strain are included)
A straight line shows the composition condition that is constant. Figure 1
9, supported by the data shown in FIGS.
As shown in FIG. 1, the area with dot hatching is
The amount of lattice strain in the SiGeC layer on the Si layer is 1.0%
Within and within the bandgap of conventional SiGe
Smaller than the band gap of (Ge content of about 10%)
It is an area that can be created. This area is _1-xy Ge_x C
_y In SiGeC represented as follows, the content rate of Ge is
If x and C contents are y, the following four straight lines Straight line: y = 0.122x-0.032 Straight line: y = 0.1245x + 0.028 Straight line: y = 0.332x-0.0233 (including Ge)
(22% or less) Straight line: y = 0.0622x + 0.0127 (including Ge)
(22% or less) The area surrounded by. In the figure, the lattice strain
A SiGeC layer having a linear composition noted as 0%
It is lattice-matched with the underlying Si layer.

【００４５】したがって、エミッタ層、ベース層、コレ
クタ層からなるヘテロバイポーラトランジスタにおい
て、ベース層を図１のドットハッチングで示された領域
の組成からなるＳｉＧｅＣによって構成することで、従
来のＳｉＧｅでは、格子歪みにより実用上問題であった
ナローバンドギャップベースを実現することができる。Therefore, in the hetero-bipolar transistor including the emitter layer, the base layer and the collector layer, the base layer is made of SiGeC having the composition of the region shown by the dot hatching in FIG. Due to the distortion, it is possible to realize a narrow bandgap base which has been a practical problem.

【００４６】したがって、本発明によれば、ベース層に
バンドギャップが小さく、かつ格子歪み量が小さくなる
材料としてＳｉＧｅＣ三元混晶半導体材料を選択するこ
とにより、信頼性が高く、低電圧動作、高速動作が可能
なヘテロバイポーラトランジスタを実現することができ
る。Therefore, according to the present invention, by selecting the SiGeC ternary mixed crystal semiconductor material as a material having a small band gap and a small lattice distortion amount for the base layer, high reliability, low voltage operation, A heterobipolar transistor capable of high speed operation can be realized.

【００４７】なお、図１は、ＳｉＧｅＣ層の下地層がＳ
ｉ単一組成を有する場合の状態図であるが、下地層がＳ
ｉにＧｅやＣを多少含む場合であっても、ＳｉＧｅＣ層
の格子歪みが１．０％以下で、かつ、下地層とＳｉＧｅ
Ｃ層とバンドギャップの差を大きく確保できる限り、同
様の効果を発揮することができる。In FIG. 1, the underlayer of the SiGeC layer is S.
i is a state diagram in the case of having a single composition, but the underlayer is S
Even when i contains a small amount of Ge or C, the lattice strain of the SiGeC layer is 1.0% or less, and the underlying layer and SiGe
The same effect can be exhibited as long as a large difference between the C layer and the band gap can be secured.

【００４８】−ヘテロバイポーラトランジスタの全体構
造及び製造工程の例− 図２は、本発明を適用しうる１つの例である，Ｓｉ結晶
からなるコレクタ層と、ＳｉＧｅＣ結晶からなるベース
層とを有するヘテロバイポーラトランジスタの断面図で
ある。—Example of Overall Structure of Hetero Bipolar Transistor and Manufacturing Process— FIG. 2 shows a hetero structure having a collector layer made of Si crystal and a base layer made of SiGeC crystal, which is one example to which the present invention can be applied. It is sectional drawing of a bipolar transistor.

【００４９】図２に示すように、Ｓｉ基板１の上には、
ＬＯＣＯＳ膜２によって囲まれる第１の活性領域Ｒe1と
第２の活性領域Ｒe2とが設けられている。Ｓｉ基板１内
には、ｎ型不純物を含むサブコレクタ層３ａが形成され
ており、このサブコレクタ層３ａはＳｉ基板１内におい
て第１の活性領域Ｒe1と第２の活性領域Ｒe2との間に亘
っている。また、Ｓｉ基板１においてサブコレクタ層３
ａの上にはエピタキシャル成長によって形成された第１
の半導体層であるＳｉエピタキシャル層２０が設けられ
ており、このＳｉエピタキシャル層２０のうち第１の活
性領域Ｒe1にはコレクタ層３ｂが、第２の活性領域Ｒe2
にはコレクタウォール層３ｃがそれぞれ設けられてい
る。さらに、Ｓｉエピタキシャル層２０の第１の活性領
域Ｒe1の上には、エピタキシャル成長によって順次形成
された第２の半導体層であるＳｉＧｅＣ層４と、第３の
半導体層であるＳｉ層５とが形成されている。ただし、
ＳｉＧｅＣ層４及びＳｉ層５は、基板のＳｉエピタキシ
ャル層２０が露出している部分の上では単結晶膜となる
が、ＬＯＣＯＳ膜２の上では多結晶膜となっている。Ｓ
ｉＧｅＣ層４におけるコレクタ層３ｂの上方に位置する
領域はｐ型不純物を含む真性ベース層８ａとなってお
り、真性ベース層８ａの側方の領域には、ＳｉＧｅＣ層
４，Ｓｉ層５及びＳｉ基板１内の各部分８ｘ，８ｙ及び
８ｚに亘る外部ベース層８ｂが形成されている。さら
に、Ｓｉ層５における真性ベース層８ａの上方に位置す
る領域には、ｎ型不純物を含むエミッタ層９が形成され
ている。As shown in FIG. 2, on the Si substrate 1,
A first active region Re1 and a second active region Re2 surrounded by the LOCOS film 2 are provided. A sub-collector layer 3a containing n-type impurities is formed in the Si substrate 1, and the sub-collector layer 3a is formed between the first active region Re1 and the second active region Re2 in the Si substrate 1. Spans. Further, in the Si substrate 1, the sub-collector layer 3
The first layer formed by epitaxial growth on a
Of the Si epitaxial layer 20. The collector layer 3b is provided in the first active region Re1 of the Si epitaxial layer 20 and the second active region Re2 of the Si epitaxial layer 20 is provided.
Are provided with collector wall layers 3c, respectively. Further, on the first active region Re1 of the Si epitaxial layer 20, a SiGeC layer 4 as a second semiconductor layer and a Si layer 5 as a third semiconductor layer, which are sequentially formed by epitaxial growth, are formed. ing. However,
The SiGeC layer 4 and the Si layer 5 are single crystal films on the portions of the substrate where the Si epitaxial layer 20 is exposed, but are polycrystalline films on the LOCOS film 2. S
A region of the iGeC layer 4 located above the collector layer 3b is an intrinsic base layer 8a containing p-type impurities, and a region on the side of the intrinsic base layer 8a includes the SiGeC layer 4, the Si layer 5, and the Si substrate. The external base layer 8b is formed so as to extend over the respective portions 8x, 8y, and 8z in 1. Further, an emitter layer 9 containing n-type impurities is formed in a region of the Si layer 5 located above the intrinsic base layer 8a.

【００５０】ここで、真性ベース層８ａとコレクタ層３
ｂとの境界は、図２においては単一の線によって示され
ているが、実際には不純物が導入された状態に応じてベ
ース・コレクタ間の境界となるＰＮ接合部が変化する。
したがって、真性ベース８ａ−コレクタ層３ｂ間の境界
と、Ｓｉエピタキシャル層２０−ＳｉＧｅＣ層４間の境
界とは、ほとんど一致することがない。真性ベース層８
ａ−エミッタ層９間の境界と、ＳｉＧｅＣ層４−Ｓｉ層
５間の境界との位置関係についても同様である。Ｓｉエ
ピタキシャル層２０，ＳｉＧｅＣ層４及びＳｉ層５同士
の境界と、コレクタ層３ｂ，真性ベース層８ａ及びエミ
ッタ層９同士の境界との位置関係については、後に詳し
く説明する。Here, the intrinsic base layer 8a and the collector layer 3
The boundary with b is shown by a single line in FIG. 2, but in reality, the PN junction, which becomes the boundary between the base and collector, changes depending on the state in which impurities are introduced.
Therefore, the boundary between the intrinsic base 8a and the collector layer 3b and the boundary between the Si epitaxial layer 20 and the SiGeC layer 4 hardly coincide with each other. Intrinsic base layer 8
The same applies to the positional relationship between the boundary between the a-emitter layer 9 and the boundary between the SiGeC layer 4 and the Si layer 5. The positional relationship between the boundary between the Si epitaxial layer 20, the SiGeC layer 4, and the Si layer 5 and the boundary between the collector layer 3b, the intrinsic base layer 8a, and the emitter layer 9 will be described in detail later.

【００５１】さらに、Ｓｉ層５の上には高濃度のｐ型不
純物を含むＢＳＧ（Boron SilicateGlass）膜６が設け
られていて、上述の外部ベース層８ｂには、このＢＳＧ
膜６から拡散したｐ型不純物であるボロンがドープされ
ている。そして、ＢＳＧ膜６の開口の側面には絶縁体サ
イドウォール１０が形成されており、開口内には高濃度
のｎ型不純物（例えばリン）を含むポリシリコンからな
るエミッタ電極１１が形成されている。そして、このエ
ミッタ電極１１からエミッタ層９内にｎ型不純物（例え
ばリン）を拡散させてなる高濃度エミッタ層９ａが形成
されている。なお、エミッタ層９内には、あらかじめｎ
型不純物（リン又は砒素）がエピタキシャル成長時にin
-situ ドープによって導入されていてもよい。Further, a BSG (Boron Silicate Glass) film 6 containing a high concentration of p-type impurities is provided on the Si layer 5, and the BSG (Boron Silicate Glass) film 6 is formed on the external base layer 8b.
Boron, which is a p-type impurity diffused from the film 6, is doped. An insulator sidewall 10 is formed on the side surface of the opening of the BSG film 6, and an emitter electrode 11 made of polysilicon containing a high concentration n-type impurity (for example, phosphorus) is formed in the opening. . Then, a high-concentration emitter layer 9a formed by diffusing n-type impurities (for example, phosphorus) from the emitter electrode 11 into the emitter layer 9 is formed. In the emitter layer 9, n
-Type impurities (phosphorus or arsenic) are
-It may be introduced by in situ doping.

【００５２】また、Ｓｉ基板１内の第２の活性領域Ｒe2
の上には、ｎ型不純物（例えばリン）を含むコレクタ電
極１２が形成されている。そして、コレクタウォール層
３ｃの上には、コレクタ電極１２から拡散されたｎ型不
純物を含むコレクタコンタクト層１４が形成されてい
る。The second active region Re2 in the Si substrate 1
A collector electrode 12 containing an n-type impurity (for example, phosphorus) is formed on the above. A collector contact layer 14 containing n-type impurities diffused from the collector electrode 12 is formed on the collector wall layer 3c.

【００５３】さらに、基板の主面上には、酸化シリコン
からなる層間絶縁膜１３が形成されていて、この層間絶
縁膜１３に形成されたコンタクトホールを介して上述の
エミッタ電極１１，Ｓｉ層５，コレクタ電極１２にそれ
ぞれ接続されるＡｌ配線２１，２２，２３が設けられて
いる。ここで、上述のＳｉ層５及びＳｉＧｅＣ層４の多
結晶膜となっている部分は、結晶膜となっている部分に
形成された外部ベース層８ｂにつながるものであり、い
わばベース電極として機能している。Further, an interlayer insulating film 13 made of silicon oxide is formed on the main surface of the substrate, and the emitter electrode 11 and the Si layer 5 are formed through the contact holes formed in the interlayer insulating film 13. , Al wirings 21, 22, and 23 respectively connected to the collector electrode 12 are provided. Here, the polycrystalline film portions of the Si layer 5 and the SiGeC layer 4 described above are connected to the external base layer 8b formed in the crystalline film portion, and so to speak function as a base electrode. ing.

【００５４】この例におけるヘテロバイポーラトランジ
スタは、エピタキシャル成長されたＳｉＧｅＣ層４及び
Ｓｉ層５の上に、開口を有する不純物ドープ用のＢＳＧ
膜６を形成し、このＢＳＧ膜６からｐ型不純物であるボ
ロンを拡散させて外部ベース層８ｂを形成する一方、Ｂ
ＳＧ膜６の開口に形成されたエミッタ電極１１からエミ
ッタ層９内にｎ型不純物を拡散させて高濃度エミッタ層
９ａを形成したものである。つまり、外部ベース層８ｂ
と高濃度エミッタ層９ａとはいずれもＢＳＧ膜６の開口
に自己整合的に形成されている。ただし、必ずしも外部
ベース層８ｂと高濃度エミッタ層９ａとをいずれもＢＳ
Ｇ膜６の開口に自己整合的に形成する必要はない。The hetero-bipolar transistor in this example has a BSG for impurity doping having an opening on the SiGeC layer 4 and the Si layer 5 which are epitaxially grown.
A film 6 is formed and boron, which is a p-type impurity, is diffused from the BSG film 6 to form an external base layer 8b.
The high-concentration emitter layer 9a is formed by diffusing n-type impurities into the emitter layer 9 from the emitter electrode 11 formed in the opening of the SG film 6. That is, the external base layer 8b
Both the high-concentration emitter layer 9a and the high-concentration emitter layer 9a are formed in the opening of the BSG film 6 in a self-aligned manner. However, both the external base layer 8b and the high-concentration emitter layer 9a are not necessarily BS.
It is not necessary to form the opening of the G film 6 in a self-aligned manner.

【００５５】次に、図３（ａ）〜（ｋ）を参照しなが
ら、本実施形態に係るヘテロバイポーラトランジスタの
製造方法について説明する。Next, a method of manufacturing the hetero-bipolar transistor according to this embodiment will be described with reference to FIGS.

【００５６】まず、図３（ａ）に示す工程で、Ｓｉ基板
１内に高濃度のｎ型不純物が注入されたサブコレクタ層
３ａを形成した後、ＬＰ−ＣＶＤ法により、低濃度のｎ
型不純物を含むＳｉエピタキシャル層２０をエピタキシ
ャル成長させて、このＳｉエピタキシャル層２０の上に
第１，第２活性領域Ｒe1，Ｒe2を囲むＬＯＣＯＳ膜２を
形成する。エピタキシャル成長されたＳｉエピタキシャ
ル層２０は、第１の活性領域Ｒe1ではコレクタ層３ｂと
なり、第２の活性領域Ｒe2ではコレクタウォール層３ｃ
となっている。First, in the step shown in FIG. 3A, after the sub-collector layer 3a in which a high concentration of n-type impurities is implanted is formed in the Si substrate 1, a low concentration of n is formed by the LP-CVD method.
The Si epitaxial layer 20 containing a type impurity is epitaxially grown, and the LOCOS film 2 surrounding the first and second active regions Re1 and Re2 is formed on the Si epitaxial layer 20. The epitaxially grown Si epitaxial layer 20 becomes the collector layer 3b in the first active region Re1 and the collector wall layer 3c in the second active region Re2.
Has become.

【００５７】次に、図３（ｂ）に示す工程で、基板の全
面上に、ＵＨＶ−ＣＶＤ法により、上端部及び下端部を
除く部分にボロンをドープした厚み約５０ｎｍのｐ型Ｓ
ｉＧｅＣ層４と、ノンドープの厚み約２０ｎｍのＳｉ層
５とを順次エピタキシャル成長により形成する。この
時、ＳｉＧｅＣ層４及びＳｉ層５は、シリコン表面が露
出した部分の上では単結晶膜であり、ＬＯＣＯＳ膜２の
上には多結晶膜である。このとき、ＳｉＧｅＣ層４を成
長させる際には、ＵＨＶ−ＣＶＤ装置内で、ジシラン
（Ｓｉ₂ Ｈ₆ ）の流量を７．５ｍｌ／ｍｉｎ．、ゲルマ
ン（ＧｅＨ₄ ）の流量を２０ｍｌ／ｍｉｎ．、メチルシ
ラン（１０％ＳｉＨ₃ ＣＨ₃ ／Ｈ₂ ）の流量を１０ｍｌ
／ｍｉｎ．とし、成長温度を５００℃とし、成長圧力を
約０．５３Ｐａ（４×１０^-3Ｔｏｒｒ）とする。また、
Ｓｉ層５を成長させる際には、ＵＨＶ−ＣＶＤ装置内
で、ジシラン（Ｓｉ₂ Ｈ₆ ）の流量を７．５ｍｌ／ｍｉ
ｎ．とし、成長温度を５５０℃とし、成長圧力を約０．
２７（２×１０^-3Ｔｏｒｒ）とする。そして、ＳｉＧｅ
Ｃ層４をエピタキシャル成長させる際のボロンを導入す
るタイミングを制御することで、後述するように、コレ
クタ・ベース接合部とＳｉ層５−ＳｉＧｅＣ層４間の境
界との位置関係を適宜調整することができる。Next, in the step shown in FIG. 3B, p-type S having a thickness of about 50 nm is formed on the entire surface of the substrate by the UHV-CVD method and boron is doped in the portion excluding the upper end and the lower end.
The iGeC layer 4 and the non-doped Si layer 5 having a thickness of about 20 nm are sequentially formed by epitaxial growth. At this time, the SiGeC layer 4 and the Si layer 5 are a single crystal film on the exposed silicon surface and a polycrystalline film on the LOCOS film 2. At this time, when growing the SiGeC layer 4, the flow rate of disilane (Si ₂ H ₆ ) in the UHV-CVD apparatus was 7.5 ml / min. , Germane (GeH ₄ ) at a flow rate of 20 ml / min. , Methylsilane (10% SiH ₃ CH ₃ / H ₂ ) flow rate of 10 ml
/ Min. And the growth temperature is 500 ° C. and the growth pressure is about 0.53 Pa (4 × 10 ⁻³ Torr). Also,
When growing the Si layer 5, the flow rate of disilane (Si ₂ H ₆ ) is 7.5 ml / mi in the UHV-CVD apparatus.
n. And the growth temperature is 550 ° C. and the growth pressure is about 0.
27 (2 × 10 ⁻³ Torr). And SiGe
By controlling the timing of introducing boron when the C layer 4 is epitaxially grown, the positional relationship between the collector / base junction and the boundary between the Si layer 5 and the SiGeC layer 4 can be appropriately adjusted as described later. it can.

【００５８】また、Ｓｉ層５（Ｓｉ単結晶膜及びＳｉ多
結晶膜）をエピタキシャル成長させるときに、比較的高
濃度のｎ型不純物（リン又は砒素）をin-situ ドープに
より導入しておいてもよい。When the Si layer 5 (Si single crystal film and Si polycrystalline film) is epitaxially grown, an n-type impurity (phosphorus or arsenic) having a relatively high concentration may be introduced by in-situ doping. Good.

【００５９】次に、図３（ｃ）に示す工程で、ＳｉＧｅ
Ｃ層４及びＳｉ層５のうち活性ベース層と引き出しベー
ス電極として機能する部分を残して、他の部分はドライ
エッチングによって除去する。Next, in the step shown in FIG. 3C, SiGe
The portions of the C layer 4 and the Si layer 5 which function as the active base layer and the extraction base electrode are left, and the other portions are removed by dry etching.

【００６０】次に、図３（ｄ）に示す工程で、基板の全
面上に８％程度のボロンを含む厚み約２００ｎｍのＢＳ
Ｇ（Boron Silicate Glass）膜６を常圧ＣＶＤ法により
堆積した後、フォトリソグラフィー工程及びドライエッ
チング工程により、ＢＳＧ膜６をパターニングして、Ｂ
ＳＧ膜６のうち第２の活性領域Ｒe2の部分は全面的に除
去する一方、ＢＳＧ膜６のうち第１の活性領域Ｒe1の上
にエミッタ電極形成用の開口６ａを形成する。Next, in a step shown in FIG. 3D, a BS having a thickness of about 200 nm and containing about 8% boron is formed on the entire surface of the substrate.
After depositing a G (Boron Silicate Glass) film 6 by an atmospheric pressure CVD method, the BSG film 6 is patterned by a photolithography process and a dry etching process to
The second active region Re2 of the SG film 6 is entirely removed, while an opening 6a for forming an emitter electrode is formed on the first active region Re1 of the BSG film 6.

【００６１】次に、図３（ｅ）に示す工程で、ＣＶＤ法
により、基板の全面上に厚み約１００ｎｍの保護窒化膜
７を堆積する。この保護窒化膜７は次工程でのＢＳＧ膜
６からのボロン拡散の際に、ＢＳＧ膜６から気相中にボ
ロンが抜け出し、シリコン表面が露出した部分に付着し
て、基板内に拡散することを防止する働きをする。Next, in the step shown in FIG. 3E, a protective nitride film 7 having a thickness of about 100 nm is deposited on the entire surface of the substrate by the CVD method. This protective nitride film 7 is to be diffused into the substrate when boron is diffused from the BSG film 6 in the next step, because boron escapes from the BSG film 6 into the vapor phase and adheres to the exposed silicon surface. Works to prevent

【００６２】次に、図３（ｆ）に示す工程で、ＲＴＡ
（Rapid Thermal Anneal）法により、９５０℃で１０秒
間の熱処理を行い、ＢＳＧ膜６中のボロンを、Ｓｉ層５
のうちＢＳＧ膜６の下方に位置する部分（つまり開口６
ａの周囲に位置する部分），ＳｉＧｅＣ層４のうちＢＳ
Ｇ膜６の下方に位置する部分，及びコレクタ層３ｂのう
ちＢＳＧ膜６の下方に位置する部分に拡散させる。この
工程により、Ｓｉ層５及びコレクタ層３ｂのうちＢＳＧ
膜６の下方に位置する部分８ｘ，８ｚ（つまり開口６ａ
の周囲に位置する部分）はｐ型になり、ＳｉＧｅＣ層４
のうちＢＳＧ膜６の下方に位置する部分８ｙはｐ型不純
物濃度がさらに濃くなって低抵抗化する。その結果、開
口６ａの周囲に位置する部分においては、Ｓｉ層５，Ｓ
ｉＧｅＣ層４及びコレクタ層３ｂ内の各部分８ｘ，８
ｙ，８ｚに亘る外部ベース層８ｂが形成される。このと
き、上述の図１９，図２０（ａ）〜（ｄ）に示すよう
に、本発明のＳｉＧｅＣ層の結晶性は悪化することな
く、良好に保たれる。Next, in the step shown in FIG.
By the (Rapid Thermal Anneal) method, heat treatment is performed at 950 ° C. for 10 seconds to remove the boron in the BSG film 6 from the Si layer 5
Of the lower part of the BSG film 6 (that is, the opening 6)
a portion located around a), BS of the SiGeC layer 4
Diffusion is performed to the portion located below the G film 6 and the portion of the collector layer 3b located below the BSG film 6. By this step, the BSG of the Si layer 5 and the collector layer 3b is
Portions 8x and 8z located below the membrane 6 (that is, the openings 6a
Of the SiGeC layer 4 becomes a p-type
In the portion 8y located below the BSG film 6, the p-type impurity concentration is further increased and the resistance is reduced. As a result, in the portion located around the opening 6a, the Si layer 5, S
Each part 8x, 8 in the iGeC layer 4 and the collector layer 3b
The external base layer 8b is formed over y and 8z. At this time, as shown in FIGS. 19 and 20 (a) to 20 (d) described above, the crystallinity of the SiGeC layer of the present invention is maintained without being deteriorated.

【００６３】次に、図３（ｇ）に示す工程で、異方性ド
ライエッチングにより、保護窒化膜７をエッチバックし
て、ＢＳＧ膜６の側面にサイドウォール１０を形成す
る。このサイドウォール１０は、後に形成される高濃度
エミッタ層と外部ベース層との耐圧を十分に確保するた
めのものである。Next, in the step shown in FIG. 3G, the protective nitride film 7 is etched back by anisotropic dry etching to form the sidewall 10 on the side surface of the BSG film 6. The sidewall 10 is for ensuring a sufficient breakdown voltage between the high-concentration emitter layer and the external base layer which will be formed later.

【００６４】次に、図３（ｈ）に示す工程で、エミッタ
電極およびコレクタ電極となる高濃度にリンがドープさ
れたポリシリコン膜をＬＰＣＶＤ法により堆積した後、
ドライエッチングにより、このポリシリコン膜をパター
ニングして、第１の活性領域Ｒe1上にはエミッタ電極１
１を、第２の活性領域Ｒe2上にはコレクタ電極１２をそ
れぞれ形成する。Next, in the step shown in FIG. 3H, after a high-concentration phosphorus-doped polysilicon film to be an emitter electrode and a collector electrode is deposited by LPCVD,
By patterning this polysilicon film by dry etching, the emitter electrode 1 is formed on the first active region Re1.
1 and a collector electrode 12 is formed on the second active region Re2.

【００６５】次に、図３（ｉ）に示す工程で、ＣＶＤ法
により、酸化シリコンからなる層間絶縁膜１３を堆積す
る。Next, in the step shown in FIG. 3I, the interlayer insulating film 13 made of silicon oxide is deposited by the CVD method.

【００６６】次に、図３（ｊ）に示す工程で、９５０
℃，１５ｓｅｃの熱処理（ＲＴＡ）により、エミッタ電
極１１からエミッタ層９及びＳｉＧｅＣ層４の上端部に
リンを拡散させて高濃度エミッタ層９ａを形成するとと
もに、コレクタ電極１２からコレクタウォール層３ｃ内
にリンを拡散させてコレクタコンタクト層１４を形成す
る。このときにも、上述の図１９，図２０（ａ）〜
（ｄ）に示すように、本発明のＳｉＧｅＣ層の結晶性は
悪化することなく、良好に保たれる。Next, in the step shown in FIG.
By heat treatment (RTA) at 15 ° C. for 15 seconds, phosphorus is diffused from the emitter electrode 11 to the upper ends of the emitter layer 9 and the SiGeC layer 4 to form the high-concentration emitter layer 9a, and from the collector electrode 12 to the collector wall layer 3c. The collector contact layer 14 is formed by diffusing phosphorus. Also at this time, FIG. 19 and FIG.
As shown in (d), the crystallinity of the SiGeC layer of the present invention does not deteriorate and is kept good.

【００６７】次に、図３（ｋ）に示す工程で、ドライエ
ッチングにより、層間絶縁膜１３にエミッタ電極１１，
Ｓｉ層５及びコレクタ電極１２にそれぞれ到達するコン
タクトホールを形成した後、各コンタクトホール内及び
層間絶縁膜１３の上に亘って、Ａｌ配線２１，２２，２
３を形成する。Next, in the step shown in FIG. 3K, the emitter electrode 11 and the emitter electrode 11 are formed on the interlayer insulating film 13 by dry etching.
After forming contact holes reaching the Si layer 5 and the collector electrode 12, respectively, Al wirings 21, 22, 2 are formed in the respective contact holes and over the interlayer insulating film 13.
3 is formed.

【００６８】以下の各実施形態においては、図１に示す
組成，引っ張り歪み，バンドギャップ等の特性を参照し
ながら、図２に示す構造を有し図３（ａ）〜（ｋ）に示
す工程で形成されるヘテロバイポーラトランジスタを例
として、エミッタ，ベース及びコレクタの構造について
説明する。ただし、本発明のヘテロバイポーラトランジ
スタの構造や製造工程は、図２に示す構造や図３（ａ）
〜（ｋ）に示す製造工程に限定されるものではない。In each of the following embodiments, referring to the characteristics such as composition, tensile strain, bandgap, etc. shown in FIG. 1, the structure shown in FIG. 2 is formed and the steps shown in FIGS. The structure of the emitter, base, and collector will be described by taking the hetero-bipolar transistor formed in 1. as an example. However, the structure and manufacturing process of the hetero bipolar transistor of the present invention are the same as those shown in FIG.
It is not limited to the manufacturing steps shown in (k) to (k).

【００６９】（第１の実施形態）まず、真性ベース層８
ａが均一組成のＳｉＧｅＣ層４により構成されたＳｉＧ
ｅＣ−ＨＢＴに関する第１の実施形態について説明す
る。(First Embodiment) First, the intrinsic base layer 8
a is SiG composed of a SiGeC layer 4 having a uniform composition
A first embodiment regarding eC-HBT will be described.

【００７０】図４（ａ）〜（ｃ）は、それぞれ順に、従
来のＮＰＮ型Ｓｉ−ＢＪＴのエネルギーバンド構造、従
来の均一組成ベース層を有するＮＰＮ型ＳｉＧｅ−ＨＢ
Ｔのエネルギーバンド構造、本発明による均一組成Ｓｉ
ＧｅＣベース層を有するＮＰＮ型ＳｉＧｅＣ−ＨＢＴの
エネルギーバンド構造をそれぞれ示すバンド図である。FIGS. 4A to 4C are, in order, the energy band structure of the conventional NPN Si-BJT and the conventional NPN SiGe-HB having a uniform composition base layer.
Energy band structure of T, homogeneous composition Si according to the invention
It is a band figure which shows the energy band structure of NPN type SiGeC-HBT which has a GeC base layer, respectively.

【００７１】図４（ａ）に示すように、従来のＮＰＮ型
Ｓｉ−ＢＪＴにおいては、エミッタ−ベース間における
伝導帯同士のポテンシャル差Ａ１と価電子帯同士のポテ
ンシャル差Ｂ１とは互いに等しい。また、ベース−コレ
クタ間における伝導帯同士のポテンシャル差Ａ２と価電
子帯同士のポテンシャル差Ｂ２とは互いに等しい。As shown in FIG. 4A, in the conventional NPN Si-BJT, the potential difference A1 between the conduction bands and the potential difference B1 between the valence bands between the emitter and the base are equal to each other. Further, the potential difference A2 between the conduction bands between the base and the collector and the potential difference B2 between the valence bands are equal to each other.

【００７２】それに対し、図４（ｂ）に示すように、従
来のＮＰＮ型ＳｉＧｅ−ＨＢＴにおいては、価電子帯同
士のポテンシャル差Ｂ１がエミッタ−ベース間における
伝導帯同士のポテンシャル差Ａ１よりも大きい。言い換
えると、ビルトインポテンシャルを低減することができ
る。したがって、エミッタからベースに流れるキャリア
（ここでは電子）の流量を一定に確保するために必要な
電圧を低くでき、低電圧動作化を実現することができ
る。On the other hand, as shown in FIG. 4B, in the conventional NPN SiGe-HBT, the potential difference B1 between valence bands is larger than the potential difference A1 between conduction bands between the emitter and the base. . In other words, the built-in potential can be reduced. Therefore, the voltage required to ensure a constant flow rate of carriers (electrons in this case) flowing from the emitter to the base can be lowered, and low voltage operation can be realized.

【００７３】ただし、上述のように、ＳｉＧｅベース層
のＧｅ含有率は、格子不整合に起因する転位の発生を抑
制するために、一般的には１０％以下である。したがっ
て、ＳｉＧｅ層とＳｉ層とのバンドギャップ差をそれほ
ど大きくすることができず、価電子帯同士のポテンシャ
ル差Ｂ１，Ｂ２と伝導帯同士のポテンシャル差Ａ１，Ａ
２との差（Ｂ１−Ａ１）や（Ｂ２−Ａ２）もそれほど大
きくすることはできない。したがって、低電圧動作化に
も限界がある。However, as described above, the Ge content of the SiGe base layer is generally 10% or less in order to suppress the generation of dislocations due to lattice mismatch. Therefore, the band gap difference between the SiGe layer and the Si layer cannot be increased so much, and the potential difference B1, B2 between the valence bands and the potential difference A1, A between the conduction bands.
The difference (B1-A1) or (B2-A2) from 2 cannot be so large. Therefore, there is a limit to low voltage operation.

【００７４】一方、図４（ｃ）に示すように、本発明の
ＮＰＮ型ＳｉＧｅＣ−ＨＢＴにおいては、エミッタ層９
−真性ベース層８ａ間における価電子帯同士のポテンシ
ャル差Ｂ１と伝導帯同士のポテンシャル差Ａ１との差
（Ｂ１−Ａ１）や、真性ベース層８ａ−コレクタ層３ｂ
間における価電子帯同士のポテンシャル差Ｂ２と伝導帯
同士のポテンシャル差Ａ２との差（Ｂ２−Ａ２）を、従
来のＮＰＮ型ＳｉＧｅ−ＨＢＴよりも大きくすることが
できる。すなわち、本実施形態においては、真性ベース
層８ａが包含されるＳｉＧｅＣ層４の組成を、図１中の
ドットハッチングを施した領域内の組成とすることによ
り、真性ベース層８ａ内の格子歪みを１．０％以内に抑
制し、かつ、真性ベース層８ａのバンドギャップが従来
の実用的なＳｉＧｅ層（Ｇｅの含有率が約１０％）より
小さくすることができる。したがって、上述の低電圧動
作化をより顕著に進めることができる。On the other hand, as shown in FIG. 4C, in the NPN type SiGeC-HBT of the present invention, the emitter layer 9
The difference (B1-A1) between the potential difference B1 between valence bands and the potential difference A1 between conduction bands between the intrinsic base layers 8a, and the intrinsic base layer 8a-collector layer 3b.
The difference (B2-A2) between the potential difference B2 between the valence bands and the potential difference A2 between the conduction bands can be made larger than that in the conventional NPN SiGe-HBT. That is, in the present embodiment, the lattice strain in the intrinsic base layer 8a is reduced by setting the composition of the SiGeC layer 4 including the intrinsic base layer 8a to the composition in the dot-hatched region in FIG. It can be suppressed within 1.0%, and the band gap of the intrinsic base layer 8a can be made smaller than that of the conventional practical SiGe layer (Ge content is about 10%). Therefore, the low voltage operation described above can be more remarkably promoted.

【００７５】ここで、従来のＳｉ−ＢＪＴ，従来のＳｉ
Ｇｅ−ＨＢＴ及び本発明のＳｉＧｅＣ−ＨＢＴにおける
ベース層を構成するＳｉ，ＳｉＧｅ及びＳｉＧｅＣのバ
ンドギャップの相違について説明する。Here, conventional Si-BJT, conventional Si
The difference in band gap between Si, SiGe, and SiGeC forming the base layer in the Ge-HBT and the SiGeC-HBT of the present invention will be described.

【００７６】例えば、本実施形態では、ベース層を構成
するＳｉＧｅＣの組成をＧｅ含有率が３０％でＣ含有率
が２．１％としている。図１に示すように、この組成に
おいては、格子歪みが１．０％以下であり、Ｓｉ，実用
的なＳｉＧｅ，本実施形態におけるＳｉＧｅＣのバンド
ギャップを比較すると、 Ｓｉ ：１．１２ｅＶ ＳｉＧｅ（Ｇｅ含有率１０％） ：１．０４ｅＶ ＳｉＧｅＣ（Ｇｅ含有率３０％，Ｃ含有率２．１％）：０．９５ｅＶ となる。したがって、このような組成を有するＳｉＧｅ
Ｃ層によって構成される真性ベース層を有するヘテロバ
イポーラトランジスタは、ＳｉはもとよりＳｉＧｅによ
って構成されるベース層を有するバイポーラトランジス
タに比べて、バンドギャップが小さいベース層を実現す
ることができる。そして、このことにより、図４（ｃ）
に示すように、エミッタ層９−真性ベース層８ａ間にお
ける価電子帯同士のポテンシャル差Ｂ１と伝導帯同士の
ポテンシャル差Ａ１との差（Ｂ１−Ａ１）や、真性ベー
ス層８ａ−コレクタ層３ｂ間における価電子帯同士のポ
テンシャル差Ｂ２と伝導帯同士のポテンシャル差Ａ２と
の差（Ｂ２−Ａ２）が極めて大きい，低電圧動作化され
たヘテロバイポーラトランジスタを得ることができるの
である。For example, in this embodiment, the composition of SiGeC forming the base layer is such that the Ge content is 30% and the C content is 2.1%. As shown in FIG. 1, in this composition, the lattice strain is 1.0% or less, and comparing the band gaps of Si, practical SiGe, and SiGeC in the present embodiment, Si: 1.12 eV SiGe (Ge Content rate 10%): 1.04 eV SiGeC (Ge content rate 30%, C content rate 2.1%): 0.95 eV. Therefore, SiGe having such a composition
The hetero-bipolar transistor having the intrinsic base layer composed of the C layer can realize a base layer having a smaller band gap than the bipolar transistor having the base layer composed of SiGe as well as Si. Then, as a result, FIG.
As shown in, the difference (B1-A1) between the potential difference B1 between the valence bands and the potential difference A1 between the conduction bands between the emitter layer 9 and the intrinsic base layer 8a, and between the intrinsic base layer 8a and the collector layer 3b. It is possible to obtain a low-voltage operated hetero-bipolar transistor in which the difference (B2-A2) between the potential difference B2 between the valence band and the potential difference A2 between the conduction bands in is extremely large.

【００７７】図５は、本実施形態に係るヘテロバイポー
ラトランジスタのベース・コレクタ電流のベース電圧依
存特性（ガンメルプロット）を従来のＳｉ−ＢＪＴ，Ｓ
ｉＧｅ−ＨＢＴと比較して示す図である。本実施形態の
ごとく、バンドギャップが小さいＳｉＧｅＣにより構成
されるベース層をヘテロバイポーラトランジスタに設け
ることにより、エミッタ・ベース間のＰＮ接合における
ビルトインポテンシャルが小さくなり、従来の均一組成
ＳｉＧｅＨＢＴと比べて、低電圧で大きなコレクタ電流
が得られる。つまり、本実施形態のＳｉＧｅＣ−ＨＢＴ
においては、従来にない低電圧動作が実現されている。FIG. 5 shows the base voltage-dependent characteristics (Gummel plot) of the base-collector current of the hetero-bipolar transistor according to the present embodiment as compared with the conventional Si-BJT, S.
It is a figure shown in comparison with iGe-HBT. By providing the base layer composed of SiGeC having a small bandgap in the hetero-bipolar transistor as in the present embodiment, the built-in potential in the PN junction between the emitter and the base becomes small, which is lower than that of the conventional uniform composition SiGeHBT. Large collector current can be obtained with voltage. That is, the SiGeC-HBT of the present embodiment
In the above, a low voltage operation which has never been achieved is realized.

【００７８】また、図２１，図２２は、Ｇｅ含有率が２
１．５％，２６．８％のときのＳｉ _1-x Ｇｅ_x 結晶層及
びＳｉ_1-x-y Ｇｅ_x Ｃ_y 結晶層をベース層として有する
バイポーラトランジスタのエミッタ接地におけるＶ_CE
−Ｉ_C 特性（コレクタ−エミッタ間電圧とコレクタ電流
との関係）を示す図である。図２１，２２からわかるよ
うに、Ｓｉ_1-x Ｇｅ_x 結晶層を用いたバイポーラトラン
ジスタにおいては、コレクタ電流ＩＣ がほぼフラット
になる領域がほとんど存在せず、コレクタ電流のＶ_CE依
存性が非常に大きい。すなわち、このバイポーラトラン
ジスタは正常な増幅作用を行なうことが困難であること
がわかる。すなわち、Ｓｉ_1-x Ｇｅ_x 結晶層を用いたバ
イポーラトランジスタにおいては、Ｇｅ含有率が１０％
までが実用的な限界であることが裏付けられている。21 and 22, the Ge content is 2
Si at 1.5% and 26.8% _1-x Ge_x Crystal layer and
And Si_1-xy Ge_x C_y Has a crystal layer as a base layer
V at grounded emitter of bipolar transistor_CE 
-I_C Characteristics (collector-emitter voltage and collector current
FIG. You can see from Figures 21 and 22.
Sea urchin Si_1-x Ge_x Bipolar transistor using crystal layer
In the transistor, the collector current IC is almost flat
There is almost no region where_CEDepending
It has great potential. That is, this bipolar transistor
Dista has difficulty performing normal amplification
I understand. That is, Si_1-x Ge_x A crystal layer
In the Ipolar transistor, the Ge content is 10%
Is proved to be a practical limit.

【００７９】それに対して、Ｓｉ_1-x-y Ｇｅ_x Ｃ_y 結晶
層を用いたバイポーラトランジスタにおいては、コレク
タ電流Ｉ_C がほぼフラットになる領域が存在し、コレク
タ電流のＶ_CE依存性はそれほど大きくない。したがっ
て、本実施形態のＳｉ_1-x-y Ｇｅ_x Ｃ_y 結晶層をベース
層として用いたバイポーラトランジスタは、Ｇｅ含有率
が２１．５％，２６．８％という極めて高い値であって
も、安定したバイポーラ動作を行なうことができること
が示されている。On the other hand, in the bipolar transistor using the Si _1-xy Ge _x C _y crystal layer, there is a region where the collector current I _C becomes almost flat, and the V _CE dependency of the collector current is not so large. . Therefore, the bipolar transistor using the Si _1-xy Ge _x C _y crystal layer of the present embodiment as the base layer is stable even if the Ge content is 21.5% or 26.8%, which is an extremely high value. It has been shown that bipolar operation can be performed.

【００８０】−Ｓｉ層・ＳｉＧｅＣ層の境界付近の構造
− ここでは、本実施形態におけるＮＰＮヘテロバイポーラ
トランジスタのリンを含むエミッタ層９，ボロン（Ｂ）
を含む真性ベース層８ａ及びリンを含むコレクタ層３ｂ
の形成位置と、Ｓｉエピタキシャル層２０，ＳｉＧｅＣ
層４及びＳｉ層５の形成位置との関係について、図６
（ａ），（ｂ）〜図９（ａ），（ｂ）を参照しながら説
明する。図６（ａ），（ｂ）〜図９（ａ），（ｂ）にお
いては、Ｓｉエピタキシャル層２０，ＳｉＧｅＣ層４及
びＳｉ層５の形成位置をＧｅ及びＣの有無によって区別
し、エミッタ層９，真性ベース層８ａ及びコレクタ層３
ｂの形成位置をボロンの有無によって区別している。つ
まり、Ｓｉエピタキシャル層２０及びＳｉ層５にはＧ
ｅ，Ｃはいずれも導入されていないことから、Ｇｅ含有
率とＣ含有率とが記載されているＳｉＧｅＣ層４層と、
Ｓｉエピタキシャル層２０及びＳｉ層５との境界が明示
されている。また、エミッタ層９及びコレクタ層３ｂに
はボロンが導入されていないことから、ボロンの濃度プ
ロファイルが記載されている真性ベース層８ａと、エミ
ッタ層９及びコレクタ層３ｂとの境界が明示されてい
る。なお、図６（ａ），図７（ａ），図８（ａ）及び図
９（ａ）において、エミッタ層９及びコレクタ層３ｂに
導入されたリンの濃度は記載されていない。-Structure in the vicinity of the boundary between the Si layer and the SiGeC layer-Here, the emitter layer 9 containing boron and boron (B) containing phosphorus in the NPN hetero-bipolar transistor in this embodiment.
Intrinsic base layer 8a containing phosphorus and collector layer 3b containing phosphorus
Formation position, Si epitaxial layer 20, SiGeC
FIG. 6 shows the relationship with the formation positions of the layer 4 and the Si layer 5.
Description will be given with reference to (a), (b) to FIGS. 9 (a), (b). In FIGS. 6A and 6B to FIGS. 9A and 9B, the formation positions of the Si epitaxial layer 20, the SiGeC layer 4 and the Si layer 5 are distinguished by the presence or absence of Ge and C, and the emitter layer 9 is formed. , Intrinsic base layer 8a and collector layer 3
The formation position of b is distinguished by the presence or absence of boron. That is, G is added to the Si epitaxial layer 20 and the Si layer 5.
Since neither e nor C has been introduced, four SiGeC layers in which Ge content and C content are described,
The boundary between the Si epitaxial layer 20 and the Si layer 5 is clearly shown. Further, since boron is not introduced into the emitter layer 9 and the collector layer 3b, the boundary between the intrinsic base layer 8a having the boron concentration profile and the emitter layer 9 and the collector layer 3b is clearly shown. . 6 (a), 7 (a), 8 (a) and 9 (a), the concentration of phosphorus introduced into the emitter layer 9 and the collector layer 3b is not shown.

【００８１】また、図６（ｂ），図７（ｂ），図８
（ｂ）及び図９（ｂ）においては、エミッタ層，真性ベ
ース層及びコレクタ層に亘る伝導帯端と価電子帯端との
形状のみを表している。Further, FIG. 6 (b), FIG. 7 (b), FIG.
9B and FIG. 9B, only the shapes of the conduction band edge and the valence band edge over the emitter layer, the intrinsic base layer, and the collector layer are shown.

【００８２】図６（ａ）は、全体的に均一組成のＳｉＧ
ｅＣ層４を備え、ベース層８ａを構成するためのボロン
がＳｉＧｅＣ層４よりも広い範囲，つまりＳｉエピタキ
シャル層２０及びＳｉ層５内にドープされたヘテロバイ
ポーラトランジスタのＳｉエピタキシャル層２０及びＳ
ｉ層５の位置と、真性ベース層８ａ，エミッタ層９及び
コレクタ層３ｂの位置との関係を示す図である。図６
（ｂ）は、図６（ａ）に示す不純物プロファイルを有す
るトランジスタのエネルギーバンド図である。図６
（ｂ）に示すように、ＳｉＧｅＣ層４の外側にエミッタ
・ベース接合、ベース・コレクタ接合があり、Ｓｉ−Ｓ
ｉＧｅＣ間のヘテロ接合界面が階段状に急峻な界面で形
成された場合は、各々の接合部に図６（ａ）に示すよう
な寄生バリアが生じ、キャリアの走行を阻害し、高周波
特性を劣化させる。また、エミッタからキャリアの注入
に要する電圧が高くなり、低電圧化の妨げとなる。これ
は、バンドギャップの大きなシリコンエミッタ層、シリ
コンコレクタ層がｐ型となっているためである。したが
って、真性ベース層８ａやＳｉＧｅＣ層４からはみ出し
た広い範囲にまで形成するのは適切ではない。FIG. 6A shows a SiG having a uniform composition as a whole.
The Si epitaxial layer 20 and S of the hetero-bipolar transistor having the eC layer 4 in which boron for forming the base layer 8a is doped in a wider range than the SiGeC layer 4, that is, in the Si epitaxial layer 20 and the Si layer 5.
It is a figure which shows the relationship between the position of the i layer 5, and the position of the intrinsic | native base layer 8a, the emitter layer 9, and the collector layer 3b. Figure 6
6B is an energy band diagram of a transistor having the impurity profile shown in FIG. Figure 6
As shown in (b), there are an emitter-base junction and a base-collector junction on the outside of the SiGeC layer 4.
When the heterojunction interface between the iGeCs is formed as a stepwise steep interface, a parasitic barrier as shown in FIG. 6A is generated at each junction, which impedes carrier travel and deteriorates high frequency characteristics. Let Further, the voltage required to inject carriers from the emitter becomes high, which hinders the reduction of voltage. This is because the silicon emitter layer and the silicon collector layer having a large band gap are p-type. Therefore, it is not appropriate to form the base layer 8a and the SiGeC layer 4 in a wide range beyond the area.

【００８３】図７（ａ）は、全体的に均一組成のＳｉＧ
ｅＣ層４を備え、ベース層８ａを構成するためのボロン
がＳｉＧｅＣ層４内のみにドープされたヘテロバイポー
ラトランジスタのＳｉエピタキシャル層２０及びＳｉ層
５の位置と、真性ベース層８ａ，エミッタ層９及びコレ
クタ層３ｂの位置との関係を示す図である。図７（ｂ）
は、図７（ａ）に示す不純物プロファイルを有するトラ
ンジスタのエネルギーバンド図である。図７（ｂ）に示
すように、この場合には図７（ａ）に示すようなヘテロ
障壁に寄生バリアは形成されないが、各接合の空乏層領
域にノッチが生じる。このノッチも、また、キャリア
（ここでは電子）の走行を阻害する要因となる。これ
は、従来のＳｉＧｅ−ＨＢＴでは見られないものであ
る。従来のＳｉ／ＳｉＧｅヘテロ接合の場合、バンドギ
ャップ差は、主に価電子帯におけるバンドオフセットΔ
Ｅv として現れ、伝導帯にはほとんどポテンシャルの段
差が生じないのに対して、Ｓｉ／ＳｉＧｅＣヘテロ接合
の場合には、伝導帯にもバンドオフセットΔＥｃが生じ
ることに起因している。また、このＳｉ／ＳｉＧｅＣヘ
テロ接合に生じる伝導帯バンドオフセットはＣ含有率が
大きくなるほど大きくなる。したがって、キャリア（こ
こでは電子）がエミッタ層９から真性ベース層８ａを経
てコレクタ層３ｂに流れること自体はそれほど阻害され
ないが、寄生ノッチにキャリアが蓄積される分だけキャ
リアの流れが遅くなる。つまり、図７（ａ）に示す構造
は、ボロンをＳｉＧｅＣ層４内のみに導入している点で
は好ましいが、ＳｉＧｅＣ層４のＣ含有率及びＧｅ含有
率を一定としてＳｉＧｅＣ層４を全体的に均一な組成に
していることは適切ではない。FIG. 7A shows SiG having a uniform composition as a whole.
The position of the Si epitaxial layer 20 and the Si layer 5 of the hetero-bipolar transistor having the eC layer 4 in which boron for forming the base layer 8a is doped only in the SiGeC layer 4, the intrinsic base layer 8a, the emitter layer 9 and It is a figure which shows the relationship with the position of the collector layer 3b. Figure 7 (b)
FIG. 8 is an energy band diagram of a transistor having the impurity profile shown in FIG. As shown in FIG. 7B, in this case, a parasitic barrier is not formed in the hetero barrier as shown in FIG. 7A, but a notch occurs in the depletion layer region of each junction. This notch also becomes a factor that hinders the travel of carriers (electrons in this case). This is not seen in the conventional SiGe-HBT. In the case of the conventional Si / SiGe heterojunction, the band gap difference is mainly due to the band offset Δ in the valence band.
It appears as Ev, and there is almost no potential step in the conduction band, whereas in the case of the Si / SiGeC heterojunction, a band offset ΔEc also occurs in the conduction band. Further, the conduction band offset generated in this Si / SiGeC heterojunction increases as the C content increases. Therefore, the flow of carriers (electrons in this case) from the emitter layer 9 to the collector layer 3b via the intrinsic base layer 8a is not so hindered, but the flow of carriers is delayed by the amount of carriers accumulated in the parasitic notch. That is, the structure shown in FIG. 7A is preferable in that boron is introduced only into the SiGeC layer 4, but the SiGeC layer 4 is entirely formed with the C content ratio and the Ge content ratio of the SiGeC layer 4 being constant. Having a uniform composition is not appropriate.

【００８４】なお、ボロンなどのｐ型不純物がＳｉＧｅ
Ｃ層４から外にはみ出ていても、ｎ型不純物が導入され
ている領域とｐ型不純物が導入されている領域とがオー
バーラップしていることにより、ｐ型領域がＳｉＧｅＣ
層４内に包含されていればよい。It should be noted that the p-type impurity such as boron is SiGe.
Even if the p-type region is exposed from the C layer 4, the region in which the n-type impurity is introduced and the region in which the p-type impurity is introduced overlap each other, so that the p-type region becomes SiGeC.
It may be contained in the layer 4.

【００８５】図８（ａ）は、中央層４ａが均一組成で、
両側の端部領域である下層４ｂ及び上層４ｃが傾斜組成
のＳｉＧｅＣ層４を備え、ベース層８ａを構成するため
のボロンがＳｉＧｅＣ層４内のみにドープされたヘテロ
バイポーラトランジスタのＳｉエピタキシャル層２０及
びＳｉ層５の位置と、真性ベース層８ａ，エミッタ層９
及びコレクタ層３ｂの位置との関係を示す図である。Ｓ
ｉＧｅＣ層４の下層４ｂにおいて、Ｇｅ含有率及びＣ含
有率が中央層４ａからＳｉエピタキシャル層２０に向か
う方向に徐々に減小している。また、ＳｉＧｅＣ層４の
上層４ｃにおいて、Ｇｅ含有率及びＣ含有率がＳｉ層５
から中央層に向かう方向に徐々に増大している。そし
て、Ｂが導入された領域である真性ベース層８ａは、Ｇ
ｅ含有率及びＣ含有率が一定の均一組成を有する中央層
４ａ内に包含されている。In FIG. 8A, the central layer 4a has a uniform composition,
The lower layer 4b and the upper layer 4c, which are end regions on both sides, are provided with the SiGeC layer 4 having a graded composition, and boron for forming the base layer 8a is doped in only the SiGeC layer 4 to form the Si epitaxial layer 20 of the hetero bipolar transistor and Position of Si layer 5, intrinsic base layer 8a, emitter layer 9
It is a figure which shows the relationship with the position of the collector layer 3b. S
In the lower layer 4b of the iGeC layer 4, the Ge content rate and the C content rate are gradually reduced from the central layer 4a toward the Si epitaxial layer 20. Further, in the upper layer 4c of the SiGeC layer 4, the Ge content and the C content are higher than the Si layer 5
It gradually increases in the direction from to the central layer. The intrinsic base layer 8a, which is a region into which B is introduced, is G
The e content and the C content are contained in the central layer 4a having a uniform composition.

【００８６】ただし、このＧｅ含有率やＣ含有率の変化
は、連続的な変化でなくステップ状の変化であってもよ
い。後述の各実施形態においても同様である。However, the changes in the Ge content rate and the C content rate may be stepwise changes instead of continuous changes. The same applies to each embodiment described below.

【００８７】図８（ｂ）は、図８（ａ）に示す不純物プ
ロファイルを有するトランジスタのエネルギーバンド図
である。図８（ｂ）に示すように、この場合にはヘテロ
障壁に寄生バリアも寄生ノッチも現れない。つまり、Ｇ
ｅ含有率及びＣ含有率が徐々に変化することにより、伝
導帯端には明瞭なポテンシャル段差が発生せず、伝導帯
端がスムーズに変化するエネルギーバンド構造を示して
いる。これは、ＳｉＧｅＣ層４の下層４ｂ，上層４ｃに
おいて、伝導帯端にバンドオフセットを生じさせる原因
となるＣが徐々に変化しているためである。その結果、
キャリア（ここでは電子）がエミッタから真性ベースを
経てコレクタに流れる作用自体が阻害されることはな
く、キャリアの流れが遅くなることもない。すなわち、
真性ベース層８ａをＳｉＧｅＣ層４の中央層４ａに包含
させるとともに、ＳｉＧｅＣ層４のうちＳｉエピタキシ
ャル層２０に隣接する下層４ｂにおいて、Ｇｅ含有率及
びＣ含有率を中央層４ａからＳｉエピタキシャル層２０
に向かう方向に徐々に減小させることにより、ヘテロバ
イポーラトランジスタの伝導帯におけるＳｉＧｅＣ層４
からＳｉエピタキシャル層２０につながる部分で寄生バ
リアやノッチが発生するのを有効に防止することができ
る。同様に、真性ベース層８ａをＳｉＧｅＣ層４の中央
層４ａに包含させるとともに、ＳｉＧｅＣ層４のうちＳ
ｉ層５に隣接する上層４ｃにおいて、Ｇｅ含有率及びＣ
含有率をＳｉ層５から中央層４ａに向かう方向に徐々に
増大させることにより、ヘテロバイポーラトランジスタ
の伝導帯におけるＳｉＧｅＣ層４からＳｉ層５につなが
る部分で寄生バリアやノッチが発生するのを有効に防止
することができる。FIG. 8B is an energy band diagram of a transistor having the impurity profile shown in FIG. As shown in FIG. 8B, in this case, neither the parasitic barrier nor the parasitic notch appears in the hetero barrier. That is, G
It shows an energy band structure in which a clear potential step does not occur at the conduction band edge due to a gradual change in the e content and the C content, and the conduction band edge changes smoothly. This is because in the lower layer 4b and the upper layer 4c of the SiGeC layer 4, C which causes a band offset at the conduction band edge is gradually changed. as a result,
The action of carriers (here, electrons) flowing from the emitter to the collector through the intrinsic base is not hindered, and the flow of carriers is not delayed. That is,
The intrinsic base layer 8a is included in the central layer 4a of the SiGeC layer 4, and in the lower layer 4b of the SiGeC layer 4 adjacent to the Si epitaxial layer 20, the Ge content and the C content are changed from the central layer 4a to the Si epitaxial layer 20.
The SiGeC layer 4 in the conduction band of the hetero-bipolar transistor is gradually reduced toward the SiGeC layer 4.
Therefore, it is possible to effectively prevent a parasitic barrier or a notch from being generated in a portion connected to the Si epitaxial layer 20. Similarly, the intrinsic base layer 8a is included in the central layer 4a of the SiGeC layer 4, and the S
In the upper layer 4c adjacent to the i layer 5, the Ge content and C
By gradually increasing the content ratio in the direction from the Si layer 5 to the central layer 4a, it is possible to effectively generate a parasitic barrier or a notch at a portion connecting from the SiGeC layer 4 to the Si layer 5 in the conduction band of the hetero bipolar transistor. Can be prevented.

【００８８】なお、Ｂが導入された領域である真性ベー
ス層８ａがＳｉＧｅＣ層４の両端部４ｂ，４ｃに跨って
いても、真性ベース層８ａがＳｉＧｅＣ層４からはみ出
ていない限り、寄生バリアは発生することがなく、ノッ
チの発生も抑制することができる。Even if the intrinsic base layer 8a, which is a region into which B is introduced, straddles both ends 4b and 4c of the SiGeC layer 4, the parasitic barrier does not extend unless the intrinsic base layer 8a protrudes from the SiGeC layer 4. The occurrence of notches can be suppressed without occurring.

【００８９】また、ＳｉＧｅＣ層４の下層４ｂ，上層４
ｃにおいて、Ｇｅ含有率及びＣ含有率は図８（ａ）に示
すように必ずしも直線的に増大している必要はなく、多
少の曲がりなどがあってもよい。特に、真性ベース層８
ａがＳｉＧｅＣ層４のうち中央層４ａに包含されている
場合には、ＳｉＧｅＣ層４の端部領域４ｂ，４ｃにおけ
るＧｅ含有率やＣ含有率の変化する形状において階段状
の部分があってもよい。Further, the lower layer 4b and the upper layer 4 of the SiGeC layer 4 are formed.
In c, the Ge content rate and the C content rate do not necessarily have to increase linearly as shown in FIG. 8 (a), and may have some bending or the like. In particular, the intrinsic base layer 8
When a is included in the central layer 4a of the SiGeC layer 4, even if there is a stepped portion in the shape in which the Ge content rate or the C content rate changes in the end regions 4b and 4c of the SiGeC layer 4. Good.

【００９０】図９（ａ）は、中央層４ａが均一組成で下
層４ｂ，上層４ｃが傾斜組成（Ｃのみ）のＳｉＧｅＣ層
４を備え、ベース層８ａを構成するためのボロンがＳｉ
ＧｅＣ層４内のみにドープされたヘテロバイポーラトラ
ンジスタのＳｉエピタキシャル層２０及びＳｉ層５の位
置と、真性ベース層８ａ，エミッタ層９及びコレクタ層
３ｂの位置とを示す図である。ＳｉＧｅＣ層４の下層４
ｂにおいて、Ｇｅ含有率は一定でＣ含有率がＳｉエピタ
キシャル層２０から中央層４ａに向かう方向に徐々に減
小している。また、ＳｉＧｅＣ層４の上層４ｃにおい
て、Ｇｅ含有率が一定でＣ含有率がＳｉ層５から中央層
４ａに向かう方向に徐々に増大している。そして、Ｂが
導入された領域である真性ベース層８ａは、Ｇｅ含有率
及びＣ含有率が一定の均一組成を有する中央層４ａ内に
包含されている。In FIG. 9A, the central layer 4a is provided with a SiGeC layer 4 having a uniform composition, the lower layer 4b and the upper layer 4c are graded compositions (only C), and boron for forming the base layer 8a is Si.
FIG. 6 is a diagram showing the positions of the Si epitaxial layer 20 and the Si layer 5 of the hetero bipolar transistor doped only in the GeC layer 4, and the positions of the intrinsic base layer 8a, the emitter layer 9, and the collector layer 3b. Lower layer 4 of SiGeC layer 4
In b, the Ge content is constant, and the C content gradually decreases in the direction from the Si epitaxial layer 20 toward the central layer 4a. In the upper layer 4c of the SiGeC layer 4, the Ge content is constant and the C content gradually increases in the direction from the Si layer 5 to the central layer 4a. Then, the intrinsic base layer 8a, which is a region into which B is introduced, is included in the central layer 4a having a uniform composition with a constant Ge content and C content.

【００９１】図９（ｂ）は、図９（ａ）に示す不純物プ
ロファイルを有するトランジスタのエネルギーバンド図
である。図９（ｂ）に示すように、この場合にはヘテロ
障壁に寄生バリアも寄生ノッチも現れない。つまり、Ｃ
含有率が徐々に変化することにより、伝導帯端には明瞭
なポテンシャル段差が発生せず、伝導帯端がスムーズに
変化するエネルギーバンド構造を示している。これは、
ＳｉＧｅＣ層４の下層４ｂ，上層４ｃにおいて、伝導帯
端にバンドオフセットを生じさせる原因となるＣが徐々
に変化しているためである。その結果、キャリアがエミ
ッタから真性ベースを経てコレクタに流れる作用自体が
阻害されることはなく、キャリアの流れが遅くなること
もない。すなわち、真性ベース層８ａをＳｉＧｅＣ層４
の中央層４ａに包含させるとともに、ＳｉＧｅＣ層４の
うちＳｉエピタキシャル層２０に隣接する下層４ｂにお
いて、Ｇｅ含有率は一定であってもＣ含有率を中央層４
ａからＳｉエピタキシャル層２０に向かう方向に徐々に
減小させることにより、ヘテロバイポーラトランジスタ
の伝導帯におけるＳｉＧｅＣ層４からＳｉエピタキシャ
ル層２０につながる部分で寄生バリアやノッチが発生す
るのを有効に防止することができる。同様に、真性ベー
ス層８ａをＳｉＧｅＣ層４の中央層４ａに包含させると
ともに、ＳｉＧｅＣ層４のうちＳｉ層５に隣接する上層
４ｃにおいて、Ｇｅ含有率は一定であってもＣ含有率を
Ｓｉ層５からＳｉＧｅＣ層４の中央層４ａに向かう方向
に徐々に増大させることにより、ヘテロバイポーラトラ
ンジスタの伝導帯におけるＳｉＧｅＣ層４からＳｉ層５
につながる部分で寄生バリアやノッチが発生するのを有
効に防止することができる。FIG. 9B is an energy band diagram of a transistor having the impurity profile shown in FIG. 9A. As shown in FIG. 9B, in this case, neither the parasitic barrier nor the parasitic notch appears in the hetero barrier. That is, C
This shows an energy band structure in which the conduction band edge changes smoothly without a clear potential step at the conduction band edge due to the gradual change in the content rate. this is,
This is because in the lower layer 4b and the upper layer 4c of the SiGeC layer 4, C that causes a band offset at the conduction band edge is gradually changed. As a result, the action itself of carriers flowing from the emitter to the collector through the intrinsic base is not hindered, and the carrier flow is not delayed. That is, the intrinsic base layer 8a is replaced by the SiGeC layer 4
In the lower layer 4b of the SiGeC layer 4 adjacent to the Si epitaxial layer 20, the C content is kept constant even if the Ge content is constant.
Gradually reducing in the direction from a to the Si epitaxial layer 20 effectively prevents generation of a parasitic barrier or notch in the portion connecting the SiGeC layer 4 to the Si epitaxial layer 20 in the conduction band of the heterobipolar transistor. be able to. Similarly, the intrinsic base layer 8a is included in the central layer 4a of the SiGeC layer 4, and in the upper layer 4c of the SiGeC layer 4 adjacent to the Si layer 5, even if the Ge content is constant, the C content is changed to the Si layer. 5 from the SiGeC layer 4 to the central layer 4a of the SiGeC layer 4 to gradually increase the SiGeC layer 4 to the Si layer 5 in the conduction band of the hetero-bipolar transistor.
It is possible to effectively prevent a parasitic barrier or a notch from being generated in a portion connected to.

【００９２】なお、Ｂが導入された領域である真性ベー
ス層８ａがＳｉＧｅＣ層４の下層４ｂ，上層４ｃに跨っ
ていても、ＳｉＧｅＣ層４からはみ出ていない限り、寄
生バリアは発生することがなく、ノッチの発生も抑制す
ることができる。Even if the intrinsic base layer 8a, which is the region into which B is introduced, straddles the lower layer 4b and the upper layer 4c of the SiGeC layer 4, no parasitic barrier is generated unless it extends from the SiGeC layer 4. It is also possible to suppress the occurrence of notches.

【００９３】以上のように、ＳｉＧｅＣ層４とＳｉ層５
又はＳｉ端結晶膜２０との間のヘテロ接合界面でＣ含有
率やＧｅ含有率が徐々に変化する傾斜組成とすることに
より、キャリア（電子）の走行を阻害することなく、ま
た、動作電圧の上昇を招くことなく、高周波特性に優
れ、低電圧で動作する実用的なヘテロバイポーラトラン
ジスタを形成することができる。As described above, the SiGeC layer 4 and the Si layer 5 are
Alternatively, by providing a graded composition in which the C content rate and the Ge content rate gradually change at the heterojunction interface with the Si edge crystal film 20, the carrier (electron) travel is not hindered, and the operating voltage It is possible to form a practical hetero-bipolar transistor which is excellent in high-frequency characteristics and operates at a low voltage without causing an increase.

【００９４】また、ＳｉＧｅＣ層４の下層４ｂ，上層４
ｃにおいて、Ｃ含有率は必ずしも直線的に増大している
必要はなく、多少の曲がりなどがあってもよい。特に、
真性ベース層８ａがＳｉＧｅＣ層４のうち中央層４ａに
包含されている場合には、ＳｉＧｅＣ層４の下層４ｂ，
上層４ｃにおける含有率が変化するプロファイル中に階
段状の部分があってもよい。Further, the lower layer 4b and the upper layer 4 of the SiGeC layer 4 are formed.
In c, the C content does not necessarily have to increase linearly, and may have some bending. In particular,
When the intrinsic base layer 8a is included in the central layer 4a of the SiGeC layer 4, the lower layer 4b of the SiGeC layer 4,
There may be a stepped portion in the profile in which the content rate in the upper layer 4c changes.

【００９５】また、本実施形態では、真性ベース層８ａ
をＧｅ含有率が３０％、Ｃ含有率が２．１％で残部がＳ
ｉからなるＳｉＧｅＣ（Ｓｉ_0.679 Ｇｅ_0.30Ｃ_0.021）
により構成している。この組成を有するＳｉＧｅＣ層を
Ｓｉ層上にエピタキシャル成長させた場合、ＳｉＧｅＣ
層は約１．０％の圧縮歪みを受けた状態となっている。
このような、圧縮歪みを受けた状態の組成を選択した理
由は、格子整合系と比較して、圧縮歪みを受けている系
では、低いＧｅ含有率及び低いＣ含有率を有していて
も、高いＧｅ含有率又はＣ含有率を有し格子整合したＳ
ｉＧｅＣ層のバンドギャップと同程度のバンドギャップ
が得られるからである。具体的には、本実施形態におけ
る圧縮歪みを受けたＳｉ_0.679 Ｇｅ_0.30Ｃ_0.021層のバ
ンドギャップは０．９５ｅＶであるが、これと同等の小
さいバンドギャップを格子整合系で実現する場合には、
Ｇｅ含有率を４２％、Ｃ含有率を５．１％にする必要が
ある。つまり、Ｇｅ含有率もＣ含有率も大きくする必要
があり、Ｃ含有率の増大に伴う結晶性の悪化が生じる可
能性もある。また、上述のノッチもＣ含有率が大きくな
ると発生しやすい。Further, in this embodiment, the intrinsic base layer 8a is
With a Ge content of 30%, a C content of 2.1% and the balance of S
SiGeC composed of i (Si _0.679 Ge _0.30 C _0.021 )
It is composed by. When a SiGeC layer having this composition is epitaxially grown on the Si layer, SiGeC
The layer is in a state of being subjected to a compressive strain of about 1.0%.
The reason for selecting such a composition in the state of being subjected to compressive strain is that the system having a compressive strain has a low Ge content and a low C content as compared with the lattice-matched system. , S that is lattice-matched with high Ge or C content
This is because a band gap similar to that of the iGeC layer can be obtained. Specifically, the band gap of the Si _0.679 Ge _0.30 C _0.021 layer subjected to compressive strain in this embodiment is 0.95 eV. However, when a small band gap equivalent to this is realized by a lattice matching system,
It is necessary to set the Ge content to 42% and the C content to 5.1%. That is, it is necessary to increase both the Ge content and the C content, and there is a possibility that the crystallinity may be deteriorated as the C content increases. Further, the above notch is also likely to occur when the C content increases.

【００９６】図１０は、すでに説明した図１を簡略化し
て、１．０％以下の圧縮歪みを受ける領域を示す状態図
である。そして、図１０中のドットハッチングを施した
領域Ｒａは、格子整合条件を含まずに、格子歪みが１．
０％以下の圧縮歪みを受ける領域である。上述のよう
に、Ｃ含有率の増大を抑制しつつ、有効な効果を発揮し
得るほどに小さなバンドギャップを真性ベース層に持た
せるためには、図１０中のドットハッチングを施して示
す領域Ｒａの組成を有するＳｉＧｅＣ層を用いてベース
層を構成することが望ましい。FIG. 10 is a state diagram showing a region which is subjected to compressive strain of 1.0% or less by simplifying FIG. 1 already described. Then, the dot-hatched region Ra in FIG. 10 does not include the lattice matching condition and the lattice strain is 1.
It is a region that receives a compression strain of 0% or less. As described above, in order to allow the intrinsic base layer to have a band gap small enough to exert an effective effect while suppressing an increase in the C content, a region Ra shown by dot hatching in FIG. It is desirable to configure the base layer using a SiGeC layer having the composition of

【００９７】このように、Ｓｉエピタキシャル層２０の
上にエピタキシャル成長により形成されたＳｉＧｅＣ層
４を有するヘテロバイポーラトランジスタにおいて、Ｓ
ｉＧｅＣ層４によって包含される真性ベース層８ａを設
け、かつ、ＳｉＧｅＣ層４を格子歪みが１．０％以内で
バンドギャップが小さくなるような条件でＧｅ，Ｃを含
む均一組成のＳｉＧｅＣで構成することにより、低電圧
で動作しうる動作速度の高いヘテロバイポーラトランジ
スタを実現することができる。また、このようなＳｉ／
ＳｉＧｅＣ系のヘテロバイポーラトランジスタは、現在
汎用されているシリコンプロセスを用いて容易に形成す
ることができるので、シリコン基板の上に集積化するこ
とも容易である。As described above, in the hetero-bipolar transistor having the SiGeC layer 4 formed by epitaxial growth on the Si epitaxial layer 20, S
The intrinsic base layer 8a included by the iGeC layer 4 is provided, and the SiGeC layer 4 is composed of SiGeC having a uniform composition containing Ge and C under the condition that the band gap becomes small when the lattice strain is within 1.0%. As a result, it is possible to realize a hetero-bipolar transistor that can operate at a low voltage and has a high operating speed. In addition, such Si /
Since the SiGeC-based heterobipolar transistor can be easily formed by using a silicon process which is currently widely used, it can be easily integrated on a silicon substrate.

【００９８】なお、本実施形態においては、コレクタ層
３ｂ及びエミッタ層９をＳｉ単一組成を有する結晶によ
り構成したが、本発明はかかる実施形態に限定されるも
のではない。たとえば、Ｓｉエピタキシャル層２０や、
Ｓｉ層５にＧｅやＣを含ませても、ＳｉＧｅＣ層４の格
子歪みが１．０％以下である限り、本実施形態と同様の
効果を発揮することは可能である。In this embodiment, the collector layer 3b and the emitter layer 9 are made of a crystal having a single Si composition, but the present invention is not limited to this embodiment. For example, the Si epitaxial layer 20,
Even if the Si layer 5 contains Ge or C, as long as the lattice distortion of the SiGeC layer 4 is 1.0% or less, the same effect as that of the present embodiment can be exhibited.

【００９９】（第２の実施形態）次に、真性ベース層８
ａが傾斜組成ＳｉＧｅＣにより構成されたＳｉＧｅＣ−
ＨＢＴに関する第２の実施形態について説明する。(Second Embodiment) Next, the intrinsic base layer 8
a is a SiGeC-containing a graded composition SiGeC-
A second embodiment regarding the HBT will be described.

【０１００】図１１（ａ）〜（ｃ）は、それぞれ従来の
傾斜組成のベース層を有するＳｉＧｅ−ＨＢＴのエネル
ギーバンド図、本実施形態に係る傾斜組成のベース層を
有するＳｉＧｅＣ−ＨＢＴのエネルギーバンド図、及び
本実施形態のＳｉＧｅＣ−ＨＢＴのＧｅ含有率，Ｃ含有
率及びＢ（ボロン）濃度を示す図である。11A to 11C are energy band diagrams of a SiGe-HBT having a conventional base layer having a graded composition, and the energy band of SiGeC-HBT having a base layer having a graded composition according to the present embodiment. It is a figure and a figure showing Ge content rate, C content rate, and B (boron) density of SiGeC-HBT of this embodiment.

【０１０１】図１１（ａ）に示すように、従来のＳｉＧ
ｅヘテロバイポーラトランジスタにおいては、例えばベ
ース層のうちエミッタ層に接する端部におけるＧｅ含有
率が最小（例えば０％）で、ベース層のうちコレクタ層
に接する端部におけるＧｅ含有率が最大（例えば１０
％）となるような傾斜組成ＳｉＧｅ層によってベース層
を構成することにより、ＳｉＧｅベース層におけるエミ
ッタ層に接する部分のバンドギャップが最大値Ｃ１で、
ＳｉＧｅベース層におけるコレクタ層に接する部分のバ
ンドギャップが最小値Ｃ２となるように構成できる。そ
して、このような傾斜組成を有するＳｉＧｅにより構成
されるベース層においては、伝導帯端の傾斜によってキ
ャリアをコレクタ層に向かう方向に加速する電界が生じ
る。このようなドリフト走行の場合には、キャリアの拡
散による走行よりも走行速度が高いので、ヘテロバイポ
ーラトランジスタの動作速度をさらに向上させることが
可能になる。しかし、従来の傾斜ベース構造を有するＳ
ｉＧｅ−ＨＢＴでは、平均格子歪みが０．５％であるこ
とという制限から、ベース層におけるコレクタに接する
部分のＧｅ含有率を２０％程度までしか大きくすること
ができなかったので、バンドギャップの最小値Ｃ２を
０．９７ｅＶ以下にすることは困難であった。そのた
め、ベース層における伝導帯端の傾斜の程度も、（１．
１２−０．９７）（ｅＶ）／ｔ＝０．１５ｅＶ／ｔ（ｔ
はベース層の厚み）以上に大きくすることができない。As shown in FIG. 11A, conventional SiG
In the e-hetero bipolar transistor, for example, the Ge content in the end of the base layer in contact with the emitter layer is minimum (for example, 0%), and the Ge content in the end of the base layer in contact with the collector layer is maximum (for example, 10%).
%), The base layer is formed of a graded composition SiGe layer such that the band gap of the SiGe base layer in contact with the emitter layer has a maximum value C1,
The band gap of the SiGe base layer in contact with the collector layer can be set to the minimum value C2. Then, in the base layer made of SiGe having such a gradient composition, an electric field that accelerates carriers in the direction toward the collector layer is generated due to the inclination of the conduction band edge. In the case of such drift traveling, the traveling speed is higher than the traveling due to carrier diffusion, so that the operating speed of the hetero-bipolar transistor can be further improved. However, S with a conventional tilted base structure
In iGe-HBT, since the average lattice strain is 0.5%, the Ge content of the portion in contact with the collector in the base layer can be increased to only about 20%. It was difficult to set the value C2 to 0.97 eV or less. Therefore, the degree of inclination of the conduction band edge in the base layer is also (1.
12-0.97) (eV) /t=0.15 eV / t (t
Cannot be larger than the thickness of the base layer).

【０１０２】一方、図１１（ｂ），（ｃ）に示すよう
に、本実施形態の真性ベース層８ａを包含するＳｉＧｅ
Ｃ層４の中央層４ａは、Ｓｉ層５（エミッタ層）に接す
る部分においてはＧｅ含有率及びＣ含有率を０（つまり
Ｓｉ単独の組成）とし、Ｓｉ結晶膜２０（コレクタ層）
に接する部分においてはＧｅ含有率を４０％，Ｃ含有率
を１％としている。そして、ＳｉＧｅＣ層４において、
Ｓｉ層５からＳｉエピタキシャル層２０に向かう方向に
Ｇｅ含有率およびＣ含有率が直線的に大きく増大する構
造となっている。ただし、ＳｉＧｅＣ層４におけるＧｅ
含有率とＣ含有率との比は一定（４０：１）に保たれて
いる。また、ＳｉＧｅＣ層４の下層４ｂにおいては、Ｇ
ｅ含有率及びＣ含有率が中央層４ａからＳｉエピタキシ
ャル層２０に向かう方向に徐々に減小している。ただ
し、本実施形態においては、ＳｉＧｅＣ層４のうちＳｉ
層５に接する部分がＳｉ単一組成であるので、中央層４
ａと上層４ｃとが連続した組成を有し、一体化されてい
る。On the other hand, as shown in FIGS. 11B and 11C, SiGe including the intrinsic base layer 8a of the present embodiment.
The central layer 4a of the C layer 4 has a Ge content rate and a C content rate of 0 (that is, a composition of Si alone) in a portion in contact with the Si layer 5 (emitter layer), and the Si crystal film 20 (collector layer).
The Ge content is 40% and the C content is 1% in the portion in contact with. Then, in the SiGeC layer 4,
It has a structure in which the Ge content rate and the C content rate increase linearly greatly in the direction from the Si layer 5 to the Si epitaxial layer 20. However, Ge in the SiGeC layer 4
The ratio between the content rate and the C content rate is kept constant (40: 1). In the lower layer 4b of the SiGeC layer 4, G
The e content and the C content gradually decrease in the direction from the central layer 4a to the Si epitaxial layer 20. However, in the present embodiment, Si in the SiGeC layer 4 is
Since the portion in contact with the layer 5 has a single Si composition, the central layer 4
a and the upper layer 4c have a continuous composition and are integrated.

【０１０３】この場合、Ｇｅ含有率が４０％，Ｃ含有率
が１．０％のＳｉＧｅＣ層のバンドギャップは０．８３
ｅＶである。したがって、（１．１２−０．８３）（ｅ
Ｖ）／ｔ＝０．２９ｅＶ（２９０ｍｅＶ）／ｔ（ｔはベ
ース層の厚み）の伝導帯端の傾斜を実現することができ
る。そして、ＳｉＧｅＣ層４における伝導帯端の傾斜
は、Ｇｅ含有率，Ｃ含有率を変化させることによってさ
らに大きくすることも可能である。したがって、本発明
のＳｉＧｅＣ層によって構成される真性ベース層におい
ては、転位の発生を招かない平均格子歪み（１．０％）
（最大格子歪み２．０％）の範囲内でバンドギャップの
傾斜をさらに大きくすることが可能である。In this case, the band gap of the SiGeC layer having a Ge content of 40% and a C content of 1.0% is 0.83.
eV. Therefore, (1.12-0.83) (e
It is possible to realize the inclination of the conduction band edge of V) /t=0.29 eV (290 meV) / t (t is the thickness of the base layer). The inclination of the conduction band edge in the SiGeC layer 4 can be further increased by changing the Ge content rate and the C content rate. Therefore, in the intrinsic base layer composed of the SiGeC layer of the present invention, the average lattice strain (1.0%) that does not cause the generation of dislocations.
It is possible to further increase the inclination of the band gap within the range of (maximum lattice strain 2.0%).

【０１０４】すなわち、本実施形態のヘテロバイポーラ
トランジスタによると、Ｇｅ含有率及びＣ含有率の調整
により、真性ベース層８ａにおける格子歪みを抑制しつ
つ真性ベース層８ａにおけるコレクタ層に接する部分の
バンドギャップを極めて小さくすることができることか
ら、バンドギャップがエミッタ側からコレクタ側に向か
う方向に減小する傾斜の度合いの大きい，電界によるキ
ャリアの加速機能の高いＨＢＴを実現することができ
る。That is, according to the hetero-bipolar transistor of this embodiment, the band gap of the portion of the intrinsic base layer 8a in contact with the collector layer is suppressed by suppressing the lattice strain in the intrinsic base layer 8a by adjusting the Ge content rate and the C content rate. Since it can be made extremely small, it is possible to realize an HBT having a large degree of inclination in which the band gap decreases in the direction from the emitter side to the collector side and having a high function of accelerating carriers by an electric field.

【０１０５】特に、本実施形態のように、ＳｉＧｅＣ層
４を、Ｓｉ層５（エミッタ側）からＳｉエピタキシャル
層２０（コレクタ側）に向かう方向にＧｅ含有率及びＣ
含有率が直線的に増大していく傾斜組成構造とすること
により、バンドギャップがエミッタ側からコレクタ側に
向かう方向に直線的に減小している傾斜電界加速機能の
高いＨＢＴを実現することができる。具体的には、上述
のようなＳｉＧｅＣ層４の組成によって、ＳｉＧｅＣ層
４のうちＳｉ層５に接する部分の格子歪みが１．２％と
なる。この値は、上述の転位の発生を招かないための平
均格子歪み１．０％よりも大きい値である。しかし、真
性ベース層８ａを構成するＳｉＧｅＣ層４が傾斜組成構
造の場合は、ＳｉＧｅＣ層４全域にわたる平均的な格子
歪みが重要な値となる。本実施形態のＳｉＧｅＣ層４に
おいては、ＳｉＧｅＣ層４の平均的な格子歪みは０．６
％であり、この値は１．０％以下の値であるので、真性
ベース層８ａにおける転位の発生を招くことはなく、問
題はない。そして、真性ベース層８ａを構成するＳｉＧ
ｅＣ層４をこのような傾斜組成構造とすることにより、
ＳｉＧｅＣ層４のエミッタ側端部からコレクタ側端部に
亘って２９０ｍｅＶものバンドギャップの変化が得られ
るので、キャリア（ここでは電子）に対するより強い電
界加速機能を発揮することができ、超高速動作が可能な
ＳｉＧｅＣ−ＨＢＴを得ることができる。In particular, as in this embodiment, the SiGeC layer 4 is formed in the direction from the Si layer 5 (emitter side) to the Si epitaxial layer 20 (collector side) in terms of Ge content and C content.
By adopting a graded composition structure in which the content rate increases linearly, it is possible to realize an HBT with a high gradient electric field acceleration function in which the band gap linearly decreases in the direction from the emitter side to the collector side. it can. Specifically, due to the composition of the SiGeC layer 4 as described above, the lattice strain of the portion of the SiGeC layer 4 in contact with the Si layer 5 is 1.2%. This value is larger than the average lattice strain of 1.0% so as not to cause the above dislocation. However, when the SiGeC layer 4 forming the intrinsic base layer 8a has a graded composition structure, the average lattice strain over the entire area of the SiGeC layer 4 becomes an important value. In the SiGeC layer 4 of this embodiment, the average lattice strain of the SiGeC layer 4 is 0.6.
%, And since this value is 1.0% or less, no dislocation is caused in the intrinsic base layer 8a and there is no problem. Then, the SiG forming the intrinsic base layer 8a
By forming the eC layer 4 with such a graded composition structure,
Since a band gap change of 290 meV can be obtained from the end of the SiGeC layer 4 on the emitter side to the end on the collector side, a stronger electric field accelerating function for carriers (electrons in this case) can be exerted, and ultra-high speed operation can be achieved. A possible SiGeC-HBT can be obtained.

【０１０６】なお、ＳｉＧｅＣ層４内においてエネルギ
ーギャップがＳｉ層５からＳｉエピタキシャル層２０に
向かう方向に増大する形状が必ずしも直線的である必要
はないが、直線的に増大する場合には、ＳｉＧｅＣ層４
内において常に一定の加速度をキャリアに与えることが
でき、キャリアを加速する機能が特に大きい。The shape in which the energy gap in the SiGeC layer 4 increases in the direction from the Si layer 5 to the Si epitaxial layer 20 does not necessarily have to be linear. However, in the case of linear increase, the SiGeC layer Four
A constant acceleration can always be applied to the carrier, and the function of accelerating the carrier is particularly large.

【０１０７】ここで、ＳｉＧｅＣ層４の全域にわたる平
均的な格子歪みが１．０％以下となる状態とは、以下の
ような場合をいう。例えば、図１１（ｃ）に示すごとく
真性ベース層８ａを構成するＳｉＧｅＣ層４のうちＳｉ
層５に接する部分（エミッタ側端部）の組成をＳｉ単一
組成とし、ＳｉＧｅＣ層４内においてＳｉ層５に接する
部分からＳｉ結晶膜２０に接する部分（コレクタ側端
部）に向かう方向にＧｅ含有率およびＣ含有率が直線的
に増加していく三角形のプロファイルをもつ場合には、
Ｇｅ含有率およびＣ含有率がピークとなる中央層４ａの
コレクタ側端部における組成の格子歪み量が２％以下と
なるような場合である。Here, the state in which the average lattice strain is 1.0% or less over the entire region of the SiGeC layer 4 means the following cases. For example, as shown in FIG. 11C, Si of the SiGeC layer 4 forming the intrinsic base layer 8a is Si.
The composition of the portion in contact with the layer 5 (end portion on the emitter side) is a single Si composition, and Ge is oriented in the direction from the portion in contact with the Si layer 5 in the SiGeC layer 4 to the portion (end portion on the collector side) in contact with the Si crystal film 20. If the content and C content have a triangular profile that increases linearly,
This is a case where the lattice strain amount of the composition at the collector-side end of the central layer 4a where the Ge content rate and the C content rate reach the peak is 2% or less.

【０１０８】本実施形態では、ＳｉＧｅＣ層４が圧縮歪
みを受けている領域Ｒａ（図１０参照）における組成を
有するＳｉＧｅＣ層４が傾斜組成を有する場合について
説明したが、その際、以下の事項に留意する必要があ
る。In this embodiment, the case where the SiGeC layer 4 having the composition in the region Ra (see FIG. 10) in which the SiGeC layer 4 is subjected to compressive strain has the graded composition has been described. It needs to be noted.

【０１０９】図１２は、図１と同じＳｉＧｅＣ三元混晶
半導体におけるＧｅ及びＣの含有率とバンドギャップ，
格子歪みの関係を示す図であって、Ｇｅ含有率及びＣ含
有率を両者の比を一定としながら直線的に変化させる場
合の組成の変化方向を矢印によって示している。図１２
からわかるように、ＳｉＧｅＣ層４を格子整合させた状
態で（図１２における格子歪みが０％の直線上の部分）
バンドギャップを傾斜させる場合には、ＳｉＧｅＣ層４
の組成制御を十分に行わないと、その組成が仕様から若
干ずれた場合には、バンドギャップの等高線に対して垂
直に近い方向に変化するので、バンドギャップの変動が
大きく再現性に問題がある。したがって、格子整合した
状態でバンドギャップを傾斜させる構造は回避して、Ｓ
ｉＧｅＣ層４の圧縮歪みを受けた領域又は引っ張り歪み
を受けた領域のいずれかのみにおいて傾斜組成を持たせ
るほうが望ましい。また、結晶成長の観点からも、圧縮
歪みをうけた領域での傾斜組成としたほうが、ＧｅやＣ
の含有率をできるだけ少なくしつつ、より小さなバンド
ギャップを実現することができる点で望ましい。FIG. 12 shows the Ge and C contents and band gap in the same SiGeC ternary mixed crystal semiconductor as in FIG.
It is a figure which shows the relationship of a lattice strain, and changes direction of a composition when Ge content rate and C content rate are changed linearly, making the ratio of both are shown by the arrow. 12
As can be seen from FIG. 12, in the state where the SiGeC layer 4 is lattice-matched (the portion on the straight line where the lattice strain is 0% in FIG. 12).
When the band gap is inclined, the SiGeC layer 4
If the composition is not sufficiently controlled, if the composition deviates slightly from the specification, the composition will change in a direction close to perpendicular to the contour of the bandgap, so there will be large variations in the bandgap and there will be problems with reproducibility. . Therefore, a structure in which the band gap is inclined in a lattice-matched state is avoided and S
It is desirable that the iGeC layer 4 has a graded composition only in either the region subjected to compressive strain or the region subject to tensile strain. Also, from the viewpoint of crystal growth, it is better to use Ge or C for the graded composition in the region subjected to compressive strain.
It is desirable in that a smaller bandgap can be realized while the content ratio of is reduced as much as possible.

【０１１０】以上のことから、本実施形態の真性ベース
層８ａを構成するＳｉＧｅＣ層４においては、格子整合
条件に適合する部分（図１２における格子歪みが０％の
直線上の部分）を含まずに、ＳｉＧｅＣ層４の全域に亘
る平均的な格子歪みが１．０％以下の圧縮歪みを受ける
領域内において、Ｇｅ含有率およびＣ含有率を変化させ
ておくことが望ましい。From the above, the SiGeC layer 4 constituting the intrinsic base layer 8a of the present embodiment does not include a portion that meets the lattice matching condition (a portion on the straight line where the lattice strain is 0% in FIG. 12). In addition, it is desirable to change the Ge content rate and the C content rate in a region where the average lattice strain over the entire region of the SiGeC layer 4 receives a compressive strain of 1.0% or less.

【０１１１】また、本実施形態においては、図１１
（ｃ）に示すように、ＳｉＧｅＣ層４の下層４ｂにおけ
るＧｅ含有率及びＣ含有率を中央部４ａからＳｉエピタ
キシャル層２０に向かう方向に徐々に減小させているの
で、第１の実施形態と同様に、ベース・コレクタ接合界
面（ＳｉＧｅＣ層４−Ｓｉエピタキシャル層２０間のヘ
テロ障壁）において、寄生バリア（図６（ａ）参照）や
ノッチ（図７（ａ）参照）の発生を抑制し、伝導帯にお
ける明瞭なポテンシャル段差の発生を抑制して、スムー
ズなバンド構造を得ることができる。Further, in this embodiment, FIG.
As shown in (c), the Ge content and the C content in the lower layer 4b of the SiGeC layer 4 are gradually reduced in the direction from the central portion 4a toward the Si epitaxial layer 20, so that the first embodiment is different from the first embodiment. Similarly, at the base-collector junction interface (hetero barrier between the SiGeC layer 4 and the Si epitaxial layer 20), the generation of parasitic barriers (see FIG. 6A) and notches (see FIG. 7A) is suppressed, It is possible to suppress the generation of a clear potential step in the conduction band and obtain a smooth band structure.

【０１１２】ただし、下層４ｂにおけるＣ含有率のみを
中央層からＳｉエピタキシャル層２０に向かう方向に徐
々に減小させてもよい。また、ノッチなどのバンドオフ
セットが深刻な不具合を招くことがない種類のバイポー
ラトランジスタにおいては、下層４ｂに傾斜組成を持た
せる必要は必ずしもない。However, only the C content in the lower layer 4b may be gradually reduced in the direction from the central layer to the Si epitaxial layer 20. Further, in a bipolar transistor of a type in which a band offset such as a notch does not cause a serious problem, it is not always necessary to give the lower layer 4b a graded composition.

【０１１３】このように、本実施形態の傾斜組成を有す
るＳｉＧｅＣ層４によって構成される真性ベース層８ａ
を備えたＳｉＧｅＣ−ＨＢＴにおいて、さらに、Ｓｉ／
ＳｉＧｅＣヘテロ接合界面でＣ含有率やＧｅ含有率が変
化する傾斜組成とすることにより、キャリアの走行を阻
害することなく、高周波特性に優れた実用的なヘテロバ
イポーラトランジスタを形成することができる。As described above, the intrinsic base layer 8a constituted by the SiGeC layer 4 having the graded composition of this embodiment.
In the SiGeC-HBT provided with
By using a graded composition in which the C content rate and the Ge content rate change at the SiGeC heterojunction interface, it is possible to form a practical heterobipolar transistor excellent in high frequency characteristics without impeding carrier travel.

【０１１４】（第３の実施形態）次に、真性ベース層８
ａが傾斜組成ＳｉＧｅＣにより構成され、かつエミッタ
−ベース間のビルトインポテンシャルが低減されたＳｉ
ＧｅＣ−ＨＢＴに関する第３の実施形態について説明す
る。(Third Embodiment) Next, the intrinsic base layer 8
Si in which a is composed of a graded composition SiGeC and the built-in potential between the emitter and the base is reduced
A third embodiment regarding GeC-HBT will be described.

【０１１５】図１３（ａ），（ｂ）は、それぞれ、本実
施形態における傾斜組成ＳｉＧｅＣ−ＨＢＴのエネルギ
ーバンド図、及びＧｅ含有率，Ｃ含有率及びＢ（ボロ
ン）濃度を示す図である。本実施形態においては、真性
ベース層８ａを構成するＳｉＧｅＣ層４の中央層４ａの
うち，エミッタを構成するＳｉ層５に接する部分をＳｉ
単一組成ではなく、Ｓｉよりもバンドギャップの小さい
ＳｉＧｅ又はＳｉＧｅＣにより構成している。また、真
性ベース層８ａを構成するＳｉＧｅＣ層４の中央層４ａ
のうち，コレクタを構成するＳｉエピタキシャル層２０
に接する部分をＳｉよりもバンドギャップの小さいＳｉ
ＧｅＣにより構成している。そして、ＳｉＧｅＣ層４の
下層４ｂにおいては、Ｇｅ含有率及びＣ含有率が中央層
４ａからＳｉエピタキシャル層２０に向かう方向に徐々
に減小している。さらに、ＳｉＧｅＣ層４の上層４ｃに
おいても、Ｇｅ含有率及びＣ含有率がＳｉ層５から中央
層４ａに向かう方向に徐々に増大している。13 (a) and 13 (b) are an energy band diagram of the graded composition SiGeC-HBT in the present embodiment, and a diagram showing the Ge content rate, the C content rate and the B (boron) concentration, respectively. In the present embodiment, of the central layer 4a of the SiGeC layer 4 forming the intrinsic base layer 8a, the portion in contact with the Si layer 5 forming the emitter is made into Si.
Instead of a single composition, it is made of SiGe or SiGeC having a band gap smaller than Si. In addition, the central layer 4a of the SiGeC layer 4 forming the intrinsic base layer 8a
Of these, the Si epitaxial layer 20 that constitutes the collector
The part in contact with Si has a smaller band gap than Si
It is composed of GeC. Then, in the lower layer 4b of the SiGeC layer 4, the Ge content rate and the C content rate are gradually reduced in the direction from the central layer 4a to the Si epitaxial layer 20. Further, also in the upper layer 4c of the SiGeC layer 4, the Ge content rate and the C content rate gradually increase in the direction from the Si layer 5 toward the central layer 4a.

【０１１６】そして、ＳｉＧｅＣ層４とＳｉ層９との伝
導帯同士のポテンシャル差Ａ１は、ＳｉＧｅＣ層４とＳ
ｉ層９との価電子帯同士のポテンシャル差Ｂ１よりも小
さくしている。すなわち、エミッタ・ベース間のＰＮ接
合のビルトインポテンシャルを小さくし、低電圧動作を
可能としている。なお、第２の実施形態と同様に、Ｓｉ
ＧｅＣ層４とＳｉエピタキシャル層２０との伝導帯同士
のポテンシャル差Ａ２は、ＳｉＧｅＣ層４とＳｉエピタ
キシャル層２０との価電子帯同士のポテンシャル差Ｂ２
よりも小さい。The potential difference A1 between the conduction bands of the SiGeC layer 4 and the Si layer 9 is the same as that of the SiGeC layer 4 and S.
It is made smaller than the potential difference B1 between the valence band and the i layer 9. That is, the built-in potential of the PN junction between the emitter and the base is reduced to enable low voltage operation. Note that, as in the second embodiment, Si
The potential difference A2 between the conduction bands of the GeC layer 4 and the Si epitaxial layer 20 is the potential difference B2 between the valence bands of the SiGeC layer 4 and the Si epitaxial layer 20.
Smaller than.

【０１１７】また、ＳｉＧｅＣ層４内において、Ｓｉ層
５と接する部分のバンドギャップＣ１はＳｉエピタキシ
ャル層２０に接する部分のバンドギャップＣ２よりも大
きい。つまり、真性ベース層８ａを構成するＳｉＧｅＣ
層４のバンドギャップはＳｉ層５（エミッタ側）からＳ
ｉエピタキシャル層２０（コレクタ側）に向かう方向に
直線的に減小している。つまり、ＳｉＧｅＣ層４は傾斜
組成を有しており、これにより、真性ベース層８ａでの
傾斜電界が生じ、真性ベース層８ａを走行するキャリア
に加速度を与えて高速動作を可能としている。なお、Ｓ
ｉＧｅＣ層全域にわたる平均的な歪み量は１．０％以下
となる組成を選んでいる。以上のような構成にすること
により、低電圧動作が可能でかつ高周波特性に優れたヘ
テロバイポーラトランジスタを実現できる。In the SiGeC layer 4, the band gap C1 in the portion in contact with the Si layer 5 is larger than the band gap C2 in the portion in contact with the Si epitaxial layer 20. That is, SiGeC forming the intrinsic base layer 8a
The band gap of the layer 4 is from the Si layer 5 (emitter side) to S
It is linearly reduced in the direction toward the i-epitaxial layer 20 (collector side). That is, the SiGeC layer 4 has a graded composition, whereby a graded electric field is generated in the intrinsic base layer 8a, and acceleration is applied to the carriers running in the intrinsic base layer 8a to enable high speed operation. In addition, S
The composition is selected so that the average strain amount over the entire iGeC layer is 1.0% or less. With the above-described configuration, it is possible to realize a hetero-bipolar transistor that can operate at low voltage and has excellent high frequency characteristics.

【０１１８】次に、本実施形態において採用したＳｉＧ
ｅＣ層４の具体的な組成について説明する。例えば、Ｓ
ｉＧｅＣ層４のうちＳｉ層５に接する部分（エミッタ
側）のＧｅ含有率を３０％、Ｃ含有率を３．３％とし、
Ｓｉエピタキシャル層２０（コレクタ側）に接する部分
のＧｅ含有率を４０％、Ｃ含有率を３．３％とする。つ
まり、ＳｉＧｅＣ層４の両端部におけるＣ含有率は互い
に等しい。そして、ＳｉＧｅＣ層４内において、Ｇｅ含
有率がＳｉ層５（エミッタ側）からＳｉエピタキシャル
層２０（コレクタ側）に向かう方向に直線的に増大して
いる。Next, the SiG adopted in this embodiment is used.
A specific composition of the eC layer 4 will be described. For example, S
In the iGeC layer 4, the portion (emitter side) in contact with the Si layer 5 has a Ge content of 30% and a C content of 3.3%.
The Ge content of the portion in contact with the Si epitaxial layer 20 (collector side) is 40%, and the C content is 3.3%. That is, the C content rates at both ends of the SiGeC layer 4 are equal to each other. Then, in the SiGeC layer 4, the Ge content increases linearly in the direction from the Si layer 5 (emitter side) to the Si epitaxial layer 20 (collector side).

【０１１９】なお、本実施形態においても、ＳｉＧｅＣ
層４内においてエネルギーギャップがＳｉ層５からＳｉ
エピタキシャル層２０に向かう方向に増大する形状が必
ずしも直線的である必要はないが、直線的に増大する場
合には、ＳｉＧｅＣ層４内において常に一定の加速度を
キャリアに与えることができ、キャリアを加速する機能
が特に大きい。In this embodiment as well, SiGeC is used.
The energy gap in the layer 4 from the Si layer 5 to the Si
The shape that increases in the direction toward the epitaxial layer 20 does not necessarily have to be linear, but when it increases linearly, a constant acceleration can be given to the carrier in the SiGeC layer 4, and the carrier is accelerated. The function to do is particularly large.

【０１２０】この時、ＳｉＧｅＣ層４のうちＳｉ層５に
接する部分（Ｇｅ３０％、Ｃ３．３％）において、バン
ドギャップが０．９９ｅＶで、格子歪みが０．１％であ
る。ＳｉＧｅＣ層４のうちＳｉエピタキシャル層２０に
接する部分（Ｇｅ４０％、Ｃ３．３％）において、バン
ドギャップが０．９１ｅＶで、格子歪みが０．５％であ
る。このような構造により、ＳｉＧｅＣ層４の全域にわ
たる平均的な格子歪みは０．３％程度となり、実用上も
問題がない。このような組成のＳｉＧｅＣ層４により真
性ベース層８ａを構成することによって、従来のＳｉＧ
ｅ−ＨＢＴよりエミッタ側バンドギャップが小さく、低
電圧で動作しかつ高速動作が可能なＳｉＧｅＣ−ＨＢＴ
を得ることができる。At this time, in the portion of the SiGeC layer 4 in contact with the Si layer 5 (Ge 30%, C 3.3%), the band gap is 0.99 eV and the lattice strain is 0.1%. In the portion of the SiGeC layer 4 in contact with the Si epitaxial layer 20 (Ge 40%, C 3.3%), the band gap is 0.91 eV and the lattice strain is 0.5%. With such a structure, the average lattice strain over the entire region of the SiGeC layer 4 is about 0.3%, and there is no problem in practical use. By forming the intrinsic base layer 8a with the SiGeC layer 4 having such a composition, the conventional SiG
SiGeC-HBT that has a smaller emitter-side bandgap than e-HBT, operates at low voltage, and can operate at high speed
Can be obtained.

【０１２１】また、結晶成長の観点からも歪みがないよ
りは圧縮歪みを受けた領域での傾斜組成としたほうが、
Ｃの含有率が少ない状態でより小さなバンドギャップを
実現できるため、本実施形態においても、圧縮歪みを受
けたＳｉＧｅＣを用いて真性ベース層８ａを構成してい
る。すでに説明したが、図１２からわかるように、Ｓｉ
ＧｅＣ層４内において格子整合した状態でバンドギャッ
プを傾斜させようとすると、組成制御を十分に行わない
と、組成が若干ずれた場合のバンドギャップの変動が大
きく再現性に問題がある。そこで、格子整合した状態で
の傾斜バンドギャップ構造は回避して、圧縮歪みを受け
た領域Ｒａ、または、引っ張り歪みを受けた領域Ｒｂの
いずれかにおいて、ＳｉＧｅＣ層４の組成がＳｉ層５
（エミッタ側）からＳｉエピタキシャル層２０（コレク
タ側）に向かう方向に変化しているような傾斜組成にす
るほうが望ましい。ただし、圧縮歪みを受けた領域Ｒａ
でバンドギャップを傾斜させる場合と、引っ張り歪みを
受けた領域Ｒｂでバンドギャップを傾斜させる場合とで
は、ＧｅおよびＣ含有率の傾斜の方向が異なるので注意
が必要である。以下、バンドギャップを傾斜させるため
の組成傾斜方法について、圧縮歪みを受けた領域Ｒａと
引っ張り歪みを受けた領域Ｒｂとに分けて説明する。Also, from the viewpoint of crystal growth, it is better to use a gradient composition in a region that is subject to compressive strain, rather than to have no strain.
Since a smaller bandgap can be realized with a low C content, the intrinsic base layer 8a is also formed of SiGeC that has been subjected to compressive strain in this embodiment. As described above, as can be seen from FIG.
If the band gap is tilted in the GeC layer 4 in a lattice-matched state, unless the composition is sufficiently controlled, the band gap fluctuates greatly when the composition is slightly deviated, and there is a problem in reproducibility. Therefore, the tilted bandgap structure in the lattice-matched state is avoided, and the composition of the SiGeC layer 4 is the Si layer 5 in either the region Ra that is subjected to compressive strain or the region Rb that is subjected to tensile strain.
It is desirable to have a graded composition that changes from the (emitter side) toward the Si epitaxial layer 20 (collector side). However, the region Ra that has undergone compressive strain
It is necessary to note that the tilting direction of the Ge and C content ratios is different between the case where the band gap is tilted by and the case where the band gap is tilted in the region Rb subjected to tensile strain. Hereinafter, the composition grading method for grading the band gap will be described separately for the region Ra subjected to compressive strain and the region Rb subject to tensile strain.

【０１２２】−圧縮歪みを受けた領域における組成傾斜
方法の例− 図１４は、ＳｉＧｅＣ層４の状態図における圧縮歪みを
受けた領域Ｒａにおいてバンドギャップを傾斜させるた
めに好ましい組成傾斜方法の例を説明するための図であ
る。バンドギャップを減小させるためには、直線Ｃo1〜
Ｃo4に示すようないく通りかの方法がある。—Example of Composition Gradient Method in Region Subjected to Compressive Strain— FIG. 14 shows an example of a composition gradient method preferable for grading the band gap in the region Ra subject to compressive strain in the state diagram of the SiGeC layer 4. It is a figure for explaining. In order to reduce the band gap, straight line Co1 ~
There are several ways as shown in Co4.

【０１２３】図１５（ａ）〜（ｄ）は、図１４の直線Ｃ
o1〜Ｃo4にそれぞれ対応する組成傾斜方法を示す図であ
る。FIGS. 15A to 15D show the straight line C in FIG.
It is a figure which shows the composition grading method corresponding to o1-Co4, respectively.

【０１２４】図１５（ａ）は、図１４に示す直線Ｃo1に
沿って、ＳｉＧｅＣ層４におけるＣ含有率を一定とし、
Ｇｅ含有率をＳｉ層５（エミッタ側）からＳｉエピタキ
シャル層２０（コレクタ側）に向かう方向に直線的に増
大させた場合のＧｅ含有率及びＣ含有率を示す図であ
る。FIG. 15A shows that the C content in the SiGeC layer 4 is constant along the straight line Co1 shown in FIG.
It is a figure which shows Ge content rate in case of linearly increasing Ge content rate from the Si layer 5 (emitter side) to Si epitaxial layer 20 (collector side), and C content rate.

【０１２５】図１５（ｂ）は、図１４に示す直線Ｃo2に
沿って、ＳｉＧｅＣ層４におけるＧｅ含有率を一定と
し、Ｃ含有率をＳｉ層５（エミッタ側）からＳｉエピタ
キシャル層２０（コレクタ側）に向かう方向に直線的に
減小させた場合のＧｅ含有率及びＣ含有率を示す図であ
る。In FIG. 15B, the Ge content in the SiGeC layer 4 is kept constant along the straight line Co2 shown in FIG. 14, and the C content is changed from the Si layer 5 (emitter side) to the Si epitaxial layer 20 (collector side). It is a figure which shows Ge content rate and C content rate at the time of linearly reducing in the direction toward ().

【０１２６】図１５（ｃ）は、図１４に示す直線Ｃo3に
沿って、ＳｉＧｅＣ層４におけるＧｅ含有率をＳｉ層５
（エミッタ側）からＳｉエピタキシャル層２０（コレク
タ側）に向かう方向に直線的に増大させ、かつ、Ｃ含有
率をＳｉ層５（エミッタ側）からＳｉエピタキシャル層
２０（コレクタ側）に向かう方向に直線的に減小させた
場合のＧｅ含有率及びＣ含有率を示す図である。FIG. 15C shows the Ge content of the SiGeC layer 4 along the straight line Co3 shown in FIG.
It is linearly increased from the (emitter side) toward the Si epitaxial layer 20 (collector side), and the C content is linearly increased from the Si layer 5 (emitter side) toward the Si epitaxial layer 20 (collector side). It is a figure which shows the Ge content rate and C content rate when it is made to reduce the ratio.

【０１２７】図１５（ｄ）は、図１４に示す直線Ｃo4に
沿って、ＳｉＧｅＣ層４におけるＧｅ含有率をＳｉ層５
（エミッタ側）からＳｉエピタキシャル層２０（コレク
タ側）に向かう方向に直線的に増大させ、かつ、Ｃ含有
率をＳｉ層５（エミッタ側）からＳｉエピタキシャル層
２０（コレクタ側）に向かう方向に直線的に増大させた
場合のＧｅ含有率及びＣ含有率を示す図である。FIG. 15D shows the Ge content of the SiGeC layer 4 along the straight line Co4 shown in FIG.
It is linearly increased from the (emitter side) toward the Si epitaxial layer 20 (collector side), and the C content is linearly increased from the Si layer 5 (emitter side) toward the Si epitaxial layer 20 (collector side). It is a figure which shows Ge content rate and C content rate when it is made to increase mechanically.

【０１２８】−引っ張り歪みを受けた領域における組成
傾斜方法の例− 図１６は、ＳｉＧｅＣ層４の状態図における引っ張り歪
みを受けた領域Ｒｂにおいてバンドギャップを傾斜させ
るために好ましい組成傾斜方法の例を説明するための図
である。バンドギャップを減小させるためには、直線Ｔ
e1〜Ｔe4に示すようないく通りかの方法がある。—Example of Composition Gradient Method in Region Subjected to Tensile Strain— FIG. 16 shows an example of a composition gradient method preferable for grading the band gap in the region Rb subject to tensile strain in the state diagram of the SiGeC layer 4. It is a figure for explaining. In order to reduce the band gap, the straight line T
There are several methods as shown in e1 to Te4.

【０１２９】図１７（ａ）〜（ｄ）は、図１６の直線Ｔ
e1〜Ｔe4にそれぞれ対応する組成傾斜方法を示す図であ
る。FIGS. 17A to 17D show the straight line T of FIG.
It is a figure which shows the composition grading method corresponding to e1-Te4, respectively.

【０１３０】図１７（ａ）は、図１６に示す直線Ｔe1に
沿って、ＳｉＧｅＣ層４におけるＣ含有率を一定とし、
Ｇｅ含有率をＳｉ層５（エミッタ側）からＳｉエピタキ
シャル層２０（コレクタ側）に向かう方向に直線的に減
小させた場合のＧｅ含有率及びＣ含有率を示す図であ
る。FIG. 17A shows that the C content in the SiGeC layer 4 is constant along the straight line Te1 shown in FIG.
It is a figure which shows Ge content rate in case the Ge content rate is linearly reduced in the direction which goes to Si epitaxial layer 20 (collector side) from Si layer 5 (emitter side), and C content rate.

【０１３１】図１７（ｂ）は、図１６に示す直線Ｔe2に
沿って、ＳｉＧｅＣ層４におけるＧｅ含有率を一定と
し、Ｃ含有率をＳｉ層５（エミッタ側）からＳｉエピタ
キシャル層２０（コレクタ側）に向かう方向に直線的に
増大させた場合のＧｅ含有率及びＣ含有率を示す図であ
る。FIG. 17B shows that the Ge content in the SiGeC layer 4 is constant along the straight line Te2 shown in FIG. 16, and the C content is changed from the Si layer 5 (emitter side) to the Si epitaxial layer 20 (collector side). It is a figure which shows Ge content rate and C content rate when it linearly increases in the direction toward (1).

【０１３２】図１７（ｃ）は、図１６に示す直線Ｔe3に
沿って、ＳｉＧｅＣ層４におけるＧｅ含有率をＳｉ層５
（エミッタ側）からＳｉエピタキシャル層２０（コレク
タ側）に向かう方向に直線的に減小させ、かつ、Ｃ含有
率をＳｉ層５（エミッタ側）からＳｉエピタキシャル層
２０（コレクタ側）に向かう方向に直線的に増大させた
場合のＧｅ含有率及びＣ含有率を示す図である。FIG. 17C shows the Ge content in the SiGeC layer 4 along the straight line Te3 shown in FIG.
It is linearly reduced from the (emitter side) toward the Si epitaxial layer 20 (collector side), and the C content is changed from the Si layer 5 (emitter side) toward the Si epitaxial layer 20 (collector side). It is a figure which shows Ge content rate and C content rate when making it increase linearly.

【０１３３】図１７（ｄ）は、図１６に示す直線Ｔe4に
沿って、ＳｉＧｅＣ層４におけるＧｅ含有率をＳｉ層５
（エミッタ側）からＳｉエピタキシャル層２０（コレク
タ側）に向かう方向に直線的に増大させ、かつ、Ｃ含有
率をＳｉ層５（エミッタ側）からＳｉエピタキシャル層
２０（コレクタ側）に向かう方向に直線的に増大させた
場合のＧｅ含有率及びＣ含有率を示す図である。FIG. 17D shows the Ge content in the SiGeC layer 4 along the straight line Te4 shown in FIG.
It is linearly increased from the (emitter side) toward the Si epitaxial layer 20 (collector side), and the C content is linearly increased from the Si layer 5 (emitter side) toward the Si epitaxial layer 20 (collector side). It is a figure which shows Ge content rate and C content rate when it is made to increase mechanically.

【０１３４】上述のように、ＳｉＧｅＣ層４のＳｉ層５
（エミッタ側）に接する部分の組成を格子整合条件に一
致するように（歪みが０％の直線上）にした場合には、
ＳｉＧｅＣの組成の制御を正確に行わないと、ＳｉＧｅ
Ｃの組成の傾斜方向によっては、逆のバンドギャップ勾
配（コレクタ側からエミッタ側にバンドギャップが減小
する勾配）をもつことがあるので、ＳｉＧｅＣ層４のＳ
ｉ層５に接する部分の組成を格子整合条件からずらし、
圧縮歪みを受ける領域Ｒａ内もしくは引っ張り歪みを受
ける領域Ｒｂ内のいずれか一方のみでＳｉＧｅＣ層４の
組成を傾斜させることが望ましい。As described above, the Si layer 5 of the SiGeC layer 4
When the composition of the portion in contact with (emitter side) is set to match the lattice matching condition (on a straight line with 0% strain),
If the composition of SiGeC is not accurately controlled, SiGe
Depending on the gradient direction of the composition of C, there may be an opposite bandgap gradient (gradient in which the bandgap decreases from the collector side to the emitter side), so that the S of the SiGeC layer 4 is reduced.
The composition of the portion in contact with the i layer 5 is shifted from the lattice matching condition,
It is desirable that the composition of the SiGeC layer 4 be graded only in either the region Ra that receives the compressive strain or the region Rb that receives the tensile strain.

【０１３５】本実施形態によると、ＳｉＧｅＣ−ＨＢＴ
の真性ベース層８ａを構成するＳｉＧｅＣ層４のうち，
エミッタ層９を構成するＳｉ層５に接する部分の組成を
Ｓｉ単独組成ではなくＧｅ及びＣのうち少なくともいず
れか一方を含む組成とし、ＳｉＧｅＣ層４のＳｉ層５と
接する部分のバンドギャップをＳｉ層５よりも小さくす
るようにしたので、上記第２の実施形態と同様の効果に
加えて、エミッタ・ベース間のＰＮ接合のビルトインポ
テンシャルを低減することにより、ＳｉＧｅＣ−ＨＢＴ
の低電圧動作化を図ることができる。According to this embodiment, SiGeC-HBT is used.
Of the SiGeC layer 4 forming the intrinsic base layer 8a of
The composition of the portion in contact with the Si layer 5 forming the emitter layer 9 is not a single Si composition but a composition containing at least one of Ge and C, and the band gap of the portion of the SiGeC layer 4 in contact with the Si layer 5 is the Si layer. Since it is smaller than 5, the SiGeC-HBT has the same effect as in the second embodiment, and the built-in potential of the PN junction between the emitter and the base is reduced.
It is possible to achieve low voltage operation.

【０１３６】なお、本実施形態においても、ＳｉＧｅＣ
層４の全域に亘る平均的な歪み量が１．０％以下となる
ようなＳｉＧｅＣの組成を選択している。このように構
成することにより、低電圧動作が可能でかつ高周波特性
に優れたヘテロバイポーラトランジスタを実現できる。In this embodiment also, SiGeC is used.
The composition of SiGeC is selected so that the average strain amount over the entire area of the layer 4 is 1.0% or less. With this configuration, it is possible to realize a hetero-bipolar transistor that can operate at a low voltage and has excellent high frequency characteristics.

【０１３７】なお、本実施形態においては、ＳｉＧｅＣ
層４のうちＳｉ層５に接する部分の組成がＳｉ，Ｇｅ及
びＣを含む組成としているが、図１４，図１６からわか
るように、圧縮歪みを受けた領域Ｒａ内で傾斜組成制御
を行なう場合には、Ｃを含まずＳｉ及びＧｅを含む組成
としてもよいし、引っ張り歪みを受けた領域Ｒｂ内で傾
斜組成制御を行なう場合にはＧｅを含まずＳｉ及びＣを
含む組成としてもよい。In the present embodiment, SiGeC is used.
Although the composition of the portion of the layer 4 in contact with the Si layer 5 is a composition containing Si, Ge and C, as can be seen from FIGS. 14 and 16, in the case where the gradient composition control is performed in the region Ra subjected to compressive strain. May be a composition containing Si and Ge without C, or may be a composition containing Si and C without Ge when performing gradient composition control in the region Rb subjected to tensile strain.

【０１３８】また、本実施形態においては、図１３
（ｂ）に示すように、ＳｉＧｅＣ層４の下層４ｂにおけ
るＧｅ含有率及びＣ含有率を中央部４ａからＳｉエピタ
キシャル層２０に向かう方向に徐々に減小させ、かつ、
ＳｉＧｅＣ層４の上層４ｃにおけるＧｅ含有率及びＣ含
有率をＳｉ層５から中央部４ａに向かう方向に徐々に増
大させているので、第１の実施形態と同様に、ベース・
コレクタ接合界面（ＳｉＧｅＣ層４−Ｓｉエピタキシャ
ル層２０間のヘテロ障壁）及びエミッタ・ベース接合界
面において、寄生バリア（図６（ａ）参照）やノッチ
（図７（ａ）参照）の発生を抑制し、伝導帯における明
瞭なポテンシャル段差の発生を抑制して、スムーズなバ
ンド構造を得ることができる。Further, in the present embodiment, FIG.
As shown in (b), the Ge content and the C content in the lower layer 4b of the SiGeC layer 4 are gradually reduced in the direction from the central portion 4a to the Si epitaxial layer 20, and
Since the Ge content and the C content in the upper layer 4c of the SiGeC layer 4 are gradually increased in the direction from the Si layer 5 toward the central portion 4a, as in the first embodiment,
At the collector junction interface (hetero barrier between the SiGeC layer 4-Si epitaxial layer 20) and the emitter-base junction interface, generation of parasitic barriers (see FIG. 6A) and notches (see FIG. 7A) is suppressed. It is possible to obtain a smooth band structure by suppressing the generation of a clear potential step in the conduction band.

【０１３９】ただし、下層４ｂ，上層４ｃにおけるＣ含
有率のみを中央層からＳｉエピタキシャル層２０又はＳ
ｉ層５に向かう方向に徐々に減小させてもよい。また、
ノッチなどのバンドオフセットが深刻な不具合を招くこ
とがない種類のバイポーラトランジスタにおいては、下
層４ｂ，上層４ｃに傾斜組成を持たせる必要は必ずしも
ない。However, only the C contents in the lower layer 4b and the upper layer 4c are changed from the central layer to the Si epitaxial layer 20 or S.
It may be gradually reduced in the direction toward the i layer 5. Also,
In a bipolar transistor of a type in which a band offset such as a notch does not cause a serious problem, it is not always necessary that the lower layer 4b and the upper layer 4c have a graded composition.

【０１４０】このように、本実施形態の傾斜組成を有す
るＳｉＧｅＣ層４によって構成される真性ベース層８ａ
を備えたＳｉＧｅＣ−ＨＢＴにおいて、さらに、Ｓｉ／
ＳｉＧｅＣヘテロ接合界面でＣ含有率やＧｅ含有率が徐
々に変化する傾斜組成とすることにより、キャリアの走
行を阻害することなく、高周波特性に優れた実用的なヘ
テロバイポーラトランジスタを形成することができる。As described above, the intrinsic base layer 8a composed of the SiGeC layer 4 having the graded composition of this embodiment.
In the SiGeC-HBT provided with
By using a graded composition in which the C content rate and the Ge content rate gradually change at the SiGeC heterojunction interface, it is possible to form a practical heterobipolar transistor excellent in high frequency characteristics without impeding carrier travel. .

【０１４１】なお、上記各実施形態では、図２に示すヘ
テロバイポーラトランジスタ単体の構造を前提としてそ
の特性の向上対策について説明したが、当然のことなが
ら、バイポーラトランジスタとＣＭＯＳを集積化したＢ
ｉＣＭＯＳデバイスのバイポーラトランジスタを本発明
によるＳｉＧｅＣ−ＨＢＴによって構成してもかまわな
い。In each of the above-described embodiments, measures for improving the characteristics have been described on the assumption of the structure of the single heterobipolar transistor shown in FIG. 2, but it goes without saying that the bipolar transistor and the CMOS are integrated in the B circuit.
The bipolar transistor of the iCMOS device may be composed of the SiGeC-HBT according to the present invention.

【０１４２】また、本発明の実施形態では、ＮＰＮ型Ｓ
ｉＧｅＣ−ＨＢＴを例にとって説明したが、本発明をＰ
ＮＰ型ＳｉＧｅＣ−ＨＢＴにも適用しうることはいうま
でもない。In the embodiment of the present invention, the NPN type S is used.
The iGeC-HBT has been described as an example, but the present invention is not limited to this.
It goes without saying that it can also be applied to NP type SiGeC-HBT.

【０１４３】[0143]

【発明の効果】本発明のヘテロバイポーラトランジスタ
によると、基板上に、第１の半導体層を含むエミッタ層
と、第１の半導体層よりもバンドギャップの小さいＳｉ
ＧｅＣ結晶からなる第２の半導体層内に形成されたベー
ス層と、第２の半導体層よりもバンドギャップの大きい
第３の半導体層を含むコレクタ層とを備え、上記第２の
半導体層の平均格子歪みを１．０％以下としたので、格
子不整合を招くことなく第２の半導体層と第１，第３の
半導体層とのバンドギャップ差を拡大することにより、
ビルトイン電圧の低減による電流増幅率の増大や傾斜組
成ベース構造による動作速度の向上などを実現でき、よ
って、信頼性の高いかつ機能の優れたヘテロバイポーラ
トランジスタの提供を図ることができる。According to the heterobipolar transistor of the present invention, the emitter layer including the first semiconductor layer and the Si having a smaller band gap than the first semiconductor layer are formed on the substrate.
A base layer formed in the second semiconductor layer made of GeC crystal; and a collector layer including a third semiconductor layer having a bandgap larger than that of the second semiconductor layer. Since the lattice strain is set to 1.0% or less, the band gap difference between the second semiconductor layer and the first and third semiconductor layers is increased without causing lattice mismatch,
The built-in voltage can be reduced to increase the current amplification factor and the graded composition base structure can improve the operating speed. Therefore, it is possible to provide a highly reliable and excellent functioning hetero-bipolar transistor.

【図面の簡単な説明】[Brief description of drawings]

【図１】ＳｉＧｅＣ三元混晶半導体におけるＧｅおよび
Ｃの含有率とバンドギャップ，格子歪みの関係を示す状
態図である。FIG. 1 is a state diagram showing a relationship between a Ge and C content rate, a band gap, and a lattice strain in a SiGeC ternary mixed crystal semiconductor.

【図２】本発明の実施形態におけるヘテロバイポーラト
ランジスタの断面図である。FIG. 2 is a cross-sectional view of a hetero bipolar transistor according to an embodiment of the present invention.

【図３】（ａ）〜（ｋ）は、本発明の実施形態における
ヘテロバイポーラトランジスタの製造工程を示す断面図
である。3 (a) to 3 (k) are cross-sectional views showing a manufacturing process of the hetero-bipolar transistor in the embodiment of the present invention.

【図４】（ａ）〜（ｃ）は、それぞれ順に、従来のＮＰ
Ｎ型Ｓｉ−ＢＪＴのエネルギーバンド構造、従来の均一
組成ベース層を有するＮＰＮ型ＳｉＧｅ−ＨＢＴのエネ
ルギーバンド構造、本実施形態の均一組成ＳｉＧｅＣベ
ース層を有するＮＰＮ型ＳｉＧｅＣ−ＨＢＴのエネルギ
ーバンド図である。4A to 4C are, respectively, in order of the conventional NP.
FIG. 4 is an energy band structure of N-type Si-BJT, an energy band structure of NPN-type SiGe-HBT having a conventional uniform composition base layer, and an energy band diagram of NPN-type SiGeC-HBT having a uniform composition SiGeC base layer of the present embodiment. .

【図５】本発明の実施形態に係るヘテロバイポーラトラ
ンジスタのベース・コレクタ電流のベース電圧依存特性
（ガンメルプロット）を従来のＳｉ−ＢＪＴ，ＳｉＧｅ
−ＨＢＴと比較して示す図である。FIG. 5 shows the base voltage-dependent characteristics (Gummel plot) of the base-collector current of the hetero-bipolar transistor according to the embodiment of the present invention as compared with the conventional Si-BJT, SiGe
It is a figure shown in comparison with -HBT.

【図６】（ａ），（ｂ）は、それぞれ順に、ベース層用
のボロンが全体的に均一組成を有するＳｉＧｅＣ層より
も広い範囲にドープされたヘテロバイポーラトランジス
タの各結晶層の位置とベース，エミッタ，コレクタの位
置との関係を示す図、及びトランジスタのエネルギーバ
ンド図である。6A and 6B are, respectively, the positions and bases of respective crystal layers of a hetero-bipolar transistor in which boron for a base layer is doped in a wider range than a SiGeC layer having a uniform composition. FIG. 5 is a diagram showing the relationship between the positions of emitters, emitters, and collectors, and an energy band diagram of a transistor.

【図７】（ａ），（ｂ）は、それぞれ順に、ベース層用
のボロンが全体に均一組成を有するＳｉＧｅＣ層内にド
ープされたヘテロバイポーラトランジスタの各結晶層の
位置とベース，エミッタ，コレクタの位置との関係を示
す図、及びトランジスタのエネルギーバンド図である。7 (a) and 7 (b) respectively show, in order, the position of each crystal layer and the base, emitter, and collector of a hetero-bipolar transistor in which a base layer boron is doped in a SiGeC layer having a uniform composition throughout. 3A and 3B are diagrams showing a relationship with the position of and the energy band diagram of a transistor.

【図８】（ａ），（ｂ）は、それぞれ順に、ベース層用
のボロンが、中央層が均一組成で両側の下層，上層が傾
斜組成のＳｉＧｅＣ層内のみにドープされたヘテロバイ
ポーラトランジスタの各結晶層の位置とベース，エミッ
タ，コレクタの位置との関係を示す図、及びトランジス
タのエネルギーバンド図である。8A and 8B are, respectively, of a hetero-bipolar transistor in which boron for a base layer is doped only in a SiGeC layer in which a central layer has a uniform composition and lower layers on both sides and an upper layer have a graded composition. FIG. 6 is a diagram showing a relationship between positions of respective crystal layers and positions of bases, emitters, and collectors, and an energy band diagram of a transistor.

【図９】（ａ），（ｂ）は、ベース層用のボロンが、中
央層が均一組成で両側の下層，上層が傾斜組成（Ｃの
み）のＳｉＧｅＣ層内のみにドープされたヘテロバイポ
ーラトランジスタの各結晶層の位置とベース，エミッ
タ，コレクタの位置との関係を示す図、及びトランジス
タのエネルギーバンド図である。9 (a) and 9 (b) are heterobipolar transistors in which boron for the base layer is doped only in the SiGeC layer in which the central layer has a uniform composition and the lower layers on both sides and the upper layer have a graded composition (only C). FIG. 3 is a diagram showing the relationship between the positions of the respective crystal layers and the positions of the base, the emitter, and the collector, and the energy band diagram of the transistor.

【図１０】図１と同様のパラメータについて、１．０％
以下の圧縮歪みを受ける領域を示す状態図である。FIG. 10 shows 1.0% for the same parameters as in FIG.
It is a state diagram which shows the area | region which receives the following compressive strains.

【図１１】（ａ）〜（ｃ）は、それぞれ従来の傾斜組成
のベース層を有するＳｉＧｅ−ＨＢＴのエネルギバンド
図、第２の実施形態に係る傾斜組成のベース層を有する
ＳｉＧｅＣ−ＨＢＴのエネルギーバンド図、及び第２の
実施形態のＳｉＧｅＣ−ＨＢＴのＧｅ含有率，Ｃ含有率
及びＢ（ボロン）濃度を示す図である。11 (a) to (c) are energy band diagrams of a SiGe-HBT having a conventional base layer having a graded composition, and energies of SiGeC-HBT having a base layer having a graded composition according to the second embodiment. It is a band diagram and a figure showing Ge content rate of SiGeC-HBT of a 2nd embodiment, C content rate, and B (boron) concentration.

【図１２】図１と同様のパラメータについて、第２の実
施形態においてＧｅ及びＣ含有率を両者の比を一定とし
ながら直線的に変化させる場合の組成の変化方向を示す
状態図である。FIG. 12 is a state diagram showing the changing direction of the composition when the Ge and C content ratios are changed linearly while the ratio between the two is constant in the second embodiment for the same parameters as in FIG. 1;

【図１３】（ａ），（ｂ）は、それぞれ、第３の実施形
態における傾斜組成ＳｉＧｅＣ−ＨＢＴのエネルギーバ
ンド図、及びＧｅ含有率，Ｃ含有率及びＢ（ボロン）濃
度を示す図である。13A and 13B are respectively an energy band diagram of a graded composition SiGeC-HBT and a Ge content ratio, a C content ratio, and a B (boron) concentration in the third embodiment. .

【図１４】ＳｉＧｅＣ層の状態図における圧縮歪みを受
けた領域においてバンドギャップを傾斜させるために好
ましい組成傾斜方法の例を説明するための図である。FIG. 14 is a diagram for explaining an example of a preferable composition grading method for grading the band gap in the region subjected to compressive strain in the state diagram of the SiGeC layer.

【図１５】（ａ）〜（ｄ）は、図１４の直線Ｃo1〜Ｃo4
にそれぞれ対応する組成傾斜方法を示す図である。15A to 15D are straight lines Co1 to Co4 of FIG.
It is a figure which shows the composition grading method corresponding to each.

【図１６】ＳｉＧｅＣ層の状態図における引っ張り歪み
を受けた領域においてバンドギャップを傾斜させるため
に好ましい組成傾斜方法の例を説明するための図であ
る。FIG. 16 is a diagram for explaining an example of a preferable composition grading method for grading the band gap in the region subjected to tensile strain in the state diagram of the SiGeC layer.

【図１７】（ａ）〜（ｄ）は、図１６の直線Ｔe1〜Ｔe4
にそれぞれ対応する組成傾斜方法を示す図である。17 (a) to (d) are straight lines Te1 to Te4 of FIG.
It is a figure which shows the composition grading method corresponding to each.

【図１８】従来のＳｉＧｅ−ＨＢＴなどにおけるＳｉ層
の上に形成されたＳｉＧｅ膜のＧｅ含有率と格子歪み，
臨界膜厚との関係を示す特性図である。FIG. 18 is a Ge content ratio and lattice strain of a SiGe film formed on a Si layer in a conventional SiGe-HBT,
It is a characteristic view which shows the relationship with a critical film thickness.

【図１９】一般式Ｓｉ_1-x-y Ｇｅ_x Ｃ_y で表されるＳｉ
ＧｅＣ結晶層について、９５０℃下で１５ｓｅｃ分間の
熱処理（ＲＴＡ）を行なったときの結晶性の変化を示す
データである。FIG. 19 shows Si represented by a general formula Si _1-xy Ge _x C _y.
It is data showing a change in crystallinity when a GeC crystal layer is heat-treated (RTA) at 950 ° C. for 15 seconds.

【図２０】（ａ）〜（ｄ）は、Ｓｉ_1-x Ｇｅ_x 結晶層及
びＳｉ_1-x-y Ｇｅ_x Ｃ_y 結晶層の各組成における熱処理
によるＸ線回折スペクトルの変化を示す図である。20A to _20D are diagrams showing changes in X-ray diffraction spectrum due to heat treatment in each composition of the Si _1-x Ge _x crystal layer and the Si _1-xy Ge _x C _y crystal layer.

【図２１】Ｇｅ含有率が２１．５％であるＳｉ_1-x Ｇｅ
_x 結晶層及びＳｉ_1-x-y Ｇｅ_x Ｃ _y 結晶層をベース層と
して有するバイポーラトランジスタのエミッタ接地にお
けるＶ_CE −Ｉ_C 特性を示す図である。FIG. 21: Si with a Ge content of 21.5%_1-x Ge
_x Crystal layer and Si_1-xy Ge_x C _y Crystal layer as base layer
The grounded emitter of the bipolar transistor
Kick V_CE -I_C It is a figure which shows a characteristic.

【図２２】Ｇｅ含有率が２６．８％であるＳｉ_1-x Ｇｅ
_x 結晶層及びＳｉ_1-x-y Ｇｅ_x Ｃ _y 結晶層をベース層と
して有するバイポーラトランジスタのエミッタ接地にお
けるＶ_CE −Ｉ_C 特性を示す図である。FIG. 22 Si with a Ge content of 26.8%_1-x Ge
_x Crystal layer and Si_1-xy Ge_x C _y Crystal layer as base layer
The grounded emitter of the bipolar transistor
Kick V_CE -I_C It is a figure which shows a characteristic.

【符号の説明】[Explanation of symbols]

１ Ｓｉ基板 ２ ＬＯＣＯＳ膜 ３ａ サブコレクタ層 ３ｂ コレクタ層 ３ｃ コレクタウォール層 ４ ＳｉＧｅＣ層（第２の半導体層） ５ Ｓｉ層（第３の半導体層） ６ ＢＳＧ膜 ７ 保護酸化膜 ８ａ 真性ベース層 ８ｂ 外部ベース層 ９ エミッタ層 ９ａ 高濃度エミッタ層 １０ サイドウォール １１ エミッタ電極 １２ コレクタ電極 １３ 層間絶縁膜 １４ コレクタコンタクト層 ２０ Ｓｉ単結晶膜（第１の半導体層） ２１ Ａｌ配線 ２２ Ａｌ配線 ２３ Ａｌ配線 1 Si substrate 2 LOCOS film 3a Sub-collector layer 3b collector layer 3c Collector wall layer 4 SiGeC layer (second semiconductor layer) 5 Si layer (third semiconductor layer) 6 BSG film 7 Protective oxide film 8a Intrinsic base layer 8b External base layer 9 Emitter layer 9a high concentration emitter layer 10 Sidewall 11 Emitter electrode 12 Collector electrode 13 Interlayer insulation film 14 Collector contact layer 20 Si single crystal film (first semiconductor layer) 21 Al wiring 22 Al wiring 23 Al wiring

───────────────────────────────────────────────────── フロントページの続き (72)発明者 神澤 好彦 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平10−116794（ＪＰ，Ａ) 特開 平５−102177（ＪＰ，Ａ) Ｌａｎｚｅｒｏｔｔｉ，Ｌ．Ｄ． ｅ ｔ．ａｌ．，Ｓｉ／Ｓｉｌ−ｘ−ｙＧｅ ｘＣｙ／Ｓｉ Ｈｅｔｅｒｏｊｕｎｃｔ ｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉ ｓｔｏｒｓ，ＩＥＥＥ Ｅｌｅｃｔｒｏ ｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ, 1996年 ７月，Ｖｏｌ．17， Ｎｏ. ７，ｐｐ．334−337 Ｏｒｎｅｒ，Ｂ．Ａ．＆ Ｋｏｌｏｄ ｚｅｙ，Ｊ． ，Ｓｉｌ−ｘ−ｙＧｅｘ Ｃｙ ａｌｌｏｙ ｂａｎｄ ｓｔｒｕ ｃｔｕｒｅｓ ｂｙ ｌｉｎｅａｒ ｃ ｏｍｂｉｎａｔｉｏｎ ｏｆ ａｔｍｉ ｃ ｏｒｂｉｔａｌｓ，Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃ ｓ，1997年 ５月15日，ｖｏｌ．81， ｎｏ．10，ｐｐ．6773−6780 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/331 H01L 29/165 H01L 29/737 ─────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Yoshihiko Kanzawa 1006 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (56) References JP-A-10-116794 (JP, A) JP-A-5 -102177 (JP, A) Lanzerotti, L .; D. e t. al. , Si / Sil-xyGexCy / Si Heterojunction Bipolar Transistors, IEEE Electron Device Letters, July 1996, Vol. 17, No. 7, pp. 334-337 Orner, B.I. A. & Korodzey, J. et al. , Sil-x-yGex Cyalloy band strucures by linear combo combinations of atomic orbitals, Journal of Applied Physics, May 15, 1997, vol. 81, no. 10, pp. 6773-6780 (58) Fields surveyed (Int.Cl. ⁷ , DB name) H01L 21/331 H01L 29/165 H01L 29/737

Claims (18)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 基板上に、Ｓｉを成分として有する半導
体材料により構成される第１の半導体層と、Ｓｉ，Ｇｅ
及びＣを成分として有し上記第１の半導体層よりもバン
ドギャップの小さい半導体材料により構成される上層，
中央層及び下層からなる第２の半導体層と、Ｓｉを成分
として有し上記第２の半導体層よりもバンドギャップが
大きい半導体材料により構成される第３の半導体層とを
順次積層して構成され、上記第１の半導体層と上記第２
の半導体層との間にヘテロ障壁が形成されているととも
に、 上記第１の半導体層に形成され、第１導電型不純物を含
むコレクタ層と、 上記第２の半導体層に形成され、第２導電型不純物を含
むベース層と、 上記第３の半導体層に形成され、第１導電型不純物を含
むエミッタ層とを備え、 上記第２の半導体層の平均格子歪みが１．０％以下であ
ることを特徴とするヘテロバイポーラトランジスタにお
いて、上記第２の半導体層の中央層において、第３の半導体層
から第１の半導体層に向かう方向にバンドギャップが減
小していることを特徴とするヘテロバイポーラトランジ
スタ 。1. A first semiconductor layer made of a semiconductor material containing Si as a component, and Si and Ge on a substrate.
And an upper layer made of a semiconductor material having C as a component and having a band gap smaller than that of the first semiconductor layer,
A second semiconductor layer composed of a central layer and a lower layer, and a third semiconductor layer made of a semiconductor material containing Si as a component and having a bandgap larger than that of the second semiconductor layer are sequentially stacked. The first semiconductor layer and the second semiconductor layer
A heterobarrier is formed between the first semiconductor layer and the second semiconductor layer, and a second barrier is formed on the second semiconductor layer. A base layer containing a type impurity, and an emitter layer formed in the third semiconductor layer and containing a first conductivity type impurity, wherein the second semiconductor layer has an average lattice strain of 1.0% or less. In the hetero-bipolar transistor , the third semiconductor layer is provided in the central layer of the second semiconductor layer.
The band gap decreases in the direction from the
Hetero-bipolar transistor characterized by being small
Star . 【請求項２】 請求項１に記載のヘテロバイポーラトラ
ンジスタにおいて、 上記第３の半導体層は、Ｓｉのみによって構成され、 上記第２の半導体層の上層の組成は上記中央層と連続的
に変化して、その第３の半導体層に接する部分はＳｉの
みによって構成され、 上記第２の半導体層の上記中央層及び上層は、Ｇｅ及び
Ｃのうち少なくとも一方の含有率が上記第３の半導体層
から上記第１の半導体層に向かう方向に増大するように
傾斜する組成を有することを特徴とするヘテロバイポー
ラトランジスタ。2. The hetero-bipolar transistor according to claim 1, wherein the third semiconductor layer is composed only of Si, and the composition of the upper layer of the second semiconductor layer continuously changes from that of the central layer. The portion in contact with the third semiconductor layer is composed of only Si, and the central layer and the upper layer of the second semiconductor layer have a content of at least one of Ge and C from the third semiconductor layer. A hetero-bipolar transistor having a composition that is inclined so as to increase in a direction toward the first semiconductor layer. 【請求項３】 請求項２に記載のヘテロバイポーラトラ
ンジスタにおいて、 上記第２の半導体層の上記中央層及び上層において、Ｇ
ｅとＣとの含有率比を一定に保ちながら両者の含有率が
増大していることを特徴とするヘテロバイポーラトラン
ジスタ。3. The hetero-bipolar transistor according to claim 2, wherein G is formed in the central layer and the upper layer of the second semiconductor layer.
A hetero-bipolar transistor characterized in that the content ratios of e and C are increased while keeping the content ratio of both constant. 【請求項４】 請求項１に記載のヘテロバイポーラトラ
ンジスタにおいて、 上記第２の半導体層の下層において、Ｃの含有率が上記
中央層から上記第１の半導体層に向かう方向に減小して
いることを特徴とするヘテロバイポーラトランジスタ。4. The hetero-bipolar transistor according to claim 1 , wherein in the lower layer of the second semiconductor layer, the C content is reduced in the direction from the central layer to the first semiconductor layer. A hetero bipolar transistor characterized in that 【請求項５】 請求項１に記載のヘテロバイポーラトラ
ンジスタにおいて、 上記第２の半導体層の下層において、Ｇｅ及びＣの含有
率が上記中央層から上記第１の半導体層に向かう方向に
減小していることを特徴とするヘテロバイポーラトラン
ジスタ。5. The hetero-bipolar transistor according to claim 1 , wherein the content ratio of Ge and C in the lower layer of the second semiconductor layer decreases in the direction from the central layer to the first semiconductor layer. A hetero-bipolar transistor. 【請求項６】 請求項１に記載のヘテロバイポーラトラ
ンジスタにおいて、 上記第２の半導体層の上層は、Ｇｅ及びＣのうち少なく
ともいずれか一方を含むＳｉにより構成されており、 Ｇｅ又はＣの含有率が上記第３の半導体層から上記第１
の半導体層に向かう方向に変化するように第２の半導体
層の組成が傾斜していることを特徴とするヘテロバイポ
ーラトランジスタ。6. The hetero-bipolar transistor according to claim 1, wherein the upper layer of the second semiconductor layer is composed of Si containing at least one of Ge and C, and the content ratio of Ge or C. From the third semiconductor layer to the first
The hetero-bipolar transistor, wherein the composition of the second semiconductor layer is graded so as to change in the direction toward the semiconductor layer. 【請求項７】 請求項６に記載のヘテロバイポーラトラ
ンジスタにおいて、 上記第２の半導体層の中央層は、圧縮歪みを受ける組成
を有しており、かつ、Ｃの含有率が一定でＧｅの含有率
が第３の半導体層から第１の半導体層に向かう方向に増
大する傾斜組成を有していることを特徴とするヘテロバ
イポーラトランジスタ。7. The hetero-bipolar transistor according to claim 6, wherein the central layer of the second semiconductor layer has a composition that undergoes compressive strain, and the C content is constant and the Ge content is constant. A hetero-bipolar transistor having a graded composition whose rate increases from the third semiconductor layer toward the first semiconductor layer. 【請求項８】 請求項６に記載のヘテロバイポーラトラ
ンジスタにおいて、 上記第２の半導体層の中央層は、圧縮歪みを受ける組成
を有しており、かつ、Ｇｅの含有率が一定でＣの含有率
が第３の半導体層から第１の半導体層に向かう方向に減
小する傾斜組成を有していることを特徴とするヘテロバ
イポーラトランジスタ。8. The hetero-bipolar transistor according to claim 6, wherein the central layer of the second semiconductor layer has a composition that undergoes compressive strain, and the Ge content is constant and the content of C is constant. A hetero-bipolar transistor having a graded composition, the rate of which decreases in a direction from the third semiconductor layer toward the first semiconductor layer. 【請求項９】 請求項６に記載のヘテロバイポーラトラ
ンジスタにおいて、 上記第２の半導体層の中央層は、圧縮歪みを受ける組成
を有しており、かつ、第３の半導体層から第１の半導体
層に向かう方向に、Ｇｅの含有率が増大しＣの含有率が
減小する傾斜組成を有していることを特徴とするヘテロ
バイポーラトランジスタ。9. The hetero-bipolar transistor according to claim 6, wherein the central layer of the second semiconductor layer has a composition that undergoes compressive strain, and the third semiconductor layer to the first semiconductor layer. A hetero-bipolar transistor having a graded composition in which the Ge content increases and the C content decreases in the direction toward the layer. 【請求項１０】 請求項６に記載のヘテロバイポーラト
ランジスタにおいて、 上記第２の半導体層の中央層は、圧縮歪みを受ける組成
を有しており、かつ、第３の半導体層から第１の半導体
層に向かう方向に、Ｇｅ及びＣの含有率が増大する傾斜
組成を有していることを特徴とするヘテロバイポーラト
ランジスタ。10. The hetero-bipolar transistor according to claim 6, wherein the central layer of the second semiconductor layer has a composition that undergoes compressive strain, and the third semiconductor layer to the first semiconductor layer. A hetero-bipolar transistor having a graded composition in which the contents of Ge and C increase in the direction toward the layer. 【請求項１１】 請求項６に記載のヘテロバイポーラト
ランジスタにおいて、 上記第２の半導体層の中央層は、引っ張り歪みを受ける
組成を有しており、かつ、Ｃの含有率が一定でＧｅの含
有率が第３の半導体層から第１の半導体層に向かう方向
に減小する傾斜組成を有していることを特徴とするヘテ
ロバイポーラトランジスタ。11. The hetero-bipolar transistor according to claim 6, wherein the central layer of the second semiconductor layer has a composition that undergoes tensile strain, and the C content is constant and the Ge content is constant. A hetero-bipolar transistor having a graded composition, the rate of which decreases in a direction from the third semiconductor layer toward the first semiconductor layer. 【請求項１２】 請求項６に記載のヘテロバイポーラト
ランジスタにおいて、 上記第２の半導体層の中央層は、引っ張り歪みを受ける
組成を有しており、かつ、Ｇｅの含有率が一定でＣの含
有率が第３の半導体層から第１の半導体層に向かう方向
に増大する傾斜組成を有していることを特徴とするヘテ
ロバイポーラトランジスタ。12. The hetero-bipolar transistor according to claim 6, wherein the central layer of the second semiconductor layer has a composition that undergoes tensile strain, and the Ge content is constant and the content of C is constant. A hetero-bipolar transistor having a graded composition whose rate increases from the third semiconductor layer toward the first semiconductor layer. 【請求項１３】 請求項６に記載のヘテロバイポーラト
ランジスタにおいて、 上記第２の半導体層の中央層は、引っ張り歪みを受ける
組成を有しており、かつ、第３の半導体層から第１の半
導体層に向かう方向にＧｅの含有率が減小しＣの含有率
が増大する傾斜組成を有していることを特徴とするヘテ
ロバイポーラトランジスタ。13. The hetero-bipolar transistor according to claim 6, wherein the central layer of the second semiconductor layer has a composition that undergoes tensile strain, and the third semiconductor layer to the first semiconductor layer. A hetero-bipolar transistor having a graded composition in which the Ge content decreases and the C content increases in the direction toward the layer. 【請求項１４】 請求項６に記載のヘテロバイポーラト
ランジスタにおいて、 上記第２の半導体層の中央層は、引っ張り歪みを受ける
組成を有しており、かつ、第３の半導体層から第１の半
導体層に向かう方向にＧｅの含有率が増大しＣの含有率
が増大する傾斜組成を有していることを特徴とするヘテ
ロバイポーラトランジスタ。14. The hetero-bipolar transistor according to claim 6, wherein the central layer of the second semiconductor layer has a composition that undergoes tensile strain, and the third semiconductor layer to the first semiconductor layer. A hetero-bipolar transistor having a graded composition in which the Ge content increases and the C content increases in the direction toward the layer. 【請求項１５】 請求項６〜１４のうちいずれか１つに
記載のヘテロバイポーラトランジスタにおいて、 上記第２の半導体層のうち上記中央層と第３の半導体層
との間に介在する縦方向における端部領域において、Ｃ
の含有率が第３の半導体層から上記中央層に向かう方向
に増大していることを特徴とするヘテロバイポーラトラ
ンジスタ。15. The hetero-bipolar transistor according to any one of claims 6 to 14, wherein in the vertical direction interposed between the central layer and the third semiconductor layer of the second semiconductor layer. In the edge area, C
The hetero-bipolar transistor is characterized in that the content of is increasing from the third semiconductor layer toward the central layer. 【請求項１６】 請求項６〜１４のうちいずれか１つに
記載のヘテロバイポーラトランジスタにおいて、 上記第２の半導体層の上層において、Ｃ及びＧｅの含有
率が第３の半導体層から上記中央層に向かう方向に増大
していることを特徴とするヘテロバイポーラトランジス
タ。16. The hetero-bipolar transistor according to claim 6, wherein in the upper layer of the second semiconductor layer, the C and Ge contents are from the third semiconductor layer to the central layer. A hetero-bipolar transistor characterized by increasing in the direction toward. 【請求項１７】 請求項６〜１４のうちいずれか１つに
記載のヘテロバイポーラトランジスタにおいて、 上記第２の半導体層の下層において、Ｃの含有率が上記
中央層から第１の半導体層に向かう方向に減小している
ことを特徴とするヘテロバイポーラトランジスタ。17. The hetero-bipolar transistor according to claim 6, wherein in the lower layer of the second semiconductor layer, the C content is from the central layer to the first semiconductor layer. A hetero-bipolar transistor characterized by being reduced in the direction. 【請求項１８】 請求項６〜１４のうちいずれか１つに
記載のヘテロバイポーラトランジスタにおいて、 上記第２の半導体層の下層において、Ｃ及びＧｅの含有
率が上記中央層から第１の半導体層に向かう方向に減小
していることを特徴とするヘテロバイポーラトランジス
タ。18. The hetero-bipolar transistor according to claim 6, wherein the content ratio of C and Ge in the lower layer of the second semiconductor layer is from the central layer to the first semiconductor layer. Hetero-bipolar transistor characterized by decreasing in the direction toward.