JP3511895B2 - セラミック多層基板の製造方法 - Google Patents

セラミック多層基板の製造方法

Info

Publication number
JP3511895B2
JP3511895B2 JP15695698A JP15695698A JP3511895B2 JP 3511895 B2 JP3511895 B2 JP 3511895B2 JP 15695698 A JP15695698 A JP 15695698A JP 15695698 A JP15695698 A JP 15695698A JP 3511895 B2 JP3511895 B2 JP 3511895B2
Authority
JP
Japan
Prior art keywords
ceramic
glass
conductive paste
conductive
multilayer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP15695698A
Other languages
English (en)
Other versions
JPH11353939A (ja
Inventor
充良 西出
和雄 岸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP15695698A priority Critical patent/JP3511895B2/ja
Priority to EP99110407A priority patent/EP0962977A3/en
Priority to US09/326,496 priority patent/US6265090B1/en
Publication of JPH11353939A publication Critical patent/JPH11353939A/ja
Application granted granted Critical
Publication of JP3511895B2 publication Critical patent/JP3511895B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B22CASTING; POWDER METALLURGY
    • B22FWORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F1/00Metallic powder; Treatment of metallic powder, e.g. to facilitate working or to improve properties
    • B22F1/16Metallic particles coated with a non-metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/29Coated or structually defined flake, particle, cell, strand, strand portion, rod, filament, macroscopic fiber or mass thereof
    • Y10T428/2982Particulate matter [e.g., sphere, flake, etc.]
    • Y10T428/2991Coated

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Conductive Materials (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、導電性ペース
用いて構成されるセラミック多層基板の製造方法に関
するもので、特に、1000℃以下の低温で焼結させる
ことが可能な導電性ペーストを用いて構成されるセラミ
ック多層基板の製造方法に関するものである。
【0002】
【従来の技術】セラミック多層基板は、たとえば、集積
回路、高周波電子回路、ハイブリッド回路などを構成す
るための回路基板として採用されている。セラミック多
層基板は、一般に、その内部および/または表面に導電
性ペーストからなる層またはバイアホール接続部等を形
成したセラミック成形体を焼成することによって得られ
るもので、焼成後において、セラミック焼結体とこのセ
ラミック焼結体の内部および/または表面に形成される
導電性焼結部とを備えている。
【0003】このようなセラミック多層基板は、種々の
電子機器に用いられているが、近年、電子機器において
求められている信号の高周波化および高速化に対応する
ためには、そこに用いられるセラミック多層基板に備え
る導電性焼結部は、導電成分として、銀、金または銅の
ような低抵抗導体を主成分とするものでなければならな
い。また、導電性焼結部を与える導電性ペーストは、セ
ラミック成形体と同時焼成されるので、導電性ペースト
に銀、金または銅のような低抵抗導体を含む場合、この
ような同時焼成を可能とするため、セラミック成形体に
含まれるセラミック組成物としては、1000℃以下の
温度で焼結可能な低温焼結ガラスセラミックが多用され
ている。
【0004】また、セラミック多層基板に対しては、さ
らに、高密度化、多機能化および高信頼性が求められる
とともに、抗折強度の向上に対する要求も高まりつつあ
る。しかし、銀、金または銅を含む導電性ペーストを同
時焼成できる上述の低温焼結ガラスセラミックは、低温
焼結を可能にするため、セラミック中に多量のバインダ
ガラスを含有しているため、その抗折強度が低いという
問題がある。この問題の解決のためには、低温焼結ガラ
スセラミックの焼成時に結晶を析出させることが有効で
あることが知られている。
【0005】他方、セラミック多層基板を製造しようと
するとき、セラミック組成物を含む複数のグリーンシー
トを用意し、特定のグリーンシート上に導電性ペースト
を印刷し、これらグリーンシートを積み重ねて得られた
セラミック成形体を焼成することが行なわれるが、この
焼成工程において、セラミック成形体に含まれるグリー
ンシートと導電性ペーストとの間での収縮率の差によ
り、得られたセラミック多層基板に反りや変形が生じる
ことがある。
【0006】この問題を解決するため、焼成時におい
て、グリーンシートと導電性ペーストとの間での収縮率
の差の小さいものを用いたり(たとえば、特公平3−2
6554号公報参照)、グリーンシートの収縮終了温度
より高い収縮終了温度を有する導電性ペーストを使用し
たり(たとえば、特開平2−94595号公報参照)す
ることなどが提案されている。また、導電性ペースト中
の金属粉末の粒径を制御したり、フリットや異種高融点
金属や金属酸化物を導電性ペースト中に添加したりし
て、導電性ペーストの収縮を制御することも行なわれて
いる。
【0007】
【発明が解決しようとする課題】しかしながら、前述し
たように、低温焼結ガラスセラミックからなるセラミッ
ク焼結体の抗折強度を向上させるため、セラミック焼結
体内に結晶を析出させるようにすると、結晶析出温度付
近で急激な収縮がセラミック部分において生じる。ま
た、セラミック部分に含まれるガラスの流動性がなくな
る。このようなことから、セラミック部分の収縮過程
で、導電性ペースト部分が少しでも収縮し、その収縮率
がセラミック部分の収縮率と合わず、これら収縮が互い
に拘束することになれば、多かれ少なかれ収縮応力によ
る歪みが生じ、このことが、得られたセラミック多層基
板の反りや変形の増大につながる。
【0008】通常、導電性ペーストに含有される導電成
分として、銀系金属粉末を単独で用いた場合には、金属
粉末の粒径や比表面積を変化させても、導電性ペースト
の収縮は、300〜750℃程度の温度で開始するた
め、収縮カーブは緩やかであっても、セラミック部分が
収縮している間にも、導電性ペーストは収縮しているこ
とになる。
【0009】このため、たとえ、特公平3−26554
号公報に記載されるように、互いの収縮率の差の小さい
グリーンシートおよび導電性ペーストを使用しても、セ
ラミック部分の収縮時に導電性ペースト部分が必ず収縮
するため、互いの収縮カーブが完全に一致しない限り、
収縮率の差による歪みが発生する。なお、非晶質ガラス
成分を多く含むガラスセラミックを用いた場合には、セ
ラミック部分の収縮終了後もガラスの流動性が高いた
め、収縮率の差による歪みがガラスの流動によって緩和
され、それゆえ、得られたセラミック多層基板において
反りや変形を生じにくくすることができる。しかしなが
ら、このように非晶質ガラス成分を多く含むガラスセラ
ミックは、抗折強度が低いため、高い抗折強度を得るに
は、前述したように、結晶を析出させなければならず、
このように結晶を析出させた場合には、ガラスの流動性
が低くなり、セラミック部分と導電性ペースト部分との
収縮率の差による歪みが緩和されることなく、得られた
セラミック多層基板において反りや変形を生じさせるこ
とになる。
【0010】また、このことから、特開平2−9459
5号公報に記載のように、グリーンシートの収縮終了温
度より高い収縮終了温度の導電性ペーストを用いても、
セラミック部分の収縮時に、導電性ペースト部分は収縮
するため、互いの収縮カーブが一致せず、収縮率の差に
よる歪みが生じることになり、この歪みは、結晶を析出
させることにより抗折強度を高めた場合には、緩和され
ることがなく、歪みにより生じた反りや変形が戻る効果
は期待できない。
【0011】また、前述したように、導電性ペーストに
フリットや異種高融点金属や金属酸化物等を添加すれ
ば、収縮挙動を制御することが可能であるが、セラミッ
ク部分との間での収縮カーブを一致させるためには、そ
れらの添加量を多くしなければならない。その結果、導
電性ペーストを焼成して得られた導電性焼結部の導通抵
抗が上がり、高周波回路を構成するためのセラミック多
層基板に適用されたときには、導体損が大きくなり、回
路特性を劣化させるという問題に遭遇する。
【0012】そこで、この発明の目的は、上述したよう
な問題を解決し得る、セラミック多層基板の製造方法
提供しようとすることである。
【0013】
【課題を解決するための手段】この発明は、セラミック
成形体を導電性ペーストと同時焼成する工程を備えるセ
ラミック多層基板の製造方法に向けられるものであっ
て、上述した技術的課題を解決するため、導電性ペース
トが、焼成時において、セラミック成形体の収縮終了温
度より高い収縮開始温度を有することを特徴としてい
る。
【0014】より具体的には、この発明は、上述した技
術的課題を解決するため、セラミック組成物を含むグリ
ーンシートを得る工程と、金属酸化物によって被覆され
た導電性粉末を含有し、焼成時において、グリーンシー
トの収縮終了温度より高い収縮開始温度を有する導電性
ペーストを準備する工程と、グリーンシート上に導電性
ペーストを印刷する工程と、複数のグリーンシートを積
層し、セラミック成形体を得る工程と、セラミック成形
体が収縮を終了した後で、導電性ペーストが収縮を開始
するように、セラミック成形体を焼成する工程とを備
、上記導電性粉末は、銀、金または銅を主成分とする
低抵抗導体からなり、上記金属酸化物は、上記低抵抗導
体よりも融点が高いことを特徴としている。
【0015】上述の導電性ペーストは、焼成時における
収縮開始温度が850℃以上であることが好ましい。
【0016】た、セラミック成形体の焼成時におけ
縮終了温度が850℃以下であることが好ましい。
【0017】この発明に係るセラミック多層基板の製造
方法において、グリーンシートに含まれるセラミック組
成物は、ガラスと、アルミナ、ムライト、コージェライ
ト、およびフォルステライトからなる群から選ばれた少
なくとも1種と石英を含み、かつ、上記ガラスは、
セラミック成形体を焼成する工程において、その一部が
結晶化する結晶化ガラスであることが好ましい。また、
上述したセラミック組成物は、CaO−B2 3 −Si
2 系ガラスを26〜48重量%、アルミナ、ムライ
ト、コージェライト、およびフォルステライトからなる
群から選ばれた少なくとも1種を35〜68重量%、石
英を3〜24重量%、Li2 O、K2 O、およびNa2
Oからなる群から選ばれた少なくとも1種を0〜5重量
%、ならびに、TiO2 、ZrO2 、CrO2 、および
CuOからなる群から選ばれた少なくとも1種を0〜5
重量%含み、かつ、セラミック成形体を焼成する工程に
おいて、ガラスの一部がウォラストナイトとなるように
結晶化することが好ましい。
【0018】
【発明の実施の形態】図1は、この発明の一実施形態に
よるセラミック多層基板1を図解的に示す断面図であ
る。セラミック多層基板1は、概略的に言えば、セラミ
ック焼結体2とこのセラミック焼結体2の内部および/
または表面に形成される導電性焼結部3とを備えてい
る。
【0019】セラミック焼結体2は、所定のセラミック
組成物を含む複数のグリーンシートを積層して得られた
セラミック成形体を焼成することによって得られたもの
である。したがって、セラミック焼結体2は、複数のグ
リーンシートの焼成によってもたらされる複数のセラミ
ック層4を備えている。導電性焼結部3は、導電性ペー
ストを上述したセラミック成形体と同時焼成することに
よって形成されたものである。導電性焼結部3は、セラ
ミック焼結体2の表面に形成されるものとして、たとえ
ば、外部導体5、6および7等を備え、また、セラミッ
ク焼結体2の内部に形成されるものとして、たとえば、
内部導体8、9、10、11および12等を備えるとと
もに、バイアホール接続部13、14、15、16、1
7、18および19等を備えている。
【0020】内部導体8および9は、特定のセラミック
層4を介して対向し、コンデンサ部20を構成する。ま
た、バイアホール接続部16〜19ならびに内部導体1
0〜12は、交互に順次接続され、インダクタ部21を
構成する。このようなセラミック多層基板1における導
電性焼結部3を形成するための導電性ペーストとして、
焼成時において、セラミック焼結体2となるセラミック
成形体の収縮終了温度より高い収縮開始温度を有するも
のが用いられ、それによって、セラミック多層基板1に
反りまたは変形が実質的に生じないようにされる。導電
性ペーストは、粉末の状態で存在する導電成分と有機ビ
ヒクル成分とを含有しており、導電成分は、たとえば、
銀または銀を主成分とする金属からなる導電性粉末を含
んでいる。
【0021】セラミック多層基板1の焼成による反りま
たは変形を防止するには、セラミック成形体が焼成によ
って収縮するときに、導電性ペーストがセラミック成形
体を拘束して応力を発生させないようにすることが重要
である。そのため、導電性ペーストに含まれる導電性粉
末は、セラミック成形体の収縮時には粉末の状態で分散
し、粒のネッキングが進んでいないことが必要であり、
セラミック成形体の収縮終了後になって、導電性粉末の
ネッキングが開始されるようにしなければならない。
【0022】前述のように、導電性ペーストの収縮開始
温度をセラミック成形体の収縮終了温度より高くするこ
とにより、導電性ペーストの焼結による収縮応力が発生
する時点では、セラミック成形体に含まれるセラミック
を既に焼結状態にしておくことができる。そのため、た
とえば、焼成済みのセラミック基板上での導電性ペース
トの焼結の場合と同様、導電性ペーストは、焼結時に、
セラミック部分との界面の延びる方向への収縮を実質的
に生じず、たとえば、外部導体5〜7や内部導体8〜1
2について言えば、その厚み方向にのみ収縮し、かつ緻
密化される。
【0023】すなわち、セラミック焼結体2に備えるセ
ラミック層4は、外部導体5〜7や内部導体8〜12に
比べて厚く、かつ曲げ強度も高いため、外部導体5〜7
ならびに内部導体8〜12においては、その中だけで導
電性ペーストが自ら応力を緩和しながら収縮するため、
セラミック多層基板1の反りまたは変形につながる応力
をセラミック層4側に及ぼすことはない。また、バイア
ホール接続部13〜19においても、導電性ペースト
は、その中だけで自ら応力を緩和しながら収縮する。
【0024】導電性ペーストに含有される導電成分は、
前述したように、銀または銀を主成分とする金属からな
る導電性粉末を含んでいる。このように、銀系粉末を用
いることにより、導電性焼結部3を低抵抗とすることが
できるとともに、酸化性雰囲気中で焼成できるため、焼
成時の脱バインダを能率的に行なうことができ、短時間
での焼成が可能となるなど、低コスト化に寄与させるこ
とができる。
【0025】上述したような銀系の導電性粉末は、銀よ
り融点の高い金属酸化物で被覆される。このような導電
性粉末を金属酸化物で被覆した状態を得るには、たとえ
ば、金属酸化物となるべき金属の塩、レジネート、ゾル
等の金属化合物溶液中に、導電性粉末を分散させた後、
溶剤を飛ばして、導電性粉末の表面に金属化合物を付着
させた状態とし、次いで、空気中で加熱処理して金属化
合物を酸化させて金属酸化物とすればよい。
【0026】上述のように、銀系の導電性粉末を、銀よ
り高い融点の金属酸化物で被覆するようにすれば、金属
酸化物がたとえ少量であっても、効果的に、導電性粉末
のネッキングを遅らせることができ、それゆえ、焼成時
において、導電性ペーストの収縮開始時点を、セラミッ
ク成形体の収縮終了後にまで確実に遅らせることができ
る。
【0027】また、導電性ペーストは、導電成分45〜
90重量%、および有機ビヒクル成分を10〜55重量
%それぞれ含有し、ガラスフリットを含有しないことが
好ましく、また、導電性粉末を被覆する金属酸化物は、
導電性粉末100重量部に対して、0.02〜1.00
重量部含むことが好ましい。導電成分と有機ビヒクル成
分との好ましい比率が上述のように選ばれたのは、導電
成分がこの好ましい比率より多くなると、印刷性および
印刷時の膜平滑性が劣化し、また、有機ビヒクル成分が
この好ましい比率より多くなると、膜厚を厚くできない
とともに、膜緻密性が得られず、たとえば図1に示した
導電性焼結部3の抵抗が上昇してしまうからである。
【0028】また、導電性粉末を被覆する金属酸化物
が、導電性粉末100重量部に対して、0.02重量部
未満になると、焼結を遅らせる効果が少なくなり、他
方、1.00重量部より多くなると、導電性焼結部3の
導通抵抗の上昇につながる。導電性粉末を被覆する金属
酸化物としては、Al2 3 、ZrO2 、TiO2、B
aO、およびCaOからなる群から選ばれた少なくとも
1種が有利に用いられる。これら金属酸化物は、すべ
て、銀より融点が高く、また、セラミック層4との反応
性が良く、焼成後においてデラミネーションや剥離を生
じにくくすることができる。
【0029】また、用いられる導電性ペーストは、焼成
時における収縮開始温度が850℃以上であることが好
ましい。このように、収縮開始温度が850℃以上であ
ると、セラミック成形体が焼結を終了した後で、導電性
ペーストが焼結を開始し、特に外部導体5〜7や内部導
体8〜12にあっては、厚み方向に収縮を開始し、その
ため、セラミック成形体の焼結時に導電性ペーストから
拘束を受けず、得られたセラミック多層基板1における
反りまたは変形を生じにくくすることを、確実に達成す
ることができる。なお、導電性ペーストの収縮開始温度
が850℃未満の場合には、セラミック成形体を構成す
るセラミックの組成によっては、セラミックの収縮を終
了していない段階で、導電性ペーストの収縮が開始され
る可能性がある。
【0030】導電性ペーストに含有される導電性粉末
は、銀を含有するとともに、白金、パラジウム、金、お
よび銅からなる群から選ばれた少なくとも1種を、銀1
00重量部に対して、5重量部以下含有するものであっ
てもよい。これら白金等が5重量部を超えて含有する
と、白金、パラジウム、および金については、導電性ペ
ーストのコストを高くするだけでなく、面積抵抗の上昇
につながり、また、銅については、銀自体の融点の低下
を招くので好ましくない。
【0031】なお、導電性ペーストに含有する導電性粉
末の平均粒径や粒子形状は特に限定されるものではない
が、平均粒径が0.5〜10μmであって、たとえば粗
大粉や極端な凝集粉がなく、およそ球形により近い方が
望ましい。また、導電性ペーストに含有される有機ビヒ
クル成分は、バインダ樹脂と溶剤とを混合したもので、
特に限定されるものではないが、バインダ樹脂として
は、たとえば、エチルセルロース、アクリル樹脂、ポリ
ビニルブチラール、メタクリル樹脂等を用いることがで
き、また、溶剤としては、テレピネオール、ブチルカル
ビトール、ブチルカルビトールアセテート、アルコール
類等を用いることができる。また、必要に応じて、分散
剤、可塑剤、活性剤等を添加してもよい。また、導電性
ペーストの粘度は、印刷性を考慮して、50〜300P
a・s程度に選ばれる。
【0032】他方、セラミック多層基板1におけるセラ
ミック焼結体2を構成する複数のセラミック層4すなわ
ちセラミック成形体となるグリーンシートに含まれるセ
ラミック組成物としては、ガラスと、アルミナ、ムライ
ト、コージェライト、およびフォルステライトからなる
群から選ばれた少なくとも1種のようなフィラー成分
と、石英とを含み、かつ、焼成時にガラスの一部が結晶
化するものが好ましい。このようなセラミック組成物を
用いることにより、抗折強度が高く、また、高周波に適
する、低誘電率および低誘電損失のセラミック多層基板
1を得ることができるからである。
【0033】ここで、アルミナ、ムライト、コージェラ
イト、およびフォルステライトからなる群から選ばれた
少なくとも1種のようなフィラー成分は、抗折強度を高
める効果があり、石英は、誘電率を低下させる効果があ
る。また、ガラスと、上述したような特定のフィラー成
分と、石英とを含み、かつ、焼成時にガラスの一部が結
晶化する、セラミック組成物を含むセラミック成形体
は、収縮開始温度が700℃以上、収縮終了温度が85
0℃以下というように、収縮カーブが急峻であるばかり
でなく、収縮の生じる温度が比較的高温である。そのた
め、導電性ペーストに含まれる銀系の導電性粉末が、銀
より融点の高い金属酸化物で被覆されていない場合に
は、セラミック成形体の収縮終了後まで導電性ペースト
の焼結を遅らせることは到底不可能である。このことか
ら、前述のように、銀系の導電性粉末を、銀より融点の
高い金属酸化物で被覆することによって、収縮を遅らせ
ることに意義がある。
【0034】上述したセラミック組成物は、ガラスとし
てCaO−B2 3 −SiO2 系ガラスを26〜48重
量%含むことが好ましい。このガラスの含有量が26重
量%未満では、1000℃以下での低温焼結が不可能と
なり、他方、48重量%を超えると、焼成されたセラミ
ック焼結体2において、結晶化せずに残存するガラスの
割合が多くなりすぎ、得られたセラミック多層基板1に
おいて、高抗折強度および低損失を満足することができ
ないからである。
【0035】また、セラミック組成物は、アルミナ、ム
ライト、コージェライト、およびフォルステライトから
なる群から選ばれた少なくとも1種のフィラー成分を3
5〜68重量%含むことが好ましい。このフィラー成分
の含有量が35重量%未満であると、高い抗折強度が得
られず、他方、68重量%を超えると、低温焼結および
低誘電率を満足できないからである。
【0036】また、セラミック組成物は、石英を3〜2
4重量%含むことが好ましい。石英の含有量が3重量%
未満では、得られたセラミック多層基板1の誘電率が高
くなりすぎ、他方、24重量%を超えると、高抗折強度
を十分に満足することができないからである。また、セ
ラミック組成物は、ガラスの溶融温度を低下させるた
め、Li2 O、K2 O、およびNa2 Oからなる群から
選ばれた少なくとも1種のアルカリ金属酸化物を含んで
いてもよい。このアルカリ金属酸化物を含む場合には、
その含有量は、5重量%以下とされる。5重量%を超え
ると、得られたセラミック焼結体2の誘電率が高くなる
とともに、誘電損失が大きくなるためである。
【0037】また、セラミック組成物は、ガラスの結晶
化を促進するため、TiO2 、ZrO2 、CrO2 、お
よびCuOからなる群から選ばれた少なくとも1種の金
属酸化物を含んでいてもよい。このような金属酸化物を
含む場合、その含有量は5重量%以下とされる。含有量
が5重量%を超えると、セラミック焼結体2において、
結晶化せずに残存しているガラスの誘電率が高くなるた
め、セラミック焼結体2全体としての誘電率が高くなる
ためである。
【0038】また、セラミック組成物は、焼成時にガラ
スの一部がウォラストナイトとなるように結晶化するも
のであることが好ましい。ウォラストナイトとなるよう
に結晶化すれば、抗折強度を高めるのに、より効果的で
あるからである。セラミック焼結体2のためのセラミッ
ク成形体、より特定的には、セラミック層4のためのグ
リーンシートは、典型的には、ドクターブレード法によ
って成形される。なお、ドクターブレード法に限らず、
プレス成形法や鋳込み成形法を適用してグリーンシート
を成形するようにしてもよい。
【0039】
【実施例】表1には、この実施例において作製した導電
性ペーストの組成および特性が示されている。
【0040】
【表1】
【0041】表1の「組成」の欄に示すように、Ag、
Ag/Pt、Ag/Pd、およびAg/Cuからそれぞ
れなる導電性粉末を用意し、これら導電性粉末を、「被
覆金属酸化物」の欄に示した種々の金属酸化物によって
被覆した。なお、「被覆金属酸化物」の被覆量は、単位
「重量部」で示されているが、この「重量部」は、導電
性粉末100重量部に対する重量部を示している。ま
た、有機ビヒクルとして、エチルセルロースとテルピネ
オールとを混合したものを用意した。
【0042】次いで、これら導電性粉末または金属酸化
物で被覆した導電性粉末に対し、有機ビヒクルを、表1
に示すような重量%をもって加え、攪拌擂潰機および三
本ロールによって攪拌、混練し、各試料となる導電性ペ
ーストを得た。表2には、この実施例において作製した
グリーンシートの組成、ならびにこれらグリーンシート
の特性またはグリーンシートをもって構成したセラミッ
ク焼結体の特性が示されている。
【0043】
【表2】
【0044】表2の「組成」の欄に示したガラスは、C
aO/B2 3 /SiO2 /Al23 =40/10/
45/5(重量比)の組成となるように、出発原料とな
る酸化物、炭酸塩または水酸化物を調合し、これらを白
金るつぼに入れ、1550℃で1時間溶融した。次い
で、このガラス融液を急冷した後、ボールミルにより粉
砕して得られたガラス粉末である。
【0045】このようにして得られたガラス粉末とフィ
ラーと石英とを、表2に示す重量%をもって混合し、こ
れに、溶剤、バインダおよび可塑剤を適当量加え、さら
に十分に混合した後、ドクターブレード法によって、各
試料に係るグリーンシートを得た。再び表1を参照し
て、その「特性」の欄には、「収縮開始温度」、「面積
抵抗」および「基板反り」が示されている。これら各特
性は、次のような方法によって評価したものである。
【0046】「収縮開始温度」は、各試料に係る導電性
ペーストを、150℃で10分間乾燥し、200メッシ
ュの篩に通して得られた粉を成形金型に入れ、セラミッ
ク多層基板の作製時において積層されたグリーンシート
を圧着するために及ぼされる圧力と同じ圧力でプレス
し、直径6mmおよび高さ3mmの円柱状のバルクを成
形し、このバルクを、空気中、20℃/分の昇温速度で
焼成しながら、そのときの高さ方向の寸法の変化を熱機
械分析(TMA)法で測定し、それによって求められ
た、バルクが収縮を開始する温度である。
【0047】また、「面積抵抗」は、表2のNo.4の
グリーンシート上に、焼成収縮後に幅500μm、長さ
5mmおよび厚み10μmとなるように、各導電性ペー
ストをスクリーン印刷し、次いで、これら導電性ペース
トとグリーンシートとを同時焼成して得られた各試料に
おける、導電性ペーストの焼成によって形成された導電
性焼結部の面積抵抗を測定したものである。
【0048】「基板反り」は、表2のNo.4およびN
o.12の各グリーンシートを、焼成後の寸法において
51mm×51mm×0.8mmとなるように、積層し
かつカットして得られた生の積層体の片面に、電極面積
の合計が積層体の片面の面積の50%となりかつ均一に
配線が分布するように、各導電性ペーストを用いてパタ
ーンを形成し、これら導電性ペーストとグリーンシート
とを、No.4のグリーンシートについては880℃
で、また、No.12のグリーンシートについては82
0℃で、それぞれ同時焼成して得られた各試料について
評価したものである。
【0049】表2の「特性」の欄に示した「焼結温度」
からわかるように、グリーンシートNo.4およびN
o.12の各焼結温度すなわち収縮終了温度は、それぞ
れ、880℃および820℃である。このようなグリー
ンシートの収縮終了温度より低い収縮開始温度を有する
導電性ペーストにあっては、No.15およびNo.1
6のように、極めて大きな「基板反り」を示している。
このことから、「基板反り」を抑制するには、導電性ペ
ーストが、グリーンシートの収縮終了温度より高い収縮
開始温度を有していることが必要であることがわかる。
【0050】上述の導電性ペーストの収縮開始温度に関
して、表1のNo.1〜No.14ならびにNo.17
〜No.20の各々とNo.15とを比較すればわかる
ように、導電性ペーストに含有される導電性粉末が金属
酸化物で被覆されることにより、この収縮開始温度を高
めること、すなわち焼結を遅らせることができる。な
お、No.16の導電性ペーストのように、導電性粉末
を被覆する金属酸化物が、導電性粉末100重量部に対
して、0.02重量部未満である0.01重量部しか含
まない場合には、収縮開始温度を高める効果すなわち焼
結を遅らせる効果が不十分である。また、No.17お
よびNo.18の各導電性ペーストのように、導電性粉
末を被覆する金属酸化物が1.0重量部を超える2.0
重量部含む場合には、面積抵抗が高くなる。
【0051】このことから、金属酸化物は、導電性粉末
100重量部に対して、0.02〜1.00重量部含む
ことが好ましい。また、表1のNo.19の導電性ペー
ストにおいては、有機ビヒクルを60重量%含有してお
り、その含有量が55重量%を超えている。その結果、
適正な粘度が得られず、印刷性に問題があり、膜厚を厚
くできないとともに膜の緻密性に劣るという問題を有
し、高い面積抵抗を示している。
【0052】他方、No.20の導電性ペーストでは、
有機ビヒクルの含有量が8重量%であり、10重量%未
満となっている。この場合にも、適正な粘度が得られ
ず、印刷性に問題があり、膜の平滑性が劣る。これらの
ことから、導電性ペーストは、導電性粉末を45〜90
重量%、および有機ビヒクルを10〜55重量%それぞ
れ含有することが好ましい。
【0053】次に、表2の「特性」の欄における「抗折
強度」は、各グリーンシートを積層しかつ焼成して得ら
れた、寸法が36mm×4mm×3mmの基板の抗折強
度を示したもので、JIS規格(JIS R1601)
に基づき3点曲げ強度を測定したものである。また、図
1に示すようなセラミック多層基板1を作製した。ここ
で、セラミック層4となるべきグリーンシートとして、
表2の各グリーンシートを用い、また、外部導体5〜
7、内部導体8〜12ならびにバイアホール接続部13
〜19等の導電性焼結部3となるべき導電性ペーストと
して、表1のNo.1の導電性ペーストを用いた。ま
た、これらグリーンシートおよび導電性ペーストを焼結
させるため、表2の「焼結温度」すなわち収縮終了温度
をもって同時焼成した。
【0054】このようにして得られた各セラミック多層
基板1における外部導体5および6の間に周波数1MH
zを印加して、コンデンサ部20の静電容量およびQを
測定し、比誘電率を算出した。これら「比誘電率」およ
び「Q」が、表2に示されている。また、表2におい
て、「結晶相」は、焼成後において生じた結晶相であ
り、上述のようにして得られたセラミック多層基板1に
おけるセラミック層4の部分をX線回折により分析し、
結晶相を同定したものである。表2において、Aはアル
ミナ、Wはウォラストナイト、Sは石英、Mはムライ
ト、Cはコージェライト、Fはフォルステライトをそれ
ぞれ示している。
【0055】表2からわかるように、No.1〜No.
10の各グリーンシートを用いた場合には、抗折強度が
240〜330MPa、比誘電率が6.0〜7.8、Q
が2100〜4000というように優れた特性を示して
いる。他方、No.11では、ガラスの添加量が25重
量%というように、26重量%未満であり、その結果、
焼結温度が1100℃となり、1000℃では焼結しな
かった。
【0056】また、No.12のグリーンシートを用い
た場合には、ガラスの添加量が55重量%というよう
に、48重量%を超えており、その結果、抗折強度が2
00MPaと低くなった。また、No.13のグリーン
シートを用いた場合には、石英の添加量が30重量%と
いうように、24重量%を超えているので、抗折強度お
よびQがともに低くなった。
【0057】また、No.14のグリーンシートを用い
た場合には、石英の含有量が0重量%というように、3
重量%未満であるため、比誘電率が8.2と高く、8以
下とはならなかった。これらのことから、No.1〜N
o.10の各グリーンシートのように、ガラスの含有量
は26〜48重量%、石英の含有量は3〜24重量%、
しかもフィラーの含有量は35〜68重量%であること
が好ましいことがわかる。
【0058】
【発明の効果】以上のように、この発明によれば、導電
性ペースト、その焼成時において、セラミック成形体
の収縮終了温度より高い収縮開始温度を有するようにさ
れるので、セラミック成形体と同時焼成するとき、セラ
ミック成形体の焼成による収縮時に、これを拘束するよ
うな応力を生じさせないようにすることができる。した
がって、焼成後のセラミック成形体において、反りや変
形を生じにくくすることができる。
【0059】また、この発明によれば、導電性ペースト
に含まれる導電成分として、低抵抗導体からなる導電性
粉末が用いられるので、焼成によって得られた導電性焼
結部の抵抗を低くすることができるとともに、酸化性雰
囲気中で焼成が可能であるため、脱バインダを能率的に
進めることができ、短時間での焼成が可能となる。
【0060】また、この発明によれば、導電性ペースト
に含まれる低抵抗導体からなる導電性粉末が、低抵抗導
より融点の高い金属酸化物で被覆されるので、焼成時
において、導電性粉末のネッキングの開始する温度を上
げることができ、導電性ペーストの収縮開始温度を効果
的に上げることができる。記導電性ペーストにおい
て、導電成分を45〜90重量%、および有機ビヒクル
成分を10〜55重量%それぞれ含有するようにすれ
ば、優れた印刷性が得られ、また、焼成により得られた
導電性焼結部の抵抗をより低くすることができる。
【0061】また、導電性粉末を被覆する金属酸化物
が、導電性粉末100重量部に対して、0.02〜1.
00重量部含むようにすれば、導電性ペーストの焼結を
遅らせる効果を確実に得ることができるとともに、焼成
により得られた導電性焼結部の抵抗の不所望な上昇を防
止することができる。また、上述した被覆するための金
属酸化物として、Al2 3 、ZrO2 、TiO2 、B
aO、およびCaOからなる群から選ばれた少なくとも
1種を用いると、セラミック部分との反応性が良く、焼
成後においてセラミック多層基板等にデラミネーション
や剥離を生じにくくすることができる。
【0062】また、導電性ペーストの焼成時における収
縮開始温度が850℃以上にされると、これと同時に焼
成されるセラミック成形体に含まれるセラミックの広範
囲な組成にわたって、導電性ペーストの収縮開始温度を
セラミック成形体の収縮終了温度より高くすることが可
能となる。したがって、高い抗折強度、低い誘電率、お
よび高いQが得られる、たとえば、ガラスとしてCaO
−B2 3 −SiO2系ガラスを26〜48重量%、ア
ルミナ、ムライト、コージェライト、およびフォルステ
ライトからなる群から選ばれた少なくとも1種を35〜
68重量%、石英を3〜24重量%、Li2 O、K
2 O、およびNa2 Oからなる群から選ばれた少なくと
も1種を0〜5重量%、ならびに、TiO2 、Zr
2 、CrO2 、およびCuOからなる群から選ばれた
少なくとも1種を0〜5重量%含み、かつ、焼成時にガ
ラスの一部がウォラストナイトとなるように結晶化す
る、そのようなセラミック成形体と有利に同時焼成する
ことが可能になる。
【0063】このように、この発明によれば、導電性ペ
ーストが、セラミック成形体と問題なく同時焼成できる
ようになるので、セラミック焼結体とこのセラミック焼
結体の内部および/または表面に形成される導電性焼結
部とを備える、セラミック多層基板を良好に製造するこ
とができる。この発明に係るセラミック多層基板の製造
方法において、グリーンシートに含まれるセラミック組
成物が、ガラスと、アルミナ、ムライト、コージェライ
ト、およびフォルステライトからなる群から選ばれた少
なくとも1種と石英を含かつ、ガラスが焼成時
にその一部が結晶化するものである場合、セラミック多
層基板を反りまたは変形のない状態で作製することがで
きるとともに、このようなセラミック多層基板におい
て、高い強度、低い誘電率、および高いQを実現するこ
とができる。
【0064】特に、上述のセラミック組成物が、ガラス
としてCaO−B2 3 −SiO2系ガラスを26〜4
8重量%、アルミナ、ムライト、コージェライト、およ
びフォルステライトからなる群から選ばれた少なくとも
1種を35〜68重量%、石英を3〜24重量%、Li
2 O、K2 O、およびNa2 Oからなる群から選ばれた
少なくとも1種を0〜5重量%、ならびに、TiO2
ZrO2 、CrO2 、およびCuOからなる群から選ば
れた少なくとも1種を0〜5重量%含み、かつ、焼成時
にガラスの一部がウォラストナイトとなるように結晶化
するものであるときには、上述した高い強度、低い誘電
率、および高いQの各特性をより確実に実現することが
できる。
【図面の簡単な説明】
【図1】この発明の一実施形態によるセラミック多層基
板1を図解的に示す断面図である。
【符号の説明】
1 セラミック多層基板 2 セラミック焼結体 3 導電性焼結部 4 セラミック層 5〜7 外部導体 8〜12 内部導体 13〜19 バイアホール接続部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平8−7646(JP,A) 特開 平8−31229(JP,A) 特開 平7−326835(JP,A) 特開 昭62−133002(JP,A) 特開 平8−7644(JP,A) 特開 平8−274433(JP,A) 特開 平9−129028(JP,A) 特開 平2−94595(JP,A) 特開 平11−177241(JP,A) 特公 平3−26554(JP,B2) 米国特許5126915(US,A) K.Nalayama et a l.,Development of Ag conductor film fired at high temp erature ,1st 1997 IE MT/IMC SYMPOSIUM P roceedings,pp.142−145 (58)調査した分野(Int.Cl.7,DB名) H01B 1/00 - 1/24 H05K 3/46 H05K 3/12 610 H05K 1/03 610 H05K 1/09

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 セラミック組成物を含むグリーンシート
    を得る工程と、 金属酸化物によって被覆された導電性粉末を含有し、焼
    成時において、前記グリーンシートの収縮終了温度より
    高い収縮開始温度を有する導電性ペーストを準備する工
    程と、 前記グリーンシート上に前記導電性ペーストを印刷する
    工程と、 複数の前記グリーンシートを積層し、セラミック成形体
    を得る工程と、 前記セラミック成形体が収縮を終了した後で、前記導電
    性ペーストが収縮を開始するよ うに、前記セラミック成形体を焼成する工程とを備え 前記導電性粉末は、銀、金または銅を主成分とする低抵
    抗導体からなり、前記金属酸化物は、前記低抵抗導体よ
    りも融点が高いことを特徴とする、 セラミック多層基板
    の製造方法。
  2. 【請求項2】 前記導電性ペーストの焼成時における収
    縮開始温度が850℃以上である、請求項1に記載のセ
    ラミック多層基板の製造方法。
  3. 【請求項3】 前記セラミック成形体の焼成時における
    収縮終了温度が850℃以下である、請求項1または2
    に記載のセラミック多層基板の製造方法。
  4. 【請求項4】 前記グリーンシートに含まれる前記セラ
    ミック組成物は、ガラスと、アルミナ、ムライト、コー
    ジェライト、およびフォルステライトからなる群から選
    ばれた少なくとも1種と、石英とを含み、前記ガラス
    は、前記セラミック成形体を焼成する工程において、そ
    の一部が結晶化する結晶化ガラスである、請求項1ない
    し3のいずれかに記載のセラミック多層基板の製造方
    法。
  5. 【請求項5】 前記ガラスは、CaO−B2 3 −Si
    2 系ガラスである、請求項に記載のセラミック多層
    基板の製造方法。
  6. 【請求項6】 前記グリーンシートに含まれる前記セラ
    ミック組成物は、前記CaO−B2 3 −SiO2 系ガ
    ラスを26〜48重量%、アルミナ、ムライト、コージ
    ェライト、およびフォルステライトからなる群から選ば
    れた少なくとも1種を35〜68重量%、石英を3〜2
    4重量%、Li2 O、K2 O、およびNa2 Oからなる
    群から選ばれた少なくとも1種を0〜5重量%、ならび
    に、TiO2 、ZrO2 、CrO2 、およびCuOから
    なる群から選ばれた少なくとも1種を0〜5重量%含
    み、かつ、前記セラミック成形体を焼成する工程におい
    て、前記ガラスの一部がウォラストナイトとなるように
    結晶化する、請求項に記載のセラミック多層基板の製
    造方法。
JP15695698A 1998-06-05 1998-06-05 セラミック多層基板の製造方法 Expired - Lifetime JP3511895B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP15695698A JP3511895B2 (ja) 1998-06-05 1998-06-05 セラミック多層基板の製造方法
EP99110407A EP0962977A3 (en) 1998-06-05 1999-05-28 Electrically conductive paste and ceramic multi-layered substrate
US09/326,496 US6265090B1 (en) 1998-06-05 1999-06-04 Electrically conductive paste ceramic multi-layered substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15695698A JP3511895B2 (ja) 1998-06-05 1998-06-05 セラミック多層基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003202265A Division JP3589239B2 (ja) 2003-07-28 2003-07-28 導電性ペーストおよびセラミック成形体

Publications (2)

Publication Number Publication Date
JPH11353939A JPH11353939A (ja) 1999-12-24
JP3511895B2 true JP3511895B2 (ja) 2004-03-29

Family

ID=15639008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15695698A Expired - Lifetime JP3511895B2 (ja) 1998-06-05 1998-06-05 セラミック多層基板の製造方法

Country Status (3)

Country Link
US (1) US6265090B1 (ja)
EP (1) EP0962977A3 (ja)
JP (1) JP3511895B2 (ja)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1110647A3 (en) * 1999-12-22 2004-02-11 Mitsui Mining and Smelting Co., Ltd Paste to be fired for forming circuit board and method for preparing surface-modified silver powder
JP2001257471A (ja) * 2000-03-10 2001-09-21 Ngk Insulators Ltd 多層配線基板及びその製造方法
JP2001345231A (ja) * 2000-05-31 2001-12-14 Murata Mfg Co Ltd 導電性ペーストおよびセラミック電子部品
JP3407716B2 (ja) * 2000-06-08 2003-05-19 株式会社村田製作所 複合積層電子部品
JP3734731B2 (ja) * 2001-09-06 2006-01-11 株式会社ノリタケカンパニーリミテド セラミック電子部品及びその製造方法
KR100866220B1 (ko) * 2001-09-06 2008-10-30 가부시키가이샤 노리타케 캄파니 리미티드 도체 조성물 및 그 제조방법
WO2004010751A1 (ja) * 2002-07-18 2004-01-29 Hitachi Chemical Co., Ltd. 多層配線板、およびその製造方法、ならびに半導体装置および無線電子装置
JP2004186665A (ja) * 2002-10-09 2004-07-02 Murata Mfg Co Ltd 多層構造部品およびその製造方法
US6900395B2 (en) * 2002-11-26 2005-05-31 International Business Machines Corporation Enhanced high-frequency via interconnection for improved reliability
WO2004087613A1 (ja) * 2003-03-31 2004-10-14 Tdk Corporation グリーンシート用塗料、グリーンシート、グリーンシートの製造方法および電子部品の製造方法
JP4059148B2 (ja) 2003-06-02 2008-03-12 株式会社村田製作所 導電性ペーストおよびセラミック多層基板
KR100853279B1 (ko) * 2003-09-30 2008-08-20 티디케이가부시기가이샤 적층 세라믹 전자 부품의 내부 전극용 도전체 페이스트의제조 방법
JP4659463B2 (ja) * 2004-01-30 2011-03-30 東光株式会社 積層型インダクタ及びその製造方法
US7687137B2 (en) * 2005-02-28 2010-03-30 Kyocera Corporation Insulating substrate and manufacturing method therefor, and multilayer wiring board and manufacturing method therefor
JP4934993B2 (ja) * 2005-05-25 2012-05-23 住友電気工業株式会社 導電性ペーストおよびそれを用いた配線基板
JP4732227B2 (ja) * 2006-04-26 2011-07-27 京都エレックス株式会社 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板並びにそのセラミック多層回路基板の製造方法
JP2008103522A (ja) * 2006-10-19 2008-05-01 Nec Tokin Corp 積層セラミック部品用導電性ペーストおよびその製造方法
JP5051131B2 (ja) * 2006-10-24 2012-10-17 株式会社村田製作所 セラミックグリーンシート用スラリー組成物の製造方法、セラミックグリーンシートの製造方法、および積層型セラミック電子部品の製造方法
US20080182011A1 (en) * 2007-01-26 2008-07-31 Ng Hou T Metal and metal oxide circuit element ink formulation and method
CN101683011B (zh) * 2008-03-28 2013-01-09 株式会社村田制作所 多层陶瓷基板的制造方法及复合片材
US9123614B2 (en) 2008-10-07 2015-09-01 Mc10, Inc. Methods and applications of non-planar imaging arrays
JP5646492B2 (ja) 2008-10-07 2014-12-24 エムシー10 インコーポレイテッドMc10,Inc. 伸縮可能な集積回路およびセンサアレイを有する装置
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
US8535971B2 (en) * 2010-02-12 2013-09-17 Heraeus Precious Metals North America Conshohocken Llc Method for applying full back surface field and silver busbar to solar cell
JP5075222B2 (ja) * 2010-05-11 2012-11-21 Tdk株式会社 電子部品及びその製造方法
JP4834170B1 (ja) * 2010-07-12 2011-12-14 田中貴金属工業株式会社 電極形成用の導電微粒子及び金属ペースト並びに電極
CN103443879B (zh) * 2011-04-11 2016-01-20 株式会社村田制作所 层叠型电感元件及其制造方法
ES2390427B1 (es) * 2011-04-14 2013-07-04 Roca Sanitario, S. A. Composición de una pasta conductora eléctrica co-sinterizable a altas temperaturas y su integración en materiales cerámicos en base porcelana, gres, gres porcelánico o similares
US9226402B2 (en) 2012-06-11 2015-12-29 Mc10, Inc. Strain isolation structures for stretchable electronics
US9295842B2 (en) 2012-07-05 2016-03-29 Mc10, Inc. Catheter or guidewire device including flow sensing and use thereof
JP2016500869A (ja) 2012-10-09 2016-01-14 エムシー10 インコーポレイテッドMc10,Inc. 衣類と一体化されたコンフォーマル電子回路
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
US9706647B2 (en) 2013-05-14 2017-07-11 Mc10, Inc. Conformal electronics including nested serpentine interconnects
CA2920485A1 (en) 2013-08-05 2015-02-12 Mc10, Inc. Flexible temperature sensor including conformable electronics
CA2925387A1 (en) 2013-10-07 2015-04-16 Mc10, Inc. Conformal sensor systems for sensing and analysis
CN105813545A (zh) 2013-11-22 2016-07-27 Mc10股份有限公司 用于感测和分析心搏的适形传感器***
CN105874606B (zh) 2014-01-06 2021-01-12 Mc10股份有限公司 包封适形电子***和器件及其制作和使用方法
CA2940539C (en) 2014-03-04 2022-10-04 Mc10, Inc. Multi-part flexible encapsulation housing for electronic devices
US10297572B2 (en) * 2014-10-06 2019-05-21 Mc10, Inc. Discrete flexible interconnects for modules of integrated circuits
USD781270S1 (en) 2014-10-15 2017-03-14 Mc10, Inc. Electronic device having antenna
EP3258837A4 (en) 2015-02-20 2018-10-10 Mc10, Inc. Automated detection and configuration of wearable devices based on on-body status, location, and/or orientation
WO2016140961A1 (en) 2015-03-02 2016-09-09 Mc10, Inc. Perspiration sensor
WO2017015000A1 (en) 2015-07-17 2017-01-26 Mc10, Inc. Conductive stiffener, method of making a conductive stiffener, and conductive adhesive and encapsulation layers
US10709384B2 (en) 2015-08-19 2020-07-14 Mc10, Inc. Wearable heat flux devices and methods of use
EP4079383A3 (en) 2015-10-01 2023-02-22 Medidata Solutions, Inc. Method and system for interacting with a virtual environment
US10532211B2 (en) 2015-10-05 2020-01-14 Mc10, Inc. Method and system for neuromodulation and stimulation
US20170108297A1 (en) * 2015-10-19 2017-04-20 KULR Technology Corporation Fiber Thermal Interface
EP3829187A1 (en) 2016-02-22 2021-06-02 Medidata Solutions, Inc. System, devices, and method for on-body data and power transmission
CN108781313B (zh) 2016-02-22 2022-04-08 美谛达解决方案公司 用以贴身获取传感器信息的耦接的集线器和传感器节点的***、装置和方法
WO2017184705A1 (en) 2016-04-19 2017-10-26 Mc10, Inc. Method and system for measuring perspiration
US10447347B2 (en) 2016-08-12 2019-10-15 Mc10, Inc. Wireless charger and high speed data off-loader
JP2019041022A (ja) * 2017-08-25 2019-03-14 日本特殊陶業株式会社 配線基板の製造方法及び導電ペースト
WO2019064738A1 (ja) * 2017-09-29 2019-04-04 株式会社村田製作所 導電性ペースト、ガラス物品、及びガラス物品の製造方法
JP7221609B2 (ja) * 2018-08-08 2023-02-14 日本特殊陶業株式会社 導電ペーストの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126915A (en) 1989-07-28 1992-06-30 E. I. Du Pont De Nemours And Company Metal oxide-coated electrically conductive powders and compositions thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4594181A (en) * 1984-09-17 1986-06-10 E. I. Du Pont De Nemours And Company Metal oxide-coated copper powder
JPH0443504A (ja) * 1990-06-08 1992-02-13 Sumitomo Metal Mining Co Ltd 積層セラミックコンデンサ内部電極用ペースト
US5468694A (en) * 1992-11-21 1995-11-21 Yamamura Glass Co. Ltd. Composition for producing low temperature co-fired substrate
JPH06334352A (ja) * 1993-05-27 1994-12-02 Hitachi Ltd セラミック回路基板およびその製造方法
JP3686687B2 (ja) * 1994-05-30 2005-08-24 京セラ株式会社 低温焼成セラミック回路基板
JPH087646A (ja) * 1994-06-22 1996-01-12 Kyocera Corp 銅ペースト
JP3019138B2 (ja) * 1995-03-30 2000-03-13 株式会社住友金属エレクトロデバイス 銀系導電性ペースト及びそれを用いた多層セラミック回路基板
JP3206496B2 (ja) * 1997-06-02 2001-09-10 昭栄化学工業株式会社 金属粉末及びその製造方法
EP0834370B1 (en) * 1996-09-25 2002-01-16 Shoei Chemical Inc. Coated metal powder and process for preparing the same by decomposition
JP3250503B2 (ja) * 1997-11-11 2002-01-28 株式会社村田製作所 可変インダクタ素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126915A (en) 1989-07-28 1992-06-30 E. I. Du Pont De Nemours And Company Metal oxide-coated electrically conductive powders and compositions thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
K.Nalayama et al.,Development of Ag conductor film fired at high temperature ,1st 1997 IEMT/IMC SYMPOSIUM Proceedings,pp.142−145

Also Published As

Publication number Publication date
US6265090B1 (en) 2001-07-24
EP0962977A2 (en) 1999-12-08
EP0962977A3 (en) 2006-12-20
JPH11353939A (ja) 1999-12-24

Similar Documents

Publication Publication Date Title
JP3511895B2 (ja) セラミック多層基板の製造方法
JP3669255B2 (ja) セラミック多層基板の製造方法および未焼成セラミック積層体
JP3226280B2 (ja) 多層回路板の製造方法
US7722732B2 (en) Thick film paste via fill composition for use in LTCC applications
JP3961033B2 (ja) 積層ガラス−セラミック回路基板
JPH0811696B2 (ja) 多層ガラスセラミック基板とその製造方法
JP3517062B2 (ja) 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JP3589239B2 (ja) 導電性ペーストおよびセラミック成形体
JPH11335162A (ja) セラミック基板用組成物およびセラミック回路部品
JP4610114B2 (ja) セラミック配線基板の製造方法
JPH0816021B2 (ja) 多層ガラスセラミック基板およびその製造方法
JP2004319706A (ja) 導体ペースト並びに多層基板及びその製造方法
JPH03108203A (ja) 導体ペーストおよび配線基板
JP2003224338A (ja) ガラスセラミック配線基板
JP3686687B2 (ja) 低温焼成セラミック回路基板
JP3164700B2 (ja) ガラスセラミック基板およびその製造方法
JP2002198626A (ja) 低温焼成セラミック回路基板の製造方法
JPH11135899A (ja) セラミック回路基板
JP3426820B2 (ja) 銅メタライズ組成物およびそれを用いたガラスセラミック配線基板の製造方法
JPH0828558B2 (ja) セラミツク基板及びその製造方法
JPH09175855A (ja) 低温焼成磁器組成物
JP2652229B2 (ja) 積層回路セラミック基板
JP3850245B2 (ja) ガラスセラミック基板の製造方法
JP2001039735A (ja) 結晶化ガラス組成物及びその焼結体、並びに、それを用いた回路基板
JP2001233677A (ja) ガラスセラミック基板の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031229

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100116

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110116

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110116

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140116

Year of fee payment: 10

EXPY Cancellation because of completion of term