JP3509663B2 - 変調回路 - Google Patents
変調回路Info
- Publication number
- JP3509663B2 JP3509663B2 JP30696199A JP30696199A JP3509663B2 JP 3509663 B2 JP3509663 B2 JP 3509663B2 JP 30696199 A JP30696199 A JP 30696199A JP 30696199 A JP30696199 A JP 30696199A JP 3509663 B2 JP3509663 B2 JP 3509663B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- modulation
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はキャリア信号の振幅
を入力信号に応じて変調する変調回路に関する。
を入力信号に応じて変調する変調回路に関する。
【０００２】
【従来の技術】この種の変調回路は、キャリア信号の振
幅を入力信号の２値情報に応じて偏移させるものであ
る。このような振幅偏移変調は、ＡＳＫ（ａｍｐｌｉｔ
ｕｄｅｓｈｉｆｔ ｋｅｙｉｎｇ）と呼ばれ、例えば入
力信号の２値情報を示す「１」、「０」に応じてキャリ
ア信号の振幅を変調度１００％に偏移させるタイプＡの
変調と、入力信号の値「１」、「０」に応じてキャリア
信号の振幅を変調度１０％に偏移させるタイプＢの変調
とがある。
幅を入力信号の２値情報に応じて偏移させるものであ
る。このような振幅偏移変調は、ＡＳＫ（ａｍｐｌｉｔ
ｕｄｅｓｈｉｆｔ ｋｅｙｉｎｇ）と呼ばれ、例えば入
力信号の２値情報を示す「１」、「０」に応じてキャリ
ア信号の振幅を変調度１００％に偏移させるタイプＡの
変調と、入力信号の値「１」、「０」に応じてキャリア
信号の振幅を変調度１０％に偏移させるタイプＢの変調
とがある。
【０００３】図６は、振幅偏移変調の原理を説明する波
形図である。振幅偏移変調の変調度は、 変調度＝｛（ｘ−ｙ）／（ｘ＋ｙ）｝×１００（％） として表すことができる。なお、ｘは入力信号である２
値信号の値が例えば「１」であるときのキャリア信号の
振幅電圧を示し、ｙは前記２値信号の値が「０」である
ときのキャリア信号の振幅電圧を示す。
形図である。振幅偏移変調の変調度は、 変調度＝｛（ｘ−ｙ）／（ｘ＋ｙ）｝×１００（％） として表すことができる。なお、ｘは入力信号である２
値信号の値が例えば「１」であるときのキャリア信号の
振幅電圧を示し、ｙは前記２値信号の値が「０」である
ときのキャリア信号の振幅電圧を示す。
【０００４】ここで、２値信号の値「１」のときのキャ
リア信号振幅電圧ｘに対し２値信号の値「０」のときの
キャリア信号振幅電圧ｙを０Ｖにすると、上式から 変調度＝｛（ｘ−０）／（ｘ＋０）｝×１００＝１００
（％） となり、図６（ｂ）のように、キャリア信号の振幅を変
調度１００％に偏移させるタイプＡの変調信号が生成さ
れる。また、２値信号の値「１」，「０」のときのキャ
リア信号振幅電圧ｘ，ｙの比率をそれぞれ１００，８
１．８とすると、上式から 変調度＝｛（100−81.8）／（100＋81.8）｝×１００≒
１０（％） となり、図６（ｃ）のように、キャリア信号の振幅を変
調度１０％に偏移させるタイプＢの変調信号が生成され
る。
リア信号振幅電圧ｘに対し２値信号の値「０」のときの
キャリア信号振幅電圧ｙを０Ｖにすると、上式から 変調度＝｛（ｘ−０）／（ｘ＋０）｝×１００＝１００
（％） となり、図６（ｂ）のように、キャリア信号の振幅を変
調度１００％に偏移させるタイプＡの変調信号が生成さ
れる。また、２値信号の値「１」，「０」のときのキャ
リア信号振幅電圧ｘ，ｙの比率をそれぞれ１００，８
１．８とすると、上式から 変調度＝｛（100−81.8）／（100＋81.8）｝×１００≒
１０（％） となり、図６（ｃ）のように、キャリア信号の振幅を変
調度１０％に偏移させるタイプＢの変調信号が生成され
る。
【０００５】前述のタイプＡ及びタイプＢの各変調回路
のうち、入力信号の値「１」、「０」に応じてキャリア
信号の振幅を変調度１００％に偏移させるタイプＡの変
調回路は、ＩＣカードに対してデータのリード・ライト
を行う非接触ＩＣカードリーダライタに用いられてい
る。非接触ＩＣカードリーダライタは、この変調回路の
変調信号を電波信号としてＩＣカードへ送信することに
より、ＩＣカードへのデータの書き込みやＩＣカードか
らのデータの読み出しを行っている。
のうち、入力信号の値「１」、「０」に応じてキャリア
信号の振幅を変調度１００％に偏移させるタイプＡの変
調回路は、ＩＣカードに対してデータのリード・ライト
を行う非接触ＩＣカードリーダライタに用いられてい
る。非接触ＩＣカードリーダライタは、この変調回路の
変調信号を電波信号としてＩＣカードへ送信することに
より、ＩＣカードへのデータの書き込みやＩＣカードか
らのデータの読み出しを行っている。
【０００６】
【発明が解決しようとする課題】近年は、入力信号の値
「１」、「０」に応じてキャリア信号の振幅を変調度１
０％に偏移させるタイプＢの変調回路を非接触ＩＣカー
ドリーダライタに搭載し、このタイプＢの変調回路の変
調信号をＩＣカードに送信することにより、ＩＣカード
に対するデータのリード・ライトを行うことが検討され
ている。しかしながら、このようなタイプＢの変調回路
を搭載したＩＣカードリーダライタでは、既に市場に出
回っているタイプＡの変調信号用のＩＣカードに対して
はアクセスすることができない。このため、ＩＣカード
リーダライタに、タイプＡの振幅偏移変調信号によりア
クセスされるＩＣカード及びタイプＢの振幅偏移変調信
号によりアクセスされるＩＣカードの双方のカード対し
てアクセスが可能な変調回路を配設したいという要望が
ある。
「１」、「０」に応じてキャリア信号の振幅を変調度１
０％に偏移させるタイプＢの変調回路を非接触ＩＣカー
ドリーダライタに搭載し、このタイプＢの変調回路の変
調信号をＩＣカードに送信することにより、ＩＣカード
に対するデータのリード・ライトを行うことが検討され
ている。しかしながら、このようなタイプＢの変調回路
を搭載したＩＣカードリーダライタでは、既に市場に出
回っているタイプＡの変調信号用のＩＣカードに対して
はアクセスすることができない。このため、ＩＣカード
リーダライタに、タイプＡの振幅偏移変調信号によりア
クセスされるＩＣカード及びタイプＢの振幅偏移変調信
号によりアクセスされるＩＣカードの双方のカード対し
てアクセスが可能な変調回路を配設したいという要望が
ある。
【０００７】したがって、本発明は、それぞれ異なる振
幅偏移変調信号によりアクセスが可能な各ＩＣカードに
対し、最適な振幅偏移変調信号を出力してアクセスを可
能にすることを目的とする。
幅偏移変調信号によりアクセスが可能な各ＩＣカードに
対し、最適な振幅偏移変調信号を出力してアクセスを可
能にすることを目的とする。
【０００８】
【課題を解決するための手段】このような課題を解決す
るために本発明は、電波信号である高周波のキャリア信
号の振幅電圧を２値信号の値に応じて偏移させることに
より振幅偏移変調信号を出力する変調回路において、キ
ャリア信号の振幅電圧を第１の電圧分偏移させる第１の
振幅偏移変調信号の出力が指示されるとキャリア信号と
同一位相の第１の信号を出力するとともに、キャリア信
号の振幅電圧を第１の電圧より小さい第２の電圧分偏移
させる第２の振幅偏移変調信号の出力が指示されるとキ
ャリア信号の位相に対して所定位相分遅延した第２の信
号を出力する変調部と、一端が電源に接続されるととも
に他端が容量素子に接続される第１のスイッチと、一端
がグランドに接続されるとともに他端が第１のスイッチ
と容量素子の接続点に接続される第２のスイッチと、キ
ャリア信号及び２値信号を入力し、かつ第１の信号と第
２の信号とを選択的に入力するとともに、入力した各信
号の論理演算を行いこの演算結果に基づいて第１及び第
２のスイッチを開閉する制御手段とを設け、閉結された
スイッチを介する容量素子への電荷の充放電に基づき前
記接続点から第１及び第２の信号に応じた第１及び第２
の振幅偏移変調信号を出力するようにしたものである。
るために本発明は、電波信号である高周波のキャリア信
号の振幅電圧を２値信号の値に応じて偏移させることに
より振幅偏移変調信号を出力する変調回路において、キ
ャリア信号の振幅電圧を第１の電圧分偏移させる第１の
振幅偏移変調信号の出力が指示されるとキャリア信号と
同一位相の第１の信号を出力するとともに、キャリア信
号の振幅電圧を第１の電圧より小さい第２の電圧分偏移
させる第２の振幅偏移変調信号の出力が指示されるとキ
ャリア信号の位相に対して所定位相分遅延した第２の信
号を出力する変調部と、一端が電源に接続されるととも
に他端が容量素子に接続される第１のスイッチと、一端
がグランドに接続されるとともに他端が第１のスイッチ
と容量素子の接続点に接続される第２のスイッチと、キ
ャリア信号及び２値信号を入力し、かつ第１の信号と第
２の信号とを選択的に入力するとともに、入力した各信
号の論理演算を行いこの演算結果に基づいて第１及び第
２のスイッチを開閉する制御手段とを設け、閉結された
スイッチを介する容量素子への電荷の充放電に基づき前
記接続点から第１及び第２の信号に応じた第１及び第２
の振幅偏移変調信号を出力するようにしたものである。
【０００９】この場合、制御手段は、変調部から第１の
信号を入力しかつ２値信号の第１及び第２の値のうち第
１の値を入力するとキャリア信号の１／２周期毎に第１
及び第２のスイッチをそれぞれ交互に開閉するととも
に、第２の値を入力すると第１及び第２のスイッチを開
放して前記接続点から第１の振幅偏移変調信号を出力さ
せる一方、変調部から第２の信号を入力しかつ２値信号
の第１の値を入力すると第１及び第２のスイッチの開放
タイミングをそれぞれキャリア信号の１／２周期分づら
してキャリア信号の１／４周期に相当する時間開放する
とともに、２値信号の第２の値を入力すると第１及び第
２のスイッチの閉結タイミングをそれぞれキャリア信号
の１／２周期分づらしてキャリア信号の１／４周期に相
当する時間閉結することにより前記接続点から第２の振
幅偏移変調信号を出力させるようにしたものである。ま
た、制御手段を、キャリア信号と変調部の出力信号との
排他的論理和演算を行う論理和回路と、キャリア信号と
論理和回路の出力信号との論理積演算を行ってこの演算
結果を反転出力する第１の論理積回路と、キャリア信号
の反転信号と論理和回路の出力信号との論理積演算を行
ってこの演算結果を反転出力する第２の論理積回路と、
キャリア信号の反転信号と２値信号との論理積演算を行
ってこの演算結果を反転出力する第３の論理積回路と、
キャリア信号と２値信号との論理積演算を行ってこの演
算結果を反転出力する第４の論理積回路と、第１の論理
回路の出力信号と第３の論理積回路の出力信号との論理
積演算を行ってこの演算結果の反転信号を第１のスイッ
チへ出力する第５の論理積回路と、第２の論理回路の出
力信号と第４の論理積回路の出力信号との論理積演算を
行ってこの演算結果の反転信号を第２のスイッチへ出力
する第６の論理積回路とにより構成するものである。ま
た、キャリア信号の振幅電圧が２値信号の値に応じて１
０％分偏移するようにキャリア信号と第２の信号との間
の位相差を定め、第２の振幅遷移変調信号として出力す
るものである。また、変調部に対し、第１及び第２の振
幅偏移変調信号の何れか一方の出力を自動的に指示する
指示手段を設けたものである。
信号を入力しかつ２値信号の第１及び第２の値のうち第
１の値を入力するとキャリア信号の１／２周期毎に第１
及び第２のスイッチをそれぞれ交互に開閉するととも
に、第２の値を入力すると第１及び第２のスイッチを開
放して前記接続点から第１の振幅偏移変調信号を出力さ
せる一方、変調部から第２の信号を入力しかつ２値信号
の第１の値を入力すると第１及び第２のスイッチの開放
タイミングをそれぞれキャリア信号の１／２周期分づら
してキャリア信号の１／４周期に相当する時間開放する
とともに、２値信号の第２の値を入力すると第１及び第
２のスイッチの閉結タイミングをそれぞれキャリア信号
の１／２周期分づらしてキャリア信号の１／４周期に相
当する時間閉結することにより前記接続点から第２の振
幅偏移変調信号を出力させるようにしたものである。ま
た、制御手段を、キャリア信号と変調部の出力信号との
排他的論理和演算を行う論理和回路と、キャリア信号と
論理和回路の出力信号との論理積演算を行ってこの演算
結果を反転出力する第１の論理積回路と、キャリア信号
の反転信号と論理和回路の出力信号との論理積演算を行
ってこの演算結果を反転出力する第２の論理積回路と、
キャリア信号の反転信号と２値信号との論理積演算を行
ってこの演算結果を反転出力する第３の論理積回路と、
キャリア信号と２値信号との論理積演算を行ってこの演
算結果を反転出力する第４の論理積回路と、第１の論理
回路の出力信号と第３の論理積回路の出力信号との論理
積演算を行ってこの演算結果の反転信号を第１のスイッ
チへ出力する第５の論理積回路と、第２の論理回路の出
力信号と第４の論理積回路の出力信号との論理積演算を
行ってこの演算結果の反転信号を第２のスイッチへ出力
する第６の論理積回路とにより構成するものである。ま
た、キャリア信号の振幅電圧が２値信号の値に応じて１
０％分偏移するようにキャリア信号と第２の信号との間
の位相差を定め、第２の振幅遷移変調信号として出力す
るものである。また、変調部に対し、第１及び第２の振
幅偏移変調信号の何れか一方の出力を自動的に指示する
指示手段を設けたものである。
【００１０】
【発明の実施の形態】以下、本発明について図面を参照
して説明する。図４は、本発明に係る変調回路を適用し
た非接触ＩＣカードリーダライタの構成を示すブロック
図である。図４において、非接触ＩＣカードリーダライ
タ（以下、ＩＣカードリーダという）１は、このＩＣカ
ードリーダ１の全体を制御する制御部１１と、後述する
キャリア信号を制御部１１から出力されるデータ信号に
応じて変調する変調回路１２と、整合回路１４と、共振
回路１５と、以上の各部に電源を供給する電源部１６と
から構成される。
して説明する。図４は、本発明に係る変調回路を適用し
た非接触ＩＣカードリーダライタの構成を示すブロック
図である。図４において、非接触ＩＣカードリーダライ
タ（以下、ＩＣカードリーダという）１は、このＩＣカ
ードリーダ１の全体を制御する制御部１１と、後述する
キャリア信号を制御部１１から出力されるデータ信号に
応じて変調する変調回路１２と、整合回路１４と、共振
回路１５と、以上の各部に電源を供給する電源部１６と
から構成される。
【００１１】ここで、整合回路１４には、容量素子Ｃ１
が設けられ、変調回路１２からの出力信号を入力して共
振回路１５に出力するとともに、この出力信号が共振回
路１５から効率良く後述のＩＣカードへ伝達できるよう
に共振回路１５との間でインピーダンスの整合をとるも
のである。共振回路１５は、誘導素子であるアンテナコ
イルＬ１と容量素子Ｃ２とが並列に接続され、整合回路
１４を介し変調回路１２から変調波信号が与えられると
共振を開始してアンテナコイルＬ１から電波信号を発生
し、このアンテナコイルＬ１と電磁結合したＩＣカード
へ無線信号として送信するものである。復調回路１３
は、前記無線信号の送信に対してＩＣカードから返送さ
れる共振回路１５を介する変調波信号を入力すると、こ
の変調波信号を復調してデータを抽出し制御部１１に出
力するものである。
が設けられ、変調回路１２からの出力信号を入力して共
振回路１５に出力するとともに、この出力信号が共振回
路１５から効率良く後述のＩＣカードへ伝達できるよう
に共振回路１５との間でインピーダンスの整合をとるも
のである。共振回路１５は、誘導素子であるアンテナコ
イルＬ１と容量素子Ｃ２とが並列に接続され、整合回路
１４を介し変調回路１２から変調波信号が与えられると
共振を開始してアンテナコイルＬ１から電波信号を発生
し、このアンテナコイルＬ１と電磁結合したＩＣカード
へ無線信号として送信するものである。復調回路１３
は、前記無線信号の送信に対してＩＣカードから返送さ
れる共振回路１５を介する変調波信号を入力すると、こ
の変調波信号を復調してデータを抽出し制御部１１に出
力するものである。
【００１２】ＩＣカードリーダ１内の制御部１１は、シ
リアルＩ／Ｆ（シリアルインタフェース）を介して上位
装置２と接続される。制御部１１は、シリアルＩ／Ｆを
介して上位装置２とデータ通信を行うことにより、上位
装置２からの受信データをＩＣカードに記録させるとと
もに、ＩＣカードから読み出したデータを上位装置２へ
送信する。
リアルＩ／Ｆ（シリアルインタフェース）を介して上位
装置２と接続される。制御部１１は、シリアルＩ／Ｆを
介して上位装置２とデータ通信を行うことにより、上位
装置２からの受信データをＩＣカードに記録させるとと
もに、ＩＣカードから読み出したデータを上位装置２へ
送信する。
【００１３】図５は、ＩＣカードリーダ１と電磁結合す
る前記ＩＣカードの構成を示すブロック図である。図５
において、ＩＣカード３は、アンテナコイルＬ２と、無
線インタフェース３１と、制御回路３２と、ＩＣカード
固有のＩＤ及び情報が記憶されるメモリ３３とを有す
る。
る前記ＩＣカードの構成を示すブロック図である。図５
において、ＩＣカード３は、アンテナコイルＬ２と、無
線インタフェース３１と、制御回路３２と、ＩＣカード
固有のＩＤ及び情報が記憶されるメモリ３３とを有す
る。
【００１４】ＩＣカード３の無線インタフェース３１
は、ＩＣカードリーダ１のアンテナコイルＬ１とＩＣカ
ード３のアンテナコイルＬ２とが電磁結合すると、ＩＣ
カードリーダ１からの前記電波信号により電力POWER を
生成して制御回路３２及びメモリ３３に供給するととも
に、クロック信号CLK を生成して制御回路３２に与え、
かつ電波信号の中からデータDATAを抽出して制御回路３
２に出力するものである。ＩＣカード３の制御回路３２
は、無線インタフェース３１からの電力POWER が供給さ
れると、クロック信号CLK に同期して無線インタフェー
ス３１からのデータDATAを読み込み、このデータDATAが
メモリ３３に対する書き込みデータの場合はメモリ３３
に記録する一方、前記データDATAがメモリ３３のデータ
を読み取るコマンドデータの場合はメモリ３３内のデー
タを読み取って無線インタフェース３１へ出力するもの
である。
は、ＩＣカードリーダ１のアンテナコイルＬ１とＩＣカ
ード３のアンテナコイルＬ２とが電磁結合すると、ＩＣ
カードリーダ１からの前記電波信号により電力POWER を
生成して制御回路３２及びメモリ３３に供給するととも
に、クロック信号CLK を生成して制御回路３２に与え、
かつ電波信号の中からデータDATAを抽出して制御回路３
２に出力するものである。ＩＣカード３の制御回路３２
は、無線インタフェース３１からの電力POWER が供給さ
れると、クロック信号CLK に同期して無線インタフェー
ス３１からのデータDATAを読み込み、このデータDATAが
メモリ３３に対する書き込みデータの場合はメモリ３３
に記録する一方、前記データDATAがメモリ３３のデータ
を読み取るコマンドデータの場合はメモリ３３内のデー
タを読み取って無線インタフェース３１へ出力するもの
である。
【００１５】図４及び図５を用いＩＣカードリーダ１及
びＩＣカード３の動作を説明する。ＩＣカードリーダ１
は、変調回路１２内に設けた後述の発振器４０から所定
周波数のキャリア信号を発生させて整合回路１４及び共
振回路１５を介し電波信号として送信している。ここ
で、ＩＣカード３がＩＣカードリーダ１の所定の場所に
載置されると、ＩＣカード３のアンテナコイルＬ２とＩ
Ｃカードリーダ１のアンテナコイルＬ１とが電磁結合
し、ＩＣカード３には前述したようにＩＣカードリーダ
１の前記電波信号によって電力POWER が供給される。
びＩＣカード３の動作を説明する。ＩＣカードリーダ１
は、変調回路１２内に設けた後述の発振器４０から所定
周波数のキャリア信号を発生させて整合回路１４及び共
振回路１５を介し電波信号として送信している。ここ
で、ＩＣカード３がＩＣカードリーダ１の所定の場所に
載置されると、ＩＣカード３のアンテナコイルＬ２とＩ
Ｃカードリーダ１のアンテナコイルＬ１とが電磁結合
し、ＩＣカード３には前述したようにＩＣカードリーダ
１の前記電波信号によって電力POWER が供給される。
【００１６】ＩＣカードリーダ１の制御部１１は、上位
装置２からＩＣカード３に対するデータをシリアルＩ／
Ｆを介して受信すると、このデータを変調回路１２に出
力する。変調回路１２は、制御部１１からのデータを入
力すると、前記キャリア信号を入力したデータ値に応じ
て振幅偏移変調し、整合回路１４及び共振回路１５を介
して電波信号として送信する。
装置２からＩＣカード３に対するデータをシリアルＩ／
Ｆを介して受信すると、このデータを変調回路１２に出
力する。変調回路１２は、制御部１１からのデータを入
力すると、前記キャリア信号を入力したデータ値に応じ
て振幅偏移変調し、整合回路１４及び共振回路１５を介
して電波信号として送信する。
【００１７】ＩＣカード３の無線インタフェース３１で
は、アンテナコイルＬ２を介してＩＣカードリーダ１か
らの電波信号を受信すると、前述したようにこの電波信
号の中からデータDATAを抽出し、制御回路３２に出力す
る。ここで、制御回路３２はＩＣカードリーダ１からの
受信データDATAがメモリ３３に対する書き込みデータの
場合はメモリ３３に記録する。また、前記データDATAが
メモリ３３のデータを読み取るコマンドデータの場合
は、前述のクロック信号CLK に同期してメモリ３３内の
データを順次読み取り無線インタフェース３１側へ出力
する。
は、アンテナコイルＬ２を介してＩＣカードリーダ１か
らの電波信号を受信すると、前述したようにこの電波信
号の中からデータDATAを抽出し、制御回路３２に出力す
る。ここで、制御回路３２はＩＣカードリーダ１からの
受信データDATAがメモリ３３に対する書き込みデータの
場合はメモリ３３に記録する。また、前記データDATAが
メモリ３３のデータを読み取るコマンドデータの場合
は、前述のクロック信号CLK に同期してメモリ３３内の
データを順次読み取り無線インタフェース３１側へ出力
する。
【００１８】ＩＣカード３のメモリ３３から順次読み出
されるデータは、無線インタフェース３１及びアンテナ
コイルＬ２を介してＩＣカードリーダ１側に電波信号と
して送信される。ＩＣカードリーダ１の共振回路１５
は、ＩＣカード３からの電波信号を受信するとこの電波
信号を変調波信号として復調回路１３に出力する。復調
回路１３は、この変調波信号を復調することにより変調
波信号の中からデータを抽出し、抽出したＩＣカード３
のメモリ３３のデータを制御部１１へ出力する。制御部
１１は、復調回路１３からのデータを入力すると、この
データを上位装置２へ送信する。このようにして、ＩＣ
カードリーダ１は、ＩＣカード３に対してデータの書き
込みを行うことができ、かつＩＣカード３に書き込まれ
たデータを読み出すことができる。
されるデータは、無線インタフェース３１及びアンテナ
コイルＬ２を介してＩＣカードリーダ１側に電波信号と
して送信される。ＩＣカードリーダ１の共振回路１５
は、ＩＣカード３からの電波信号を受信するとこの電波
信号を変調波信号として復調回路１３に出力する。復調
回路１３は、この変調波信号を復調することにより変調
波信号の中からデータを抽出し、抽出したＩＣカード３
のメモリ３３のデータを制御部１１へ出力する。制御部
１１は、復調回路１３からのデータを入力すると、この
データを上位装置２へ送信する。このようにして、ＩＣ
カードリーダ１は、ＩＣカード３に対してデータの書き
込みを行うことができ、かつＩＣカード３に書き込まれ
たデータを読み出すことができる。
【００１９】図１は、本発明に係る変調回路の構成を示
すブロック図であり、本変調回路はＩＣカードリーダ１
の変調回路１２として用いられる。変調回路１２は、図
１に示すように、所定周波数のクロック信号ＣＬＫを発
生して前述のキャリア信号として出力する発振器４０
と、制御部１１からの切替信号ｂの「Ｈ」，「Ｌ」の各
レベルに応じて出力信号の位相を変える変調部４１と、
排他的論理和回路ＥＸＯＲと、ナンドゲートＮＡＮＤ１
〜ＮＡＮＤ６と、インバータＩＮＶと、スイッチＳＷ
１，ＳＷ２とからなる。ここで、排他的論理和回路ＥＸ
ＯＲと、ナンドゲートＮＡＮＤ１〜ＮＡＮＤ６と、イン
バータＩＮＶとにより制御手段１２Ａが構成される。
すブロック図であり、本変調回路はＩＣカードリーダ１
の変調回路１２として用いられる。変調回路１２は、図
１に示すように、所定周波数のクロック信号ＣＬＫを発
生して前述のキャリア信号として出力する発振器４０
と、制御部１１からの切替信号ｂの「Ｈ」，「Ｌ」の各
レベルに応じて出力信号の位相を変える変調部４１と、
排他的論理和回路ＥＸＯＲと、ナンドゲートＮＡＮＤ１
〜ＮＡＮＤ６と、インバータＩＮＶと、スイッチＳＷ
１，ＳＷ２とからなる。ここで、排他的論理和回路ＥＸ
ＯＲと、ナンドゲートＮＡＮＤ１〜ＮＡＮＤ６と、イン
バータＩＮＶとにより制御手段１２Ａが構成される。
【００２０】図１を用いて変調回路１２の要部構成をさ
らに詳細に説明する。図１において、発振器４０及び変
調部４１の各出力端子は、排他的論理和回路ＥＸＯＲの
各入力端子に接続される。また、発振器４０の出力端子
は各ナンドゲートＮＡＮＤ１，ＮＡＮＤ４の第１の入力
端子及びインバータＩＮＶの入力端子に接続される。ま
た、インバータＩＮＶの出力端子は各ナンドゲートＮＡ
ＮＤ２，ＮＡＮＤ３の第１の入力端子に接続され、かつ
排他的論理和回路ＥＸＯＲの出力端子はナンドゲートＮ
ＡＮＤ１，ＮＡＮＤ２の第２の入力端子に接続される。
ナンドゲートＮＡＮＤ３，ＮＡＮＤ４の第２の入力端子
には、制御部１１からデータ値「１」（「Ｈ」レベ
ル）、データ値「０」（「Ｌ」レベル）を有する送信符
号ａ（２値信号）が出力される。
らに詳細に説明する。図１において、発振器４０及び変
調部４１の各出力端子は、排他的論理和回路ＥＸＯＲの
各入力端子に接続される。また、発振器４０の出力端子
は各ナンドゲートＮＡＮＤ１，ＮＡＮＤ４の第１の入力
端子及びインバータＩＮＶの入力端子に接続される。ま
た、インバータＩＮＶの出力端子は各ナンドゲートＮＡ
ＮＤ２，ＮＡＮＤ３の第１の入力端子に接続され、かつ
排他的論理和回路ＥＸＯＲの出力端子はナンドゲートＮ
ＡＮＤ１，ＮＡＮＤ２の第２の入力端子に接続される。
ナンドゲートＮＡＮＤ３，ＮＡＮＤ４の第２の入力端子
には、制御部１１からデータ値「１」（「Ｈ」レベ
ル）、データ値「０」（「Ｌ」レベル）を有する送信符
号ａ（２値信号）が出力される。
【００２１】さらに、ナンドゲートＮＡＮＤ５の第１及
び第２の入力端子にはそれぞれナンドゲートＮＡＮＤ
１，ＮＡＮＤ３の各出力端子が接続され、ナンドゲート
ＮＡＮＤ５の出力端子はアナログスイッチ等からなるス
イッチＳＷ１の制御端子に接続される。また、ナンドゲ
ートＮＡＮＤ６の第１及び第２の入力端子にはそれぞれ
ナンドゲートＮＡＮＤ２，ＮＡＮＤ４の各出力端子が接
続され、ナンドゲートＮＡＮＤ６の出力端子はアナログ
スイッチ等からなるスイッチＳＷ２の制御端子に接続さ
れる。スイッチＳＷ１の一端は電源ＶＤＤに接続される
とともに、スイッチＳＷ１の他端は、一端がグランドに
接続されたスイッチＳＷ２の他端に接続される。スイッ
チＳＷ１，ＳＷ２の接続点は前述した整合回路１４の容
量素子Ｃ１に接続される。
び第２の入力端子にはそれぞれナンドゲートＮＡＮＤ
１，ＮＡＮＤ３の各出力端子が接続され、ナンドゲート
ＮＡＮＤ５の出力端子はアナログスイッチ等からなるス
イッチＳＷ１の制御端子に接続される。また、ナンドゲ
ートＮＡＮＤ６の第１及び第２の入力端子にはそれぞれ
ナンドゲートＮＡＮＤ２，ＮＡＮＤ４の各出力端子が接
続され、ナンドゲートＮＡＮＤ６の出力端子はアナログ
スイッチ等からなるスイッチＳＷ２の制御端子に接続さ
れる。スイッチＳＷ１の一端は電源ＶＤＤに接続される
とともに、スイッチＳＷ１の他端は、一端がグランドに
接続されたスイッチＳＷ２の他端に接続される。スイッ
チＳＷ１，ＳＷ２の接続点は前述した整合回路１４の容
量素子Ｃ１に接続される。
【００２２】以上のように構成された変調回路１２は、
送信符号ａの値に応じてキャリア信号の振幅を偏移させ
るものであり、送信符号ａの値「１」、「０」に応じて
キャリア信号の振幅を変調度１００％に偏移させるタイ
プＡの変調と、送信符号ａの値「１」、「０」に応じて
キャリア信号の振幅を変調度１０％に偏移させるタイプ
Ｂの変調とを可能にするものである。
送信符号ａの値に応じてキャリア信号の振幅を偏移させ
るものであり、送信符号ａの値「１」、「０」に応じて
キャリア信号の振幅を変調度１００％に偏移させるタイ
プＡの変調と、送信符号ａの値「１」、「０」に応じて
キャリア信号の振幅を変調度１０％に偏移させるタイプ
Ｂの変調とを可能にするものである。
【００２３】制御部１１は、変調回路１２に対して
「Ｈ」，「Ｌ」の何れかのレベルの切替信号ｂを送出し
て変調回路１２に変調度１０％の変調波信号または変調
度１００％の変調波信号を出力させる場合、図示しない
切替スイッチの指示にしたがった切替信号ｂを出力す
る。即ち、前記切替スイッチが変調度１０％の変調波信
号の出力を指示している場合は変調回路１２へ「Ｈ」レ
ベルの切替信号ｂを出力し、前記切替スイッチが変調度
１００％の変調波信号の出力を指示している場合は変調
回路１２へ「Ｌ」レベルの切替信号ｂを出力する。
「Ｈ」，「Ｌ」の何れかのレベルの切替信号ｂを送出し
て変調回路１２に変調度１０％の変調波信号または変調
度１００％の変調波信号を出力させる場合、図示しない
切替スイッチの指示にしたがった切替信号ｂを出力す
る。即ち、前記切替スイッチが変調度１０％の変調波信
号の出力を指示している場合は変調回路１２へ「Ｈ」レ
ベルの切替信号ｂを出力し、前記切替スイッチが変調度
１００％の変調波信号の出力を指示している場合は変調
回路１２へ「Ｌ」レベルの切替信号ｂを出力する。
【００２４】なお、制御部１１は、変調回路１２に対し
て「Ｈ」，「Ｌ」の何れかのレベルの切替信号ｂを自動
的に出力することもできる。即ち、まず変調回路１２に
対して「Ｈ」レベルの切替信号ｂを出力して変調度１０
％の変調波信号で通信させ、これによる通信が不可の場
合は変調回路１２に対し「Ｌ」レベルの切替信号ｂを出
力して変調度１００％の変調波信号で通信させるように
する。逆に、最初に変調回路１２に対して「Ｌ」レベル
の切替信号ｂを出力して変調度１００％の変調波信号で
通信させ、これによる通信が不可の場合は変調回路１２
に対し「Ｈ」レベルの切替信号ｂを出力して変調度１０
％の変調波信号で通信させる。
て「Ｈ」，「Ｌ」の何れかのレベルの切替信号ｂを自動
的に出力することもできる。即ち、まず変調回路１２に
対して「Ｈ」レベルの切替信号ｂを出力して変調度１０
％の変調波信号で通信させ、これによる通信が不可の場
合は変調回路１２に対し「Ｌ」レベルの切替信号ｂを出
力して変調度１００％の変調波信号で通信させるように
する。逆に、最初に変調回路１２に対して「Ｌ」レベル
の切替信号ｂを出力して変調度１００％の変調波信号で
通信させ、これによる通信が不可の場合は変調回路１２
に対し「Ｈ」レベルの切替信号ｂを出力して変調度１０
％の変調波信号で通信させる。
【００２５】図１のブロック図と、図２及び図３の各タ
イムチャートとを用いて変調回路１２の動作を説明す
る。まず、図２のタイムチャートを参照して変調回路１
２によるタイプＡの変調動作を説明する。図２（ｂ）に
示す発振器４０からのデュティ比が１対１のクロック信
号ＣＬＫは、排他的論理和回路ＥＸＯＲの第１の入力端
子、及びナンドゲートＮＡＮＤ１，ＮＡＮＤ４の第１の
入力端子へ出力されている。ここで、変調回路１２に対
しタイプＡの変調動作を行わせる場合、制御部１１は例
えば「Ｌ」レベルの切替信号ｂを変調部４１へ出力す
る。すると、変調部４１はクロック信号ＣＬＫと同位相
の図２（ｃ）に示す三角波信号を発生して排他的論理和
回路ＥＸＯＲの第２の入力端子へ出力する。これによ
り、排他的論理和回路ＥＸＯＲの出力は図２（ｄ）に示
すように「Ｌ」レベルとなり、この「Ｌ」レベル信号は
ナンドゲートＮＡＮＤ１，ＮＡＮＤ２の第２の入力端子
へ出力される。
イムチャートとを用いて変調回路１２の動作を説明す
る。まず、図２のタイムチャートを参照して変調回路１
２によるタイプＡの変調動作を説明する。図２（ｂ）に
示す発振器４０からのデュティ比が１対１のクロック信
号ＣＬＫは、排他的論理和回路ＥＸＯＲの第１の入力端
子、及びナンドゲートＮＡＮＤ１，ＮＡＮＤ４の第１の
入力端子へ出力されている。ここで、変調回路１２に対
しタイプＡの変調動作を行わせる場合、制御部１１は例
えば「Ｌ」レベルの切替信号ｂを変調部４１へ出力す
る。すると、変調部４１はクロック信号ＣＬＫと同位相
の図２（ｃ）に示す三角波信号を発生して排他的論理和
回路ＥＸＯＲの第２の入力端子へ出力する。これによ
り、排他的論理和回路ＥＸＯＲの出力は図２（ｄ）に示
すように「Ｌ」レベルとなり、この「Ｌ」レベル信号は
ナンドゲートＮＡＮＤ１，ＮＡＮＤ２の第２の入力端子
へ出力される。
【００２６】この場合、ナンドゲートＮＡＮＤ１の出力
は図２（ｅ）のように「Ｈ」レベルとなる。また、イン
バータＩＮＶによりクロック信号ＣＬＫが反転された図
２（ｆ）に示す信号を入力するナンドゲートＮＡＮＤ２
の出力も図２（ｇ）のように「Ｈ」レベルとなる。クロ
ック信号ＣＬＫの反転信号を第１の入力端子から入力す
るナンドゲートＮＡＮＤ３では、第２の入力端子から入
力される送信符号ａのレベルが図２（ａ）に示すような
「Ｈ」レベル（データ値「１」）の場合は、図２（ｈ）
に示すようにクロック信号ＣＬＫと同様の信号を出力す
る。また、第１の入力端子からクロック信号ＣＬＫを入
力するナンドゲートＮＡＮＤ４では、第２の入力端子に
入力される送信符号ａのレベルが「Ｈ」レベルの場合
は、図２（ｉ）に示すようにクロック信号ＣＬＫの反転
信号を出力する。
は図２（ｅ）のように「Ｈ」レベルとなる。また、イン
バータＩＮＶによりクロック信号ＣＬＫが反転された図
２（ｆ）に示す信号を入力するナンドゲートＮＡＮＤ２
の出力も図２（ｇ）のように「Ｈ」レベルとなる。クロ
ック信号ＣＬＫの反転信号を第１の入力端子から入力す
るナンドゲートＮＡＮＤ３では、第２の入力端子から入
力される送信符号ａのレベルが図２（ａ）に示すような
「Ｈ」レベル（データ値「１」）の場合は、図２（ｈ）
に示すようにクロック信号ＣＬＫと同様の信号を出力す
る。また、第１の入力端子からクロック信号ＣＬＫを入
力するナンドゲートＮＡＮＤ４では、第２の入力端子に
入力される送信符号ａのレベルが「Ｈ」レベルの場合
は、図２（ｉ）に示すようにクロック信号ＣＬＫの反転
信号を出力する。
【００２７】ナンドゲートＮＡＮＤ５では、第１の入力
端子から入力したナンドゲートＮＡＮＤ１の出力信号
と、第２の入力端子から入力したナンドゲートＮＡＮＤ
３の出力信号との論理積をとり、その反転出力結果であ
る図２（ｊ）に示す信号をスイッチＳＷ１へ出力する。
その結果、スイッチＳＷ１は、ナンドゲートＮＡＮＤ５
の出力信号（クロック信号ＣＬＫの反転信号）の「Ｈ」
及び「Ｌ」の各レベルに応じて接点の閉結及び開放を行
う。一方、ナンドゲートＮＡＮＤ６では、第１の入力端
子から入力したナンドゲートＮＡＮＤ２の出力信号と、
第２の入力端子から入力したナンドゲートＮＡＮＤ４の
出力信号との論理積をとり、その反転出力結果である図
２（ｋ）に示す信号をスイッチＳＷ２へ出力する。その
結果、スイッチＳＷ２は、ナンドゲートナンド６の出力
信号（クロック信号ＣＬＫ）の「Ｈ」及び「Ｌ」の各レ
ベルに応じて接点の閉結及び開放を行う。即ち、スイッ
チＳＷ１の接点が時間Ｔ１（クロック信号ＣＬＫの１／
２周期）の間開放されているときにはスイッチＳＷ２の
接点はこの間閉結されるとともに、スイッチＳＷ２が次
の時間Ｔ１（クロック信号ＣＬＫの１／２周期）の間開
放されているときにはスイッチＳＷ１はこの間閉結され
る。
端子から入力したナンドゲートＮＡＮＤ１の出力信号
と、第２の入力端子から入力したナンドゲートＮＡＮＤ
３の出力信号との論理積をとり、その反転出力結果であ
る図２（ｊ）に示す信号をスイッチＳＷ１へ出力する。
その結果、スイッチＳＷ１は、ナンドゲートＮＡＮＤ５
の出力信号（クロック信号ＣＬＫの反転信号）の「Ｈ」
及び「Ｌ」の各レベルに応じて接点の閉結及び開放を行
う。一方、ナンドゲートＮＡＮＤ６では、第１の入力端
子から入力したナンドゲートＮＡＮＤ２の出力信号と、
第２の入力端子から入力したナンドゲートＮＡＮＤ４の
出力信号との論理積をとり、その反転出力結果である図
２（ｋ）に示す信号をスイッチＳＷ２へ出力する。その
結果、スイッチＳＷ２は、ナンドゲートナンド６の出力
信号（クロック信号ＣＬＫ）の「Ｈ」及び「Ｌ」の各レ
ベルに応じて接点の閉結及び開放を行う。即ち、スイッ
チＳＷ１の接点が時間Ｔ１（クロック信号ＣＬＫの１／
２周期）の間開放されているときにはスイッチＳＷ２の
接点はこの間閉結されるとともに、スイッチＳＷ２が次
の時間Ｔ１（クロック信号ＣＬＫの１／２周期）の間開
放されているときにはスイッチＳＷ１はこの間閉結され
る。
【００２８】ここで、ナンドゲートＮＡＮＤ５，ＮＡＮ
Ｄ６から同時にそれぞれ「Ｌ」，「Ｈ」の各レベル信号
がスイッチＳＷ１，ＳＷ２へ出力されると、スイッチＳ
Ｗ１，ＳＷ２は同時にそれぞれ接点が開，閉して整合回
路１４の容量素子Ｃ１の蓄積電荷がスイッチＳＷ２を介
してグランド側へ放電するとともに、次のタイミングで
ナンドゲートＮＡＮＤ５，ＮＡＮＤ６から同時にそれぞ
れ「Ｈ」，「Ｌ」のレベル信号が出力されると、スイッ
チＳＷ１，ＳＷ２は同時にそれぞれ接点が閉，開して電
源ＶＤＤからスイッチＳＷ１を介して容量素子Ｃ１へ電
荷が充電される。送信符号ａが図２（ａ）に示す「Ｈ」
レベルの期間、こうした容量素子Ｃ１の充放電動作が行
われることにより、スイッチＳＷ１，ＳＷ２の接続点に
は図２（ｌ）に示すような全振幅（１００％振幅）の変
調波信号ｃが発生する。そして、この変調波信号ｃが整
合回路１４を介して共振回路１５へ送られ、共振回路１
５からＩＣカード３側へ同様な変調波信号が電波信号と
して送信される。
Ｄ６から同時にそれぞれ「Ｌ」，「Ｈ」の各レベル信号
がスイッチＳＷ１，ＳＷ２へ出力されると、スイッチＳ
Ｗ１，ＳＷ２は同時にそれぞれ接点が開，閉して整合回
路１４の容量素子Ｃ１の蓄積電荷がスイッチＳＷ２を介
してグランド側へ放電するとともに、次のタイミングで
ナンドゲートＮＡＮＤ５，ＮＡＮＤ６から同時にそれぞ
れ「Ｈ」，「Ｌ」のレベル信号が出力されると、スイッ
チＳＷ１，ＳＷ２は同時にそれぞれ接点が閉，開して電
源ＶＤＤからスイッチＳＷ１を介して容量素子Ｃ１へ電
荷が充電される。送信符号ａが図２（ａ）に示す「Ｈ」
レベルの期間、こうした容量素子Ｃ１の充放電動作が行
われることにより、スイッチＳＷ１，ＳＷ２の接続点に
は図２（ｌ）に示すような全振幅（１００％振幅）の変
調波信号ｃが発生する。そして、この変調波信号ｃが整
合回路１４を介して共振回路１５へ送られ、共振回路１
５からＩＣカード３側へ同様な変調波信号が電波信号と
して送信される。
【００２９】次に、送信符号ａが「Ｈ」レベル（データ
値「１」）から「Ｌ」レベル（データ値「０」）になる
と、各入力端子から送信符号ａを入力する各ナンドゲー
トＮＡＮＤ３，ＮＡＮＤ４の出力は強制的に「Ｈ」レベ
ルとなり、したがって、これらの各ゲートＮＡＮＤ３，
ＮＡＮＤ４の出力を入力する各ナンドゲートＮＡＮＤ
５，ＮＡＮＤ６の出力は強制的に「Ｌ」レベルとなる。
この結果、各スイッチＳＷ１，ＳＷ２の接点はともに開
放されるため、各スイッチＳＷ１，ＳＷ２の接続点の電
位は変動しない。即ち、送信符号ａが図２（ａ）に示す
「Ｌ」レベルの期間では、容量素子Ｃ１への充放電動作
が行われないため、スイッチＳＷ１，ＳＷ２の接続点の
変調波信号ｃは図２（ｌ）のように０％振幅となる。こ
れにより、変調回路１２は、送信符号ａの値「１」，
「０」（即ち、送信符号ａの「Ｈ」レベル，「Ｌ」レベ
ル）に応じてクロック信号ＣＬＫ（キャリア信号）の振
幅を変調度１００％に偏移させる変調波信号を出力する
ことができる。即ち、変調回路１２は、変調部４１から
の出力信号と発振器４０のクロック信号ＣＬＫとが同位
相のときにはタイプＡの変調回路として動作する。
値「１」）から「Ｌ」レベル（データ値「０」）になる
と、各入力端子から送信符号ａを入力する各ナンドゲー
トＮＡＮＤ３，ＮＡＮＤ４の出力は強制的に「Ｈ」レベ
ルとなり、したがって、これらの各ゲートＮＡＮＤ３，
ＮＡＮＤ４の出力を入力する各ナンドゲートＮＡＮＤ
５，ＮＡＮＤ６の出力は強制的に「Ｌ」レベルとなる。
この結果、各スイッチＳＷ１，ＳＷ２の接点はともに開
放されるため、各スイッチＳＷ１，ＳＷ２の接続点の電
位は変動しない。即ち、送信符号ａが図２（ａ）に示す
「Ｌ」レベルの期間では、容量素子Ｃ１への充放電動作
が行われないため、スイッチＳＷ１，ＳＷ２の接続点の
変調波信号ｃは図２（ｌ）のように０％振幅となる。こ
れにより、変調回路１２は、送信符号ａの値「１」，
「０」（即ち、送信符号ａの「Ｈ」レベル，「Ｌ」レベ
ル）に応じてクロック信号ＣＬＫ（キャリア信号）の振
幅を変調度１００％に偏移させる変調波信号を出力する
ことができる。即ち、変調回路１２は、変調部４１から
の出力信号と発振器４０のクロック信号ＣＬＫとが同位
相のときにはタイプＡの変調回路として動作する。
【００３０】次に、図３のタイムチャートを参照して変
調回路１２によるタイプＢの変調動作を説明する。変調
回路１２に対しタイプＢの変調動作を行わせる場合、制
御部１１は「Ｈ」レベルの切替信号ｂを変調部４１へ出
力する。すると、変調部４１はクロック信号ＣＬＫに対
し９０゜遅れた位相の図３（ｃ）に示す三角波信号を発
生して排他的論理和回路ＥＸＯＲへ出力する。これによ
り、排他的論理和回路ＥＸＯＲの出力はクロック信号Ｃ
ＬＫが分周された図３（ｄ）に示すような信号となり、
この分周信号がナンドゲートＮＡＮＤ１，ＮＡＮＤ２の
第２の入力端子側へ出力される。
調回路１２によるタイプＢの変調動作を説明する。変調
回路１２に対しタイプＢの変調動作を行わせる場合、制
御部１１は「Ｈ」レベルの切替信号ｂを変調部４１へ出
力する。すると、変調部４１はクロック信号ＣＬＫに対
し９０゜遅れた位相の図３（ｃ）に示す三角波信号を発
生して排他的論理和回路ＥＸＯＲへ出力する。これによ
り、排他的論理和回路ＥＸＯＲの出力はクロック信号Ｃ
ＬＫが分周された図３（ｄ）に示すような信号となり、
この分周信号がナンドゲートＮＡＮＤ１，ＮＡＮＤ２の
第２の入力端子側へ出力される。
【００３１】この場合、前記分周信号とクロック信号Ｃ
ＬＫとの論理積の反転信号を発生するナンドゲートＮＡ
ＮＤ１の出力波形は図３（ｅ）のような波形になる。ま
た、前記分周信号を入力するとともに、クロック信号Ｃ
ＬＫの反転信号（図３（ｆ））を入力するナンドゲート
ＮＡＮＤ２の出力波形は、図３（ｇ）のような波形とな
る。クロック信号ＣＬＫの反転信号を第１の入力端子か
ら入力するナンドゲートＮＡＮＤ３では、第２の入力端
子から入力する送信符号ａのレベルが図３（ａ）に示す
「Ｈ」レベル（データ値「１」）の場合は、図３（ｈ）
に示すようにクロック信号ＣＬＫと同一の信号を発生す
る。また、第１の入力端子からクロック信号ＣＬＫを入
力するナンドゲートＮＡＮＤ４では、第２の入力端子か
ら入力する送信符号ａのレベルが「Ｈ」レベルの場合
は、図３（ｉ）に示すようにクロック信号ＣＬＫの反転
信号と同一の信号を発生する。
ＬＫとの論理積の反転信号を発生するナンドゲートＮＡ
ＮＤ１の出力波形は図３（ｅ）のような波形になる。ま
た、前記分周信号を入力するとともに、クロック信号Ｃ
ＬＫの反転信号（図３（ｆ））を入力するナンドゲート
ＮＡＮＤ２の出力波形は、図３（ｇ）のような波形とな
る。クロック信号ＣＬＫの反転信号を第１の入力端子か
ら入力するナンドゲートＮＡＮＤ３では、第２の入力端
子から入力する送信符号ａのレベルが図３（ａ）に示す
「Ｈ」レベル（データ値「１」）の場合は、図３（ｈ）
に示すようにクロック信号ＣＬＫと同一の信号を発生す
る。また、第１の入力端子からクロック信号ＣＬＫを入
力するナンドゲートＮＡＮＤ４では、第２の入力端子か
ら入力する送信符号ａのレベルが「Ｈ」レベルの場合
は、図３（ｉ）に示すようにクロック信号ＣＬＫの反転
信号と同一の信号を発生する。
【００３２】ナンドゲートＮＡＮＤ５では、第１の入力
端子から入力したナンドゲートＮＡＮＤ１の出力信号
と、第２の入力端子から入力したナンドゲートＮＡＮＤ
３の「Ｈ」レベル信号との論理積をとり、その反転出力
結果である図３（ｊ）に示す信号をスイッチＳＷ１へ出
力する。その結果、スイッチＳＷ１はナンドゲートＮＡ
ＮＤ５の出力信号の「Ｈ」及び「Ｌ」の各レベルに応じ
て接点の閉結及び開放を行う。一方、ナンドゲートＮＡ
ＮＤ６では、第１の入力端子から入力したナンドゲート
ＮＡＮＤ２の出力信号と、第２の入力端子から入力した
ナンドゲートＮＡＮＤ４の出力信号との論理積をとり、
その反転出力結果である図３（ｋ）に示す信号をスイッ
チＳＷ２へ出力する。その結果、スイッチＳＷ２はこの
ナンドゲートＮＡＮＤ６の出力信号の「Ｈ」及び「Ｌ」
の各レベルに応じて接点の閉結及び開放を行う。即ち、
送信符号ａのレベルが「Ｈ」レベルの場合、スイッチＳ
Ｗ１，ＳＷ２の各接点は時間Ｔ（クロック信号ＣＬＫの
１周期）のうち、時間Ｔ２（クロック信号ＣＬＫの１／
４周期）だけ開放されるとともに、スイッチＳＷ１，Ｓ
Ｗ２の各接点の開放タイミングはクロック信号ＣＬＫの
１／２周期分づれるように制御される。
端子から入力したナンドゲートＮＡＮＤ１の出力信号
と、第２の入力端子から入力したナンドゲートＮＡＮＤ
３の「Ｈ」レベル信号との論理積をとり、その反転出力
結果である図３（ｊ）に示す信号をスイッチＳＷ１へ出
力する。その結果、スイッチＳＷ１はナンドゲートＮＡ
ＮＤ５の出力信号の「Ｈ」及び「Ｌ」の各レベルに応じ
て接点の閉結及び開放を行う。一方、ナンドゲートＮＡ
ＮＤ６では、第１の入力端子から入力したナンドゲート
ＮＡＮＤ２の出力信号と、第２の入力端子から入力した
ナンドゲートＮＡＮＤ４の出力信号との論理積をとり、
その反転出力結果である図３（ｋ）に示す信号をスイッ
チＳＷ２へ出力する。その結果、スイッチＳＷ２はこの
ナンドゲートＮＡＮＤ６の出力信号の「Ｈ」及び「Ｌ」
の各レベルに応じて接点の閉結及び開放を行う。即ち、
送信符号ａのレベルが「Ｈ」レベルの場合、スイッチＳ
Ｗ１，ＳＷ２の各接点は時間Ｔ（クロック信号ＣＬＫの
１周期）のうち、時間Ｔ２（クロック信号ＣＬＫの１／
４周期）だけ開放されるとともに、スイッチＳＷ１，Ｓ
Ｗ２の各接点の開放タイミングはクロック信号ＣＬＫの
１／２周期分づれるように制御される。
【００３３】このような各スイッチＳＷ１，ＳＷ２の接
点の開閉動作により整合回路１４の容量素子Ｃ１への電
荷の充放電が行われ、図３（ｌ）のような波形の変調波
信号ｃが生成される。即ち、送信符号ａが「Ｈ」レベル
の場合、ナンドゲートＮＡＮＤ５，ＮＡＮＤ６からの
「Ｈ」レベル信号によりスイッチＳＷ１，ＳＷ２の接点
が閉結しているときにＮＡＮＤ６からの「Ｌ」レベル信
号によりスイッチＳＷ２の接点を時間Ｔ２だけ開放して
この間電源ＶＤＤからの電荷をスイッチＳＷ１を介して
容量素子Ｃ１へ充電させるとともに、スイッチＳＷ２の
接点を閉結した後、さらに時間Ｔ２が経過してＮＡＮＤ
５からの「Ｌ」レベル信号によりスイッチＳＷ１の接点
を時間Ｔ２だけ開放しこの間容量素子Ｃ１の充電電荷を
スイッチＳＷ２を介して放電させるようにする。以上の
ような動作をクロック信号ＣＬＫの１周期毎に繰り返し
行うことにより、スイッチＳＷ１，ＳＷ２の接続点には
図３（ｌ）に示すような全振幅（１００％振幅）の変調
波信号ｃが発生する。そして、この変調波信号ｃが整合
回路１４を介して共振回路１５へ送られ、共振回路１５
からＩＣカード３側へ同様な変調波信号が電波信号とし
て送信される。
点の開閉動作により整合回路１４の容量素子Ｃ１への電
荷の充放電が行われ、図３（ｌ）のような波形の変調波
信号ｃが生成される。即ち、送信符号ａが「Ｈ」レベル
の場合、ナンドゲートＮＡＮＤ５，ＮＡＮＤ６からの
「Ｈ」レベル信号によりスイッチＳＷ１，ＳＷ２の接点
が閉結しているときにＮＡＮＤ６からの「Ｌ」レベル信
号によりスイッチＳＷ２の接点を時間Ｔ２だけ開放して
この間電源ＶＤＤからの電荷をスイッチＳＷ１を介して
容量素子Ｃ１へ充電させるとともに、スイッチＳＷ２の
接点を閉結した後、さらに時間Ｔ２が経過してＮＡＮＤ
５からの「Ｌ」レベル信号によりスイッチＳＷ１の接点
を時間Ｔ２だけ開放しこの間容量素子Ｃ１の充電電荷を
スイッチＳＷ２を介して放電させるようにする。以上の
ような動作をクロック信号ＣＬＫの１周期毎に繰り返し
行うことにより、スイッチＳＷ１，ＳＷ２の接続点には
図３（ｌ）に示すような全振幅（１００％振幅）の変調
波信号ｃが発生する。そして、この変調波信号ｃが整合
回路１４を介して共振回路１５へ送られ、共振回路１５
からＩＣカード３側へ同様な変調波信号が電波信号とし
て送信される。
【００３４】次に、図３（ａ）の送信符号ａが「Ｈ」レ
ベルから「Ｌ」レベル（データ値「０」）になると、ク
ロック信号ＣＬＫの反転信号を第１の入力端子から入力
するナンドゲートＮＡＮＤ３では、図３（ｈ）に示すよ
うな「Ｈ」レベル信号を出力する。また、第１の入力端
子からクロック信号ＣＬＫを入力するナンドゲート４に
おいても、図３（ｉ）に示すような「Ｈ」レベル信号を
出力する。
ベルから「Ｌ」レベル（データ値「０」）になると、ク
ロック信号ＣＬＫの反転信号を第１の入力端子から入力
するナンドゲートＮＡＮＤ３では、図３（ｈ）に示すよ
うな「Ｈ」レベル信号を出力する。また、第１の入力端
子からクロック信号ＣＬＫを入力するナンドゲート４に
おいても、図３（ｉ）に示すような「Ｈ」レベル信号を
出力する。
【００３５】ナンドゲートＮＡＮＤ５では、第１の入力
端子から入力したナンドゲートＮＡＮＤ１の出力信号
と、第２の入力端子から入力したナンドゲートＮＡＮＤ
３の「Ｈ」レベル信号との論理積をとり、その反転出力
結果である図３（ｊ）に示す信号をスイッチＳＷ１へ出
力する。その結果、スイッチＳＷ１にはナンドゲートＮ
ＡＮＤ１の出力の反転信号が出力されることになり、ス
イッチＳＷ１はこの出力信号の「Ｈ」，「Ｌ」の各レベ
ルに応じて接点の閉結及び開放を行う。一方、ナンドゲ
ートＮＡＮＤ６では、第１の入力端子から入力したナン
ドゲートＮＡＮＤ２の出力信号と、第２の入力端子から
入力したナンドゲートＮＡＮＤ４の「Ｈ」レベル信号と
の論理積をとり、その反転出力結果である図３（ｋ）に
示す信号をスイッチＳＷ２へ出力する。その結果、スイ
ッチＳＷ２にはナンドゲートＮＡＮＤ２の出力の反転信
号が出力されることになり、スイッチＳＷ２はこの出力
信号の「Ｈ」，「Ｌ」の各レベルに応じて接点の閉結及
び開放を行う。即ち、送信符号ａのレベルが「Ｌ」レベ
ルの場合、スイッチＳＷ１，ＳＷ２の各接点は時間Ｔ
（クロック信号ＣＬＫの１周期）のうち、時間Ｔ２（ク
ロック信号ＣＬＫの１／４周期）だけ閉結されるととも
に、スイッチＳＷ１，ＳＷ２の各接点の閉結タイミング
はクロック信号ＣＬＫの１／２周期分づれるように制御
される。
端子から入力したナンドゲートＮＡＮＤ１の出力信号
と、第２の入力端子から入力したナンドゲートＮＡＮＤ
３の「Ｈ」レベル信号との論理積をとり、その反転出力
結果である図３（ｊ）に示す信号をスイッチＳＷ１へ出
力する。その結果、スイッチＳＷ１にはナンドゲートＮ
ＡＮＤ１の出力の反転信号が出力されることになり、ス
イッチＳＷ１はこの出力信号の「Ｈ」，「Ｌ」の各レベ
ルに応じて接点の閉結及び開放を行う。一方、ナンドゲ
ートＮＡＮＤ６では、第１の入力端子から入力したナン
ドゲートＮＡＮＤ２の出力信号と、第２の入力端子から
入力したナンドゲートＮＡＮＤ４の「Ｈ」レベル信号と
の論理積をとり、その反転出力結果である図３（ｋ）に
示す信号をスイッチＳＷ２へ出力する。その結果、スイ
ッチＳＷ２にはナンドゲートＮＡＮＤ２の出力の反転信
号が出力されることになり、スイッチＳＷ２はこの出力
信号の「Ｈ」，「Ｌ」の各レベルに応じて接点の閉結及
び開放を行う。即ち、送信符号ａのレベルが「Ｌ」レベ
ルの場合、スイッチＳＷ１，ＳＷ２の各接点は時間Ｔ
（クロック信号ＣＬＫの１周期）のうち、時間Ｔ２（ク
ロック信号ＣＬＫの１／４周期）だけ閉結されるととも
に、スイッチＳＷ１，ＳＷ２の各接点の閉結タイミング
はクロック信号ＣＬＫの１／２周期分づれるように制御
される。
【００３６】このような各スイッチＳＷ１，ＳＷ２の接
点の開閉動作により整合回路１４の容量素子Ｃ１への電
荷の充放電が行われ、図３（ｌ）のような波形の変調波
信号ｃが生成される。即ち、送信符号ａが「Ｌ」レベル
の場合、ナンドゲートＮＡＮＤ５からの「Ｈ」レベル信
号によりスイッチＳＷ１の接点を時間Ｔ２だけ閉結して
この間電源ＶＤＤからの電荷をスイッチＳＷ１を介し容
量素子Ｃ１へ充電させるとともに、前記スイッチＳＷ１
の接点を開放した後、さらに時間Ｔ２が経過してＮＡＮ
Ｄ６からの「Ｈ」レベル信号によりスイッチＳＷ２の接
点を時間Ｔ２だけ閉結しこの間容量素子Ｃ１の充電電荷
をスイッチＳＷ２を介して放電させるようにする。以上
のような動作をクロック信号ＣＬＫの１周期毎に繰り返
し行うことにより、スイッチＳＷ１，ＳＷ２の接続点に
は、前述した全振幅（１００％振幅）の変調波信号から
振幅値がＸ％（Ｘ≒１８．２％）分少ない図３（ｌ）に
示す振幅値（１００−Ｘ≒８１．８）％の変調波信号ｃ
（即ち、変調度１０％の変調波信号）を発生させること
ができる。そして、この変調波信号が整合回路１４及び
共振回路１５を介しＩＣカード３側へ送信される。即
ち、変調回路１２は、クロック信号ＣＬＫに対する変調
部４１の出力信号の位相を調整することにより、キャリ
ア信号の振幅が変調度１０％に偏移するタイプＢの変調
回路として動作する。
点の開閉動作により整合回路１４の容量素子Ｃ１への電
荷の充放電が行われ、図３（ｌ）のような波形の変調波
信号ｃが生成される。即ち、送信符号ａが「Ｌ」レベル
の場合、ナンドゲートＮＡＮＤ５からの「Ｈ」レベル信
号によりスイッチＳＷ１の接点を時間Ｔ２だけ閉結して
この間電源ＶＤＤからの電荷をスイッチＳＷ１を介し容
量素子Ｃ１へ充電させるとともに、前記スイッチＳＷ１
の接点を開放した後、さらに時間Ｔ２が経過してＮＡＮ
Ｄ６からの「Ｈ」レベル信号によりスイッチＳＷ２の接
点を時間Ｔ２だけ閉結しこの間容量素子Ｃ１の充電電荷
をスイッチＳＷ２を介して放電させるようにする。以上
のような動作をクロック信号ＣＬＫの１周期毎に繰り返
し行うことにより、スイッチＳＷ１，ＳＷ２の接続点に
は、前述した全振幅（１００％振幅）の変調波信号から
振幅値がＸ％（Ｘ≒１８．２％）分少ない図３（ｌ）に
示す振幅値（１００−Ｘ≒８１．８）％の変調波信号ｃ
（即ち、変調度１０％の変調波信号）を発生させること
ができる。そして、この変調波信号が整合回路１４及び
共振回路１５を介しＩＣカード３側へ送信される。即
ち、変調回路１２は、クロック信号ＣＬＫに対する変調
部４１の出力信号の位相を調整することにより、キャリ
ア信号の振幅が変調度１０％に偏移するタイプＢの変調
回路として動作する。
【００３７】本実施の形態では、変調度１００％の変調
と変調度１０％の変調とを兼用する変調回路について説
明したが、必要に応じてクロック信号ＣＬＫに対する変
調部４１の三角波信号の位相を調整すれば、上記以外の
変調度を有する変調波信号を生成することができる。ま
た、変調度１００％の変調波信号と変調度１０％の変調
波信号の他に、上記と異なる変調度の変調波信号を新た
に生成することにより３つ以上のそれぞれ異なる変調方
式にも対応することができる。すなわち、前記全振幅に
対する偏移値Ｘ％が４０％になるように、クロック信号
ＣＬＫに対する変調部４１の三角波信号の位相差を調整
することにより、変調回路１２は、送信符号ａの値
「１」，「０」（即ち、送信符号ａの「Ｈ」レベル，
「Ｌ」レベル）に応じてクロック信号ＣＬＫ（キャリア
信号）の振幅を、全振幅（１００％振幅）と前記全振幅
から例えば４０％分偏移した６０％振幅を有する新たな
変調度の振幅偏移変調信号を生成し出力することができ
る。
と変調度１０％の変調とを兼用する変調回路について説
明したが、必要に応じてクロック信号ＣＬＫに対する変
調部４１の三角波信号の位相を調整すれば、上記以外の
変調度を有する変調波信号を生成することができる。ま
た、変調度１００％の変調波信号と変調度１０％の変調
波信号の他に、上記と異なる変調度の変調波信号を新た
に生成することにより３つ以上のそれぞれ異なる変調方
式にも対応することができる。すなわち、前記全振幅に
対する偏移値Ｘ％が４０％になるように、クロック信号
ＣＬＫに対する変調部４１の三角波信号の位相差を調整
することにより、変調回路１２は、送信符号ａの値
「１」，「０」（即ち、送信符号ａの「Ｈ」レベル，
「Ｌ」レベル）に応じてクロック信号ＣＬＫ（キャリア
信号）の振幅を、全振幅（１００％振幅）と前記全振幅
から例えば４０％分偏移した６０％振幅を有する新たな
変調度の振幅偏移変調信号を生成し出力することができ
る。
【００３８】また、本実施の形態では、変調部４１から
三角波信号を出力しているが、三角波信号の代わりにパ
ルス信号を出力するようにしても良い。この場合、変調
部４１は、図２の例ではクロック信号ＣＬＫと同相のパ
ルス信号を、図３の例ではクロック信号ＣＬＫと９０゜
位相の遅れたパルス信号を出力する。また、本実施の形
態では、変調回路をＩＣカードリーダに適用した例を説
明したが、変調回路を有する全ての機器に同様に適用で
きる。
三角波信号を出力しているが、三角波信号の代わりにパ
ルス信号を出力するようにしても良い。この場合、変調
部４１は、図２の例ではクロック信号ＣＬＫと同相のパ
ルス信号を、図３の例ではクロック信号ＣＬＫと９０゜
位相の遅れたパルス信号を出力する。また、本実施の形
態では、変調回路をＩＣカードリーダに適用した例を説
明したが、変調回路を有する全ての機器に同様に適用で
きる。
【００３９】
【発明の効果】以上説明したように本発明によれば、キ
ャリア信号の振幅電圧を２値信号の値に応じて偏移させ
振幅偏移変調信号を出力する変調回路において、キャリ
ア信号の振幅電圧を第１の電圧分偏移させる第１の振幅
偏移変調信号の出力が指示されるとキャリア信号と同一
位相の第１の信号を出力するとともに、キャリア信号の
振幅電圧を第１の電圧より小さい第２の電圧分偏移させ
る第２の振幅偏移変調信号の出力が指示されるとキャリ
ア信号の位相に対して所定位相分遅延した第２の信号を
出力する変調部と、一端が電源に接続されるとともに他
端が容量素子に接続される第１のスイッチと、一端がグ
ランドに接続されるとともに他端が第１のスイッチと容
量素子の接続点に接続される第２のスイッチと、キャリ
ア信号及び２値信号を入力し、かつ第１の信号と第２の
信号とを選択的に入力するとともに、入力した各信号の
論理演算を行いこの演算結果に基づいて第１及び第２の
スイッチを開閉する制御手段とを設け、閉結されたスイ
ッチを介する容量素子への電荷の充放電に基づき前記接
続点から第１及び第２の信号に応じた第１及び第２の振
幅偏移変調信号を出力するようにしたので、本変調回路
を非接触ＩＣカードリーダに搭載すれば、それぞれ異な
る振幅偏移変調信号によりアクセスが可能な各ＩＣカー
ドに対し的確な振幅偏移変調信号を出力してデータのリ
ード・ライトを行うことができる。
ャリア信号の振幅電圧を２値信号の値に応じて偏移させ
振幅偏移変調信号を出力する変調回路において、キャリ
ア信号の振幅電圧を第１の電圧分偏移させる第１の振幅
偏移変調信号の出力が指示されるとキャリア信号と同一
位相の第１の信号を出力するとともに、キャリア信号の
振幅電圧を第１の電圧より小さい第２の電圧分偏移させ
る第２の振幅偏移変調信号の出力が指示されるとキャリ
ア信号の位相に対して所定位相分遅延した第２の信号を
出力する変調部と、一端が電源に接続されるとともに他
端が容量素子に接続される第１のスイッチと、一端がグ
ランドに接続されるとともに他端が第１のスイッチと容
量素子の接続点に接続される第２のスイッチと、キャリ
ア信号及び２値信号を入力し、かつ第１の信号と第２の
信号とを選択的に入力するとともに、入力した各信号の
論理演算を行いこの演算結果に基づいて第１及び第２の
スイッチを開閉する制御手段とを設け、閉結されたスイ
ッチを介する容量素子への電荷の充放電に基づき前記接
続点から第１及び第２の信号に応じた第１及び第２の振
幅偏移変調信号を出力するようにしたので、本変調回路
を非接触ＩＣカードリーダに搭載すれば、それぞれ異な
る振幅偏移変調信号によりアクセスが可能な各ＩＣカー
ドに対し的確な振幅偏移変調信号を出力してデータのリ
ード・ライトを行うことができる。
【００４０】また、制御手段は、変調部から第１の信号
を入力しかつ２値信号の第１及び第２の値のうち第１の
値を入力するとキャリア信号の１／２周期毎に第１及び
第２のスイッチをそれぞれ交互に開閉するとともに、第
２の値を入力すると第１及び第２のスイッチを開放して
前記接続点から第１の振幅偏移変調信号を出力させる一
方、変調部から第２の信号を入力しかつ２値信号の第１
の値を入力すると第１及び第２のスイッチの開放タイミ
ングをそれぞれキャリア信号の１／２周期分づらしてキ
ャリア信号の１／４周期に相当する時間開放するととも
に、２値信号の第２の値を入力すると第１及び第２のス
イッチの閉結タイミングをそれぞれキャリア信号の１／
２周期分づらしてキャリア信号の１／４周期に相当する
時間閉結することにより前記接続点から第２の振幅偏移
変調信号を出力させるようにしたので、的確な振幅偏移
変調信号を出力することができる。また、制御手段を、
キャリア信号と変調部の出力信号との排他的論理和演算
を行う論理和回路と、キャリア信号と論理和回路の出力
信号との論理積演算を行ってこの演算結果を反転出力す
る第１の論理積回路と、キャリア信号の反転信号と論理
和回路の出力信号との論理積演算を行ってこの演算結果
を反転出力する第２の論理積回路と、キャリア信号の反
転信号と２値信号との論理積演算を行ってこの演算結果
を反転出力する第３の論理積回路と、キャリア信号と２
値信号との論理積演算を行ってこの演算結果を反転出力
する第４の論理積回路と、第１の論理回路の出力信号と
第３の論理積回路の出力信号との論理積演算を行ってこ
の演算結果の反転信号を第１のスイッチへ出力する第５
の論理積回路と、第２の論理回路の出力信号と第４の論
理積回路の出力信号との論理積演算を行ってこの演算結
果の反転信号を第２のスイッチへ出力する第６の論理積
回路とにより構成したので、簡単かつ経済的な構成によ
り的確な振幅偏移変調信号を出力できる。また、キャリ
ア信号の振幅電圧が２値信号の値に応じて１０％分偏移
するようにキャリア信号と第２の信号との間の位相差を
定めるようにしたので、変調回路から的確な１０％振幅
偏移変調信号を出力できる。また、変調部に対し、第１
及び第２の振幅偏移変調信号の何れか一方の出力を自動
的に指示するようにしたので、変調回路は各ＩＣカード
に適合した的確な振幅偏移変調信号を自動的に出力でき
る。
を入力しかつ２値信号の第１及び第２の値のうち第１の
値を入力するとキャリア信号の１／２周期毎に第１及び
第２のスイッチをそれぞれ交互に開閉するとともに、第
２の値を入力すると第１及び第２のスイッチを開放して
前記接続点から第１の振幅偏移変調信号を出力させる一
方、変調部から第２の信号を入力しかつ２値信号の第１
の値を入力すると第１及び第２のスイッチの開放タイミ
ングをそれぞれキャリア信号の１／２周期分づらしてキ
ャリア信号の１／４周期に相当する時間開放するととも
に、２値信号の第２の値を入力すると第１及び第２のス
イッチの閉結タイミングをそれぞれキャリア信号の１／
２周期分づらしてキャリア信号の１／４周期に相当する
時間閉結することにより前記接続点から第２の振幅偏移
変調信号を出力させるようにしたので、的確な振幅偏移
変調信号を出力することができる。また、制御手段を、
キャリア信号と変調部の出力信号との排他的論理和演算
を行う論理和回路と、キャリア信号と論理和回路の出力
信号との論理積演算を行ってこの演算結果を反転出力す
る第１の論理積回路と、キャリア信号の反転信号と論理
和回路の出力信号との論理積演算を行ってこの演算結果
を反転出力する第２の論理積回路と、キャリア信号の反
転信号と２値信号との論理積演算を行ってこの演算結果
を反転出力する第３の論理積回路と、キャリア信号と２
値信号との論理積演算を行ってこの演算結果を反転出力
する第４の論理積回路と、第１の論理回路の出力信号と
第３の論理積回路の出力信号との論理積演算を行ってこ
の演算結果の反転信号を第１のスイッチへ出力する第５
の論理積回路と、第２の論理回路の出力信号と第４の論
理積回路の出力信号との論理積演算を行ってこの演算結
果の反転信号を第２のスイッチへ出力する第６の論理積
回路とにより構成したので、簡単かつ経済的な構成によ
り的確な振幅偏移変調信号を出力できる。また、キャリ
ア信号の振幅電圧が２値信号の値に応じて１０％分偏移
するようにキャリア信号と第２の信号との間の位相差を
定めるようにしたので、変調回路から的確な１０％振幅
偏移変調信号を出力できる。また、変調部に対し、第１
及び第２の振幅偏移変調信号の何れか一方の出力を自動
的に指示するようにしたので、変調回路は各ＩＣカード
に適合した的確な振幅偏移変調信号を自動的に出力でき
る。
【図１】 本発明に係る変調回路の構成を示すブロック
図である。
図である。
【図２】 上記変調回路の各部の動作波形図である。
【図３】 上記変調回路の各部の動作波形図である。
【図４】 上記変調回路を適用した非接触ＩＣカードリ
ーダライタのブロック図である。
ーダライタのブロック図である。
【図５】 非接触ＩＣカードリーダライタによりデータ
がリード・ライトされるＩＣカードのブロック図であ
る。
がリード・ライトされるＩＣカードのブロック図であ
る。
【図６】 振幅偏移変調の説明図である。
１…非接触ＩＣカードリーダ、２…上位装置、３…ＩＣ
カード、１１…制御部、１２…変調回路、１２Ａ…制御
手段、１３…復調回路、１４…整合回路、１５…共振回
路、３１…無線インタフェース、３２…制御回路、３３
…メモリ、４０…発振器、４１…変調部、ＥＸＯＲ…排
他的論理和回路、ＮＡＮＤ１〜ＮＡＮＤ６…ナンドゲー
ト、ＩＮＶ…インバータ、ＳＷ１，ＳＷ２…スイッチ、
Ｃ１，Ｃ２…容量素子、Ｌ１，Ｌ２…アンテナコイル。
カード、１１…制御部、１２…変調回路、１２Ａ…制御
手段、１３…復調回路、１４…整合回路、１５…共振回
路、３１…無線インタフェース、３２…制御回路、３３
…メモリ、４０…発振器、４１…変調部、ＥＸＯＲ…排
他的論理和回路、ＮＡＮＤ１〜ＮＡＮＤ６…ナンドゲー
ト、ＩＮＶ…インバータ、ＳＷ１，ＳＷ２…スイッチ、
Ｃ１，Ｃ２…容量素子、Ｌ１，Ｌ２…アンテナコイル。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平５−347638（ＪＰ，Ａ)
特開 平５−316152（ＪＰ，Ａ)
実開 昭53−51119（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 27/00 - 27/38
Claims (5)
- 【請求項１】 キャリア信号の振幅電圧を２値信号の値
に応じて偏移させることにより振幅偏移変調信号を出力
する変調回路において、 少なくともキャリア信号の振幅電圧を第１の電圧分偏移
させる第１の振幅偏移変調信号の出力が指示されるとキ
ャリア信号と同一位相の第１の信号を出力するととも
に、キャリア信号の振幅電圧を第１の電圧より小さい第
２の電圧分偏移させる第２の振幅偏移変調信号の出力が
指示されるとキャリア信号の位相に対して所定位相分遅
延した第２の信号を出力する変調部と、 一端が電源に接続されるとともに他端が容量素子に接続
される第１のスイッチと、 一端がグランドに接続されるとともに他端が前記第１の
スイッチと前記容量素子の接続点に接続される第２のス
イッチと、 キャリア信号及び２値信号を入力し、かつ少なくとも前
記第１の信号と第２の信号とを選択的に入力するととも
に、入力した各信号の論理演算を行い前記論理演算の結
果に基づき第１及び第２のスイッチを開閉する制御手段
とを備え、前記制御手段により閉結されたスイッチを介
する前記容量素子への電荷の充放電に基づき前記接続点
から少なくとも前記第１及び第２の信号に応じた第１及
び第２の振幅偏移変調信号を出力することを特徴とする
変調回路。 - 【請求項２】 請求項１において、 前記制御手段は、前記変調部から第１の信号を入力しか
つ前記２値信号の第１及び第２の値のうち第１の値を入
力すると前記キャリア信号の１／２周期毎に第１及び第
２のスイッチをそれぞれ交互に開閉するとともに、前記
第２の値を入力すると第１及び第２のスイッチを開放し
て前記接続点から第１の振幅偏移変調信号を出力させる
一方、 前記変調部から第２の信号を入力しかつ前記２値信号の
第１の値を入力すると第１及び第２のスイッチの開放タ
イミングをそれぞれキャリア信号の１／２周期分づらし
てキャリア信号の１／４周期に相当する時間第１及び第
２のスイッチを開放するとともに、前記２値信号の第２
の値を入力すると第１及び第２のスイッチの閉結タイミ
ングをそれぞれキャリア信号の１／２周期分づらしてキ
ャリア信号の１／４周期に相当する時間第１及び第２の
スイッチを閉結し前記接続点から第２の振幅偏移変調信
号を出力させることを特徴とする変調回路。 - 【請求項３】 請求項１において、 前記制御手段は、 キャリア信号と変調部の出力信号との排他的論理和演算
を行う論理和回路と、 キャリア信号と論理和回路の出力信号との論理積演算を
行うとともにこの論理積演算結果を反転出力する第１の
論理積回路と、 キャリア信号の反転信号と論理和回路の出力信号との論
理積演算を行うとともにこの論理積演算結果を反転出力
する第２の論理積回路と、 キャリア信号の反転信号と２値信号との論理積演算を行
うとともにこの論理積演算結果を反転出力する第３の論
理積回路と、 キャリア信号と２値信号との論理積演算を行うとともに
この論理積演算結果を反転出力する第４の論理積回路
と、 第１の論理回路の出力信号と第３の論理積回路の出力信
号との論理積演算を行うとともにこの論理積演算結果の
反転信号を前記第１のスイッチへスイッチ開閉制御信号
として出力する第５の論理積回路と、 第２の論理回路の出力信号と第４の論理積回路の出力信
号との論理積演算を行うとともにこの論理積演算結果の
反転信号を前記第２のスイッチへスイッチ開閉制御信号
として出力する第６の論理積回路とを備えたことを特徴
とする変調回路。 - 【請求項４】 請求項１において、 キャリア信号の振幅電圧が２値信号の値に応じて１０％
分偏移するようにキャリア信号と前記第２の信号との間
の位相差を定め、前記第２の振幅遷移変調信号として出
力することを特徴とする変調回路。 - 【請求項５】 請求項１において、 前記変調部に対し、前記第１及び第２の振幅偏移変調信
号の何れか一方の出力を自動的に指示する指示手段を備
えたことを特徴とする変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30696199A JP3509663B2 (ja) | 1999-10-28 | 1999-10-28 | 変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30696199A JP3509663B2 (ja) | 1999-10-28 | 1999-10-28 | 変調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001127816A JP2001127816A (ja) | 2001-05-11 |
| JP3509663B2 true JP3509663B2 (ja) | 2004-03-22 |
Family
ID=17963365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30696199A Expired - Fee Related JP3509663B2 (ja) | 1999-10-28 | 1999-10-28 | 変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3509663B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2974962B1 (fr) * | 2011-05-02 | 2013-10-18 | Ask Sa | Procede et dispositif de modulation en amplitude d'un signal electromagnetique emis par un systeme d'emission/reception sans contact |
| CN110060647B (zh) * | 2019-05-13 | 2020-05-22 | 深圳市华星光电技术有限公司 | 放电电路及包括其的显示装置 |
-
1999
- 1999-10-28 JP JP30696199A patent/JP3509663B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001127816A (ja) | 2001-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5847662A (en) | Radio card communication apparatus | |
| US9305193B2 (en) | Contactless communication device and user device including the same | |
| EP1725976B1 (en) | Continuous data provision by radio frequency identification (rfid) transponders | |
| TWI335138B (en) | Appratus and method for adaptive demodulation of pwm signal | |
| JPH08167012A (ja) | データ記憶媒体 | |
| US20060022803A1 (en) | Semiconductor device and IC tag for transmitting/receiving data in radio communication | |
| JPH11355365A (ja) | 非接触カードの通信方法及び該通信に用いる集積回路 | |
| JP3509663B2 (ja) | 変調回路 | |
| KR101083366B1 (ko) | 메모리 시스템 및 호스트와 메모리 카드 사이의 데이터전송 속도 설정 방법 | |
| JP4083844B2 (ja) | 電子時計および電子時計の送受信システム | |
| JP4173879B2 (ja) | 同期方法及びデジタル電子回路及び誘導結合によって給電される回路 | |
| JP3482925B2 (ja) | 変調回路 | |
| JP3482555B2 (ja) | 変調回路 | |
| JP3480395B2 (ja) | 変調回路 | |
| JP2001186224A (ja) | 携帯電話機 | |
| KR19990008078A (ko) | 전자 식별 시스템용 인테로게이터 | |
| JP3737111B2 (ja) | Ｉｃカード制御回路およびｉｃカード制御システム | |
| JP3480394B2 (ja) | 変調回路 | |
| KR100316539B1 (ko) | 비접촉식 전자칩이 내장된 휴대전화기 | |
| JPH08228143A (ja) | レベル変換回路 | |
| JP2550931B2 (ja) | 情報カード | |
| JP2002074306A (ja) | 携帯型情報機器、携帯型情報機器の制御方法、記録媒体およびプログラム | |
| JP3494482B2 (ja) | データ送受信システム | |
| JP2001127815A (ja) | 変調回路 | |
| JP2555051Y2 (ja) | 識別システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031222 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |