JP3508092B2 - 平均値整流回路及びスイッチング電源回路 - Google Patents
平均値整流回路及びスイッチング電源回路Info
- Publication number
- JP3508092B2 JP3508092B2 JP28083098A JP28083098A JP3508092B2 JP 3508092 B2 JP3508092 B2 JP 3508092B2 JP 28083098 A JP28083098 A JP 28083098A JP 28083098 A JP28083098 A JP 28083098A JP 3508092 B2 JP3508092 B2 JP 3508092B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- average value
- circuit
- capacitor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、交流電圧を検出す
る為の平均値整流回路及びこの平均値整流回路を用いた
スイッチング電源回路に関する。安定化した直流電圧を
出力するスイッチング電源回路は既に各種提案され、且
つ実用化されている。その場合、出力直流電圧を検出し
て一次側に帰還してスイッチング周期やオン期間の制御
を行う構成が一般的である。しかし、トランスの一次側
と二次側とを電気的に遮断する必要があり、その為に補
助トランスやホトカプラ等を用いた構成が採用されてい
る。又メイントランスに三次巻線を設け、この三次巻線
の誘起電圧を検出して、一次側のスイッチング制御を行
う構成も知られている。
る為の平均値整流回路及びこの平均値整流回路を用いた
スイッチング電源回路に関する。安定化した直流電圧を
出力するスイッチング電源回路は既に各種提案され、且
つ実用化されている。その場合、出力直流電圧を検出し
て一次側に帰還してスイッチング周期やオン期間の制御
を行う構成が一般的である。しかし、トランスの一次側
と二次側とを電気的に遮断する必要があり、その為に補
助トランスやホトカプラ等を用いた構成が採用されてい
る。又メイントランスに三次巻線を設け、この三次巻線
の誘起電圧を検出して、一次側のスイッチング制御を行
う構成も知られている。
【０００２】
【従来の技術】図４は従来例の説明図であり、（Ａ）は
スイッチング電源回路を示し、（Ｂ）は動作説明図であ
る。（Ａ）に於いて、トランスＴの一次巻線Ｎ１に直列
にスイッチング・トランジスタＱと直流電源１５とを接
続し、制御回路１２によってスイッチング・トランジス
タＱのオン，オフを制御する。又トランスＴの二次巻線
Ｎ２に、ダイオードＤ２，Ｄ２’とチョークコイルＬ２
とコンデンサＣ２とを含む整流平滑回路１３を接続し、
整流平滑出力電圧を負荷１４に供給する。
スイッチング電源回路を示し、（Ｂ）は動作説明図であ
る。（Ａ）に於いて、トランスＴの一次巻線Ｎ１に直列
にスイッチング・トランジスタＱと直流電源１５とを接
続し、制御回路１２によってスイッチング・トランジス
タＱのオン，オフを制御する。又トランスＴの二次巻線
Ｎ２に、ダイオードＤ２，Ｄ２’とチョークコイルＬ２
とコンデンサＣ２とを含む整流平滑回路１３を接続し、
整流平滑出力電圧を負荷１４に供給する。
【０００３】又トランスＴに三次巻線Ｎ３を設け、ダイ
オードＤ１，Ｄ１’とチョークコイルＬ１とコンデンサ
Ｃ１と抵抗Ｒ０とを含む平均値整流回路１１を接続し、
この平均値整流回路１１の出力電圧Ｖ3 を制御回路１２
に入力する。この出力電圧Ｖ３が、整流平滑回路１３か
ら負荷１４に印加する直流電圧Ｖ２に比例することか
ら、制御回路１２は、出力電圧Ｖ３と設定値とを比較し
て、その差分に対応してスイッチング・トランジスタＱ
のオン期間を制御するもので、それによって、負荷１４
に印加する直流電圧Ｖ２を所定値に維持することができ
る。従って、トランスＴの一次側と二次側とは絶縁され
た状態で、直流電圧Ｖ２の安定化制御を行うことができ
る。
オードＤ１，Ｄ１’とチョークコイルＬ１とコンデンサ
Ｃ１と抵抗Ｒ０とを含む平均値整流回路１１を接続し、
この平均値整流回路１１の出力電圧Ｖ3 を制御回路１２
に入力する。この出力電圧Ｖ３が、整流平滑回路１３か
ら負荷１４に印加する直流電圧Ｖ２に比例することか
ら、制御回路１２は、出力電圧Ｖ３と設定値とを比較し
て、その差分に対応してスイッチング・トランジスタＱ
のオン期間を制御するもので、それによって、負荷１４
に印加する直流電圧Ｖ２を所定値に維持することができ
る。従って、トランスＴの一次側と二次側とは絶縁され
た状態で、直流電圧Ｖ２の安定化制御を行うことができ
る。
【０００４】この場合の直流電圧Ｖ２は、（Ｂ）に示す
ように、トランスＴの二次巻線Ｎ２の誘起電圧Ｖ１がス
イッチング・トランジスタＱのオン，オフ期間に対応し
たほぼ矩形の交流波形となり、整流平滑回路１３によっ
て整流，平滑化するにより、オン期間に相当する二次巻
線Ｎ２の誘起電圧Ｖ１の正極側の平均値の直流電圧Ｖ２
となる。従って、平均値整流回路１１に於いても、ダイ
オードＤ１により三次巻線Ｎ３の誘起電圧を整流し、チ
ョークコイルＬ１とコンデンサＣ１とダイオードＤ１’
とにより平滑化する。二次巻線Ｎ２及び三次巻線Ｎ３の
誘起電圧は、一次巻線Ｎ１との巻数比に対応したものと
なる。そして、抵抗Ｒ０にチョークコイルＬ１の電流が
連続となるような電流を流すことによって、出力電圧Ｖ
３を、負荷１４に印加する直流電圧Ｖ２に比例した値と
することができる。
ように、トランスＴの二次巻線Ｎ２の誘起電圧Ｖ１がス
イッチング・トランジスタＱのオン，オフ期間に対応し
たほぼ矩形の交流波形となり、整流平滑回路１３によっ
て整流，平滑化するにより、オン期間に相当する二次巻
線Ｎ２の誘起電圧Ｖ１の正極側の平均値の直流電圧Ｖ２
となる。従って、平均値整流回路１１に於いても、ダイ
オードＤ１により三次巻線Ｎ３の誘起電圧を整流し、チ
ョークコイルＬ１とコンデンサＣ１とダイオードＤ１’
とにより平滑化する。二次巻線Ｎ２及び三次巻線Ｎ３の
誘起電圧は、一次巻線Ｎ１との巻数比に対応したものと
なる。そして、抵抗Ｒ０にチョークコイルＬ１の電流が
連続となるような電流を流すことによって、出力電圧Ｖ
３を、負荷１４に印加する直流電圧Ｖ２に比例した値と
することができる。
【０００５】
【発明が解決しようとする課題】従来例の平均値整流回
路１１は、抵抗Ｒ０を省略すると、電力損失は低減する
が、チョークコイルＬ１の電流が不連続となる為、コン
デンサＣ１の端子電圧Ｖ３は、三次巻線Ｎ３の誘起電圧
のピーク整流値に相当するものとなり、負荷１４に印加
する直流電圧Ｖ２に比例しないものとなる。従って、抵
抗Ｒ０を接続してチョークコイルＬ１の電流が連続とな
るような電流を流す必要がある。それによって電力損失
が生じる問題がある。
路１１は、抵抗Ｒ０を省略すると、電力損失は低減する
が、チョークコイルＬ１の電流が不連続となる為、コン
デンサＣ１の端子電圧Ｖ３は、三次巻線Ｎ３の誘起電圧
のピーク整流値に相当するものとなり、負荷１４に印加
する直流電圧Ｖ２に比例しないものとなる。従って、抵
抗Ｒ０を接続してチョークコイルＬ１の電流が連続とな
るような電流を流す必要がある。それによって電力損失
が生じる問題がある。
【０００６】このチョークコイルＬ１と抵抗Ｒ０とにつ
いて、前述のように、抵抗Ｒ０を省略（抵抗値無限大）
した場合、チョークコイルＬ１に流れる電流が不連続と
なるから、平均値整流出力を得ることができないもので
ある。そこで、或る程度の抵抗値とする必要があり、こ
の抵抗値の大小による電流の大小と、チョークコイルＬ
１のインダクタンスの大小による形状の大小ととの関係
から、インダクタンスを小さくし、且つ抵抗値を小さく
すると、チョークコイルＬ１の形状を小さくすることが
できるが、電力損失が大きくなる。反対に、インダクタ
ンスを大きくし、抵抗値を大きくすると、電力損失は小
さくなるが、チョークコイルＬ１の形状が大きくなる。
何れにしてもチョークコイルＬ１と抵抗Ｒ０とを必要と
することから、電力損失が生じると共に回路構成が大型
化する問題がある。本発明は、電力損失を低減し、且つ
回路構成の小型化を図ることを目的とする。
いて、前述のように、抵抗Ｒ０を省略（抵抗値無限大）
した場合、チョークコイルＬ１に流れる電流が不連続と
なるから、平均値整流出力を得ることができないもので
ある。そこで、或る程度の抵抗値とする必要があり、こ
の抵抗値の大小による電流の大小と、チョークコイルＬ
１のインダクタンスの大小による形状の大小ととの関係
から、インダクタンスを小さくし、且つ抵抗値を小さく
すると、チョークコイルＬ１の形状を小さくすることが
できるが、電力損失が大きくなる。反対に、インダクタ
ンスを大きくし、抵抗値を大きくすると、電力損失は小
さくなるが、チョークコイルＬ１の形状が大きくなる。
何れにしてもチョークコイルＬ１と抵抗Ｒ０とを必要と
することから、電力損失が生じると共に回路構成が大型
化する問題がある。本発明は、電力損失を低減し、且つ
回路構成の小型化を図ることを目的とする。
【０００７】
【課題を解決するための手段】本発明の平均値整流回路
は、交流電圧を整流するダイオードＤ１と、このダイオ
ードＤ１に印加される順方向電圧による整流出力電圧を
抵抗Ｒ１を介して印加し、充電電圧を平均値整流電圧と
して出力するコンデンサＣ１と、ダイオードＤ１に印加
される逆方向電圧によってオンとなり、コンデンサＣ１
の充電電圧を抵抗Ｒ１を介して放電させるトランジスタ
Ｑ１とを備えている。
は、交流電圧を整流するダイオードＤ１と、このダイオ
ードＤ１に印加される順方向電圧による整流出力電圧を
抵抗Ｒ１を介して印加し、充電電圧を平均値整流電圧と
して出力するコンデンサＣ１と、ダイオードＤ１に印加
される逆方向電圧によってオンとなり、コンデンサＣ１
の充電電圧を抵抗Ｒ１を介して放電させるトランジスタ
Ｑ１とを備えている。
【０００８】又本発明のスイッチング電源回路は、トラ
ンスＴの一次巻線Ｎ１に直列にスイッチング・トランジ
スタＱと直流電源５とを接続し、スイッチング・トラン
ジスタＱを制御回路２によってオン，オフ制御し、トラ
ンスＴの二次巻線Ｎ２に整流平滑回路３を接続して整流
出力電圧を負荷４に供給するスイッチング電源回路であ
って、トランスＴに三次巻線Ｎ３を設け、この三次巻線
Ｎ３に、交流電圧を整流するダイオードＤ１と、このダ
イオードＤ１に印加される順方向電圧による整流出力電
圧を抵抗Ｒ１を介して印加し、充電電圧を平均値整流電
圧として出力するコンデンサＣ１と、ダイオードＤ１に
印加される逆方向電圧によってオンとなり、コンデンサ
Ｃ１の充電電圧を抵抗Ｒ１を介して放電させるトランジ
スタＱ１とを含む平均値整流回路１を接続し、負荷４に
印加する電圧と等価な平均値整流回路の平均値整流電圧
を制御回路２に入力する構成を備えている。
ンスＴの一次巻線Ｎ１に直列にスイッチング・トランジ
スタＱと直流電源５とを接続し、スイッチング・トラン
ジスタＱを制御回路２によってオン，オフ制御し、トラ
ンスＴの二次巻線Ｎ２に整流平滑回路３を接続して整流
出力電圧を負荷４に供給するスイッチング電源回路であ
って、トランスＴに三次巻線Ｎ３を設け、この三次巻線
Ｎ３に、交流電圧を整流するダイオードＤ１と、このダ
イオードＤ１に印加される順方向電圧による整流出力電
圧を抵抗Ｒ１を介して印加し、充電電圧を平均値整流電
圧として出力するコンデンサＣ１と、ダイオードＤ１に
印加される逆方向電圧によってオンとなり、コンデンサ
Ｃ１の充電電圧を抵抗Ｒ１を介して放電させるトランジ
スタＱ１とを含む平均値整流回路１を接続し、負荷４に
印加する電圧と等価な平均値整流回路の平均値整流電圧
を制御回路２に入力する構成を備えている。
【０００９】又本発明のスイッチング電源回路は、トラ
ンスの二次巻線に、可飽和リアクトルと、整流回路と、
整流出力電圧を検出して前記可飽和リアトルのリセット
を行う二次側制御回路とを接続した構成を含むことがで
きる。
ンスの二次巻線に、可飽和リアクトルと、整流回路と、
整流出力電圧を検出して前記可飽和リアトルのリセット
を行う二次側制御回路とを接続した構成を含むことがで
きる。
【００１０】
【発明の実施の形態】図１は本発明の第１の実施の形態
の説明図であり、１は平均値整流回路、２は制御回路、
３は整流平滑回路、４は負荷、５は直流電源、Ｔはトラ
ンス、Ｎ１，Ｎ２，Ｎ３は一次巻線，二次巻線，三次巻
線、Ｃ１，Ｃ２はコンデンサ、Ｒ１，Ｒ２は抵抗、Ｌ２
はチョークコイル、Ｑはスイッチング・トランジスタ、
Ｑ１はトランジスタ、Ｄ１，Ｄ２，Ｄ２’はダイオード
を示す。
の説明図であり、１は平均値整流回路、２は制御回路、
３は整流平滑回路、４は負荷、５は直流電源、Ｔはトラ
ンス、Ｎ１，Ｎ２，Ｎ３は一次巻線，二次巻線，三次巻
線、Ｃ１，Ｃ２はコンデンサ、Ｒ１，Ｒ２は抵抗、Ｌ２
はチョークコイル、Ｑはスイッチング・トランジスタ、
Ｑ１はトランジスタ、Ｄ１，Ｄ２，Ｄ２’はダイオード
を示す。
【００１１】平均値整流回路１は、三次巻線Ｎ３に誘起
された交流電圧を整流するダイオードＤ１と、抵抗Ｒ
１，Ｒ２と、コンデンサＣ１と、トランジスタＱ１とを
含み、ダイオードＤ１に順方向の電圧が印加された時
に、ダイオードＤ１による整流出力によって、抵抗Ｒ１
を介してコンデンサＣ１を充電し、又ダイオードＤ１に
逆方向電圧が印加された時に、抵抗Ｒ２と三次巻線Ｎ３
とを介して、コンデンサＣ１の充電電圧が、トランジス
タＱ１のベース・エミッタ間に印加されるから、ｐｎｐ
トランジスタＱ１はオンとなり、コンデンサＣ１は、オ
ン状態のトランジスタＱ１と抵抗Ｒ１とを介して放電す
ることになる。
された交流電圧を整流するダイオードＤ１と、抵抗Ｒ
１，Ｒ２と、コンデンサＣ１と、トランジスタＱ１とを
含み、ダイオードＤ１に順方向の電圧が印加された時
に、ダイオードＤ１による整流出力によって、抵抗Ｒ１
を介してコンデンサＣ１を充電し、又ダイオードＤ１に
逆方向電圧が印加された時に、抵抗Ｒ２と三次巻線Ｎ３
とを介して、コンデンサＣ１の充電電圧が、トランジス
タＱ１のベース・エミッタ間に印加されるから、ｐｎｐ
トランジスタＱ１はオンとなり、コンデンサＣ１は、オ
ン状態のトランジスタＱ１と抵抗Ｒ１とを介して放電す
ることになる。
【００１２】即ち、トランジスタＱ１は放電経路を形成
する為のものであり、トランジスタＱ１がオフの時に、
点線矢印ａ方向にコンデンサＣ１の充電が行われ、トラ
ンジスタＱ１がオンの時に、鎖線矢印ｂ方向にコンデン
サＣ１の放電が行われ、何れの場合も同一の抵抗Ｒ１を
介して行われることになるから、コンデンサＣ１の端子
電圧Ｖ３が平均値整流電圧となる。又抵抗Ｒ１は負荷４
に相当する電流を流す必要もなく、従って、電力損失を
従来例の平均値整流回路に比較して著しく低減すること
ができる。又チョークコイル等を必要としないことにな
るから、回路規模の縮小を図ることができる。
する為のものであり、トランジスタＱ１がオフの時に、
点線矢印ａ方向にコンデンサＣ１の充電が行われ、トラ
ンジスタＱ１がオンの時に、鎖線矢印ｂ方向にコンデン
サＣ１の放電が行われ、何れの場合も同一の抵抗Ｒ１を
介して行われることになるから、コンデンサＣ１の端子
電圧Ｖ３が平均値整流電圧となる。又抵抗Ｒ１は負荷４
に相当する電流を流す必要もなく、従って、電力損失を
従来例の平均値整流回路に比較して著しく低減すること
ができる。又チョークコイル等を必要としないことにな
るから、回路規模の縮小を図ることができる。
【００１３】図２は本発明の異なる実施の形態の平均値
整流回路の説明図であり、図１と同一符号は同一部分を
示し、（Ａ）は放電用のトランジスタとして、ｎｐｎト
ランジスタＱ２を用いた場合を示す。即ち、三次巻線Ｎ
３の誘起電圧がダイオードＤ１の順方向電圧の時に、抵
抗Ｒ１を介してコンデンサＣ１の充電が行われ、ダイオ
ードＤ１の逆方向電圧の時に、ベース・エミッタ間に電
圧が印加されてトランジスタＱ２はオンとなり、抵抗Ｒ
１を介してコンデンサＣ１の放電が行われる。従って、
コンデンサＣ１の端子電圧Ｖ３は、三次巻線Ｎ３の誘起
電圧を平均値整流したものとなる。
整流回路の説明図であり、図１と同一符号は同一部分を
示し、（Ａ）は放電用のトランジスタとして、ｎｐｎト
ランジスタＱ２を用いた場合を示す。即ち、三次巻線Ｎ
３の誘起電圧がダイオードＤ１の順方向電圧の時に、抵
抗Ｒ１を介してコンデンサＣ１の充電が行われ、ダイオ
ードＤ１の逆方向電圧の時に、ベース・エミッタ間に電
圧が印加されてトランジスタＱ２はオンとなり、抵抗Ｒ
１を介してコンデンサＣ１の放電が行われる。従って、
コンデンサＣ１の端子電圧Ｖ３は、三次巻線Ｎ３の誘起
電圧を平均値整流したものとなる。
【００１４】又（Ｂ）は、放電用のトランジスタとし
て、ｎチャネルＦＥＴ（電界効果トランジスタ）Ｑ３を
用いた場合を示し、ダイオードＤ１に順方向電圧が印加
された時に、トランジスタＱ３はオフとなり、抵抗Ｒ１
を介してコンデンサＣ１の充電が行われ、ダイオードＤ
１に逆方向電圧が印加された時に、トランジスタＱ３は
オンとなり、抵抗Ｒ１を介してコンデンサＣ１の放電が
行われて、コンデンサＣ１の端子電圧Ｖ３は平均値整流
電圧となる。
て、ｎチャネルＦＥＴ（電界効果トランジスタ）Ｑ３を
用いた場合を示し、ダイオードＤ１に順方向電圧が印加
された時に、トランジスタＱ３はオフとなり、抵抗Ｒ１
を介してコンデンサＣ１の充電が行われ、ダイオードＤ
１に逆方向電圧が印加された時に、トランジスタＱ３は
オンとなり、抵抗Ｒ１を介してコンデンサＣ１の放電が
行われて、コンデンサＣ１の端子電圧Ｖ３は平均値整流
電圧となる。
【００１５】又（Ｃ）は、放電用のトランジスタとし
て、ｐチャネルＦＥＴ（電界効果トランジスタ）Ｑ４を
用いた場合を示し、ダイオードＤ１に順方向電圧が印加
された時に、トランジスタＱ４はオフとなり、抵抗Ｒ１
を介してコンデンサＣ１の充電が行われ、ダイオードＤ
１に逆方向電圧が印加された時に、トランジスタＱ４は
オンとなり、抵抗Ｒ１を介してコンデンサＣ１の放電が
行われて、コンデンサＣ１の端子電圧Ｖ３は平均値整流
電圧となる。
て、ｐチャネルＦＥＴ（電界効果トランジスタ）Ｑ４を
用いた場合を示し、ダイオードＤ１に順方向電圧が印加
された時に、トランジスタＱ４はオフとなり、抵抗Ｒ１
を介してコンデンサＣ１の充電が行われ、ダイオードＤ
１に逆方向電圧が印加された時に、トランジスタＱ４は
オンとなり、抵抗Ｒ１を介してコンデンサＣ１の放電が
行われて、コンデンサＣ１の端子電圧Ｖ３は平均値整流
電圧となる。
【００１６】図３は本発明の第２の実施の形態の説明図
であり、図１と同一符号は同一部分を示し、６−１，６
−２は二次側制御部、ＳＲ１，ＳＲ２は可飽和リアクト
ル、Ｎ２−１，Ｎ２−２は二次巻線、Ｌ２−１，Ｌ２−
２はチョークコイル、Ｄ３−１〜Ｄ５−２はダイオード
を示す。
であり、図１と同一符号は同一部分を示し、６−１，６
−２は二次側制御部、ＳＲ１，ＳＲ２は可飽和リアクト
ル、Ｎ２−１，Ｎ２−２は二次巻線、Ｌ２−１，Ｌ２−
２はチョークコイル、Ｄ３−１〜Ｄ５−２はダイオード
を示す。
【００１７】この実施の形態は、第１の実施の形態と同
様に、トランスＴの三次巻線Ｎ３に平均値整流回路１を
接続し、抵抗Ｒ１とコンデンサＣ１とダイオードＤ１と
トランジスタＱ１とにより、三次巻線Ｎ３の誘起電圧を
平均値整流し、その平均値整流電圧Ｖ３を制御回路２に
入力して、スイッチング・トランジスタＱのオン，オフ
を制御し、トランスＴの一次側と二次側とを絶縁した状
態で、二次巻線Ｎ２−１，Ｎ２−２の誘起電圧の安定化
を図ると共に、可飽和リアクトルＳＲ１，ＳＲ２を用い
て、負荷変動による直流出力電圧の高精度安定化を図る
ものである。
様に、トランスＴの三次巻線Ｎ３に平均値整流回路１を
接続し、抵抗Ｒ１とコンデンサＣ１とダイオードＤ１と
トランジスタＱ１とにより、三次巻線Ｎ３の誘起電圧を
平均値整流し、その平均値整流電圧Ｖ３を制御回路２に
入力して、スイッチング・トランジスタＱのオン，オフ
を制御し、トランスＴの一次側と二次側とを絶縁した状
態で、二次巻線Ｎ２−１，Ｎ２−２の誘起電圧の安定化
を図ると共に、可飽和リアクトルＳＲ１，ＳＲ２を用い
て、負荷変動による直流出力電圧の高精度安定化を図る
ものである。
【００１８】即ち、二次側制御部６−１，６−２により
出力直流電圧を検出し、可飽和リアクトルＳＲ１，ＳＲ
２のリセット用のダイオードＤ５−１，Ｄ５−２を制御
することにより、二次巻線Ｎ２−１，Ｎ２−２対応に負
荷変動に対しても高精度で直流出力電圧の安定化を図る
ことができる。なお、二次巻線Ｎ２−１，Ｎ２−２を２
個設けて２出力型とした場合について示すが、１個の二
次巻線を設けて単一出力型とすることも勿論可能であ
り、又３個以上の二次巻線を設けて、多出力型とするこ
とも可能である。
出力直流電圧を検出し、可飽和リアクトルＳＲ１，ＳＲ
２のリセット用のダイオードＤ５−１，Ｄ５−２を制御
することにより、二次巻線Ｎ２−１，Ｎ２−２対応に負
荷変動に対しても高精度で直流出力電圧の安定化を図る
ことができる。なお、二次巻線Ｎ２−１，Ｎ２−２を２
個設けて２出力型とした場合について示すが、１個の二
次巻線を設けて単一出力型とすることも勿論可能であ
り、又３個以上の二次巻線を設けて、多出力型とするこ
とも可能である。
【００１９】本発明は、前述の各実施の形態にのみ限定
されるものではなく、種々付加変更することが可能であ
り、各種の形式のスイッチング電源回路にも前述の各実
施の形態の平均値整流回路を適用することができる。
されるものではなく、種々付加変更することが可能であ
り、各種の形式のスイッチング電源回路にも前述の各実
施の形態の平均値整流回路を適用することができる。
【００２０】
【発明の効果】以上説明したように、本発明は、抵抗Ｒ
１とコンデンサＣ１とダイオードＤ１とトランジスタＱ
１とにより、コンデンサＣ１に対して同一の抵抗Ｒ１を
介して充放電を行うことにより、平均値整流を行うもの
であるから、電力損失が少なく且つチョークコイル等を
必要としないので、回路構成の小型化を図ることができ
る利点がある。
１とコンデンサＣ１とダイオードＤ１とトランジスタＱ
１とにより、コンデンサＣ１に対して同一の抵抗Ｒ１を
介して充放電を行うことにより、平均値整流を行うもの
であるから、電力損失が少なく且つチョークコイル等を
必要としないので、回路構成の小型化を図ることができ
る利点がある。
【００２１】又前述の平均値整流回路を用いた本発明の
スイッチング電源回路は、トランスＴの一次側と二次側
とを絶縁した状態で、二次側の電圧に比例した電圧を平
均値整流回路から出力することによって、出力直流電圧
の安定化制御が可能となり、平均値整流回路に於ける電
力消費を低減したことにより、スイッチング電源回路と
しての効率を向上することができる利点がある。
スイッチング電源回路は、トランスＴの一次側と二次側
とを絶縁した状態で、二次側の電圧に比例した電圧を平
均値整流回路から出力することによって、出力直流電圧
の安定化制御が可能となり、平均値整流回路に於ける電
力消費を低減したことにより、スイッチング電源回路と
しての効率を向上することができる利点がある。
【図１】本発明の第１の実施の形態の説明図である。
【図２】本発明の異なる実施の形態の平均値整流回路の
説明図である。
説明図である。
【図３】本発明の第２の実施の形態の説明図である。
【図４】従来例の説明図である。
１ 平均値整流回路
２ 制御回路
３ 整流平滑回路
４ 負荷
５ 直流電源
Ｔ トランス
Ｎ１ 一次巻線
Ｎ２ 二次巻線
Ｎ３ 三次巻線
Ｃ１，Ｃ２ コンデンサ
Ｑ スイッチング・トランジスタ
Ｑ１ トランジスタ
Ｄ１，Ｄ２，Ｄ２’ ダイオード
Ｒ１，Ｒ２ 抵抗
Ｌ２ チョークコイル
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭55−97185（ＪＰ，Ａ)
特開 平６−54533（ＪＰ，Ａ)
実開 昭55−35635（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 7/06
G01R 19/00
H02M 3/28
Claims (3)
- 【請求項１】 交流電圧を整流するダイオードと、 該ダイオードに印加される順方向電圧による整流出力電
圧を抵抗を介して印加し、充電電圧を平均値整流電圧と
して出力するコンデンサと、 前記ダイオードに印加される逆方向電圧によってオンと
なり、前記コンデンサの充電電圧を前記抵抗を介して放
電させるトランジスタとを備えたことを特徴とする平均
値整流回路。 - 【請求項２】 トランスの一次巻線に直列にスイッチン
グ・トランジスタと直流電源とを接続し、前記スイッチ
ング・トランジスタを制御回路によってオン，オフ制御
し、前記トランスの二次巻線に整流平滑回路を接続して
整流出力電圧を負荷に供給するスイッチング電源回路に
於いて、 前記トランスに三次巻線を設け、該三次巻線に、交流電
圧を整流するダイオードと、該ダイオードに印加される
順方向電圧による整流出力電圧を抵抗を介して印加し、
充電電圧を平均値整流電圧として出力するコンデンサ
と、前記ダイオードに印加される逆方向電圧によってオ
ンとなり、前記コンデンサの充電電圧を前記抵抗を介し
て放電させるトランジスタとを含む平均値整流回路を接
続し、 前記負荷に印加する電圧と等価な前記平均値整流回路の
平均値整流電圧を前記制御回路に入力する構成を備えた
ことを特徴とするスイッチング電源回路。 - 【請求項３】 前記トランスの二次巻線に、可飽和リア
クトルと、整流回路と、整流出力電圧を検出して前記可
飽和リアトルのリセットを行う二次側制御回路とを接続
したことを特徴とする請求項２記載のスイッチング電源
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28083098A JP3508092B2 (ja) | 1998-10-02 | 1998-10-02 | 平均値整流回路及びスイッチング電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28083098A JP3508092B2 (ja) | 1998-10-02 | 1998-10-02 | 平均値整流回路及びスイッチング電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000116130A JP2000116130A (ja) | 2000-04-21 |
| JP3508092B2 true JP3508092B2 (ja) | 2004-03-22 |
Family
ID=17630587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28083098A Expired - Fee Related JP3508092B2 (ja) | 1998-10-02 | 1998-10-02 | 平均値整流回路及びスイッチング電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3508092B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100850309B1 (ko) | 2006-06-28 | 2008-08-04 | 삼성전기주식회사 | 스위칭 전원장치 |
| KR100850310B1 (ko) | 2006-06-28 | 2008-08-04 | 삼성전기주식회사 | 방전회로가 구비된 스위칭 전원장치 |
| JP4949285B2 (ja) * | 2008-01-31 | 2012-06-06 | オリジン電気株式会社 | プラズマ放電装置 |
-
1998
- 1998-10-02 JP JP28083098A patent/JP3508092B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000116130A (ja) | 2000-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH028549B2 (ja) | ||
| JP3475892B2 (ja) | スイッチング電源装置 | |
| JPH04299070A (ja) | スイッチングレギュレータ | |
| WO1994018748A1 (en) | Control circuit for a switching dc-dc power converter including a controlled magnetic core flux resetting technique for output regulation | |
| JPH0532987B2 (ja) | ||
| JP2007511995A (ja) | スイッチモード電源 | |
| JP3508092B2 (ja) | 平均値整流回路及びスイッチング電源回路 | |
| JP2001016851A (ja) | スイッチング電源装置 | |
| US6449176B1 (en) | Switching power supply having an operational amplifier control circuit | |
| JPH02133067A (ja) | スイッチング電源 | |
| JP3447975B2 (ja) | スイッチング電源回路 | |
| US5434769A (en) | Multi-phase adaptable AC-DC converter | |
| JP2773534B2 (ja) | 直流電源装置 | |
| US4916590A (en) | Series resonant magnetic amplifier power supply | |
| JPH0315423B2 (ja) | ||
| JPH06335176A (ja) | 充放電電源装置 | |
| JP3161514B2 (ja) | 直流電源装置 | |
| JP3436463B2 (ja) | スイッチング電源装置 | |
| JPH0654525A (ja) | Ｄｃ／ｄｃコンバータ | |
| JPS614416A (ja) | スイツチング電源装置のための過電流検出回路 | |
| JPH09215331A (ja) | スイッチング電源装置 | |
| JPS61207172A (ja) | 多出力型定電流回路 | |
| JPH04299061A (ja) | 電源装置 | |
| JPS631830B2 (ja) | ||
| JP2500989Y2 (ja) | スイッチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031212 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140109 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |