JP3505878B2 - Printed wiring board device - Google Patents
Printed wiring board deviceInfo
- Publication number
- JP3505878B2 JP3505878B2 JP25320595A JP25320595A JP3505878B2 JP 3505878 B2 JP3505878 B2 JP 3505878B2 JP 25320595 A JP25320595 A JP 25320595A JP 25320595 A JP25320595 A JP 25320595A JP 3505878 B2 JP3505878 B2 JP 3505878B2
- Authority
- JP
- Japan
- Prior art keywords
- width
- printed wiring
- wiring board
- input terminal
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Waveguide Connection Structure (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明はマイクロストリップライ
ンを用いた印刷配線基板に表面実装電子部品を実装した
印刷配線基板装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board device having surface-mounted electronic components mounted on a printed wiring board using a microstrip line.
【０００２】[0002]
【従来の技術】近年、準マイクロ波帯を使った移動体通
信用の携帯電話サービスが始まり、携帯機能の向上を図
るため、更に小型化・薄型化・軽量化するための技術開
発がなされている。この手段としては、それを構成する
表面実装電子部品の一層の小型・薄型・軽量化の他に、
表面実装電子部品を実装するための印刷配線基板の多層
化と各層間の誘電体材料厚ｈの薄型化も図られている。2. Description of the Related Art In recent years, mobile phone services for mobile communication using the quasi-microwave band have started, and technical development has been made to further reduce the size, thickness, and weight in order to improve the mobile function. There is. As means for this, in addition to further miniaturization, thinning, and weight reduction of the surface-mounting electronic components that compose it,
It is also attempted to increase the number of layers of printed wiring boards for mounting surface mount electronic components and reduce the thickness h of the dielectric material between the layers.
【０００３】以下、従来のマイクロストリップラインが
敷設された印刷配線基板装置について説明する。Hereinafter, a conventional printed wiring board device having a microstrip line will be described.
【０００４】図９（ａ）は、従来のマイクロストリップ
ラインを用いた印刷配線基板の表面を示したものであ
る。図９（ａ）において１はマイクロストリップライン
が敷設された印刷配線基板であり、２は表面実装電子部
品３の入力端子４側のストリップラインである。また６
は表面実装電子部品３の出力端子５側のマイクロストリ
ップラインである。７は接地用の第１の導体箔であり、
この接地用の第１の導体箔７にはスルーホール、８，
９，１０が設けられている。そしてこのスルーホール
８，９，１０は印刷配線基板１の裏面全体に設けられた
第２の導体箔に接続されている。また図９（ｂ）は、図
９（ａ）に示した印刷配線基板装置を２層の印刷基板と
した場合を示している。すなわち図９（ｂ）はマイクロ
ストリップラインの敷設された第１層を示すとともに接
地用の第２の導体箔１４が敷設された第２の層１５を示
している。ここでスルーホール８，９，１０で前記接地
用の第１の導体箔７と接地用の第２の導体箔１４とが接
続される。図１０は代表的な表面実装電子部品３の斜視
図である。図１０において、４は入力端子であり、５は
出力端子である。また１３は接地端子である。FIG. 9A shows the surface of a printed wiring board using a conventional microstrip line. In FIG. 9A, 1 is a printed wiring board on which microstrip lines are laid, and 2 is a strip line on the input terminal 4 side of the surface mount electronic component 3. Again 6
Is a microstrip line on the output terminal 5 side of the surface mount electronic component 3. 7 is a first conductor foil for grounding,
The first conductor foil 7 for grounding has through holes, 8,
9 and 10 are provided. The through holes 8, 9 and 10 are connected to the second conductor foil provided on the entire back surface of the printed wiring board 1. 9B shows a case where the printed wiring board device shown in FIG. 9A is a two-layer printed board. That is, FIG. 9B shows the first layer on which the microstrip line is laid and the second layer 15 on which the second conductor foil 14 for grounding is laid. Here, the first conductor foil 7 for grounding and the second conductor foil 14 for grounding are connected through the through holes 8, 9, 10. FIG. 10 is a perspective view of a typical surface mount electronic component 3. In FIG. 10, 4 is an input terminal and 5 is an output terminal. Reference numeral 13 is a ground terminal.
【０００５】従来は図９に示すように、表面実装電子部
品３の入力端子４や出力端子５の電極の導体幅（以下Ｔ
ｄという）はストリップライン２，６の導体幅（以下Ｔ
ｓという）に比べ同等以下（すなわちＴｄ＜Ｔｓ）が一
般的であり、入力端子４や出力端子５の半田付け用の電
極の導体幅Ｔｄは、ストリップライン２，６の導体幅Ｔ
ｓより大きくなることはなかった。このため表面実装電
子部品３の半田付け用の電極はストリップライン２，６
の導体幅Ｔｓの範囲内で構成できることになり、同じイ
ンピーダンスで設計されたストリップラインと表面実装
電子部品３を図９の如く接続してもなんらインピーダン
ス整合上の問題はなかった。Conventionally, as shown in FIG. 9, the conductor width of the electrodes of the input terminal 4 and the output terminal 5 of the surface mount electronic component 3 (hereinafter referred to as T
d is the conductor width of the strip lines 2 and 6 (hereinafter T)
is generally equal to or less than that (i.e., s), that is, Td <Ts, and the conductor width Td of the soldering electrodes of the input terminal 4 and the output terminal 5 is the conductor width T of the strip lines 2 and 6.
It was never greater than s. Therefore, the electrodes for soldering the surface-mounted electronic component 3 are strip lines 2, 6
The conductor width can be set within the range of the conductor width Ts, and there is no problem in impedance matching even if the strip line designed with the same impedance and the surface mount electronic component 3 are connected as shown in FIG.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、近年携
帯型機器等の薄型化を図るために多層の印刷配線基板が
用いられ、その結果としてマイクロストリップラインを
形成する印刷配線基板の誘電体厚ｈの薄型化がますます
進んでいる。このことは必然的にマイクロストリップラ
インの導体幅Ｔｓを細くすることになり、Ｔｄ＞Ｔｓと
なる場合が発生するようになった。この場合従来のよう
な構成では、表面実装電子部品とストリップラインとの
間のインピーダンスの不整合が発生し、従来の表面実装
電子部品をそのまま、薄型化を図った印刷配線基板には
使えないという問題が生じてきた。However, in recent years, a multilayer printed wiring board is used to reduce the thickness of a portable device or the like, and as a result, the dielectric thickness h of the printed wiring board forming the microstrip line is reduced. It is becoming thinner and thinner. This inevitably reduces the conductor width Ts of the microstrip line, and Td> Ts may occur. In this case, in the conventional configuration, impedance mismatch occurs between the surface mount electronic component and the strip line, and the conventional surface mount electronic component cannot be used as it is for a thin printed wiring board. A problem has arisen.
【０００７】また表面実装電子部品そのものも、高密度
実装化・薄型化に向けた方向に進化しているが、チップ
サイズパッケージ（以下ＣＳＰという）で代表される表
面実装電子部品が、前記薄型化を図った印刷配線基板に
実装される場合、今度は逆にＴｄ＜Ｔｓとなる場合が発
生してくる。この場合ＣＳＰの電極が高密度に配列され
ているために、ＴｄをＴｓの幅まで単純に広げると隣接
するＣＳＰの電極に重なるため、ＴｄをＴｓの幅まで広
げることはできない。結果としてＣＳＰ型表面実装電子
部品を、そのまま薄型化を図った印刷配線基板には使え
ないという問題があった。Further, although the surface mount electronic parts themselves have evolved in the direction of high density mounting and thinning, the surface mount electronic parts typified by a chip size package (hereinafter referred to as CSP) are made thinner. In the case of mounting on a printed wiring board designed to meet the above requirement, there may occur a case where Td <Ts. In this case, since the electrodes of the CSP are arranged at a high density, if Td is simply expanded to the width of Ts, it overlaps with the electrode of the adjacent CSP, so Td cannot be expanded to the width of Ts. As a result, there is a problem in that the CSP type surface mount electronic component cannot be used as it is for a thin printed wiring board.
【０００８】本発明はこのような問題点を解決するもの
で、印刷配線基板の薄型化によりＴｄ＞Ｔｓが生じた場
合にも、またＣＳＰ型の表面実装電子部品の場合に生じ
るＴｄ＜Ｔｓの場合においても、表面実装電子部品とス
トリップラインをインピーダンス不整合による損失なく
接続される印刷配線基板装置を提供することを目的とし
たものである。The present invention solves such a problem. In the case where Td> Ts occurs due to the thinning of the printed wiring board, and Td <Ts occurs in the case of CSP type surface mount electronic parts. Even in the case, it is an object of the present invention to provide a printed wiring board device in which the surface mount electronic component and the strip line are connected without loss due to impedance mismatch.
【０００９】[0009]
【課題を解決するための手段】この目的を達成するため
に本発明の印刷配線基板装置におけるマイクロストリッ
プラインは、前記入力端子の幅あるいは前記出力端子の
幅と異なる導体幅を有するとともに、このマイクロスト
リップラインの先端に前記入力端子あるいは前記出力端
子が半田付けされる先端部を設け、この先端部の導体幅
は前記入力端子の幅あるいは前記出力端子の幅と略等し
くするとともに、前記先端部と接地用の導体箔との間に
は、インピーダンス不整合を打ち消すべくリアクタンス
素子が接続されたものである。In order to achieve this object, a microstrip in a printed wiring board device of the present invention is provided.
The line is the width of the input terminal or the output terminal
This conductor has a conductor width different from that of the
The input terminal or the output terminal at the tip of the lip line
Provide the tip to which the child is soldered, and the conductor width of this tip
Is approximately equal to the width of the input terminal or the width of the output terminal
Between the tip and the conductor foil for grounding
Is the reactance to cancel the impedance mismatch.
The elements are connected .
【００１０】[0010]
【作用】この構成により、マイクロストリップラインと
表面実装電子部品の入力端子あるいは出力端子との間に
インピーダンスの不整合が生じる。そこで、この不整合
を打ち消すために先端部と接地用銅箔との間に、インピ
ーダンス不整合を打ち消すべく、リアクタンス素子を設
けているので、損失なく信号を接続することができ。ま
た、マイクロストリップラインの先端部の幅を入力端子
あるいは出力端子の幅とを略等しくすることで、表面実
装部品を半田付けしやすくなる。 With this configuration, impedance mismatch occurs between the microstrip line and the input terminal or output terminal of the surface mount electronic component . So this inconsistency
Between the tip and the grounding copper foil to cancel the
A reactance element is installed to cancel the impedance mismatch.
The signal can be connected without any loss. Well
The width of the tip of the microstrip line is input terminal
Alternatively, by making the width of the output terminals approximately equal,
It becomes easier to solder the components.
【００１１】[0011]
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.
【００１２】図１（ａ）は本発明の一実施例における印
刷配線基板装置の平面図である。図１（ａ）において、
本発明の印刷配線基板装置はマイクロストリップライン
２１，２２が敷設された印刷配線基板２３と、入力端子
４と出力端子５と接地端子１３を有するとともに、前記
印刷配線基板２３にリフローで半田付けされる表面実装
電子部品３とを備えた構成となっている。そして前記マ
イクロストリップライン２１，２２の導体幅Ｔｓが前記
入力端子４の導体幅Ｔｄあるいは前記出力端子５の導体
幅Ｔｄと異なる場合に限り、前記入力端子４あるいは前
記出力端子５と接地用の導体箔２４との間にそれぞれリ
アクタンス素子２５，２６を接続したものである。FIG. 1A is a plan view of a printed wiring board device according to an embodiment of the present invention. In FIG. 1 (a),
The printed wiring board device of the present invention has a printed wiring board 23 on which microstrip lines 21 and 22 are laid, an input terminal 4, an output terminal 5 and a ground terminal 13, and is soldered to the printed wiring board 23 by reflow. And a surface-mounted electronic component 3 which are Only when the conductor width Ts of the microstrip lines 21 and 22 is different from the conductor width Td of the input terminal 4 or the conductor width Td of the output terminal 5, the conductor for grounding the input terminal 4 or the output terminal 5 and the ground. Reactance elements 25 and 26 are connected between the foil 24 and the foil 24, respectively.
【００１３】本実施例においては、導体幅Ｔｄがマイク
ロストリップライン２１，２２の幅Ｔｓより大きい場合
を示している。また、マイクロストリップライン２１の
先端２１ａの幅は入力端子４の導体幅Ｔｄと等しくして
半田付けをし易くしている。同様に、マイクロストリッ
プライン２２の先端２２ａの幅も出力端子５の導体幅Ｔ
ｄと等しくしている。２７，２８，２９は、接地用の導
体箔２４と印刷配線基板の裏面に設けた導体箔とを接続
するスルーホールである。In this embodiment, the conductor width Td is larger than the width Ts of the microstrip lines 21 and 22. The width of the tip 21a of the microstrip line 21 is made equal to the conductor width Td of the input terminal 4 to facilitate soldering. Similarly, the width of the tip 22a of the microstrip line 22 is also the conductor width T of the output terminal 5.
It is equal to d. Reference numerals 27, 28 and 29 are through holes for connecting the conductor foil 24 for grounding and the conductor foil provided on the back surface of the printed wiring board.
【００１４】図１（ｂ）は表面実装電子部品を２層基板
に実装した場合の説明のための斜視図である。図１
（ｂ）は印刷配線基板の表面を形成する１層目２３ａを
示し、表面実装電子部品３が実装されている。また２３
ｂは印刷配線基板２３の２層目であり、その全面に導体
箔３２が設けられている。この導体箔３２と、接地用の
導体箔２４とは３つのスルーホール２７，２８，２９で
接続されている。FIG. 1B is a perspective view for explaining a case where the surface mount electronic component is mounted on a two-layer board. Figure 1
(B) shows the first layer 23a forming the surface of the printed wiring board, on which the surface-mounted electronic component 3 is mounted. Again 23
Reference numeral b is the second layer of the printed wiring board 23, and the conductor foil 32 is provided on the entire surface thereof. The conductor foil 32 and the conductor foil 24 for grounding are connected by three through holes 27, 28, 29.
【００１５】このようにマイクロストリップライン２
１，２２と表面実装電子部品３の入力端子４あるいは出
力端子５との接続点で生ずるインピーダンスの不整合
を、リアクタンス素子２５，２６で打ち消す事ができる
ので、損失なく信号を接続することができる。Thus, the microstrip line 2
Impedance mismatches occurring at the connection points between the input terminals 4 and the output terminals 5 of the surface-mounted electronic component 3 can be canceled by the reactance elements 25 and 26, so that signals can be connected without loss. .
【００１６】図２は、入力端子４の導体幅Ｔｄあるいは
出力端子５の導体幅Ｔｄがマイクロストリップライン２
１，２２幅Ｔｓより大きい場合であり、図１におけるリ
アクタンス素子２５，２６に、誘導性素子３７，３８を
用いたものである。このように入力端子４の導体幅Ｔｄ
あるいは出力端子５の導体幅Ｔｄがマイクロストリップ
ライン２１，２２の幅Ｔｓより広い分だけ高周波ではキ
ャパシタンスとして働くことになる。従って、それを打
ち消すために誘導性素子３７，３８を並列に挿入してい
る。In FIG. 2, the conductor width Td of the input terminal 4 or the conductor width Td of the output terminal 5 is equal to that of the microstrip line 2.
This is the case in which the reactance elements 25 and 26 in FIG. 1 are inductive elements 37 and 38, respectively. Thus, the conductor width Td of the input terminal 4
Alternatively, since the conductor width Td of the output terminal 5 is wider than the width Ts of the microstrip lines 21 and 22, it acts as a capacitance at high frequencies. Therefore, inductive elements 37 and 38 are inserted in parallel to cancel it.
【００１７】図３は、図２で示した誘導性素子３７，３
８をチップ型表面実装電子部品３９，４０としたもので
ある。このようにチップ型表面実装電子部品３９，４０
を使用すると、インダクタンスの変更等にも容易に対応
することができる。またインダクタンスが大きい場合に
は、パターンでインダクタンスを形成するより小型化さ
れる。FIG. 3 shows the inductive elements 37 and 3 shown in FIG.
8 is a chip type surface mount electronic component 39, 40. As described above, the chip type surface mount electronic components 39, 40
By using, it is possible to easily deal with changes in inductance and the like. Further, when the inductance is large, the size is reduced as compared with the case where the pattern forms the inductance.
【００１８】図４は、図２における誘導性素子３７，３
８を、印刷配線基板４１Ａ上の導体箔４１，４２で形成
したものである。この例では誘導性素子３７，３８とし
て、導体箔４１，４２でインダクタンスを形成している
ので、薄型化ができるとともに、低価格の印刷配線基板
装置が提供できる。FIG. 4 shows the inductive elements 37 and 3 of FIG.
8 is formed by the conductor foils 41 and 42 on the printed wiring board 41A. In this example, since the inductance is formed by the conductor foils 41 and 42 as the inductive elements 37 and 38, it is possible to reduce the thickness and provide a low-priced printed wiring board device.
【００１９】図５は、入力端子４の導体幅Ｔｄあるいは
出力端子５の導体幅Ｔｄがマイクロストリップライン４
３，４４の幅Ｔｓより小さい場合であり。図１に示した
リアクタンス素子２５，２６として容量性素子４５，４
６を用いたものである。このように入力端子４の導体幅
Ｔｄあるいは出力端子５の導体幅Ｔｄがマイクロストリ
ップライン４３，４４の幅Ｔｓより狭い分だけ、それを
補うための容量素子４５，４６を並列に挿入して、イン
ピーダンスの不整合を打ち消す必要がある。FIG. 5 shows that the conductor width Td of the input terminal 4 or the conductor width Td of the output terminal 5 is equal to that of the microstrip line 4.
This is the case when it is smaller than the width Ts of 3,44. As the reactance elements 25 and 26 shown in FIG.
6 is used. As described above, the conductor width Td of the input terminal 4 or the conductor width Td of the output terminal 5 is narrower than the width Ts of the microstrip lines 43 and 44, so that the capacitive elements 45 and 46 for compensating for it are inserted in parallel. It is necessary to cancel the impedance mismatch.
【００２０】図６は、印刷配線基板として３層の印刷配
線基板４７を用い、その表面の１層目４７ａに表面実装
電子部品３を装着するとともに、前記多層印刷配線基板
４７の２層目４７ｂに誘導性素子４８，４９を銅箔パタ
ーンで形成している。また３層目４７ｃの全面には接地
用の銅箔５２が設けられている。そして、１層目４７ａ
の接地用の導体箔５０と、２層目４７ｂの誘導性素子４
８，４９の接地用の導体箔５１と、３層目４７ｃ接地用
の導体箔５２とは３つのスルーホール５３，５４，５５
で導通されている。In FIG. 6, a three-layer printed wiring board 47 is used as a printed wiring board, the surface mount electronic component 3 is mounted on the first layer 47a on the surface thereof, and the second layer 47b of the multilayer printed wiring board 47 is mounted. The inductive elements 48 and 49 are formed in a copper foil pattern. A copper foil 52 for grounding is provided on the entire surface of the third layer 47c. And the first layer 47a
Grounding conductor foil 50 and second layer 47b of inductive element 4
The conductor foil 51 for grounding in 8, 49 and the conductor foil 52 for grounding in the third layer 47c are three through holes 53, 54, 55.
It is conducted with.
【００２１】また１層目４７ａの表面実装電子部品３の
入力端子４が接続されるマイクロストリップライン５６
の先端５６ａと２層目４７ｂの誘導性素子４８の一端４
８ａとはスルーホール５７で接続されている。同様に１
層目４７ａの表面実装電子部品３の出力端子５が接続さ
れるマイクロストリップライン５８の先端５８ａと、２
層目４７ｂの誘導性素子４９の一端４９ａとはスルーホ
ール５９で接続されている。The microstrip line 56 to which the input terminal 4 of the surface mount electronic component 3 of the first layer 47a is connected.
End 56a of the second layer 47b and one end 4 of the inductive element 48 of the second layer 47b
8a is connected by a through hole 57. Similarly 1
A tip 58a of a microstrip line 58 to which the output terminal 5 of the surface-mounted electronic component 3 of the layer 47a is connected;
The one end 49a of the inductive element 49 of the layer 47b is connected to the through hole 59.
【００２２】このように３層印刷配線基板４７の内層で
ある２層目に誘導性素子４８，４９を設けているので、
設計の自由度が増すとともに、小型化を図ることができ
る。In this way, since the inductive elements 48 and 49 are provided in the second layer which is the inner layer of the three-layer printed wiring board 47,
The degree of freedom in design is increased and the size can be reduced.
【００２３】図７は印刷配線基板として、３層の印刷配
線基板６０を用い、その表面の１層目６０ａに表面実装
電子部品３を装着するとともに、前記多層印刷配線基板
６０の内層の２層目６０ｂに容量性素子６１，６２を導
箔パターンで形成している。また３層目６０ｃの全面に
は接地用の導体箔６３が設けられている。In FIG. 7, a three-layer printed wiring board 60 is used as the printed wiring board, the surface mount electronic component 3 is mounted on the first layer 60a on the surface thereof, and two layers of the inner layers of the multilayer printed wiring board 60 are mounted. Capacitive elements 61 and 62 are formed in the eyes 60b in a conductive foil pattern. A conductor foil 63 for grounding is provided on the entire surface of the third layer 60c.
【００２４】そして１層目６０ａの接地用の導体箔６４
と、３層目６０ｃの接地用導体箔６３とは３つのスルー
ホール６６，６７，６８で導通されている。The conductor foil 64 for grounding the first layer 60a
And the grounding conductor foil 63 of the third layer 60c are electrically connected by three through holes 66, 67, 68.
【００２５】また１層目６０ａの表面実装電子部品３の
入力端子４が接続されるマイクロストリップライン６９
の先端６９ａと、２層目６０ｂの容量性素子６１の一端
６１ａとはスルーホール７０で接続されている。同様に
１層目６０ａの表面実装電子部品３の出力端子５が接続
されるマイクロストリップライン７１の先端７１ａと、
２層目６０ｂの容量性素子６２の一端６２ａとはスルー
ホール７２で接続されている。The microstrip line 69 to which the input terminal 4 of the surface-mounted electronic component 3 of the first layer 60a is connected.
The tip 69a of the above and the one end 61a of the capacitive element 61 of the second layer 60b are connected by a through hole 70. Similarly, the tip 71a of the microstrip line 71 to which the output terminal 5 of the surface-mounted electronic component 3 of the first layer 60a is connected,
The one end 62a of the capacitive element 62 of the second layer 60b is connected by a through hole 72.
【００２６】このように３層印刷配線基板６０の内層で
ある２層目に容量性素子６１，６２を設けているので、
設計の自由度が増すとともに、小型化を図ることができ
る。As described above, since the capacitive elements 61 and 62 are provided in the second layer which is the inner layer of the three-layer printed wiring board 60,
The degree of freedom in design is increased and the size can be reduced.
【００２７】図８（ａ）は、３層の印刷配線基板７３に
ＣＳＰ７４を実装した平面図である。また図８（ｂ）
は、その各層を示した斜視図である。FIG. 8A is a plan view in which the CSP 74 is mounted on the three-layer printed wiring board 73. Further, FIG. 8 (b)
FIG. 4 is a perspective view showing each layer thereof.
【００２８】近年表面実装電子部品は集積度の向上から
小間隔のピッチ（例えば０．５mmや０．３mm）で規則的
に配置された複数個の電極の中に、入力端子７５あるい
は出力端子７６を具備したＣＳＰが現れてきた。このよ
うに小間隔のピッチとなるとどうしても、入力端子７５
あるいは出力端子７６の導体幅Ｔｄの方がマイクロスト
リップライン７７，７８の幅Ｔｓより小さくなる。この
ような場合は特に図８（ｂ）に示すように、印刷配線基
板７３の２層目７３ｂにリアクタンス素子を設けること
が有効になる。すなわち１層目７３ａにはＣＳＰのよう
な表面実装電子部品７４を装着し、２層目７３ｂにリア
クタンス素子７９，８０をパターンで形成し３層目７３
ｃの全面を接地用電極８１とするわけである。ここで８
２は１層目７３ａのマイクロストリップライン７７の先
端７７ａと２層目のリアクタンス素子７９の先端７９ａ
を接続するスルーホールであり、同様に８３は１層目７
３ａのマイクロストリップライン７８の先端７８ａと２
層目のリアクタンス素子８０の先端８０ａを接続するス
ルーホールである。In recent years, the surface mount electronic parts have an input terminal 75 or an output terminal 76 in a plurality of electrodes which are regularly arranged with a small pitch (for example, 0.5 mm or 0.3 mm) in order to improve the degree of integration. CSP equipped with has appeared. In such a small pitch, the input terminal 75
Alternatively, the conductor width Td of the output terminal 76 is smaller than the width Ts of the microstrip lines 77 and 78. In such a case, it is particularly effective to provide a reactance element on the second layer 73b of the printed wiring board 73 as shown in FIG. 8 (b). That is, the surface mount electronic component 74 such as CSP is mounted on the first layer 73a, the reactance elements 79 and 80 are formed on the second layer 73b in a pattern, and the third layer 73a is formed.
The entire surface of c is used as the ground electrode 81. 8 here
Reference numeral 2 denotes the tip 77a of the microstrip line 77 of the first layer 73a and the tip 79a of the reactance element 79 of the second layer.
Is a through hole for connecting the same. Similarly, 83 is the first layer 7
3a microstrip line 78 tips 78a and 2
It is a through hole that connects the tip 80a of the reactance element 80 of the layer.
【００２９】[0029]
【発明の効果】以上のように本発明によれば、マイクロ
ストリップラインの幅が入力端子の幅あるいは出力端子
の幅と異なる場合において、マイクロストリップライン
の先端に前記入力端子あるいは前記出力端子が半田付け
される先端部を設け、この先端部の幅は前記入力端子あ
るいは前記出力端子の幅と略等しい幅とするとともに、
前記先端部と接地導体箔との間にそれぞれリアクタンス
素子を接続した構成としたもので、マイクロストリップ
ラインと表面実装部品の入出力端子の接続点で生ずるイ
ンピーダンスの不整合を、リアクタンス素子で打ち消す
ことができ、この接続点におけるインピーダンス不整合
による信号の損失をなくすことができる。さらに、マイ
クロストリップラインの先端部の幅を入力端子あるいは
出力端子の幅とを略等しくすることで、表面実装部品を
半田付けしやすくなる。 As described above, according to the present invention, when the width of the microstrip line is different from the width of the input terminal or the width of the output terminal , the microstrip line is
Solder the input terminal or the output terminal to the tip of the
Is provided, and the width of this tip is equal to the width of the input terminal.
In addition to having a width substantially equal to the width of the output terminal,
A reactance element is connected between the tip and the ground conductor foil, and the impedance mismatch generated at the connection point between the microstrip line and the input / output terminal of the surface mount component is canceled by the reactance element. Therefore, it is possible to eliminate a signal loss due to impedance mismatch at this connection point. In addition, my
Set the width of the tip of the cross trip line to the input terminal or
By making the width of the output terminals approximately equal, surface mount components can be
Easier to solder.
【図１】（ａ）は本発明の一実施例の第一の例による印
刷配線基板装置の平面図
（ｂ）は同、説明のための斜視図FIG. 1A is a plan view of a printed wiring board device according to a first example of an embodiment of the present invention, and FIG. 1B is a perspective view for explanation.
【図２】同、第２の例による印刷配線基板装置の平面図FIG. 2 is a plan view of the printed wiring board device according to the second example.
【図３】同、第３の例による印刷配線基板装置の平面図FIG. 3 is a plan view of the printed wiring board device according to the third example.
【図４】同、第４の例による印刷配線基板装置の平面図FIG. 4 is a plan view of a printed wiring board device according to the fourth example.
【図５】同、第５の例による印刷配線基板装置の平面図FIG. 5 is a plan view of the printed wiring board device according to the fifth example.
【図６】（ａ）は同、第６の例による印刷配線基板装置
の平面図
（ｂ）は同、説明のための斜視図6A is a plan view of a printed wiring board device according to a sixth example, and FIG. 6B is a perspective view for explaining the same.
【図７】（ａ）は同、第７の例による印刷配線基板装置
の平面図
（ｂ）は同、説明のための斜視図7A is a plan view of a printed wiring board device according to a seventh example, and FIG. 7B is a perspective view for explanation.
【図８】（ａ）は同、第８の例による印刷配線基板装置
の平面図
（ｂ）は同、説明のための斜視図8A is a plan view of a printed wiring board device according to an eighth example, and FIG. 8B is a perspective view for explaining the same.
【図９】（ａ）は従来の印刷配線基板装置の平面図 （ｂ）は同、説明のための斜視図FIG. 9A is a plan view of a conventional printed wiring board device. (B) is the same perspective view for explanation
【図１０】表面実装電子部品の斜視図FIG. 10 is a perspective view of a surface mount electronic component.
３ 表面実装電子部品 ４ 入力端子 ５ 出力端子 １３ 接地端子 ２１ マイクロストリップライン ２２ マイクロストリップライン ２３ 印刷配線基板 ２４ 接地用の導体箔 ２５ リアクタンス素子 ２６ リアクタンス素子 Ｔｄ 表面実装電子部品の入力端子あるいは出力端子幅 Ｔｓ マイクロストリップラインの幅 3 Surface mount electronic components 4 input terminals 5 output terminals 13 Ground terminal 21 Micro strip line 22 Micro strip line 23 Printed wiring board 24 Conductor foil for grounding 25 Reactance element 26 Reactance element Td Input terminal or output terminal width of surface mount electronic components Width of Ts microstrip line
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０５Ｋ 1/16 Ｈ０５Ｋ 1/16 Ｄ 3/46 3/46 Ｑ Ｚ (56)参考文献 特開 平６−196950（ＪＰ，Ａ) 特開 昭63−268297（ＪＰ，Ａ) 実開 昭57−20167（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 1/02 H05K 3/46 H01P 1/04 H01P 5/02 H01P 5/08 Front page continuation (51) Int.Cl. 7 identification code FI H05K 1/16 H05K 1/16 D 3/46 3/46 Q Z (56) Reference JP-A-6-196950 (JP, A) JP Sho 63-268297 (JP, A) Actual development Sho 57-20167 (JP, U) (58) Fields investigated (Int.Cl. 7 , DB name) H05K 1/02 H05K 3/46 H01P 1/04 H01P 5 / 02 H01P 5/08
Claims (4)
印刷配線基板と、入力端子と出力端子と接地端子を有す
るとともに、前記印刷配線基板にリフローで半田付けさ
れる表面実装電子部品とを備え、前記マイクロストリッ
プラインは、前記入力端子の幅あるいは前記出力端子の
幅と異なる導体幅を有するとともに、このマイクロスト
リップラインの先端に前記入力端子あるいは前記出力端
子が半田付けされる先端部を設け、この先端部の導体幅
は前記入力端子の幅あるいは前記出力端子の幅と略等し
くするとともに、前記先端部と接地用の導体箔との間に
は、インピーダンス不整合を打ち消すリアクタンス素子
が接続された印刷配線基板装置。1. A printed wiring board having a microstrip line laid, an input terminal, an output terminal, and a ground terminal, and surface-mounted electronic components to be soldered to the printed wiring board by reflow. The strip line has a conductor width different from the width of the input terminal or the width of the output terminal, and a tip portion to which the input terminal or the output terminal is soldered is provided at the tip of the micro strip line. The width of the conductor is substantially equal to the width of the input terminal or the width of the output terminal, and a reactance element for canceling impedance mismatch is connected between the tip portion and the conductor foil for grounding. apparatus.
イクロストリップラインの幅より大きく、リアクタンス
素子として誘導性素子を用いた請求項１に記載の印刷配
線基板装置。2. The printed wiring board device according to claim 1, wherein the width of the input terminal or the width of the output terminal is larger than the width of the microstrip line, and an inductive element is used as the reactance element.
マイクロストリップラインの幅より小さく、リアクタン
ス素子として容量性素子を用いた請求項１に記載の印刷
配線基板装置。3. The width of the input terminal or the width of the output terminal is
The printed wiring board device according to claim 1, wherein the printed wiring board is smaller than the width of the microstrip line and uses a capacitive element as a reactance element.
面実装部品を装着するとともに、前記多層印刷配線基板
の内層にリアクタンス素子を銅箔パターンで形成した請
求項１に記載の印刷配線基板装置。4. The printed wiring board device according to claim 1, wherein a multilayer printed wiring board is used, surface mount components are mounted on the surface thereof, and a reactance element is formed in a copper foil pattern on an inner layer of the multilayer printed wiring board. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25320595A JP3505878B2 (en) | 1995-09-29 | 1995-09-29 | Printed wiring board device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25320595A JP3505878B2 (en) | 1995-09-29 | 1995-09-29 | Printed wiring board device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0997957A JPH0997957A (en) | 1997-04-08 |
| JP3505878B2 true JP3505878B2 (en) | 2004-03-15 |
Family
ID=17248021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25320595A Expired - Fee Related JP3505878B2 (en) | 1995-09-29 | 1995-09-29 | Printed wiring board device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3505878B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4921769B2 (en) | 2005-10-25 | 2012-04-25 | 株式会社リコー | Printed wiring board, impedance adjustment method in printed wiring board, electronic device, and image forming apparatus |
| JP6238605B2 (en) * | 2013-07-11 | 2017-11-29 | キヤノン株式会社 | Printed circuit board and electronic device |
-
1995
- 1995-09-29 JP JP25320595A patent/JP3505878B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0997957A (en) | 1997-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5719750A (en) | Multilayer printed wiring board with plurality of ground layers forming separate ground planes | |
| KR100430299B1 (en) | Radio frequency circuit module on multi-layer substrate | |
| US5488540A (en) | Printed circuit board for reducing noise | |
| JPH07169649A (en) | Multilayer through-type capacitor array | |
| US11612053B2 (en) | Circuit board and electronic device | |
| EP1585184B1 (en) | Direct current cut structure | |
| JP3505878B2 (en) | Printed wiring board device | |
| JP2000223905A (en) | Electronic device | |
| JPH07249927A (en) | Surface mounted antenna | |
| JP2005020154A (en) | Stacked high frequency module | |
| JP3661326B2 (en) | Printed wiring board device | |
| JP2846803B2 (en) | Multilayer wiring board | |
| JP2576687Y2 (en) | Mounting structure of multilayer integrated components | |
| JP3782577B2 (en) | Multilayer printed wiring board and electronic apparatus provided with the wiring board | |
| JPH06177629A (en) | Surface mount type printed antenna | |
| WO2022230286A1 (en) | Filter device and high frequency front end circuit equipped with same | |
| JP4398201B2 (en) | Composite high frequency components | |
| JP2985938B2 (en) | LC type low pass filter | |
| EP0921715A1 (en) | PCB for mounting RF band pass filter and method of manufacture | |
| JPH05259704A (en) | Strip line filter | |
| JPH0846403A (en) | Substrate for dielectric filter and dielectric filter | |
| JP2000114813A (en) | Dielectric filter | |
| KR100223030B1 (en) | Impedance matching method of substrate through hole | |
| JPH05235619A (en) | Strip line filter | |
| JPH0730311A (en) | Input and output structure for dielectric filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031208 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |