JP3504155B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3504155B2 JP3504155B2 JP26874898A JP26874898A JP3504155B2 JP 3504155 B2 JP3504155 B2 JP 3504155B2 JP 26874898 A JP26874898 A JP 26874898A JP 26874898 A JP26874898 A JP 26874898A JP 3504155 B2 JP3504155 B2 JP 3504155B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- layer
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、微細素子が集積
形成され、層間絶縁膜に埋め込まれる配線層とこれに自
己整合されるコンタクトを有する半導体装置とその製造
方法に関する。
形成され、層間絶縁膜に埋め込まれる配線層とこれに自
己整合されるコンタクトを有する半導体装置とその製造
方法に関する。
【０００２】
【従来の技術】近年、半導体集積回路の素子及び配線の
微細化が進むにつれて、リソグラフィ工程での合わせズ
レの問題が大きくなっている。そこで、微細ピッチの配
線層に対して自己整合されたコンタクト孔を開ける技術
が注目されている。具体的に、ＣＯＢ（Capacitor over
Bitline）型のＤＲＡＭにおいて、ダマシーン法により
埋め込まれるビット線とこれに自己整合されるキャパシ
タのコンタクトプラグを形成する技術を、図１０Ａ及び
図１０Ｂを参照して説明する。
微細化が進むにつれて、リソグラフィ工程での合わせズ
レの問題が大きくなっている。そこで、微細ピッチの配
線層に対して自己整合されたコンタクト孔を開ける技術
が注目されている。具体的に、ＣＯＢ（Capacitor over
Bitline）型のＤＲＡＭにおいて、ダマシーン法により
埋め込まれるビット線とこれに自己整合されるキャパシ
タのコンタクトプラグを形成する技術を、図１０Ａ及び
図１０Ｂを参照して説明する。
【０００３】図１０Ａ（ａ）のシリコン基板１０には既
にＭＯＳトランジスタ（図示せず）が集積形成されてい
るものとする。このシリコン基板１０にＣＶＤによるシ
リコン酸化膜からなる層間絶縁膜１１を形成し、この層
間絶縁膜１１にリソグラフィとＲＩＥによりビット線を
埋め込むための配線溝１２を形成する。この後、シリコ
ン窒化膜１３を薄く堆積し、ＲＩＥ等の異方性エッチン
グによりシリコン窒化膜１３をエッチングすることによ
り、図１０Ａ（ｂ）に示すように、配線溝の側壁にシリ
コン窒化膜１３を残置させる。
にＭＯＳトランジスタ（図示せず）が集積形成されてい
るものとする。このシリコン基板１０にＣＶＤによるシ
リコン酸化膜からなる層間絶縁膜１１を形成し、この層
間絶縁膜１１にリソグラフィとＲＩＥによりビット線を
埋め込むための配線溝１２を形成する。この後、シリコ
ン窒化膜１３を薄く堆積し、ＲＩＥ等の異方性エッチン
グによりシリコン窒化膜１３をエッチングすることによ
り、図１０Ａ（ｂ）に示すように、配線溝の側壁にシリ
コン窒化膜１３を残置させる。
【０００４】次いで、タングステン等の導体層を堆積
し、これをＲＩＥ法によりエッチバックして、図１０Ａ
（ｃ）に示すように、配線溝１２内にビット線１４を埋
め込み形成する。再度、シリコン窒化膜１５を堆積し、
これをＣＭＰ（Chemical Mechanical Polishing）によ
り表面が平坦になるように研磨して、図１０Ａ（ｄ）に
示すように、ビット線１４を覆う部分のみ残す。これに
より、ビット線１４はその側面及び上面がシリコン窒化
膜１３，１５により覆われた状態で層間絶縁膜１１に埋
め込まれる。
し、これをＲＩＥ法によりエッチバックして、図１０Ａ
（ｃ）に示すように、配線溝１２内にビット線１４を埋
め込み形成する。再度、シリコン窒化膜１５を堆積し、
これをＣＭＰ（Chemical Mechanical Polishing）によ
り表面が平坦になるように研磨して、図１０Ａ（ｄ）に
示すように、ビット線１４を覆う部分のみ残す。これに
より、ビット線１４はその側面及び上面がシリコン窒化
膜１３，１５により覆われた状態で層間絶縁膜１１に埋
め込まれる。
【０００５】次に、層間絶縁膜１１上にレジスト１６を
塗布し、これに図１０Ｂ（ａ）に示すように、リソグラ
フィによりコンタクト孔用の開口１７を形成する。そし
て、ＲＩＥ法を用いて層間絶縁膜１１をエッチングし、
図１０Ｂ（ｂ）に示すように、基板１０に達するコンタ
クト孔１８を形成する。このとき、ＲＩＥ条件を、シリ
コン窒化膜が殆どエッチングされないように設定するこ
とにより、コンタクト孔１８のビット線１４側の端部
は、ビット線１４の側壁に形成されているシリコン窒化
膜１３により決定される。即ちコンタクト孔１８は、ビ
ット線１４に自己整合される。この後、図１０Ｂ（ｃ）
に示すように、コンタクト孔１８内にコンタクトプラグ
１９を埋め込む。コンタクトプラグ１９は例えば、タン
グステン等の導体層を堆積し、これをＣＭＰ処理するこ
とにより埋め込まれる。この後は図示しないが、層間絶
縁膜１１上に、コンタクトプラグ１９に接続される蓄積
ノードを持つキャパシタが形成される。
塗布し、これに図１０Ｂ（ａ）に示すように、リソグラ
フィによりコンタクト孔用の開口１７を形成する。そし
て、ＲＩＥ法を用いて層間絶縁膜１１をエッチングし、
図１０Ｂ（ｂ）に示すように、基板１０に達するコンタ
クト孔１８を形成する。このとき、ＲＩＥ条件を、シリ
コン窒化膜が殆どエッチングされないように設定するこ
とにより、コンタクト孔１８のビット線１４側の端部
は、ビット線１４の側壁に形成されているシリコン窒化
膜１３により決定される。即ちコンタクト孔１８は、ビ
ット線１４に自己整合される。この後、図１０Ｂ（ｃ）
に示すように、コンタクト孔１８内にコンタクトプラグ
１９を埋め込む。コンタクトプラグ１９は例えば、タン
グステン等の導体層を堆積し、これをＣＭＰ処理するこ
とにより埋め込まれる。この後は図示しないが、層間絶
縁膜１１上に、コンタクトプラグ１９に接続される蓄積
ノードを持つキャパシタが形成される。
【０００６】
【発明が解決しようとする課題】上述した自己整合コン
タクト技術において、ビット線の側壁絶縁膜は、ビット
線とコンタクトプラグの間の電気的絶縁のために不可欠
である。また、層間絶縁膜がシリコン酸化膜である場
合、コンタクト孔のエッチング工程で大きなエッチング
選択比を得るためには、側壁絶縁膜はシリコン窒化膜で
あることが必要である。しかし、シリコン窒化膜はシリ
コン酸化膜に比べて誘電率が高い。従って、ビット線と
コンタクトプラグの間の間隔を更に狭くすべく、側壁の
シリコン窒化膜を薄くすると、ビット線とコンタクトプ
ラグの間の寄生容量、即ちビット線とキャパシタノード
の間の寄生容量の増大が無視できなくなる。このビット
線とキャパシタノードの間の寄生容量増大は、ＤＲＡＭ
の動作速度の低下や、ノイズマージンの低下をもたら
す。同様の問題は、ＤＲＡＭに限らず、他の各種半導体
装置において同様の自己整合コンタクト技術を採用する
場合にも生じる。
タクト技術において、ビット線の側壁絶縁膜は、ビット
線とコンタクトプラグの間の電気的絶縁のために不可欠
である。また、層間絶縁膜がシリコン酸化膜である場
合、コンタクト孔のエッチング工程で大きなエッチング
選択比を得るためには、側壁絶縁膜はシリコン窒化膜で
あることが必要である。しかし、シリコン窒化膜はシリ
コン酸化膜に比べて誘電率が高い。従って、ビット線と
コンタクトプラグの間の間隔を更に狭くすべく、側壁の
シリコン窒化膜を薄くすると、ビット線とコンタクトプ
ラグの間の寄生容量、即ちビット線とキャパシタノード
の間の寄生容量の増大が無視できなくなる。このビット
線とキャパシタノードの間の寄生容量増大は、ＤＲＡＭ
の動作速度の低下や、ノイズマージンの低下をもたら
す。同様の問題は、ＤＲＡＭに限らず、他の各種半導体
装置において同様の自己整合コンタクト技術を採用する
場合にも生じる。
【０００７】この発明は、上記事情を考慮してなされた
もので、微細化しても寄生容量を増大させることのない
ように配線層とこれに自己整合されたコンタクトを形成
した半導体装置とその製造方法を提供することを目的と
している。
もので、微細化しても寄生容量を増大させることのない
ように配線層とこれに自己整合されたコンタクトを形成
した半導体装置とその製造方法を提供することを目的と
している。
【０００８】
【課題を解決するための手段】この発明に係る第１の半
導体装置は、半導体基板と、この半導体基板に形成され
た層間絶縁膜と、この層間絶縁膜に埋め込まれた配線層
と、この配線層の上面を覆って且つ上部が配線層の側方
に張り出した形に形成された、前記層間絶縁膜とは異種
の絶縁材料からなるキャップ層と、前記層間絶縁膜の前
記配線層に隣接する位置に前記キャップ層により規定さ
れた側面をもって形成されたコンタクト孔に形成された
導体層と、を有することを特徴とする。
導体装置は、半導体基板と、この半導体基板に形成され
た層間絶縁膜と、この層間絶縁膜に埋め込まれた配線層
と、この配線層の上面を覆って且つ上部が配線層の側方
に張り出した形に形成された、前記層間絶縁膜とは異種
の絶縁材料からなるキャップ層と、前記層間絶縁膜の前
記配線層に隣接する位置に前記キャップ層により規定さ
れた側面をもって形成されたコンタクト孔に形成された
導体層と、を有することを特徴とする。
【０００９】具体的に例えば、前記導体層は、前記層間
絶縁膜上に形成される素子又は配線を前記半導体基板に
接続するコンタクトプラグである。このコンタクトプラ
グは、（ａ）層間絶縁膜に前記キャップ層により規定さ
れた側面をもって形成された孔に形成され、或いは、
（ｂ）層間絶縁膜に前記キャップ層により規定された側
面をもって形成された孔の内壁に沿って形成される。ま
た前記配線層は、半導体基板に形成されたＭＯＳトラン
ジスタのゲート電極である場合を含む。
絶縁膜上に形成される素子又は配線を前記半導体基板に
接続するコンタクトプラグである。このコンタクトプラ
グは、（ａ）層間絶縁膜に前記キャップ層により規定さ
れた側面をもって形成された孔に形成され、或いは、
（ｂ）層間絶縁膜に前記キャップ層により規定された側
面をもって形成された孔の内壁に沿って形成される。ま
た前記配線層は、半導体基板に形成されたＭＯＳトラン
ジスタのゲート電極である場合を含む。
【００１０】 この発明に係る第２の半導体装置は、半
導体基板と、この半導体基板に形成されてゲート電極が
ワード線に接続されたＭＯＳトランジスタと、このＭＯ
Ｓトランジスタを覆って形成された層間絶縁膜と、この
層間絶縁膜に埋め込まれて前記ＭＯＳトランジスタのソ
ース、ドレイン拡散層の一方に接続されるビット線と、
このビット線の上面を覆って且つ上部がビット線の側方
に張り出した形に形成された、前記層間絶縁膜とは異種
の絶縁材料からなるキャップ層と、前記層間絶縁膜の前
記ビット線に隣接する位置に前記キャップ層により規定
された側面をもって形成されたコンタクト孔に形成され
た前記ＭＯＳトランジスタのソース、ドレイン拡散層の
他方に接続される導体層と、この導体層に接続された下
部電極及びこの下部電極にキャパシタ絶縁膜を介して対
向する上部電極を有するキャパシタと、を有することを
特徴とする。
導体基板と、この半導体基板に形成されてゲート電極が
ワード線に接続されたＭＯＳトランジスタと、このＭＯ
Ｓトランジスタを覆って形成された層間絶縁膜と、この
層間絶縁膜に埋め込まれて前記ＭＯＳトランジスタのソ
ース、ドレイン拡散層の一方に接続されるビット線と、
このビット線の上面を覆って且つ上部がビット線の側方
に張り出した形に形成された、前記層間絶縁膜とは異種
の絶縁材料からなるキャップ層と、前記層間絶縁膜の前
記ビット線に隣接する位置に前記キャップ層により規定
された側面をもって形成されたコンタクト孔に形成され
た前記ＭＯＳトランジスタのソース、ドレイン拡散層の
他方に接続される導体層と、この導体層に接続された下
部電極及びこの下部電極にキャパシタ絶縁膜を介して対
向する上部電極を有するキャパシタと、を有することを
特徴とする。
【００１１】この発明に係る第２の半導体装置におい
て、例えば前記導体層は、前記層間絶縁膜に前記キャッ
プ層により規定された側面をもって形成された孔に形成
され、前記キャパシタの下部電極は前記層間絶縁膜上に
形成されて前記導体層にコンタクトする。或いはまた、
前記導体層は、前記層間絶縁膜に前記キャップ層により
規定された側面をもって形成された孔に中空部をもって
埋め込まれて前記キャパシタの下部電極を兼ね、且つ前
記上部電極は前記中空部に埋め込まれる。 またこの発
明の第２の半導体装置において、前記ビット線の隣接す
るコンタクトとの短絡を確実に防止するためには、ビッ
ト線の側面に極薄の保護絶縁膜が形成される。
て、例えば前記導体層は、前記層間絶縁膜に前記キャッ
プ層により規定された側面をもって形成された孔に形成
され、前記キャパシタの下部電極は前記層間絶縁膜上に
形成されて前記導体層にコンタクトする。或いはまた、
前記導体層は、前記層間絶縁膜に前記キャップ層により
規定された側面をもって形成された孔に中空部をもって
埋め込まれて前記キャパシタの下部電極を兼ね、且つ前
記上部電極は前記中空部に埋め込まれる。 またこの発
明の第２の半導体装置において、前記ビット線の隣接す
るコンタクトとの短絡を確実に防止するためには、ビッ
ト線の側面に極薄の保護絶縁膜が形成される。
【００１２】更に第２の半導体装置において、前記ＭＯ
Ｓトランジスタのゲート電極が、前記ワード線を兼ねて
前記層間絶縁膜に埋め込み形成され、且つ前記ゲート電
極の上面がゲート電極の側方に張り出した形に形成され
た前記層間絶縁膜とは異種の絶縁材料からなるキャップ
層により覆われた構造とすることもできる。
Ｓトランジスタのゲート電極が、前記ワード線を兼ねて
前記層間絶縁膜に埋め込み形成され、且つ前記ゲート電
極の上面がゲート電極の側方に張り出した形に形成され
た前記層間絶縁膜とは異種の絶縁材料からなるキャップ
層により覆われた構造とすることもできる。
【００１３】この発明に係る第３の半導体装置は、半導
体基板と、この半導体基板に形成されたＭＯＳトランジ
スタと、このＭＯＳトランジスタを覆って形成された層
間絶縁膜と、この層間絶縁膜に埋め込み形成された配線
と、この配線及び前記ＭＯＳトランジスタのゲート電極
の少なくとも一方の上面を覆い且つ側方に張り出した形
に形成された、前記層間絶縁膜とは異種の絶縁材料から
なるキャップ層と、前記層間絶縁膜に前記キャップ層に
より規定された側面をもって形成されたコンタクト孔に
形成された、前記ＭＯＳトランジスタのソース、ドレイ
ン拡散層の少なくとも一方に接続される導体層と、を有
することを特徴とする。
体基板と、この半導体基板に形成されたＭＯＳトランジ
スタと、このＭＯＳトランジスタを覆って形成された層
間絶縁膜と、この層間絶縁膜に埋め込み形成された配線
と、この配線及び前記ＭＯＳトランジスタのゲート電極
の少なくとも一方の上面を覆い且つ側方に張り出した形
に形成された、前記層間絶縁膜とは異種の絶縁材料から
なるキャップ層と、前記層間絶縁膜に前記キャップ層に
より規定された側面をもって形成されたコンタクト孔に
形成された、前記ＭＯＳトランジスタのソース、ドレイ
ン拡散層の少なくとも一方に接続される導体層と、を有
することを特徴とする。
【００１４】この発明に係る第１乃至第３の半導体装置
において、前記層間絶縁膜の誘電率は、前記キャップ層
のそれより低いものとする。好ましくは、前記層間絶縁
膜としてシリコン酸化膜が用いられ、前記キャップ層と
してシリコン窒化膜が用いられる。
において、前記層間絶縁膜の誘電率は、前記キャップ層
のそれより低いものとする。好ましくは、前記層間絶縁
膜としてシリコン酸化膜が用いられ、前記キャップ層と
してシリコン窒化膜が用いられる。
【００１５】この発明に係る半導体装置の製造方法は、
第１に、素子が形成された半導体基板上に層間絶縁膜を
形成する工程と、前記層間絶縁膜上にこれとは異種材料
からなる第１の絶縁膜を形成する工程と、配線層形成領
域の前記第１の絶縁膜をエッチング除去し、引き続き露
出した前記層間絶縁膜をエッチングして第１の溝を形成
する工程と、前記第１の溝の側壁に前記層間絶縁膜とは
異種材料からなる第２の絶縁膜を形成する工程と、前記
第１及び第２の絶縁膜をマスクとして前記層間絶縁膜を
エッチングして第２の溝を形成する工程と、前記第２の
溝に前記層間絶縁膜の上面より低い上面をもって配線層
を埋め込む工程と、前記配線層の上部を覆って前記層間
絶縁膜とは異種材料からなる第３の絶縁膜を形成する工
程と、前記第１乃至第３の絶縁膜で覆われた面を少なく
とも前記第１の絶縁膜が除去されるまで平坦化処理する
ことにより、前記配線層を覆って上部が側方に張り出し
た形の前記第２及び第３の絶縁膜からなるキャップ層を
形成する工程と、前記層間絶縁膜の前記配線層に隣接す
る位置に前記キャップ層により規定された側面を持つ孔
を形成する工程と、前記孔に導体層を形成する工程と、
を有することを特徴とする。
第１に、素子が形成された半導体基板上に層間絶縁膜を
形成する工程と、前記層間絶縁膜上にこれとは異種材料
からなる第１の絶縁膜を形成する工程と、配線層形成領
域の前記第１の絶縁膜をエッチング除去し、引き続き露
出した前記層間絶縁膜をエッチングして第１の溝を形成
する工程と、前記第１の溝の側壁に前記層間絶縁膜とは
異種材料からなる第２の絶縁膜を形成する工程と、前記
第１及び第２の絶縁膜をマスクとして前記層間絶縁膜を
エッチングして第２の溝を形成する工程と、前記第２の
溝に前記層間絶縁膜の上面より低い上面をもって配線層
を埋め込む工程と、前記配線層の上部を覆って前記層間
絶縁膜とは異種材料からなる第３の絶縁膜を形成する工
程と、前記第１乃至第３の絶縁膜で覆われた面を少なく
とも前記第１の絶縁膜が除去されるまで平坦化処理する
ことにより、前記配線層を覆って上部が側方に張り出し
た形の前記第２及び第３の絶縁膜からなるキャップ層を
形成する工程と、前記層間絶縁膜の前記配線層に隣接す
る位置に前記キャップ層により規定された側面を持つ孔
を形成する工程と、前記孔に導体層を形成する工程と、
を有することを特徴とする。
【００１６】この第１の製造方法において、例えば、前
記層間絶縁膜にはシリコン酸化膜が用いられ、前記第１
乃至第３の絶縁膜にはシリコン窒化膜が用いられる。
記層間絶縁膜にはシリコン酸化膜が用いられ、前記第１
乃至第３の絶縁膜にはシリコン窒化膜が用いられる。
【００１７】この発明に係る半導体装置の製造方法は、
第２に、素子が形成された半導体基板上に層間絶縁膜を
形成する工程と、前記層間絶縁膜上に前記層間絶縁膜と
は異種材料からなる第１の被膜を形成する工程と、配線
層形成領域の前記第１の被膜をエッチング除去し、引き
続き露出した前記層間絶縁膜をエッチングして第１の溝
を形成する工程と、前記第１の溝の側壁に前記層間絶縁
膜とは異種材料からなる第２の被膜を形成する工程と、
前記第１及び第２の被膜をマスクとして前記層間絶縁膜
をエッチングして第２の溝を形成する工程と、前記第２
の溝に前記層間絶縁膜の上面より低い上面をもって配線
層を形成する工程と、前記第１及び第２の被膜をエッチ
ング除去する工程と、前記配線層上に平坦に前記層間絶
縁膜とは異種材料からなる絶縁膜を埋め込むことによ
り、前記配線層を覆って上部が側方に張り出した形のキ
ャップ層を形成する工程と、前記層間絶縁膜の前記配線
層に隣接する位置に前記キャップ層により規定された側
面を持つ孔を形成する工程と、前記孔に導体層を形成す
る工程と、を有することを特徴とする。
第２に、素子が形成された半導体基板上に層間絶縁膜を
形成する工程と、前記層間絶縁膜上に前記層間絶縁膜と
は異種材料からなる第１の被膜を形成する工程と、配線
層形成領域の前記第１の被膜をエッチング除去し、引き
続き露出した前記層間絶縁膜をエッチングして第１の溝
を形成する工程と、前記第１の溝の側壁に前記層間絶縁
膜とは異種材料からなる第２の被膜を形成する工程と、
前記第１及び第２の被膜をマスクとして前記層間絶縁膜
をエッチングして第２の溝を形成する工程と、前記第２
の溝に前記層間絶縁膜の上面より低い上面をもって配線
層を形成する工程と、前記第１及び第２の被膜をエッチ
ング除去する工程と、前記配線層上に平坦に前記層間絶
縁膜とは異種材料からなる絶縁膜を埋め込むことによ
り、前記配線層を覆って上部が側方に張り出した形のキ
ャップ層を形成する工程と、前記層間絶縁膜の前記配線
層に隣接する位置に前記キャップ層により規定された側
面を持つ孔を形成する工程と、前記孔に導体層を形成す
る工程と、を有することを特徴とする。
【００１８】この第２の製造方法において、例えば、前
記層間絶縁膜にはシリコン酸化膜が用いられ、前記第１
及び第２の被膜にはは、多結晶シリコン膜、アモルファ
スシリコン膜の少なくとも一方が用いられ、前記キャッ
プ層にはシリコン窒化膜が用いられる。
記層間絶縁膜にはシリコン酸化膜が用いられ、前記第１
及び第２の被膜にはは、多結晶シリコン膜、アモルファ
スシリコン膜の少なくとも一方が用いられ、前記キャッ
プ層にはシリコン窒化膜が用いられる。
【００１９】この発明に係る半導体装置の製造方法は、
第３に、素子が形成された半導体基板上に層間絶縁膜を
形成する工程と、配線層形成領域の前記層間絶縁膜をエ
ッチングして溝を形成する工程と、前記溝の内部に途中
の深さまで配線層を埋め込む工程と、前記層間絶縁膜を
等方性エッチングによりエッチバックする工程と、前記
配線層上に平坦に前記層間絶縁膜とは異種材料からなる
絶縁膜を埋め込むことにより、前記配線層を覆って上部
が側方に張り出した形のキャップ層を形成する工程と、
前記層間絶縁膜の前記配線層に隣接する位置に前記キャ
ップ層により規定された側面を持つ孔を形成する工程
と、前記孔に導体層を形成する工程と、を有することを
特徴とする。
第３に、素子が形成された半導体基板上に層間絶縁膜を
形成する工程と、配線層形成領域の前記層間絶縁膜をエ
ッチングして溝を形成する工程と、前記溝の内部に途中
の深さまで配線層を埋め込む工程と、前記層間絶縁膜を
等方性エッチングによりエッチバックする工程と、前記
配線層上に平坦に前記層間絶縁膜とは異種材料からなる
絶縁膜を埋め込むことにより、前記配線層を覆って上部
が側方に張り出した形のキャップ層を形成する工程と、
前記層間絶縁膜の前記配線層に隣接する位置に前記キャ
ップ層により規定された側面を持つ孔を形成する工程
と、前記孔に導体層を形成する工程と、を有することを
特徴とする。
【００２０】この第３の製造方法において、例えば、前
記層間絶縁膜にはシリコン酸化膜が用いられ、前記キャ
ップ層にはシリコン窒化膜が用いられる。
記層間絶縁膜にはシリコン酸化膜が用いられ、前記キャ
ップ層にはシリコン窒化膜が用いられる。
【００２１】これらの第１乃至第３の製造方法は、具体
的に例えば、ＤＲＡＭに適用される。この場合、（ａ）
前記配線層は前記ＤＲＡＭセルアレイにおけるＭＯＳト
ランジスタのソース、ドレイン拡散層の一方に接続され
るビット線であり、前記孔に形成される導体層は前記Ｄ
ＲＡＭセルアレイにおける、前記ＭＯＳトランジスタの
ソース、ドレイン拡散層の他方に接続されるキャパシタ
のコンタクトプラグ又はキャパシタの下部電極である。
或いは（ｂ）前記配線層は前記ＤＲＡＭセルアレイのＭ
ＯＳトランジスタのゲート電極兼ワード線であり、前記
孔に形成される導体層は前記ＭＯＳトランジスタのソー
ス、ドレイン拡散層の一方に接続されるビット線のコン
タクトプラグである。これらを同時に満たすようにする
ことも有効である。
的に例えば、ＤＲＡＭに適用される。この場合、（ａ）
前記配線層は前記ＤＲＡＭセルアレイにおけるＭＯＳト
ランジスタのソース、ドレイン拡散層の一方に接続され
るビット線であり、前記孔に形成される導体層は前記Ｄ
ＲＡＭセルアレイにおける、前記ＭＯＳトランジスタの
ソース、ドレイン拡散層の他方に接続されるキャパシタ
のコンタクトプラグ又はキャパシタの下部電極である。
或いは（ｂ）前記配線層は前記ＤＲＡＭセルアレイのＭ
ＯＳトランジスタのゲート電極兼ワード線であり、前記
孔に形成される導体層は前記ＭＯＳトランジスタのソー
ス、ドレイン拡散層の一方に接続されるビット線のコン
タクトプラグである。これらを同時に満たすようにする
ことも有効である。
【００２２】この発明によると、層間絶縁膜に埋め込ま
れる配線層は、その上部が側方に張り出した形のキャッ
プ層により覆われ、配線層の側面は層間絶縁膜に接する
状態となる。そしてこの配線層に対して自己整合されて
形成されるコンタクトプラグ等の導体層は、配線層を覆
うキャップ層によって側面の位置が規定される。従っ
て、配線層の側面が層間絶縁膜より誘電率の高い絶縁膜
で覆われる従来の構造と比べて、埋め込まれる配線層と
自己整合コンタクトの間の寄生容量は小さくなる。従っ
て、ＤＲＡＭ等の半導体装置の素子や配線を微細化した
ときの寄生容量増大が防止される。
れる配線層は、その上部が側方に張り出した形のキャッ
プ層により覆われ、配線層の側面は層間絶縁膜に接する
状態となる。そしてこの配線層に対して自己整合されて
形成されるコンタクトプラグ等の導体層は、配線層を覆
うキャップ層によって側面の位置が規定される。従っ
て、配線層の側面が層間絶縁膜より誘電率の高い絶縁膜
で覆われる従来の構造と比べて、埋め込まれる配線層と
自己整合コンタクトの間の寄生容量は小さくなる。従っ
て、ＤＲＡＭ等の半導体装置の素子や配線を微細化した
ときの寄生容量増大が防止される。
【００２３】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態を説明する。
の実施の形態を説明する。
【００２４】［実施の形態１］図１Ａ〜図１Ｃは、実施
の形態１の半導体装置のダマシーン法による埋め込み配
線とこれに隣接するコンタクトプラグの部分に着目した
製造工程を示している。シリコン基板１０１にはＭＯＳ
トランジスタ等の素子（図示しない）が形成され、この
上に図１Ａ（ａ）に示すように、層間絶縁膜１０２が形
成されている。層間絶縁膜１０２はこの実施の形態の場
合、ＣＶＤによるシリコン酸化膜であり、その表面は平
坦化されている。
の形態１の半導体装置のダマシーン法による埋め込み配
線とこれに隣接するコンタクトプラグの部分に着目した
製造工程を示している。シリコン基板１０１にはＭＯＳ
トランジスタ等の素子（図示しない）が形成され、この
上に図１Ａ（ａ）に示すように、層間絶縁膜１０２が形
成されている。層間絶縁膜１０２はこの実施の形態の場
合、ＣＶＤによるシリコン酸化膜であり、その表面は平
坦化されている。
【００２５】層間絶縁膜１０２の上に、図１Ａ（ａ）に
示すように、第１の絶縁膜としてシリコン窒化膜１０３
をＣＶＤ法により堆積する。そして、リソグラフィとＲ
ＩＥによりシリコン窒化膜１０３の配線層形成領域をエ
ッチングし、更に層間絶縁膜１０２を浅くエッチングし
て、図１Ａ（ｂ）に示すように、第１の溝１０４を形成
する。この後、層間絶縁膜１０２上に第２の絶縁膜とし
てシリコン窒化膜１０５を薄く堆積し、これをＲＩＥに
よりエッチングして、図１Ａ（ｃ）に示すように溝１０
４の側壁に残置させる。
示すように、第１の絶縁膜としてシリコン窒化膜１０３
をＣＶＤ法により堆積する。そして、リソグラフィとＲ
ＩＥによりシリコン窒化膜１０３の配線層形成領域をエ
ッチングし、更に層間絶縁膜１０２を浅くエッチングし
て、図１Ａ（ｂ）に示すように、第１の溝１０４を形成
する。この後、層間絶縁膜１０２上に第２の絶縁膜とし
てシリコン窒化膜１０５を薄く堆積し、これをＲＩＥに
よりエッチングして、図１Ａ（ｃ）に示すように溝１０
４の側壁に残置させる。
【００２６】続いて、シリコン窒化膜１０３及び１０５
をマスクとして層間絶縁膜１０２をエッチングすること
により、図１Ｂ（ａ）に示すように、第１の溝１０４の
底部に、配線埋め込み用の第２の溝１０６を形成する。
そして、タングステン等の導電膜を堆積し、ＣＤＥ等に
よりエッチバックすることにより、図１Ｂ（ｂ）に示す
ように溝１０６に配線層１０７を埋め込む。配線層１０
７の埋め込み深さは、その表面が少なくとも層間絶縁膜
１０２の上面より低くなるようにすればよい。具体的に
この実施の形態では第１の溝１０４の底部より低くなる
ようにする。
をマスクとして層間絶縁膜１０２をエッチングすること
により、図１Ｂ（ａ）に示すように、第１の溝１０４の
底部に、配線埋め込み用の第２の溝１０６を形成する。
そして、タングステン等の導電膜を堆積し、ＣＤＥ等に
よりエッチバックすることにより、図１Ｂ（ｂ）に示す
ように溝１０６に配線層１０７を埋め込む。配線層１０
７の埋め込み深さは、その表面が少なくとも層間絶縁膜
１０２の上面より低くなるようにすればよい。具体的に
この実施の形態では第１の溝１０４の底部より低くなる
ようにする。
【００２７】次に、第３のシリコン窒化膜１０８を堆積
し、層間絶縁膜１０２がストッパとなる条件でＣＭＰ処
理して、層間絶縁膜１０２が露出するまで、第１，第２
及び第３のシリコン窒化膜１０３，１０５，１０８を除
去する。これにより、図１Ｂ（ｃ）に示すように、配線
層１０７は、シリコン窒化膜１０５，１０８により蓋さ
れた状態で層間絶縁膜１０２内に埋め込まれる。この実
施の形態では配線層１０７の埋め込み深さを第１の溝１
０４の底部より低くしていることから、シリコン窒化膜
１０５，１０８に形成されたキャップ層（絶縁性蓋）１
０９は、その上部が配線層１０６の側方に鍔状或いは庇
状に張り出した“Ｔ”字型となる。配線層１０７の側面
は層間絶縁膜１０２に直接接する状態に保たれる。
し、層間絶縁膜１０２がストッパとなる条件でＣＭＰ処
理して、層間絶縁膜１０２が露出するまで、第１，第２
及び第３のシリコン窒化膜１０３，１０５，１０８を除
去する。これにより、図１Ｂ（ｃ）に示すように、配線
層１０７は、シリコン窒化膜１０５，１０８により蓋さ
れた状態で層間絶縁膜１０２内に埋め込まれる。この実
施の形態では配線層１０７の埋め込み深さを第１の溝１
０４の底部より低くしていることから、シリコン窒化膜
１０５，１０８に形成されたキャップ層（絶縁性蓋）１
０９は、その上部が配線層１０６の側方に鍔状或いは庇
状に張り出した“Ｔ”字型となる。配線層１０７の側面
は層間絶縁膜１０２に直接接する状態に保たれる。
【００２８】この後、図１Ｃ（ａ）に示すように、リソ
グラフィによって、層間絶縁膜１０２上に塗布したフォ
トレジスト１１３にコンタクト孔用開口１１０を形成す
る。開口１１０はその一部が埋め込まれた配線層１０７
に重なっている。そして、層間絶縁膜１０２をＲＩＥに
よりエッチングして、図１Ｃ（ｂ）に示すように基板１
０１に達するコンタクト孔１１１を開ける。その後、レ
ジスト１１３を除去する。
グラフィによって、層間絶縁膜１０２上に塗布したフォ
トレジスト１１３にコンタクト孔用開口１１０を形成す
る。開口１１０はその一部が埋め込まれた配線層１０７
に重なっている。そして、層間絶縁膜１０２をＲＩＥに
よりエッチングして、図１Ｃ（ｂ）に示すように基板１
０１に達するコンタクト孔１１１を開ける。その後、レ
ジスト１１３を除去する。
【００２９】ここで、コンタクト孔形成のＲＩＥ条件
は、シリコン窒化膜を殆どエッチングしないように設定
される。これにより、コンタクト孔１１１はその配線層
１０７側の端部が、配線層１０７の上部を覆うキャップ
層１０９の側方に突き出た端部に一致した状態となる。
即ち、コンタクト孔１１１は、その側面がキャップ層１
０９により規定されて、配線層１０７に自己整合され
る。
は、シリコン窒化膜を殆どエッチングしないように設定
される。これにより、コンタクト孔１１１はその配線層
１０７側の端部が、配線層１０７の上部を覆うキャップ
層１０９の側方に突き出た端部に一致した状態となる。
即ち、コンタクト孔１１１は、その側面がキャップ層１
０９により規定されて、配線層１０７に自己整合され
る。
【００３０】次いで、タングステン等の導電膜を堆積
し、ＣＭＰ処理を行って、図１Ｃ（ｃ）に示すように、
コンタクト孔１１１内にコンタクトプラグ１１２を埋め
込む。このときＣＭＰ処理は、層間絶縁膜１０２及びキ
ャップ層１０９がストッパとなる条件で行うことによ
り、表面を平坦化してコンタクトプラグ１１２を埋め込
むことができる。ここで、導電膜はコンタクト孔１１１
内に完全に埋め込まれなくてもよく、ＣＶＤ法やスパッ
タ法によりコンタクト孔１１１の側面及び底面のみに形
成してもよい。また導電膜とコンタクト孔１１１の側面
との間に側壁絶縁膜を形成してもよい。
し、ＣＭＰ処理を行って、図１Ｃ（ｃ）に示すように、
コンタクト孔１１１内にコンタクトプラグ１１２を埋め
込む。このときＣＭＰ処理は、層間絶縁膜１０２及びキ
ャップ層１０９がストッパとなる条件で行うことによ
り、表面を平坦化してコンタクトプラグ１１２を埋め込
むことができる。ここで、導電膜はコンタクト孔１１１
内に完全に埋め込まれなくてもよく、ＣＶＤ法やスパッ
タ法によりコンタクト孔１１１の側面及び底面のみに形
成してもよい。また導電膜とコンタクト孔１１１の側面
との間に側壁絶縁膜を形成してもよい。
【００３１】この実施の形態において、コンタクトプラ
グ１１２は、基板１０１に形成されたＭＯＳトランジス
タ等の端子層を、層間絶縁膜１０２上に形成される素子
や配線に接続するための接続導体として用いられる。具
体的にＣＯＢ型ＤＲＡＭセルアレイに適用した場合に
は、埋め込み配線層１０７がビット線として、またコン
タクトプラグ１１２は、層間絶縁膜１０２上に積層され
るキャパシタの端子電極（蓄積ノード）を基板１０１に
形成されたＭＯＳトランジスタのソース又はドレイン拡
散層に接続する接続導体として用いられる。但し、接続
導体としてではなく、配線であってもよい。
グ１１２は、基板１０１に形成されたＭＯＳトランジス
タ等の端子層を、層間絶縁膜１０２上に形成される素子
や配線に接続するための接続導体として用いられる。具
体的にＣＯＢ型ＤＲＡＭセルアレイに適用した場合に
は、埋め込み配線層１０７がビット線として、またコン
タクトプラグ１１２は、層間絶縁膜１０２上に積層され
るキャパシタの端子電極（蓄積ノード）を基板１０１に
形成されたＭＯＳトランジスタのソース又はドレイン拡
散層に接続する接続導体として用いられる。但し、接続
導体としてではなく、配線であってもよい。
【００３２】この実施の形態によると、層間絶縁膜１０
２に埋め込まれる配線層１０７はその上部のみがシリコ
ン窒化膜１０８，１０５からなるキャップ層１０９で覆
われた形になる。そして、この配線層１０７に自己整合
的にコンタクト孔１１１を開口する際には、配線層１０
７の上部側方に張り出したシリコン窒化膜１０５部分に
よりコンタクト孔１１１の端部が規定される。配線層１
０７とコンタクトプラグ１１２の間の寄生容量として効
く破線Ａで囲んだ部分は、層間絶縁膜１０２即ちシリコ
ン酸化膜である。従って、従来のように配線層の側面全
体にシリコン窒化膜を形成した場合に比べて、配線層１
０７とコンタクトプラグ１１２の間の寄生容量を小さく
抑えることができる。これにより、回路動作速度の向上
やノイズマージンの向上が図られる。
２に埋め込まれる配線層１０７はその上部のみがシリコ
ン窒化膜１０８，１０５からなるキャップ層１０９で覆
われた形になる。そして、この配線層１０７に自己整合
的にコンタクト孔１１１を開口する際には、配線層１０
７の上部側方に張り出したシリコン窒化膜１０５部分に
よりコンタクト孔１１１の端部が規定される。配線層１
０７とコンタクトプラグ１１２の間の寄生容量として効
く破線Ａで囲んだ部分は、層間絶縁膜１０２即ちシリコ
ン酸化膜である。従って、従来のように配線層の側面全
体にシリコン窒化膜を形成した場合に比べて、配線層１
０７とコンタクトプラグ１１２の間の寄生容量を小さく
抑えることができる。これにより、回路動作速度の向上
やノイズマージンの向上が図られる。
【００３３】［実施の形態２］図２Ａ〜図２Ｃは、実施
の形態２の半導体装置のダマシーン法による埋め込み配
線とこれに隣接するコンタクトプラグの部分に着目した
製造工程を示している。先の実施の形態１と同様に、シ
リコン基板２０１にはＭＯＳトランジスタ等の素子（図
示しない）が形成され、この上にＣＶＤによるシリコン
酸化膜からなる層間絶縁膜２０２が形成されている。層
間絶縁膜２０２の表面は平坦化されている。
の形態２の半導体装置のダマシーン法による埋め込み配
線とこれに隣接するコンタクトプラグの部分に着目した
製造工程を示している。先の実施の形態１と同様に、シ
リコン基板２０１にはＭＯＳトランジスタ等の素子（図
示しない）が形成され、この上にＣＶＤによるシリコン
酸化膜からなる層間絶縁膜２０２が形成されている。層
間絶縁膜２０２の表面は平坦化されている。
【００３４】層間絶縁膜２０２の上に、図２Ａ（ａ）に
示すように、第１の被膜として多結晶シリコン膜２０３
をＣＶＤ法により堆積する。そして、リソグラフィとＲ
ＩＥにより多結晶シリコン膜２０３の配線層形成領域を
エッチングし、更に層間絶縁膜２０２を浅くエッチング
して、図２Ａ（ｂ）に示すように、第１の溝２０４を形
成する。この後、層間絶縁膜２０２上に第２の被膜とし
て多結晶シリコン膜２０５を薄く堆積し、これをＲＩＥ
によりエッチングして、図２Ａ（ｃ）に示すように溝２
０４の側壁に残置させる。
示すように、第１の被膜として多結晶シリコン膜２０３
をＣＶＤ法により堆積する。そして、リソグラフィとＲ
ＩＥにより多結晶シリコン膜２０３の配線層形成領域を
エッチングし、更に層間絶縁膜２０２を浅くエッチング
して、図２Ａ（ｂ）に示すように、第１の溝２０４を形
成する。この後、層間絶縁膜２０２上に第２の被膜とし
て多結晶シリコン膜２０５を薄く堆積し、これをＲＩＥ
によりエッチングして、図２Ａ（ｃ）に示すように溝２
０４の側壁に残置させる。
【００３５】続いて、多結晶シリコン膜２０３及び２０
５をマスクとして層間絶縁膜２０２をエッチングするこ
とにより、図２Ｂ（ａ）に示すように、第１の溝２０４
の底部に、配線埋め込み用の第２の溝２０６を形成す
る。そして、タングステン等の導電膜を堆積し、ＣＤＥ
等によりエッチバックすることにより、図２Ｂ（ｂ）に
示すように溝２０６に配線層２０７を埋め込む。この実
施の形態では、配線層２０７の埋め込み深さは、その表
面が第１の溝２０４の底部より低くなるようにする。但
し、配線層２０７の埋め込み深さは層間絶縁膜２０２の
上面より低ければよい。
５をマスクとして層間絶縁膜２０２をエッチングするこ
とにより、図２Ｂ（ａ）に示すように、第１の溝２０４
の底部に、配線埋め込み用の第２の溝２０６を形成す
る。そして、タングステン等の導電膜を堆積し、ＣＤＥ
等によりエッチバックすることにより、図２Ｂ（ｂ）に
示すように溝２０６に配線層２０７を埋め込む。この実
施の形態では、配線層２０７の埋め込み深さは、その表
面が第１の溝２０４の底部より低くなるようにする。但
し、配線層２０７の埋め込み深さは層間絶縁膜２０２の
上面より低ければよい。
【００３６】その後、多結晶シリコン膜２０３，２０５
をＣＤＥ法によりエッチング除去して、図２Ｂ（ｃ）の
構造を得る。このとき、ＣＤＥの条件は、層間絶縁膜２
０２及び配線層２０７に対して大きな選択比をとれる条
件を用いる。これにより、配線層２０７の上部には、溝
２０４と２０６の幅の違いを反映して、ステップ的に広
がるＴ字型の開口が形成される。
をＣＤＥ法によりエッチング除去して、図２Ｂ（ｃ）の
構造を得る。このとき、ＣＤＥの条件は、層間絶縁膜２
０２及び配線層２０７に対して大きな選択比をとれる条
件を用いる。これにより、配線層２０７の上部には、溝
２０４と２０６の幅の違いを反映して、ステップ的に広
がるＴ字型の開口が形成される。
【００３７】次に、シリコン窒化膜２０８を堆積し、層
間絶縁膜２０２がストッパとなる条件でＣＭＰ処理し
て、層間絶縁膜２０２が露出するまで、シリコン窒化膜
２０８を除去する。これにより、図２Ｂ（ｄ）に示すよ
うに、配線層２０７は、シリコン窒化膜２０８により蓋
されて平坦化された状態で層間絶縁膜２０２内に埋め込
まれる。シリコン窒化膜２０８により形成されたキャッ
プ層は、結果的に先の実施の形態１と同様に、その上部
が配線層２０７の側方に張り出した“Ｔ”字型となる。
間絶縁膜２０２がストッパとなる条件でＣＭＰ処理し
て、層間絶縁膜２０２が露出するまで、シリコン窒化膜
２０８を除去する。これにより、図２Ｂ（ｄ）に示すよ
うに、配線層２０７は、シリコン窒化膜２０８により蓋
されて平坦化された状態で層間絶縁膜２０２内に埋め込
まれる。シリコン窒化膜２０８により形成されたキャッ
プ層は、結果的に先の実施の形態１と同様に、その上部
が配線層２０７の側方に張り出した“Ｔ”字型となる。
【００３８】この後、図２Ｃ（ａ）に示すように、第２
の層間絶縁膜２０９としてＣＶＤによるシリコン酸化膜
を堆積する。そして層間絶縁膜２０９上に塗布したフォ
トレジスト２１０にリソグラフィによりコンタクト孔用
開口２１１を形成する。開口２１１はその一部が埋め込
まれた配線層２０７上のシリコン窒化膜２０８に重なっ
ている。そして、層間絶縁膜２０９，２０２をＲＩＥに
よりエッチングして、図２Ｃ（ｂ）に示すように基板２
０１に達するコンタクト孔２１２を開ける。その後、レ
ジスト２１０を除去する。
の層間絶縁膜２０９としてＣＶＤによるシリコン酸化膜
を堆積する。そして層間絶縁膜２０９上に塗布したフォ
トレジスト２１０にリソグラフィによりコンタクト孔用
開口２１１を形成する。開口２１１はその一部が埋め込
まれた配線層２０７上のシリコン窒化膜２０８に重なっ
ている。そして、層間絶縁膜２０９，２０２をＲＩＥに
よりエッチングして、図２Ｃ（ｂ）に示すように基板２
０１に達するコンタクト孔２１２を開ける。その後、レ
ジスト２１０を除去する。
【００３９】ここでのコンタクト孔形成のＲＩＥ条件
も、シリコン窒化膜を殆どエッチングしないように設定
される。これにより、コンタクト孔２１２はその配線層
２０７側の端部が、配線層２０７の上部を覆うキャップ
層としてのシリコン窒化膜２０８の側方に突き出た端部
に一致した状態となり、コンタクト孔２１２は配線層２
０７に自己整合される。
も、シリコン窒化膜を殆どエッチングしないように設定
される。これにより、コンタクト孔２１２はその配線層
２０７側の端部が、配線層２０７の上部を覆うキャップ
層としてのシリコン窒化膜２０８の側方に突き出た端部
に一致した状態となり、コンタクト孔２１２は配線層２
０７に自己整合される。
【００４０】次いで、先の実施の形態１と同様に、タン
グステン等の導電膜を堆積し、ＣＭＰ処理を行って、図
２Ｃ（ｃ）に示すように、コンタクト孔２１２内にコン
タクトプラグ２１３を埋め込む。このときＣＭＰ処理
は、層間絶縁膜２０９がストッパとなる条件で行うこと
により、表面を平坦化してコンタクトプラグ２１３を埋
め込むことができる。ここで、導電膜はコンタクト孔２
１２内に完全に埋め込まれなくてもよく、ＣＶＤ法やス
パッタ法によりコンタクト孔２１２の側面及び底面のみ
に形成してもよい。また導電膜とコンタクト孔２１２の
側面との間に側壁絶縁膜を形成してもよい。
グステン等の導電膜を堆積し、ＣＭＰ処理を行って、図
２Ｃ（ｃ）に示すように、コンタクト孔２１２内にコン
タクトプラグ２１３を埋め込む。このときＣＭＰ処理
は、層間絶縁膜２０９がストッパとなる条件で行うこと
により、表面を平坦化してコンタクトプラグ２１３を埋
め込むことができる。ここで、導電膜はコンタクト孔２
１２内に完全に埋め込まれなくてもよく、ＣＶＤ法やス
パッタ法によりコンタクト孔２１２の側面及び底面のみ
に形成してもよい。また導電膜とコンタクト孔２１２の
側面との間に側壁絶縁膜を形成してもよい。
【００４１】この実施の形態２においても、コンタクト
プラグ２１３は、基板２０１に形成されたＭＯＳトラン
ジスタ等の端子層を、層間絶縁膜２０２上に形成される
素子や配線に接続するための接続導体として用いられ
る。具体的にＣＯＢ型ＤＲＡＭセルアレイに適用した場
合には、埋め込み配線層２０７がビット線として、また
コンタクトプラグ２１３は、層間絶縁膜２０２上に積層
されるキャパシタの端子電極（蓄積ノード）を基板２０
１に形成されたＭＯＳトランジスタのソース又はドレイ
ン拡散層に接続する接続導体として用いられる。但し、
接続導体としてではなく、配線であってもよい。
プラグ２１３は、基板２０１に形成されたＭＯＳトラン
ジスタ等の端子層を、層間絶縁膜２０２上に形成される
素子や配線に接続するための接続導体として用いられ
る。具体的にＣＯＢ型ＤＲＡＭセルアレイに適用した場
合には、埋め込み配線層２０７がビット線として、また
コンタクトプラグ２１３は、層間絶縁膜２０２上に積層
されるキャパシタの端子電極（蓄積ノード）を基板２０
１に形成されたＭＯＳトランジスタのソース又はドレイ
ン拡散層に接続する接続導体として用いられる。但し、
接続導体としてではなく、配線であってもよい。
【００４２】この実施の形態２によっても、先の実施の
形態１と同様にコンタクトプラグ２１３は配線層２０７
に自己整合され、またコンタクトプラグ２１３と配線層
２０７の間の寄生容量は小さく抑えられる。更にこの実
施の形態２では、先の実施の形態１では得られない次の
ような効果が得られる。
形態１と同様にコンタクトプラグ２１３は配線層２０７
に自己整合され、またコンタクトプラグ２１３と配線層
２０７の間の寄生容量は小さく抑えられる。更にこの実
施の形態２では、先の実施の形態１では得られない次の
ような効果が得られる。
【００４３】第１に、配線層２０７の上部にキャップ層
となるシリコン窒化膜２０８を堆積する工程での埋め込
み特性がよくなる。これは、図２Ｂ（ｃ）の工程で、配
線層２０７の上には、上端部で配線層の２０７の幅より
広がるＴ字型の開口が形成され、膜堆積のアスペクト比
が先の実施の形態１に比べて低くなるからである。アス
ペクト比が高い場合には、段差被覆性の優れた方法、例
えば減圧ＣＶＤ法（ＬＰＣＶＤ法）等によりシリコン窒
化膜堆積を行うことが必要であるが、この実施の形態２
の場合には段差被覆性を考慮することなく、従ってプラ
ズマＣＶＤ法（ＰＥＣＶＤ法）によりシリコン窒化膜堆
積が可能となる。そして、ＰＥＣＶＤ法を用いると、Ｌ
ＰＣＶＤ法に比べて低温での膜堆積が可能であるから、
既に形成されている素子の特性劣化を防止することがで
きる。
となるシリコン窒化膜２０８を堆積する工程での埋め込
み特性がよくなる。これは、図２Ｂ（ｃ）の工程で、配
線層２０７の上には、上端部で配線層の２０７の幅より
広がるＴ字型の開口が形成され、膜堆積のアスペクト比
が先の実施の形態１に比べて低くなるからである。アス
ペクト比が高い場合には、段差被覆性の優れた方法、例
えば減圧ＣＶＤ法（ＬＰＣＶＤ法）等によりシリコン窒
化膜堆積を行うことが必要であるが、この実施の形態２
の場合には段差被覆性を考慮することなく、従ってプラ
ズマＣＶＤ法（ＰＥＣＶＤ法）によりシリコン窒化膜堆
積が可能となる。そして、ＰＥＣＶＤ法を用いると、Ｌ
ＰＣＶＤ法に比べて低温での膜堆積が可能であるから、
既に形成されている素子の特性劣化を防止することがで
きる。
【００４４】第２に、溝加工から配線埋め込みまでの工
程で用いる第１，第２の被膜２０３，２０５は、キャッ
プ層としては残されず、これらに絶縁膜、導電膜に拘わ
らず層間絶縁膜とは異種材料である任意の材料膜を選択
できるため、プロセスマージンを高いものとすることが
できる。具体的に実施の形態２では、これらの第１，第
２の被膜２０３，２０５として多結晶シリコンを用いて
いるが、例えば、アモルファスシリコン膜等を用いるこ
ともできる。これらの多結晶シリコン膜或いはアモルフ
ァスシリコン膜は、層間絶縁膜であるシリコン酸化膜の
ＲＩＥ工程では、シリコン窒化膜に対してよりも、選択
比を上げることが容易である。
程で用いる第１，第２の被膜２０３，２０５は、キャッ
プ層としては残されず、これらに絶縁膜、導電膜に拘わ
らず層間絶縁膜とは異種材料である任意の材料膜を選択
できるため、プロセスマージンを高いものとすることが
できる。具体的に実施の形態２では、これらの第１，第
２の被膜２０３，２０５として多結晶シリコンを用いて
いるが、例えば、アモルファスシリコン膜等を用いるこ
ともできる。これらの多結晶シリコン膜或いはアモルフ
ァスシリコン膜は、層間絶縁膜であるシリコン酸化膜の
ＲＩＥ工程では、シリコン窒化膜に対してよりも、選択
比を上げることが容易である。
【００４５】同様のことは、図２Ｂ（ｂ）の配線層２０
７のエッチバック工程や、図２Ｂ（ｃ）の多結晶シリコ
ン膜２０３，２０５の除去工程についても言える。即
ち、図２Ｂ（ｂ）の配線層２０７のエッチバック工程で
は、多結晶シリコン膜２０３，２０５に対して大きなエ
ッチング選択比を持つ条件を設定し、図２Ｂ（ｃ）の多
結晶シリコン膜２０３，２０５の除去工程では、層間絶
縁膜２０２及び配線層２０７に対して大きなエッチング
選択比を持つ条件を設定することができる。
７のエッチバック工程や、図２Ｂ（ｃ）の多結晶シリコ
ン膜２０３，２０５の除去工程についても言える。即
ち、図２Ｂ（ｂ）の配線層２０７のエッチバック工程で
は、多結晶シリコン膜２０３，２０５に対して大きなエ
ッチング選択比を持つ条件を設定し、図２Ｂ（ｃ）の多
結晶シリコン膜２０３，２０５の除去工程では、層間絶
縁膜２０２及び配線層２０７に対して大きなエッチング
選択比を持つ条件を設定することができる。
【００４６】［実施の形態３］図３Ａ及び図３Ｂは、実
施の形態３の半導体装置のダマシーン法による埋め込み
配線とこれに隣接するコンタクトプラグの部分に着目し
た製造工程を示している。先の各実施の形態と同様に、
シリコン基板３０１にはＭＯＳトランジスタ等の素子
（図示しない）が形成され、この上にＣＶＤによるシリ
コン酸化膜からなる層間絶縁膜３０２が形成されてい
る。層間絶縁膜３０２の表面は平坦化されている。
施の形態３の半導体装置のダマシーン法による埋め込み
配線とこれに隣接するコンタクトプラグの部分に着目し
た製造工程を示している。先の各実施の形態と同様に、
シリコン基板３０１にはＭＯＳトランジスタ等の素子
（図示しない）が形成され、この上にＣＶＤによるシリ
コン酸化膜からなる層間絶縁膜３０２が形成されてい
る。層間絶縁膜３０２の表面は平坦化されている。
【００４７】図３Ａ（ａ）に示すように、層間絶縁膜３
０２にリソグラフィとＲＩＥにより配線溝３０３をパタ
ーン形成する。タングステン等の導電膜を堆積し、ＣＤ
Ｅ法によりエッチバックすることにより、図３Ａ（ｂ）
に示すように配線溝３０３の途中の深さまで、配線層３
０４を埋め込み形成する。
０２にリソグラフィとＲＩＥにより配線溝３０３をパタ
ーン形成する。タングステン等の導電膜を堆積し、ＣＤ
Ｅ法によりエッチバックすることにより、図３Ａ（ｂ）
に示すように配線溝３０３の途中の深さまで、配線層３
０４を埋め込み形成する。
【００４８】次いで、ＣＤＥ法等の等方性エッチングに
より層間絶縁膜３０２をエッチングすることにより、図
３Ａ（ｃ）に示すように、埋め込まれた配線層３０４の
上端部の側方を開放する。そして、絶縁膜として例えば
シリコン窒化膜３０５を堆積し、層間絶縁膜３０２をス
トッパとしてＣＭＰ処理を行って、図３Ａ（ｄ）に示す
ように、シリコン窒化膜３０５を配線層３０４の上部に
平坦に埋め込む。シリコン窒化膜３０５は、一部側面を
含んで配線層３０４の上部を覆い、側方に張り出した
“逆Ｕ”字型のキャップ層となる。配線層３０４の側面
の主要部は層間絶縁膜３０２に接した状態となる。
より層間絶縁膜３０２をエッチングすることにより、図
３Ａ（ｃ）に示すように、埋め込まれた配線層３０４の
上端部の側方を開放する。そして、絶縁膜として例えば
シリコン窒化膜３０５を堆積し、層間絶縁膜３０２をス
トッパとしてＣＭＰ処理を行って、図３Ａ（ｄ）に示す
ように、シリコン窒化膜３０５を配線層３０４の上部に
平坦に埋め込む。シリコン窒化膜３０５は、一部側面を
含んで配線層３０４の上部を覆い、側方に張り出した
“逆Ｕ”字型のキャップ層となる。配線層３０４の側面
の主要部は層間絶縁膜３０２に接した状態となる。
【００４９】次に、図３Ｂ（ａ）に示すように、層間絶
縁膜３０２上に塗布したフォトレジスト３０７にリソグ
ラフィによりコンタクト孔用開口３０８を形成する。開
口３０８はその一部が埋め込まれた配線層３０４上のシ
リコン窒化膜３０５に重なっている。そして、層間絶縁
膜３０２をＲＩＥによりエッチングして、図３Ｂ（ｂ）
に示すように基板３０１に達するコンタクト孔３０９を
開ける。その後、レジスト３０７を除去する。
縁膜３０２上に塗布したフォトレジスト３０７にリソグ
ラフィによりコンタクト孔用開口３０８を形成する。開
口３０８はその一部が埋め込まれた配線層３０４上のシ
リコン窒化膜３０５に重なっている。そして、層間絶縁
膜３０２をＲＩＥによりエッチングして、図３Ｂ（ｂ）
に示すように基板３０１に達するコンタクト孔３０９を
開ける。その後、レジスト３０７を除去する。
【００５０】ここでのコンタクト孔形成のＲＩＥ条件
も、シリコン窒化膜を殆どエッチングしないように設定
される。これにより、コンタクト孔３０９はその配線層
３０４側の端部が、配線層３０４の上部を覆うキャップ
層としてのシリコン窒化膜３０５の側方に突き出た端部
に一致した状態となり、コンタクト孔３０９は配線層３
０４に自己整合される。
も、シリコン窒化膜を殆どエッチングしないように設定
される。これにより、コンタクト孔３０９はその配線層
３０４側の端部が、配線層３０４の上部を覆うキャップ
層としてのシリコン窒化膜３０５の側方に突き出た端部
に一致した状態となり、コンタクト孔３０９は配線層３
０４に自己整合される。
【００５１】次いで、タングステン等の導電膜を堆積
し、ＣＭＰ処理を行って、図３Ｂ（ｃ）に示すように、
コンタクト孔３０９内にコンタクトプラグ３１０を埋め
込む。このときＣＭＰ処理は、層間絶縁膜３０２，及び
シリコン窒化膜３０５がストッパとなる条件で行うこと
により、表面を平坦化してコンタクトプラグ３１０を埋
め込むことができる。ここで、導電膜はコンタクト孔３
０９内に完全に埋め込まれなくてもよく、ＣＶＤ法やス
パッタ法によりコンタクト孔３０９の側面及び底面のみ
に形成してもよい。また導電膜とコンタクト孔３０９の
側面との間に側壁絶縁膜を形成してもよい。
し、ＣＭＰ処理を行って、図３Ｂ（ｃ）に示すように、
コンタクト孔３０９内にコンタクトプラグ３１０を埋め
込む。このときＣＭＰ処理は、層間絶縁膜３０２，及び
シリコン窒化膜３０５がストッパとなる条件で行うこと
により、表面を平坦化してコンタクトプラグ３１０を埋
め込むことができる。ここで、導電膜はコンタクト孔３
０９内に完全に埋め込まれなくてもよく、ＣＶＤ法やス
パッタ法によりコンタクト孔３０９の側面及び底面のみ
に形成してもよい。また導電膜とコンタクト孔３０９の
側面との間に側壁絶縁膜を形成してもよい。
【００５２】この実施の形態３においても、コンタクト
プラグ３１０は、基板３０１に形成されたＭＯＳトラン
ジスタ等の端子層を、層間絶縁膜３０２上に形成される
素子や配線に接続するための接続導体として用いられ
る。具体的にＣＯＢ型ＤＲＡＭに適用した場合には、埋
め込み配線層３０４がビット線として、またコンタクト
プラグ３１０は、層間絶縁膜３０２上に積層されるキャ
パシタの端子電極（蓄積ノード）を基板３０１に形成さ
れたＭＯＳトランジスタのソース又はドレイン拡散層に
接続する接続導体として用いられる。但し、接続導体と
してではなく、配線であってもよい。
プラグ３１０は、基板３０１に形成されたＭＯＳトラン
ジスタ等の端子層を、層間絶縁膜３０２上に形成される
素子や配線に接続するための接続導体として用いられ
る。具体的にＣＯＢ型ＤＲＡＭに適用した場合には、埋
め込み配線層３０４がビット線として、またコンタクト
プラグ３１０は、層間絶縁膜３０２上に積層されるキャ
パシタの端子電極（蓄積ノード）を基板３０１に形成さ
れたＭＯＳトランジスタのソース又はドレイン拡散層に
接続する接続導体として用いられる。但し、接続導体と
してではなく、配線であってもよい。
【００５３】この実施の形態３では、先の実施の形態
１，２に比べて、工程が簡単になるという効果が得られ
る。即ちこの実施の形態では、配線層３０４を埋め込ん
だ後、等方的エッチングにより配線層３０４の上部にあ
る層間絶縁膜３０２を後退させることにより、シリコン
窒化膜３０５が配線層３０４の上部を覆ってかつ側方に
突き出た状態を形成している。従って、実施の形態１，
２における、キャップ層の張り出し部を形成するための
側壁絶縁膜の堆積及びエッチング工程が省略される。
１，２に比べて、工程が簡単になるという効果が得られ
る。即ちこの実施の形態では、配線層３０４を埋め込ん
だ後、等方的エッチングにより配線層３０４の上部にあ
る層間絶縁膜３０２を後退させることにより、シリコン
窒化膜３０５が配線層３０４の上部を覆ってかつ側方に
突き出た状態を形成している。従って、実施の形態１，
２における、キャップ層の張り出し部を形成するための
側壁絶縁膜の堆積及びエッチング工程が省略される。
【００５４】図３Ａ（ｃ）の等方的エッチバックの工程
で、ＣＤＥの条件を配線層３０４が殆どエッチングされ
ないように設定することにより、図示のように配線層３
０４を覆うキャップ層は、“逆Ｕ”字型となって、等方
的エッチバックのエッチング量で決まる幅だけ、側方に
突き出た部分を持つことになる。この場合、実施の形態
１，２と異なり、配線層３０４とコンタクトプラグ３１
０がシリコン窒化膜３０５を挟んで対向する部分が生じ
る。
で、ＣＤＥの条件を配線層３０４が殆どエッチングされ
ないように設定することにより、図示のように配線層３
０４を覆うキャップ層は、“逆Ｕ”字型となって、等方
的エッチバックのエッチング量で決まる幅だけ、側方に
突き出た部分を持つことになる。この場合、実施の形態
１，２と異なり、配線層３０４とコンタクトプラグ３１
０がシリコン窒化膜３０５を挟んで対向する部分が生じ
る。
【００５５】但し、図３Ａ（ｃ）の等方的エッチバック
の工程で、ＣＤＥの条件を配線層３０４が同時にエッチ
ングされるように設定することもできる。この場合に
は、シリコン窒化膜３０５からなるキャップ層の断面形
状は、“Ｔ”字型、或いは“一”字型となる。この様に
すると、配線層３０４とコンタクトプラグ３１０がシリ
コン窒化膜３０５を挟んで対向する部分がなくなり、寄
生容量低減にとって好ましい。
の工程で、ＣＤＥの条件を配線層３０４が同時にエッチ
ングされるように設定することもできる。この場合に
は、シリコン窒化膜３０５からなるキャップ層の断面形
状は、“Ｔ”字型、或いは“一”字型となる。この様に
すると、配線層３０４とコンタクトプラグ３１０がシリ
コン窒化膜３０５を挟んで対向する部分がなくなり、寄
生容量低減にとって好ましい。
【００５６】［実施の形態４］次に、この発明を具体的
にＣＯＢ型ＤＲＡＭに適用した実施の形態を説明する。
図４（ａ）（ｂ）はこの実施の形態４により形成される
ＤＲＡＭセルアレイ領域の模式的なレイアウトと、その
一つの素子形成領域４０１に沿ったＡ−Ａ′断面であ
る。シリコン基板５０１の素子分離絶縁膜５０２を形成
することにより、図４（ａ）に示すようなパターンの素
子形成領域４０１が配列形成される。各素子形成領域４
０１に、通常の工程に従って、図４（ｂ）に示すよう
に、ゲート電極４０４、ソース，ドレイン拡散層４０
２，４０３をも持つＭＯＳトランジスタＭＱが形成され
る。ゲート電極４０４は、ワード線ＷＬとして一方向に
連続的に配設される。
にＣＯＢ型ＤＲＡＭに適用した実施の形態を説明する。
図４（ａ）（ｂ）はこの実施の形態４により形成される
ＤＲＡＭセルアレイ領域の模式的なレイアウトと、その
一つの素子形成領域４０１に沿ったＡ−Ａ′断面であ
る。シリコン基板５０１の素子分離絶縁膜５０２を形成
することにより、図４（ａ）に示すようなパターンの素
子形成領域４０１が配列形成される。各素子形成領域４
０１に、通常の工程に従って、図４（ｂ）に示すよう
に、ゲート電極４０４、ソース，ドレイン拡散層４０
２，４０３をも持つＭＯＳトランジスタＭＱが形成され
る。ゲート電極４０４は、ワード線ＷＬとして一方向に
連続的に配設される。
【００５７】ＭＯＳトランジスタＭＱが形成された基板
上に層間絶縁膜５０３が形成され、これに拡散層４０２
にコンタクトするビット線（ＢＬ）５１１が埋め込み形
成される。層間絶縁膜５０３にはまた、拡散層４０３に
コンタクトするように、ビット線５１１と自己整合され
たコンタクトプラグ５１５が埋め込み形成される。そし
て、層間絶縁膜５０３上に更に層間絶縁膜５１６が堆積
され、この層間絶縁膜５１６に、コンタクトプラグ５１
５に接続される端子電極（蓄積ノード）を持つキャパシ
タＭＣが形成されることになる。
上に層間絶縁膜５０３が形成され、これに拡散層４０２
にコンタクトするビット線（ＢＬ）５１１が埋め込み形
成される。層間絶縁膜５０３にはまた、拡散層４０３に
コンタクトするように、ビット線５１１と自己整合され
たコンタクトプラグ５１５が埋め込み形成される。そし
て、層間絶縁膜５０３上に更に層間絶縁膜５１６が堆積
され、この層間絶縁膜５１６に、コンタクトプラグ５１
５に接続される端子電極（蓄積ノード）を持つキャパシ
タＭＣが形成されることになる。
【００５８】図５Ａ〜図５Ｅは、この実施の形態４のＤ
ＲＡＭにおける、ビット線５１１とこれに自己整合され
るキャパシタＭＣ用のコンタクトプラグ５１５の部分に
着目した製造工程を、図４（ａ）のＢ−Ｂ′断面につい
て示す。但し、ビット線コンタクト部を示す図５Ａ
（ｂ）及び図５Ｅ（ｂ）については、図４（ａ）のＣ−
Ｃ′断面である。
ＲＡＭにおける、ビット線５１１とこれに自己整合され
るキャパシタＭＣ用のコンタクトプラグ５１５の部分に
着目した製造工程を、図４（ａ）のＢ−Ｂ′断面につい
て示す。但し、ビット線コンタクト部を示す図５Ａ
（ｂ）及び図５Ｅ（ｂ）については、図４（ａ）のＣ−
Ｃ′断面である。
【００５９】図５Ａ（ａ）に示すように、ＭＯＳトラン
ジスタＭＱを覆う層間絶縁膜５０３に、第１のシリコン
窒化膜５０４を堆積する。このシリコン窒化膜５０４
に、リソグラフィとＲＩＥによりビット線コンタクト用
開口をパターン形成して、図５Ａ（ｂ）に示すように、
ビット線コンタクト孔５０５を形成する。次いで、シリ
コン窒化膜５０４に、リソグラフィとＲＩＥにより、図
５Ａ（ｃ）に示すように、ビット線コンタクト孔５０５
を内部に含んだビット線配線パターンの開口を形成す
る。このとき同時に、層間絶縁膜５０３にも浅い溝５０
６を加工する。
ジスタＭＱを覆う層間絶縁膜５０３に、第１のシリコン
窒化膜５０４を堆積する。このシリコン窒化膜５０４
に、リソグラフィとＲＩＥによりビット線コンタクト用
開口をパターン形成して、図５Ａ（ｂ）に示すように、
ビット線コンタクト孔５０５を形成する。次いで、シリ
コン窒化膜５０４に、リソグラフィとＲＩＥにより、図
５Ａ（ｃ）に示すように、ビット線コンタクト孔５０５
を内部に含んだビット線配線パターンの開口を形成す
る。このとき同時に、層間絶縁膜５０３にも浅い溝５０
６を加工する。
【００６０】次いで、第２のシリコン窒化膜５０７を堆
積し、これをＲＩＥによりエッチングして、図５Ｂ
（ａ）に示すように溝５０６の側壁に残置させる。続い
て、シリコン窒化膜５０４及び５０７をマスクとして層
間絶縁膜５０３をエッチングすることにより、図５Ｂ
（ｂ）に示すように、ビット線埋め込み用の溝５０８を
形成する。次に、ビット線用のコンタクト孔５０５及び
配線溝５０８の内壁に、図５Ｂ（ｃ）に示すように、極
薄の絶縁膜としてシリコン窒化膜５０９を形成する。具
体的にこのシリコン窒化膜５０９の形成法としては、窒
化雰囲気中でのＲＴＡ（Rapid Thermal Anneal）を用い
る。或いは、このシリコン窒化膜５０９に代わり、ＬＰ
ＣＶＤ法により堆積したシリコン窒化酸化膜を用いるこ
ともできる。
積し、これをＲＩＥによりエッチングして、図５Ｂ
（ａ）に示すように溝５０６の側壁に残置させる。続い
て、シリコン窒化膜５０４及び５０７をマスクとして層
間絶縁膜５０３をエッチングすることにより、図５Ｂ
（ｂ）に示すように、ビット線埋め込み用の溝５０８を
形成する。次に、ビット線用のコンタクト孔５０５及び
配線溝５０８の内壁に、図５Ｂ（ｃ）に示すように、極
薄の絶縁膜としてシリコン窒化膜５０９を形成する。具
体的にこのシリコン窒化膜５０９の形成法としては、窒
化雰囲気中でのＲＴＡ（Rapid Thermal Anneal）を用い
る。或いは、このシリコン窒化膜５０９に代わり、ＬＰ
ＣＶＤ法により堆積したシリコン窒化酸化膜を用いるこ
ともできる。
【００６１】次に、図５Ｃ（ａ）に示すように、配線溝
５０８及びコンタクト孔５０５内にバリアメタル５１０
を介してビット線５１１を埋め込み形成する。この工程
は、バリアメタルとして例えばチタン膜／チタン窒化膜
の積層膜、及びビット線となるタングステン膜を積層形
成した後、ＣＤＥ等によりこれらをエッチバックすれば
よい。
５０８及びコンタクト孔５０５内にバリアメタル５１０
を介してビット線５１１を埋め込み形成する。この工程
は、バリアメタルとして例えばチタン膜／チタン窒化膜
の積層膜、及びビット線となるタングステン膜を積層形
成した後、ＣＤＥ等によりこれらをエッチバックすれば
よい。
【００６２】次に、第３のシリコン窒化膜５１２を堆積
し、層間絶縁膜５０３がストッパとなる条件でＣＭＰ処
理して、層間絶縁膜５０３が露出するまで、第１，第２
及び第３のシリコン窒化膜５０４，５０７，５０２を除
去する。これにより、図５Ｃ（ｂ）に示すように、ビッ
ト線５１１は、シリコン窒化膜５１２，５０７により形
成されたキャップ層５３０に覆われた状態で層間絶縁膜
５０３内に埋め込まれる。シリコン窒化膜５１２，５０
７によるキャップ層５３０は、その断面形状がビット線
５１１の側方に上部が張り出した“Ｔ”字型となる。
し、層間絶縁膜５０３がストッパとなる条件でＣＭＰ処
理して、層間絶縁膜５０３が露出するまで、第１，第２
及び第３のシリコン窒化膜５０４，５０７，５０２を除
去する。これにより、図５Ｃ（ｂ）に示すように、ビッ
ト線５１１は、シリコン窒化膜５１２，５０７により形
成されたキャップ層５３０に覆われた状態で層間絶縁膜
５０３内に埋め込まれる。シリコン窒化膜５１２，５０
７によるキャップ層５３０は、その断面形状がビット線
５１１の側方に上部が張り出した“Ｔ”字型となる。
【００６３】この後、図５Ｃ（ｃ）に示すように、リソ
グラフィとＲＩＥによって、ビット線ＢＬに挟まれたキ
ャパシタＭＣの形成領域の層間絶縁膜５０３に、基板５
０１に達するキャパシタ用のコンタクト孔５１３を開け
る。このとき、コンタクト孔形成のＲＩＥ条件を、シリ
コン窒化膜を殆どエッチングしないように設定すること
により、コンタクト孔５１３はビット線５１１側の端部
が、ビット線５１１の上部を覆うキャップ層５３０の端
部に一致した状態となる。即ち、コンタクト孔５１３は
ビット線５１１に自己整合される。
グラフィとＲＩＥによって、ビット線ＢＬに挟まれたキ
ャパシタＭＣの形成領域の層間絶縁膜５０３に、基板５
０１に達するキャパシタ用のコンタクト孔５１３を開け
る。このとき、コンタクト孔形成のＲＩＥ条件を、シリ
コン窒化膜を殆どエッチングしないように設定すること
により、コンタクト孔５１３はビット線５１１側の端部
が、ビット線５１１の上部を覆うキャップ層５３０の端
部に一致した状態となる。即ち、コンタクト孔５１３は
ビット線５１１に自己整合される。
【００６４】次いで、図５Ｄ（ａ）に示すように、ビッ
ト線５１１の埋め込みと同様の工程で、コンタクト孔５
１３内にバリアメタル５１４を介してコンタクトプラグ
５１５を埋め込む。具体的に、バリアメタルとしてチタ
ン膜／チタン窒化膜の積層膜、コンタクトプラグ材とし
てタングステン膜を順次堆積し、これらをＣＭＰ処理し
て、平坦に埋め込む。このときのＣＭＰ処理も、層間絶
縁膜５０３及びシリコン窒化膜５１２，５０７からなる
キャップ層５３０がストッパとなる条件で行う。
ト線５１１の埋め込みと同様の工程で、コンタクト孔５
１３内にバリアメタル５１４を介してコンタクトプラグ
５１５を埋め込む。具体的に、バリアメタルとしてチタ
ン膜／チタン窒化膜の積層膜、コンタクトプラグ材とし
てタングステン膜を順次堆積し、これらをＣＭＰ処理し
て、平坦に埋め込む。このときのＣＭＰ処理も、層間絶
縁膜５０３及びシリコン窒化膜５１２，５０７からなる
キャップ層５３０がストッパとなる条件で行う。
【００６５】次に、図５Ｄ（ｂ）に示すように、第２の
層間絶縁膜５１６を堆積し、リソグラフィとＲＩＥによ
り、層間絶縁膜５１６のキャパシタＭＣ形成部分に孔５
１７を形成する。続いて、図５Ｄ（ｃ）に示すように、
各孔５１７の内壁にキャパシタＭＣの一方の端子電極
（蓄積ノード電極）５１８を形成する。具体的には、Ｒ
ｕ等の蓄積ノード電極材料を堆積し、層間絶縁膜５１６
をストッパとするＣＭＰ処理により層間絶縁膜５１６上
の電極材料膜を除去して、キャパシタＭＣ毎に分離され
た端子電極５１８を形成する。
層間絶縁膜５１６を堆積し、リソグラフィとＲＩＥによ
り、層間絶縁膜５１６のキャパシタＭＣ形成部分に孔５
１７を形成する。続いて、図５Ｄ（ｃ）に示すように、
各孔５１７の内壁にキャパシタＭＣの一方の端子電極
（蓄積ノード電極）５１８を形成する。具体的には、Ｒ
ｕ等の蓄積ノード電極材料を堆積し、層間絶縁膜５１６
をストッパとするＣＭＰ処理により層間絶縁膜５１６上
の電極材料膜を除去して、キャパシタＭＣ毎に分離され
た端子電極５１８を形成する。
【００６６】次に、図５Ｅ（ａ）に示すように、キャパ
シタ絶縁膜５１９と上部端子電極（セルプレート）５２
０を堆積して、メモリセルを完成する。キャパシタ絶縁
膜５１９は例えば、（Ｂａ，Ｓｒ）ＴｉＯ3であり、上
部端子電極５１９はＳｒＲｕＯ3である。このとき、図
５Ｅ（ａ）とは半ピッチずれたビット線コンタクト部の
断面、即ち図４（ａ）のＣ−Ｃ′断面は、図５Ｅ（ｂ）
のようになる。
シタ絶縁膜５１９と上部端子電極（セルプレート）５２
０を堆積して、メモリセルを完成する。キャパシタ絶縁
膜５１９は例えば、（Ｂａ，Ｓｒ）ＴｉＯ3であり、上
部端子電極５１９はＳｒＲｕＯ3である。このとき、図
５Ｅ（ａ）とは半ピッチずれたビット線コンタクト部の
断面、即ち図４（ａ）のＣ−Ｃ′断面は、図５Ｅ（ｂ）
のようになる。
【００６７】この実施の形態によると、図５Ｂ（ｃ）に
示すように、ビット線埋め込み用溝５０８の内壁に極薄
のシリコン窒化膜（又は窒化酸化膜）５０９を形成する
ことにより、埋め込まれるビット線５１１の側面が極薄
シリコン窒化膜で保護され、これに自己整合的に形成さ
れるコンタクトプラグ５１５の間の絶縁性を高めること
ができる。これは、ＤＲＡＭの微細化にとって重要な意
味を持つ。
示すように、ビット線埋め込み用溝５０８の内壁に極薄
のシリコン窒化膜（又は窒化酸化膜）５０９を形成する
ことにより、埋め込まれるビット線５１１の側面が極薄
シリコン窒化膜で保護され、これに自己整合的に形成さ
れるコンタクトプラグ５１５の間の絶縁性を高めること
ができる。これは、ＤＲＡＭの微細化にとって重要な意
味を持つ。
【００６８】即ち、素子及び配線の微細化が進み、コン
タクト孔の径が小さくなるにつれて、コンタクトプラグ
５１５の下地配線（実施の形態の場合、拡散層）との間
の接触抵抗を下げることはますます重要になる。そのた
めは、上述のようにチタン等の高融点金属膜をバリアメ
タルとして介在させることが有効であり、既に実用され
ている。しかし、チタン等のバリアメタルは、アニール
するとシリコン酸化膜を還元・分解して、導電性のシリ
サイドを形成する性質がある。従って、埋め込まれるコ
ンタクトプラグ５１５とビット線５１１の間の絶縁膜
（シリコン酸化膜）が薄膜化したとき、上述のシリサイ
ド反応が起こると、コンタクトプラグ５１５とビット線
５１１の短絡事故の原因となる。この実施の形態の場
合、ビット線埋め込み用溝５０８の内壁に極薄のシリコ
ン窒化膜（又は窒化酸化膜）５０９を形成することによ
り、シリサイド反応を防止して、高い電気的絶縁性を確
保することが可能となる。
タクト孔の径が小さくなるにつれて、コンタクトプラグ
５１５の下地配線（実施の形態の場合、拡散層）との間
の接触抵抗を下げることはますます重要になる。そのた
めは、上述のようにチタン等の高融点金属膜をバリアメ
タルとして介在させることが有効であり、既に実用され
ている。しかし、チタン等のバリアメタルは、アニール
するとシリコン酸化膜を還元・分解して、導電性のシリ
サイドを形成する性質がある。従って、埋め込まれるコ
ンタクトプラグ５１５とビット線５１１の間の絶縁膜
（シリコン酸化膜）が薄膜化したとき、上述のシリサイ
ド反応が起こると、コンタクトプラグ５１５とビット線
５１１の短絡事故の原因となる。この実施の形態の場
合、ビット線埋め込み用溝５０８の内壁に極薄のシリコ
ン窒化膜（又は窒化酸化膜）５０９を形成することによ
り、シリサイド反応を防止して、高い電気的絶縁性を確
保することが可能となる。
【００６９】またこの実施の形態の場合、図５Ｅ（ｂ）
の断面から明らかなように、ビット線５１１の側面は、
極薄シリコン窒化膜を無視すれば、ほぼ全面的に層間絶
縁膜５０３に接するの対し、ビット線のコンタクト孔５
０５の部分については、第２のシリコン窒化膜５０７が
内壁に残される。これは、コンタクト孔５０５の内壁に
バリアメタル５１０を堆積する前にフッ酸（ＨＦ）処理
を行う際に、コンタクト孔５０５での層間絶縁膜５０３
の後退を防止する上で意味がある。このフッ酸処理は、
コンタクト孔５０５の底部に形成される自然酸化膜を除
去して、低抵抗接触を得るために通常必要とされるもの
である。
の断面から明らかなように、ビット線５１１の側面は、
極薄シリコン窒化膜を無視すれば、ほぼ全面的に層間絶
縁膜５０３に接するの対し、ビット線のコンタクト孔５
０５の部分については、第２のシリコン窒化膜５０７が
内壁に残される。これは、コンタクト孔５０５の内壁に
バリアメタル５１０を堆積する前にフッ酸（ＨＦ）処理
を行う際に、コンタクト孔５０５での層間絶縁膜５０３
の後退を防止する上で意味がある。このフッ酸処理は、
コンタクト孔５０５の底部に形成される自然酸化膜を除
去して、低抵抗接触を得るために通常必要とされるもの
である。
【００７０】［実施の形態５］図６Ａ〜図６Ｄはこの発
明をＤＲＡＭに適用した別の実施の形態５の製造工程を
示す。各製造工程断面は、先の実施の形態４と同様に、
図４（ａ）のレイアウトにおけるＢ−Ｂ′での断面であ
り、但しビット線コンタクト部を示す図６Ａ（ｂ）及び
図６Ｄ（ｃ）については、図４（ａ）のＣ−Ｃ′断面で
ある。
明をＤＲＡＭに適用した別の実施の形態５の製造工程を
示す。各製造工程断面は、先の実施の形態４と同様に、
図４（ａ）のレイアウトにおけるＢ−Ｂ′での断面であ
り、但しビット線コンタクト部を示す図６Ａ（ｂ）及び
図６Ｄ（ｃ）については、図４（ａ）のＣ−Ｃ′断面で
ある。
【００７１】シリコン基板６０１の素子分離絶縁膜６０
２で囲まれた素子形成領域には、実施の形態４と同様に
してＭＯＳトランジスタが配列形成され、その上に層間
絶縁膜６０３が形成される。この層間絶縁膜６０３上
に、図６Ａ（ａ）に示すように、第１の多結晶シリコン
膜６０４を堆積する。この多結晶シリコン膜６０４に、
リソグラフィとＲＩＥによりビット線コンタクト用開口
をパターン形成して、図６Ａ（ｂ）に示すように、ビッ
ト線コンタクト孔６０５を形成する。次いで、多結晶シ
リコン膜６０４に、リソグラフィとＲＩＥにより、図６
Ａ（ｃ）に示すように、ビット線コンタクト孔６０５を
内部に含んだビット線配線パターンの開口を形成する。
このとき同時に、層間絶縁膜６０３にも浅い溝６０６を
加工する。
２で囲まれた素子形成領域には、実施の形態４と同様に
してＭＯＳトランジスタが配列形成され、その上に層間
絶縁膜６０３が形成される。この層間絶縁膜６０３上
に、図６Ａ（ａ）に示すように、第１の多結晶シリコン
膜６０４を堆積する。この多結晶シリコン膜６０４に、
リソグラフィとＲＩＥによりビット線コンタクト用開口
をパターン形成して、図６Ａ（ｂ）に示すように、ビッ
ト線コンタクト孔６０５を形成する。次いで、多結晶シ
リコン膜６０４に、リソグラフィとＲＩＥにより、図６
Ａ（ｃ）に示すように、ビット線コンタクト孔６０５を
内部に含んだビット線配線パターンの開口を形成する。
このとき同時に、層間絶縁膜６０３にも浅い溝６０６を
加工する。
【００７２】次いで、第２の多結晶シリコン膜６０７を
堆積し、これをＲＩＥによりエッチングして、図６Ｂ
（ａ）に示すように溝６０６の側壁に残置させる。続い
て、多結晶シリコン膜５０４及び６０７をマスクとして
層間絶縁膜５０３をエッチングすることにより、図６Ｂ
（ｂ）に示すように、ビット線埋め込み用の溝６０８を
形成する。次に、多結晶シリコン膜６０４，６０７を除
去した後、ビット線用のコンタクト孔６０５及び配線溝
６０８の内壁に、図６Ｂ（ｃ）に示すように、極薄の保
護絶縁膜としてシリコン窒化膜６０９を形成する。具体
的にこのシリコン窒化膜６０９の形成法としては、実施
の形態４と同様に、窒化雰囲気中でのＲＴＡ（Rapid Th
ermal Anneal）を用いる。或いは、このシリコン窒化膜
６０９に代わり、ＬＰＣＶＤ法により堆積したシリコン
窒化酸化膜を用いることもできる。
堆積し、これをＲＩＥによりエッチングして、図６Ｂ
（ａ）に示すように溝６０６の側壁に残置させる。続い
て、多結晶シリコン膜５０４及び６０７をマスクとして
層間絶縁膜５０３をエッチングすることにより、図６Ｂ
（ｂ）に示すように、ビット線埋め込み用の溝６０８を
形成する。次に、多結晶シリコン膜６０４，６０７を除
去した後、ビット線用のコンタクト孔６０５及び配線溝
６０８の内壁に、図６Ｂ（ｃ）に示すように、極薄の保
護絶縁膜としてシリコン窒化膜６０９を形成する。具体
的にこのシリコン窒化膜６０９の形成法としては、実施
の形態４と同様に、窒化雰囲気中でのＲＴＡ（Rapid Th
ermal Anneal）を用いる。或いは、このシリコン窒化膜
６０９に代わり、ＬＰＣＶＤ法により堆積したシリコン
窒化酸化膜を用いることもできる。
【００７３】次に、図６Ｃ（ａ）に示すように、配線溝
６０８及びコンタクト孔６０５内にバリアメタル６１０
を介してビット線６１１を埋め込み形成する。この工程
は、バリアメタルとして例えばチタン膜／チタン窒化膜
の積層膜、及びビット線となるタングステン膜を積層形
成した後、ＣＤＥ等によりこれらをエッチバックすれば
よい。
６０８及びコンタクト孔６０５内にバリアメタル６１０
を介してビット線６１１を埋め込み形成する。この工程
は、バリアメタルとして例えばチタン膜／チタン窒化膜
の積層膜、及びビット線となるタングステン膜を積層形
成した後、ＣＤＥ等によりこれらをエッチバックすれば
よい。
【００７４】次に、シリコン窒化膜６１２を堆積し、層
間絶縁膜６０３がストッパとなる条件でＣＭＰ処理し
て、層間絶縁膜６０３が露出するまで、シリコン窒化膜
６１２を除去する。これにより、図６Ｃ（ｂ）に示すよ
うに、ビット線６１１は、シリコン窒化膜６１２により
形成されたキャップ層で覆われて平坦化された状態で層
間絶縁膜６０３内に埋め込まれる。シリコン窒化膜６１
２によるキャップ層は、その上部がビット線６１１の側
方に張り出した“Ｔ”字型となる。
間絶縁膜６０３がストッパとなる条件でＣＭＰ処理し
て、層間絶縁膜６０３が露出するまで、シリコン窒化膜
６１２を除去する。これにより、図６Ｃ（ｂ）に示すよ
うに、ビット線６１１は、シリコン窒化膜６１２により
形成されたキャップ層で覆われて平坦化された状態で層
間絶縁膜６０３内に埋め込まれる。シリコン窒化膜６１
２によるキャップ層は、その上部がビット線６１１の側
方に張り出した“Ｔ”字型となる。
【００７５】この後、図６Ｃ（ｃ）に示すように、リソ
グラフィとＲＩＥによって、ビット線ＢＬに挟まれたキ
ャパシタＭＣの形成領域の層間絶縁膜６０３に、基板６
０１に達するキャパシタのコンタクト兼埋め込み用の孔
６１３を開ける。このとき、孔６１３形成のＲＩＥ条件
を、シリコン窒化膜を殆どエッチングしないように設定
することにより、孔６１３はビット線６１１側の端部
が、ビット線６１１の上部を覆うキャップ層としてのシ
リコン窒化膜６１２のうち側方に突き出た端部に一致し
た状態となる。即ち、キャパシタ用の孔６１３はビット
線５１１に自己整合される。
グラフィとＲＩＥによって、ビット線ＢＬに挟まれたキ
ャパシタＭＣの形成領域の層間絶縁膜６０３に、基板６
０１に達するキャパシタのコンタクト兼埋め込み用の孔
６１３を開ける。このとき、孔６１３形成のＲＩＥ条件
を、シリコン窒化膜を殆どエッチングしないように設定
することにより、孔６１３はビット線６１１側の端部
が、ビット線６１１の上部を覆うキャップ層としてのシ
リコン窒化膜６１２のうち側方に突き出た端部に一致し
た状態となる。即ち、キャパシタ用の孔６１３はビット
線５１１に自己整合される。
【００７６】次いで、図６Ｄ（ａ）に示すように、孔６
１３の内壁に沿ってキャパシタの下部電極（蓄積ノー
ド）６１４を埋め込む。具体的に、ＳｒＲｕＯ3等の端
子電極材を堆積し、これらをＣＭＰ処理して、それぞれ
の孔６１３内に中空部を保つ状態で下部電極６１４を形
成する。このときのＣＭＰ処理も、層間絶縁膜６０３及
びシリコン窒化膜６１２がストッパとなる条件で行う。
次に、図６Ｄ（ｂ）に示すように、下部電極６１４の内
壁に沿ってキャパシタ絶縁膜６１５と上部電極（セルプ
レート）６１６を堆積して、メモリセルを完成する。キ
ャパシタ絶縁膜６１５は例えば、（Ｂａ，Ｓｒ）ＴｉＯ
3であり、上部電極６１６はＳｒＲｕＯ3である。このと
き、図６Ｄ（ｂ）とは半ピッチずれたビット線コンタク
ト部の断面、即ち図４（ａ）のＣ−Ｃ′断面は、図６Ｄ
（ｃ）のようになる。
１３の内壁に沿ってキャパシタの下部電極（蓄積ノー
ド）６１４を埋め込む。具体的に、ＳｒＲｕＯ3等の端
子電極材を堆積し、これらをＣＭＰ処理して、それぞれ
の孔６１３内に中空部を保つ状態で下部電極６１４を形
成する。このときのＣＭＰ処理も、層間絶縁膜６０３及
びシリコン窒化膜６１２がストッパとなる条件で行う。
次に、図６Ｄ（ｂ）に示すように、下部電極６１４の内
壁に沿ってキャパシタ絶縁膜６１５と上部電極（セルプ
レート）６１６を堆積して、メモリセルを完成する。キ
ャパシタ絶縁膜６１５は例えば、（Ｂａ，Ｓｒ）ＴｉＯ
3であり、上部電極６１６はＳｒＲｕＯ3である。このと
き、図６Ｄ（ｂ）とは半ピッチずれたビット線コンタク
ト部の断面、即ち図４（ａ）のＣ−Ｃ′断面は、図６Ｄ
（ｃ）のようになる。
【００７７】この実施の形態５においては、先の実施の
形態４においてキャパシタ用のコンタクトプラグ埋め込
み用として形成した孔６１３をそのままキャパシタの埋
め込み用として用いて、キャパシタの下部電極６１４を
ダイレクトに基板拡散層をコンタクトさせている。従っ
て、リソグラフィを始めとしてプロセスが大幅に削減さ
れる。しかも先の実施の形態４と同様にビット線６１１
の埋め込み用溝の側壁に極薄シリコン窒化膜を形成する
ことにより、ビット線とキャパシタ電極の間の電気的絶
縁を十分にとることができる。但し、実施の形態４と同
様に、孔６１３をキャパシタ用のコンタクトプラグ埋め
込み用として用い、その上方にキャパシタを形成しても
よい。
形態４においてキャパシタ用のコンタクトプラグ埋め込
み用として形成した孔６１３をそのままキャパシタの埋
め込み用として用いて、キャパシタの下部電極６１４を
ダイレクトに基板拡散層をコンタクトさせている。従っ
て、リソグラフィを始めとしてプロセスが大幅に削減さ
れる。しかも先の実施の形態４と同様にビット線６１１
の埋め込み用溝の側壁に極薄シリコン窒化膜を形成する
ことにより、ビット線とキャパシタ電極の間の電気的絶
縁を十分にとることができる。但し、実施の形態４と同
様に、孔６１３をキャパシタ用のコンタクトプラグ埋め
込み用として用い、その上方にキャパシタを形成しても
よい。
【００７８】また、ＤＲＡＭ動作の高信頼性のために
は、大きなキャパシタ容量を確保することが望ましい
が、この実施の形態の場合そのためには、キャパシタ用
の溝６１３を深くすること、言い換えれば層間絶縁膜６
０３の膜厚を厚くすることが有効である。そして、層間
絶縁膜６０３を厚くすれば、図６Ａ（ｂ）に示すコンタ
クト孔６０５等のエッチング工程で深いエッチングが必
要になるが、実施の形態２で説明したように、マスクと
なる多結晶シリコン膜と層間絶縁膜（シリコン酸化膜）
の間で大きなエッング選択比を選ぶことができるから、
深い溝の加工も容易である。
は、大きなキャパシタ容量を確保することが望ましい
が、この実施の形態の場合そのためには、キャパシタ用
の溝６１３を深くすること、言い換えれば層間絶縁膜６
０３の膜厚を厚くすることが有効である。そして、層間
絶縁膜６０３を厚くすれば、図６Ａ（ｂ）に示すコンタ
クト孔６０５等のエッチング工程で深いエッチングが必
要になるが、実施の形態２で説明したように、マスクと
なる多結晶シリコン膜と層間絶縁膜（シリコン酸化膜）
の間で大きなエッング選択比を選ぶことができるから、
深い溝の加工も容易である。
【００７９】更に、図６Ｄ（ｃ）の断面と先の実施の形
態の図５Ｅ（ｂ）の断面を比較して明らかなように、こ
の実施の形態５の場合、ビット線のコンタクトプラグ部
の側壁にシリコン窒化膜が残らない。これは、ビット線
のコンタクトプラグ部の低抵抗化にとって好ましい。こ
のビット線コンタクトプラグ部の低抵抗化により、ＤＲ
ＡＭの動作速度向上が図られる。
態の図５Ｅ（ｂ）の断面を比較して明らかなように、こ
の実施の形態５の場合、ビット線のコンタクトプラグ部
の側壁にシリコン窒化膜が残らない。これは、ビット線
のコンタクトプラグ部の低抵抗化にとって好ましい。こ
のビット線コンタクトプラグ部の低抵抗化により、ＤＲ
ＡＭの動作速度向上が図られる。
【００８０】なお実施の形態４で説明したコンタクト孔
のＨＦ処理による後退の問題は、側壁に形成する極薄シ
リコン窒化膜又は窒化酸化膜により回避される。或い
は、ＨＦ処理に代わって、異方性ドライクリーニング法
を用いることによっても、コンタクト孔側壁の後退を抑
えることができる。
のＨＦ処理による後退の問題は、側壁に形成する極薄シ
リコン窒化膜又は窒化酸化膜により回避される。或い
は、ＨＦ処理に代わって、異方性ドライクリーニング法
を用いることによっても、コンタクト孔側壁の後退を抑
えることができる。
【００８１】［実施の形態６］図７は、この発明をＣＯ
Ｂ型ＤＲＡＭに適用した実施の形態６のメモリセルアレ
イ要部の断面図である。シリコン基板７０１の素子分離
絶縁膜７０２で囲まれた領域に、ゲート絶縁膜７０３を
介してゲート電極７０４が形成され、ソース，ドレイン
拡散層７０６が形成されている。この実施の形態６で
は、ワード線となるゲート電極７０４の形成法としてダ
マシーン法を用いている。ゲート電極７０４の上部は側
方に張り出した形のシリコン窒化膜からなるキャップ層
７０５で覆われている。ダマシーン法によるゲート電極
７０４の形成工程は、後述する。
Ｂ型ＤＲＡＭに適用した実施の形態６のメモリセルアレ
イ要部の断面図である。シリコン基板７０１の素子分離
絶縁膜７０２で囲まれた領域に、ゲート絶縁膜７０３を
介してゲート電極７０４が形成され、ソース，ドレイン
拡散層７０６が形成されている。この実施の形態６で
は、ワード線となるゲート電極７０４の形成法としてダ
マシーン法を用いている。ゲート電極７０４の上部は側
方に張り出した形のシリコン窒化膜からなるキャップ層
７０５で覆われている。ダマシーン法によるゲート電極
７０４の形成工程は、後述する。
【００８２】層間絶縁膜７０７に埋め込み形成されるビ
ット線７０８のコンタクトプラグ７０９は、ゲート電極
７０４に自己整合させて形成している。具体的にコンタ
クトプラグ７０９は、ゲート電極７０４を覆って側方に
張り出した形のキャップ層７０５により側面が規定され
た孔７２０に埋め込まれている。ビット線７０８の上部
はシリコン窒化膜７１０で覆われる。この様にビット線
７０８が埋め込まれた層間絶縁膜７０７上に第２の層間
絶縁膜７１１が堆積されている。この層間絶縁膜７１１
にキャパシタ用溝が加工され、その溝を利用して、キャ
パシタの下部電極（蓄積ノード）７１２、キャパシタ絶
縁膜７１３及び上部電極（セルプレート）７１４からな
るキャパシタが形成される。
ット線７０８のコンタクトプラグ７０９は、ゲート電極
７０４に自己整合させて形成している。具体的にコンタ
クトプラグ７０９は、ゲート電極７０４を覆って側方に
張り出した形のキャップ層７０５により側面が規定され
た孔７２０に埋め込まれている。ビット線７０８の上部
はシリコン窒化膜７１０で覆われる。この様にビット線
７０８が埋め込まれた層間絶縁膜７０７上に第２の層間
絶縁膜７１１が堆積されている。この層間絶縁膜７１１
にキャパシタ用溝が加工され、その溝を利用して、キャ
パシタの下部電極（蓄積ノード）７１２、キャパシタ絶
縁膜７１３及び上部電極（セルプレート）７１４からな
るキャパシタが形成される。
【００８３】図の断面位置とは異なる断面位置で、キャ
パシタの下部電極７１３は先の実施の形態４，５と同様
にしてコンタクトプラグを介して基板拡散層に接続され
るが、その部分の構造は図示しない。ダマシーン法を利
用したゲート電極形成法については、先に本出願人によ
る提案がある（特願平９−１８６１９２号）。この提案
を基本としたこの実施の形態でのゲート電極７０４の形
成工程を、以下に図８Ａ及び図８Ｂを参照して具体的に
説明する。
パシタの下部電極７１３は先の実施の形態４，５と同様
にしてコンタクトプラグを介して基板拡散層に接続され
るが、その部分の構造は図示しない。ダマシーン法を利
用したゲート電極形成法については、先に本出願人によ
る提案がある（特願平９−１８６１９２号）。この提案
を基本としたこの実施の形態でのゲート電極７０４の形
成工程を、以下に図８Ａ及び図８Ｂを参照して具体的に
説明する。
【００８４】シリコン基板７０１にゲート絶縁膜７０３
を介して不純物がドープされた多結晶シリコン膜を堆積
し、これをリソグラフィとＲＩＥによりパターニングし
て、ゲート電極７０４の一部となる下部ゲート電極８０
１を形成する（図８Ａ（ａ））。次いで、下部ゲート電
極８０１をマスクとしてイオン注入を行って、ソース、
ドレイン拡散層７０６を形成する（図８Ａ（ｂ））。イ
オン注入後は、イオン注入及びＲＩＥによるダメージを
回復させるため、後酸化を行って下部ゲート電極８０１
の表面にシリコン酸化膜８０２を形成する（図８Ａ
（ｂ））。
を介して不純物がドープされた多結晶シリコン膜を堆積
し、これをリソグラフィとＲＩＥによりパターニングし
て、ゲート電極７０４の一部となる下部ゲート電極８０
１を形成する（図８Ａ（ａ））。次いで、下部ゲート電
極８０１をマスクとしてイオン注入を行って、ソース、
ドレイン拡散層７０６を形成する（図８Ａ（ｂ））。イ
オン注入後は、イオン注入及びＲＩＥによるダメージを
回復させるため、後酸化を行って下部ゲート電極８０１
の表面にシリコン酸化膜８０２を形成する（図８Ａ
（ｂ））。
【００８５】次に、シリコン酸化膜８０３を堆積し、Ｃ
ＭＰ処理を行って下部ゲート電極８０１が露出した状態
に平坦化する（図８Ａ（ｃ））。シリコン酸化膜８０３
は、層間絶縁膜７０７の一部となる。次いで、ＲＩＥ法
或いは等方的なＣＤＥ法を用いて、下部ゲート電極８０
１を所定厚みエッチングする（図８Ａ（ｄ）。この後、
タングステン膜を堆積し、これをＣＭＰによりタングス
テン膜を研磨して下部ゲート電極８０１の上に積層され
た上部ゲート電極８０４を形成する。実際には、平坦に
タングステン膜を埋め込んだ後、更にエッチングを行っ
て、図示のように上部ゲート電極８０４は、その表面が
周囲のシリコン酸化膜８０２，８０３より低い状態にな
るように埋め込まれる（図８Ｂ（ａ））。
ＭＰ処理を行って下部ゲート電極８０１が露出した状態
に平坦化する（図８Ａ（ｃ））。シリコン酸化膜８０３
は、層間絶縁膜７０７の一部となる。次いで、ＲＩＥ法
或いは等方的なＣＤＥ法を用いて、下部ゲート電極８０
１を所定厚みエッチングする（図８Ａ（ｄ）。この後、
タングステン膜を堆積し、これをＣＭＰによりタングス
テン膜を研磨して下部ゲート電極８０１の上に積層され
た上部ゲート電極８０４を形成する。実際には、平坦に
タングステン膜を埋め込んだ後、更にエッチングを行っ
て、図示のように上部ゲート電極８０４は、その表面が
周囲のシリコン酸化膜８０２，８０３より低い状態にな
るように埋め込まれる（図８Ｂ（ａ））。
【００８６】なお図では省略しているが、実際には、タ
ングステンによる上部電極８０４を埋め込み形成するた
めに、前処理としてバリアメタルを形成する工程が入
る。このバリアメタルは、多結晶シリコン膜からなる下
部ゲート電極８０１とタングステンからなる上部電極８
０４の反応を防止して低抵抗ゲート電極を得るために重
要である。具体的にバリアメタル形成工程は、タングス
テン膜堆積の前にチタン膜を堆積し、熱処理して下部電
極８０１と反応させてチタンシリサイド膜を形成し、未
反応のチタン膜を除去する、というものである。
ングステンによる上部電極８０４を埋め込み形成するた
めに、前処理としてバリアメタルを形成する工程が入
る。このバリアメタルは、多結晶シリコン膜からなる下
部ゲート電極８０１とタングステンからなる上部電極８
０４の反応を防止して低抵抗ゲート電極を得るために重
要である。具体的にバリアメタル形成工程は、タングス
テン膜堆積の前にチタン膜を堆積し、熱処理して下部電
極８０１と反応させてチタンシリサイド膜を形成し、未
反応のチタン膜を除去する、というものである。
【００８７】この後、実施の形態３と同じ方法により、
積層ゲート電極の上部に絶縁性蓋であるキャップ層を形
成する。具体的には、ゲート電極周囲のシリコン酸化膜
８０２，８０３を等方的エッチングにより一部エッチン
グする（図８Ｂ（ｂ））。そして、シリコン窒化膜を堆
積し、これをエッチバックして、キャップ層７０５とし
てゲート電極上に残す（図８Ｂ（ｃ））。
積層ゲート電極の上部に絶縁性蓋であるキャップ層を形
成する。具体的には、ゲート電極周囲のシリコン酸化膜
８０２，８０３を等方的エッチングにより一部エッチン
グする（図８Ｂ（ｂ））。そして、シリコン窒化膜を堆
積し、これをエッチバックして、キャップ層７０５とし
てゲート電極上に残す（図８Ｂ（ｃ））。
【００８８】以上のようにダマシーン法によりゲート電
極を形成した後、更に層間絶縁膜を堆積し、図７に示す
ように、ダマシーン法によりビット線７０８を埋め込み
形成する。ビット線７０８のコンタクトプラグ７０９
は、ゲート電極７０４の上部に形成された絶縁性蓋であ
るキャップ層７０５により規定された孔７２０に埋め込
まれて、ゲート電極７０４と自己整合される。またコン
タクトプラグ７０９はキャップ層７０５によりゲート電
極７０４と電気的に絶縁される。
極を形成した後、更に層間絶縁膜を堆積し、図７に示す
ように、ダマシーン法によりビット線７０８を埋め込み
形成する。ビット線７０８のコンタクトプラグ７０９
は、ゲート電極７０４の上部に形成された絶縁性蓋であ
るキャップ層７０５により規定された孔７２０に埋め込
まれて、ゲート電極７０４と自己整合される。またコン
タクトプラグ７０９はキャップ層７０５によりゲート電
極７０４と電気的に絶縁される。
【００８９】図８Ａ及び図８Ｂでは、実施の形態３の手
法によりゲート電極７０４を覆うキャップ層７０５を形
成したが、このゲート電極７０４の埋め込みとキャップ
層７０５に形成について、実施の形態１，２の手法を適
用することも可能である。
法によりゲート電極７０４を覆うキャップ層７０５を形
成したが、このゲート電極７０４の埋め込みとキャップ
層７０５に形成について、実施の形態１，２の手法を適
用することも可能である。
【００９０】図９は、この発明において層間絶縁膜９０
１に埋め込まれる配線層９０２と、この配線層９０２の
上部に形成される絶縁性蓋としてのキャップ層９０３、
及び配線層９０２に自己整合されて形成されるコンタク
ト孔９０４の関係を、上記各実施の形態で得られる形状
を含めて、まとめて示している。埋め込まれる配線層９
０２のエッチバック量の多少やエッチングプロセスの選
択により、キャップ層９０３の断面は、“Ｔ”字型、
“一”字型、“逆Ｕ”字型等の種々の形状をとり得る。
１に埋め込まれる配線層９０２と、この配線層９０２の
上部に形成される絶縁性蓋としてのキャップ層９０３、
及び配線層９０２に自己整合されて形成されるコンタク
ト孔９０４の関係を、上記各実施の形態で得られる形状
を含めて、まとめて示している。埋め込まれる配線層９
０２のエッチバック量の多少やエッチングプロセスの選
択により、キャップ層９０３の断面は、“Ｔ”字型、
“一”字型、“逆Ｕ”字型等の種々の形状をとり得る。
【００９１】例えば、実施の形態１の図１Ｂ（ｂ）の工
程で、配線層１０７の表面位置がシリコン窒化膜１０７
の底部より高くなる状態に配線層１０７を埋め込んだ場
合には、図９（ａ）の“Ｔ”字型ではなく、図９（ｃ）
の“逆Ｕ”字型に近い断面形状となる。また図９（ｄ）
に示すように、キャップ層９０３にテーパを付けること
も可能である。即ちこの発明におけるキャップ層は、層
間絶縁膜より誘電率の高い絶縁膜により形成されるが、
配線層９０２の側面を完全に覆うことはなく、配線層の
上部に配線層の側方に鍔状、或いは庇状に張り出す形で
形成されればよい。
程で、配線層１０７の表面位置がシリコン窒化膜１０７
の底部より高くなる状態に配線層１０７を埋め込んだ場
合には、図９（ａ）の“Ｔ”字型ではなく、図９（ｃ）
の“逆Ｕ”字型に近い断面形状となる。また図９（ｄ）
に示すように、キャップ層９０３にテーパを付けること
も可能である。即ちこの発明におけるキャップ層は、層
間絶縁膜より誘電率の高い絶縁膜により形成されるが、
配線層９０２の側面を完全に覆うことはなく、配線層の
上部に配線層の側方に鍔状、或いは庇状に張り出す形で
形成されればよい。
【００９２】またこの発明は、ＤＲＡＭに限らず、一般
にダマシーン法により形成される配線とこれに自己整合
されるコンタクトを持つ各種半導体装置に適用可能であ
る。
にダマシーン法により形成される配線とこれに自己整合
されるコンタクトを持つ各種半導体装置に適用可能であ
る。
【００９３】
【発明の効果】以上述べたようにこの発明によれば、層
間絶縁膜にダマシーン法により配線層を埋め込み、この
配線層に自己整合的にコンタクトを形成する際に、層間
絶縁膜より誘電率の高い絶縁膜によるキャップ層を配線
層上部にその側方に張り出した形に形成することによ
り、配線層とコンタクトの間の電気的絶縁を確実に保ち
ながら、寄生容量の増大を抑えることができる。
間絶縁膜にダマシーン法により配線層を埋め込み、この
配線層に自己整合的にコンタクトを形成する際に、層間
絶縁膜より誘電率の高い絶縁膜によるキャップ層を配線
層上部にその側方に張り出した形に形成することによ
り、配線層とコンタクトの間の電気的絶縁を確実に保ち
ながら、寄生容量の増大を抑えることができる。
【図１Ａ】この発明の実施の形態１による半導体装置の
埋め込み配線層とコンタクトの製造工程を示す。
埋め込み配線層とコンタクトの製造工程を示す。
【図１Ｂ】同実施の形態１の後続する製造工程を示す。
【図１Ｃ】同実施の形態１の後続する製造工程を示す。
【図２Ａ】この発明の実施の形態２による半導体装置の
埋め込み配線層と自己整合コンタクトの製造工程を示
す。
埋め込み配線層と自己整合コンタクトの製造工程を示
す。
【図２Ｂ】同実施の形態２の後続する製造工程を示す。
【図２Ｃ】同実施の形態２の後続する製造工程を示す。
【図３Ａ】この発明の実施の形態３による半導体装置の
埋め込み配線層と自己整合コンタクトの製造工程を示
す。
埋め込み配線層と自己整合コンタクトの製造工程を示
す。
【図３Ｂ】同実施の形態２の後続する製造工程を示す。
【図４】この発明の実施の形態４によるＤＲＡＭのメモ
リセルアレイの模式的レイアウトとそのＡ−Ａ′断面を
示す。
リセルアレイの模式的レイアウトとそのＡ−Ａ′断面を
示す。
【図５Ａ】同実施の形態４の埋め込みビット線と自己整
合コンタクトの製造工程を示す。
合コンタクトの製造工程を示す。
【図５Ｂ】同実施の形態の後続する製造工程を示す。
【図５Ｃ】同実施の形態の後続する製造工程示す。
【図５Ｄ】同実施の形態の後続する製造工程を示す。
【図５Ｅ】同実施の形態の後続する製造工程を示す。
【図６Ａ】この発明の実施の形態５によるＤＲＡＭの埋
め込みビット線と自己整合コンタクトの製造工程を示
す。
め込みビット線と自己整合コンタクトの製造工程を示
す。
【図６Ｂ】同実施の形態の後続する製造工程を示す。
【図６Ｃ】同実施の形態の後続する製造工程示す。
【図６Ｄ】同実施の形態の後続する製造工程を示す。
【図７】この発明の実施の形態６によるＤＲＡＭの要部
断面構造を示す。
断面構造を示す。
【図８Ａ】同実施の形態６による埋め込みゲートの製造
工程を示す。
工程を示す。
【図８Ｂ】同実施の形態の後続する製造工程を示す。
【図９】この発明による埋め込み配線層の絶縁性蓋の形
状例を示す。
状例を示す。
【図１０Ａ】従来の半導体装置の埋め込み配線層と自己
整合コンタクトの製造工程を示す。
整合コンタクトの製造工程を示す。
【図１０Ｂ】同従来例の後続する製造工程を示す。
１０１…シリコン基板、１０２…層間絶縁膜（シリコン
酸化膜）、１０３…第１のシリコン窒化膜、１０４…
溝、１０５…第２のシリコン窒化膜、１０６…配線溝、
１０７…配線層、１０８…第３のシリコン窒化膜、１０
９…キャップ層（シリコン窒化膜）、１１１…コンタク
ト孔、１１２…コンタクトプラグ、２０１…シリコン基
板、２０２…層間絶縁膜、２０３…第１の多結晶シリコ
ン膜、２０４…溝、２０５…第２の多結晶シリコン膜、
２０６…溝、２０７…配線層、２０８…シリコン窒化膜
（キャップ層）、２１２…コンタクト孔、２１３…コン
タクトプラグ、３０１…シリコン基板、３０２…層間絶
縁膜、３０３…溝、３０４…配線層、３０５…シリコン
窒化膜（キャップ層）、３０９…コンタクト孔、３１０
…コンタクトプラグ。
酸化膜）、１０３…第１のシリコン窒化膜、１０４…
溝、１０５…第２のシリコン窒化膜、１０６…配線溝、
１０７…配線層、１０８…第３のシリコン窒化膜、１０
９…キャップ層（シリコン窒化膜）、１１１…コンタク
ト孔、１１２…コンタクトプラグ、２０１…シリコン基
板、２０２…層間絶縁膜、２０３…第１の多結晶シリコ
ン膜、２０４…溝、２０５…第２の多結晶シリコン膜、
２０６…溝、２０７…配線層、２０８…シリコン窒化膜
（キャップ層）、２１２…コンタクト孔、２１３…コン
タクトプラグ、３０１…シリコン基板、３０２…層間絶
縁膜、３０３…溝、３０４…配線層、３０５…シリコン
窒化膜（キャップ層）、３０９…コンタクト孔、３１０
…コンタクトプラグ。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/768
H01L 21/28
H01L 21/8242
H01L 27/108
H01L 29/78
Claims (22)
- 【請求項１】 半導体基板と、 この半導体基板に形成された層間絶縁膜と、 この層間絶縁膜に埋め込まれた配線層と、 この配線層の上面を覆って且つ上部が配線層の側方に張
り出した形に形成された、前記層間絶縁膜とは異種の絶
縁材料からなるキャップ層と、 前記層間絶縁膜の前記配線層に隣接する位置に前記キャ
ップ層により規定された側面をもって形成されたコンタ
クト孔に形成された導体層と、 を有することを特徴とする半導体装置。 - 【請求項２】 前記導体層は、前記層間絶縁膜上に形成
される素子又は配線を前記半導体基板に接続するコンタ
クトプラグであることを特徴とする請求項１記載の半導
体装置。 - 【請求項３】 前記導体層は、前記層間絶縁膜に前記キ
ャップ層により規定された側面をもって形成された孔に
形成されたコンタクトプラグであり、前記層間絶縁膜上
に形成される素子又は配線を前記半導体基板に接続する
ことを特徴とする請求項１記載の半導体装置。 - 【請求項４】 前記導体層は、前記層間絶縁膜上に形成
される素子を前記半導体基板に接続するコンタクトプラ
グを兼ねた端子電極であり、前記層間絶縁膜に前記キャ
ップ層により規定された側面をもって形成された孔の内
壁に沿って形成されることを特徴とする請求項１記載の
半導体装置。 - 【請求項５】 前記配線層は、前記半導体基板に形成さ
れたＭＯＳトランジスタのゲート電極であることを特徴
とする請求項１記載の半導体装置。 - 【請求項６】 半導体基板と、 この半導体基板に形成されてゲート電極がワード線に接
続されたＭＯＳトランジスタと、 このＭＯＳトランジスタを覆って形成された層間絶縁膜
と、 この層間絶縁膜に埋め込まれて前記ＭＯＳトランジスタ
のソース、ドレイン拡散層の一方に接続されるビット線
と、 このビット線の上面を覆って且つ上部がビット線の側方
に張り出した形に形成された、前記層間絶縁膜とは異種
の絶縁材料からなるキャップ層と、 前記層間絶縁膜の前記ビット線に隣接する位置に前記キ
ャップ層により規定された側面をもって形成されたコン
タクト孔に形成された、前記ＭＯＳトランジスタのソー
ス、ドレイン拡散層の他方に接続される導体層と、 この導体層に接続された下部電極及びこの下部電極にキ
ャパシタ絶縁膜を介して対向する上部電極を有するキャ
パシタと、を有することを特徴とする半導体装置。 - 【請求項７】 前記導体層は、前記層間絶縁膜に前記キ
ャップ層により規定された側面をもって形成された孔に
形成され、前記キャパシタの下部電極は前記層間絶縁膜
上に形成されて前記導体層にコンタクトすることを特徴
とする請求項６記載の半導体装置。 - 【請求項８】 前記導体層は、前記層間絶縁膜に前記キ
ャップ層により規定された側面をもって形成された孔に
中空部をもって埋め込まれて前記キャパシタの下部電極
を兼ね、且つ前記上部電極は前記中空部に埋め込まれて
いることを特徴とする請求項６記載の半導体装置。 - 【請求項９】 前記ビット線の側面に極薄の保護絶縁膜
が形成されていることを特徴とする請求項６記載の半導
体装置。 - 【請求項１０】 前記ＭＯＳトランジスタのゲート電極
は、前記ワード線を兼ねて前記層間絶縁膜に埋め込み形
成され、且つ前記ゲート電極の上面がゲート電極の上部
において側方に張り出した形に形成された前記層間絶縁
膜とは異種の絶縁材料からなるキャップ層により覆われ
ていることを特徴とする請求項６記載の半導体装置。 - 【請求項１１】 半導体基板と、 この半導体基板に形成されたＭＯＳトランジスタと、 このＭＯＳトランジスタを覆って形成された層間絶縁膜
と、 この層間絶縁膜に埋め込み形成された配線と、 この配線又は前記ＭＯＳトランジスタのゲート電極の少
なくとも一方の上面を覆い且つ上部が前記配線又は前記
ＭＯＳトランジスタのゲート電極の少なくとも一方の側
方に張り出した形に形成された、前記層間絶縁膜とは異
種の絶縁材料からなるキャップ層と、 前記層間絶縁膜に前記キャップ層により規定された側面
をもって形成されたコンタクト孔に形成された、前記Ｍ
ＯＳトランジスタのソース、ドレイン拡散層の少なくと
も一方に接続される導体層と、を有することを特徴とす
る半導体装置。 - 【請求項１２】 前記層間絶縁膜の誘電率は、前記キャ
ップ層の誘電率より低いことを特徴とする請求項１，
６，１１のいずれかに記載の半導体装置。 - 【請求項１３】 前記層間絶縁膜はシリコン酸化膜であ
り、前記キャップ層はシリコン窒化膜であることを特徴
とする請求項１，６，１１のいずれかに記載の半導体装
置。 - 【請求項１４】 素子が形成された半導体基板上に層間
絶縁膜を形成する工程と、 前記層間絶縁膜上にこれとは異種材料からなる第１の絶
縁膜を形成する工程と、 配線層形成領域の前記第１の絶縁膜をエッチング除去
し、引き続き露出した前記層間絶縁膜をエッチングして
第１の溝を形成する工程と、 前記第１の溝の側壁に前記層間絶縁膜とは異種材料から
なる第２の絶縁膜を形成する工程と、 前記第１及び第２の絶縁膜をマスクとして前記層間絶縁
膜をエッチングして第２の溝を形成する工程と、 前記第２の溝に前記層間絶縁膜の上面より低い上面をも
って配線層を埋め込む工程と、 前記配線層の上部を覆って前記層間絶縁膜とは異種材料
からなる第３の絶縁膜を形成する工程と、 前記第１乃至第３の絶縁膜で覆われた面を少なくとも前
記第１の絶縁膜が除去されるまで平坦化処理することに
より、前記配線層を覆って上部が側方に張り出した形の
前記第２及び第３の絶縁膜からなるキャップ層を形成す
る工程と、 前記層間絶縁膜の前記配線層に隣接する位置に前記キャ
ップ層により規定された側面を持つ孔を形成する工程
と、 前記孔に導体層を形成する工程と、を有することを特徴
とする半導体装置の製造方法。 - 【請求項１５】 前記層間絶縁膜がシリコン酸化膜であ
り、前記第１乃至第３の絶縁膜がシリコン窒化膜である
ことを特徴とする請求項１４記載の半導体装置の製造方
法。 - 【請求項１６】 素子が形成された半導体基板上に層間
絶縁膜を形成する工程と、 前記層間絶縁膜上に前記層間絶縁膜とは異種材料からな
る第１の被膜を形成する工程と、 配線層形成領域の前記第１の被膜をエッチング除去し、
引き続き露出した前記層間絶縁膜をエッチングして第１
の溝を形成する工程と、 前記第１の溝の側壁に前記層間絶縁膜とは異種材料から
なる第２の被膜を形成する工程と、 前記第１及び第２の被膜をマスクとして前記層間絶縁膜
をエッチングして第２の溝を形成する工程と、 前記第２の溝に前記層間絶縁膜の上面より低い上面をも
って配線層を形成する工程と、 前記第１及び第２の被膜をエッチング除去する工程と、 前記配線層上に平坦に前記層間絶縁膜とは異種材料から
なる絶縁膜を埋め込むことにより、前記配線層を覆って
上部が側方に張り出した形のキャップ層を形成する工程
と、 前記層間絶縁膜の前記配線層に隣接する位置に前記キャ
ップ層により規定された側面を持つ孔を形成する工程
と、 前記孔に導体層を形成する工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項１７】 前記層間絶縁膜はシリコン酸化膜であ
り、前記第１及び第２の被膜は 、多結晶シリコン膜、アモルファスシリコン膜の少なく
とも一方であり、前記キャップ層はシリコン窒化膜であ
ることを特徴とする請求項１６記載の半導体装置の製造
方法。 - 【請求項１８】 素子が形成された半導体基板上に層間
絶縁膜を形成する工程と、 配線層形成領域の前記層間絶縁膜をエッチングして溝を
形成する工程と、 前記溝の内部に途中の深さまで配線層を埋め込む工程
と、 前記層間絶縁膜を等方性エッチングによりエッチバック
する工程と、 前記配線層上に平坦に前記層間絶縁膜とは異種材料から
なる絶縁膜を埋め込むことにより、前記配線層を覆って
上部が側方に張り出した形のキャップ層を形成する工程
と、 前記層間絶縁膜の前記配線層に隣接する位置に前記キャ
ップ層により規定された側面を持つ孔を形成する工程
と、 前記孔に導体層を形成する工程と、を有することを特徴
とする半導体装置の製造方法。 - 【請求項１９】 前記層間絶縁膜はシリコン酸化膜であ
り、前記キャップ層はシリコン窒化膜であることを特徴
とする請求項１８記載の半導体装置の製造方法。 - 【請求項２０】 前記半導体装置はＤＲＡＭセルアレイ
を含み、 前記配線層は前記ＤＲＡＭセルアレイにおけるＭＯＳト
ランジスタのソース、ドレイン拡散層の一方に接続され
るビット線であり、 前記孔に形成される導体層は前記ＤＲＡＭセルアレイに
おける、前記ＭＯＳトランジスタのソース、ドレイン拡
散層の他方に接続されるキャパシタのコンタクトプラグ
又はキャパシタの下部電極であることを特徴とする請求
項１４，１６，１８のいずれかに記載の半導体装置の製
造方法。 - 【請求項２１】 前記半導体装置はＤＲＡＭセルアレイ
を含み、 前記配線層は前記ＤＲＡＭセルアレイのＭＯＳトランジ
スタのゲート電極兼ワード線であり、 前記孔に形成される導体層は前記ＭＯＳトランジスタの
ソース、ドレイン拡散層の一方に接続されるビット線の
コンタクトプラグであることを特徴とする請求項１４，
１６，１８のいずれかに記載の半導体装置の製造方法。 - 【請求項２２】 前記半導体装置はＤＲＡＭセルアレイ
を含み、前記配線層は、前記ＤＲＡＭセルアレイにおけ
るＭＯＳトランジスタのソース、ドレイン拡散層の一方
に接続されるビット線及び前記ＤＲＡＭセルアレイのＭ
ＯＳトランジスタのゲート電極兼ワード線であり、前記
孔に埋め込まれる導体層は前記ビット線のコンタクトプ
ラグ、及び前記ＭＯＳトランジスタのソース、ドレイン
拡散層の他方に接続されるキャパシタのコンタクトプラ
グ又はキャパシタの下部電極であることを特徴とする請
求項１４，１６，１８のいずれかに記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26874898A JP3504155B2 (ja) | 1998-09-22 | 1998-09-22 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26874898A JP3504155B2 (ja) | 1998-09-22 | 1998-09-22 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000100943A JP2000100943A (ja) | 2000-04-07 |
| JP3504155B2 true JP3504155B2 (ja) | 2004-03-08 |
Family
ID=17462798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26874898A Expired - Fee Related JP3504155B2 (ja) | 1998-09-22 | 1998-09-22 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3504155B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100680939B1 (ko) * | 2000-10-10 | 2007-02-08 | 주식회사 하이닉스반도체 | 반도체 소자의 배선 형성방법 |
| JP4639524B2 (ja) * | 2001-05-24 | 2011-02-23 | ソニー株式会社 | 半導体装置の製造方法 |
| JP2003152104A (ja) * | 2001-11-14 | 2003-05-23 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR100499175B1 (ko) * | 2003-09-01 | 2005-07-01 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| US7279379B2 (en) * | 2004-04-26 | 2007-10-09 | Micron Technology, Inc. | Methods of forming memory arrays; and methods of forming contacts to bitlines |
| US7358133B2 (en) * | 2005-12-28 | 2008-04-15 | Nanya Technology Corporation | Semiconductor device and method for making the same |
| JP2012054453A (ja) * | 2010-09-02 | 2012-03-15 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP2020150214A (ja) * | 2019-03-15 | 2020-09-17 | キオクシア株式会社 | 半導体装置およびその製造方法 |
-
1998
- 1998-09-22 JP JP26874898A patent/JP3504155B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000100943A (ja) | 2000-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6818551B2 (en) | Methods of forming contact holes using multiple insulating layers | |
| JP3805603B2 (ja) | 半導体装置及びその製造方法 | |
| US7160785B1 (en) | Container capacitor structure and method of formation thereof | |
| US7642590B2 (en) | Semiconductor device and method for making the same | |
| US6479341B1 (en) | Capacitor over metal DRAM structure | |
| US7410892B2 (en) | Methods of fabricating integrated circuit devices having self-aligned contact structures | |
| JPH0917978A (ja) | 高集積ｄｒａｍ素子及びその製造方法 | |
| US20020024093A1 (en) | Semiconductor device with self-aligned contact structure employing dual spacers and method of manufacturing the same | |
| US6333233B1 (en) | Semiconductor device with self-aligned contact and its manufacture | |
| US6197670B1 (en) | Method for forming self-aligned contact | |
| US6559499B1 (en) | Process for fabricating an integrated circuit device having capacitors with a multilevel metallization | |
| US6184079B1 (en) | Method for fabricating a semiconductor device | |
| US6953744B2 (en) | Methods of fabricating integrated circuit devices providing improved short prevention | |
| US5858833A (en) | Methods for manufacturing integrated circuit memory devices including trench buried bit lines | |
| JP3504155B2 (ja) | 半導体装置及びその製造方法 | |
| US6528888B2 (en) | Integrated circuit and method | |
| US6653220B2 (en) | Advance metallization process | |
| JP2935346B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11233737A (ja) | 半導体装置及びその製造方法 | |
| JP3250617B2 (ja) | 半導体装置の製造方法 | |
| US7084057B2 (en) | Bit line contact structure and fabrication method thereof | |
| US7109080B2 (en) | Method of forming capacitor over bitline contact | |
| JP2914303B2 (ja) | 半導体装置の製造方法 | |
| JPH11177052A (ja) | 半導体装置とその製造方法 | |
| JP3314763B2 (ja) | 半導体記憶装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031209 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |