JP3498469B2 - 磁電変換素子の製造方法 - Google Patents
磁電変換素子の製造方法Info
- Publication number
- JP3498469B2 JP3498469B2 JP02554496A JP2554496A JP3498469B2 JP 3498469 B2 JP3498469 B2 JP 3498469B2 JP 02554496 A JP02554496 A JP 02554496A JP 2554496 A JP2554496 A JP 2554496A JP 3498469 B2 JP3498469 B2 JP 3498469B2
- Authority
- JP
- Japan
- Prior art keywords
- conversion element
- electrode
- magnetoelectric conversion
- film
- magnetoresistive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Hall/Mr Elements (AREA)
- Measuring Magnetic Variables (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】 本発明は、磁場の変化を電
気抵抗値の変化に変換するための磁電変換素子の製造方
法に関する。 【０００２】 【従来の技術】 従来から、磁気抵抗効果を有する例え
ばＩｎＳｂの膜が基板に形成されてなる磁電変換素子
が、被検知物の動きを検出するために、位置センサとし
て実用化されている。従来の磁電変換素子３０を図３の
要部平面図および図４の説明図を用いて説明する。 【０００３】従来の磁電変換素子３０は、図３に示すよ
うに、基板１の主面に第１の感磁部２ａおよび第２の感
磁部２ｂが形成され、基板１の端面に入力電極３、出力
電極４および接地電極５が形成されてなる。 【０００４】第１の感磁部２ａは、２個の磁気抵抗効果
膜６ａ、６ｂが接続電極７ａで接続され、第１の感磁部
２ａの一端には導電膜７ｃを介して入力電極３が、他端
には接続電極７ｄを介して出力電極４がそれぞれ接続さ
れることにより構成されている。第２の感磁部２ｂは、
２個の磁気抵抗効果膜６ｃ、６ｄが接続電極７ｂで接続
され、第２の感磁部２ｂの一端には接続電極７ｄを介し
て出力電極４が、他端には導電膜７ｅを介して接地電極
５がそれぞれ接続されることにより構成されている。磁
気抵抗効果膜６ａ、６ｂ、６ｃ、６ｄ上には、それぞれ
複数個の短絡膜８、８．．．が形成され、さらにその上
に磁気抵抗効果膜６ａ、６ｂ、６ｃ、６ｄおよび複数個
の短絡膜８、８．．．、導電膜７ｃ、７ｅ、接続電極７
ａ、７ｂ、７ｄを保護するための保護膜９が形成されて
いる。なお図３において、複数個の短絡膜８、８．．．
および保護膜９は図示しない。 【０００５】磁電変換素子３０は、図示するように基板
１上に形成された一対の感磁部２ａ、２ｂに、入力電極
３と出力電極４と接地電極５とが接続されて二素子三端
子型磁電変換素子として構成されているので、図中ｄ１
で示す長さおよびｄ２で示す間隔に対応する磁気パタ−
ンを有する被検知体（図示せず）を検出するようにはた
らく。 【０００６】以下に、磁電変換素子３０の製造方法を図
４の説明図を用いて説明する。なお図４は、複数個の磁
電変換素子３０、３０．．．の製造途中における図であ
って、図３のＡ−Ａ線で切断したときの断面を示す。 【０００７】まずＩｎＳｂからなるバルクウェハ−１０
および母基板１１を準備する。 【０００８】次に図４（１）に示すように、母基板１１
にバルクウェハ−１０を樹脂１２により接着する。なお
この母基板１１には、複数個の磁電変換素子３０が同時
に形成される。 【０００９】次に図４（２）に示すように、バルクウェ
ハ−１０をラッピングまたはエッチングにより薄膜化
し、ＩｎＳｂ薄膜層１３を形成する。 【００１０】次に図４（３）に示すように、マスクパタ
−ンを用いるフォトリソグラフィ−法により、ＩｎＳｂ
薄膜層１３を複数個の所定の形状を有する磁気抵抗効果
膜１４、１４．．．に形成する。 【００１１】次に図４（４）に示すように、磁気抵抗効
果膜１４、１４．．．上に真空蒸着法を用いて電気伝導
性の高い金属を蒸着し、さらにフォトリソグラフィ−法
により、短絡膜８、８．．．と図示はしないが接続電極
７ａ、７ｂ、７ｄ、導電膜７ｃ、７ｅに形成する。 【００１２】次に図４（５）に示すように、母基板１１
に形成された複数個の短絡膜８、８．．．および磁気抵
抗効果膜１４、１４．．．を保護するために、複数個の
短絡膜８、８．．．および磁気抵抗効果膜１４、１
４．．．の全面に、保護膜９をスパッタリング法あるい
はスピンオングラス法により形成する。この工程まで
で、保護膜９で保護された複数個の短絡膜８、８．．．
および磁気抵抗効果膜１４、１４．．．が、母基板１１
上に形成される。 【００１３】次に図４（６）に示すように、ダイシング
ソ−により、母基板１１を個々の素子に切断する。この
切断により、磁気抵抗効果膜１４の端部が個々の素子の
端面に露出する。 【００１４】次に図示はしないが、端面に露出した磁気
抵抗効果膜１４に接続するように、入力電極３、出力電
極４、接地電極５を、Ａｇ金属あるいはＣｕとＮｉとの
合金を三元マグネトロンスパッタリング法によりマスク
パタ−ンを用いて形成する。 【００１５】以上の工程によりチップ型の磁電変換素子
３０が得られる。 【００１６】なお同様の工程により、図５（１）のｄ３
で示すように長い磁気抵抗効果膜を有する二素子三端子
型の磁電変換素子４０や、図５（２）のｄ４で示すよう
に間隔が広い二素子三端子型の磁電変換素子５０が、そ
れぞれの磁気抵抗効果膜や接続電極、入力電極、出力電
極、接地電極に対応した固有のマスクパタ−ンを用いて
製造される。なおこれらの場合、母基板に形成される磁
気抵抗効果膜の本数および間隔等が、上記従来例と異な
る場合がある。 【００１７】 【発明が解決しようとする課題】 磁電変換素子は、検
出幅に応じた磁気抵抗効果膜の長さや、磁気パタ−ンに
対応する磁気抵抗効果膜の間隔が、その用途に応じてさ
まざまなものが要求される。したがって、それぞれの磁
気抵抗効果膜を形成するためのさまざまな形状を有する
固有のマスクパタ−ンが必要となり、その制作費用を要
するとともに、制作期間も必要であった。 【００１８】本発明は上記問題点を解決するためになさ
れたものであり、磁気抵抗効果膜の長さや間隔の異なる
磁電変換素子を製造するために、あらかじめ母基板上に
複数個の磁気抵抗効果膜を形成し、母基板とともに所定
の長さに切断し、切断面に露出した磁気抵抗効果膜に接
続する導電膜を形成し、この導電膜の一部を除去するこ
とにより、入力電極、出力電極、接地電極および接続電
極とに形成するという方法により、磁気抵抗効果膜の長
さや間隔の異なる磁電変換素子を容易に製造できるよう
になった。 【００１９】 【課題を解決するための手段】 本発明の磁電変換素子
の製造方法は、主面と端面とを有する基板と、基板の主
面に互いに一定の間隔を隔てて形成された帯状形状を有
する複数の磁気抵抗効果膜と、それら複数の磁気抵抗効
果膜から選ばれる任意の磁気抵抗効果膜を互いに電気的
に接続する、少なくとも１個の接続電極と、任意の磁気
抵抗効果膜にそれぞれ電気的に接続する、それぞれ基板
の端面に形成された、１個の入力電極と、少なくとも１
個の出力電極と、少なくとも１個の接地電極とを有する
磁電変換素子の製造方法において、複数個分の磁電変換
素子用の磁気抵抗効果膜を一枚の母基板に形成する工程
と、その母基板を、磁気抵抗効果膜の長さおよび数を任
意に選択した状態で、各磁電変換素子ごとに切断する工
程と、その切断された各磁電変換素子の基板の端面に導
電膜を形成するとともに、その導電膜を所定箇所で除去
することによって、接続電極、入力電極、出力電極、接
地電極を形成する工程を有することを特徴とする。 【００２０】 【発明の実施の形態】 本発明の実施の形態を図１、２
を用いて説明する。なお従来例と同一の部分については
同一の符号を用いその説明を省略する。 【００２１】図１は、本発明の一実施例によって製造さ
れた磁電変換素子２０の斜視図、図２は、磁電変換素子
の製造途中において、母基板上に形成された複数の磁気
抵抗効果膜を示す斜視図である。 【００２２】磁電変換素子２０は、図１に示すように、
基板１と、保護膜９で保護された図示しない第１および
第２の感磁部と、入力電極３と、出力電極４と、接地電
極５と、接続電極７ａ、７ｂとを有している。 【００２３】次に磁電変換素子２０の製造方法を順に説
明する。 【００２４】まず、従来の磁電変換素子の製造方法と同
様の工程により、図２で示すような、保護膜９で保護さ
れた複数個の磁気抵抗効果膜１４、１４．．．が形成さ
れた母基板１１を準備する。 【００２５】次に、母基板１１を切断することにより、
所定の本数および長さを有する磁気抵抗効果膜１４を切
り出す。 【００２６】次に、基板１の相対する２個の端面１５、
１５に露出した磁気抵抗効果膜１４、１４．．．に接続
するように、端面１５、１５の全面に導電膜を形成す
る。導電膜は、従来の磁電変換素子の場合と同様の方法
により、Ａｇ金属あるいはＣｕとＮｉとの合金を三元マ
グネトロンスパッタリング法を用いて形成する。 【００２７】次に、一方の導電膜の一部をマルチワイヤ
−ソ−を用いて除去することにより入力電極３と出力電
極４と接地電極５を形成する。同様に他方の導電膜の一
部を除去することにより接続電極７ａ、７ｂを形成す
る。 【００２８】上述した工程により、図１に示すように、
２個の感磁部２ａ、２ｂ（図示せず）の一端どうしがそ
れぞれ出力電極４で接続され、感磁部２ａの他端に入力
電極３が、感磁部２ｂの他端に接地電極５がそれぞれ接
続された二素子三端子型磁電変換素子２０が得られる。 【００２９】なお、図６に示すように、一部の磁気抵抗
効果膜が電気的に接続されないことにより、実際に動作
する磁気抵抗効果膜の間隔ｄ４が広い磁電変換素子６０
も製造することができる。 【００３０】なお、導電膜の一部を除去する手段として
は、上記のようなマルチワイヤ−ソ−による方法の他
に、エッチング方法などを用いることができるが、この
方法に限定されないことはいうまでもない。 【００３１】本発明の磁電変換素子の製造方法によれ
ば、異なる本数および長さの磁気抵抗効果膜を有する様
々な磁電変換素子を、それぞれに対応したマスクパタ−
ンをあらたに準備することなく製造することができる。
すなわち、あらかじめ準備した十分長い複数個の磁気抵
抗効果膜が形成された母基板を切断し、端面に導電膜を
形成しその導電膜の一部を除去することにより、入力電
極や、出力電極や、接地電極や、接続電極に自由に形成
して、所望の磁電変換素子を製造することができる。ま
た電気的に機能しない磁気抵抗効果膜を設けることによ
り、実際に動作する磁気抵抗効果膜の間隔を自由に設定
することもできる。 【００３２】したがって異なる形状の磁気抵抗効果膜を
有する様々な磁電変換素子を、短期間に低コストで製造
することができる。 【００３３】 【発明の効果】 本発明の磁電変換素子の製造方法によ
れば、あらかじめ複数個の独立した磁気抵抗効果膜が形
成された母基板を準備し、所定の寸法に切断し、端面に
導電膜を形成し、前記導電膜を、入力電極や出力電極や
接地電極や接続電極に形成する。すなわち、磁気抵抗効
果膜の長さや個数の異なる様々な形状の感磁部を有する
磁電変換素子を、それぞれの形状に応じたマスクパタ−
ンを準備することなく製造することができるので、短期
間に、低コストで製造することができる。
気抵抗値の変化に変換するための磁電変換素子の製造方
法に関する。 【０００２】 【従来の技術】 従来から、磁気抵抗効果を有する例え
ばＩｎＳｂの膜が基板に形成されてなる磁電変換素子
が、被検知物の動きを検出するために、位置センサとし
て実用化されている。従来の磁電変換素子３０を図３の
要部平面図および図４の説明図を用いて説明する。 【０００３】従来の磁電変換素子３０は、図３に示すよ
うに、基板１の主面に第１の感磁部２ａおよび第２の感
磁部２ｂが形成され、基板１の端面に入力電極３、出力
電極４および接地電極５が形成されてなる。 【０００４】第１の感磁部２ａは、２個の磁気抵抗効果
膜６ａ、６ｂが接続電極７ａで接続され、第１の感磁部
２ａの一端には導電膜７ｃを介して入力電極３が、他端
には接続電極７ｄを介して出力電極４がそれぞれ接続さ
れることにより構成されている。第２の感磁部２ｂは、
２個の磁気抵抗効果膜６ｃ、６ｄが接続電極７ｂで接続
され、第２の感磁部２ｂの一端には接続電極７ｄを介し
て出力電極４が、他端には導電膜７ｅを介して接地電極
５がそれぞれ接続されることにより構成されている。磁
気抵抗効果膜６ａ、６ｂ、６ｃ、６ｄ上には、それぞれ
複数個の短絡膜８、８．．．が形成され、さらにその上
に磁気抵抗効果膜６ａ、６ｂ、６ｃ、６ｄおよび複数個
の短絡膜８、８．．．、導電膜７ｃ、７ｅ、接続電極７
ａ、７ｂ、７ｄを保護するための保護膜９が形成されて
いる。なお図３において、複数個の短絡膜８、８．．．
および保護膜９は図示しない。 【０００５】磁電変換素子３０は、図示するように基板
１上に形成された一対の感磁部２ａ、２ｂに、入力電極
３と出力電極４と接地電極５とが接続されて二素子三端
子型磁電変換素子として構成されているので、図中ｄ１
で示す長さおよびｄ２で示す間隔に対応する磁気パタ−
ンを有する被検知体（図示せず）を検出するようにはた
らく。 【０００６】以下に、磁電変換素子３０の製造方法を図
４の説明図を用いて説明する。なお図４は、複数個の磁
電変換素子３０、３０．．．の製造途中における図であ
って、図３のＡ−Ａ線で切断したときの断面を示す。 【０００７】まずＩｎＳｂからなるバルクウェハ−１０
および母基板１１を準備する。 【０００８】次に図４（１）に示すように、母基板１１
にバルクウェハ−１０を樹脂１２により接着する。なお
この母基板１１には、複数個の磁電変換素子３０が同時
に形成される。 【０００９】次に図４（２）に示すように、バルクウェ
ハ−１０をラッピングまたはエッチングにより薄膜化
し、ＩｎＳｂ薄膜層１３を形成する。 【００１０】次に図４（３）に示すように、マスクパタ
−ンを用いるフォトリソグラフィ−法により、ＩｎＳｂ
薄膜層１３を複数個の所定の形状を有する磁気抵抗効果
膜１４、１４．．．に形成する。 【００１１】次に図４（４）に示すように、磁気抵抗効
果膜１４、１４．．．上に真空蒸着法を用いて電気伝導
性の高い金属を蒸着し、さらにフォトリソグラフィ−法
により、短絡膜８、８．．．と図示はしないが接続電極
７ａ、７ｂ、７ｄ、導電膜７ｃ、７ｅに形成する。 【００１２】次に図４（５）に示すように、母基板１１
に形成された複数個の短絡膜８、８．．．および磁気抵
抗効果膜１４、１４．．．を保護するために、複数個の
短絡膜８、８．．．および磁気抵抗効果膜１４、１
４．．．の全面に、保護膜９をスパッタリング法あるい
はスピンオングラス法により形成する。この工程まで
で、保護膜９で保護された複数個の短絡膜８、８．．．
および磁気抵抗効果膜１４、１４．．．が、母基板１１
上に形成される。 【００１３】次に図４（６）に示すように、ダイシング
ソ−により、母基板１１を個々の素子に切断する。この
切断により、磁気抵抗効果膜１４の端部が個々の素子の
端面に露出する。 【００１４】次に図示はしないが、端面に露出した磁気
抵抗効果膜１４に接続するように、入力電極３、出力電
極４、接地電極５を、Ａｇ金属あるいはＣｕとＮｉとの
合金を三元マグネトロンスパッタリング法によりマスク
パタ−ンを用いて形成する。 【００１５】以上の工程によりチップ型の磁電変換素子
３０が得られる。 【００１６】なお同様の工程により、図５（１）のｄ３
で示すように長い磁気抵抗効果膜を有する二素子三端子
型の磁電変換素子４０や、図５（２）のｄ４で示すよう
に間隔が広い二素子三端子型の磁電変換素子５０が、そ
れぞれの磁気抵抗効果膜や接続電極、入力電極、出力電
極、接地電極に対応した固有のマスクパタ−ンを用いて
製造される。なおこれらの場合、母基板に形成される磁
気抵抗効果膜の本数および間隔等が、上記従来例と異な
る場合がある。 【００１７】 【発明が解決しようとする課題】 磁電変換素子は、検
出幅に応じた磁気抵抗効果膜の長さや、磁気パタ−ンに
対応する磁気抵抗効果膜の間隔が、その用途に応じてさ
まざまなものが要求される。したがって、それぞれの磁
気抵抗効果膜を形成するためのさまざまな形状を有する
固有のマスクパタ−ンが必要となり、その制作費用を要
するとともに、制作期間も必要であった。 【００１８】本発明は上記問題点を解決するためになさ
れたものであり、磁気抵抗効果膜の長さや間隔の異なる
磁電変換素子を製造するために、あらかじめ母基板上に
複数個の磁気抵抗効果膜を形成し、母基板とともに所定
の長さに切断し、切断面に露出した磁気抵抗効果膜に接
続する導電膜を形成し、この導電膜の一部を除去するこ
とにより、入力電極、出力電極、接地電極および接続電
極とに形成するという方法により、磁気抵抗効果膜の長
さや間隔の異なる磁電変換素子を容易に製造できるよう
になった。 【００１９】 【課題を解決するための手段】 本発明の磁電変換素子
の製造方法は、主面と端面とを有する基板と、基板の主
面に互いに一定の間隔を隔てて形成された帯状形状を有
する複数の磁気抵抗効果膜と、それら複数の磁気抵抗効
果膜から選ばれる任意の磁気抵抗効果膜を互いに電気的
に接続する、少なくとも１個の接続電極と、任意の磁気
抵抗効果膜にそれぞれ電気的に接続する、それぞれ基板
の端面に形成された、１個の入力電極と、少なくとも１
個の出力電極と、少なくとも１個の接地電極とを有する
磁電変換素子の製造方法において、複数個分の磁電変換
素子用の磁気抵抗効果膜を一枚の母基板に形成する工程
と、その母基板を、磁気抵抗効果膜の長さおよび数を任
意に選択した状態で、各磁電変換素子ごとに切断する工
程と、その切断された各磁電変換素子の基板の端面に導
電膜を形成するとともに、その導電膜を所定箇所で除去
することによって、接続電極、入力電極、出力電極、接
地電極を形成する工程を有することを特徴とする。 【００２０】 【発明の実施の形態】 本発明の実施の形態を図１、２
を用いて説明する。なお従来例と同一の部分については
同一の符号を用いその説明を省略する。 【００２１】図１は、本発明の一実施例によって製造さ
れた磁電変換素子２０の斜視図、図２は、磁電変換素子
の製造途中において、母基板上に形成された複数の磁気
抵抗効果膜を示す斜視図である。 【００２２】磁電変換素子２０は、図１に示すように、
基板１と、保護膜９で保護された図示しない第１および
第２の感磁部と、入力電極３と、出力電極４と、接地電
極５と、接続電極７ａ、７ｂとを有している。 【００２３】次に磁電変換素子２０の製造方法を順に説
明する。 【００２４】まず、従来の磁電変換素子の製造方法と同
様の工程により、図２で示すような、保護膜９で保護さ
れた複数個の磁気抵抗効果膜１４、１４．．．が形成さ
れた母基板１１を準備する。 【００２５】次に、母基板１１を切断することにより、
所定の本数および長さを有する磁気抵抗効果膜１４を切
り出す。 【００２６】次に、基板１の相対する２個の端面１５、
１５に露出した磁気抵抗効果膜１４、１４．．．に接続
するように、端面１５、１５の全面に導電膜を形成す
る。導電膜は、従来の磁電変換素子の場合と同様の方法
により、Ａｇ金属あるいはＣｕとＮｉとの合金を三元マ
グネトロンスパッタリング法を用いて形成する。 【００２７】次に、一方の導電膜の一部をマルチワイヤ
−ソ−を用いて除去することにより入力電極３と出力電
極４と接地電極５を形成する。同様に他方の導電膜の一
部を除去することにより接続電極７ａ、７ｂを形成す
る。 【００２８】上述した工程により、図１に示すように、
２個の感磁部２ａ、２ｂ（図示せず）の一端どうしがそ
れぞれ出力電極４で接続され、感磁部２ａの他端に入力
電極３が、感磁部２ｂの他端に接地電極５がそれぞれ接
続された二素子三端子型磁電変換素子２０が得られる。 【００２９】なお、図６に示すように、一部の磁気抵抗
効果膜が電気的に接続されないことにより、実際に動作
する磁気抵抗効果膜の間隔ｄ４が広い磁電変換素子６０
も製造することができる。 【００３０】なお、導電膜の一部を除去する手段として
は、上記のようなマルチワイヤ−ソ−による方法の他
に、エッチング方法などを用いることができるが、この
方法に限定されないことはいうまでもない。 【００３１】本発明の磁電変換素子の製造方法によれ
ば、異なる本数および長さの磁気抵抗効果膜を有する様
々な磁電変換素子を、それぞれに対応したマスクパタ−
ンをあらたに準備することなく製造することができる。
すなわち、あらかじめ準備した十分長い複数個の磁気抵
抗効果膜が形成された母基板を切断し、端面に導電膜を
形成しその導電膜の一部を除去することにより、入力電
極や、出力電極や、接地電極や、接続電極に自由に形成
して、所望の磁電変換素子を製造することができる。ま
た電気的に機能しない磁気抵抗効果膜を設けることによ
り、実際に動作する磁気抵抗効果膜の間隔を自由に設定
することもできる。 【００３２】したがって異なる形状の磁気抵抗効果膜を
有する様々な磁電変換素子を、短期間に低コストで製造
することができる。 【００３３】 【発明の効果】 本発明の磁電変換素子の製造方法によ
れば、あらかじめ複数個の独立した磁気抵抗効果膜が形
成された母基板を準備し、所定の寸法に切断し、端面に
導電膜を形成し、前記導電膜を、入力電極や出力電極や
接地電極や接続電極に形成する。すなわち、磁気抵抗効
果膜の長さや個数の異なる様々な形状の感磁部を有する
磁電変換素子を、それぞれの形状に応じたマスクパタ−
ンを準備することなく製造することができるので、短期
間に、低コストで製造することができる。
【図面の簡単な説明】
【図１】本発明の一実施例磁電変換素子の斜視図であ
る。 【図２】本発明の一実施例磁電変換素子の製造途中の斜
視図である。 【図３】従来の磁電変換素子の要部平面図である。 【図４】従来の磁電変換素子の製造工程を説明する説明
図である。 【図５】従来のさまざまな磁電変換素子の要部平面図で
ある。 【図６】本発明の別の実施例磁電変換素子の要部平面図
である。 【符号の説明】 １ 基板 ２ａ、２ｂ 感磁部 ３ 入力電極 ４ 出力電極 ５ 接地電極 ６ａ、６ｂ、６ｃ、６ｄ 磁気抵抗効果
膜 ７ａ、７ｂ、７ｄ 接続電極 ７ｃ、７ｅ 導電膜 ８ 短絡膜 ９ 保護膜 １０ バルクウェハ
− １１ 母基板 １２ 樹脂 １３ ＩｎＳｂ薄膜
層 １４ 磁気抵抗効果
膜 １５ 端面 ２０、３０、４０、５０、６０ 磁電変換素子
る。 【図２】本発明の一実施例磁電変換素子の製造途中の斜
視図である。 【図３】従来の磁電変換素子の要部平面図である。 【図４】従来の磁電変換素子の製造工程を説明する説明
図である。 【図５】従来のさまざまな磁電変換素子の要部平面図で
ある。 【図６】本発明の別の実施例磁電変換素子の要部平面図
である。 【符号の説明】 １ 基板 ２ａ、２ｂ 感磁部 ３ 入力電極 ４ 出力電極 ５ 接地電極 ６ａ、６ｂ、６ｃ、６ｄ 磁気抵抗効果
膜 ７ａ、７ｂ、７ｄ 接続電極 ７ｃ、７ｅ 導電膜 ８ 短絡膜 ９ 保護膜 １０ バルクウェハ
− １１ 母基板 １２ 樹脂 １３ ＩｎＳｂ薄膜
層 １４ 磁気抵抗効果
膜 １５ 端面 ２０、３０、４０、５０、６０ 磁電変換素子
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平７−147438（ＪＰ，Ａ)
特開 昭51−108588（ＪＰ，Ａ)
特開 昭59−17290（ＪＰ，Ａ)
特開 昭60−244083（ＪＰ，Ａ)
特開 平９−18067（ＪＰ，Ａ)
特開 平９−90008（ＪＰ，Ａ)
実開 平３−27060（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 43/12
G01R 33/09
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 主面と端面とを有する基板と、 基板の主面に互いに一定の間隔を隔てて形成された帯状
形状を有する複数の磁気抵抗効果膜と、 それら複数の磁気抵抗効果膜から選ばれる任意の磁気抵
抗効果膜を互いに電気的に接続する、少なくとも１個の
接続電極と、 任意の磁気抵抗効果膜にそれぞれ電気的に接続する、そ
れぞれ基板の端面に形成された、１個の入力電極と、少
なくとも１個の出力電極と、少なくとも１個の接地電極
とを有する磁電変換素子の製造方法において、 複数個分の磁電変換素子用の磁気抵抗効果膜を一枚の母
基板に形成する工程と、 その母基板を、磁気抵抗効果膜の長さおよび数を任意に
選択した状態で、各磁電変換素子ごとに切断する工程
と、 その切断された各磁電変換素子の基板の端面に導電膜を
形成するとともに、その導電膜を所定箇所で除去するこ
とによって、接続電極、入力電極、出力電極、接地電極
を形成する工程を有することを特徴とする磁電変換素子
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02554496A JP3498469B2 (ja) | 1996-02-13 | 1996-02-13 | 磁電変換素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02554496A JP3498469B2 (ja) | 1996-02-13 | 1996-02-13 | 磁電変換素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09219548A JPH09219548A (ja) | 1997-08-19 |
| JP3498469B2 true JP3498469B2 (ja) | 2004-02-16 |
Family
ID=12168934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02554496A Expired - Fee Related JP3498469B2 (ja) | 1996-02-13 | 1996-02-13 | 磁電変換素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3498469B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005091008A1 (ja) * | 2004-03-23 | 2005-09-29 | Murata Manufacturing Co., Ltd. | 長尺型磁気センサ |
-
1996
- 1996-02-13 JP JP02554496A patent/JP3498469B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09219548A (ja) | 1997-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1399748B1 (en) | Semimanufacture for a sensor for measuring a magnetic field | |
| JP3260921B2 (ja) | 可動体変位検出装置 | |
| WO1998020357A1 (en) | Magnetic field sensor | |
| JPH06130088A (ja) | 電流センサ | |
| JP3498469B2 (ja) | 磁電変換素子の製造方法 | |
| JPH05281319A (ja) | 磁気センサ | |
| KR100305043B1 (ko) | 자기검출소자와그제조방법및자기검출장치 | |
| JP2000193407A (ja) | 磁気式位置検出装置 | |
| JP3004926B2 (ja) | 磁気エンコーダ | |
| JPH07209100A (ja) | ひずみ検出器 | |
| JP4273847B2 (ja) | 磁気センサの製造方法 | |
| EP1725884B1 (en) | Improved permalloy sensor | |
| JPH0266479A (ja) | 磁気抵抗効果素子 | |
| JP3557750B2 (ja) | 磁電変換素子 | |
| JP3624454B2 (ja) | 磁電変換器およびそれを用いた位置検知装置 | |
| JP2712206B2 (ja) | 電流検出装置 | |
| JP2002084015A (ja) | 磁電変換素子およびそれを用いた磁気センサ | |
| JP3029581B2 (ja) | 磁気エンコーダ | |
| JP3528012B2 (ja) | 磁電変換素子の製造方法 | |
| JP3417144B2 (ja) | 位置センサの製造方法及び位置センサ | |
| JP2002107433A (ja) | 磁気式センサーとその製造方法、およびエンコーダー | |
| JPH02304989A (ja) | 磁気抵抗素子の製造方法 | |
| WO2006134520A1 (en) | Magnetic field sensor device | |
| JP2023046203A (ja) | 磁場検出装置 | |
| JP2023046216A (ja) | 磁場検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |