JP3496970B2 - Semiconductor device - Google Patents

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、半導体装置に関するも
のであり、更に詳しくは、半導体装置に於ける所定の配
線部分の一部を構成するヒューズ部分を切断する際の、
切断エネルギーを含むヒューズ切断条件を容易に確認す
る事が出来る半導体装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to cutting a fuse portion forming a part of a predetermined wiring portion in the semiconductor device,
The present invention relates to a semiconductor device capable of easily confirming fuse cutting conditions including cutting energy.

【０００２】[0002]

【従来の技術】従来から、従来に於いては、半導体装
置、半導体記憶装置の大容量化による微細化が著しく、
それに伴って、上記した様な、回路部分或いは素子部分
の欠陥不良の発生比率が増大している。その為、演算回
路、記憶回路、制御回路等を含む各種の半導体装置に於
いては、製造された所定の半導体装置が、予め設計され
た回路構成を有し、且つその回路全てが、正常に動作し
て、所定の設計された演算処理を正確に実行するか否か
を検査する事が、要求されており、万一、当該半導体装
置の一部の演算回路、素子部分に不良部分が発見される
と、当該不良回路、不良素子部分に連なっている配線を
適宜に設けられているヒューズ部で切断して、当該不良
回路、不良素子部分と正常な回路、正常な素子部分との
接続関係を断絶し、別途、同一のチップ基板に設けられ
ている、当該不良と判断された回路或いは素子部分と同
一構成の回路或いは素子部分、つまり予備的に配置され
ている回路或いは素子部分で、通常は、冗長回路、冗長
素子部分と称される部分に接続状態を変更して、当該不
良と判断された回路或いは素子部分を回復させ、当該半
導体装置の品質を維持する様な処理が行われている。2. Description of the Related Art Conventionally, semiconductor devices and semiconductor memory devices have been remarkably miniaturized due to their large capacity.
Along with this, the rate of occurrence of defective defects in the circuit portion or element portion as described above is increasing. Therefore, in various semiconductor devices including an arithmetic circuit, a memory circuit, a control circuit, and the like, a predetermined manufactured semiconductor device has a predesigned circuit configuration, and all the circuits are normally operated. It is required to inspect whether or not the semiconductor device operates properly to execute a predetermined designed arithmetic processing, and by any chance, a defective portion may be found in a part of the arithmetic circuit or element portion of the semiconductor device. Then, the wiring connected to the defective circuit and the defective element portion is cut by the fuse portion provided appropriately, and the connection relationship between the defective circuit and the defective element portion and the normal circuit and the normal element portion. And the circuit or element portion separately provided on the same chip substrate and having the same configuration as the circuit or element portion determined to be defective, that is, the circuit or element portion preliminarily arranged, Is a redundant circuit, redundant element Change the connection state to the portions referred moiety, allowed to recover to a circuit or device portion determines that the failure, the process such as to maintain the quality of the semiconductor device is performed.

【０００３】つまり、係る半導体装置、半導体記憶装置
に於ける欠陥不良に対し、任意の予備回路、冗長回路を
当該半導体装置内、半導体記憶装置内に構成しておき、
欠陥不良と判断された当該回路或いは素子部分を、該予
備回路、冗長回路に、ヒューズを用いて機能切り換えを
行い、当該欠陥不良の救済を実現している。処で、従来
に於いて、当該欠陥不良部分を有する回路或いは素子部
分を、正常な回路或いは素子部分から切り離す場合に
は、当該回路或いは素子部分に接続されている配線部の
一部に設けられているヒューズ部に所定の量の電流を流
すか、レーザー光線を照射して、当該ヒューズを構成し
ている物質を溶断する方法があり、前者は、電気ヒュー
ズ方式と称されて、当該ヒューズの切断には、かなりの
電流が必要であった。That is, with respect to the defect defect in the semiconductor device and the semiconductor memory device, an arbitrary spare circuit and a redundant circuit are formed in the semiconductor device and the semiconductor memory device.
The function of the circuit or element portion determined to be defective and defective is switched to the spare circuit and the redundant circuit by using a fuse, and the defective defect is relieved. Incidentally, in the conventional case, when the circuit or the element portion having the defective defective portion is separated from the normal circuit or the element portion, it is provided in a part of the wiring portion connected to the circuit or the element portion. and are either the fuse portion passing a predetermined amount of current, laser is irradiated with, there is a method of fusing a substance constituting the fuse, the former is referred to as electrical fuse system, the cutting of the fuse Required a significant current.

【０００４】又、後者に於いては、当該ヒューズ部にレ
ーザ光線を照射して、当該ヒューズを構成している物質
を溶断するものであるが、一般的には、レーザーヒュー
ズが信頼性の面及びコストの面から、良く使用されてい
る。然しながら、ヒューズの溶断状態を一定に保つに
は、レーザー光の照射エネルギー又は、ヒューズ光の照
射位置等からなるレーザー条件を当該ヒューズの上部の
絶縁膜の膜質、膜厚等から制御しなければならず、困難
を伴う操作の一つであった。In the latter, the fuse portion is irradiated with a laser beam to melt the material forming the fuse, but in general, the laser fuse is highly reliable. It is often used because of its cost. However, in order to keep the blown state of the fuse constant, the laser energy such as the irradiation energy of the laser light or the irradiation position of the fuse light must be controlled by the film quality and film thickness of the insulating film above the fuse. It was one of the difficult operations.

【０００５】従って、上記の理由から、従来から、高信
頼性で且つ生産性の高いヒューズの切断条件の割出し、
決定が可能であり、更にそのヒューズの切断を容易に且
つ正確に、然かも低コストで実行し得るヒューズの切断
方法、更には係るヒューズの切断を容易に且つ正確に、
然かも低コストで実行しえる半導体装置又は半導体記憶
装置の提供が求められている。Therefore, for the above-mentioned reason, conventionally, a highly reliable and highly productive fuse cutting condition is determined.
A method of cutting a fuse that can be determined, and that can be easily and accurately cut at a low cost, and that is easy and accurate.
Providing natural duck semiconductor device or semiconductor memory device may perform at a lower cost is demanded.

【０００６】処で、従来に於いて、係る電気ヒューズ或
いはレーザーヒューズの溶断状態を把握するには、通
常、正規の半導体装置、或いは半導体記憶装置の所定の
回路或いは素子部分とは別に、実験用のチップ或いは品
質管理用の試験チップを作成し、係る試験チップ上に形
成されている幾つかのヒューズに流す電流の量を複数段
階に変更するとか、該ヒューズに照射されるレーザーの
照射条件を複数段階に振って、当該ヒューズの溶断する
状態を、目視により観察し、如何なる条件で、該ヒュー
ズを溶断するのが好ましいかを判断して、その条件を用
いて、実際の半導体装置或いは半導体記憶装置に於け
る、該欠陥不良回路或いは素子部分に接続されている配
線に含まれるヒューズを切断して、新たに当該欠陥不良
回路或いは素子部分と同一の機能を発揮しうる冗長回
路、冗長素子部分と配線の付け替えを実行するものであ
る。Here, in the past, in order to grasp the blown state of the electric fuse or the laser fuse, it is usually necessary to carry out an experiment separately from a regular semiconductor device or a predetermined circuit or element portion of a semiconductor memory device. Chip or a test chip for quality control is created, and the amount of current flowing through some fuses formed on the test chip is changed in multiple stages, or the irradiation condition of the laser irradiated on the fuse is changed. The fuse is blown in multiple stages, and the blown state of the fuse is visually observed to determine under what conditions it is preferable to blow the fuse, and the conditions are used to determine the actual semiconductor device or semiconductor memory. In the device, the fuse included in the wiring connected to the defective defective circuit or element portion is cut, and the defective defective circuit or element portion is newly replaced. Redundancy circuit capable of exhibiting one function, and executes the replacement of the redundant elements portion and wiring.

【０００７】然しながら、係る従来の方法では、当該ヒ
ューズの最適な溶断条件を把握するのにかなりの時間が
掛かり、且つ均一な品質管理も出来ないと言った問題が
存在していた。又、上記の様に、ヒューズの溶断条件を
同一にする為に、保護ウェル領域を切断するウェハー上
に、該試験チップを形成する事が望ましいが、該ウェハ
ー内のプロセス条件のばらつきを配慮すると、ウェハー
内に複数個の試験チップを配置する必要があり、１ウェ
ハー当たりのチップ数は、減少する事になり、１ウェハ
ー上に多数のチップを配置した半導体装置を形成する事
が困難となる。However, in such a conventional method, there is a problem in that it takes a considerable amount of time to grasp the optimum fusing condition of the fuse and uniform quality control cannot be performed. Further, as described above, consideration for you the fusing conditions fuse the same onto a wafer to cleave the protective well region, but it is preferable to form the test chip, variations in process conditions within the wafer Then, it is necessary to arrange a plurality of test chips in the wafer, and the number of chips per wafer is reduced, which makes it difficult to form a semiconductor device in which a large number of chips are arranged on one wafer. Become.

【０００８】[0008]

【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特別な試験チップを半導
体記憶装置を含む、半導体装置の同一の基板内に形成す
る事なく、簡易な構成によって、ヒューズ切断条件を容
易に且つ正確に、然かも低コストで確認把握する事の出
来る機能を有する半導体記憶装置を含む、半導体装置を
提供するものである。SUMMARY OF THE INVENTION The object of the present invention is to improve the above-mentioned drawbacks of the prior art and to simplify the formation of a special test chip including a semiconductor memory device in the same substrate of a semiconductor device. With such a configuration, a semiconductor device including a semiconductor memory device having a function of easily and accurately confirming and grasping a fuse cutting condition at low cost is provided.

【０００９】[0009]

【課題を解決するための手段】本発明は上記した目的を
達成するため、以下に記載されたような技術構成を採用
するものである。即ち、本発明は、ヒューズの切断条件
を割り出すための回路を含む半導体装置であって、該回
路は、通常の演算処理回路が配置形成されている半導体
装置の同一基板上の所定の位置に設けられた保護ウェル
領域、該保護ウェル領域内に並列的に配置されている複
数個の同一規格からなるヒューズ群、該ヒューズ群を構
成する各々のヒューズの一端部に共通的に接続されてい
る第１の共通端子部、該ヒューズ群を構成する各々のヒ
ューズの他端部のそれぞれに接続されているスイッチ手
段、各々の該スイッチ手段の他端部と共通的に接続され
ている第２の共通端子部、該保護ウェル領域に接続され
た第３の端子部、及び、各々の該スイッチ手段のそれぞ
れに設けられ、各々の該スイッチ手段を個別的に選択駆
動させる駆動信号が入力される駆動信号入力部から構成
され、該ヒューズ群の複数のヒューズを切断した状態で
一つ一つのヒューズの切断状態を検出することが可能で
ある半導体装置である。In order to achieve the above-mentioned object, the present invention adopts the technical constitution as described below. That is, the present invention is based on the fuse cutting condition.
A semiconductor device including a circuit for determining
The path is a protective well region provided at a predetermined position on the same substrate of a semiconductor device in which a normal arithmetic processing circuit is arranged and formed, and a plurality of the same standards arranged in parallel in the protective well region. fuse group consisting of a first common terminal portion, which is commonly connected to one end of each of the fuse constituting the fuse group, other human <br/> Yuzu of each constituting the fuses Switch means connected to each of the end portions, a second common terminal portion commonly connected to the other end portion of each of the switch means, a third terminal portion connected to the protective well region , and state provided in each of each of said switch means is composed of the drive signal input section drive signal for each of said switching means selectively driven individually is input, and cut a plurality of fuses of the fuse group so
It is possible to detect the blown state of each fuse
Is a semiconductor device Ru Oh.

【００１０】[0010]

【作用】本発明に係る半導体装置は、上記の様な技術構
成を採用しているので、当該半導体装置に於ける配線を
切断する為のヒューズの溶断条件を、当該半導体装置の
所定の回路が構成されている基板と同一の基板の一部に
設けた、ヒューズの溶断条件把握回路により、複数種の
電流条件もしくはレーザーの照射条件を変えて当該ヒュ
ーズを溶断処理し、当該ヒューズの溶断条件を迅速且つ
正確に、把握確認する事が可能である。Since the semiconductor device according to the present invention employs the technical configuration as described above, the predetermined circuit of the semiconductor device can be set in accordance with the fusing condition of the fuse for cutting the wiring in the semiconductor device. provided in a part of the configured same substrate as the substrate, the fusing conditions grasp circuit fuses are properly even more current conditions the fuse blown process by changing the irradiation conditions of the laser, blowing of the fuse It is possible to quickly and accurately grasp and confirm the conditions.

【００１１】然かも、本発明に於いては、通常のウェハ
ー試験を実行する以前の段階に於いて、当該ヒューズの
溶断条件を把握する事が可能となる他、当該ヒューズの
溶断条件を把握する為の上記回路構成を作動させるに際
し、当該回路構成の動作チェックを、当該半導体装置を
構成する各種の回路或いは素子部分に対する、通常の動
作試験と同時に、可能であれば、それと同一のプログラ
ムを用いて実行する事が可能となる。Of course, in the present invention, it is possible to grasp the fusing conditions of the fuse in the stage before the execution of the normal wafer test, and to grasp the fusing conditions of the fuse. upon actuating the circuit arrangement for the operation switch E click of the circuit arrangement, for various circuits or elements portion constituting the semiconductor device, at the same time as the normal operation test, where possible, identical to that of It can be executed using a program.

【００１２】又、本発明に於いては、従来の様な、試験
チップを当該半導体装置と同一ウェハー内に作り込む事
を必要としないので、パットの針後によるダメージがな
く、更には、実験用、品質管理用等の試験チップを、該
半導体装置のウェハー、基板上に形成しないので、ウェ
ハー一枚当たりの製品チップの数を向上させる事も可能
となる。Further, in the present invention, it is not necessary to form a test chip in the same wafer as the semiconductor device as in the conventional case, so that there is no damage due to the needle after the pad, and further, an experiment is performed. Chips for quality control and quality control are not formed on the wafer or substrate of the semiconductor device, so that the number of product chips per wafer can be increased.

【００１３】更には、本発明に於いては、完成された半
導体装置の信頼性が向上すると共に、低コストの半導体
装置を製造する事が可能となる。Further, according to the present invention, the reliability of the completed semiconductor device is improved, and a low-cost semiconductor device can be manufactured.

【００１４】[0014]

【実施例】以下に、本発明に係る半導体装置の具体例を
図面を参照しながら詳細に説明する。図１は、本発明に
係る半導体装置の一具体例の構成を示すブロックダイア
グラムであって、図中、通常の演算処理回路２が配置形
成されている半導体装置１の同一基板４上の所定の位置
１０にヒューズ溶断条件確認手段５が設けられており、
該ヒューズ溶断条件確認手段５は、図２に示す様に、少
なくとも保護ウェル領域１１、該保護ウェル領域１１内
に並列的に配置されている複数個の同一規格からなるヒ
ューズ群１２（１２─１、１２─２、１２─３、・・・
・１２─ｎ）、該ヒューズ群１２を構成する各ヒューズ
１２─１、１２─２、１２─３、・・・・１２─ｎの一
端部Ａに共通的に接続されている第１の共通端子部１
３、該ヒューズ群１２を構成する各ヒューズ１２─１、
１２─２、１２─３、・・・・１２─ｎの他端部Ｂのそ
れぞれに接続されているスイッチ手段１４（１４─１、
１４─２、１４─３、・・・・１４─ｎ）、該各スイッ
チ手段１４の該各ヒューズ１２─１、１２─２、１２─
３、・・・・１２─ｎの他端部Ｂと接続している一端部
Ｃの反対側にある他端部Ｄと共通的に接続されている第
２の共通端子部１５、該保護ウェル領域１１に接続され
た第３の端子部１６、及び、該各スイッチ手段１４のそ
れぞれに設けられ、当該各スイッチ手段１４を個別的に
選択駆動させる駆動信号が入力される駆動信号入力部１
７（１７─１、１７─２、１７─３、・・・・１７─
ｎ）から構成されている半導体装置１である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A specific example of a semiconductor device according to the present invention will be described in detail below with reference to the drawings. FIG. 1 is a block diagram showing a configuration of a specific example of a semiconductor device according to the present invention. In the figure, a predetermined arithmetic operation circuit 2 is provided on a same substrate 4 of a semiconductor device 1 on which a predetermined operation is performed. A fuse blowing condition confirmation means 5 is provided at a position 10,
As shown in FIG. 2, the fuse blowing condition confirmation means 5 includes at least a protective well region 11 and a plurality of fuse groups 12 (12-1) arranged in parallel in the protective well region 11 and having the same standard. , 12-2, 12-3, ...
.. 12-n), a first common that is commonly connected to one end A of each of the fuses 12-1, 12-2, 12-3 ,. Terminal part 1
3, fuses 12-1 constituting the fuse group 12,
12-2, 12-3, ... 12-n switch means 14 (14-1, 14-1 connected to each of the other end B)
14-2, 14-3, ... 14-n), the fuses 12-1, 12-2, 12- of the switch means 14 respectively.
The second common terminal portion 15, which is commonly connected to the other end portion D on the opposite side of the one end portion C which is connected to the other end portion B of 12 ... the third terminal portion 16 connected to region 11, and, provided in each of the respective switching means 14, the drive signal input section 1, the driving signal the respective switching means 14 for selectively driving individually is input
7 (17-1, 17-2, 17-3, ... 17-
n) is a semiconductor device 1.

【００１５】つまり、本発明に於いては、半導体装置１
に於けるヒューズの溶断状態を正確に把握する為には、
試験により予め溶断テストされるヒューズ群１２に対す
る溶断条件は、当該試験、実験結果から決定されるヒュ
ーズの溶断条件、例えば、当該ヒューズに流される電流
値、或いは当該ヒューズに照射されるレーザーの照射条
件によって、実際に溶断される、当該半導体装置中の正
規の回路に於けるヒューズ部が受ける条件と同一である
必要があり、その為、当該試験チップ、つまり本発明で
いうヒューズ溶断条件確認手段５は、当該半導体装置を
構成する同一の基板、ウェハー内に形成する事が望まし
い。That is, in the present invention, the semiconductor device 1
In order to accurately grasp the blown state of the fuse in
The fusing conditions for the fuse group 12 to be subjected to the fusing test in advance by the test are the fusing conditions of the fuse determined from the test and the experiment result, for example, the current value passed through the fuse, or the irradiation condition of the laser applied to the fuse. Therefore, it is necessary that the condition is the same as that of the fuse part in the regular circuit in the semiconductor device that is actually blown by the test chip, that is, the fuse blowing condition confirmation means 5 in the present invention. Are preferably formed on the same substrate or wafer that constitutes the semiconductor device.

【００１６】更に、本発明に於いては、該ヒューズ群１
２に於いて形成された複数個のヒューズのそれぞれの溶
断状態が、電気的に、且つ自動的に解析しうる様に構成
されている事が望ましい。係る構成を採用する事によ
り、該ヒューズ溶断条件確認手段５を構成する試験チッ
プのヒューズを最適な状態で、溶断しうる最適な溶断条
件を迅速に且つ効率良く、自動的に確認把握する事が可
能となる。Further, in the present invention, the fuse group 1
It is preferable that the blown states of the plurality of fuses formed in 2 can be electrically and automatically analyzed. By adopting such a configuration, it is possible to automatically and promptly and automatically confirm and grasp the optimum fusing condition that can blow the fuse in the test chip fuse constituting the fuse blowing condition confirmation means 5 in the optimum state. It will be possible.

【００１７】本発明に於いては、本発明に係る該ヒュー
ズ溶断条件確認手段５を、当該半導体記憶装置を含む半
導体装置１を構成する主たる回路或いは素子部分の配
置、或いはそれ等の高密度集積化を妨げない様な位置に
配置せしめる事が望ましい。つまり、本発明に於いて
は、該ヒューズ溶断条件確認手段５は、当該半導体装置
１に於けるチップサイズが大幅に変わらない様に、例え
ば、パットとパットの間等で動作回路レイアウト禁止領
域に設ける事が望ましい。In the present invention, the fuse blowing condition confirming means 5 according to the present invention is arranged in a main circuit or an element portion constituting the semiconductor device 1 including the semiconductor memory device, or high density integration thereof. It is desirable to place it in a position that does not interfere with conversion. That is, in the present invention, the fuse blowing condition confirmation means 5 is provided in the operation circuit layout prohibition area between the pads so that the chip size in the semiconductor device 1 does not change significantly. It is desirable to provide it.

【００１８】更に、本発明に於いては、係る試験用のヒ
ューズを含むヒューズ溶断条件確認手段５は、当該半導
体装置１に於ける通常のウェハー試験を実行する以前の
段階で、当該ヒューズの溶断試験を行う事が出来、従っ
てプロービングによるパットのダメージを軽減させる事
も可能となる。本発明に於ける半導体装置１に於いて
は、上記した様な基本的構成により、高信頼性のある然
かも生産性の高い半導体装置に於けるヒューズ切断方法
を実現させる事が可能となる。Further, in the present invention, the fuse blowing condition confirmation means 5 including such a test fuse blows the fuse at a stage before executing the normal wafer test in the semiconductor device 1. It is possible to carry out a test, and it is therefore possible to reduce the damage to the putt caused by probing. In the semiconductor device 1 according to the present invention, with the basic configuration as described above, it is possible to realize a fuse cutting method in a highly reliable semiconductor device with high productivity.

【００１９】本発明に於ける半導体装置１で使用される
該ヒューズ１２（以後、ヒューズ群１２をヒューズとよ
ぶこともある）は、電流により溶断される電気ヒューズ
であっても良いが、レーザーを照射させる事によって、
溶断するレーザーヒューズである事が好ましい。係るレ
ーザーヒューズを用いる事によって、微細な配線構成に
於いても、より正確で、且つより緻密な溶断条件を迅速
に、且つ自動的に把握する事が出来る。The fuse 12 used in the semiconductor device 1 according to the present invention (hereinafter, the fuse group 12 is referred to as a fuse).
Bukoto also present), but may be I Oh electrical fuse is blown by the current, by which is irradiated with a laser,
A laser fuse that blows is preferable. By using such a laser fuse, more accurate and more precise fusing conditions can be quickly and automatically grasped even in a fine wiring configuration.

【００２０】次に、本発明に係る該半導体装置１に於い
ては、前記した様に、ヒューズの溶断状態を正確に把握
する為、当該試験を行う事によって溶断されるヒューズ
群１２は、当該試験結果から決定される溶断条件、例え
ばレーザー照射条件で溶断される当該半導体装置１の主
回路、主素子部分に設けられているヒューズの溶断条件
と同一化される必要があり、その為、該ヒューズ溶断条
件確認手段５は、当該半導体装置１と同一のチップもし
くは基板４に設ける事が望ましい。Next, in the semiconductor device 1 according to the present invention, as described above, in order to accurately grasp the blown state of the fuse, the fuse group 12 blown by performing the test is It is necessary to be the same as the fusing condition determined from the test result, for example, the fusing condition of the fuse provided in the main circuit and main element portion of the semiconductor device 1 that is blown by the laser irradiation condition. fuse condition confirmation unit 5, and also the semiconductor device 1 the same chip and rather <br/> it is desirable to provide the substrate 4.

【００２１】通常は、該ヒューズ溶断条件確認手段５
は、当該半導体装置１の周辺に形成された、回路或いは
素子部分が配置されていない空きの部分を利用して配置
形成されている事が好ましい。又、本発明に於いては、
該ヒューズ溶断条件確認手段５の、該ヒューズ群１２を
構成する複数個のヒューズ１２─１、１２─２、１２─
３、・・・・１２─ｎのそれぞれは、互いに同一の規格
（形状、材質、寸法、抵抗値等）を有するもので有っ
て、そのそれぞれは、互いに並列に配置形成されてい
る。Usually, the fuse blowing condition confirmation means 5
Are preferably arranged and formed by utilizing a vacant portion formed around the semiconductor device 1 where no circuit or element portion is arranged. Further, in the present invention,
A plurality of fuses 12-1, 12-2, 12-constituting the fuse group 12 of the fuse blowing condition confirmation means 5.
.., 12-n have the same standard (shape, material, size, resistance value, etc.), and are arranged in parallel with each other.

【００２２】又、本発明に於ける該ヒューズ群１２を構
成する複数個のヒューズ１２─１、１２─２、１２─
３、・・・・１２─ｎの数は、特に限定されるものでは
ないが、当該ヒューズ１２を切断する為に使用される、
複数の互いに異なるヒューズ切断設定条件の数に、一致
している事が望ましい。然しながら、本発明に於いて
は、当該ヒューズ１２の数は、必ずしも、該ヒューズ切
断設定条件の数に一致している必要はなく、予め定めら
れた該ヒューズ切断設定条件の数より多くても良い。Further, a plurality of fuses 12-1, 12-2, 12-constituting the fuse group 12 in the present invention.
The number of 3, ..., 12-n is not particularly limited, but is used for cutting the fuse 12.
It is desirable that the numbers match a plurality of different fuse cutting setting conditions. However, in the present invention, the number of the fuses 12 need not necessarily match the number of the fuse cutting setting conditions, and may be larger than the number of the fuse cutting setting conditions set in advance. .

【００２３】又、本発明に於いては、該ヒューズ溶断条
件確認手段５に於ける該ヒューズ群１２は、当該半導体
装置１の基板に別途形成された保護ウェル領域１０に形
成されている事が望ましい。これは、図３に示す様に、
当該ヒューズ溶断条件確認手段５の該ヒューズ１２が、
適宜のレーザー照射手段２０から適宜のエネルギーを持
ったレーザー２１が放射され、該ヒューズ溶断条件確認
手段５の該ヒューズ１２に照射される場合、当該レーザ
ーの照射条件が強すぎると、当該ヒューズ直下の基板に
レーザーによって孔部２２が形成される等、ダメージを
与える事があり、それによって、予め定められた基板の
電位が変化してしまい、当該半導体装置１が、所定の機
能を発揮する事が不可能となる可能性がある。Further, in the present invention, the fuse group 12 in the fuse blowing condition confirming means 5 is formed in the protective well region 10 formed separately on the substrate of the semiconductor device 1. desirable. This is, as shown in FIG.
The fuse 12 of the fuse blowing condition confirmation means 5 is
When a laser 21 having an appropriate energy is emitted from an appropriate laser irradiating means 20 and irradiates the fuse 12 of the fuse blowing condition confirming means 5, if the laser irradiating condition is too strong, the temperature directly below the fuse is The substrate may be damaged by the formation of the holes 22 by the laser, which may change the predetermined potential of the substrate, and the semiconductor device 1 may exhibit a predetermined function. It may be impossible.

【００２４】その為、本発明に於いては、基板４の導電
性とは異なる導電性を有する保護ウェル領域１１を形成
し、該保護ウェル領域１１の中に、該ヒューズ溶断条件
確認手段５を配置形成させるものである。一方、本発明
に係る半導体装置に於いて、該スイッチ手段１４は、ト
ランジスタで構成されている事が好ましく、更には、該
トランジスタは、ＭＯＳＦＥＴトランジスタである事が
望ましい。[0024] Therefore, in the present invention, to form a protected well region 1 1 having different conductivity from the conductive substrate 4, in the protective well region 1 1, the blown fuse condition confirmation means 5 is arranged and formed. On the other hand, in the semiconductor device according to the present invention, the switch means 14 is preferably composed of a transistor, and further, the transistor is preferably a MOSFET transistor.

【００２５】又、本発明に於いては、該スイッチ手段１
４を選択的にＯＮ／ＯＦＦさせる該駆動信号入力部１７
は、当該トランジスタの制御端子である事が望ましく、
当該トランジスタがＭＯＳＦＥＴトランジスタである場
合には、該駆動信号入力部１７は、当該トランジスタの
ゲート端子であっても良い。更に、本発明に於いては、
該ヒューズ溶断条件確認手段５の該ヒューズ群１２を構
成する複数個のヒューズの一方の端部Ａは、互いに共通
に接続され、第１の共通端子部であるパット１３に接続
されており、当該ヒューズ１２の他方の端部Ｂは、当該
スイッチ手段１４の一端部Ｃと接続され、その他方の端
部Ｄは、互いに共通に接続され、第２の共通端子部であ
るパット１５に接続されている。Also, in the present invention, the switch means 1
The drive signal input section 17 for selectively turning ON / OFF the No. 4
Is preferably the control terminal of the transistor,
When the transistor is a MOSFET transistor, the drive signal input unit 17 may be the gate terminal of the transistor. Furthermore, in the present invention,
One ends A of a plurality of fuses forming the fuse group 12 of the fuse blowing condition confirmation means 5 are commonly connected to each other and are connected to a pad 13 which is a first common terminal portion. The other end B of the fuse 12 is connected to one end C of the switch means 14, and the other end D is connected to each other in common and to the pad 15 which is a second common terminal. There is.

【００２６】該第２の共通端子部１５は、ＧＮＤ等の接
地端子である事が望ましい。一方、本発明に於ける該駆
動信号入力部１７には、該ヒューズ群１２のそれぞれの
ヒューズ１２─１、１２─２、１２─３、・・・・１２
─ｎを個別に選択する選択信号発生手段２５が接続され
ている事が望ましい。該選択信号発生手段２５は、当該
半導体装置１に於ける該演算処理回路２を駆動させる駆
動信号発生手段から出力される駆動信号で有っても良
く、該演算処理回路２を駆動させる駆動信号は、該半導
体装置１に配置されている適宜の記憶手段に格納されて
いる、当該半導体装置１の動作プログラムに従って、該
半導体装置１を構成する各種の回路或いは素子部分の動
作状態をテストする動作信号を使用する事も可能であ
る。The second common terminal portion 15 is preferably a ground terminal such as GND. On the other hand, in the drive signal input section 17 of the present invention, the fuses 12-1, 12-2, 12-3, ...
It is desirable that the selection signal generating means 25 for individually selecting --n is connected. The selection signal generation means 25 may be a drive signal output from a drive signal generation means for driving the arithmetic processing circuit 2 in the semiconductor device 1, and a drive signal for driving the arithmetic processing circuit 2 may be used. Is an operation for testing the operating states of various circuits or element parts which constitute the semiconductor device 1 according to an operation program of the semiconductor device 1 stored in an appropriate storage means arranged in the semiconductor device 1. It is also possible to use signals.

【００２７】例えば、該スイッチ手段１４は、選択信号
発生手段２５を介して、通常の動作で使用されるセルの
選択回路によって作られる信号により制御されるもので
有っても良い。つまり、本発明に於いては、上記の構成
を採用すれば、当該半導体装置１の主たる回路或いは素
子部分の動作プログラムを用いて、当該ヒューズ溶断条
件確認手段５の該スイッチ手段１４の動作が正常である
か異常であるかの動作チエックを同時に実行させる事も
可能である。For example, the switch means 14 may be controlled by a signal generated by a selection circuit of a cell used in a normal operation via the selection signal generating means 25. That is, in the present invention, if the above configuration is adopted, the operation of the switch means 14 of the fuse blowing condition confirmation means 5 is normally performed by using the operation program of the main circuit or element portion of the semiconductor device 1. It is also possible to simultaneously execute the operation check for whether it is abnormal or abnormal.

【００２８】即ち、該選択信号発生手段２５には、該半
導体装置１の駆動系から、例えば適宜のアドレス信号が
入力されるものである。又、本発明に於ける該半導体装
置は、半導体記憶装置である事が望ましい。次に、本発
明に於ける上記構成を有する半導体装置１を用いて、ヒ
ューズを溶断する為のヒューズ溶断条件を決定する方法
の具体例を以下に説明する。That is, for example, an appropriate address signal is input to the selection signal generating means 25 from the drive system of the semiconductor device 1. Further, the semiconductor device in the present invention is preferably a semiconductor memory device. Next, a specific example of the method of determining the fuse blowing condition for blowing the fuse using the semiconductor device 1 having the above-described configuration according to the present invention will be described below.

【００２９】本発明に於いて、最適なヒューズ溶断条件
を確認し決定する方法の一例としては、該ヒューズ溶断
条件確認手段５を構成する複数個のヒューズ１２─１、
１２─２、１２─３、・・・・１２─ｎのそれぞれに、
同時にもしくは所定のシーケンスによって、複数の異な
るレーザー照射条件によるレーザーを照射して、当該ヒ
ューズ１２─１、１２─２、１２─３、・・・・１２─
ｎのそれぞれの切断、溶断状態を電気的に把握するもの
である。In the present invention, as an example of the method for confirming and determining the optimum fuse blowing condition, a plurality of fuses 12-1 constituting the fuse blowing condition confirming means 5,
12-2, 12-3, ... 12-n,
The properly also simultaneously by a predetermined sequence, by irradiating a laser with a plurality of different laser irradiation conditions, the fuse 12─1,12─2,12─3, ···· 12─
The cutting and fusing states of n are electrically grasped.

【００３０】本発明に於ける係るヒューズ１２の溶断状
態の把握方法に付いて説明すると、図３に示す様に、当
該レーザーが、該ヒューズに照射されると、当該レーザ
ーのエネルギーに応じて、当該ヒューズ１２が、全く溶
断されない場合、溶断が不完全な場合、溶断が強すぎ
て、該ヒューズ直下の基板にダメージを与える場合、該
ヒューズが完全に溶断される場合があり、更に、当該ヒ
ューズ１２の溶断された両端部及びヒューズ直下の基板
との関係を検討すると、溶断されない場合或いは溶断が
不完全な場合には、当該ヒューズ両端の抵抗値は、該ヒ
ューズが切断されず連続している事から、該ヒューズを
構成する物質の抵抗値と略同一となる。A method of grasping the blown state of the fuse 12 according to the present invention will be described. As shown in FIG. 3, when the laser is irradiated onto the fuse, the energy of the laser changes according to the energy of the laser. When the fuse 12 is not blown at all, when the fuse is incomplete, when the fuse is too strong to damage the substrate immediately below the fuse, the fuse may be blown completely. Examining the relationship between the blown end portions of 12 and the substrate directly below the fuse, the resistance values at both ends of the fuse are continuous when the fuse is not blown or when the fuse is incomplete. Therefore, the resistance value is substantially the same as the resistance value of the material forming the fuse.

【００３１】一方、溶断が強すぎて、ヒューズの切断端
部が、図３のＹで示される様に、保護ウェル領域１１に
接触している場合には、当該ヒューズの端部Ａと該保護
ウェル領域１１とが導通する。又、適正な溶断条件で、
溶断処理された場合には、図３のＸで示される様に、該
ヒューズ１２は、完全に溶断され、該ヒューズの切断端
部は、若干垂れ下がるが、保護ウェル領域１１との接触
がない状態に維持される。On the other hand, blowing is too strong, the cut ends of the fuse, as indicated by Y in FIG. 3, when in contact with the protective well region 1 1, the end A and the of the fuse a protective well region 1 1 is turned on. Also, under proper fusing conditions,
If it is blown process, as indicated by X in FIG. 3, the fuse 12 is completely blown, the cut ends of the fuse, but hangs down slightly, there is no contact between the protective well region 1 1 Maintained in a state.

【００３２】従って、係る場合には、当該ヒューズ１２
の両端部ＡとＢとの間の抵抗及び該ヒューズの一方の端
子Ａと該保護ウェル領域１１との間の抵抗は、何れも無
限大となる。従って、係る解析を電気的に確認する様に
設計すれば、当該ヒューズ１２の溶断条件の最適値を把
握する事が可能となる。Therefore, in such a case, the fuse 12 concerned
Resistance between the resistor and the first terminal A and the protective well region 1 1 of the fuse between the two end portions A and B of both infinite. Therefore, if it is designed to electrically confirm the analysis, it becomes possible to grasp the optimum value of the fusing condition of the fuse 12.

【００３３】その為、本発明に於いては、前記した様
に、該ヒューズ溶断条件確認手段５の複数個の該ヒュー
ズ１２のそれぞれに異なる照射条件を有するレーザーを
照射させると同時に、該ヒューズ１２の端子ＡとＢの間
の電圧若しくは電流を測定すると同時に、該ヒューズ１
２の一方の端子Ａと該保護ウェル領域１０に接続された
端子１６との間の電圧若しくは電流を測定する事によ
り、それぞれのヒューズ１２に於ける溶断状態を推測す
る事が出来る。Therefore, in the present invention, as described above, each of the fuses 12 of the fuse blowing condition confirming means 5 is irradiated with a laser having different irradiation conditions, and at the same time, the fuses 12 are simultaneously irradiated. At the same time as measuring the voltage or current between terminals A and B of
By measuring the voltage or current between the one terminal A of the two and the terminal 16 connected to the protective well region 10, the blown state of each fuse 12 can be estimated.

【００３４】その為、本発明に於いては、それぞれに異
なる照射条件を有するレーザーを該ヒューズ１２の各々
異なるヒューズに照射させた後、又は同時に、該スイッ
チ手段１４を作動させて、該ヒューズ１２のそれぞれを
順次に選択して、当該選択されたヒューズの端子ＡとＢ
の間の電圧若しくは電流と該ヒューズ１２の一方の端子
Ａと該保護ウェル領域１０に接続された端子１６との間
の電圧もしくは電流を測定し、その結果を、その時のレ
ーザーの照射条件と共に適宜の記憶手段に記憶させてお
く。Therefore, in the present invention, the switch means 14 is actuated after irradiating different fuses of the fuses 12 with lasers having different irradiation conditions, respectively, and then the fuses 12 are activated. Of each of the fuses are sequentially selected, and the terminals A and B of the selected fuse are
Voltage or current and voltage between the one terminal A and the terminal 16 connected to the protective well region 10 of the fuse 12 is also properly measures the current, the result, irradiation conditions of the laser at that time between the It is also stored in an appropriate storage means.

【００３５】上記の測定操作が、全てのヒューズ１２─
１、１２─２、１２─３、・・・・１２─ｎのそれぞれ
について完了した後、該記憶手段に格納された該ヒュー
ズの溶断条件の中から、上記した判定基準で、当該ヒュ
ーズ１２が完全に切断されていると判断されるヒューズ
１２に対する一つもしくは複数の溶断条件の中から平均
値を演算して求め、その結果を当該半導体装置１に於け
るヒューズを溶断する場合の最適溶断条件と決定するも
のである。All the fuses 12--
1,12─2,12─3, was completed had One each of ···· 12─n <br/>, from the fusing conditions of the fuses stored in the storage means, the criterion described above in one also properly is determined by calculating the average value from a plurality of blowing conditions for the fuse 12 to be determined with the fuse 12 is completely disconnected, in the fuse results in the semiconductor device 1 It is determined as the optimum fusing condition for fusing.

【００３６】本発明に於いては、上記したスイッチ手段
１４を選択的に動作させる事により、係るヒューズ溶断
条件確認手段５の回路、特にスイッチ手段１４の動作特
性を通常の動作試験のプログラムを用いて検査する事が
可能である。更に、本発明に於いては、試験用ヒューズ
は、当該半導体装置１に於ける通常ウェハー試験の前に
任意のレーザー照射条件でヒューズにレーザーを照射す
る事により、従来の様に、試験によるパットのダメージ
を回避する事が出来る。In the present invention, by selectively operating the above-mentioned switch means 14, the circuit of the fuse blowing condition confirming means 5, in particular, the operating characteristics of the switch means 14 is used by a normal operation test program. It is possible to inspect. Further, in the present invention, the test fuse is formed by irradiating the fuse with a laser under an arbitrary laser irradiation condition before the normal wafer test in the semiconductor device 1 as in the conventional case. You can avoid the damage of.

【００３７】又、本発明に於いては、該スイッチ手段１
４を構成するトランスファトランジスタ、例えばＭＯＳ
ＦＥＴトランジスタ、のゲートは、通常の動作で使用さ
れる任意の選択回路のよって制御される為、ウェハー試
験時に通常の動作試験の結果、良品と判定されたチップ
は、当然該トランスファトランジスタのゲート回路制御
回路も正常に動作しているものと判断出来る。Also, in the present invention, the switch means 1
4, a transfer transistor such as a MOS
Since the gate of the FET transistor is controlled by an arbitrary selection circuit used in normal operation, a chip judged to be a non-defective product as a result of a normal operation test during a wafer test is, of course, a gate circuit of the transfer transistor. It can be judged that the control circuit is also operating normally.

【００３８】又、本発明に於いては、係るウェハー試験
時にレーザー照射条件を決定する事が出来るので、特に
高信頼性でかつ生産性の良いレーザーヒューズの切断方
法が実現する。更に、本発明に於いては、実験用又は品
質管理用のチップをウェハー上に形成しないので、ウェ
ハー一枚当たりの製品チップ数が増大出来、低コストの
半導体装置又は半導体記憶装置を製造する事が可能とな
る。Further, in the present invention, since the laser irradiation conditions can be determined at the time of the wafer test, a method of cutting a laser fuse with high reliability and high productivity can be realized. Furthermore, in the present invention, since no experimental or quality control chips are formed on the wafer, the number of product chips per wafer can be increased, and a low-cost semiconductor device or semiconductor memory device can be manufactured. Is possible.

【００３９】図４は、本発明に於ける半導体装置１を用
いて、ヒューズ１２の溶断条件確認操作と通常の半導体
装置の動作試験操作の手順を示すフローチャートであ
る。つまり、ステップ（１）に於いては、上記したヒュ
ーズ溶断条件確認手段５に於ける各ヒューズに所定の異
なる照射条件を有するレーザーを照射して、該ヒューズ
１２を溶断処理する工程であり、本発明に於いては、係
る溶断処理を通常のウェハー試験以前に実行するもので
あるから、レーザー照射による試験に基づいてパットの
ダメージを回避する事が出来る。ステップ（２）に於い
ては、通常のウェハー試験を行うと同時に、欠陥不良を
有する回路或いは素子部分を確認し且つステップ（１）
に於いて得られた情報から、レーザーの照射条件を決定
する。FIG. 4 is a flow chart showing the procedure of the operation of confirming the blowing condition of the fuse 12 and the operation test of the ordinary semiconductor device, using the semiconductor device 1 of the present invention. That is, in step (1), the fuses in the fuse blown condition confirming means 5 are irradiated with lasers having different predetermined irradiation conditions to blow the fuses 12. In the invention, since the fusing process is performed before the normal wafer test, the damage to the pad can be avoided based on the test by laser irradiation. In step (2), a normal wafer test is performed, and at the same time, a circuit or element portion having a defect defect is confirmed and step (1)
The laser irradiation conditions are determined from the information obtained in the above.

【００４０】即ち、本発明に於ける該スイッチ手段１４
の駆動信号入力部であるＭＯＳＦＥＴトランジスタのゲ
ートは、メモリセルを読み出す為の選択信号により制御
される為、ウェハーの第１の試験（ステップ（２））時
に通常の動作試験で、良品のチップは、当該トランジス
タのゲート制御回路も正常に動作している事になる。そ
して、該ウェハーの第１試験時のＤＣ、ＡＣ試験後に任
意の良品チップに任意のアドレスを与え、既に任意のレ
ーザー照射条件で切断された、ヒューズ溶断条件確認手
段５のヒューズを選択し、前記第１の共通端子部１３と
該第３の端子部１６との間、及び該第１の共通端子部１
３とＧＮＤとの間の電気的特性をチェックし、その結果
からレーザーの照射条件を決定する。That is, the switch means 14 according to the present invention.
Since the gate of the MOSFET transistor, which is the drive signal input section of the device, is controlled by the selection signal for reading the memory cell, a non-defective chip is a normal operation test during the first test (step (2)) of the wafer. The gate control circuit of the transistor is operating normally. Then, after the DC and AC tests at the time of the first test of the wafer, an arbitrary address is given to any non-defective chip, and the fuse of the fuse blowing condition confirmation means 5 which has already been cut under any laser irradiation condition is selected. Between the first common terminal portion 13 and the third terminal portion 16, and the first common terminal portion 1
3 and the electrical characteristics between the GND are checked, and the laser irradiation conditions are determined from the results.

【００４１】次いでステップ（３）に於いては、前記構
成に於いて検出された欠陥不良の回路或いは素子部分の
配線に含まれるヒューズを、前記工程で決定されたレー
ザーの照射条件に基づいてレーザー照射を行い当該ヒュ
ーズを切断すると共に、所定の冗長回路との接続を行う
ものである。次いでステップ（４）に移り、当該冗長回
路に付け替えした当該半導体装置の回路に付いて再度動
作試験を実行し（ウェハー第２試験）、全ての回路に問
題がなくなれば、ステップ（５）に進んで当該ウェハー
試験は終了する。Next, in step (3), the fuse included in the defective circuit or the wiring of the element portion detected in the above-mentioned structure is changed to a laser based on the laser irradiation condition determined in the above step. Irradiation is performed to disconnect the fuse, and at the same time, the fuse is connected to a predetermined redundant circuit. Next, in step (4), the operation test is performed again for the circuit of the semiconductor device replaced with the redundant circuit (wafer second test). If all the circuits have no problem, proceed to step (5). Then, the wafer test ends.

【００４２】一方、従来のウェハー試験方法は、図５に
示す様に、ステップ（１）で先ず、当該半導体装置１に
対するウェハーに付いて第１試験（ＤＣ、ＡＣ試験）を
実行し、ステップ（２）に於いて従来の方法に基づくレ
ーザー照射条件決定の為の実験を行い、所定のヒューズ
を切断する。次いでステップ（３）に進み、当該切断さ
れたヒューズ部分の切断状態を目視により検査してレー
ザーの照射条件を決定する。On the other hand, in the conventional wafer test method, as shown in FIG. 5, first, in step (1), the first test (DC, AC test) is performed on the wafer for the semiconductor device 1, and step (1) is executed. In 2), an experiment for determining a laser irradiation condition based on the conventional method is performed, and a predetermined fuse is blown. Next, in step (3), the cut state of the cut fuse portion is visually inspected to determine the laser irradiation conditions.

【００４３】ステップ（４）に於いては、前記ステップ
（３）で決定されたレーザーの照射条件に基づいてレー
ザー照射を行い、ステップ（５）に於いて当該ウェハー
について第２試験（ＤＣ、ＡＣ試験）を実行し、全ての
回路に問題がなくなれば、ステップ（６）に進んで当該
ウェハー試験は終了する。つまり、本発明に係るヒュー
ズ溶断条件設定方法では、従来の方法に比べて、最初の
ステップで当該ヒューズの溶断条件を決定する為のテス
トを行うので、基板、回路に対するダメージが少なくて
済み、更に処理工程も短縮され、且つ特別な検査用のチ
ップを形成する必要もないので、正確なヒューズ溶断条
件を容易に且つ迅速に求められる半導体装置であって、
高信頼性と低コスト化を実現する半導体装置を製造する
事が可能となる。[0043] is in step (4), the laser irradiation based on the irradiation condition of the determined in step (3) laser, first to have One to the wafer <br/> in step (5) When the two tests (DC and AC tests) are executed and there is no problem in all the circuits, the process goes to step (6) to end the wafer test. That is, in the fuse blowing condition setting method according to the present invention, the test for determining the fuse blowing condition is performed in the first step as compared with the conventional method, and therefore the damage to the substrate and the circuit is reduced. > seen already, is also shortened further processing steps, so and there is no need to form a special chip for testing, I Oh semiconductor device which is easily and quickly determine the correct fuse blow condition,
It is possible to manufacture a semiconductor device that achieves high reliability and cost reduction.

【００４４】[0044]

【発明の効果】本発明に係る半導体装置は、上記した様
な構成を有することから、従来の方法に比べて、最初の
ステップで当該ヒューズの溶断条件を決定する為のテス
トを行うので、基板、回路に対するダメージが少なくて
済み、更に処理工程も短縮され、且つ特別な検査用のチ
ップを形成する必要もないので、正確なヒューズ溶断条
件を容易に且つ迅速に求められる半導体装置であって、
高信頼性と低コスト化を実現する半導体装置を製造する
事が可能となる。Since the semiconductor device according to the present invention has the above-described structure, the test for determining the fusing condition of the fuse is performed in the first step, as compared with the conventional method, so that the substrate , less damage seen <br/> already for the circuit, further processing steps may be shortened, and so special is not necessary to form a chip for testing, the semiconductor that is easily and quickly determine the correct fuse blow condition I Oh by the apparatus,
It is possible to manufacture a semiconductor device that achieves high reliability and cost reduction.

【図面の簡単な説明】[Brief description of drawings]

【図１】図１は、本発明に係る半導体装置の具体例の構
成例を示すブロックダイアグラムである。FIG. 1 is a block diagram showing a configuration example of a specific example of a semiconductor device according to the present invention.

【図２】図２は、本発明に於ける半導体装置に使用され
るヒューズ溶断条件確認手段の構成の一例を示すブロッ
クダイアグラムである。FIG. 2 is a block diagram showing an example of the configuration of fuse blowing condition confirmation means used in the semiconductor device according to the present invention.

【図３】図３は、本発明に於けるヒューズの溶断状態を
判別する基準を説明する図である。FIG. 3 is a diagram illustrating a criterion for determining a blown state of a fuse according to the present invention.

【図４】図４は、本発明に於ける半導体装置のウェハー
試験とヒューズの溶断条件設定方法の手順を示すフロー
チャートである。FIG. 4 is a flowchart showing a procedure of a wafer test of a semiconductor device and a method for setting a fuse blowing condition according to the present invention.

【図５】図５は、従来に於ける半導体装置のウェハー試
験とヒューズの溶断条件設定方法の手順を示すフローチ
ャートである。FIG. 5 is a flow chart showing a procedure of a conventional semiconductor device wafer test and a method for setting a fuse blowing condition.

【符号の説明】[Explanation of symbols]

１…半導体装置、半導体記憶装置 ２…演算処理回路 ４…基板 ５…ヒューズ溶断条件確認手段 １０…基板の所定の位置 １１…保護ウェル領域 １２…ヒューズ群 １３…第１の共通端子部 １４…スイッチ手段 １５…第２の共通端子部 １６…第３の端子部 １７…駆動信号入力部 ２０…レーザー発生手段 ２１…レーザー ２２…孔部 ２５…選択信号発生手段DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, semiconductor memory device 2 ... Arithmetic processing circuit 4 ... Substrate 5 ... Fuse blowing condition confirmation means 10 ... Predetermined position 11 of substrate ... Protective well region 12 ... Fuse group 13 ... First common terminal portion 14 ... Switch Means 15 ... Second common terminal portion 16 ... Third terminal portion 17 ... Driving signal input portion 20 ... Laser generating means 21 ... Laser 22 ... Hole portion 25 ... Selection signal generating means

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/82 H01L 21/822 H01L 21/66 H01L 27/04 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. ⁷ , DB name) H01L 21/82 H01L 21/822 H01L 21/66 H01L 27/04

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 ヒューズの切断条件を割り出すための回
路を含む半導体装置であって、該回路は、 通常の演算処理回路が配置形成されている半導体装置の
同一基板上の所定の位置に設けられた保護ウェル領域、
該保護ウェル領域内に並列的に配置されている複数個の
同一規格からなるヒューズ群、該ヒューズ群を構成する
各々のヒューズの一端部に共通的に接続されている第１
の共通端子部、該ヒューズ群を構成する各々のヒューズ
の他端部のそれぞれに接続されているスイッチ手段、各
々の該スイッチ手段の他端部と共通的に接続されている
第２の共通端子部、該保護ウェル領域に接続された第３
の端子部、及び、各々の該スイッチ手段のそれぞれに設
けられ、各々の該スイッチ手段を個別的に選択駆動させ
る駆動信号が入力される駆動信号入力部から構成され、 該ヒューズ群の複数のヒューズを切断した状態で一つ一
つのヒューズの切断状態を検出することが可能であ るこ
とを特徴とする半導体装置。1. A circuit for determining a fuse cutting condition.
A semiconductor device including a path, wherein the circuit is a protective well region provided at a predetermined position on the same substrate of a semiconductor device in which a normal arithmetic processing circuit is arranged and formed,
Fuse group comprising a plurality of identical standard being parallel arranged in the protective well region, the second are commonly connected to one end of <br/> each fuse constituting the fuses 1
Common terminal unit, switching means connected to each of the other end of each of the fuses constituting the group of fuses, each
A second common terminal portion commonly connected to the other end of each of the switch means and a third common terminal portion connected to the protection well region.
Terminal part of, and, provided in each of each of said switch means is composed of the drive signal input section driving signal to each of said switch means for selectively driving individually is input, a plurality of fuses of the fuse group One by one with the
One of this is Ru possible der possible to detect the cutting state of the fuse
And a semiconductor device. 【請求項２】 該ヒューズは、レーザーヒューズである
ことを特徴とする請求項１記載の半導体装置。2. The fuse is a laser fuse.
The semiconductor device according to claim 1, wherein a. 【請求項３】 該スイッチ手段は、トランジスタで構成
されていることを特徴とする請求項１記載の半導体装
置。Wherein said switching means is a semiconductor device according to claim 1, characterized in that it is a transistor. 【請求項４】 該駆動信号入力部は、当該トランジスタ
の制御端子であることを特徴とする請求項３記載の半導
体装置。Wherein the drive signal input section, a semiconductor device according to claim 3, characterized in that the control terminal of the transistor. 【請求項５】 該第２の共通端子部は、接地端子である
ことを特徴とする請求項１記載の半導体装置。5. The second common terminal portion is a ground terminal.
The semiconductor device according to claim 1, wherein a. 【請求項６】 該駆動信号入力部に接続され、該ヒュー
ズ群のそれぞれのヒューズを個別に選択する選択信号発
生手段が設けられていることを特徴とする請求項１から
５のいずれか一項に記載の半導体装置。6. connected to the drive signal input section, any one of claims 1 5, characterized in that the respective fuse of the fuse group selection signal generating means for selectively individually provided The semiconductor device according to. 【請求項７】 該選択信号発生手段は、当該半導体装置
に於ける該演算処理回路を駆動させる駆動信号発生手段
であることを特徴とする請求項６記載の半導体装置。7. The selection signal generating means, the semiconductor device according to claim 6, characterized in that the drive signal generating means for driving the in the arithmetic processing circuit to the semiconductor device. 【請求項８】 該ヒューズ群を構成する複数個のヒュー
ズの数は、当該ヒューズを切断する為に使用される、互
いに異なるヒューズ切断設定条件の数に、少なくとも一
致していることを特徴とする請求項１記載の半導体装
置。The number of the plurality of fuses constituting the 8. The fuse group is used to cut the fuse, the number of different fuse disconnection setting condition, characterized in that it at least matches The semiconductor device according to claim 1. 【請求項９】 該半導体装置が、半導体記憶装置である
ことを特徴とする請求項１から８のいずれか一項に記載
の半導体装置。9. The semiconductor device is a semiconductor memory device.
The semiconductor device according to Izu Re one of claims 1 to 8, characterized in that.