JP3491561B2 - 周波数逓倍器 - Google Patents
周波数逓倍器Info
- Publication number
- JP3491561B2 JP3491561B2 JP15875499A JP15875499A JP3491561B2 JP 3491561 B2 JP3491561 B2 JP 3491561B2 JP 15875499 A JP15875499 A JP 15875499A JP 15875499 A JP15875499 A JP 15875499A JP 3491561 B2 JP3491561 B2 JP 3491561B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit
- frequency multiplier
- amplifier circuit
- tuning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は周波数逓倍器に関
し、特に、移動体通信機器等に組み込まれて用いられる
周波数逓倍器に関する。
し、特に、移動体通信機器等に組み込まれて用いられる
周波数逓倍器に関する。
【０００２】
【従来の技術】一般に、携帯電話では、水晶発振子を備
えた局部発振回路にて基準信号を発生させている。該基
準信号は、周波数逓倍器にて周波数逓倍され、入力信号
から中間周波信号を得るための局部発振周波数信号とさ
れる。該局部発振周波数信号は携帯電話の入力信号とと
もにミキサ回路に供給され、該ミキサ回路から前記入力
信号と局部発振周波数信号との差に等しい周波数を有す
る中間周波信号を取り出すようにしている。このような
周波数逓倍器の回路構成の一例を図７に示す。
えた局部発振回路にて基準信号を発生させている。該基
準信号は、周波数逓倍器にて周波数逓倍され、入力信号
から中間周波信号を得るための局部発振周波数信号とさ
れる。該局部発振周波数信号は携帯電話の入力信号とと
もにミキサ回路に供給され、該ミキサ回路から前記入力
信号と局部発振周波数信号との差に等しい周波数を有す
る中間周波信号を取り出すようにしている。このような
周波数逓倍器の回路構成の一例を図７に示す。
【０００３】図７に示した周波数逓倍器は、高い逓倍次
数（５逓倍以上）を必要とするときに採用される回路例
であり、二つのＣ級増幅回路Ａｐ１およびＡｐ２により
構成されている。その入力端子１，２には、図示しない
局部発振回路で発生した基準信号が供給される。周波数
逓倍器の第一段のＣ級増幅回路Ａｐ１は、トランジスタ
Ｑ１、二つの同調回路１１，１２、バイアス抵抗Ｒ１
１，Ｒ１２、同調回路１１の一端を交流的に接地するバ
イパスコンデンサＣｓ１、カップリングコンデンサＣ３
および直流を阻止するバイアスカット用コンデンサＣ１
から構成されている。
数（５逓倍以上）を必要とするときに採用される回路例
であり、二つのＣ級増幅回路Ａｐ１およびＡｐ２により
構成されている。その入力端子１，２には、図示しない
局部発振回路で発生した基準信号が供給される。周波数
逓倍器の第一段のＣ級増幅回路Ａｐ１は、トランジスタ
Ｑ１、二つの同調回路１１，１２、バイアス抵抗Ｒ１
１，Ｒ１２、同調回路１１の一端を交流的に接地するバ
イパスコンデンサＣｓ１、カップリングコンデンサＣ３
および直流を阻止するバイアスカット用コンデンサＣ１
から構成されている。
【０００４】第二段のＣ級増幅回路Ａｐ２も、第一段の
Ｃ級増幅回路Ａｐ１と全く同じ回路構成を有しており、
トランジスタＱ２、二つの同調回路２１，２２、バイア
ス抵抗Ｒ２１，Ｒ２２、同調回路２１の一端を交流的に
接地するバイパスコンデンサＣｓ２、カップリングコン
デンサＣ５および直流を阻止するバイアスカット用コン
デンサＣ２から構成されている。第二段のＣ級増幅回路
Ａｐ２の出力は、直流バイアスカット用コンデンサＣ４
を通して出力端子３，４から取り出される。
Ｃ級増幅回路Ａｐ１と全く同じ回路構成を有しており、
トランジスタＱ２、二つの同調回路２１，２２、バイア
ス抵抗Ｒ２１，Ｒ２２、同調回路２１の一端を交流的に
接地するバイパスコンデンサＣｓ２、カップリングコン
デンサＣ５および直流を阻止するバイアスカット用コン
デンサＣ２から構成されている。第二段のＣ級増幅回路
Ａｐ２の出力は、直流バイアスカット用コンデンサＣ４
を通して出力端子３，４から取り出される。
【０００５】電源端子５からは、電源ライン６を通し
て、第一段のＣ級増幅回路Ａｐ１および第二段のＣ級増
幅回路Ａｐ２にそれぞれ定電圧が印加される。また、電
源ライン６とグランドとの間に接続されたコンデンサＣ
ｓ３は、電源ライン６を通して、第二段のＣ級増幅回路
Ａｐ２側の信号が第一段のＣ級増幅回路Ａｐ１側にフィ
ードバックするのを防止するためのデカップリングコン
デンサである。
て、第一段のＣ級増幅回路Ａｐ１および第二段のＣ級増
幅回路Ａｐ２にそれぞれ定電圧が印加される。また、電
源ライン６とグランドとの間に接続されたコンデンサＣ
ｓ３は、電源ライン６を通して、第二段のＣ級増幅回路
Ａｐ２側の信号が第一段のＣ級増幅回路Ａｐ１側にフィ
ードバックするのを防止するためのデカップリングコン
デンサである。
【０００６】第一段のＣ級増幅回路Ａｐ１では、バイア
ス抵抗Ｒ１２を調整してトランジスタＱ１をＣ級動作さ
せることにより、入力端子１，２から供給された基準信
号の高調波を発生させる。バイアス抵抗Ｒ１１の抵抗値
を調整することによって、トランジスタＱ１の増幅度や
消費電流を調整する。トランジスタＱ１のコレクタに
は、同調回路１１が電気的に接続されている。同調回路
１１は、インダクタＬ１１とコンデンサＣ１１の並列回
路にて構成されている。この同調回路１１の同調周波数
を、トランジスタＱ１によってＣ級増幅された基準信号
の高調波のうち所望の逓倍波（ｍ次逓倍波）に同調させ
る。これにより、基準信号のｍ次逓倍波のみを選択増幅
し、その他の周波数の逓倍波はバイパスコンデンサＣｓ
１を介してグランドに接地され、増幅されない。
ス抵抗Ｒ１２を調整してトランジスタＱ１をＣ級動作さ
せることにより、入力端子１，２から供給された基準信
号の高調波を発生させる。バイアス抵抗Ｒ１１の抵抗値
を調整することによって、トランジスタＱ１の増幅度や
消費電流を調整する。トランジスタＱ１のコレクタに
は、同調回路１１が電気的に接続されている。同調回路
１１は、インダクタＬ１１とコンデンサＣ１１の並列回
路にて構成されている。この同調回路１１の同調周波数
を、トランジスタＱ１によってＣ級増幅された基準信号
の高調波のうち所望の逓倍波（ｍ次逓倍波）に同調させ
る。これにより、基準信号のｍ次逓倍波のみを選択増幅
し、その他の周波数の逓倍波はバイパスコンデンサＣｓ
１を介してグランドに接地され、増幅されない。
【０００７】同調回路１２は、カップリングコンデンサ
Ｃ３を介して同調回路１１に結合しており、ｍ次逓倍波
のみを選択するフィルタとして機能する。同調回路１２
は、インダクタＬ１２とコンデンサＣ１２の並列回路に
て構成されている。カップリングコンデンサＣ３は、そ
の容量値を調整して、同調回路１１，１２の結合度を調
整することにより、Ｃ級増幅回路Ａｐ１の増幅度及びス
プリアス抑圧を調整する。これにより、第一段のＣ級増
幅回路Ａｐ１からは、基準信号の周波数がｍ逓倍された
ｍ次逓倍波信号が、次の第二段のＣ級増幅回路Ａｐ２に
入力される。
Ｃ３を介して同調回路１１に結合しており、ｍ次逓倍波
のみを選択するフィルタとして機能する。同調回路１２
は、インダクタＬ１２とコンデンサＣ１２の並列回路に
て構成されている。カップリングコンデンサＣ３は、そ
の容量値を調整して、同調回路１１，１２の結合度を調
整することにより、Ｃ級増幅回路Ａｐ１の増幅度及びス
プリアス抑圧を調整する。これにより、第一段のＣ級増
幅回路Ａｐ１からは、基準信号の周波数がｍ逓倍された
ｍ次逓倍波信号が、次の第二段のＣ級増幅回路Ａｐ２に
入力される。
【０００８】第二段のＣ級増幅回路Ａｐ２では、バイア
ス抵抗Ｒ２２を調整してトランジスタＱ２をＣ級動作さ
せることにより、第一段のＣ級増幅回路Ａｐ１から入力
されたｍ次逓倍波信号の高調波を発生させる。トランジ
スタＱ２のコレクタには、同調回路２１が電気的に接続
されている。同調回路２１は、インダクタＬ２１とコン
デンサＣ２１の並列回路にて構成されている。この同調
回路２１の同調周波数を、トランジスタＱ２によってＣ
級増幅されたｍ次逓倍波信号の高調波のうち所望の逓倍
波（ｍ×ｎ次逓倍数）に同調させる。これにより、ｍ次
逓倍波信号のｎ次逓倍波のみを選択増幅し、その他の周
波数の逓倍波はバイパスコンデンサＣｓ２を介してグラ
ンドに接地され、増幅されない。
ス抵抗Ｒ２２を調整してトランジスタＱ２をＣ級動作さ
せることにより、第一段のＣ級増幅回路Ａｐ１から入力
されたｍ次逓倍波信号の高調波を発生させる。トランジ
スタＱ２のコレクタには、同調回路２１が電気的に接続
されている。同調回路２１は、インダクタＬ２１とコン
デンサＣ２１の並列回路にて構成されている。この同調
回路２１の同調周波数を、トランジスタＱ２によってＣ
級増幅されたｍ次逓倍波信号の高調波のうち所望の逓倍
波（ｍ×ｎ次逓倍数）に同調させる。これにより、ｍ次
逓倍波信号のｎ次逓倍波のみを選択増幅し、その他の周
波数の逓倍波はバイパスコンデンサＣｓ２を介してグラ
ンドに接地され、増幅されない。
【０００９】同調回路２２は、カップリングコンデンサ
Ｃ５を介して同調回路２１に結合しており、ｍ×ｎ次逓
倍波のみを選択するフィルタとして機能する。同調回路
２２は、インダクタＬ２２とコンデンサＣ２２の並列回
路にて構成されている。これにより、第二段のＣ級増幅
回路Ａｐ２からは、基準信号の周波数がｍ×ｎ逓倍され
た信号が出力される。
Ｃ５を介して同調回路２１に結合しており、ｍ×ｎ次逓
倍波のみを選択するフィルタとして機能する。同調回路
２２は、インダクタＬ２２とコンデンサＣ２２の並列回
路にて構成されている。これにより、第二段のＣ級増幅
回路Ａｐ２からは、基準信号の周波数がｍ×ｎ逓倍され
た信号が出力される。
【００１０】ところで、入力端子１，２に供給される基
準信号が１０〜１００ＭＨｚの周波数である場合、直流
バイアスカット用コンデンサＣ１として、従来、数百〜
数千ｐＦ程度の大容量のものが使用されていた。これに
より、インピーダンスが十分小さくなり、入力基準信号
のレベルを大きく保持できると考えられていたからであ
る。
準信号が１０〜１００ＭＨｚの周波数である場合、直流
バイアスカット用コンデンサＣ１として、従来、数百〜
数千ｐＦ程度の大容量のものが使用されていた。これに
より、インピーダンスが十分小さくなり、入力基準信号
のレベルを大きく保持できると考えられていたからであ
る。
【００１１】
【発明が解決しようとする課題】しかしながら、容量が
数千ｐＦのコンデンサはサイズが大き過ぎて、他の部品
Ｑ１，Ｑ２と共に一つのプリント基板に実装して周波数
逓倍器を構成することが困難であった。そのため、直流
バイアスカット用コンデンサＣ１を外付け部品としなけ
ればならず、周波数逓倍器の形状が大きくなるという問
題があった。
数千ｐＦのコンデンサはサイズが大き過ぎて、他の部品
Ｑ１，Ｑ２と共に一つのプリント基板に実装して周波数
逓倍器を構成することが困難であった。そのため、直流
バイアスカット用コンデンサＣ１を外付け部品としなけ
ればならず、周波数逓倍器の形状が大きくなるという問
題があった。
【００１２】また、直流バイアスカット用コンデンサＣ
１として、数百〜数千ｐＦ程度の大容量コンデンサを使
用すると、ノイズ阻止能力が低下し、例えば、静電気と
いったカットすべきノイズが通過してＣ級増幅回路Ａｐ
１のトランジスタＱ１を破壊することがあった。このた
め、別にノイズカット回路を設ける等の対策が必要であ
った。
１として、数百〜数千ｐＦ程度の大容量コンデンサを使
用すると、ノイズ阻止能力が低下し、例えば、静電気と
いったカットすべきノイズが通過してＣ級増幅回路Ａｐ
１のトランジスタＱ１を破壊することがあった。このた
め、別にノイズカット回路を設ける等の対策が必要であ
った。
【００１３】さらに、最近の出願人の研究により、直流
バイアスカット用コンデンサＣ１の容量をあまり大きく
しなくても、出力基準信号のレベルを大きく保持できる
ことが判明してきた。
バイアスカット用コンデンサＣ１の容量をあまり大きく
しなくても、出力基準信号のレベルを大きく保持できる
ことが判明してきた。
【００１４】そこで、本発明の目的は、出力基準信号の
レベルを大きい状態に保ち、かつ、ノイズによる能動素
子の破壊に対して強い小型の周波数逓倍器を提供するこ
とにある。
レベルを大きい状態に保ち、かつ、ノイズによる能動素
子の破壊に対して強い小型の周波数逓倍器を提供するこ
とにある。
【００１５】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る周波数逓倍器は、能動素子により構成
されてなる増幅回路に同調回路が接続され、前記増幅回
路に入力する信号の周波数が逓倍された逓倍波信号を、
前記増幅回路から出力する周波数逓倍器であって、前記
増幅回路の入力側に接続された直流バイアスカット用コ
ンデンサが、前記能動素子を搭載した多層基板に内蔵さ
れている。そして、直流バイアスカット用コンデンサの
容量は、例えば１００ｐＦ以下とされる。
め、本発明に係る周波数逓倍器は、能動素子により構成
されてなる増幅回路に同調回路が接続され、前記増幅回
路に入力する信号の周波数が逓倍された逓倍波信号を、
前記増幅回路から出力する周波数逓倍器であって、前記
増幅回路の入力側に接続された直流バイアスカット用コ
ンデンサが、前記能動素子を搭載した多層基板に内蔵さ
れている。そして、直流バイアスカット用コンデンサの
容量は、例えば１００ｐＦ以下とされる。
【００１６】
【作用】以上の構成により、増幅回路の入力側に接続さ
れた直流バイアスカット用コンデンサの容量が小さいた
め、直流バイアスカット用コンデンサのノイズ阻止能力
が高くなる。従って、ノイズによる能動素子の破壊が抑
えられる。しかも、出力基準信号のレベルも大きい状態
に保たれる。
れた直流バイアスカット用コンデンサの容量が小さいた
め、直流バイアスカット用コンデンサのノイズ阻止能力
が高くなる。従って、ノイズによる能動素子の破壊が抑
えられる。しかも、出力基準信号のレベルも大きい状態
に保たれる。
【００１７】
【発明の実施の形態】以下に、本発明に係る周波数逓倍
器の実施の形態について添付の図面を参照して説明す
る。
器の実施の形態について添付の図面を参照して説明す
る。
【００１８】［第１実施形態、図１〜図３］本発明を、
図７で説明した回路構成を有する周波数逓倍器に適用し
た一つの実施の形態を図１〜図３に示す。図１および図
２は、図７で説明した電気回路を有する周波数逓倍器の
構成を概念的に示す分解斜視図である。また、図３は本
第１実施形態の外観を示す斜視図である。なお、図１お
よび図２では、層間を電気的に接続するためのビアホー
ルは一部しか記載しておらず、また、内部電極と外部端
子を電気的に接続するための引出電極も一部しか記載し
ていない。
図７で説明した回路構成を有する周波数逓倍器に適用し
た一つの実施の形態を図１〜図３に示す。図１および図
２は、図７で説明した電気回路を有する周波数逓倍器の
構成を概念的に示す分解斜視図である。また、図３は本
第１実施形態の外観を示す斜視図である。なお、図１お
よび図２では、層間を電気的に接続するためのビアホー
ルは一部しか記載しておらず、また、内部電極と外部端
子を電気的に接続するための引出電極も一部しか記載し
ていない。
【００１９】周波数逓倍器は、内部接続パターン３３を
設けた絶縁性シート３１と、コンデンサ電極３５ａ，３
５ｂ等を設けた絶縁性シート３１と、インダクタパター
ン３８ａ，３８ｂ等を設けた絶縁性シート３１と、広面
積のグランド電極４２を設けた絶縁性シート３１と、電
源パターン４３を設けた絶縁性シート３１と、パッド３
２を設けた絶縁性シート３１等にて構成されている。
設けた絶縁性シート３１と、コンデンサ電極３５ａ，３
５ｂ等を設けた絶縁性シート３１と、インダクタパター
ン３８ａ，３８ｂ等を設けた絶縁性シート３１と、広面
積のグランド電極４２を設けた絶縁性シート３１と、電
源パターン４３を設けた絶縁性シート３１と、パッド３
２を設けた絶縁性シート３１等にて構成されている。
【００２０】内部接続パターン３３は、図７に示した電
気回路を実現するため、各部品間を電気的に接続する。
コンデンサ電極３５ａと３５ｂ、コンデンサ電極３６ａ
と３６ｂ、並びにコンデンサ電極３６ａと３６ｃはそれ
ぞれシート３１を挟んで対向しており、カップリングコ
ンデンサＣ３，Ｃ５、並びに、同調用コンデンサＣ２１
を形成する。
気回路を実現するため、各部品間を電気的に接続する。
コンデンサ電極３５ａと３５ｂ、コンデンサ電極３６ａ
と３６ｂ、並びにコンデンサ電極３６ａと３６ｃはそれ
ぞれシート３１を挟んで対向しており、カップリングコ
ンデンサＣ３，Ｃ５、並びに、同調用コンデンサＣ２１
を形成する。
【００２１】インダクタパターン３８ａ〜３８ｃは、シ
ート３１に設けたビアホール４５を介して電気的に直列
に接続され、第二段のＣ級増幅回路Ａｐ２の同調回路２
１の同調用インダクタＬ２１を形成する。インダクタパ
ターン３９ａ〜３９ｃは、シート３１に設けたビアホー
ル４５を介して電気的に直列に接続され、同調回路２２
の同調用インダクタＬ２２を形成する。インダクタパタ
ーン４０ａ〜４０ｃは、シート３１に設けたビアホール
４５を介して電気的に直列に接続され、第一段のＣ級増
幅回路Ａｐ１の同調回路１１の同調用インダクタＬ１１
を形成する。インダクタパターン４１ａ〜４１ｃは、シ
ート３１に設けたビアホール４５を介して電気的に直列
に接続され、同調回路１２の同調用インダクタＬ１２を
形成する。
ート３１に設けたビアホール４５を介して電気的に直列
に接続され、第二段のＣ級増幅回路Ａｐ２の同調回路２
１の同調用インダクタＬ２１を形成する。インダクタパ
ターン３９ａ〜３９ｃは、シート３１に設けたビアホー
ル４５を介して電気的に直列に接続され、同調回路２２
の同調用インダクタＬ２２を形成する。インダクタパタ
ーン４０ａ〜４０ｃは、シート３１に設けたビアホール
４５を介して電気的に直列に接続され、第一段のＣ級増
幅回路Ａｐ１の同調回路１１の同調用インダクタＬ１１
を形成する。インダクタパターン４１ａ〜４１ｃは、シ
ート３１に設けたビアホール４５を介して電気的に直列
に接続され、同調回路１２の同調用インダクタＬ１２を
形成する。
【００２２】さらに、電源パターン４３は、シート３１
を挟んでグランド電極４２に対向しており、グランド電
極４２と共にデカップリングコンデンサＣｓ３を形成す
る。
を挟んでグランド電極４２に対向しており、グランド電
極４２と共にデカップリングコンデンサＣｓ３を形成す
る。
【００２３】以上の構成からなる各シート３１は積み重
ねられ、一体的に焼成されることにより、図３に示すよ
うに多層基板５１とされる。多層基板５１内において、
四つの螺旋状の同調用インダクタＬ１１，Ｌ１２，Ｌ２
１，Ｌ２２は、板厚方向に同一の位置に形成されてい
る。多層基板５１の側面部には、入力端子１，２、出力
端子３，４、電源端子５及びグランド端子Ｇが形成され
る。さらに、多層基板５１の上面のパッド３２には、そ
れぞれトランジスタＱ１，Ｑ２、コンデンサＣ１，Ｃ
２，Ｃ４，Ｃ１１，Ｃ１２，Ｃ２２，Ｃｓ１，Ｃｓ２及
び抵抗Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２が半田付けされ
る。
ねられ、一体的に焼成されることにより、図３に示すよ
うに多層基板５１とされる。多層基板５１内において、
四つの螺旋状の同調用インダクタＬ１１，Ｌ１２，Ｌ２
１，Ｌ２２は、板厚方向に同一の位置に形成されてい
る。多層基板５１の側面部には、入力端子１，２、出力
端子３，４、電源端子５及びグランド端子Ｇが形成され
る。さらに、多層基板５１の上面のパッド３２には、そ
れぞれトランジスタＱ１，Ｑ２、コンデンサＣ１，Ｃ
２，Ｃ４，Ｃ１１，Ｃ１２，Ｃ２２，Ｃｓ１，Ｃｓ２及
び抵抗Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２が半田付けされ
る。
【００２４】こうして、図７に示した電気回路を有し
た、周波数逓倍器が得られる。この周波数逓倍器は、第
一段のＣ級増幅回路Ａｐ１の入力側に接続された直流バ
イアスカット用コンデンサＣ１の容量を１００ｐＦ以下
に設定している。従って、直流バイアスカット用コンデ
ンサＣ１のノイズ阻止能力が高く、ノイズによるトラン
ジスタＱ１の破壊を防止することができる。しかも、出
力基準信号のレベルも大きい状態に保たれる。また、直
流バイアスカット用コンデンサＣ１の容量が１００ｐＦ
以下と小さいので、そのサイズも小型となり、ディスク
リート部品として多層基板５１上に搭載することができ
る。この結果、小型の周波数逓倍器を得ることができ
る。
た、周波数逓倍器が得られる。この周波数逓倍器は、第
一段のＣ級増幅回路Ａｐ１の入力側に接続された直流バ
イアスカット用コンデンサＣ１の容量を１００ｐＦ以下
に設定している。従って、直流バイアスカット用コンデ
ンサＣ１のノイズ阻止能力が高く、ノイズによるトラン
ジスタＱ１の破壊を防止することができる。しかも、出
力基準信号のレベルも大きい状態に保たれる。また、直
流バイアスカット用コンデンサＣ１の容量が１００ｐＦ
以下と小さいので、そのサイズも小型となり、ディスク
リート部品として多層基板５１上に搭載することができ
る。この結果、小型の周波数逓倍器を得ることができ
る。
【００２５】［第２実施形態、図４〜図６］本発明を、
図７で説明した回路構成を有する周波数逓倍器に適用し
たいま一つの実施の形態を図４〜図６に示す。本第２実
施形態は、第一段のＣ級増幅回路Ａｐ１の入力側に接続
された直流バイアスカット用コンデンサＣ１を多層基板
５１に内蔵させたものである。多層基板５１の広いスペ
ースに、容量が１００ｐＦ以下の直流バイアスカット用
コンデンサＣ１のコンデンサ電極３４ａ，３４ｂを設け
ることにより、周波数逓倍器のサイズをより一層小型化
させることができる。また、大きな素子厚で、大面積の
パターンで内蔵することで、静電気等のノイズに対する
耐圧量を大きく確保することができる。
図７で説明した回路構成を有する周波数逓倍器に適用し
たいま一つの実施の形態を図４〜図６に示す。本第２実
施形態は、第一段のＣ級増幅回路Ａｐ１の入力側に接続
された直流バイアスカット用コンデンサＣ１を多層基板
５１に内蔵させたものである。多層基板５１の広いスペ
ースに、容量が１００ｐＦ以下の直流バイアスカット用
コンデンサＣ１のコンデンサ電極３４ａ，３４ｂを設け
ることにより、周波数逓倍器のサイズをより一層小型化
させることができる。また、大きな素子厚で、大面積の
パターンで内蔵することで、静電気等のノイズに対する
耐圧量を大きく確保することができる。
【００２６】さらに、二つのＣ級増幅回路Ａｐ１，Ａｐ
２のうち、第一段のＣ級増幅回路Ａｐ１の同調用インダ
クタＬ１１，Ｌ１２は低い周波数（１００ＭＨｚ以下）
の信号を取り扱うため、同調用インダクタＬ１１，Ｌ１
２は大きなインダクタンス値が要求される。従って、多
層基板５１の広いスペースを、同調用インダクタＬ１
１，Ｌ１２をそれぞれ構成するインダクタパターン６１
ａ〜６１ｃ，６２ａ〜６２ｃが利用することにより、イ
ンダクタＬ１１，Ｌ１２の横断面の面積が大きくなる。
この結果、大きなインダクタンス値を維持した状態で、
インダクタＬ１１，Ｌ１２の巻回数、言い換えると、イ
ンダクタパターンの層数を減らすことができ、多層基板
５１を薄くすることができる。なお、図４〜図６におい
て、図１〜図３に対応する部分には同一符号を付して、
重複する説明は省略する。
２のうち、第一段のＣ級増幅回路Ａｐ１の同調用インダ
クタＬ１１，Ｌ１２は低い周波数（１００ＭＨｚ以下）
の信号を取り扱うため、同調用インダクタＬ１１，Ｌ１
２は大きなインダクタンス値が要求される。従って、多
層基板５１の広いスペースを、同調用インダクタＬ１
１，Ｌ１２をそれぞれ構成するインダクタパターン６１
ａ〜６１ｃ，６２ａ〜６２ｃが利用することにより、イ
ンダクタＬ１１，Ｌ１２の横断面の面積が大きくなる。
この結果、大きなインダクタンス値を維持した状態で、
インダクタＬ１１，Ｌ１２の巻回数、言い換えると、イ
ンダクタパターンの層数を減らすことができ、多層基板
５１を薄くすることができる。なお、図４〜図６におい
て、図１〜図３に対応する部分には同一符号を付して、
重複する説明は省略する。
【００２７】［他の実施形態］本発明は、前記実施形態
に限定されるものではなく、その要旨の範囲内で種々に
変更することができる。例えば、カップリングコンデン
サＣ３，Ｃ５、バイパスコンデンサＣｓ１，Ｃｓ２、デ
カップリングコンデンサＣｓ３等のコンデンサは、多層
基板５１に内蔵してもよいし、ディスクリート部品にし
て多層基板５１上に実装してもよい。あるいは、これら
のコンデンサを多層基板５１に実装する代わりに、別の
回路基板に実装してもよい。また、多層基板に内蔵され
る同調用インダクタは、周波数逓倍器の同調用インダク
タの少なくとも一つであればよい。また、能動素子に
は、ｎｐｎ型トランジスタの他に、ｐｎｐ型のトランジ
スタや電界効果型トランジスタ（ＦＥＴ）等を用いても
よい。さらに、増幅回路は３段以上でもよい。
に限定されるものではなく、その要旨の範囲内で種々に
変更することができる。例えば、カップリングコンデン
サＣ３，Ｃ５、バイパスコンデンサＣｓ１，Ｃｓ２、デ
カップリングコンデンサＣｓ３等のコンデンサは、多層
基板５１に内蔵してもよいし、ディスクリート部品にし
て多層基板５１上に実装してもよい。あるいは、これら
のコンデンサを多層基板５１に実装する代わりに、別の
回路基板に実装してもよい。また、多層基板に内蔵され
る同調用インダクタは、周波数逓倍器の同調用インダク
タの少なくとも一つであればよい。また、能動素子に
は、ｎｐｎ型トランジスタの他に、ｐｎｐ型のトランジ
スタや電界効果型トランジスタ（ＦＥＴ）等を用いても
よい。さらに、増幅回路は３段以上でもよい。
【００２８】
【発明の効果】以上の説明からも明らかなように、本発
明によれば、増幅回路の入力側に接続された直流バイア
スカット用コンデンサを、増幅回路の能動素子を搭載し
た基板に内蔵しているので、周波数逓倍器の小型化を図
ることができる。また、この直流バイアスカット用コン
デンサの容量を１００ｐＦ以下とすることにより、直流
バイアスカット用コンデンサのノイズ阻止能力を高くで
き、ノイズによる能動素子の破壊を防止することができ
る。しかも、出力基準信号のレベルも大きい状態に保つ
ことができる。
明によれば、増幅回路の入力側に接続された直流バイア
スカット用コンデンサを、増幅回路の能動素子を搭載し
た基板に内蔵しているので、周波数逓倍器の小型化を図
ることができる。また、この直流バイアスカット用コン
デンサの容量を１００ｐＦ以下とすることにより、直流
バイアスカット用コンデンサのノイズ阻止能力を高くで
き、ノイズによる能動素子の破壊を防止することができ
る。しかも、出力基準信号のレベルも大きい状態に保つ
ことができる。
【図１】本発明に係る周波数逓倍器の第１実施形態の一
部分の構成を示す分解斜視図。
部分の構成を示す分解斜視図。
【図２】図１に示した周波数逓倍器の残りの部分の構成
を示す分解斜視図。
を示す分解斜視図。
【図３】図１及び図２に示した周波数逓倍器の全体の外
観を示す斜視図。
観を示す斜視図。
【図４】本発明に係る周波数逓倍器の第２実施形態の一
部分の構成を示す分解斜視図。
部分の構成を示す分解斜視図。
【図５】図４に示した周波数逓倍器の残りの部分の構成
を示す分解斜視図。
を示す分解斜視図。
【図６】図４及び図５に示した周波数逓倍器の全体の外
観を示す斜視図。
観を示す斜視図。
【図７】周波数逓倍器の回路構成を示す電気回路図。
３１…絶縁性シート
５１…多層基板
Ａｐ１，Ａｐ２…Ｃ級増幅回路
１１，１２，２１，２２…同調回路
Ｑ１，Ｑ２…トランジスタ（能動素子）
Ｃ１…直流バイアスカット用コンデンサ
３４ａ，３４ｂ…コンデンサ電極
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03B 19/14
Claims (2)
- 【請求項１】 能動素子により構成されてなる増幅回路
に同調回路が接続され、前記増幅回路に入力する信号の
周波数が逓倍された逓倍波信号を、前記増幅回路から出
力する周波数逓倍器において、 前記増幅回路の入力側に接続された直流バイアスカット
用コンデンサが、前記能動素子を搭載した多層基板に内
蔵されていることを特徴とする周波数逓倍器。 - 【請求項２】 前記直流バイアスカット用コンデンサの
容量が１００ｐＦ以下であることを特徴とする請求項１
に記載の周波数逓倍器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15875499A JP3491561B2 (ja) | 1999-06-04 | 1999-06-04 | 周波数逓倍器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15875499A JP3491561B2 (ja) | 1999-06-04 | 1999-06-04 | 周波数逓倍器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000349558A JP2000349558A (ja) | 2000-12-15 |
| JP3491561B2 true JP3491561B2 (ja) | 2004-01-26 |
Family
ID=15678619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15875499A Expired - Fee Related JP3491561B2 (ja) | 1999-06-04 | 1999-06-04 | 周波数逓倍器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3491561B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4513389B2 (ja) * | 2004-04-09 | 2010-07-28 | 株式会社村田製作所 | 多層配線基板及びその製造方法 |
| JP2020202484A (ja) * | 2019-06-10 | 2020-12-17 | 株式会社村田製作所 | フィルタモジュール |
-
1999
- 1999-06-04 JP JP15875499A patent/JP3491561B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000349558A (ja) | 2000-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4871984A (en) | Surface acoustic wave oscillator | |
| KR100457939B1 (ko) | 고주파 수정발진기 | |
| US4500854A (en) | Voltage-controlled RF oscillator employing wideband tunable LC resonator | |
| JP3158742B2 (ja) | チップ型発振子およびこの発振子を用いた発振回路 | |
| JP3491561B2 (ja) | 周波数逓倍器 | |
| WO1999046858A1 (en) | Broadband piezoelectric shunts for structural vibration control | |
| WO2002054585A1 (fr) | Amplificateur haute frequence | |
| JPH036107A (ja) | 電圧制御発振器 | |
| JPH09289421A (ja) | 高周波用電力増幅器 | |
| US6104255A (en) | Voltage controlled oscillator with a resonator common to a resonance circuit and an oscillation circuit and a capacitor | |
| KR100389106B1 (ko) | 발진기 | |
| JP2000349557A (ja) | 周波数逓倍器 | |
| US7142067B2 (en) | Voltage-controlled oscillator, composite module, and communication apparatus | |
| JP3491562B2 (ja) | 周波数逓倍器 | |
| JP2001060826A (ja) | ２バンド発振装置 | |
| US6960964B2 (en) | Oscillator | |
| US6456836B1 (en) | Frequency multiplier and wireless device incorporating same | |
| US7053721B2 (en) | Oscillator having a resonant circuit and a drive circuit | |
| US20050110588A1 (en) | Oscillator | |
| JPH08204463A (ja) | 集積回路 | |
| EP1081846B1 (en) | Voltage controled oscillator | |
| JP2918281B2 (ja) | 高周波発振回路 | |
| JP3244681B2 (ja) | 電子回路ユニット | |
| JP3675020B2 (ja) | 高周波装置 | |
| JPH10284942A (ja) | 高周波回路用逓倍装置及びそれを用いた周波数変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |