JP3491561B2 - 周波数逓倍器 - Google Patents
周波数逓倍器Info
- Publication number
- JP3491561B2 JP3491561B2 JP15875499A JP15875499A JP3491561B2 JP 3491561 B2 JP3491561 B2 JP 3491561B2 JP 15875499 A JP15875499 A JP 15875499A JP 15875499 A JP15875499 A JP 15875499A JP 3491561 B2 JP3491561 B2 JP 3491561B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit
- frequency multiplier
- amplifier circuit
- tuning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
し、特に、移動体通信機器等に組み込まれて用いられる
周波数逓倍器に関する。
えた局部発振回路にて基準信号を発生させている。該基
準信号は、周波数逓倍器にて周波数逓倍され、入力信号
から中間周波信号を得るための局部発振周波数信号とさ
れる。該局部発振周波数信号は携帯電話の入力信号とと
もにミキサ回路に供給され、該ミキサ回路から前記入力
信号と局部発振周波数信号との差に等しい周波数を有す
る中間周波信号を取り出すようにしている。このような
周波数逓倍器の回路構成の一例を図7に示す。
数(5逓倍以上)を必要とするときに採用される回路例
であり、二つのC級増幅回路Ap1およびAp2により
構成されている。その入力端子1,2には、図示しない
局部発振回路で発生した基準信号が供給される。周波数
逓倍器の第一段のC級増幅回路Ap1は、トランジスタ
Q1、二つの同調回路11,12、バイアス抵抗R1
1,R12、同調回路11の一端を交流的に接地するバ
イパスコンデンサCs1、カップリングコンデンサC3
および直流を阻止するバイアスカット用コンデンサC1
から構成されている。
C級増幅回路Ap1と全く同じ回路構成を有しており、
トランジスタQ2、二つの同調回路21,22、バイア
ス抵抗R21,R22、同調回路21の一端を交流的に
接地するバイパスコンデンサCs2、カップリングコン
デンサC5および直流を阻止するバイアスカット用コン
デンサC2から構成されている。第二段のC級増幅回路
Ap2の出力は、直流バイアスカット用コンデンサC4
を通して出力端子3,4から取り出される。
て、第一段のC級増幅回路Ap1および第二段のC級増
幅回路Ap2にそれぞれ定電圧が印加される。また、電
源ライン6とグランドとの間に接続されたコンデンサC
s3は、電源ライン6を通して、第二段のC級増幅回路
Ap2側の信号が第一段のC級増幅回路Ap1側にフィ
ードバックするのを防止するためのデカップリングコン
デンサである。
ス抵抗R12を調整してトランジスタQ1をC級動作さ
せることにより、入力端子1,2から供給された基準信
号の高調波を発生させる。バイアス抵抗R11の抵抗値
を調整することによって、トランジスタQ1の増幅度や
消費電流を調整する。トランジスタQ1のコレクタに
は、同調回路11が電気的に接続されている。同調回路
11は、インダクタL11とコンデンサC11の並列回
路にて構成されている。この同調回路11の同調周波数
を、トランジスタQ1によってC級増幅された基準信号
の高調波のうち所望の逓倍波(m次逓倍波)に同調させ
る。これにより、基準信号のm次逓倍波のみを選択増幅
し、その他の周波数の逓倍波はバイパスコンデンサCs
1を介してグランドに接地され、増幅されない。
C3を介して同調回路11に結合しており、m次逓倍波
のみを選択するフィルタとして機能する。同調回路12
は、インダクタL12とコンデンサC12の並列回路に
て構成されている。カップリングコンデンサC3は、そ
の容量値を調整して、同調回路11,12の結合度を調
整することにより、C級増幅回路Ap1の増幅度及びス
プリアス抑圧を調整する。これにより、第一段のC級増
幅回路Ap1からは、基準信号の周波数がm逓倍された
m次逓倍波信号が、次の第二段のC級増幅回路Ap2に
入力される。
ス抵抗R22を調整してトランジスタQ2をC級動作さ
せることにより、第一段のC級増幅回路Ap1から入力
されたm次逓倍波信号の高調波を発生させる。トランジ
スタQ2のコレクタには、同調回路21が電気的に接続
されている。同調回路21は、インダクタL21とコン
デンサC21の並列回路にて構成されている。この同調
回路21の同調周波数を、トランジスタQ2によってC
級増幅されたm次逓倍波信号の高調波のうち所望の逓倍
波(m×n次逓倍数)に同調させる。これにより、m次
逓倍波信号のn次逓倍波のみを選択増幅し、その他の周
波数の逓倍波はバイパスコンデンサCs2を介してグラ
ンドに接地され、増幅されない。
C5を介して同調回路21に結合しており、m×n次逓
倍波のみを選択するフィルタとして機能する。同調回路
22は、インダクタL22とコンデンサC22の並列回
路にて構成されている。これにより、第二段のC級増幅
回路Ap2からは、基準信号の周波数がm×n逓倍され
た信号が出力される。
準信号が10〜100MHzの周波数である場合、直流
バイアスカット用コンデンサC1として、従来、数百〜
数千pF程度の大容量のものが使用されていた。これに
より、インピーダンスが十分小さくなり、入力基準信号
のレベルを大きく保持できると考えられていたからであ
る。
数千pFのコンデンサはサイズが大き過ぎて、他の部品
Q1,Q2と共に一つのプリント基板に実装して周波数
逓倍器を構成することが困難であった。そのため、直流
バイアスカット用コンデンサC1を外付け部品としなけ
ればならず、周波数逓倍器の形状が大きくなるという問
題があった。
1として、数百〜数千pF程度の大容量コンデンサを使
用すると、ノイズ阻止能力が低下し、例えば、静電気と
いったカットすべきノイズが通過してC級増幅回路Ap
1のトランジスタQ1を破壊することがあった。このた
め、別にノイズカット回路を設ける等の対策が必要であ
った。
バイアスカット用コンデンサC1の容量をあまり大きく
しなくても、出力基準信号のレベルを大きく保持できる
ことが判明してきた。
レベルを大きい状態に保ち、かつ、ノイズによる能動素
子の破壊に対して強い小型の周波数逓倍器を提供するこ
とにある。
め、本発明に係る周波数逓倍器は、能動素子により構成
されてなる増幅回路に同調回路が接続され、前記増幅回
路に入力する信号の周波数が逓倍された逓倍波信号を、
前記増幅回路から出力する周波数逓倍器であって、前記
増幅回路の入力側に接続された直流バイアスカット用コ
ンデンサが、前記能動素子を搭載した多層基板に内蔵さ
れている。そして、直流バイアスカット用コンデンサの
容量は、例えば100pF以下とされる。
れた直流バイアスカット用コンデンサの容量が小さいた
め、直流バイアスカット用コンデンサのノイズ阻止能力
が高くなる。従って、ノイズによる能動素子の破壊が抑
えられる。しかも、出力基準信号のレベルも大きい状態
に保たれる。
器の実施の形態について添付の図面を参照して説明す
る。
図7で説明した回路構成を有する周波数逓倍器に適用し
た一つの実施の形態を図1〜図3に示す。図1および図
2は、図7で説明した電気回路を有する周波数逓倍器の
構成を概念的に示す分解斜視図である。また、図3は本
第1実施形態の外観を示す斜視図である。なお、図1お
よび図2では、層間を電気的に接続するためのビアホー
ルは一部しか記載しておらず、また、内部電極と外部端
子を電気的に接続するための引出電極も一部しか記載し
ていない。
設けた絶縁性シート31と、コンデンサ電極35a,3
5b等を設けた絶縁性シート31と、インダクタパター
ン38a,38b等を設けた絶縁性シート31と、広面
積のグランド電極42を設けた絶縁性シート31と、電
源パターン43を設けた絶縁性シート31と、パッド3
2を設けた絶縁性シート31等にて構成されている。
気回路を実現するため、各部品間を電気的に接続する。
コンデンサ電極35aと35b、コンデンサ電極36a
と36b、並びにコンデンサ電極36aと36cはそれ
ぞれシート31を挟んで対向しており、カップリングコ
ンデンサC3,C5、並びに、同調用コンデンサC21
を形成する。
ート31に設けたビアホール45を介して電気的に直列
に接続され、第二段のC級増幅回路Ap2の同調回路2
1の同調用インダクタL21を形成する。インダクタパ
ターン39a〜39cは、シート31に設けたビアホー
ル45を介して電気的に直列に接続され、同調回路22
の同調用インダクタL22を形成する。インダクタパタ
ーン40a〜40cは、シート31に設けたビアホール
45を介して電気的に直列に接続され、第一段のC級増
幅回路Ap1の同調回路11の同調用インダクタL11
を形成する。インダクタパターン41a〜41cは、シ
ート31に設けたビアホール45を介して電気的に直列
に接続され、同調回路12の同調用インダクタL12を
形成する。
を挟んでグランド電極42に対向しており、グランド電
極42と共にデカップリングコンデンサCs3を形成す
る。
ねられ、一体的に焼成されることにより、図3に示すよ
うに多層基板51とされる。多層基板51内において、
四つの螺旋状の同調用インダクタL11,L12,L2
1,L22は、板厚方向に同一の位置に形成されてい
る。多層基板51の側面部には、入力端子1,2、出力
端子3,4、電源端子5及びグランド端子Gが形成され
る。さらに、多層基板51の上面のパッド32には、そ
れぞれトランジスタQ1,Q2、コンデンサC1,C
2,C4,C11,C12,C22,Cs1,Cs2及
び抵抗R11,R12,R21,R22が半田付けされ
る。
た、周波数逓倍器が得られる。この周波数逓倍器は、第
一段のC級増幅回路Ap1の入力側に接続された直流バ
イアスカット用コンデンサC1の容量を100pF以下
に設定している。従って、直流バイアスカット用コンデ
ンサC1のノイズ阻止能力が高く、ノイズによるトラン
ジスタQ1の破壊を防止することができる。しかも、出
力基準信号のレベルも大きい状態に保たれる。また、直
流バイアスカット用コンデンサC1の容量が100pF
以下と小さいので、そのサイズも小型となり、ディスク
リート部品として多層基板51上に搭載することができ
る。この結果、小型の周波数逓倍器を得ることができ
る。
図7で説明した回路構成を有する周波数逓倍器に適用し
たいま一つの実施の形態を図4〜図6に示す。本第2実
施形態は、第一段のC級増幅回路Ap1の入力側に接続
された直流バイアスカット用コンデンサC1を多層基板
51に内蔵させたものである。多層基板51の広いスペ
ースに、容量が100pF以下の直流バイアスカット用
コンデンサC1のコンデンサ電極34a,34bを設け
ることにより、周波数逓倍器のサイズをより一層小型化
させることができる。また、大きな素子厚で、大面積の
パターンで内蔵することで、静電気等のノイズに対する
耐圧量を大きく確保することができる。
2のうち、第一段のC級増幅回路Ap1の同調用インダ
クタL11,L12は低い周波数(100MHz以下)
の信号を取り扱うため、同調用インダクタL11,L1
2は大きなインダクタンス値が要求される。従って、多
層基板51の広いスペースを、同調用インダクタL1
1,L12をそれぞれ構成するインダクタパターン61
a〜61c,62a〜62cが利用することにより、イ
ンダクタL11,L12の横断面の面積が大きくなる。
この結果、大きなインダクタンス値を維持した状態で、
インダクタL11,L12の巻回数、言い換えると、イ
ンダクタパターンの層数を減らすことができ、多層基板
51を薄くすることができる。なお、図4〜図6におい
て、図1〜図3に対応する部分には同一符号を付して、
重複する説明は省略する。
に限定されるものではなく、その要旨の範囲内で種々に
変更することができる。例えば、カップリングコンデン
サC3,C5、バイパスコンデンサCs1,Cs2、デ
カップリングコンデンサCs3等のコンデンサは、多層
基板51に内蔵してもよいし、ディスクリート部品にし
て多層基板51上に実装してもよい。あるいは、これら
のコンデンサを多層基板51に実装する代わりに、別の
回路基板に実装してもよい。また、多層基板に内蔵され
る同調用インダクタは、周波数逓倍器の同調用インダク
タの少なくとも一つであればよい。また、能動素子に
は、npn型トランジスタの他に、pnp型のトランジ
スタや電界効果型トランジスタ(FET)等を用いても
よい。さらに、増幅回路は3段以上でもよい。
明によれば、増幅回路の入力側に接続された直流バイア
スカット用コンデンサを、増幅回路の能動素子を搭載し
た基板に内蔵しているので、周波数逓倍器の小型化を図
ることができる。また、この直流バイアスカット用コン
デンサの容量を100pF以下とすることにより、直流
バイアスカット用コンデンサのノイズ阻止能力を高くで
き、ノイズによる能動素子の破壊を防止することができ
る。しかも、出力基準信号のレベルも大きい状態に保つ
ことができる。
部分の構成を示す分解斜視図。
を示す分解斜視図。
観を示す斜視図。
部分の構成を示す分解斜視図。
を示す分解斜視図。
観を示す斜視図。
Claims (2)
- 【請求項1】 能動素子により構成されてなる増幅回路
に同調回路が接続され、前記増幅回路に入力する信号の
周波数が逓倍された逓倍波信号を、前記増幅回路から出
力する周波数逓倍器において、 前記増幅回路の入力側に接続された直流バイアスカット
用コンデンサが、前記能動素子を搭載した多層基板に内
蔵されていることを特徴とする周波数逓倍器。 - 【請求項2】 前記直流バイアスカット用コンデンサの
容量が100pF以下であることを特徴とする請求項1
に記載の周波数逓倍器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15875499A JP3491561B2 (ja) | 1999-06-04 | 1999-06-04 | 周波数逓倍器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15875499A JP3491561B2 (ja) | 1999-06-04 | 1999-06-04 | 周波数逓倍器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000349558A JP2000349558A (ja) | 2000-12-15 |
JP3491561B2 true JP3491561B2 (ja) | 2004-01-26 |
Family
ID=15678619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15875499A Expired - Fee Related JP3491561B2 (ja) | 1999-06-04 | 1999-06-04 | 周波数逓倍器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3491561B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4513389B2 (ja) * | 2004-04-09 | 2010-07-28 | 株式会社村田製作所 | 多層配線基板及びその製造方法 |
JP2020202484A (ja) * | 2019-06-10 | 2020-12-17 | 株式会社村田製作所 | フィルタモジュール |
-
1999
- 1999-06-04 JP JP15875499A patent/JP3491561B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000349558A (ja) | 2000-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4871984A (en) | Surface acoustic wave oscillator | |
KR100457939B1 (ko) | 고주파 수정발진기 | |
US4500854A (en) | Voltage-controlled RF oscillator employing wideband tunable LC resonator | |
JP3158742B2 (ja) | チップ型発振子およびこの発振子を用いた発振回路 | |
JP3491561B2 (ja) | 周波数逓倍器 | |
WO1999046858A1 (en) | Broadband piezoelectric shunts for structural vibration control | |
WO2002054585A1 (fr) | Amplificateur haute frequence | |
JPH036107A (ja) | 電圧制御発振器 | |
JPH09289421A (ja) | 高周波用電力増幅器 | |
US6104255A (en) | Voltage controlled oscillator with a resonator common to a resonance circuit and an oscillation circuit and a capacitor | |
KR100389106B1 (ko) | 발진기 | |
JP2000349557A (ja) | 周波数逓倍器 | |
US7142067B2 (en) | Voltage-controlled oscillator, composite module, and communication apparatus | |
JP3491562B2 (ja) | 周波数逓倍器 | |
JP2001060826A (ja) | 2バンド発振装置 | |
US6960964B2 (en) | Oscillator | |
US6456836B1 (en) | Frequency multiplier and wireless device incorporating same | |
US7053721B2 (en) | Oscillator having a resonant circuit and a drive circuit | |
US20050110588A1 (en) | Oscillator | |
JPH08204463A (ja) | 集積回路 | |
EP1081846B1 (en) | Voltage controled oscillator | |
JP2918281B2 (ja) | 高周波発振回路 | |
JP3244681B2 (ja) | 電子回路ユニット | |
JP3675020B2 (ja) | 高周波装置 | |
JPH10284942A (ja) | 高周波回路用逓倍装置及びそれを用いた周波数変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071114 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101114 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101114 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |