JP3490034B2 - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JP3490034B2 JP3490034B2 JP34535899A JP34535899A JP3490034B2 JP 3490034 B2 JP3490034 B2 JP 3490034B2 JP 34535899 A JP34535899 A JP 34535899A JP 34535899 A JP34535899 A JP 34535899A JP 3490034 B2 JP3490034 B2 JP 3490034B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- test
- power supply
- sense amplifier
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 230000015654 memory Effects 0.000 claims description 57
- 238000001514 detection method Methods 0.000 claims description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 238000012360 testing method Methods 0.000 description 89
- 238000000034 method Methods 0.000 description 25
- 230000032683 aging Effects 0.000 description 23
- 238000010586 diagram Methods 0.000 description 21
- 230000008569 process Effects 0.000 description 20
- 230000008859 change Effects 0.000 description 14
- 238000013100 final test Methods 0.000 description 13
- 239000010408 film Substances 0.000 description 12
- 230000006870 function Effects 0.000 description 12
- 239000011159 matrix material Substances 0.000 description 12
- 239000011248 coating agent Substances 0.000 description 10
- 238000000576 coating method Methods 0.000 description 10
- 239000000523 sample Substances 0.000 description 7
- 230000014759 maintenance of location Effects 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 230000002950 deficient Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000035882 stress Effects 0.000 description 4
- 239000013039 cover film Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 102200091804 rs104894738 Human genes 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【0001】
【発明の属する技術分野】本発明は不揮発性半導体記憶
装置とその試験方法、センスアンプを有する半導体記憶
装置、及び半導体装置に関し、特に製造した半導体装置
が所定の性能を有するかの試験が容易に行えるようにし
た半導体装置及びその試験方法に関する。
装置とその試験方法、センスアンプを有する半導体記憶
装置、及び半導体装置に関し、特に製造した半導体装置
が所定の性能を有するかの試験が容易に行えるようにし
た半導体装置及びその試験方法に関する。
【0002】
【従来の技術】DRAM,SRAM等の半導体記憶装置
(半導体メモリ)が広く使用されており、特に、フラッ
シュメモリは電気的に消去可能な不揮発性半導体メモリ
として注目されている。フラッシュメモリのメモリ・セ
ルは1個のトランジスタより構成される。このトランジ
スタはメモリ・セル・トランジスタと呼ばれる。フラッ
シュメモリのメモリ・セル・トランジスタの一例を図1
2に示す。(1)は上面図、(2)はA−A′の断面
図、(3)はB−B′の断面図である。101がP型シ
リコン(Si)基板、102がポリシリコンよりなるフ
ローティングゲート(FG)、103がFG102と容
量的に結合しているポリシリコンよりなるコントロール
ゲート(CG)、104と105がN型領域で、ソース
やドレインとして機能する。106は酸化膜である。
(半導体メモリ)が広く使用されており、特に、フラッ
シュメモリは電気的に消去可能な不揮発性半導体メモリ
として注目されている。フラッシュメモリのメモリ・セ
ルは1個のトランジスタより構成される。このトランジ
スタはメモリ・セル・トランジスタと呼ばれる。フラッ
シュメモリのメモリ・セル・トランジスタの一例を図1
2に示す。(1)は上面図、(2)はA−A′の断面
図、(3)はB−B′の断面図である。101がP型シ
リコン(Si)基板、102がポリシリコンよりなるフ
ローティングゲート(FG)、103がFG102と容
量的に結合しているポリシリコンよりなるコントロール
ゲート(CG)、104と105がN型領域で、ソース
やドレインとして機能する。106は酸化膜である。
【0003】このように、フラッシュメモリのメモリ・
セル・トランジスタは、いわばNチャンネルMOSトラ
ンジスタのゲートの下にフローティング・ゲートがある
ような構造になっている。消去を行うには、CG103
をオープンにし、ソースに高電圧を印加すると電荷がソ
ースから抜け、FG102の電荷が約0になる。この状
態でCG103に適当な電圧を印加するとトランジスタ
は導通状態になる。CG103とドレインに高電圧を印
加するとアバランシェ・ブレーク・ダウン現象が起き、
ドレイン近傍で高エネルギを得た電子の一部がFG10
2に捕獲される。これを書込みという。書込みを行うと
FG102には電荷が蓄積されているため、CG103
に電圧を印加してもトランジスタは導通しない。トラン
ジスタが導通か非導通かにデータを対応させるが、この
フラッシュメモリでは、上記のように情報の書込み/消
去を電気的に行うことができる。
セル・トランジスタは、いわばNチャンネルMOSトラ
ンジスタのゲートの下にフローティング・ゲートがある
ような構造になっている。消去を行うには、CG103
をオープンにし、ソースに高電圧を印加すると電荷がソ
ースから抜け、FG102の電荷が約0になる。この状
態でCG103に適当な電圧を印加するとトランジスタ
は導通状態になる。CG103とドレインに高電圧を印
加するとアバランシェ・ブレーク・ダウン現象が起き、
ドレイン近傍で高エネルギを得た電子の一部がFG10
2に捕獲される。これを書込みという。書込みを行うと
FG102には電荷が蓄積されているため、CG103
に電圧を印加してもトランジスタは導通しない。トラン
ジスタが導通か非導通かにデータを対応させるが、この
フラッシュメモリでは、上記のように情報の書込み/消
去を電気的に行うことができる。
【0004】従来のフラッシュメモリのブロック構成図
を図13に示す。なお図においては、同一の機能部分に
は同一の参照番号を付し、一部機能が異なる時にはアル
ファベットを付して表わす。1はコマンドレジスタ回
路、2はステータスレジスタ回路、3は動作ロジック回
路、4はコラムアドレスバッファ、5はロウアドレスバ
ッファ、6はブロックアドレスバッファ、7は書込み/
消去切り換え回路、8Aはデータコンパレータ回路、9
Aは書込み/消去タイミング発生回路、10はコラムデ
コーダ、11Aはロウデコーダ、12はブロックデコー
ダ、13Aは書込み/消去試験信号入力回路で試験信号
が入力された場合に限り、書込み/消去タイミング発生
回路9Aを強制的に動作状態とし、データコンパレータ
回路8Aのデータコンパレートは禁止状態となる。14
は入出力バッファ、15はセンスアンプ/ライトアン
プ、16はYゲート、17Aはメモリセルマトリクス、
18は消去用ソース制御回路である。
を図13に示す。なお図においては、同一の機能部分に
は同一の参照番号を付し、一部機能が異なる時にはアル
ファベットを付して表わす。1はコマンドレジスタ回
路、2はステータスレジスタ回路、3は動作ロジック回
路、4はコラムアドレスバッファ、5はロウアドレスバ
ッファ、6はブロックアドレスバッファ、7は書込み/
消去切り換え回路、8Aはデータコンパレータ回路、9
Aは書込み/消去タイミング発生回路、10はコラムデ
コーダ、11Aはロウデコーダ、12はブロックデコー
ダ、13Aは書込み/消去試験信号入力回路で試験信号
が入力された場合に限り、書込み/消去タイミング発生
回路9Aを強制的に動作状態とし、データコンパレータ
回路8Aのデータコンパレートは禁止状態となる。14
は入出力バッファ、15はセンスアンプ/ライトアン
プ、16はYゲート、17Aはメモリセルマトリクス、
18は消去用ソース制御回路である。
【0005】フラッシュメモリは、読み出し、書込み及
び消去のそれぞれのモードで各部に印加する電圧が異な
るためそれらの制御動作が複雑な上、書込み及び消去動
作を行った場合には処理した部分のデータを読み出して
確認するベリファイ動作といわれる動作を行うのが一般
的である。従来このような動作は、ライター等の外部機
器からフラッシュメモリの端子に所定の電圧を出力する
ことにより行ってきた。そのため書込み/消去を行うラ
イター等の外部機器にかなりの負担がかかっていた。そ
こで、最近はこの複雑な制御アルゴリズムを簡略化する
ために内部に自動回路を設けることで、外部からは簡単
な制御命令のみでフラッシュメモリセルの書込み/消去
が行なえるようにしたものが主流になりつつある。
び消去のそれぞれのモードで各部に印加する電圧が異な
るためそれらの制御動作が複雑な上、書込み及び消去動
作を行った場合には処理した部分のデータを読み出して
確認するベリファイ動作といわれる動作を行うのが一般
的である。従来このような動作は、ライター等の外部機
器からフラッシュメモリの端子に所定の電圧を出力する
ことにより行ってきた。そのため書込み/消去を行うラ
イター等の外部機器にかなりの負担がかかっていた。そ
こで、最近はこの複雑な制御アルゴリズムを簡略化する
ために内部に自動回路を設けることで、外部からは簡単
な制御命令のみでフラッシュメモリセルの書込み/消去
が行なえるようにしたものが主流になりつつある。
【0006】このように自動回路を搭載したフラッシュ
メモリでは、一旦外部より制御命令を受けること、セル
の書込み/消去が終了するまでは全て内部で自動的に処
理される。したがってこのデバイスの状態を外部から知
る為の手段としてステータスレジスタ機能を搭載するの
が一般的である。一旦自動回路が動作した後はステータ
スレジスタを読み出すこと以外内部回路の状態を知るこ
とはできない。
メモリでは、一旦外部より制御命令を受けること、セル
の書込み/消去が終了するまでは全て内部で自動的に処
理される。したがってこのデバイスの状態を外部から知
る為の手段としてステータスレジスタ機能を搭載するの
が一般的である。一旦自動回路が動作した後はステータ
スレジスタを読み出すこと以外内部回路の状態を知るこ
とはできない。
【0007】図13に示したように、フラッシュメモリ
では各メモリセルが導通しているかいないかを検出する
ため、ビット線に流れる電流量によって出力のレベルが
変化するセンスアンプ15が用いられる。このセンスア
ンプは、メモリセルをマトリクス状に配列した形式の半
導体メモリに広く使用されるものであり、DRAM,S
RAM,EPROM等にも使用される。
では各メモリセルが導通しているかいないかを検出する
ため、ビット線に流れる電流量によって出力のレベルが
変化するセンスアンプ15が用いられる。このセンスア
ンプは、メモリセルをマトリクス状に配列した形式の半
導体メモリに広く使用されるものであり、DRAM,S
RAM,EPROM等にも使用される。
【0008】図14はセンスアンプの従来例を示す図で
あり、センスアンプがメモリセルマトリクスとどのよう
に接続されるかを示すため、図13のYゲート16、メ
モリセルマトリクス17A、コラムデコーダ10、ロウ
デコーダ11Aを一緒に示してある。メモリセルマトリ
クス17Aでは、多数の平行ワード線WLiと多数の平
行なビット線BLjが垂直に配置され、その交点に対応
して不揮発性メモリセルCijをなす図12に示したよ
うなトランジスタが配置されている。トランジスタのゲ
ートはワード線に接続され、ドレインはビット線に接続
され、ソースは共通ソース線SLに接続されている。ロ
ウデコーダ11Aから選択したワード線に他よりも高い
電圧が印加され、コラムデコーダ10からの信号でYゲ
ート16の1個のゲートが導通し、選択されたビット線
のみがセンスアンプ151Aにつながる共通ビット線K
BLに接続され、選択されたワード線とビット線の交点
に対応するメモリセルの導通/非導通がセンスアンプ1
51Aによって検出される。これが読出動作である。ワ
ード線とビット線への印加電圧が異なる点を除けば書込
み動作もほぼ同一であるが、共通ビット線KBLがセン
スアンプ151Aの替わりに書込みアンプに接続される
点が異なる。
あり、センスアンプがメモリセルマトリクスとどのよう
に接続されるかを示すため、図13のYゲート16、メ
モリセルマトリクス17A、コラムデコーダ10、ロウ
デコーダ11Aを一緒に示してある。メモリセルマトリ
クス17Aでは、多数の平行ワード線WLiと多数の平
行なビット線BLjが垂直に配置され、その交点に対応
して不揮発性メモリセルCijをなす図12に示したよ
うなトランジスタが配置されている。トランジスタのゲ
ートはワード線に接続され、ドレインはビット線に接続
され、ソースは共通ソース線SLに接続されている。ロ
ウデコーダ11Aから選択したワード線に他よりも高い
電圧が印加され、コラムデコーダ10からの信号でYゲ
ート16の1個のゲートが導通し、選択されたビット線
のみがセンスアンプ151Aにつながる共通ビット線K
BLに接続され、選択されたワード線とビット線の交点
に対応するメモリセルの導通/非導通がセンスアンプ1
51Aによって検出される。これが読出動作である。ワ
ード線とビット線への印加電圧が異なる点を除けば書込
み動作もほぼ同一であるが、共通ビット線KBLがセン
スアンプ151Aの替わりに書込みアンプに接続される
点が異なる。
【0009】図14に示したセンスアンプ151Aは、
シングルエンドセンスアンプと呼ばれるものであり、部
品点数が少なく、調整も簡単で手軽であるため広く用い
られている。半導体装置が製造された段階で所定の性能
を有するか各種の試験が行われる。例えば、フラッシュ
メモリ等の不揮発性半導体メモリであれば、前述のステ
ータスレジスタが正常に動作するかが試験される。ステ
ータスレジスタは動作ロジック回路による書込み及び消
去動作の状態を外部より知るためのものであり、ステー
タスレジスタの各ビットの値が書き込み又は消去が正常
に行われたかどうか、動作が終了したかどうか等を表わ
す。従ってステータスレジスタが正常に動作するかどう
かを検出するためには、実際に動作ロジック回路により
各種動作を行わせて各種状態を出現させ、ステータスレ
ジスタがその状態を正しく示しているかを検出する必要
がある。
シングルエンドセンスアンプと呼ばれるものであり、部
品点数が少なく、調整も簡単で手軽であるため広く用い
られている。半導体装置が製造された段階で所定の性能
を有するか各種の試験が行われる。例えば、フラッシュ
メモリ等の不揮発性半導体メモリであれば、前述のステ
ータスレジスタが正常に動作するかが試験される。ステ
ータスレジスタは動作ロジック回路による書込み及び消
去動作の状態を外部より知るためのものであり、ステー
タスレジスタの各ビットの値が書き込み又は消去が正常
に行われたかどうか、動作が終了したかどうか等を表わ
す。従ってステータスレジスタが正常に動作するかどう
かを検出するためには、実際に動作ロジック回路により
各種動作を行わせて各種状態を出現させ、ステータスレ
ジスタがその状態を正しく示しているかを検出する必要
がある。
【0010】図15はフラッシュメモリの従来のステー
タスレジスタ試験の工程を示すフローチャートである。
ステップ501では、まず正常動作させるか異常が発生
するようにするかを選択し、図13の書込み/消去試験
信号入力回路13Aを設定する。これに応じてステップ
502でデータコンパレータ回路8Aでのデータ比較が
停止され、比較を行うデータに関係なく正常動作又は異
常動作の結果が得られるように設定される。ステップ5
03では書込み動作であるか消去動作であるかに応じて
コマンドを入力し、ステップ504でそれに応じた動作
が開始される。
タスレジスタ試験の工程を示すフローチャートである。
ステップ501では、まず正常動作させるか異常が発生
するようにするかを選択し、図13の書込み/消去試験
信号入力回路13Aを設定する。これに応じてステップ
502でデータコンパレータ回路8Aでのデータ比較が
停止され、比較を行うデータに関係なく正常動作又は異
常動作の結果が得られるように設定される。ステップ5
03では書込み動作であるか消去動作であるかに応じて
コマンドを入力し、ステップ504でそれに応じた動作
が開始される。
【0011】ステップ505と506で上記の動作が終
了するまで待機し、終了するとステップ507でステー
タスレジスタの値を読み取り、所望の値になっているこ
とを確認する。以上が従来のステータスレジスタの試験
工程であるが、動作異常を発生するのは書込み/消去タ
イミング発生回路9Aの部分であり、メモリセルマトリ
クス17Aやセンスアンプ/ライトアンプ15に異常が
生じた場合にも、ステータスレジスタ2が正常に動作す
るということまでは保証されない。
了するまで待機し、終了するとステップ507でステー
タスレジスタの値を読み取り、所望の値になっているこ
とを確認する。以上が従来のステータスレジスタの試験
工程であるが、動作異常を発生するのは書込み/消去タ
イミング発生回路9Aの部分であり、メモリセルマトリ
クス17Aやセンスアンプ/ライトアンプ15に異常が
生じた場合にも、ステータスレジスタ2が正常に動作す
るということまでは保証されない。
【0012】フラッシュメモリ等の不揮発性半導体メモ
リ特有の試験としては、記憶したデータが電源を切った
状態で長時間保持してもデータが正しく記憶されている
ことを保証するための試験がある。実際にそのような長
時間放置した試験は行えないため、エージングテストと
呼ばれる加速テストでデータ保持試験を行うのが一般的
である。エージングテストは所定レベルまで書き込みを
行った後通常よりも高い温度に保持してデータ保持に対
して加速ストレスを与え、その後閾値レベルを検出する
といった形で行う。
リ特有の試験としては、記憶したデータが電源を切った
状態で長時間保持してもデータが正しく記憶されている
ことを保証するための試験がある。実際にそのような長
時間放置した試験は行えないため、エージングテストと
呼ばれる加速テストでデータ保持試験を行うのが一般的
である。エージングテストは所定レベルまで書き込みを
行った後通常よりも高い温度に保持してデータ保持に対
して加速ストレスを与え、その後閾値レベルを検出する
といった形で行う。
【0013】図16は従来の半導体装置製造工程内にお
けるエージングテストの順番を示すフローチャートであ
る。図16の(1)の手順では、ウエハ形成工程60
1、カバー膜成長工程602、コーティング膜成長工程
603、プローブテスト工程604、組立工程605を
経て個別の装置として完成した半導体装置に対して行う
最終テスト工程606内でエージングテストが行われ
る。最終テスト工程606では、まず第1最終テスト工
程607で書き込みを含む所定の処理を行い、エージン
グ工程608で例えば150℃で数10時間保持し、第
2最終テスト工程609で書き込まれたデータのレベル
等の測定を含む第2最終テストを行う。
けるエージングテストの順番を示すフローチャートであ
る。図16の(1)の手順では、ウエハ形成工程60
1、カバー膜成長工程602、コーティング膜成長工程
603、プローブテスト工程604、組立工程605を
経て個別の装置として完成した半導体装置に対して行う
最終テスト工程606内でエージングテストが行われ
る。最終テスト工程606では、まず第1最終テスト工
程607で書き込みを含む所定の処理を行い、エージン
グ工程608で例えば150℃で数10時間保持し、第
2最終テスト工程609で書き込まれたデータのレベル
等の測定を含む第2最終テストを行う。
【0014】以上のように図16の(1)では、パッケ
ージに封止された個別の状態でエージングテストが行わ
れる。しかし図16の(1)のようなエージングテスト
では、組立後最終テストの段階でエージング工程を行う
ため、組み立てられたプラスチックパッケージにおいて
は、十分な温度をかけることができず、データ保持の信
頼性を保証するにはエージングの時間を長くする必要が
あり、工程増になるという問題があった。
ージに封止された個別の状態でエージングテストが行わ
れる。しかし図16の(1)のようなエージングテスト
では、組立後最終テストの段階でエージング工程を行う
ため、組み立てられたプラスチックパッケージにおいて
は、十分な温度をかけることができず、データ保持の信
頼性を保証するにはエージングの時間を長くする必要が
あり、工程増になるという問題があった。
【0015】そこで図16の(2)では、カバー膜成長
工程702とコーティング膜成長工程706の間に、エ
ージングテストを行う点が(1)とは異なる。ステップ
703で所定レベルまで書き込みを行った後、エージン
グ工程704で300℃で1時間保持する加速ストレス
を与え、ステップ705でデータのレベルを確認する。
工程702とコーティング膜成長工程706の間に、エ
ージングテストを行う点が(1)とは異なる。ステップ
703で所定レベルまで書き込みを行った後、エージン
グ工程704で300℃で1時間保持する加速ストレス
を与え、ステップ705でデータのレベルを確認する。
【0016】また半導体メモリでは、メモリセルに印加
できる高電圧側の電源マージンを測定する必要がある。
しかしメモリセルの電流特性は、ゲート電圧が高くなる
と傾きが減少するため、図14に示したセンスアンプ
は、電源電圧が高くなると、センスポイントがずれてし
まい、正しいセルのコンパレートが出来なくなってしま
うという問題を有しており、センスアンプの電源とセル
の電源を分離出来る様に回路を追加する必要があり、そ
れを測定する為の特別な試験の追加も必要だった。
できる高電圧側の電源マージンを測定する必要がある。
しかしメモリセルの電流特性は、ゲート電圧が高くなる
と傾きが減少するため、図14に示したセンスアンプ
は、電源電圧が高くなると、センスポイントがずれてし
まい、正しいセルのコンパレートが出来なくなってしま
うという問題を有しており、センスアンプの電源とセル
の電源を分離出来る様に回路を追加する必要があり、そ
れを測定する為の特別な試験の追加も必要だった。
【0017】更に、半導体装置では動作時の電源電流を
測定する必要があるが、試験工程の関係で出力ピンには
負荷回路を接続したままの図18に示すような状態で電
源電流が測定される。図18において、52はドライバ
回路であり、TP11とTN11は出力回路を構成する
PチャンネルとNチャンネルのトランジスタであり、5
4は出力パッド、57,58,59はテスタ側の負荷回
路を構成する抵抗と容量である。カタログ等で保証して
いる動作時の電源電流の測定条件は負荷に流れる電流を
0mAとしており、出力に負荷回路を接続した状態で測
った電流は、負荷回路に流れる充放電電流も測ってしま
うため正確に測れないと言う問題がある。そこで実際カ
タログの保証値を測定する為には出力ピンを測定回路か
ら外して測っている。
測定する必要があるが、試験工程の関係で出力ピンには
負荷回路を接続したままの図18に示すような状態で電
源電流が測定される。図18において、52はドライバ
回路であり、TP11とTN11は出力回路を構成する
PチャンネルとNチャンネルのトランジスタであり、5
4は出力パッド、57,58,59はテスタ側の負荷回
路を構成する抵抗と容量である。カタログ等で保証して
いる動作時の電源電流の測定条件は負荷に流れる電流を
0mAとしており、出力に負荷回路を接続した状態で測
った電流は、負荷回路に流れる充放電電流も測ってしま
うため正確に測れないと言う問題がある。そこで実際カ
タログの保証値を測定する為には出力ピンを測定回路か
ら外して測っている。
【0018】
【発明が解決しようとする課題】以上半導体装置の製造
工程における試験について説明したが、それぞれ問題が
ある。図15のフローチャートに従って説明したフラッ
シュメモリのステータスレジスタの試験では、前述のよ
うに、ステータスレジスタ機能と一部の回路の動作確認
しか行うことができない。
工程における試験について説明したが、それぞれ問題が
ある。図15のフローチャートに従って説明したフラッ
シュメモリのステータスレジスタの試験では、前述のよ
うに、ステータスレジスタ機能と一部の回路の動作確認
しか行うことができない。
【0019】メモリの試験においてはメモリ容量の増加
に伴い試験時間も大幅に増加しており、そのままでは試
験コストが大変高いものになりつつある。この試験コス
トを抑えるには不良品をなるべく時間をかけずに判別す
ることも重要だが色々な試験を合わせて盛り込み試験す
ることにより、試験時間の短縮を図り、試験コストの上
昇を抑えることも必要である。従ってステータスレジス
タの試験においても、上記の部分だけでなくより広く部
分について総合的な試験が行われることが望ましく、現
状の試験方法では不充分であるという問題がある。
に伴い試験時間も大幅に増加しており、そのままでは試
験コストが大変高いものになりつつある。この試験コス
トを抑えるには不良品をなるべく時間をかけずに判別す
ることも重要だが色々な試験を合わせて盛り込み試験す
ることにより、試験時間の短縮を図り、試験コストの上
昇を抑えることも必要である。従ってステータスレジス
タの試験においても、上記の部分だけでなくより広く部
分について総合的な試験が行われることが望ましく、現
状の試験方法では不充分であるという問題がある。
【0020】また図16の(2)に示したエージングテ
ストでは、ウエハ上の半導体装置に対してエージングす
るため信頼性は保証できるが、やはり工程が増加すると
いう問題がある。センスアンプの電源マージンを測定す
る場合、センスアンプの電源と、セルのゲートにかかる
電源を分ける回路を使って試験をするが、そのような試
験は通常の試験ではできず、それの為の特殊な試験をす
る事が必要である。しかし、通常の試験以外の試験を導
入する事によって生じるコストアップがチップコストに
跳ね返ってしまうという問題がある。
ストでは、ウエハ上の半導体装置に対してエージングす
るため信頼性は保証できるが、やはり工程が増加すると
いう問題がある。センスアンプの電源マージンを測定す
る場合、センスアンプの電源と、セルのゲートにかかる
電源を分ける回路を使って試験をするが、そのような試
験は通常の試験ではできず、それの為の特殊な試験をす
る事が必要である。しかし、通常の試験以外の試験を導
入する事によって生じるコストアップがチップコストに
跳ね返ってしまうという問題がある。
【0021】更に図18に示した出力回路の状態では正
確な電源電流が測定できないため、出力ピンを測定回路
から外した上で測っているが、このような作業を工程中
に入れるのは煩雑である。本発明は上記問題点に鑑みて
なされたものであり、次のような目的を有する。第1の
目的は、内部の自動回路を含めたステータスレジスタ機
能や、センスアンプ等を総合した形で試験することがで
き、試験効率や試験精度の向上が図れる不揮発性半導体
記憶装置の実現である。
確な電源電流が測定できないため、出力ピンを測定回路
から外した上で測っているが、このような作業を工程中
に入れるのは煩雑である。本発明は上記問題点に鑑みて
なされたものであり、次のような目的を有する。第1の
目的は、内部の自動回路を含めたステータスレジスタ機
能や、センスアンプ等を総合した形で試験することがで
き、試験効率や試験精度の向上が図れる不揮発性半導体
記憶装置の実現である。
【0022】第2の目的は、不揮発性半導体記憶装置の
データ保持の信頼性を充分に保証でき、且つ工程数の増
加によるコスト増加を低減した不揮発性半導体記憶装置
の試験方法の実現である。第3の目的は、電源電圧を高
電圧に変化させても正確な出力が得られるセンスアンプ
の実現である。
データ保持の信頼性を充分に保証でき、且つ工程数の増
加によるコスト増加を低減した不揮発性半導体記憶装置
の試験方法の実現である。第3の目的は、電源電圧を高
電圧に変化させても正確な出力が得られるセンスアンプ
の実現である。
【0023】第4の目的は、電源電流測定時に出力ピン
から負荷回路を外さなくても正確な測定が行なえる出力
回路の実現である。
から負荷回路を外さなくても正確な測定が行なえる出力
回路の実現である。
【0024】
【課題を解決するための手段】上記第1の目的を達成す
る本発明の第1の態様の不揮発性半導体記憶装置は、格
子状に配置された複数のワード線と複数のビット線と、
ゲートがワード線に接続され、ドレインがビット線に接
続された電気的に消去可能な不揮発性のメモリセルをワ
ード線とビット線の交点に対応して配列したメモリセル
マトリクスと、選択されたワード線と選択されたビット
線の交点に位置するメモリセルが導通であるか非導通で
あるかによって異なる電流量を検出して論理値「1」か
「0」に対応する信号を出力するセンスアンプと、メモ
リセルのデータの書き込み及び記憶データの消去に必要
なタイミング制御を自動的に行う書込み/消去タイミン
グ回路と、書込み/消去タイミング回路が動作した後の
この装置の動作状態を外部よりアクセス可能な状態で記
憶するステータスレジスタとを備える不揮発性半導体記
憶装置において、メモリセルマトリクスのアドレス外に
設けられ、アクセスした時のセンスアンプの出力がそれ
ぞれ論理値「1」と「0」になるように設定された2種
類の書き換え不能なセルで構成されるダミーセルを備え
ることを特徴とする。
る本発明の第1の態様の不揮発性半導体記憶装置は、格
子状に配置された複数のワード線と複数のビット線と、
ゲートがワード線に接続され、ドレインがビット線に接
続された電気的に消去可能な不揮発性のメモリセルをワ
ード線とビット線の交点に対応して配列したメモリセル
マトリクスと、選択されたワード線と選択されたビット
線の交点に位置するメモリセルが導通であるか非導通で
あるかによって異なる電流量を検出して論理値「1」か
「0」に対応する信号を出力するセンスアンプと、メモ
リセルのデータの書き込み及び記憶データの消去に必要
なタイミング制御を自動的に行う書込み/消去タイミン
グ回路と、書込み/消去タイミング回路が動作した後の
この装置の動作状態を外部よりアクセス可能な状態で記
憶するステータスレジスタとを備える不揮発性半導体記
憶装置において、メモリセルマトリクスのアドレス外に
設けられ、アクセスした時のセンスアンプの出力がそれ
ぞれ論理値「1」と「0」になるように設定された2種
類の書き換え不能なセルで構成されるダミーセルを備え
ることを特徴とする。
【0025】上記第2の目的を達成する本発明の第2の
態様のデータの書き込みが可能な不揮発性半導体記憶装
置の試験方法は、データを書き込む書込み工程と、この
不揮発性半導体記憶装置を所定のエージング条件に保持
するエージング工程と、データを読み出し、書込み工程
で書き込まれたデータと比較して確認する確認工程とを
備える不揮発性半導体記憶装置の試験方法において、エ
ージング工程は、この不揮発性半導体記憶装置の組立て
時のストレス緩和用のコーティング膜成長工程を含むこ
とを特徴とする。
態様のデータの書き込みが可能な不揮発性半導体記憶装
置の試験方法は、データを書き込む書込み工程と、この
不揮発性半導体記憶装置を所定のエージング条件に保持
するエージング工程と、データを読み出し、書込み工程
で書き込まれたデータと比較して確認する確認工程とを
備える不揮発性半導体記憶装置の試験方法において、エ
ージング工程は、この不揮発性半導体記憶装置の組立て
時のストレス緩和用のコーティング膜成長工程を含むこ
とを特徴とする。
【0026】上記第3の目的を達成する本発明の第3の
態様の半導体記憶装置は、センスアンプを有する半導体
記憶装置であって、センスアンプは、いずれを接続する
かが切換可能な異なるロード特性を有する複数のロード
用トランジスタを有するロード抵抗部を備えることを特
徴とする。上記第4の目的を達成する本発明の第4の態
様の半導体装置は、出力回路の電源が、通常電源と、通
常電源から独立した独立電源との間で切り換え可能であ
ることを特徴とする。
態様の半導体記憶装置は、センスアンプを有する半導体
記憶装置であって、センスアンプは、いずれを接続する
かが切換可能な異なるロード特性を有する複数のロード
用トランジスタを有するロード抵抗部を備えることを特
徴とする。上記第4の目的を達成する本発明の第4の態
様の半導体装置は、出力回路の電源が、通常電源と、通
常電源から独立した独立電源との間で切り換え可能であ
ることを特徴とする。
【0027】本発明の第1の態様の不揮発性半導体記憶
装置では、従来のような内部自動回路の一部に強制的に
試験信号を加えるような形でステータスレジスタの機能
の動作試験を行うのではなく、予め「0」データ固定で
データ変化の無いダミーのセルを用意しておき、そこに
「0」データを書き込む行為を行えば、必ず書込み試験
は正常動作であるように見せることが可能である。また
これと逆に予め「1」データでデータ変化の無いダミー
のセルを用意しておき、そこに「0」データを書き込む
行為を行えば必ず書込み試験では不良が発生したように
見せることが可能である。
装置では、従来のような内部自動回路の一部に強制的に
試験信号を加えるような形でステータスレジスタの機能
の動作試験を行うのではなく、予め「0」データ固定で
データ変化の無いダミーのセルを用意しておき、そこに
「0」データを書き込む行為を行えば、必ず書込み試験
は正常動作であるように見せることが可能である。また
これと逆に予め「1」データでデータ変化の無いダミー
のセルを用意しておき、そこに「0」データを書き込む
行為を行えば必ず書込み試験では不良が発生したように
見せることが可能である。
【0028】同様に消去時においては、予め「1」デー
タ固定でデータ変化の無いダミーのセルを用意してお
き、そこを消去する行為を行えば、必ず消去試験では正
常動作であるように見せることが可能である。またこれ
と逆に予め「0」データ固定でデータ変化の無いダミー
のセルを用意しておき、そこを消去する行為を行えば、
消去試験では必ず不良が発生したように見せることが可
能である。
タ固定でデータ変化の無いダミーのセルを用意してお
き、そこを消去する行為を行えば、必ず消去試験では正
常動作であるように見せることが可能である。またこれ
と逆に予め「0」データ固定でデータ変化の無いダミー
のセルを用意しておき、そこを消去する行為を行えば、
消去試験では必ず不良が発生したように見せることが可
能である。
【0029】これにより、セルが正常な時の内部の自動
回路を含めた回路全体の動作確認や、セルが不良の時の
自動回路を含めた回路全体の動作確認を行うことが可能
となり、従来はステータスレジスタ機能とその他一部し
かチェック出来なかったのに対し、本発明によればステ
ータスレジスタ機能のチェックに加え、内部の自動回路
を含めた回路全体の動作確認も可能となる。
回路を含めた回路全体の動作確認や、セルが不良の時の
自動回路を含めた回路全体の動作確認を行うことが可能
となり、従来はステータスレジスタ機能とその他一部し
かチェック出来なかったのに対し、本発明によればステ
ータスレジスタ機能のチェックに加え、内部の自動回路
を含めた回路全体の動作確認も可能となる。
【0030】本発明の第2の態様の不揮発性半導体記憶
装置の試験方法では、ウエハ上の半導体装置に対してエ
ージング工程を行うため高い温度をかけることができる
と共に、組立て時のストレスを緩和するためのコーティ
ング膜を成長させる工程における高い温度での保持時間
もエージング工程に利用するため、試験工程が低減でき
る。
装置の試験方法では、ウエハ上の半導体装置に対してエ
ージング工程を行うため高い温度をかけることができる
と共に、組立て時のストレスを緩和するためのコーティ
ング膜を成長させる工程における高い温度での保持時間
もエージング工程に利用するため、試験工程が低減でき
る。
【0031】本発明の第3の態様の半導体記憶装置のセ
ンスアンプは、異なるロード特性のロード用トランジス
タを複数備えているため、電源電圧によって接続するロ
ード用トランジスタを切り換えることにより、通常動作
電圧から、高電圧迄、正確なセルのコンパレートが出来
る様になる。本発明の第3の態様の半導体装置の出力回
路は、通常電源から独立した独立電源に切り換え可能で
ある。従って電源電流の測定時のみ、出力Trの電源を
別の電源をつなげる事によって、余計な電流は他の回路
の電源(VCC)を流れず、正確な動作時電源電流が測
定できる。しかも、デバイスの動作にはなんら影響は与
えない。
ンスアンプは、異なるロード特性のロード用トランジス
タを複数備えているため、電源電圧によって接続するロ
ード用トランジスタを切り換えることにより、通常動作
電圧から、高電圧迄、正確なセルのコンパレートが出来
る様になる。本発明の第3の態様の半導体装置の出力回
路は、通常電源から独立した独立電源に切り換え可能で
ある。従って電源電流の測定時のみ、出力Trの電源を
別の電源をつなげる事によって、余計な電流は他の回路
の電源(VCC)を流れず、正確な動作時電源電流が測
定できる。しかも、デバイスの動作にはなんら影響は与
えない。
【0032】
【実施例】図1は本発明の第1実施例のフラッシュメモ
リのブロック構成図であり、図13の従来例に対応する
ものであり、同一機能部分には同一番号を付して表わ
し、機能が異なる部分には図13の方にアルファベット
のAを付してある。1はコマンドレジスタ回路、2はス
テータスレジスタ回路、3は動作ロジック回路、4はコ
ラムアドレスバッファ、5はロウアドレスバッファ、6
はブロックアドレスバッファ、7は書込み/消去切り換
え回路、8はデータコンパレータ回路、9は書込み/消
去タイミング発生回路、10はコラムデコーダ、11は
ロウデコーダ、12はブロックデコーダ、14は入出力
バッファ、15はセンスアンプ/ライトアンプ、16は
Yゲート、17はメモリセルマトリクス、18は消去用
ソース制御回路である。19は試験用ダミーセル選択信
号入力回路、20はセルマトリクスの一部に設けられる
試験用ダミーセルで、「0」データ固定でデータ変化す
ることの無いダミーのセルもしくは、「1」データでデ
ータ変化することの無いダミーのセルがそれぞれ用意さ
れている。
リのブロック構成図であり、図13の従来例に対応する
ものであり、同一機能部分には同一番号を付して表わ
し、機能が異なる部分には図13の方にアルファベット
のAを付してある。1はコマンドレジスタ回路、2はス
テータスレジスタ回路、3は動作ロジック回路、4はコ
ラムアドレスバッファ、5はロウアドレスバッファ、6
はブロックアドレスバッファ、7は書込み/消去切り換
え回路、8はデータコンパレータ回路、9は書込み/消
去タイミング発生回路、10はコラムデコーダ、11は
ロウデコーダ、12はブロックデコーダ、14は入出力
バッファ、15はセンスアンプ/ライトアンプ、16は
Yゲート、17はメモリセルマトリクス、18は消去用
ソース制御回路である。19は試験用ダミーセル選択信
号入力回路、20はセルマトリクスの一部に設けられる
試験用ダミーセルで、「0」データ固定でデータ変化す
ることの無いダミーのセルもしくは、「1」データでデ
ータ変化することの無いダミーのセルがそれぞれ用意さ
れている。
【0033】図2は、Yゲート16、メモリセルマトリ
クス17、消去用ソース制御回路18及び試験用ダミー
セルの部分をより詳細に示した図である。図3はロウデ
コーダ11をより詳細に示した図であり、図4は試験用
ダミーセル選択信号入力回路19の詳細を示す図であ
る。図2に示すように、ダミーセルD1 ,D2 ,D3 ,
…は他のメモリセルと異なりフローティングゲートを有
しない通常のNチャンネルトランジスタであり、ゲート
がダミーワード線DWLに接続され、ドレインは各ビッ
ト線BLiに接続され、ソースは共通ソース線SLに接
続されている。ダミーセルD1 ,D2 ,D3,…はダミ
ーワード線DWLといずれかのビット線を選択すること
によりアクセス可能であり、ダミーセルが導通か非導通
かによって、通常のメモリセルCijの場合と同様に共
通ビット線KBLに電流が流れるか又は流れないかが定
まり、それをセンスアンプ151で検出する。すなわち
ダミーセルの読み出しは、他のメモリセルCijと同様
に行われる。
クス17、消去用ソース制御回路18及び試験用ダミー
セルの部分をより詳細に示した図である。図3はロウデ
コーダ11をより詳細に示した図であり、図4は試験用
ダミーセル選択信号入力回路19の詳細を示す図であ
る。図2に示すように、ダミーセルD1 ,D2 ,D3 ,
…は他のメモリセルと異なりフローティングゲートを有
しない通常のNチャンネルトランジスタであり、ゲート
がダミーワード線DWLに接続され、ドレインは各ビッ
ト線BLiに接続され、ソースは共通ソース線SLに接
続されている。ダミーセルD1 ,D2 ,D3,…はダミ
ーワード線DWLといずれかのビット線を選択すること
によりアクセス可能であり、ダミーセルが導通か非導通
かによって、通常のメモリセルCijの場合と同様に共
通ビット線KBLに電流が流れるか又は流れないかが定
まり、それをセンスアンプ151で検出する。すなわち
ダミーセルの読み出しは、他のメモリセルCijと同様
に行われる。
【0034】ダミーセルD1 ,D2 ,D3 ,…の少なく
とも1個のトランジスタは、そのしきい値電圧Vthが
高く、そのダミーセルを読み出すとかならず非導通状
態、すなわちデータ「0」が読み出されるように設定さ
れている。また残りのダミーセルのトランジスタはVt
hが低く、かならずデータ「1」が読み出されるように
設定されている。
とも1個のトランジスタは、そのしきい値電圧Vthが
高く、そのダミーセルを読み出すとかならず非導通状
態、すなわちデータ「0」が読み出されるように設定さ
れている。また残りのダミーセルのトランジスタはVt
hが低く、かならずデータ「1」が読み出されるように
設定されている。
【0035】消去用ソース制御回路18は、供給される
信号に応じて読出時と書込み時にはNチャンネルトラン
ジスタがオン状態になり、共通ソース線SLを接地し、
消去時にはPチャンネルトランジスタがオン状態になり
共通ソース線SLに高電圧が印加される。ロウデコーダ
11は、21で示した個別のデコーダがワード線の分だ
け存在し、アドレス信号をデコードして選択されたワー
ド線に電圧VCが印加される。VCは読出時にはVCC
であり、書込み時にはVPPになる。TSはデコータを
形成するANDゲートの1個であり、ダミーセルを選択
する時には、このゲートに「L」の信号が印加され、通
常のメモリセルCijの選択が禁止される。23はダミ
ーワード線DWLを駆動する回路であり、ダミーセルを
選択する時には「L」の信号が入力され、ダミーワード
線DWLに電圧VCが印加される。
信号に応じて読出時と書込み時にはNチャンネルトラン
ジスタがオン状態になり、共通ソース線SLを接地し、
消去時にはPチャンネルトランジスタがオン状態になり
共通ソース線SLに高電圧が印加される。ロウデコーダ
11は、21で示した個別のデコーダがワード線の分だ
け存在し、アドレス信号をデコードして選択されたワー
ド線に電圧VCが印加される。VCは読出時にはVCC
であり、書込み時にはVPPになる。TSはデコータを
形成するANDゲートの1個であり、ダミーセルを選択
する時には、このゲートに「L」の信号が印加され、通
常のメモリセルCijの選択が禁止される。23はダミ
ーワード線DWLを駆動する回路であり、ダミーセルを
選択する時には「L」の信号が入力され、ダミーワード
線DWLに電圧VCが印加される。
【0036】図4は試験用ダミーセル選択信号入力回路
であり、Add入力端子31はアドレス信号入力端子の
1個であり、そこに3〜4V程度の中間電圧を印加する
とPチャンネルトランジスタTP3,TP4がオン状態
になり、TN3〜5もオン状態になり、ダミーセルセレ
クト信号が「H」状態に、リアルセルWL非選択信号が
「L」になる。この時ダミーセルが選択され、通常のメ
モリモルは選択されない。
であり、Add入力端子31はアドレス信号入力端子の
1個であり、そこに3〜4V程度の中間電圧を印加する
とPチャンネルトランジスタTP3,TP4がオン状態
になり、TN3〜5もオン状態になり、ダミーセルセレ
クト信号が「H」状態に、リアルセルWL非選択信号が
「L」になる。この時ダミーセルが選択され、通常のメ
モリモルは選択されない。
【0037】次に第1実施例におけるステータスレジス
タ回路2の動作試験について説明する。図5はその工程
を示すフローチャートである。動作試験を行う時は、ま
ずステップ101で正常な動作を行わせるパスモードか
動作不良を生じるフェイルモードかを選択する。そして
試験用ダミーセル選択信号入力回路19の端子31に所
定の電圧を印加すると、ダミー選択信号がロウデコーダ
11に印加され、ロウデコーダ11によってダミーセル
に繋がっているワード線が選択される。ステップ102
でコラムアドレスを変化させ、予め「0」データ固定で
データ変化の無いダミーのセルもしくは、予め「1」デ
ータでデータ変化の無いダミーのセルの何方かを選択す
るようにする。例えば書込み系でセルの書込みが正常な
時のステータスレジスタ回路の動作状態を試験したけれ
ば、「0」データ固定でデータ変化の無いダミーのセル
を選択するようにしておく。そしてステップ103で書
込みコマンドを入力し、ステップ104で通常の書込み
動作を行えば書込みは必ず正常に終了するはずである。
従って、ステップ105と106で動作終了を待ってス
テップ107でステータスレジスタを読み取れば正常で
ある時のステータスレジスタ回路が正しく動作している
かが判断できる。一方、不良が発生したときのステータ
スレジスタ回路の動作を確認したければ、ステップ10
2で「1」データでデータ変化の無いダミーのセルを選
択するようにし、この状態で通常の書込み動作を行えば
書込みは必ず不良で終了するはずであるから、これをも
とに書込み不良が発生した時のステータスレジスタ回路
が正しく動作しているかが判断できる。
タ回路2の動作試験について説明する。図5はその工程
を示すフローチャートである。動作試験を行う時は、ま
ずステップ101で正常な動作を行わせるパスモードか
動作不良を生じるフェイルモードかを選択する。そして
試験用ダミーセル選択信号入力回路19の端子31に所
定の電圧を印加すると、ダミー選択信号がロウデコーダ
11に印加され、ロウデコーダ11によってダミーセル
に繋がっているワード線が選択される。ステップ102
でコラムアドレスを変化させ、予め「0」データ固定で
データ変化の無いダミーのセルもしくは、予め「1」デ
ータでデータ変化の無いダミーのセルの何方かを選択す
るようにする。例えば書込み系でセルの書込みが正常な
時のステータスレジスタ回路の動作状態を試験したけれ
ば、「0」データ固定でデータ変化の無いダミーのセル
を選択するようにしておく。そしてステップ103で書
込みコマンドを入力し、ステップ104で通常の書込み
動作を行えば書込みは必ず正常に終了するはずである。
従って、ステップ105と106で動作終了を待ってス
テップ107でステータスレジスタを読み取れば正常で
ある時のステータスレジスタ回路が正しく動作している
かが判断できる。一方、不良が発生したときのステータ
スレジスタ回路の動作を確認したければ、ステップ10
2で「1」データでデータ変化の無いダミーのセルを選
択するようにし、この状態で通常の書込み動作を行えば
書込みは必ず不良で終了するはずであるから、これをも
とに書込み不良が発生した時のステータスレジスタ回路
が正しく動作しているかが判断できる。
【0038】同様に、消去系のステータスレジスタ回路
の動作状態を試験する場合、消去が正常に行われた時の
ステータスレジスタ回路の動作状態を試験したければ、
「1」データ固定でデータ変化の無いダミーのセルを選
択するようにしておく。この状態で通常の消去動作を行
えば消去は必ず正常に終了するはずであるからこれをも
とに正常に行われた時のステータスレジスタ回路が正し
く動作しているかが判断できる。一方、消去不良が発生
したときのステータスレジスタ回路の動作を確認したけ
れば、「0」データでデータ変化の無いダミーのセルを
選択するようにし、この状態で通常の消去動作を行えば
消去は必ず不良で終了するはずであるから、これをもと
に消去不良が発生した時のステータスレジスタ回路が正
しく動作しているかが判断できる。このようにして書込
み系、消去系の回路全体を含めた形でセルが良好の時と
セルが不良の時の自動回路を含めた回路全体の動作確認
を行う。
の動作状態を試験する場合、消去が正常に行われた時の
ステータスレジスタ回路の動作状態を試験したければ、
「1」データ固定でデータ変化の無いダミーのセルを選
択するようにしておく。この状態で通常の消去動作を行
えば消去は必ず正常に終了するはずであるからこれをも
とに正常に行われた時のステータスレジスタ回路が正し
く動作しているかが判断できる。一方、消去不良が発生
したときのステータスレジスタ回路の動作を確認したけ
れば、「0」データでデータ変化の無いダミーのセルを
選択するようにし、この状態で通常の消去動作を行えば
消去は必ず不良で終了するはずであるから、これをもと
に消去不良が発生した時のステータスレジスタ回路が正
しく動作しているかが判断できる。このようにして書込
み系、消去系の回路全体を含めた形でセルが良好の時と
セルが不良の時の自動回路を含めた回路全体の動作確認
を行う。
【0039】その他変形例としてはダミーのセルを選択
する試験信号入力をコラムアドレス側に加えるようにし
て、この状態でロウアドレスを変化させ、予め「0」デ
ータ固定でデータ変化の無いダミーのセルもしくは、予
め「1」データでデータ変化の無いダミーのセルの何方
かを選択するようにしても同様の効果を期待することが
可能である。
する試験信号入力をコラムアドレス側に加えるようにし
て、この状態でロウアドレスを変化させ、予め「0」デ
ータ固定でデータ変化の無いダミーのセルもしくは、予
め「1」データでデータ変化の無いダミーのセルの何方
かを選択するようにしても同様の効果を期待することが
可能である。
【0040】図6は本発明の第2実施例のエージングテ
ストを含む工程を示すフローチャートである。本実施例
では、ステップ201でウエハを形成し、ステップ20
2でカバー膜を成長させ、ステップ203で1回目のプ
ローブテストを行い、この時にフローティングゲートに
電荷を注入する。これによりセルトランジスタは非導通
状態になり、出力が「0」になる。ステップ204でコ
ーティング膜を成長させるが、この時後述するように1
時間程度高温状態にするため、エージング工程を行った
のと同様の結果が得られる。ステップ205では2回目
のプローブテストを行い、所定のマージンを有する条件
で読み出しを行っても出力が「0」であることを確認す
る。これによりデータ保持試験が行われたことになる。
ストを含む工程を示すフローチャートである。本実施例
では、ステップ201でウエハを形成し、ステップ20
2でカバー膜を成長させ、ステップ203で1回目のプ
ローブテストを行い、この時にフローティングゲートに
電荷を注入する。これによりセルトランジスタは非導通
状態になり、出力が「0」になる。ステップ204でコ
ーティング膜を成長させるが、この時後述するように1
時間程度高温状態にするため、エージング工程を行った
のと同様の結果が得られる。ステップ205では2回目
のプローブテストを行い、所定のマージンを有する条件
で読み出しを行っても出力が「0」であることを確認す
る。これによりデータ保持試験が行われたことになる。
【0041】後はステップ206で組み立てを行い、ス
テップ207で最終テストを行う。最終テストでは所定
の動作試験を行う第1最終テスト後、所定時間連続して
動作させるバーインを行った後、再び動作を試験する第
2最終テストを行って終了する。第2実施例ではステッ
プ204のコーティング膜成長工程後、保持されている
電荷を確認するための2回目のプローブテストを行って
いるが、これを最終テスス時に行うこともできる。
テップ207で最終テストを行う。最終テストでは所定
の動作試験を行う第1最終テスト後、所定時間連続して
動作させるバーインを行った後、再び動作を試験する第
2最終テストを行って終了する。第2実施例ではステッ
プ204のコーティング膜成長工程後、保持されている
電荷を確認するための2回目のプローブテストを行って
いるが、これを最終テスス時に行うこともできる。
【0042】図7は第2実施例での2回目のプローブテ
ストを最終テスト工程で行うようにした第3実施例にお
ける工程のフローチャートである。図6のフローチャー
トとは2回目のプローブテストが省略され、ステップ3
07の第1最終テストで、ステップ303で注入した電
荷がステップ304と305のコーティング膜成長工程
と組み立て工程を経た上でも保持されているか確認する
点が異なる。第3実施例であれば2回目のプローブテス
トが省略できるため工程上有利である。
ストを最終テスト工程で行うようにした第3実施例にお
ける工程のフローチャートである。図6のフローチャー
トとは2回目のプローブテストが省略され、ステップ3
07の第1最終テストで、ステップ303で注入した電
荷がステップ304と305のコーティング膜成長工程
と組み立て工程を経た上でも保持されているか確認する
点が異なる。第3実施例であれば2回目のプローブテス
トが省略できるため工程上有利である。
【0043】なお参考として、コーティング膜成長工程
を示すフローチャートを図8に示す。図中のステップ4
07のキュア工程は形成した膜を乾燥させる工程であ
り、300℃から350℃の高温で60分間保持される
ため、エージング工程の条件と類似しており、コーティ
ング膜成長工程とエージング工程を共通化することが可
能である。
を示すフローチャートを図8に示す。図中のステップ4
07のキュア工程は形成した膜を乾燥させる工程であ
り、300℃から350℃の高温で60分間保持される
ため、エージング工程の条件と類似しており、コーティ
ング膜成長工程とエージング工程を共通化することが可
能である。
【0044】図9は第4実施例におけるセンスアンプの
構成を示す図であり、ここでは図2のフラッシュメモリ
の共通ビット線KBLに接続されるが、これに限らず他
の半導体装置でも使用できる。図9の回路の41の部分
がセンスアンプで、その中の42の部分がセンスアンプ
内のロードTrである。そして、43の部分がVCC電
源電圧回路である。この回路43は、一般的な高電圧検
出回路で、電源端子D点の電圧と、ゲートEの電圧との
差で出力C点に「H」、「L」の信号が出力されるもの
であるが、今回は電圧VPをゲートEに入れこれを基準
として電圧VCCの高低を判断する(ここで電圧VPは
5Vと一定とする)。これによると、VCC電圧が、電
圧VP前後では、A線が「L」、B線は「H」となる。
そして、VCCが、VPより十分高くなるとA線が
「H」、B線が「L」となる。更に、回路43からの出
力は、回路41の通常電圧用のロードトランジスタTL
1と、高電圧用のロードトランジスタTL2のゲートに
それぞれ、A線、B線が接続されている。そして通常電
圧の時は、A線は「L」、B線は「H」となっていて、
通常電圧用ロードトランジスタTL1はオン、高電圧用
ロードトランジスタTL2はオフとなり、通常のコンパ
レートが行われる。しかし、電源電圧がある程度高電圧
になると、電源電圧検出回路43から出力されているA
線が「H」、B線が「L」となり、通常電圧用ロードト
ランジスタTL1はオフ、高電圧用ロードトランジスタ
TL2がオンして、電源電圧が高くなって正確なコンパ
レートが出来なくなるのを防ぐ。
構成を示す図であり、ここでは図2のフラッシュメモリ
の共通ビット線KBLに接続されるが、これに限らず他
の半導体装置でも使用できる。図9の回路の41の部分
がセンスアンプで、その中の42の部分がセンスアンプ
内のロードTrである。そして、43の部分がVCC電
源電圧回路である。この回路43は、一般的な高電圧検
出回路で、電源端子D点の電圧と、ゲートEの電圧との
差で出力C点に「H」、「L」の信号が出力されるもの
であるが、今回は電圧VPをゲートEに入れこれを基準
として電圧VCCの高低を判断する(ここで電圧VPは
5Vと一定とする)。これによると、VCC電圧が、電
圧VP前後では、A線が「L」、B線は「H」となる。
そして、VCCが、VPより十分高くなるとA線が
「H」、B線が「L」となる。更に、回路43からの出
力は、回路41の通常電圧用のロードトランジスタTL
1と、高電圧用のロードトランジスタTL2のゲートに
それぞれ、A線、B線が接続されている。そして通常電
圧の時は、A線は「L」、B線は「H」となっていて、
通常電圧用ロードトランジスタTL1はオン、高電圧用
ロードトランジスタTL2はオフとなり、通常のコンパ
レートが行われる。しかし、電源電圧がある程度高電圧
になると、電源電圧検出回路43から出力されているA
線が「H」、B線が「L」となり、通常電圧用ロードト
ランジスタTL1はオフ、高電圧用ロードトランジスタ
TL2がオンして、電源電圧が高くなって正確なコンパ
レートが出来なくなるのを防ぐ。
【0045】図10は図9のセンスアンプのロード特性
を示す図である。通常電圧用ロードトランジスタTL1
と高電圧用ロードトランジスタTL2の特性の傾きは異
なり、途中で切り換えることによりセンスアンプの特性
は実線のようになり、図17に示した判定レベルの変化
に一致させることが可能であり、VCCが高電圧であっ
ても正確なコンパレートが行なえる。
を示す図である。通常電圧用ロードトランジスタTL1
と高電圧用ロードトランジスタTL2の特性の傾きは異
なり、途中で切り換えることによりセンスアンプの特性
は実線のようになり、図17に示した判定レベルの変化
に一致させることが可能であり、VCCが高電圧であっ
ても正確なコンパレートが行なえる。
【0046】図11は、第5実施例の不揮発性半導体メ
モリの出力回路の構成を示す図であり、テスタ56が接
続されている。図において、51はセンスアンプ、52
は出力バッファである。53はNチャンネルトランジス
タTN11とPチャンネルトランジスタTP11で構成
される出力トランジスタ回路であり、54はその出力端
子である。55は出力トランジスタ回路53の電源切り
換え回路であり、通常電源VCCと高電圧源VPPの間
で切り換わる。高電圧源VPPは書き込み及び消去用に
供給される電源で通常電源VCCとは独立したものであ
る。60は電源切換回路55の切換信号を生成する切換
信号生成回路であり、電極パッド61に高電圧を印加す
ることにより電源切換回路55への信号が「H」にな
り、出力トランジスタ回路53にVPPが印加される。
これによって出力トランジスタ回路53から、テスタ5
6が形成する抵抗57,58及び容量59による負荷回
路に流れる電流は電源VCCとは無関係になる。しか
も、負荷回路の充放電は通常通り行われるためこの半導
体メモリは正常な動作を行う。この状態で電源電流値が
測定される。
モリの出力回路の構成を示す図であり、テスタ56が接
続されている。図において、51はセンスアンプ、52
は出力バッファである。53はNチャンネルトランジス
タTN11とPチャンネルトランジスタTP11で構成
される出力トランジスタ回路であり、54はその出力端
子である。55は出力トランジスタ回路53の電源切り
換え回路であり、通常電源VCCと高電圧源VPPの間
で切り換わる。高電圧源VPPは書き込み及び消去用に
供給される電源で通常電源VCCとは独立したものであ
る。60は電源切換回路55の切換信号を生成する切換
信号生成回路であり、電極パッド61に高電圧を印加す
ることにより電源切換回路55への信号が「H」にな
り、出力トランジスタ回路53にVPPが印加される。
これによって出力トランジスタ回路53から、テスタ5
6が形成する抵抗57,58及び容量59による負荷回
路に流れる電流は電源VCCとは無関係になる。しか
も、負荷回路の充放電は通常通り行われるためこの半導
体メモリは正常な動作を行う。この状態で電源電流値が
測定される。
【0047】
【発明の効果】以上で説明したように、本発明によれ
ば、従来のようにフラッシュメモリのステータスレジス
タ機能をチェックするための手段として内部自動回路の
一部に強制的に試験信号を加えてステータスレジスタ機
能をチェックする必要が無くなることで、強制的に内部
自動回路に試験信号を加えたことで発生しうる論理のミ
スの可能性が減少し、更にセルが正常な時の内部の自動
回路を含めた回路全体の動作確認や、セルが不良の時の
自動回路を含めた回路全体の動作確認を容易に行うこと
が可能となり、ステータスレジスタ機能のチェックだけ
に留まらず、内部の自動回路を含めた回路全体の動作確
認も可能となることで、試験効率の向上や試験精度の向
上を図ることができるため、信頼性の向上を図る上で大
きく貢献する。
ば、従来のようにフラッシュメモリのステータスレジス
タ機能をチェックするための手段として内部自動回路の
一部に強制的に試験信号を加えてステータスレジスタ機
能をチェックする必要が無くなることで、強制的に内部
自動回路に試験信号を加えたことで発生しうる論理のミ
スの可能性が減少し、更にセルが正常な時の内部の自動
回路を含めた回路全体の動作確認や、セルが不良の時の
自動回路を含めた回路全体の動作確認を容易に行うこと
が可能となり、ステータスレジスタ機能のチェックだけ
に留まらず、内部の自動回路を含めた回路全体の動作確
認も可能となることで、試験効率の向上や試験精度の向
上を図ることができるため、信頼性の向上を図る上で大
きく貢献する。
【0048】また、フラッシュメモリ等の不揮発性半導
体メモリのデータ保持の信頼度を保証する試験が確実に
工程数を増加させることなく行なえるため、製造コスト
が低減できる。更に、簡単な回路工夫によって、特殊な
試験を行わずに、高電圧時のセルの値が読みだせる。
体メモリのデータ保持の信頼度を保証する試験が確実に
工程数を増加させることなく行なえるため、製造コスト
が低減できる。更に、簡単な回路工夫によって、特殊な
試験を行わずに、高電圧時のセルの値が読みだせる。
【0049】更に、動作時の電源電流の装置の改造なし
に、簡単に正確に測定できる。
に、簡単に正確に測定できる。
【図1】本発明の第1実施例のブロック構成図である。
【図2】第1実施例のセル構成を示す図である。
【図3】第1実施例のロウデコーダの構成を示す図であ
る。
る。
【図4】第1実施例の試験用ダミーセル選択信号入力回
路の構成を示す図である。
路の構成を示す図である。
【図5】第1実施例におけるステータスレジスタ試験工
程を示すフローチャートである。
程を示すフローチャートである。
【図6】第2実施例のエージングテストを含む工程を示
すフローチャートである。
すフローチャートである。
【図7】第7実施例のエージングテストを含む工程を示
すフローチャートである。
すフローチャートである。
【図8】コーティング膜成長工程を示すフローチャート
である。
である。
【図9】第4実施例のセンスアンプの構成を示す図であ
る。
る。
【図10】第4実施例のセンスアンプの特性を示す図で
ある。
ある。
【図11】第5実施例の構成を示す図である。
【図12】フラッシュメモリのメモリセル構造図であ
る。
る。
【図13】従来のフラッシュメモリの構成を示すブロッ
ク図である。
ク図である。
【図14】センスアンプの従来例を示す図である。
【図15】従来のステータスレジスタ試験工程を示すフ
ローチャートである。
ローチャートである。
【図16】従来のエージングテストを含む工程を示すフ
ローチャートである。
ローチャートである。
【図17】メモリセルトランジスタのゲート電圧に対す
るセンスアンプの判定レベルの変化を示す図である。
るセンスアンプの判定レベルの変化を示す図である。
【図18】半導体装置の電源電流を試験する時の従来の
構成を示す図である。
構成を示す図である。
2…ステータスレジスタ
3…動作ロジック回路
10…コラムデコーダ
11…ロウデコーダ
15…センスアンプ/ライトアンプ
16…Yゲート
17…メモリセルマトリクス
18…消去用ソース制御回路
19…試験用ダミーセル選択信号回路
20…試験用ダミーセル
フロントページの続き
(72)発明者 笠 靖
神奈川県川崎市中原区上小田中1015番地
富士通株式会社内
(56)参考文献 特開 平3−276491(JP,A)
特開 昭62−146497(JP,A)
(58)調査した分野(Int.Cl.7,DB名)
G11C 16/00 - 16/34
Claims (3)
- 【請求項1】 不揮発性メモリセルと、センスアンプと
を有する不揮発性半導体記憶装置において、 前記センスアンプは、いずれを接続するかが切り替え可
能な異なるロード特性を有する複数のロード用トランジ
スタを有し、電源電圧に応じて、前記複数のロード用ト
ランジスタの接続を切り替え、前記不揮発性メモリセル
に流れる電流量を検出することを特徴とする不揮発性半
導体記憶装置。 - 【請求項2】 前記センスアンプは、さらに電源電圧検
出回路と、前記電源電圧検出回路が検出する電源電圧に
応じて、前記複数のロード用トランジスタの接続を切り
替える信号を出力するロードトランジスタ切り替え信号
発生回路とを備えている請求項1に記載の不揮発性半導
体記憶装置。 - 【請求項3】 当該不揮発性半導体記憶装置は、さらに
前記不揮発性メモリセルに接続するビット線を有し、 前記センスアンプは、さらに一端が前記ビット線に接続
し、他端が前記複数のロード用トランジスタに接続する
トランジスタを含む請求項1に記載の不揮発性半導体記
憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34535899A JP3490034B2 (ja) | 1993-03-17 | 1999-12-03 | 半導体記憶装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05713593A JP3236105B2 (ja) | 1993-03-17 | 1993-03-17 | 不揮発性半導体記憶装置及びその動作試験方法 |
JP34535899A JP3490034B2 (ja) | 1993-03-17 | 1999-12-03 | 半導体記憶装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05713593A Division JP3236105B2 (ja) | 1993-03-17 | 1993-03-17 | 不揮発性半導体記憶装置及びその動作試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000163983A JP2000163983A (ja) | 2000-06-16 |
JP3490034B2 true JP3490034B2 (ja) | 2004-01-26 |
Family
ID=31189689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34535899A Expired - Fee Related JP3490034B2 (ja) | 1993-03-17 | 1999-12-03 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3490034B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020114744A1 (en) * | 2000-11-16 | 2002-08-22 | Dah-Shiarn Chiao | Multimedia and scent storage cartridge design having electrostatic scent release and methods for using same |
KR100467017B1 (ko) * | 2002-06-24 | 2005-01-24 | 삼성전자주식회사 | 증폭 회로로 안정적인 전류와 전압을 공급하기 위해가변적인 크기를 갖는 로드 트랜지스터 회로 |
-
1999
- 1999-12-03 JP JP34535899A patent/JP3490034B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000163983A (ja) | 2000-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3236105B2 (ja) | 不揮発性半導体記憶装置及びその動作試験方法 | |
US4999813A (en) | Nonvolatile semiconductor memory having a stress test circuit | |
US6097638A (en) | Semiconductor memory device | |
US6510082B1 (en) | Drain side sensing scheme for virtual ground flash EPROM array with adjacent bit charge and hold | |
US5930188A (en) | Memory circuit for performing threshold voltage tests on cells of a memory array | |
US6529412B1 (en) | Source side sensing scheme for virtual ground read of flash eprom array with adjacent bit precharge | |
US7939892B2 (en) | Test circuit and method for multilevel cell flash memory | |
US7751248B2 (en) | Indirect measurement of negative margin voltages in endurance testing of EEPROM cells | |
KR900006144B1 (ko) | 불휘발성 반도체기억장치 | |
JPH06176585A (ja) | 半導体記憶装置 | |
JP4088143B2 (ja) | 不揮発性半導体記憶装置及び行線短絡不良検出方法 | |
US6501691B2 (en) | Word-line deficiency detection method for semiconductor memory device | |
US6711057B2 (en) | Nonvolatile semiconductor memory device and method of retrieving faulty in the same | |
US7330374B2 (en) | Nonvolatile semiconductor memory device, such as an EEPROM or a flash memory, with reference cells | |
KR19980071781A (ko) | 모든 메모리셀에 대해 소거 베리파이 동작이 일괄적으로 정확히 행해질 수 있는 반도체기억장치 | |
JP3468730B2 (ja) | 不揮発性半導体記憶装置の試験方法 | |
JP3490034B2 (ja) | 半導体記憶装置 | |
JP3403684B2 (ja) | 半導体装置 | |
CN113113072A (zh) | 芯片测试中载入trim值的方法 | |
JP3360855B2 (ja) | 一括消去型不揮発性半導体記憶装置およびその試験方法 | |
JPH1145588A (ja) | 不揮発性半導体記憶装置 | |
JPH10199299A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030930 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |