JP3486069B2 - Method for manufacturing semiconductor device - Google Patents

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特に多結晶シリコンの結晶粒径を制御し、
信頼性を向上させたゲート電極を有するＭＯＳ型半導体
装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device manufacturing method, and more particularly, to controlling the crystal grain size of polycrystalline silicon,
The present invention relates to a method for manufacturing a MOS semiconductor device having a gate electrode with improved reliability.

【０００２】[0002]

【従来の技術】近年、半導体装置の高集積化、素子の微
細化が進行するにつれて、ＭＯＳトランジスタやＭＯＳ
キャパシタに用いられるゲート酸化膜は薄膜化が進んで
おり、それに伴ってその信頼性が課題となっている。そ
の信頼性を左右するものとしては、酸化膜形成方法のみ
ならず、多結晶シリコン電極の成膜、後酸化、パターニ
ング、熱処理などの後工程にも影響されることがわかっ
ている。2. Description of the Related Art In recent years, as semiconductor devices have been highly integrated and elements have been miniaturized, MOS transistors and MOS transistors have been developed.
The gate oxide film used for a capacitor is becoming thinner, and the reliability thereof is becoming an issue. It is known that the reliability is influenced not only by the oxide film forming method but also by the subsequent steps such as film formation of the polycrystalline silicon electrode, post-oxidation, patterning and heat treatment.

【０００３】そのうち、ゲート電極の材料としては、Ｃ
ＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）法により形成された多結晶シリコン薄膜が一般
的である。これは、倒えば、水素ガスにより希釈された
シラン（ＳｉＨ_４）ガスを用いて、熱等のエネルギーに
よってシランを分解させることによって半導体基板上に
堆積する。Among them, the material for the gate electrode is C
VD (Chemical Vapor Deposition)
Ion) method is generally used for the polycrystalline silicon thin film. This is deposited on the semiconductor substrate by decomposing silane by energy such as heat using silane (SiH ₄ ) gas diluted with hydrogen gas.

【０００４】図１１に従来の方法によりゲート電極を形
成する場合の工程断面図を示す。まず、図１１（ａ）の
ように酸素ガス或いは酸素と水素との混合ガスなどによ
る熱酸化法などによって、シリコン基板２０１表面にゲ
ート酸化膜２０２を形成する。続いて図１１（ｂ）のよ
うに、ＣＶＤ装置内で水素とシランとの混合ガスなどを
用いて、シランを熱分解させて基板表面にシリコン薄膜
２０３を堆積する。続いて、図１１（ｃ）のように、窒
素ガスなどをキャリアガスとしたＰＯＣｌ₃を用いて、
８５０℃で３０分間リン拡散処理を行って、シリコン薄
膜２０３中にドーパントであるリンを含有させる。この
とき、堆積するシリコン薄膜は通常多結晶シリコン膜で
あり、それに起因した問題が顕在化してきている。例え
ば、リン拡散時にリンは多結晶シリコンの結晶粒界を伝
って粒界拡散するが、このとき多結晶シリコンと酸化膜
の界面まで到達したリンはそのまま酸化膜に進入する。
このときゲート酸化膜の膜厚が薄いと容易にシリコン基
板までリンが突き抜けて、チャネルのリン濃度が増加
し、素子間の閾値電圧のばらつきを生じる。FIG. 11 is a sectional view showing steps in the case of forming a gate electrode by a conventional method. First, as shown in FIG. 11A, a gate oxide film 202 is formed on the surface of the silicon substrate 201 by a thermal oxidation method using oxygen gas or a mixed gas of oxygen and hydrogen. Subsequently, as shown in FIG. 11B, the silicon thin film 203 is deposited on the surface of the substrate by thermally decomposing the silane in a CVD apparatus using a mixed gas of hydrogen and silane. Then, as shown in FIG. 11C, using POCl ₃ with nitrogen gas as a carrier gas,
Phosphorus that is a dopant is contained in the silicon thin film 203 by performing a phosphorus diffusion treatment at 850 ° C. for 30 minutes. At this time, the deposited silicon thin film is usually a polycrystalline silicon film, and problems caused by it are becoming apparent. For example, at the time of phosphorus diffusion, phosphorus diffuses along grain boundaries of polycrystalline silicon, and at this time, phosphorus that has reached the interface between polycrystalline silicon and the oxide film enters the oxide film as it is.
At this time, if the gate oxide film is thin, phosphorus easily penetrates to the silicon substrate, the phosphorus concentration in the channel increases, and variations in the threshold voltage between elements occur.

【０００５】また、磁気メモリの代替品として注目され
ている、低コスト、高信頼性かつ高速書き込み特性を特
徴とするＮＡＮＤ型ＥＥＰＲＯＭにおいても、多結晶シ
リコンに起因した問題がある。ＮＡＮＤ型ＥＥＰＲＯＭ
においては、電荷をためるための電極（フローティング
ゲート）とそのフローティングゲートに電荷を出し入れ
するための電界を形成するための電極（コントロールゲ
ート）の２つの電極を有している。一般的な素子構造に
おいては、コントロールゲートに高い電圧を印加して、
基板から絶縁膜を介してフローティングゲートに電子が
出し入れされることで、電気的な書き込みおよび消去を
行っている。図１２にＮＡＮＤ型ＥＥＰＲＯＭの工程断
面図を示す。図１２において、図１１と同じ部分には、
同じ符号を付している。まず、図１２（ａ）に示すよう
に、シリコン基板２０１上に酸素ガス或いは酸素と水素
との混合ガスを用いて熱酸化法などにより酸化膜２０２
を形成し、続いて、図１２（ｂ）に示すように、ＣＶＤ
装置内で、例えば水素ガスにより希釈されたシランガス
を熱分解させ、フローティングゲートとなる多結晶シリ
コン２０３を堆積する。次に、例えば８５０℃で窒素ガ
スをキャリアガスとしてオキシ塩化リン（ＰＯＣｌ₃）
を基板に供給してリン拡散処理を行い、多結晶シリコン
２０３中にドーパントであるリンを含有させる。次に、
図１２（ｃ）に示すように、酸素ガス或いは酸素と水素
との混合ガスを用いて熱酸化法などにより多結晶シリコ
ン２０３表面に酸化膜２０４を形成する。続いて、図１
２（ｄ）に示すように、ＣＶＤ装置内で例えば水素ガス
により希釈されたシランガスを熱分解させ、コントロー
ルゲートとなる多結晶シリコン２０５を堆積し、同様な
手法でこの多結晶シリコン中にリンを拡散させる。この
とき、図１１（ａ）で説明したように、フローティング
ゲート、コントロールゲートが多結晶シリコン薄膜であ
るために、リンが結晶粒界を伝って酸化膜そしてシリコ
ン基板に進入し、素子特性のばらつきを生じる。また、
フローティングゲートとなる多桔晶シリコン薄膜をリン
拡散する際、多結晶シリコンの結晶粒が成長し、多結晶
シリコン表面の粗さが増加する。さらには、この多結晶
シリコン表面を熱酸化して酸化膜２０２を形成する際、
結晶粒１つ１つの面方位によって酸化速度が異なるた
め、酸化膜厚のばらつきを生じる。これらの多結晶シリ
コンの表面粗さや酸化膜厚のばらつきは電界集中による
信頼性の低下や素子間の閾値電圧などの特性のばらつき
を生じる。Further, the NAND type EEPROM, which is attracting attention as a substitute for the magnetic memory and which is characterized by low cost, high reliability and high-speed writing characteristics, has a problem caused by polycrystalline silicon. NAND type EEPROM
2 has two electrodes, an electrode (floating gate) for accumulating charges and an electrode (control gate) for forming an electric field for taking in and out charges from the floating gate. In a general device structure, a high voltage is applied to the control gate,
Electrical writing and erasing are performed by electrons being taken in and out of the floating gate from the substrate through the insulating film. FIG. 12 shows a sectional view of the process of the NAND type EEPROM. In FIG. 12, the same parts as in FIG.
The same reference numerals are attached. First, as shown in FIG. 12A, an oxide film 202 is formed on a silicon substrate 201 by a thermal oxidation method using oxygen gas or a mixed gas of oxygen and hydrogen.
Then, as shown in FIG. 12B, CVD is performed.
In the apparatus, for example, silane gas diluted with hydrogen gas is thermally decomposed to deposit polycrystalline silicon 203 to be a floating gate. Next, for example, at 850 ° C., using nitrogen gas as a carrier gas, phosphorus oxychloride (POCl ₃ )
Is supplied to the substrate to perform phosphorus diffusion treatment so that the polycrystalline silicon 203 contains phosphorus as a dopant. next,
As shown in FIG. 12C, an oxide film 204 is formed on the surface of the polycrystalline silicon 203 by a thermal oxidation method or the like using oxygen gas or a mixed gas of oxygen and hydrogen. Then, Fig. 1
As shown in FIG. 2 (d), silane gas diluted with, for example, hydrogen gas is thermally decomposed in a CVD apparatus, polycrystalline silicon 205 serving as a control gate is deposited, and phosphorus is added to this polycrystalline silicon by the same method. Spread. At this time, as described with reference to FIG. 11A, since the floating gate and the control gate are polycrystalline silicon thin films, phosphorus penetrates the grain boundaries into the oxide film and the silicon substrate, and variations in device characteristics occur. Cause Also,
When phosphorus is diffused in the polycrystalline silicon thin film to be the floating gate, crystal grains of polycrystalline silicon grow and roughness of the surface of the polycrystalline silicon increases. Furthermore, when the surface of this polycrystalline silicon is thermally oxidized to form the oxide film 202,
Since the oxidation rate varies depending on the plane orientation of each crystal grain, the oxide film thickness varies. Variations in the surface roughness and oxide film thickness of these polycrystalline silicon causes a decrease in reliability due to electric field concentration and variations in characteristics such as threshold voltage between elements.

【０００６】これに対して、多結晶シリコンをアモルフ
ァスシリコンの結晶化により形成する方法が検討されて
いる。これは、例えば水素により希釈されたシランガス
を、多結晶シリコンを堆積する温度よりも低い温度で分
解させて酸化膜上に堆積し、これを例えば６００℃で窒
素雰囲気中で熱処理して結晶化させる。これによれば、
堆積時がアモルファス状態であるため、シリコン薄膜の
表面粗さは小さく、また結晶化後の多結晶シリコンの粒
径も大きくすることができ、酸化膜中やシリコン基板中
へのリンのしみだしの量も抑制することができる。On the other hand, a method of forming polycrystalline silicon by crystallizing amorphous silicon has been studied. This is because, for example, silane gas diluted with hydrogen is decomposed at a temperature lower than the temperature at which polycrystalline silicon is deposited and deposited on an oxide film, and this is heat-treated at 600 ° C. in a nitrogen atmosphere to be crystallized. . According to this
Since the amorphous state at the time of deposition, the surface roughness of the silicon thin film is small, and the grain size of the polycrystalline silicon after crystallization can be made large, so that the bleeding of phosphorus into the oxide film and the silicon substrate can be prevented. The amount can also be suppressed.

【０００７】[0007]

【発明が解決しようとする課題】しかし、アモルファス
シリコンの結晶化により形成された多結晶シリコン薄膜
の場合、その結晶粒径にはばらつきがあり、結晶粒径の
大きい素子と小さい素子とが混在し、素子特性のばらつ
きを根本的に解決することはできず、またこの結晶粒径
は、アモルファスシリコンの成膜条件や結晶化熱処理条
件で変化するが、均一な結晶粒を意図的に制御すること
は困難である。これを解決するために、ゲート電極を単
結晶シリコンで形成する方法が考えられている。この場
合、組縁膜を部分的に除去してシリコン基板を露出さ
せ、これを種として単結晶シリコンを成長させるなどの
方法が考えられるが、広範囲の領域にわたって絶縁膜上
に均−に単結晶シリコン薄膜を形成することは極めて困
難である。本発明は、上記の事情を考慮してなされたも
ので、均一な結晶粒径からなる高信頼牲多結晶シリコン
ゲート電極の形成方法を提供することを目的をする。However, in the case of a polycrystalline silicon thin film formed by crystallization of amorphous silicon, the crystal grain size of the thin film varies, and an element having a large crystal grain and an element having a small crystal grain are mixed. However, it is not possible to fundamentally solve the variation in device characteristics, and the crystal grain size changes depending on the film formation conditions of amorphous silicon and the crystallization heat treatment conditions, but it is necessary to intentionally control uniform crystal grains. It is difficult. In order to solve this, a method of forming the gate electrode with single crystal silicon has been considered. In this case, a method of partially removing the border film to expose the silicon substrate and using this as a seed to grow single crystal silicon is conceivable. However, the single crystal is evenly distributed over the insulating film over a wide area. It is extremely difficult to form a silicon thin film. The present invention has been made in view of the above circumstances, and an object thereof is to provide a method for forming a highly reliable polycrystalline silicon gate electrode having a uniform crystal grain size.

【０００８】[0008]

【課題を解決するための手段】本発明は、上記の課題を
解決するために次のような手段を講じた。本発明の骨子
は、ハロゲン系ガスを用いて絶縁膜上にハロゲンを吸着
させることにより均一に粒状のシリコンを堆積させるこ
とを可能とし、この上からアモルファスシリコンを堆積
し、結晶化熱処理を施すことによって、粒状のシリコン
を結晶成長の種とし、もって多結晶シリコンの結晶粒径
を制御することによって、均一な結晶粒径からなる高信
頼牲多結晶シリコンゲート電極の形成方法を提供するこ
とである。The present invention has taken the following means in order to solve the above problems. The gist of the present invention makes it possible to uniformly deposit granular silicon by adsorbing halogen on an insulating film using a halogen-based gas, and then deposit amorphous silicon from this and subject it to crystallization heat treatment. By using granular silicon as a seed for crystal growth and controlling the crystal grain size of the polycrystalline silicon, a method for forming a highly reliable polycrystalline silicon gate electrode having a uniform crystal grain size is provided. .

【０００９】上記目的を達成するために本発明の半導体
装置の製造方法は、半導体基板の主表面に絶縁膜を形成
する第１の工程と、前記半導体基板の主表面にハロゲン
系ガスを供給して、ハロゲン原子もしくは分子を前記絶
縁膜上に吸着させる第２の工程と、前記第２の工程の後
に、前記絶縁膜上に粒状の第１のアモルファスシリコン
を堆積する第３の工程と、前記第３の工程の後に、前記
第１のアモルファスシリコンを結晶化する第４の工程
と、前記第４の工程の後に、前記絶縁膜上に第２のアモ
ルファスシリコンを堆積する第５の工程と、を具備し、
結晶化された前記第１のアモルファスシリコンを核とし
て、前記第２のアモルファスシリコンを結晶化すること
によりゲート電極を形成することを特徴とする。In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention comprises a first step of forming an insulating film on a main surface of a semiconductor substrate and a halogen-based gas supplied to the main surface of the semiconductor substrate. A second step of adsorbing halogen atoms or molecules onto the insulating film, and after the second step
A third step of depositing granular first amorphous silicon on the insulating film, and, after the third step,
Fourth step of crystallizing the first amorphous silicon
And a second ammo is formed on the insulating film after the fourth step.
A fifth step of depositing rufus silicon ,
With the first amorphous silicon crystallized as a nucleus
To crystallize the second amorphous silicon
Is characterized in that a gate electrode is formed .

【００１０】本発明の好ましい実施態様は以下の通りで
ある。 （１）前記第２のシリコンの表面を化学機械的研磨法も
しくはドライエッチングにより平滑化する工程を更に含
むこと。 （２）前記絶縁膜として、熱処理により形成された酸化
膜を用いること。 （３）前記ハロゲン系ガスに絶縁膜を曝す工程と前記絶
縁膜に粒状の第１のシリコンを形成する工程は、非酸化
性ガス雰囲気或いは真空中で連続して行うこと。 （４）前記堆積する粒状の第１のシリコンは、アモルフ
ァスシリコンであること。 （５）前記第１の粒状のシリコンを堆積する工程におい
て、成膜温度、成膜ガス組成、成膜ガス分圧、成膜時
間、成膜温度までの昇温雰囲気の少なくともーつを変化
させることにより、前記絶縁膜への前記シリコン粒の堆
積密度を制御すること。 （６）前記第２のシリコン薄膜を堆積する工程の前に、
堆積した粒状の第１のシリコンを熱処理により結晶化す
ること。 （７）第２のシリコン薄膜を堆積する工程において、第
１のシリコン粒表面に形成される自然酸化膜量は、４×
１０^１４／ｃｍ^２以下であること。 （８）前記堆積するシリコン薄膜は、アモルファスシリ
コンであること。 （９）前記第１の粒状のシリコンと第２のシリコン薄膜
には、III族またはＶ族元素が含有されていること。 （１０）前記第２のシリコン薄膜は、熱処理によりを結
晶化すること。 （１１）前記結晶化したシリコン薄膜は、ＭＯＳ型半導
体装置のゲート電極として用いること。Preferred embodiments of the present invention are as follows. (1) A chemical mechanical polishing method may be applied to the surface of the second silicon.
Or further include a step of smoothing by dry etching.
Muko. (2) As the insulating film, an oxide film formed by heat treatment is used. (3) The step of exposing the insulating film to the halogen-based gas and the step of forming the granular first silicon on the insulating film should be continuously performed in a non-oxidizing gas atmosphere or vacuum. (4) The granular first silicon to be deposited is amorphous silicon. (5) In the step of depositing the first granular silicon, at least one of a film forming temperature, a film forming gas composition, a film forming gas partial pressure, a film forming time, and a temperature rising atmosphere up to the film forming temperature is changed. By controlling the deposition density of the silicon particles on the insulating film. (6) Before the step of depositing the second silicon thin film,
Crystallize the deposited granular first silicon by heat treatment
To do. (7) In the step of depositing the second silicon thin film, the amount of natural oxide film formed on the surface of the first silicon grain is 4 ×.
It should be 10 ¹⁴ / cm ² or less. (8) The deposited silicon thin film is amorphous silicon. (9) The first granular silicon and the second silicon thin film contain a group III or group V element. (10) The second silicon thin film is crystallized by heat treatment. (11) The crystallized silicon thin film is used as a gate electrode of a MOS type semiconductor device.

【００１１】上記のような本発明方法によれば、表面が
平滑で、かつ結晶粒径を制御された多結晶シリコン膜が
絶縁膜上に形成でき、これをＭＯＳ型半導体装置のゲー
ト電極やＮＡＮＤ型ＥＥＰＲＯＭのフローティングゲー
トやコントロールゲートに用いることによって、素子問
の特性のばらつきを抑え、高信頼化を実現することがで
きる。According to the method of the present invention as described above, a polycrystalline silicon film having a smooth surface and a controlled crystal grain size can be formed on an insulating film, which is used as a gate electrode or a NAND of a MOS type semiconductor device. By using it as a floating gate or a control gate of a type EEPROM, it is possible to suppress variations in characteristics between elements and achieve high reliability.

【００１２】[0012]

【発明の実施の形態】図面を参照して本発明の実施の形
態を説明する。図１は、第１の実施形態である結晶粒径
を制御した多結晶シリコンの製造方法を示す工程断面図
である。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a process cross-sectional view showing a method for producing polycrystalline silicon with controlled crystal grain size according to the first embodiment.

【００１３】まず、図１（ａ）に示すように、鏡面研磨
処理された半導体基板１０１上に、純酸素雰囲気中もし
くは酸素と水素との混合ガスを用いて、倒えば８５０℃
で熱酸化して、酸化膜１０２を所望の厚さに形成する。
続いて、図１（ｂ）に示すように、例えばフッ素
（Ｆ₂）ガス１０３ａをアルミナ管１０４中で、キャビ
ティ１０５によりマイクロ波放電させて、フッ素ラジカ
ル１０３ｂを生成し、これを真空装置内で前記のシリコ
ン基板に供給する。これによりフッ素原子をゲート酸化
膜表面に吸着させる。次に、ジシラン（Ｓｉ₂Ｈ₆）ガス
を用いて、４００℃でアモルファスシリコン１０６ａを
堆積する。このとき、堆積したアモルファスシリコン１
０６ａは、図１（ｃ）に示されるように粒状に堆積す
る。これは、フッ素原子が吸着した酸化膜表面には、シ
リコン膜が堆積し難く、局所的にフッ素原子が脱離した
部分ではシランの吸着・脱離が起こって、シリコンが堆
積するためである。続いて、真空中或いは非酸化性雰囲
気に保ったまま、このシリコン基板を加熱し、６００℃
で２時間熱処理を施す。これにより、酸化膜表面上のア
モルファスシリコン粒は結晶化する。このとき、シリコ
ン粒１０６ｂの大きさは充分小さいので、結晶化すると
単結晶化する。さらに、図１（ｄ）に示すように、再び
ジシランガスを基板に供給し、４００℃でアモルファス
シリコン１０７を堆積する。このときは、酸化膜表面上
に吸着していたフッ素原子は、前記の結晶化熱処理（６
００℃、３０分間）でそのほとんどが脱離し、堆積する
第２のアモルファスシリコンは、図に示されるように、
半導体基板全面に均一に堆積する。続いて、この半導体
基板を６００℃、２時間で窒素雰囲気で熱処理する。こ
のとき、第２のアモルファスシリコンは結晶化するが、
その際、酸化膜上などの他の領域からの結晶核の発生は
潜伏時間があるため、結晶化は第１のシリコン粒を成長
核として進む。従って、図１（ｅ）に示すように、粒径
が制御された多結晶シリコン１０８に成長させることが
できる。First, as shown in FIG. 1A, on a mirror-polished semiconductor substrate 101 in a pure oxygen atmosphere or using a mixed gas of oxygen and hydrogen, the temperature is 850.degree.
Then, thermal oxidation is performed to form the oxide film 102 with a desired thickness.
Subsequently, as shown in FIG. 1B, for example, a fluorine (F ₂ ) gas 103a is microwave-discharged by a cavity 105 in an alumina tube 104 to generate a fluorine radical 103b, which is generated in a vacuum device. Supply to the silicon substrate. As a result, fluorine atoms are adsorbed on the surface of the gate oxide film. Next, amorphous silicon 106a is deposited at 400 ° C. using disilane (Si ₂ H ₆ ) gas. At this time, the deposited amorphous silicon 1
06a is deposited in a granular form as shown in FIG. This is because it is difficult to deposit a silicon film on the surface of the oxide film on which fluorine atoms are adsorbed, and silane is adsorbed / desorbed at the portion where fluorine atoms are locally desorbed to deposit silicon. Subsequently, the silicon substrate is heated to 600 ° C. in a vacuum or in a non-oxidizing atmosphere.
Heat treatment for 2 hours. As a result, the amorphous silicon grains on the surface of the oxide film are crystallized. At this time, since the size of the silicon grain 106b is sufficiently small, it becomes a single crystal when crystallized. Further, as shown in FIG. 1D, disilane gas is supplied again to the substrate to deposit the amorphous silicon 107 at 400 ° C. At this time, the fluorine atoms adsorbed on the surface of the oxide film are removed by the crystallization heat treatment (6
The second amorphous silicon, which is mostly desorbed and deposited at 00 ° C. for 30 minutes), is as shown in the figure.
Deposit uniformly on the entire surface of the semiconductor substrate. Subsequently, this semiconductor substrate is heat-treated at 600 ° C. for 2 hours in a nitrogen atmosphere. At this time, the second amorphous silicon is crystallized,
At that time, since there is an incubation time for the generation of crystal nuclei from other regions such as on the oxide film, crystallization proceeds using the first silicon grains as growth nuclei. Therefore, as shown in FIG. 1E, it is possible to grow the polycrystalline silicon 108 having a controlled grain size.

【００１４】図２は第２の実施形態である結晶粒径を制
御した多結晶シリコンの製造方法を示す工程断面図であ
る。図１の第１の実施形態と同様にして、まず図２
（ａ）に示すように、鏡面研磨処理された半導体基板３
０１上に、純酸素雰囲気中もしくは酸素と水素との混合
ガスを用いて、例えば８５０℃で熱酸化して、酸化膜３
０２を所望の厚さに形成する。続いて、図２（ｂ）に示
すように、例えばフッ素（Ｆ₂）ガス３０３ａをアルミ
ナ管３０４中で、キャビティ３０５によりマイクロ波放
電させて、フッ素ラジカル３０３ｂを生成し、これを真
空装置内で前記のシリコン基板に供給する。これにより
フッ素原子をゲート酸化膜表面に吸着させる。次に、ジ
シランガスを用いて、４００℃でアモルファスシリコン
３０６ａを堆積する。このとき、堆積したアモルファス
シリコン３０７は、図２（ｃ）に示されるように粒状に
堆積する。続いて、真空中或いは非酸化性雰囲気に保っ
たまま、このシリコン基板を加熱し、６００℃で２時間
熱処理を施す。これにより、酸化膜表面上のアモルファ
スシリコン粒は結晶化する。さらに、図２（ｄ）に示す
ように、再びジシランガスを基板に供給し、４００℃で
アモルファスシリコン３０７を半導体基板全面に均一に
堆積する。続いて、この半導体基板を６００℃、２時間
で窒素雰囲気で熱処理する。このとき、第２のアモルフ
ァスシリコンは結晶化するが、その際、酸化膜上などの
他の領域からの結晶核の発生は潜伏時間があるため、結
晶化は第１のシリコン粒を成長核として進む。従って、
図２（ｅ）に示すように、粒径が制御された多結晶シリ
コン３０８に成長させることができる。この第２の実施
形態においては、結晶成長核となるアモルファスシリコ
ン粒の大きさが、図１の実施形態に比べて大きいため
に、図２（ｄ）に示すように、アモルファスシリコン表
面に凹凸が形成される。この表面の凹凸は、図２（ｅ）
に示すように、結晶化後も存在する。例えば、ＮＡＮＤ
型ＥＥＰＲＯＭの場合はこの多結晶シリコンをフローテ
イングゲートとして、この上に絶縁薄膜、コントロール
ゲートとなる多結晶シリコンを形成するが、フローティ
ングゲートの表面の凹凸により、素子間の特性のばらつ
きを生ずる。2A to 2D are process sectional views showing a second embodiment of the method for producing polycrystalline silicon with controlled crystal grain size. Similar to the first embodiment shown in FIG.
As shown in (a), a mirror-polished semiconductor substrate 3
01 is thermally oxidized in a pure oxygen atmosphere or in a mixed gas of oxygen and hydrogen at, for example, 850 ° C. to form an oxide film 3
02 is formed to a desired thickness. Then, as shown in FIG. 2B, for example, a fluorine (F ₂ ) gas 303a is microwave-discharged by a cavity 305 in an alumina tube 304 to generate a fluorine radical 303b, which is generated in a vacuum device. Supply to the silicon substrate. As a result, fluorine atoms are adsorbed on the surface of the gate oxide film. Next, disilane gas is used to deposit amorphous silicon 306a at 400 ° C. At this time, the deposited amorphous silicon 307 is granularly deposited as shown in FIG. Then, the silicon substrate is heated in a vacuum or while being kept in a non-oxidizing atmosphere, and heat treatment is performed at 600 ° C. for 2 hours. As a result, the amorphous silicon grains on the surface of the oxide film are crystallized. Further, as shown in FIG. 2D, disilane gas is supplied again to the substrate, and amorphous silicon 307 is uniformly deposited on the entire surface of the semiconductor substrate at 400 ° C. Subsequently, this semiconductor substrate is heat-treated at 600 ° C. for 2 hours in a nitrogen atmosphere. At this time, the second amorphous silicon is crystallized, but at that time, since the generation of crystal nuclei from other regions such as on the oxide film has an incubation time, the crystallization uses the first silicon grains as growth nuclei. move on. Therefore,
As shown in FIG. 2E, it can be grown on polycrystalline silicon 308 having a controlled grain size. In the second embodiment, since the size of the amorphous silicon grains serving as crystal growth nuclei is larger than that in the embodiment of FIG. 1, as shown in FIG. 2D, the amorphous silicon surface has irregularities. It is formed. This surface unevenness is shown in FIG.
As shown in, it exists even after crystallization. For example, NAND
In the case of a type EEPROM, this polycrystalline silicon is used as a floating gate, and an insulating thin film and polycrystalline silicon to be a control gate are formed on the floating gate. However, irregularities on the surface of the floating gate cause variations in characteristics between elements.

【００１５】これを回避するために、図２（ｆ）に示す
ように、多結晶シリコン表面を化学機械的研磨（Chemic
al Mechanical polish）法により研磨し、表面を平坦化
する。このとき、化学機械的研磨法以外にも、ドライエ
ッチング法により、平坦化しても同様の効果が得られ
る。In order to avoid this, as shown in FIG. 2 (f), the surface of the polycrystalline silicon is subjected to chemical mechanical polishing (Chemic
The surface is flattened by polishing with an al mechanical polish) method. At this time, the same effect can be obtained even if the surface is flattened by a dry etching method other than the chemical mechanical polishing method.

【００１６】図３はフッ素ラジカルを室温でシリコン基
板表面に供給した後の、酸化膜上のフッ素の吸着量の基
板温度依存性を示している。これより、室温でフッ素ラ
ジカルに曝された酸化膜表面には約２×１０¹⁵／ｃｍ２
の多量のフッ素原子が吸着しており、基板温度の上昇に
つれて、緩やかに吸着量が減少する傾向を示し、成膜温
度５２０℃近傍においても、約１×１０¹⁵／ｃｍ²のフ
ッ素が酸化膜表面上に残留することがわかる。この吸着
しているフッ素により、成膜種であるシランの吸着・分
解が抑制される。そして、局所的にフッ素が吸着してお
らず酸化膜表面が露出している部分でのみ、シランの吸
着・分解反応が起こり、堆積するアモルファスシリコン
は粒状に成長する。しかし、この傾向は真空中或いは非
酸化性雰囲気中において示し、酸化性雰囲気、特に水分
の存在下においては、酸化膜上に吸着しているフッ素は
水分と反応して脱離する。これによって、酸化膜表面上
はフッ素原子によりシランの吸着・分解反応を抑制する
効果がなくなり、堆積するアモルファスシリコンは粒状
とはならずに、全面に均一に堆積してしまう。従って、
フッ素ラジカルで処理したシリコン基板は、真空中或い
は非酸化性雰囲気に保ったまま、連続的にアモルファス
シリコンの堆積を行うことが必要となる。FIG. 3 shows the substrate temperature dependence of the adsorption amount of fluorine on the oxide film after supplying fluorine radicals to the surface of the silicon substrate at room temperature. As a result, the surface of the oxide film exposed to the fluorine radicals at room temperature is about 2 × 10 ¹⁵ / cm 2.
A large amount of fluorine atoms are adsorbed, the adsorption amount tends to decrease gradually as the substrate temperature rises, and even at a film formation temperature of 520 ° C., approximately 1 × 10 ¹⁵ / cm ² of fluorine is an oxide film. It can be seen that it remains on the surface. The adsorbed fluorine suppresses the adsorption / decomposition of silane which is a film-forming species. Then, the adsorption / decomposition reaction of silane occurs only in the portion where fluorine is not locally adsorbed and the surface of the oxide film is exposed, and the deposited amorphous silicon grows into particles. However, this tendency is shown in a vacuum or in a non-oxidizing atmosphere, and in an oxidizing atmosphere, particularly in the presence of water, the fluorine adsorbed on the oxide film reacts with the water and is desorbed. As a result, the effect of suppressing the adsorption / decomposition reaction of silane by the fluorine atoms on the surface of the oxide film is lost, and the deposited amorphous silicon does not become granular but is uniformly deposited on the entire surface. Therefore,
It is necessary to continuously deposit amorphous silicon on a silicon substrate treated with fluorine radicals while maintaining it in a vacuum or in a non-oxidizing atmosphere.

【００１７】また、下地となる結晶シリコン上に、界面
の酸素量を変化させてアモルファスシリコンを堆積し
て、６００℃で２時間結晶成長させた時に、界面の酸素
量が３×１０¹⁵／ｃｍ²の場合には、上部に堆積したア
モルファスシリコンは下地のシリコンの結晶性を引き継
いでエピタキシャル成長することはできず、アモルファ
スシリコン中で結晶成長核が形成され、多結晶化する。
これに対して、界面の酸素量を約４×１０¹⁴／ｃｍ²以
下に抑制することにより、下地のシリコンの結晶性を引
き継いでエピタキシャル成長させることができる。従っ
て、本発明の場合、粒状のシリコンを結晶成長核とする
ため、この粒状シリコンの表面の残留酸素量は４×１０
¹⁴／ｃｍ²以下に抑制した状態で、アモルファスシリコ
ンを堆積する必要がある。このように、粒状シリコンの
表面の残留酸素量を抑制する方法として、第２のアモル
ファスシリコンを形成する前に、例えば希フッ酸による
処理を行い、シリコン粒表面を水素で終端し酸化されに
くい状態を形成する方法がある。ただし、この方法はゲ
ート酸化膜には適用することができない。ゲート電極を
本発明による多結晶シリコンで形成しようとした場合、
第２のアモルファスシリコンを堆積する前に希フッ酸処
理を行うと、ゲート酸化膜がエッチングされ、酸化膜厚
が減少するばかりでなく、粒状のシリコンの直下の酸化
膜厚と、エッチングされた酸化膜厚とに差ができ、ゲー
卜酸化膜表面に凹凸が形成されてしまい、結果的に素子
特性の劣化を招く。従って、本発明をゲート電極に適用
する場合は、第１の粒状のアモルファスシリコンを形成
した後は、この粒状アモルファスシリコン表面を酸化さ
せないために、真空もしくは酸化性雰囲気で結晶化熱処
理を行い、更に、この雰囲気を保ったまま第２のアモル
ファスシリコンの成膜を行う。これにより、粒状シリコ
ンを結晶成長核として第２のアモルファスシリコンの結
晶化が進行させることができる。When amorphous silicon is deposited on the underlying crystalline silicon by changing the amount of oxygen at the interface and the crystal is grown at 600 ° C. for 2 hours, the amount of oxygen at the interface is 3 × 10 ¹⁵ / cm 3. ^In the case of ² , the amorphous silicon deposited on the upper part cannot inherit the crystallinity of the underlying silicon and be epitaxially grown, and a crystal growth nucleus is formed in the amorphous silicon to be polycrystallized.
On the other hand, by suppressing the amount of oxygen at the interface to about 4 × 10 ¹⁴ / cm ² or less, the crystallinity of the underlying silicon can be taken over and epitaxial growth can be performed. Therefore, in the case of the present invention, since granular silicon is used as a crystal growth nucleus, the amount of residual oxygen on the surface of the granular silicon is 4 × 10.
^It is necessary to deposit amorphous silicon while suppressing it to ¹⁴ / cm ² or less. As described above, as a method of suppressing the amount of residual oxygen on the surface of the granular silicon, for example, a treatment with dilute hydrofluoric acid is performed before the second amorphous silicon is formed, and the surface of the silicon grain is terminated by hydrogen so that it is difficult to be oxidized. There is a method of forming. However, this method cannot be applied to the gate oxide film. If the gate electrode is made of polycrystalline silicon according to the present invention,
If the dilute hydrofluoric acid treatment is performed before depositing the second amorphous silicon, not only the gate oxide film is etched and the oxide film thickness is reduced, but also the oxide film thickness immediately below the granular silicon and the etched oxide film. There is a difference in film thickness, and unevenness is formed on the surface of the gate oxide film, resulting in deterioration of device characteristics. Therefore, when the present invention is applied to the gate electrode, after forming the first granular amorphous silicon, crystallization heat treatment is performed in a vacuum or an oxidizing atmosphere in order to prevent the surface of the granular amorphous silicon from being oxidized. The second amorphous silicon film is formed while maintaining this atmosphere. As a result, crystallization of the second amorphous silicon can be promoted by using the granular silicon as a crystal growth nucleus.

【００１８】図４及び図５は、第３および第４の実施形
態である結晶粒径を制御した多結晶シリコンの製造方法
を示す工程断面図である。図１や図２の実施形態と同様
にして、まず図４（ａ）及び図５（ａ）に示すように、
鏡面研磨処理された半導体基板６０１（７０１）上に、
純酸素雰囲気中もしくは酸素と水素との混合ガスを用い
て、例えば８５０℃で熱酸化して、酸化膜６０２（７０
２）を所望の厚さに形成する。続いて、図４（ｂ）及び
図５（ｂ）に示すように、例えばフッ素（Ｆ₂）ガス６
０３ａ（７０３ａ）をアルミナ管６０４（７０４）中
で、キャビティ６０５（７０５）によりマイクロ波放電
させて、フッ素ラジカル６０３ｂ（７０３ｂ）を生成
し、これを真空装置内で前記のシリコン基板に供給す
る。これによりフッ素原子をゲート酸化膜表面に吸着さ
せる。次に、ジシランガスを用いて、４００℃でアモル
ファスシリコン６０６ａ（７０６ａ）を堆積する。この
とき、堆積したアモルファスシリコンは、図４（ｃ）及
び図５（ｃ）に示されるように粒状に堆積し、かつ堆積
条件により、粒状シリコンの生成密度を制御することが
できる。続いて、真空中或いは非酸化性雰囲気に保った
まま、このシリコン基板を加熱し、６００℃で２時間熱
処理を施し、酸化膜表面上のアモルファスシリコン粒を
結晶化させる。さらに、図４（ｄ）及び図５（ｄ）に示
すように、再びジシランガスを基板に供給し、連続して
４００℃でアモルファスシリコン６０７（７０７）を半
導体基板全面に均一に堆積する。続いて、この半導体基
板を６００℃、２時間で窒素雰囲気で熱処理する。この
とき、第２のアモルファスシリコンは結晶化するが、そ
の際、結晶化は第１のシリコン粒を成長核として進むの
で、図４（ｅ）及び図５（ｅ）に示すように、第１の粒
状シリコンの密度を反映して、多結晶シリコン６０８
（７０８）の粒径を制御することができる。FIGS. 4 and 5 are process cross-sectional views showing a method for producing polycrystalline silicon with controlled crystal grain sizes according to the third and fourth embodiments. Similar to the embodiment of FIGS. 1 and 2, first, as shown in FIGS. 4 (a) and 5 (a),
On the mirror-polished semiconductor substrate 601 (701),
In a pure oxygen atmosphere or using a mixed gas of oxygen and hydrogen, the oxide film 602 (70
2) is formed to a desired thickness. Then, as shown in FIGS. 4B and 5B, for example, fluorine (F ₂ ) gas 6
03a (703a) is microwave-discharged by the cavity 605 (705) in the alumina tube 604 (704) to generate a fluorine radical 603b (703b), which is supplied to the silicon substrate in a vacuum device. As a result, fluorine atoms are adsorbed on the surface of the gate oxide film. Next, amorphous silicon 606a (706a) is deposited at 400 ° C. using disilane gas. At this time, the deposited amorphous silicon is granularly deposited as shown in FIGS. 4C and 5C, and the generation density of the granular silicon can be controlled by the deposition conditions. Subsequently, the silicon substrate is heated in a vacuum or in a non-oxidizing atmosphere and heat-treated at 600 ° C. for 2 hours to crystallize the amorphous silicon grains on the surface of the oxide film. Further, as shown in FIGS. 4D and 5D, disilane gas is again supplied to the substrate, and amorphous silicon 607 (707) is continuously and uniformly deposited at 400 ° C. on the entire surface of the semiconductor substrate. Subsequently, this semiconductor substrate is heat-treated at 600 ° C. for 2 hours in a nitrogen atmosphere. At this time, the second amorphous silicon is crystallized. At that time, since the crystallization proceeds with the first silicon grains as growth nuclei, as shown in FIGS. 4E and 5E, the first amorphous silicon is crystallized. Polycrystalline silicon 608, reflecting the density of the granular silicon of
The particle size of (708) can be controlled.

【００１９】以上のように、粒状アモルファスシリコン
の生成密度を制御する方法として、成膜温度、成膜ガス
組成、成膜ガス分圧、成膜時間、成膜温度までの昇温雰
囲気の少なくとも一つを変化させる。その例として、ま
ず、図３に示したように、フッ素ラジカルによる処理後
の基板温度が挙げられる。基板温度によって酸化膜上に
残留する吸着フッ素量は異なり、基板温度を高くするに
つれて吸着フッ素量が脱離して減少し、酸化膜が露出し
た部分が増加する。従って、小さい結晶粒径を得るため
に第１の粒状アモルファスシリコンの生成密度を増加さ
せたい場合は、成膜前に基板温度を上昇させて、吸着し
ているフッ素を酸化膜表面から脱離させ、反対に大きい
結晶粒径を得るためには成膜前の温度を上昇させずに、
酸化膜上にフッ素を残留させた状態とし、粒状アモルフ
ァスシリコンの生成密度を抑制すればよい。As described above, as a method for controlling the generation density of the granular amorphous silicon, at least one of the film forming temperature, the film forming gas composition, the film forming gas partial pressure, the film forming time, and the temperature rising atmosphere up to the film forming temperature. Change one. As an example thereof, first, as shown in FIG. 3, the substrate temperature after the treatment with the fluorine radicals can be mentioned. The amount of adsorbed fluorine remaining on the oxide film varies depending on the substrate temperature, and the adsorbed fluorine amount desorbs and decreases as the substrate temperature increases, and the exposed oxide film increases. Therefore, in order to increase the generation density of the first granular amorphous silicon in order to obtain a small crystal grain size, the substrate temperature is raised before the film formation so that the adsorbed fluorine is desorbed from the oxide film surface. On the contrary, in order to obtain a large crystal grain size, without increasing the temperature before film formation,
Fluorine may be left on the oxide film to suppress the generation density of granular amorphous silicon.

【００２０】また、図６に成膜圧力と粒状アモルファス
シリコンの生成密度の一例を示す。これに示されるよう
に、成膜圧力を０．１Ｔｏｒｒから０．２Ｔｏｒｒとす
ることで粒状アモルファスシリコンの生成密度を増加さ
せることができる。また、図７に示されるように、成膜
ガスの分圧（希釈濃度）に対しても同様であり、分圧を
増加させることにより、粒状アモルファスシリコンの生
成密度は増加する。FIG. 6 shows an example of the film forming pressure and the generation density of granular amorphous silicon. As shown in the graph, by setting the film forming pressure from 0.1 Torr to 0.2 Torr, the generation density of granular amorphous silicon can be increased. Further, as shown in FIG. 7, the same applies to the partial pressure (dilution concentration) of the film forming gas, and by increasing the partial pressure, the generation density of granular amorphous silicon increases.

【００２１】更に、アモルファスシリコンの成膜温度に
よっても、酸化膜上の粒状アモルファスシリコンの生成
密度を制御することができ、この一例を図８に示す。こ
れによれば、粒状アモルファスシリコンの生成密度は４
００℃（１０００／Ｋ １．４９）近傍で最も少なく、
それ以上の温度では酸化膜上に吸着しているフッ素が脱
離することで、ジシラン分子の吸着・分解できるサイト
が増加するために粒状アモルファスシリコンの生成密度
は増加する。また、４００℃以下の成膜温度に関して
は、酸化膜上に吸着しているフッ素は脱離しにくいが、
ジシラン分子がその表面に吸着すると、温度が低いため
に平面上を移動する距離は小さく、フッ素が脱離した酸
化腋表面部分に到達することが困難になり、かつ再度気
相中に脱離するのに充分なエネルギーを得ることができ
ず、結果的に表面上に吸着したジシラン分子同士、また
気相中とのジシラン分子との問で分解反応が起こり、酸
化膜表面上の粒状アモルファスシリコンの生成密度が増
加する。したがって、粒状アモルファスシリコンの生成
密度を抑え、多結晶シリコンの粒径を大きくするには成
膜温度を４００℃近傍にし、逆に粒径を小さくしようと
した場合は３００℃、或いは５００℃といった温度で成
膜すればよい。Further, the generation density of the granular amorphous silicon on the oxide film can be controlled also by the film forming temperature of the amorphous silicon. An example of this is shown in FIG. According to this, the production density of granular amorphous silicon is 4
The least near 00 ° C (1000 / K 1.49),
At a temperature higher than that, fluorine adsorbed on the oxide film is desorbed, and the number of sites capable of adsorbing and decomposing disilane molecules increases, so that the production density of granular amorphous silicon increases. Further, with respect to the film forming temperature of 400 ° C. or less, the fluorine adsorbed on the oxide film is hard to be desorbed,
When the disilane molecule is adsorbed on the surface, the distance that it moves on the plane is small due to the low temperature, it becomes difficult to reach the oxidized axillary surface portion where fluorine is desorbed, and it is desorbed again in the gas phase. As a result, a decomposition reaction occurs between the disilane molecules adsorbed on the surface and between the disilane molecules in the gas phase, resulting in the formation of granular amorphous silicon on the surface of the oxide film. The production density increases. Therefore, in order to suppress the generation density of granular amorphous silicon and increase the grain size of polycrystalline silicon, the film formation temperature should be around 400 ° C, and conversely, when the grain size should be decreased, the temperature should be 300 ° C or 500 ° C. The film may be formed by.

【００２２】以上のように、成膜時の圧力や温度を適切
に選択することで粒状アモルファスシリコンの生成密度
を制御することができる。本発明では粒状シリコンをア
モルファスシリコンの結晶化により形成しているが、気
相中から直接結晶化シリコンを形成しても、粒状のシリ
コンを形成することができる。この場合、例えば成膜温
度を７５０℃、圧力を１×１０^-4Ｔｏｒｒ以下とする通
常のエピタキシャル成長条件で形成する。これによって
も、シリコンは酸化膜上に粒状に形成されるが、成膜温
度が高いこと、及び圧力が低いことにより、堆積と同時
にシランにより酸化膜表面がエッチングされる。この場
合、酸化膜厚が変化する、表面の凹凸を生じるなど、素
子特性を劣化させる要因となりうる。従って、本発明に
おいては第１の粒状シリコンはアモルファスシリコンと
している。As described above, the production density of granular amorphous silicon can be controlled by appropriately selecting the pressure and temperature during film formation. Although granular silicon is formed by crystallization of amorphous silicon in the present invention, granular silicon can be formed by directly forming crystallized silicon from the vapor phase. In this case, for example, the film is formed under normal epitaxial growth conditions such that the film forming temperature is 750 ° C. and the pressure is 1 × 10 ⁻⁴ Torr or less. Also by this, silicon is formed in a granular form on the oxide film, but due to the high film forming temperature and the low pressure, the surface of the oxide film is etched by silane simultaneously with the deposition. In this case, it may be a factor that deteriorates the device characteristics, such as a change in the oxide film thickness and the occurrence of surface irregularities. Therefore, in the present invention, the first granular silicon is amorphous silicon.

【００２３】図９に、本発明を用いて製造したＭＯＳ型
半導体装置の工程断面図を示す。まず、例えば、鏡面研
磨処理を施したシリコン基板１２０１を用意し、これを
選択酸化法を用いて素子分離酸化膜１２０２を形成す
る。必要に応じてシリコン基板にウェル形成等のイオン
注入を行う。例えば、ｎウェルにはリンイオンを１×１
０¹³／ｃｍ²、ｐウエルにはボロンイオンを１×１０¹³
／ｃｍ²イオン注入を行う。その後、純酸素雰囲気中で
例えば８５０℃で４０分間熱酸化して、ＭＯＳのゲート
酸化膜１２０３を厚さ７ｎｍ形成する。続いて、図９
（ｂ）に示すように、例えばフツ素（Ｆ₂）ガス１２０
４ａをアルミナ管１２０５中で、キャビティ１２０６に
よりマイクロ波放電させて、フッ素ラジカル１２０４ｂ
を生成し、これを真空装置内で前記のシリコン基板に供
給する。これによりフッ素原子をゲート酸化膜表面に吸
着させる。次に、図９（ｃ）に示すように、ジシランガ
スを用いて、４００℃で粒状のアモルファスシリコン１
２０８ａを堆積する。続いて、真空中或いは非酸化性雰
囲気に保ったまま、このシリコン基板を加熱し、６００
℃で２時閘熱処理を施す。これにより、酸化膜表面上の
アモルファスシリコン粒は結晶化する。さらに、図９
（ｄ）に示すように、再びジシランガスを基板に供給
し、５２０℃でアモルファスシリコンを半導体基板全面
に均一に堆積する。続いて、この半導体基板を６００
℃、２時間で窒素雰囲気で熱処理をすることで、第１の
粒状シリコンを成長核として、第２のアモルファスシリ
コンを結晶化させ、図９（ｅ）に示すように、粒径が制
御された多結晶シリコン１２０８ｂに成長させる。続い
て、例えば窒素ガスをキャリアガスとしてオキシ塩化リ
ン（ＰＯＣｌ₃）を基板に供給して８５０℃、３０分
間、リン拡散処理を行い多結晶シリコン１２０８ｂ中に
ドーパントであるリンを含有させる。次に、図９（ｆ）
に示すように、レジストバターン１２０９を通常のフォ
トリソグラフィ技術を用いて形成する。このレジストバ
ターンをマスクにして、図９（ｇ）に示すように、例え
ば反応性イオンエッチング（ＲＩＥ）法により、多結晶
シリコンをエッチングする。次に、図９（ｈ）に示すよ
うに、ゲート電極の後に酸化を行いゲート電極多結晶シ
リコンを酸化膜１２１０で覆った後、ソース・ドレイン
拡散層１２１１を形成するために、ドーパントとなる元
素をイオン注入する。ｎ型の拡散層にはリンもしくは砒
素のイオンを高濃度にイオン注入し、ｐ型の拡散層には
ＢもしくはＢＦ²⁺を高濃度にイオン注入し、９００℃、
３０秒間などのように高温短時間でイオン注入したこれ
らのドーバン卜を活性化させる。続いて、図９（ｉ）に
示すように、全面にシリコン酸化膜１２１２をＣＶＤ法
により堆積した後、異方性ドライエッチングによりシリ
コン酸化膜にコン夕クトホールを開口する。FIG. 9 is a sectional view showing the steps of a MOS type semiconductor device manufactured by using the present invention. First, for example, a silicon substrate 1201 that has been mirror-polished is prepared, and an element isolation oxide film 1202 is formed using the selective oxidation method. If necessary, ion implantation such as well formation is performed on the silicon substrate. For example, 1 × 1 phosphorus ion is added to the n-well.
0 ¹³ / cm ² , boron ion 1 × 10 ^{13 in} p well
/ Cm ² ion implantation is performed. After that, thermal oxidation is performed at 850 ° C. for 40 minutes in a pure oxygen atmosphere to form a MOS gate oxide film 1203 with a thickness of 7 nm. Then, in FIG.
As shown in (b), for example, fluorine (F ₂ ) gas 120
4a is microwave-discharged by the cavity 1206 in the alumina tube 1205, and the fluorine radical 1204b
Is generated and is supplied to the silicon substrate in a vacuum device. As a result, fluorine atoms are adsorbed on the surface of the gate oxide film. Next, as shown in FIG. 9C, a granular amorphous silicon 1 at 400 ° C. is formed by using disilane gas.
208a is deposited. Then, the silicon substrate is heated in a vacuum or in a non-oxidizing atmosphere,
Heated at 2 ° C for 2 hours. As a result, the amorphous silicon grains on the surface of the oxide film are crystallized. Furthermore, FIG.
As shown in (d), disilane gas is supplied to the substrate again, and amorphous silicon is uniformly deposited at 520 ° C. on the entire surface of the semiconductor substrate. Then, this semiconductor substrate is 600
By performing heat treatment in a nitrogen atmosphere at 2 ° C. for 2 hours, the second amorphous silicon was crystallized using the first granular silicon as a growth nucleus, and the grain size was controlled as shown in FIG. 9 (e). It is grown into polycrystalline silicon 1208b. Subsequently, for example, phosphorus oxychloride (POCl ₃ ) is supplied to the substrate using nitrogen gas as a carrier gas, and phosphorus diffusion treatment is performed at 850 ° C. for 30 minutes to contain phosphorus as a dopant in the polycrystalline silicon 1208b. Next, FIG. 9 (f)
As shown in, the resist pattern 1209 is formed by using a normal photolithography technique. Using this resist pattern as a mask, as shown in FIG. 9G, the polycrystalline silicon is etched by, for example, the reactive ion etching (RIE) method. Next, as shown in FIG. 9H, after the gate electrode is oxidized to cover the gate electrode polycrystalline silicon with the oxide film 1210, an element serving as a dopant for forming the source / drain diffusion layer 1211. Is ion-implanted. Phosphorus or arsenic ions are highly implanted into the n-type diffusion layer, and B or BF ²⁺ is highly implanted into the p-type diffusion layer at 900 ° C.
These doban ion implants are activated at a high temperature in a short time such as for 30 seconds. Subsequently, as shown in FIG. 9I, a silicon oxide film 1212 is deposited on the entire surface by a CVD method, and then a contact hole is opened in the silicon oxide film by anisotropic dry etching.

【００２４】次に、シリコン、鋼をそれぞれ例えば０．
５％ずつ含有するアルミニウム膜を形成した後、これを
パターニングしてソース・ドレイン電極１２１３を形成
する。この後、４５０℃で１５分間水素を１０％含む窒
素雰囲気で熱処理した。これによって、ポリシリコンゲ
ート電極の結晶粒径を制御したＭＯＳ型半導体装置を形
成することができた。Next, silicon and steel are added, for example, to 0.
After forming an aluminum film containing 5% each, the source / drain electrode 1213 is formed by patterning the aluminum film. After that, heat treatment was performed at 450 ° C. for 15 minutes in a nitrogen atmosphere containing 10% hydrogen. As a result, a MOS type semiconductor device in which the crystal grain size of the polysilicon gate electrode was controlled could be formed.

【００２５】また、ＮＡＮＤ型ＥＥＰＲＯＭのフローテ
ィングゲートとコントロールゲートに適用した実施形態
の工程断面図を図１０に示す。図９と同様にして、例え
ば、図１０（ａ）に示すように、鏡面研磨処理を施した
シリコン基板１３０１を用意し、必要に応じてシリコン
基板にウェル形成等のイオン注入を行う。その後、純酸
素雰囲気中で例えば８５０℃で４０分間熱酸化して、Ｍ
ＯＳのゲート酸化膜エ３０２を厚さ７ｎｍ形成する。続
いて、図１０（ｂ）に示すように、例えばフッ素
（Ｆ₂）ガス１３０３ａをアルミナ管１３０４中で、キ
ャビティ１３０５によりマイクロ波放電させて、フッ素
ラジカル１３０３ｂを生成し、これを真空装置内で前記
のシリコン基板に供給する。これによりフッ素原子をゲ
ート酸化膜表面に吸着させる。次に、図１０（ｃ）に示
すように、ジシランガスを用いて、４００℃で粒状のア
モルファスシリコン１３０６ａを堆積する。続いて、真
空中或いは非酸化性雰囲気に保ったまま、このシリコン
基板を加熱し、６００℃で２時閘熱処理を施す。これに
より、酸化膜表面上のアモルファスシリコン粒は結晶化
する。さらに、図１０（ｄ）に示すように、再びジシラ
ンガスを基板に供給し、４００℃でアモルファスシリコ
ン１３０６ａを半導体基板全面に均一に堆積する。続い
て、この半導体基板を６００℃、２時間で窒素雰囲気で
熱処理をすることで、第１の粒状シリコンを成長核とし
て、第２のアモルファスシリコンを結晶化させ、図１０
（ｅ）に示すように、粒径が制御された多結晶シリコン
１３０７ｂに成長させる。続いて、例えば窒素ガスをキ
ヤリアガスとしてオキシ塩化リン（ＰＯＣｌ₃）を基板
に供給して８５０℃、３０分間、リン拡散処理を行い多
結晶シリコン中にドーパントであるリンを含有させる。
次に、図１０（ｆ）に示すように、多結晶シリコン表面
を例えば純酸素雰囲気中で約１５ｎｍ熱酸化して、イン
ターポリ絶縁膜となる酸化膜１３０８を形成する。この
とき、インターポリ絶縁膜１３０８は、熱酸化膜に限る
ものではなく、トランジスタとして機能する信頼性の良
い絶縁膜であればよく、例えばＣＶＤ法により形成した
酸化膜をはじめ、オキシナイトライド膜やＯＮＯ膜を用
いても同様の効果が得られる。続いて、フローティング
ゲートを形成したのと同様にして、例えばフッ素
（Ｆ₂）ガスをアルミナ管中で、キャビティによリマイ
クロ波放電させて、フッ素ラジカルを生成し、これを真
空装置内で前記のシリコン基板に供給する。これにより
フッ素原子をインターポリ絶縁膜１３０８表面に吸着さ
せる。FIG. 10 is a process sectional view of an embodiment applied to the floating gate and control gate of a NAND type EEPROM. Similar to FIG. 9, for example, as shown in FIG. 10A, a mirror-polished silicon substrate 1301 is prepared, and if necessary, ion implantation such as well formation is performed on the silicon substrate. After that, thermal oxidation is performed at 850 ° C. for 40 minutes in a pure oxygen atmosphere, and M
A gate oxide film 302 of OS is formed to a thickness of 7 nm. Then, as shown in FIG. 10B, for example, a fluorine (F ₂ ) gas 1303a is microwave-discharged by a cavity 1305 in an alumina tube 1304 to generate a fluorine radical 1303b, which is generated in a vacuum device. Supply to the silicon substrate. As a result, fluorine atoms are adsorbed on the surface of the gate oxide film. Next, as shown in FIG. 10C, a granular amorphous silicon 1306a is deposited at 400 ° C. using disilane gas. Subsequently, the silicon substrate is heated in vacuum or in a non-oxidizing atmosphere and subjected to a heat treatment at 600 ° C. for 2 hours. As a result, the amorphous silicon grains on the surface of the oxide film are crystallized. Further, as shown in FIG. 10D, disilane gas is supplied again to the substrate, and amorphous silicon 1306a is uniformly deposited at 400 ° C. on the entire surface of the semiconductor substrate. Subsequently, this semiconductor substrate is heat-treated at 600 ° C. for 2 hours in a nitrogen atmosphere to crystallize the second amorphous silicon using the first granular silicon as a growth nucleus, and FIG.
As shown in (e), polycrystalline silicon 1307b with a controlled grain size is grown. Subsequently, for example, phosphorus oxychloride (POCl ₃ ) is supplied to the substrate using nitrogen gas as a carrier gas, and phosphorus diffusion treatment is performed at 850 ° C. for 30 minutes to contain phosphorus as a dopant in the polycrystalline silicon.
Next, as shown in FIG. 10F, the polycrystalline silicon surface is thermally oxidized, for example, in a pure oxygen atmosphere by about 15 nm to form an oxide film 1308 to be an interpoly insulating film. At this time, the interpoly insulating film 1308 is not limited to the thermal oxide film, and may be an insulating film having high reliability that functions as a transistor. For example, an oxide film formed by a CVD method, an oxynitride film, or the like. The same effect can be obtained by using the ONO film. Then, in the same manner as the formation of the floating gate, for example, fluorine (F ₂ ) gas is microwave-discharged by a cavity in an alumina tube to generate fluorine radicals, which are stored in a vacuum device as described above. Supply to the silicon substrate. As a result, fluorine atoms are adsorbed on the surface of the interpoly insulating film 1308.

【００２６】次に、図１０（ｇ）に示すように、ジシラ
ンガスを用いて、４００℃で粒状のアモルファスシリコ
ン１３０９ａを堆積する。続いて、真空中或いは非酸化
性雰囲気に保ったまま、このシリコン基板を加熱し、６
００℃で２時間熱処理を施す。これにより、酸化膜表面
上のアモルファスシリコン粒は結晶化する。さらに、図
１０（ｈ）に示すように、再びジシランガスを基板に供
給し、４００℃でアモルファスシリコン１３１０ａを半
導体基板全面に均−に堆積する。続いて、図１０（ｉ）
に示すように、この半導体基板を６００℃、２時間で窒
素雰囲気で熱処理をすることで、インターポリ絶縁膜表
面の粒状シリコンを成長核として、全面に堆積したアモ
ルファスシリコンを結晶化させる。続いて、例えば窒素
ガスをキャリアガスとしてオキシ塩化リン（ＰＯＣ
ｌ_３）を基板に供給して８５０℃、３０分間、リン拡散
処理を行い多結晶シリコン中にドーパントであるリンを
含有させる。以上のようにして、粒径が制御された多結
晶シリコンからなるフローティングゲート１３０７ｂ及
びコントロールゲート１３１０ｂを形成することができ
た。Next, as shown in FIG. 10G, granular amorphous silicon 1309a is deposited at 400 ° C. using disilane gas. Subsequently, the silicon substrate is heated in a vacuum or while being kept in a non-oxidizing atmosphere,
Heat treatment is performed at 00 ° C. for 2 hours. As a result, the amorphous silicon grains on the surface of the oxide film are crystallized. Furthermore, as shown in FIG. 10 (h), again supplying disilane gas to the substrate, the amorphous silicon 13 1 0a entire surface of the semiconductor substrate uniform at 400 ° C. - deposited. Then, FIG. 10 (i)
As shown in, the semiconductor substrate is heat-treated at 600 ° C. for 2 hours in a nitrogen atmosphere to crystallize the amorphous silicon deposited on the entire surface using the granular silicon on the surface of the interpoly insulating film as a growth nucleus. Subsequently, for example, using nitrogen gas as a carrier gas, phosphorus oxychloride (POC)
l ₃ ) is supplied to the substrate and phosphorus diffusion treatment is performed at 850 ° C. for 30 minutes to contain phosphorus as a dopant in the polycrystalline silicon. As described above, it was possible to form the floating gate 1307b and the control gate 1310b made of polycrystalline silicon with controlled grain size.

【００２７】本実施形態では、アモルファスシリコン堆
積用ガスとして、ジシラン（Ｓｉ₂Ｈ₆）ガスを取り上げ
たが、ガス種に限定はなく、シリコン層を形成すること
ができるガスであればよい。例えば、シラン（Ｓｉ
Ｈ₄）をはじめ、ＳｉＨ₂Ｃｌ₂、ＳｉＣｌ₄、ＳｉＦ₄、
Ｓｉ₂Ｈ₄Ｃｌ₂、ＳｉＨ₂Ｆ₂、Ｓｉ₂Ｈ₂Ｃｌ₄、Ｓｉ₂Ｃ
ｌ₆、Ｓｉ₂Ｈ₄Ｆ₂、Ｓｉ₂Ｈ₂Ｆ₄、Ｓｉ₂Ｆ₆でも適用可
能である。また、ドーバン卜の導入方法として、本発明
においてはオキシ塩化リンＰＯＣｌ₃）を用いたリン拡
散処理を行ったが、イオン注入によりドーパントを導入
する方法をとってもよく、また不純物添加アモルファス
シリコン層を堆積してもよい。このとき、ジシラン等の
シリコン成膜用ガスにホスフィン（ＰＨ₃）やアルシン
（ＡｓＨ₃）、あるいはリンや砒素を含むハロゲン化物
などを混合させればよい。また、Ｐ型のゲート電極の場
合は、ジボラン（Ｂ₂Ｈ₆）や三塩化硼素（ＢＣｌ₃）、
三フッ化硼素（ＢＦ₃）或いはＢを含むハロゲン化物な
どを混合させれば良い。更に、アモルファスシリコン膜
をシリコン表面上にのみ選択的に堆積するための前処理
として、Ｆ₂を用いてマイクロ波放電によりフッ素ラジ
カルを生成したが、この方法は他のハロゲン系材料、例
えばＣＦ₄、Ｃｌ₂、ＳＦ₆、ＨＦ、ＣｌＦ₃等でもよい。
ただし、ガスによっては酸化膜をエッチングするものも
あるので、本発明をゲート電極に用いようとする場合
は、酸化膜をエッチングしないものが望ましい。本発明
は、上記の発明の実施の形態に限定されるものではな
く、本発明の要旨を変更しない範囲で種々変形して実施
できるのは勿論である。In the present embodiment, disilane (Si ₂ H ₆ ) gas is taken as the amorphous silicon deposition gas, but the gas species is not limited and any gas capable of forming a silicon layer may be used. For example, silane (Si
H ₄ ), SiH ₂ Cl ₂ , SiCl ₄ , SiF ₄ ,
Si ₂ H ₄ Cl ₂ , SiH ₂ F ₂ , Si ₂ H ₂ Cl ₄ , Si ₂ C
l ₆ , Si ₂ H ₄ F ₂ , Si ₂ H ₂ F ₄ , and Si ₂ F ₆ are also applicable. In the present invention, phosphorus diffusion treatment using phosphorus oxychloride (POCl ₃ ) was performed as a method of introducing Doban, but a method of introducing a dopant by ion implantation may be used, and an impurity-doped amorphous silicon layer is deposited. You may. At this time, phosphine (PH ₃ ) or arsine (AsH ₃ ) or a halide containing phosphorus or arsenic may be mixed with a silicon film forming gas such as disilane. In the case of a P-type gate electrode, diborane (B ₂ H ₆ ), boron trichloride (BCl ₃ ),
Boron trifluoride (BF ₃ ) or a halide containing B may be mixed. Further, as a pretreatment for selectively depositing the amorphous silicon film only on the silicon surface, F ₂ was used to generate a fluorine radical by microwave discharge, but this method uses another halogen-based material such as CF ₄ , Cl ₂ , SF ₆ , HF, ClF _{3 and the} like.
However, some gases etch the oxide film. Therefore, when the present invention is applied to the gate electrode, it is desirable that the oxide film is not etched. The present invention is not limited to the embodiments of the present invention described above, and it goes without saying that various modifications can be made without departing from the scope of the present invention.

【００２８】[0028]

【発明の効果】本発明によれば次のような効果が得られ
る。本発明によれば、表面が平滑で、かつ結晶粒径を制
御された多結晶シリコン膜を絶縁膜上に形成することが
でき、これをＭＯＳ型半導体装櫃のゲート電極やＮＡＮ
Ｄ型ＥＥＰＲＯＭのフローティングゲートやコントロー
ルゲートに用いることで、素子問の特性のばらつきの少
ない、高信頼性を有する半導体装置を形成することがで
きる。According to the present invention, the following effects can be obtained. According to the present invention, a polycrystalline silicon film having a smooth surface and a controlled crystal grain size can be formed on an insulating film, which is used as a gate electrode of a MOS type semiconductor device or a NAN.
By using the floating gate and the control gate of the D-type EEPROM, it is possible to form a highly reliable semiconductor device with less variation in characteristics between elements.

【図面の簡単な説明】[Brief description of drawings]

【図１】 本発明により形成した粒径を制御された多
結晶シリコンの製造方法の一例を示す工程断面図。FIG. 1 is a process sectional view showing an example of a method for producing polycrystalline silicon having a controlled grain size formed according to the present invention.

【図２】 本発明により形成した粒径を制御された多
結晶シリコンの製造方法の一例を示す工程断面図。FIG. 2 is a process sectional view showing an example of a method for producing polycrystalline silicon having a controlled grain size formed according to the present invention.

【図３】 本発明の効果を説明するための基板温度と
酸化膜上のフッ素の吸着量との関係を示す特性図。FIG. 3 is a characteristic diagram showing the relationship between the substrate temperature and the amount of fluorine adsorbed on the oxide film for explaining the effect of the present invention.

【図４】 本発明により形成した粒径を制御された多
結晶シリコンの製造方法の一例を示す工程断面図。FIG. 4 is a process cross-sectional view showing an example of a method for producing polycrystalline silicon having a controlled grain size formed according to the present invention.

【図５】 本発明により形成した粒径を制御された多
結晶シリコンの製造方法の一例を示す工程断面図。FIG. 5 is a process cross-sectional view showing an example of a method for producing polycrystalline silicon having a controlled grain size formed according to the present invention.

【図６】 本発明の効果を説明するための成膜圧力と
酸化膜表面の粒状アモルファスシリコンの生成密度との
関係を示す特性図。FIG. 6 is a characteristic diagram showing a relationship between a film forming pressure and a generation density of granular amorphous silicon on an oxide film surface for explaining the effect of the present invention.

【図７】 本発明の効果を説明するためのジシラン分
圧と酸化膜表面の粒状アモルファスシリコンの生成密度
との関係を示す特性図。FIG. 7 is a characteristic diagram showing the relationship between the partial pressure of disilane and the generation density of granular amorphous silicon on the oxide film surface for explaining the effect of the present invention.

【図８】 本発明の効果を説明するための成膜温度と
酸化膜表面の粒状アモルファスシリコンの生成密度との
関係を示す特性図。FIG. 8 is a characteristic diagram showing the relationship between the film formation temperature and the generation density of granular amorphous silicon on the oxide film surface for explaining the effect of the present invention.

【図９】 本発明により形成したＭＯＳ型トランジス
タの一例を示す工程断面図。FIG. 9 is a process sectional view showing an example of a MOS transistor formed according to the present invention.

【図１０】 本発明により形成したＮＡＮＤ型ＥＥＰＲ
ＯＭの一例を示す工程断面図。FIG. 10 shows a NAND type EEPR formed according to the present invention.
FIG. 6 is a process sectional view showing an example of an OM.

【図１１】 従来技術による多結晶シリコンの製造方法
の一例を示す工程断面図。FIG. 11 is a process sectional view showing an example of a method for producing polycrystalline silicon according to a conventional technique.

【図１２】 従来技術による多結晶シリコンの製造方法
の他の一例を示す工程断面図。FIG. 12 is a process cross-sectional view showing another example of a method for manufacturing polycrystalline silicon according to a conventional technique.

【符号の説明】[Explanation of symbols]

１０１…シリコン基板、 １０２…熱酸化膜、 １０３ａ…フッ素ガス、 １０３ｂ…フッ素ラジカル、 １０４…アルミナ管、 １０５…キャビティ １０６ａ…粒状アモルファスシリコン、 １０６ａ…粒状単結晶シリコン、 １０７…アモルファスシリコン、 １０８…多結晶シリコン、 ２０１…シリコン基板、 ２０２…熱酸化膜、 ２０３…フローテイングゲート電極、 ２０４…インターポリ絶縁膜、 ２０４…コントロールゲート電極、 ３０１…シリコン基板、 ３０２…熱酸化膜、 ３０３ａ…フッ素ガス、 ３０３ｂ…フツ素ラジカル、 ３０４…アルミナ管、 ３０５…キャビティ、 ３０６ａ…粒状アモルファスシリコン、 ３０６ａ…粒状単結晶シリコン、 ３０７…アモルファスシリコン、 ３０８…多結晶シリコン、 ６０１…シリコン基板、 ６０２…熱酸化膜、 ６０３ａ…フッ素ガス、 ６０３ｂ…フッ素ラジカル、 ６０４…アルミナ管、 ６０５…キャビティ、 ６０６ａ…粒状アモルファスシリコン、 ６０６ａ…粒状単結晶シリコン、 ６０７…アモルファスシリコン、 ６０８…多結晶シリコン、 ７０１…シリコン基板、 ７０２…熱酸化膜、 ７０３ａ…フッ素ガス、 ７０３ｂ…フッ素ラジカル、 ７０４…アルミナ管、 ７０５…キャビティ、 ７０６ａ…粒状アモルファスシリコン、 ７０６ａ…粒状単結晶シリコン、 ７０７…アモルファスシリコン、 ７０８…多結晶シリコン、 １２０１…シリコン基板、 １２０２…素子分離絶縁膜、 １２０３…熱酸化膜、 １２０４ａ…フッ素ガス、 １２０４ｂ…フッ素ラジカル、 １２０５…アルミナ管、 １２０６…キャビティ、 １２０７ａ…粒状アモルファスシリコン、 １２０７ｂ…粒状単結晶シリコン、 １２０８ａ…アモルファスシリコン、 １２０８ｂ…多結晶シリコン、 １２０９…レジスト、 １２１０…酸化膜、 １２１１…ソース・ドレイン拡散層、 １２１２…ＣＶＤ酸化膜、 １２１３…ソース・ドレイン電極 １３０１…シリコン基板、 １３０２…熱酸化膜、 １３０３ａ…フッ素ガス、 １３０３ｂ…フツ素ラジカル、 １３０４…アルミナ管、 １３０５…キャビティ、 １３０６ａ…粒状アモルファスシリコン、 １３０６ｂ…粒状単結晶シリコン、 １３０７ａ…アモルファスシリコン、 １３０７ｂ…多結晶シリコン（フローティングゲート） １３０８…インターポリ絶縁膜、 １３０９ａ…粒状アモルファスシリコン、 １３０９ｂ…粒状単結晶シリコン、 １３１０ａ…アモルファスシリコン、 １３１０ｂ…多結晶シリコン（コントロールゲート）。 101 ... Silicon substrate, 102 ... thermal oxide film, 103a ... Fluorine gas, 103b ... Fluorine radical, 104 ... Alumina tube, 105 ... Cavity 106a ... granular amorphous silicon, 106a ... Granular single crystal silicon, 107 ... amorphous silicon, 108 ... Polycrystalline silicon, 201 ... Silicon substrate, 202 ... thermal oxide film, 203 ... Floating gate electrode, 204 ... Interpoly insulating film, 204 ... Control gate electrode, 301 ... Silicon substrate, 302 ... thermal oxide film, 303a ... Fluorine gas, 303b ... Fluorine radical, 304 ... Alumina tube, 305 ... cavity, 306a ... granular amorphous silicon, 306a ... Granular single crystal silicon, 307 ... Amorphous silicon, 308 ... Polycrystalline silicon, 601 ... Silicon substrate, 602 ... Thermal oxide film, 603a ... Fluorine gas, 603b ... Fluorine radical, 604 ... Alumina tube, 605 ... cavity, 606a ... granular amorphous silicon, 606a ... Granular single crystal silicon, 607 ... amorphous silicon, 608 ... Polycrystalline silicon, 701 ... Silicon substrate, 702 ... Thermal oxide film, 703a ... Fluorine gas, 703b ... Fluorine radical, 704 ... Alumina tube, 705 ... Cavity, 706a ... granular amorphous silicon, 706a ... Granular single crystal silicon, 707 ... amorphous silicon, 708 ... Polycrystalline silicon, 1201 ... Silicon substrate, 1202 ... Element isolation insulating film, 1203 ... thermal oxide film, 1204a ... Fluorine gas, 1204b ... Fluorine radical, 1205 ... Alumina tube, 1206 ... Cavity, 1207a ... granular amorphous silicon, 1207b ... Granular single crystal silicon, 1208a ... Amorphous silicon, 1208b ... Polycrystalline silicon, 1209 ... resist, 1210 ... oxide film, 1211 ... Source / drain diffusion layer, 1212 ... CVD oxide film, 1213 ... Source / drain electrodes 1301 ... Silicon substrate, 1302 ... thermal oxide film, 1303a ... Fluorine gas, 1303b ... Fluorine radical, 1304 ... Alumina tube, 1305 ... cavity, 1306a ... granular amorphous silicon, 1306b ... Granular single crystal silicon, 1307a ... amorphous silicon, 1307b ... Polycrystalline silicon (floating gate) 1308 ... Interpoly insulating film, 1309a ... granular amorphous silicon, 1309b ... Granular single crystal silicon, 1310a ... Amorphous silicon, 1310b ... Polycrystalline silicon (control gate).

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｈ０１Ｌ 29/788 29/792 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/8247 H01L 21/205 H01L 21/336 H01L 27/115 H01L 29/78 H01L 29/788 H01L 29/792 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. ⁷ identification code FI H01L 29/788 29/792 (58) Fields investigated (Int.Cl. ⁷ , DB name) H01L 21/8247 H01L 21/205 H01L 21/336 H01L 27/115 H01L 29/78 H01L 29/788 H01L 29/792

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】半導体基板の主表面に絶縁膜を形成する第
１の工程と、 前記半導体基板の主表面にハロゲン系ガスを供給して、
ハロゲン原子もしくは分子を前記絶縁膜上に吸着させる
第２の工程と、 前記第２の工程の後に、前記絶縁膜上に粒状の第１のア
モルファスシリコンを堆積する第３の工程と、 前記第３の工程の後に、前記第１のアモルファスシリコ
ンを結晶化する第４の工程と、 前記第４の工程の後に、前記絶縁膜上に第２のアモルフ
ァスシリコンを堆積する第５の工程と、 結晶化された前記第１のアモルファスシリコンを核とし
て、前記第２のアモルファスシリコンを結晶化すること
によりゲート電極を形成する第６の工程を含むことを特
徴とする半導体装置の製造方法。1. A first step of forming an insulating film on a main surface of a semiconductor substrate, and supplying a halogen-based gas to the main surface of the semiconductor substrate,
A second step of adsorbing halogen atoms or molecules on the insulating film; a third step of depositing granular first amorphous silicon on the insulating film after the second step; A fourth step of crystallizing the first amorphous silicon after the step of, and a fifth step of depositing a second amorphous silicon on the insulating film after the fourth step, and A method of manufacturing a semiconductor device, comprising: a sixth step of forming a gate electrode by crystallizing the second amorphous silicon using the first amorphous silicon as a nucleus. 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、前記第５の工程の後に、結晶化された前記第２
のアモルファスシリコンの表面を化学機械的研磨法もし
くはドライエッチングにより平滑化する第７の工程を更
に含むことを特徴とする半導体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein after the fifth step, the crystallized second
7. A method of manufacturing a semiconductor device, further comprising a seventh step of smoothing the surface of amorphous silicon by a chemical mechanical polishing method or a dry etching method. 【請求項３】半導体基板の主表面に第１の絶縁膜を形成
する第１の工程と、 前記半導体基板の主表面にハロゲン系ガスを供給して、
ハロゲン原子もしくは分子を前記第１の絶縁膜上に吸着
させる第２の工程と、 前記第２の工程の後に、前記第１の絶縁膜上に粒状の第
１のアモルファスシリコンを堆積する第３の工程と、 前記第３の工程の後に、前記第１のアモルファスシリコ
ンを結晶化する第４の工程と、 前記第４の工程の後に、前記第１の絶縁膜上及び結晶化
された第１のアモルファスシリコン上に第２のアモルフ
ァスシリコンを堆積する第５の工程と、 前記第５の工程の後に、結晶化された前記第１のアモル
ファスシリコンを核として、前記第２のアモルファスシ
リコンを結晶化することにより、フローティングゲート
を形成する第６の工程と、 前記第６の工程の後に、結晶化された前記第２のアモル
ファスシリコン上に第２の絶縁膜を形成する第７の工程
と、 前記半導体基板の主表面にハロゲン系ガスを供給して、
ハロゲン原子もしくは分子を前記第２の絶縁膜上に吸着
させる第８の工程と、 前記第８の工程の後に、前記第２の絶縁膜上に粒状の第
３のアモルファスシリコンを堆積する第９の工程と、 前記第９の工程の後に、前記第３のアモルファスシリコ
ンを結晶化する第１０の工程と、 前記第１０の工程の後に、前記第２の絶縁膜状及び結晶
化された第３のアモルファスシリコン上に第４のアモル
ファスシリコンを堆積する第１１の工程と、 前記第１１の工程の後に、結晶化された前記第３のアモ
ルファスシリコンを核として、 前記第４のアモルファス
シリコンを結晶化して、コントロールゲートを形成する
第１２の工程と、 を含むことを特徴とする半導体装置の製造方法。3. A first step of forming a first insulating film on a main surface of a semiconductor substrate; and supplying a halogen-based gas to the main surface of the semiconductor substrate,
A second step of adsorbing halogen atoms or molecules onto the first insulating film, and a third step of depositing granular first amorphous silicon on the first insulating film after the second step. A step of crystallizing the first amorphous silicon after the third step, and a step of crystallizing on the first insulating film after the fourth step .
A fifth step of depositing a second amorphous silicon on the crystallized first amorphous silicon; and, after the fifth step, crystallizing the first amorphous silicon.
A sixth step of forming a floating gate by crystallizing the second amorphous silicon by using false silicon as a nucleus, and after the sixth step, the second amorphous silicon is crystallized on the crystallized second amorphous silicon. A seventh step of forming a second insulating film, and supplying a halogen-based gas to the main surface of the semiconductor substrate,
An eighth step of adsorbing halogen atoms or molecules onto the second insulating film, and a ninth step of depositing granular third amorphous silicon on the second insulating film after the eighth step. A step, a step of crystallizing the third amorphous silicon after the step of ninth, and a step of crystallizing the second insulating film after the step of tenth.
A fourth amorphous layer on the converted third amorphous silicon
An eleventh step of depositing fast silicon and, after the eleventh step, the crystallized third ammo
The control gate is formed by crystallizing the fourth amorphous silicon using rufus silicon as a nucleus.
A twelfth step, and a method for manufacturing a semiconductor device, comprising: 【請求項４】半導体基板の主表面に絶縁膜を形成する第
１の工程と、 前記第１の工程の後に、前記半導体基板の主表面にハロ
ゲン系ガスを供給して、ハロゲン原子もしくは分子を前
記絶縁膜上に吸着させる第２の工程と、 前記第２の工程の後に、前記絶縁膜上に粒状の第１のア
モルファスシリコンを堆積する第３の工程と、 前記第３の工程の後に、前記第１のアモルファスシリコ
ンを結晶化する第４の工程と、 前記第４の工程の後に、前記絶縁膜上に第２のアモルフ
ァスシリコンを堆積する第５の工程と、 前記第５の工程の後に、前記半導体基板を熱処理して、
結晶化された前記第１のアモルファスシリコンを核とし
て、前記第２のアモルファスシリコンを結晶化する第６
の工程と、 を含むことを特徴とする半導体装置の製造方法。4. A first step of forming an insulating film on a main surface of a semiconductor substrate, and after the first step, a halogen-based gas is supplied to the main surface of the semiconductor substrate to remove halogen atoms or molecules. A second step of adsorbing on the insulating film; a third step of depositing the granular first amorphous silicon on the insulating film after the second step; and a third step after the third step, A fourth step of crystallizing the first amorphous silicon; a fifth step of depositing a second amorphous silicon on the insulating film after the fourth step; and a fifth step after the fifth step. , Heat treating the semiconductor substrate,
A sixth method of crystallizing the second amorphous silicon by using the crystallized first amorphous silicon as a nucleus.
The method of manufacturing a semiconductor device, comprising: