JP3485597B2 - デジタル音声信号処理装置 - Google Patents
デジタル音声信号処理装置Info
- Publication number
- JP3485597B2 JP3485597B2 JP11714593A JP11714593A JP3485597B2 JP 3485597 B2 JP3485597 B2 JP 3485597B2 JP 11714593 A JP11714593 A JP 11714593A JP 11714593 A JP11714593 A JP 11714593A JP 3485597 B2 JP3485597 B2 JP 3485597B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- audio signal
- digital
- data
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Obtaining Desirable Characteristics In Audible-Bandwidth Transducers (AREA)
- Stereophonic System (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、例えば映画館、劇場あ
るいはホームシアター等に用いられ、ステレオ音声信号
に基づき推定された音像定位位置に対応するスピーカを
駆動するデジタル音声信号処理装置に関する。
るいはホームシアター等に用いられ、ステレオ音声信号
に基づき推定された音像定位位置に対応するスピーカを
駆動するデジタル音声信号処理装置に関する。
【０００２】
【従来の技術】一般に２つのスピーカによる音声信号の
ステレオ再生方式では、左右のスピーカを底辺とする２
等辺三角形の頂点となるような位置、即ち左右のスピー
カから等距離となるような位置でしか正常な音像定位を
得ることができないとされている。そして特に２つのス
ピーカを底辺とする正三角形の頂点付近で聴取するのが
良いといわれている。即ち２つのスピーカによる音声信
号のステレオ再生方式では、正常な音像定位を得ること
ができる聴取位置は限られた範囲に限定されることにな
る。
ステレオ再生方式では、左右のスピーカを底辺とする２
等辺三角形の頂点となるような位置、即ち左右のスピー
カから等距離となるような位置でしか正常な音像定位を
得ることができないとされている。そして特に２つのス
ピーカを底辺とする正三角形の頂点付近で聴取するのが
良いといわれている。即ち２つのスピーカによる音声信
号のステレオ再生方式では、正常な音像定位を得ること
ができる聴取位置は限られた範囲に限定されることにな
る。
【０００３】例えば日本音響学会講演論文集第357 〜35
8 頁、「１−５−１４車室内における非対称音場の改善
方法」（昭和63年 3月）に開示されているように聴取者
に対する前方の左右スピーカ取付位置が非対称である場
合には左右スピーカ間の音の分布が聴取者に近いスピー
カ方向に偏り、本来のステレオ再生効果が得られないと
いう問題が生じるので、これを解決すべく左右スピーカ
から聴取位置までの距離を合わせるように見かけ上の音
源を作り出す方法が提案されている。
8 頁、「１−５−１４車室内における非対称音場の改善
方法」（昭和63年 3月）に開示されているように聴取者
に対する前方の左右スピーカ取付位置が非対称である場
合には左右スピーカ間の音の分布が聴取者に近いスピー
カ方向に偏り、本来のステレオ再生効果が得られないと
いう問題が生じるので、これを解決すべく左右スピーカ
から聴取位置までの距離を合わせるように見かけ上の音
源を作り出す方法が提案されている。
【０００４】また本願出願人は、特願平４−９７８３０
号の明細書及び図面において、上記左右スピーカ間の音
の分布が聴取者に近いスピーカ方向に偏り、ステレオ再
生効果が得られないという問題点を解決すべく、入力さ
れた音声信号を複数の周波数帯域に分割し、分割された
周波数帯域の音声信号の音像定位位置に対応した位置に
配置されているスピーカを駆動する手段を有する音声信
号再生装置を先に提案した。
号の明細書及び図面において、上記左右スピーカ間の音
の分布が聴取者に近いスピーカ方向に偏り、ステレオ再
生効果が得られないという問題点を解決すべく、入力さ
れた音声信号を複数の周波数帯域に分割し、分割された
周波数帯域の音声信号の音像定位位置に対応した位置に
配置されているスピーカを駆動する手段を有する音声信
号再生装置を先に提案した。
【０００５】
【発明が解決しようとする課題】ところが、特願平４−
９７８３０号の音声信号再生装置では、音像定位位置に
対応したスピーカを選択するためのスピーカ選択部にお
いて切り換えスイッチが動作する度に音切れやノイズが
発生するという問題点があった。
９７８３０号の音声信号再生装置では、音像定位位置に
対応したスピーカを選択するためのスピーカ選択部にお
いて切り換えスイッチが動作する度に音切れやノイズが
発生するという問題点があった。
【０００６】本発明は斯かる従来技術における音切れや
ノイズを低減することを目的とするものである。
ノイズを低減することを目的とするものである。
【０００７】
【課題を解決するための手段】本発明の第１発明は、ス
テレオ音声信号が入力される音声信号処理装置であっ
て、入力された左右の音声信号を夫々デジタル信号に変
換するＡ／Ｄ変換部と、該Ａ／Ｄ変換部からの各デジタ
ル信号を複数の周波数帯域に分割する周波数帯域分割部
と、前記分割された周波数帯域の左右のデジタル音声信
号を所定の演算により合成する音声信号合成部と、前記
分割された周波数帯域の左右のデジタル音声信号から所
定の演算により音像定位位置を推定する音像定位位置推
定部と、前記音声信号合成部並びに音像定位位置推定部
からのデータを所定のフォーマットに変換するデータ変
換部と、該データ変換部からの出力信号に基づいて前記
分割された周波数帯域の音声信号の音像定位位置に対応
した位置に配置されているスピーカを駆動するスピーカ
駆動部とを有する。
テレオ音声信号が入力される音声信号処理装置であっ
て、入力された左右の音声信号を夫々デジタル信号に変
換するＡ／Ｄ変換部と、該Ａ／Ｄ変換部からの各デジタ
ル信号を複数の周波数帯域に分割する周波数帯域分割部
と、前記分割された周波数帯域の左右のデジタル音声信
号を所定の演算により合成する音声信号合成部と、前記
分割された周波数帯域の左右のデジタル音声信号から所
定の演算により音像定位位置を推定する音像定位位置推
定部と、前記音声信号合成部並びに音像定位位置推定部
からのデータを所定のフォーマットに変換するデータ変
換部と、該データ変換部からの出力信号に基づいて前記
分割された周波数帯域の音声信号の音像定位位置に対応
した位置に配置されているスピーカを駆動するスピーカ
駆動部とを有する。
【０００８】また本発明の第２発明は、ステレオ音声信
号が入力される音声信号処理装置であって、入力された
左右の音声信号を夫々デジタル信号に変換するＡ／Ｄ変
換部と、該Ａ／Ｄ変換部からの各デジタル信号を複数の
周波数帯域に分割しこの分割された周波数帯域の左右の
デジタル音声信号を所定の演算により合成するとともに
前記分割された周波数帯域の左右のデジタル音声信号か
ら所定の演算により音像定位位置を推定するデジタル信
号処理部と、該デジタル信号処理部からの出力信号に基
づいて前記分割された周波数帯域の音声信号の音像定位
位置に対応した位置に配置されているスピーカを駆動す
るスピーカ駆動部とよりなり、前記スピーカ駆動部は前
記合成された音声信号をＤ／Ａ変換するＤ／Ａ変換部を
有し、且つこのＤ／Ａ変換部は入力されたデジタル音声
信号を記憶する第１の記憶手段と、該第１記憶手段で記
憶されたデジタル信号を第２記憶手段からの出力信号に
順次加算する加算手段と、該加算手段の加算演算後の出
力信号を記憶するとともにデジタル信号をアナログ信号
に復元するＤ／Ａ変換手段に対して前記記憶された加算
演算後のデジタル信号を出力する第３記憶手段とを有す
る。
号が入力される音声信号処理装置であって、入力された
左右の音声信号を夫々デジタル信号に変換するＡ／Ｄ変
換部と、該Ａ／Ｄ変換部からの各デジタル信号を複数の
周波数帯域に分割しこの分割された周波数帯域の左右の
デジタル音声信号を所定の演算により合成するとともに
前記分割された周波数帯域の左右のデジタル音声信号か
ら所定の演算により音像定位位置を推定するデジタル信
号処理部と、該デジタル信号処理部からの出力信号に基
づいて前記分割された周波数帯域の音声信号の音像定位
位置に対応した位置に配置されているスピーカを駆動す
るスピーカ駆動部とよりなり、前記スピーカ駆動部は前
記合成された音声信号をＤ／Ａ変換するＤ／Ａ変換部を
有し、且つこのＤ／Ａ変換部は入力されたデジタル音声
信号を記憶する第１の記憶手段と、該第１記憶手段で記
憶されたデジタル信号を第２記憶手段からの出力信号に
順次加算する加算手段と、該加算手段の加算演算後の出
力信号を記憶するとともにデジタル信号をアナログ信号
に復元するＤ／Ａ変換手段に対して前記記憶された加算
演算後のデジタル信号を出力する第３記憶手段とを有す
る。
【０００９】
【作用】音声を周波数帯域に分割し、各周波数帯域の音
像定位位置に対応する位置に配置されたスピーカを駆動
し、正常な音像定位位置をスピーカ上に持ってくること
により、どの位置にいる聴取者に対しても音像定位位置
は一定となる。
像定位位置に対応する位置に配置されたスピーカを駆動
し、正常な音像定位位置をスピーカ上に持ってくること
により、どの位置にいる聴取者に対しても音像定位位置
は一定となる。
【００１０】またスピーカ選択スイッチが不要であるた
め音切れやノイズを抑制することが可能となる。
め音切れやノイズを抑制することが可能となる。
【００１１】
【実施例】以下本発明のデジタル音声処理装置の２つの
実施例について図面に基づき詳細に説明する。
実施例について図面に基づき詳細に説明する。
【００１２】［第１実施例］図１は第１実施例のデジタ
ル音声信号処理装置の概要を説明する回路ブロック図で
あり、１Ｌ、１Ｒは左右のアナログ信号即ちＬｃｈ音声
信号とＲｃｈ音声信号とを夫々入力するローパスフィル
タ、２Ｌ、２Ｒは該ローパスフィルタ１Ｌ、１Ｒからの
アナログ信号を夫々入力しデジタル信号ＬＤ［ｎ−１，
０］、ＲＤ［ｎ−１，０］に変換するＡ／Ｄ変換部、３
はこれらＡ／Ｄ変換部２Ｌ、２Ｒの出力ＬＤ［ｎ−１，
０］、ＲＤ［ｎ−１，０］を用いて演算しスピーカ駆動
用の信号Ｄ［２ｎ−１，０］を出力するデジタル信号処
理部、４はスピーカ駆動部、５は該スピーカ駆動部４の
出力ＤＡ１〜ＤＡｐにより分離された周波数帯域に対応
したスピーカが駆動されるスピーカアレイである。
ル音声信号処理装置の概要を説明する回路ブロック図で
あり、１Ｌ、１Ｒは左右のアナログ信号即ちＬｃｈ音声
信号とＲｃｈ音声信号とを夫々入力するローパスフィル
タ、２Ｌ、２Ｒは該ローパスフィルタ１Ｌ、１Ｒからの
アナログ信号を夫々入力しデジタル信号ＬＤ［ｎ−１，
０］、ＲＤ［ｎ−１，０］に変換するＡ／Ｄ変換部、３
はこれらＡ／Ｄ変換部２Ｌ、２Ｒの出力ＬＤ［ｎ−１，
０］、ＲＤ［ｎ−１，０］を用いて演算しスピーカ駆動
用の信号Ｄ［２ｎ−１，０］を出力するデジタル信号処
理部、４はスピーカ駆動部、５は該スピーカ駆動部４の
出力ＤＡ１〜ＤＡｐにより分離された周波数帯域に対応
したスピーカが駆動されるスピーカアレイである。
【００１３】なお、以下図中細い信号線はアナログ信号
を、太い信号線はデジタル信号を表すものとする。
を、太い信号線はデジタル信号を表すものとする。
【００１４】次に図２は前記デジタル信号処理部３の中
身を示す回路ブロック図であり、６Ｌ、６Ｒは前記Ａ／
Ｄ変換部２Ｌ、２Ｒからのデジタル信号ＬＤ［ｎ−１，
０］、ＲＤ［ｎ−１，０］を入力し周波数帯域に分割す
る周波数帯域分割部、７は前記周波数帯域分割部６Ｌ、
６Ｒから出力される各周波数帯域毎の信号ＬＤｉ［ｎ−
１，０］、ＲＤｉ［ｎ−１，０］（１≦ｉ≦ｍ）を入力
し所定の演算を行うデータ演算処理部、８はこのデータ
演算処理部７の出力ＤＤｉ［２ｎ−１，０］（１≦ｉ≦
ｍ）を所定の方法で加算し出力Ｄ［２ｎ−１，０］を得
るデータ加算部である。
身を示す回路ブロック図であり、６Ｌ、６Ｒは前記Ａ／
Ｄ変換部２Ｌ、２Ｒからのデジタル信号ＬＤ［ｎ−１，
０］、ＲＤ［ｎ−１，０］を入力し周波数帯域に分割す
る周波数帯域分割部、７は前記周波数帯域分割部６Ｌ、
６Ｒから出力される各周波数帯域毎の信号ＬＤｉ［ｎ−
１，０］、ＲＤｉ［ｎ−１，０］（１≦ｉ≦ｍ）を入力
し所定の演算を行うデータ演算処理部、８はこのデータ
演算処理部７の出力ＤＤｉ［２ｎ−１，０］（１≦ｉ≦
ｍ）を所定の方法で加算し出力Ｄ［２ｎ−１，０］を得
るデータ加算部である。
【００１５】更に図３は前記周波数帯域分割部６Ｌ、６
Ｒの中身、図４は前記データ演算処理部７の中身、図５
は前記スピーカ駆動部４の中身を夫々示すブロック図で
ある。
Ｒの中身、図４は前記データ演算処理部７の中身、図５
は前記スピーカ駆動部４の中身を夫々示すブロック図で
ある。
【００１６】前記図３において各周波数帯域分割部６
Ｌ、６Ｒは分割しようとする周波数帯域の数に一致した
バンドパスフィルタ９Ｌ（Ｒ）ｉ（１≦ｉ≦ｍ）から構
成される。
Ｌ、６Ｒは分割しようとする周波数帯域の数に一致した
バンドパスフィルタ９Ｌ（Ｒ）ｉ（１≦ｉ≦ｍ）から構
成される。
【００１７】前記図４においてデータ演算処理部７は前
記周波数帯域分割部６Ｌ、６Ｒからの各出力ＬＤｉ［ｎ
−１，０］、ＲＤｉ［ｎ−１，０］を用いて加算を行う
音声信号合成部１０ｉと、減算を行う音像定位位置推定
部１１ｉと，これら音声信号合成部１０ｉと音像定位位
置推定部１１ｉの出力ＡＤｉ［ｎ−１，０］、ＳＤｉ
［ｎ−１，０］（１≦ｉ≦ｍ）をデータ変換し音像定位
位置情報及び音声信号情報を表現するデータ変換し音像
定位位置情報及び音声信号情報を表現するデータＤＤｉ
［２ｎ−１，０］（１≦ｉ≦ｍ）を出力するデータ変換
部１２ｉから構成される。
記周波数帯域分割部６Ｌ、６Ｒからの各出力ＬＤｉ［ｎ
−１，０］、ＲＤｉ［ｎ−１，０］を用いて加算を行う
音声信号合成部１０ｉと、減算を行う音像定位位置推定
部１１ｉと，これら音声信号合成部１０ｉと音像定位位
置推定部１１ｉの出力ＡＤｉ［ｎ−１，０］、ＳＤｉ
［ｎ−１，０］（１≦ｉ≦ｍ）をデータ変換し音像定位
位置情報及び音声信号情報を表現するデータ変換し音像
定位位置情報及び音声信号情報を表現するデータＤＤｉ
［２ｎ−１，０］（１≦ｉ≦ｍ）を出力するデータ変換
部１２ｉから構成される。
【００１８】前記図５においてスピーカ駆動部４は前記
データ加算部８によってデータ処理部７の各出力ＤＤｉ
［２ｎ−１，０］を加算した結果得られたＤ［２ｎ−
１，０］のうちの上位ｎビットの出力をデコードしてセ
レクト信号ＣＳｋ（１≦ｋ≦ｐ）を出力するデコード部
１３と、前記セレクト信号ＣＳｋによって選択され前記
データ加算部８からの下位ｎビットのデジタルデータＤ
［ｎ−１，０］を入力されるＤ／Ａ変換部１４ｋ（１≦
ｋ≦ｐ）と、このＤ／Ａ変換部１４ｋの出力を通すロー
パスフィルタ１５ｋ（１≦ｋ≦ｐ）と、アンプ１６ｋ
（１≦ｋ≦ｐ）とよりなり、該アンプ１６ｋからスピー
カアレイ５に対して駆動信号ＤＡｋ（１≦ｋ≦ｐ）が出
力される。
データ加算部８によってデータ処理部７の各出力ＤＤｉ
［２ｎ−１，０］を加算した結果得られたＤ［２ｎ−
１，０］のうちの上位ｎビットの出力をデコードしてセ
レクト信号ＣＳｋ（１≦ｋ≦ｐ）を出力するデコード部
１３と、前記セレクト信号ＣＳｋによって選択され前記
データ加算部８からの下位ｎビットのデジタルデータＤ
［ｎ−１，０］を入力されるＤ／Ａ変換部１４ｋ（１≦
ｋ≦ｐ）と、このＤ／Ａ変換部１４ｋの出力を通すロー
パスフィルタ１５ｋ（１≦ｋ≦ｐ）と、アンプ１６ｋ
（１≦ｋ≦ｐ）とよりなり、該アンプ１６ｋからスピー
カアレイ５に対して駆動信号ＤＡｋ（１≦ｋ≦ｐ）が出
力される。
【００１９】図６は前記スピーカアレイ５を構成する一
つの素スピーカ１７を示す概観斜視図であり、この素ス
ピーカは角型平面スピーカであり、その振動板１８はス
クリーンの機能を持つものである。そしてこの素スピー
カ１７を図７に示すように横一列に所定数（ここではｐ
個）並べてアレイ５を構成している。この時の横一列の
各素スピーカ１７の配線は図７に示すように各スピーカ
１７の＋端子ｋ（１≦ｋ≦ｐ）が夫々スピーカ駆動部４
と接続され、−端子はすべて一本の線に接続されてスピ
ーカ駆動部４と接続されている。
つの素スピーカ１７を示す概観斜視図であり、この素ス
ピーカは角型平面スピーカであり、その振動板１８はス
クリーンの機能を持つものである。そしてこの素スピー
カ１７を図７に示すように横一列に所定数（ここではｐ
個）並べてアレイ５を構成している。この時の横一列の
各素スピーカ１７の配線は図７に示すように各スピーカ
１７の＋端子ｋ（１≦ｋ≦ｐ）が夫々スピーカ駆動部４
と接続され、−端子はすべて一本の線に接続されてスピ
ーカ駆動部４と接続されている。
【００２０】次に斯かる構成を有するデジタル音声信号
処理装置の動作について説明する。まずＡ／Ｄ変換部２
Ｌ、２Ｒに夫々ローパスフィルタ１Ｌ、１Ｒを通してＬ
ｃｈ音声信号、Ｒｃｈ音声信号が入力される。入力され
た音声信号は夫々デジタル信号に変換され、図８に示す
フォーマット１９でＬＤ［ｎ−１，０］、ＲＤ［ｎ−
１，０］として出力される。
処理装置の動作について説明する。まずＡ／Ｄ変換部２
Ｌ、２Ｒに夫々ローパスフィルタ１Ｌ、１Ｒを通してＬ
ｃｈ音声信号、Ｒｃｈ音声信号が入力される。入力され
た音声信号は夫々デジタル信号に変換され、図８に示す
フォーマット１９でＬＤ［ｎ−１，０］、ＲＤ［ｎ−
１，０］として出力される。
【００２１】続いてデジタル信号処理部３に夫々ＬＤ
［ｎ−１，０］、ＲＤ［ｎ−１，０］が入力される。入
力されたデジタル信号は夫々周波数帯域分割部６Ｌ、６
Ｒに入力される。
［ｎ−１，０］、ＲＤ［ｎ−１，０］が入力される。入
力されたデジタル信号は夫々周波数帯域分割部６Ｌ、６
Ｒに入力される。
【００２２】周波数帯域分割部６Ｌ、６Ｒでは入力信号
をバンドパスフィルタ９Ｌ（Ｒ）ｉで所定のバンド数ｍ
に分割し、Ｌ（Ｒ）Ｄｉ［ｎ−１，０］に対し、音声信
号合成部１０ｉにおいてはＬＤｉ［ｎ−１，０］＋ＲＤ
ｉ［ｎ−１，０］という演算を、音像定位位置推定部１
１ｉにおいてはＬＤｉ［ｎ−１，０］−ＲＤｉ［ｎ−
１，０］という演算を行い、夫々音声信号情報を表現す
るデータＡＤｉ［ｎ−１，０］、音像定位位置情報を表
現するデータＳＤｉ［ｎ−１，０］として出力する。
をバンドパスフィルタ９Ｌ（Ｒ）ｉで所定のバンド数ｍ
に分割し、Ｌ（Ｒ）Ｄｉ［ｎ−１，０］に対し、音声信
号合成部１０ｉにおいてはＬＤｉ［ｎ−１，０］＋ＲＤ
ｉ［ｎ−１，０］という演算を、音像定位位置推定部１
１ｉにおいてはＬＤｉ［ｎ−１，０］−ＲＤｉ［ｎ−
１，０］という演算を行い、夫々音声信号情報を表現す
るデータＡＤｉ［ｎ−１，０］、音像定位位置情報を表
現するデータＳＤｉ［ｎ−１，０］として出力する。
【００２３】斯かるデータは、続くデータ変換部１２ｉ
において図９に示すフォーマット２０の上位ｎビットに
ＳＤｉ［ｎ−１，０］を、下位ｎビットにＡＤｉ［ｎ−
１，０］といった形に変換され、音像定位位置情報及び
音声信号情報を表現するデータＤＤｉ［２ｎ−１，０］
として出力される。このデータは、更にデータ加算部８
に入力され、入力された全データに対して上位ｎビット
の値が等しいもの、即ち同一の音像定位位置情報を持つ
データについて、下位ｎビットの値が加算され、Ｄ［２
ｎ−１，０］として出力される。
において図９に示すフォーマット２０の上位ｎビットに
ＳＤｉ［ｎ−１，０］を、下位ｎビットにＡＤｉ［ｎ−
１，０］といった形に変換され、音像定位位置情報及び
音声信号情報を表現するデータＤＤｉ［２ｎ−１，０］
として出力される。このデータは、更にデータ加算部８
に入力され、入力された全データに対して上位ｎビット
の値が等しいもの、即ち同一の音像定位位置情報を持つ
データについて、下位ｎビットの値が加算され、Ｄ［２
ｎ−１，０］として出力される。
【００２４】次にスピーカ駆動部４にＤ［２ｎ−１，
０］が入力される。Ｄ［２ｎ−１，０］の上位ｎビット
であるＤ［２ｎ−１，ｎ］はデコード部１３へ、下位ｎ
ビットであるＤ［ｎ−１，０］はＤ／Ａ変換部１４ｋに
入力される。デコード部１３では予め用意された変換テ
ーブルに基づき入力されたＤ［２ｎ−１，ｎ］の値をｋ
（１≦ｋ≦ｐ）に変換し、ｋに対応したセレクト信号Ｃ
Ｓｋを出力する。従って変換テーブルを変更することで
任意のパターンでセレクト信号ＣＳｋを出力することが
可能である。
０］が入力される。Ｄ［２ｎ−１，０］の上位ｎビット
であるＤ［２ｎ−１，ｎ］はデコード部１３へ、下位ｎ
ビットであるＤ［ｎ−１，０］はＤ／Ａ変換部１４ｋに
入力される。デコード部１３では予め用意された変換テ
ーブルに基づき入力されたＤ［２ｎ−１，ｎ］の値をｋ
（１≦ｋ≦ｐ）に変換し、ｋに対応したセレクト信号Ｃ
Ｓｋを出力する。従って変換テーブルを変更することで
任意のパターンでセレクト信号ＣＳｋを出力することが
可能である。
【００２５】上記セレクト信号ＣＳｋによりＡ／Ｄ変換
部１４ｋが選択され、Ｄ［ｎ−１，０］がアナログ信号
に変換され、ローパスフィルタ１５ｋ、アンプ１６ｋを
経て、スピーカ駆動信号ＤＡｋとして出力される。この
スピーカ駆動信号ＤＡｋによりスピーカアレイ５を駆動
する。
部１４ｋが選択され、Ｄ［ｎ−１，０］がアナログ信号
に変換され、ローパスフィルタ１５ｋ、アンプ１６ｋを
経て、スピーカ駆動信号ＤＡｋとして出力される。この
スピーカ駆動信号ＤＡｋによりスピーカアレイ５を駆動
する。
【００２６】以上のようにしてローパスフィルタ１Ｌ、
１Ｒを通してＡ／Ｄ変換部２Ｌ、２Ｒでデジタル信号に
変換されてデジタル信号処理部３に入力されたデジタル
信号Ｌ（Ｒ）Ｄ［ｎ−１，０］は、周波数帯域分割部６
Ｌ、６Ｒにより複数の帯域に分割され、データ演算処理
部７において夫々の帯域のデジタル信号ＬＤｉ［ｎ−
１，０］、ＲＤｉ［ｎ−１，０］を演算処理することで
音像定位位置情報及び音声信号情報を表現するデータＤ
Ｄｉ［２ｎ−１，０］として出力され、データ加算部８
において同一な音像定位位置情報を持ったデータ毎に加
算され、Ｄ［２ｎ−１，０］として出力され、スピーカ
駆動部４に入力される。
１Ｒを通してＡ／Ｄ変換部２Ｌ、２Ｒでデジタル信号に
変換されてデジタル信号処理部３に入力されたデジタル
信号Ｌ（Ｒ）Ｄ［ｎ−１，０］は、周波数帯域分割部６
Ｌ、６Ｒにより複数の帯域に分割され、データ演算処理
部７において夫々の帯域のデジタル信号ＬＤｉ［ｎ−
１，０］、ＲＤｉ［ｎ−１，０］を演算処理することで
音像定位位置情報及び音声信号情報を表現するデータＤ
Ｄｉ［２ｎ−１，０］として出力され、データ加算部８
において同一な音像定位位置情報を持ったデータ毎に加
算され、Ｄ［２ｎ−１，０］として出力され、スピーカ
駆動部４に入力される。
【００２７】そしてスピーカ駆動部４では、デコード部
１３で音像定位位置情報Ｄ［２ｎ−１，ｎ］を変換テー
ブルに基づきデコードすることでセレクト信号ＣＳｋを
出力し、セレクト信号ＣＳｋで選択されたＤ／Ａ変換部
１４ｋにデジタル信号Ｄ［ｎ−１，０］が入力され、ア
ナログ信号に変換後、ローパスフィルタ１５ｋを通して
アンプ１６ｋで増幅され、音像定位位置に対応する素ス
ピーカ１７を駆動し、その素スピーカ１７から音声が再
生される。
１３で音像定位位置情報Ｄ［２ｎ−１，ｎ］を変換テー
ブルに基づきデコードすることでセレクト信号ＣＳｋを
出力し、セレクト信号ＣＳｋで選択されたＤ／Ａ変換部
１４ｋにデジタル信号Ｄ［ｎ−１，０］が入力され、ア
ナログ信号に変換後、ローパスフィルタ１５ｋを通して
アンプ１６ｋで増幅され、音像定位位置に対応する素ス
ピーカ１７を駆動し、その素スピーカ１７から音声が再
生される。
【００２８】従って、音像は常に音像定位位置に対応す
るスピーカ上に定位しているので、聴取者の聴取位置が
変化しても音像定位位置は変化しない。また上記構成と
したためスピーカ選択スイッチが不要となり、従来問題
であった音切れやノイズを低減することができる。
るスピーカ上に定位しているので、聴取者の聴取位置が
変化しても音像定位位置は変化しない。また上記構成と
したためスピーカ選択スイッチが不要となり、従来問題
であった音切れやノイズを低減することができる。
【００２９】なお本第１実施例では平面角型スピーカと
したが、他の方式のスピーカとし、聴取者を取り囲むよ
うに配置しても良い。
したが、他の方式のスピーカとし、聴取者を取り囲むよ
うに配置しても良い。
【００３０】［第２実施例］次に本発明デジタル音声処
理装置の第２実施例について図面に基づき詳細に説明す
る。但し第１実施例と同一構成要素については同一符号
を付し、詳細な説明は割愛する。本第２実施例は、第１
実施例に使用した汎用のＤ／Ａ変換部１４ｉを改良し、
該第１実施例においてデジタル信号処理部３内のデータ
加算部８及びデータ演算処理部７内のデータ変換部１２
ｉを不要としたことを特徴とし、回路構成をより簡潔に
したものである。
理装置の第２実施例について図面に基づき詳細に説明す
る。但し第１実施例と同一構成要素については同一符号
を付し、詳細な説明は割愛する。本第２実施例は、第１
実施例に使用した汎用のＤ／Ａ変換部１４ｉを改良し、
該第１実施例においてデジタル信号処理部３内のデータ
加算部８及びデータ演算処理部７内のデータ変換部１２
ｉを不要としたことを特徴とし、回路構成をより簡潔に
したものである。
【００３１】まず改良されたＤ／Ａ変換部について図１
０の回路ブロック図及び図１１の動作タイミングチャー
トに基づき詳細に説明する。
０の回路ブロック図及び図１１の動作タイミングチャー
トに基づき詳細に説明する。
【００３２】図１０の回路ブロック図において、２１は
ＩＮＰＵＴ ＲＥＧＩＳＴＥＲ、２２はＡＤＤＥＲ、２
３はＯＵＴＰＵＴ ＲＥＧＩＳＴＥＲ、２４はＤＡＣ
ＲＥＧＩＳＴＥＲ、２５はＤＡＣ（Desital Analog Con
verter) 、２６は第１ＤＥＬＡＹ、２７は第２ＤＥＬＡ
Ｙ、２８はＡＮＤ回路、２９はバッファアンプ、Ａ〜Ｄ
は内部データバスである。
ＩＮＰＵＴ ＲＥＧＩＳＴＥＲ、２２はＡＤＤＥＲ、２
３はＯＵＴＰＵＴ ＲＥＧＩＳＴＥＲ、２４はＤＡＣ
ＲＥＧＩＳＴＥＲ、２５はＤＡＣ（Desital Analog Con
verter) 、２６は第１ＤＥＬＡＹ、２７は第２ＤＥＬＡ
Ｙ、２８はＡＮＤ回路、２９はバッファアンプ、Ａ〜Ｄ
は内部データバスである。
【００３３】次に、図１０の各構成要素についての動作
を図１２のタイミングチャートを参照しながら説明す
る。但し図中ＲＥＳＥＴ等の信号の上に付けいているバ
ーは省略する。まずＲＥＳＥＴ信号が入力されると、こ
のＲＥＳＥＴ信号の立ち上がり３０でＩＮＰＵＴ ＲＥ
ＧＩＳＴＥＲ２１、ＯＵＴＰＵＴ ＲＥＧＩＳＴＥＲ２
３及びＤＡＣ ＲＥＧＩＳＴＥＲ２４が０にクリアさ
れ、内部データバスＡ［ｎ−１，０］、Ｂ［ｎ−１，
０］、Ｄ［ｎ−１，０］へφ（ＮＵＬＬ）が出力され
る。但し、φはｎｂｉｔのデータがすべて０である信号
でを表している。
を図１２のタイミングチャートを参照しながら説明す
る。但し図中ＲＥＳＥＴ等の信号の上に付けいているバ
ーは省略する。まずＲＥＳＥＴ信号が入力されると、こ
のＲＥＳＥＴ信号の立ち上がり３０でＩＮＰＵＴ ＲＥ
ＧＩＳＴＥＲ２１、ＯＵＴＰＵＴ ＲＥＧＩＳＴＥＲ２
３及びＤＡＣ ＲＥＧＩＳＴＥＲ２４が０にクリアさ
れ、内部データバスＡ［ｎ−１，０］、Ｂ［ｎ−１，
０］、Ｄ［ｎ−１，０］へφ（ＮＵＬＬ）が出力され
る。但し、φはｎｂｉｔのデータがすべて０である信号
でを表している。
【００３４】外部からデータを入力する時には外部デー
タバスＤＡＴＡ［ｎ−１，０］のデータα0 が確定した
後に、チップセレクト信号ＣＳをＨＩＧＨにセットす
る。このチップセレクト信号ＣＳの立ち上がり３１でＩ
ＮＰＵＴ ＲＥＧＩＳＴＥＲ２１に外部データバスＤＡ
ＴＡ［ｎ−１，０］のデータα0 が取り込まれ、内部デ
ータバスＡ［ｎ−１，０］にα0 が出力される。
タバスＤＡＴＡ［ｎ−１，０］のデータα0 が確定した
後に、チップセレクト信号ＣＳをＨＩＧＨにセットす
る。このチップセレクト信号ＣＳの立ち上がり３１でＩ
ＮＰＵＴ ＲＥＧＩＳＴＥＲ２１に外部データバスＤＡ
ＴＡ［ｎ−１，０］のデータα0 が取り込まれ、内部デ
ータバスＡ［ｎ−１，０］にα0 が出力される。
【００３５】その後前記チップセレクト信号ＣＳを第１
ＤＥＬＡＹ２６により遅延させて演算開始信号ＯＰＳと
する。この時の遅延時間は、先のＩＮＰＵＴ ＲＥＧＩ
ＳＴＥＲ２１に外部データバスＤＡＴＡ［ｎ−１，０］
のデータα0 が取り込まれ、内部データバスＡ［ｎ−
１，０］上にデータα0 が確定するのに必要な時間とす
る。
ＤＥＬＡＹ２６により遅延させて演算開始信号ＯＰＳと
する。この時の遅延時間は、先のＩＮＰＵＴ ＲＥＧＩ
ＳＴＥＲ２１に外部データバスＤＡＴＡ［ｎ−１，０］
のデータα0 が取り込まれ、内部データバスＡ［ｎ−
１，０］上にデータα0 が確定するのに必要な時間とす
る。
【００３６】前記演算開始信号ＯＰＳの立ち上がり３２
により内部データバスＡ［ｎ−１，０］のデータα0 と
内部データバスＢ［ｎ−１，０］のデータφがＡＤＤＥ
Ｒ２２に取り込まれる。ＡＤＤＥＲ２ではβ＝φ＋α0
という演算が行われ、演算終了信号ＯＰＥが出力される
と同時に、内部データバスＣ［ｎ−１，０］にβ0 が出
力される。そして演算終了信号ＯＰＥの立ち上がり３３
によりＯＵＴＰＵＴＲＥＧＩＳＴＥＲ２３に内部データ
バスＣ［ｎ−１，０］上のデータβ0 が取り込まれ、内
部データバスＢ［ｎ−１，０］にβ0 が出力される。
により内部データバスＡ［ｎ−１，０］のデータα0 と
内部データバスＢ［ｎ−１，０］のデータφがＡＤＤＥ
Ｒ２２に取り込まれる。ＡＤＤＥＲ２ではβ＝φ＋α0
という演算が行われ、演算終了信号ＯＰＥが出力される
と同時に、内部データバスＣ［ｎ−１，０］にβ0 が出
力される。そして演算終了信号ＯＰＥの立ち上がり３３
によりＯＵＴＰＵＴＲＥＧＩＳＴＥＲ２３に内部データ
バスＣ［ｎ−１，０］上のデータβ0 が取り込まれ、内
部データバスＢ［ｎ−１，０］にβ0 が出力される。
【００３７】これと同様にｋ番目のデータαk が入力さ
れた場合の動作は次のとおりである。まずチップセレク
ト信号ＣＳをＬＯＷにし、外部データバスＤＡＴＡ［ｎ
−１，０］にデータを入力する。そして外部データバス
ＤＡＴＡ［ｎ−１，０］のデータαk が確定した後に、
チップセレクト信号ＣＳをＨＩＧＨにする。
れた場合の動作は次のとおりである。まずチップセレク
ト信号ＣＳをＬＯＷにし、外部データバスＤＡＴＡ［ｎ
−１，０］にデータを入力する。そして外部データバス
ＤＡＴＡ［ｎ−１，０］のデータαk が確定した後に、
チップセレクト信号ＣＳをＨＩＧＨにする。
【００３８】このチップセレクト信号ＣＳの立ち上がり
３４でＩＮＰＵＴ ＲＥＧＩＳＴＥＲ２１に外部データ
ＤＡＴＡ［ｎ−１，０］のデータαk が取り込まれ、内
部データバスＡ［ｎ−１，０］にαk が出力される。
３４でＩＮＰＵＴ ＲＥＧＩＳＴＥＲ２１に外部データ
ＤＡＴＡ［ｎ−１，０］のデータαk が取り込まれ、内
部データバスＡ［ｎ−１，０］にαk が出力される。
【００３９】次にチップセレクト信号ＣＳを第１ＤＥＬ
ＡＹ２６により遅延させて演算開始信号ＯＰＳとする。
この時の遅延時間は、先のＩＮＰＵＴ ＲＥＧＩＳＴＥ
Ｒ２１に外部データバスＤＡＴＡ［ｎ−１，０］のデー
タαk が取り込まれ、内部データバスＡ［ｎ−１、０］
上にデータバスＡ［ｎ−１，０］のデータαk が確定す
るのに必要な時間とする。
ＡＹ２６により遅延させて演算開始信号ＯＰＳとする。
この時の遅延時間は、先のＩＮＰＵＴ ＲＥＧＩＳＴＥ
Ｒ２１に外部データバスＤＡＴＡ［ｎ−１，０］のデー
タαk が取り込まれ、内部データバスＡ［ｎ−１、０］
上にデータバスＡ［ｎ−１，０］のデータαk が確定す
るのに必要な時間とする。
【００４０】演算開始信号ＯＰＳの立ち上がり３５によ
り内部データバスＡ［ｎ−１，０］のデータαk と内部
データバスＢ［ｎ−１，０］のデータβk-1 がＡＤＤＥ
Ｒ２２に取り込まれる。そして前記ＡＤＤＥＲ２２では
βk ＝βk-1 ＋αk という演算が行われ、演算終了信号
ＯＰＥが出力されると同時に内部データバスＣ［ｎ−
１，０］にβk が取り込まれ、内部データバスＢ［ｎ−
１，０］にデータβk が出力される。
り内部データバスＡ［ｎ−１，０］のデータαk と内部
データバスＢ［ｎ−１，０］のデータβk-1 がＡＤＤＥ
Ｒ２２に取り込まれる。そして前記ＡＤＤＥＲ２２では
βk ＝βk-1 ＋αk という演算が行われ、演算終了信号
ＯＰＥが出力されると同時に内部データバスＣ［ｎ−
１，０］にβk が取り込まれ、内部データバスＢ［ｎ−
１，０］にデータβk が出力される。
【００４１】このようにして一連のデータα0 〜αk が
処理された後にＤ／Ａ変換開始信号ＬＤＡＣを入力する
と、Ｄ／Ａ変換開始信号ＬＤＡＣの立ち上がり３７で内
部データバスＢ［ｎ−１，０］のデータβkがＤＡＣ
ＲＥＧＩＳＴＥＲ２４に取り込まれ、内部データバスＤ
［ｎ−１，０］にβk が出力される。
処理された後にＤ／Ａ変換開始信号ＬＤＡＣを入力する
と、Ｄ／Ａ変換開始信号ＬＤＡＣの立ち上がり３７で内
部データバスＢ［ｎ−１，０］のデータβkがＤＡＣ
ＲＥＧＩＳＴＥＲ２４に取り込まれ、内部データバスＤ
［ｎ−１，０］にβk が出力される。
【００４２】ＤＡＣ２５は送られてきたデータβk をア
ナログ信号に変換する。このアナログ信号はバッファア
ンプ２９を通してＶout として外部に出力される。また
Ｄ／Ａ変換開始信号ＬＤＡＣは第２ＤＥＬＡＹ２７で遅
延され、Ｄ／Ａ変換終了信号ＣＶＥとなり、さらにＡＮ
Ｄ回路２８でＤ／Ａ変換周力信号ＣＶＥとＲＥＳＥＴ信
号の論理積をとることでＯＵＴＰＵＴ ＲＥＧＩＳＴＥ
Ｒ２３をクリアするための制御信号ＣＬＥＡＲとなる。
そしてＯＵＴＰＵＴ ＲＥＧＩＳＴＥＲ２３は制御信号
の立ち上がり３９でクリアされ、内部データバスＢ［ｎ
−１，０］へが出力される。
ナログ信号に変換する。このアナログ信号はバッファア
ンプ２９を通してＶout として外部に出力される。また
Ｄ／Ａ変換開始信号ＬＤＡＣは第２ＤＥＬＡＹ２７で遅
延され、Ｄ／Ａ変換終了信号ＣＶＥとなり、さらにＡＮ
Ｄ回路２８でＤ／Ａ変換周力信号ＣＶＥとＲＥＳＥＴ信
号の論理積をとることでＯＵＴＰＵＴ ＲＥＧＩＳＴＥ
Ｒ２３をクリアするための制御信号ＣＬＥＡＲとなる。
そしてＯＵＴＰＵＴ ＲＥＧＩＳＴＥＲ２３は制御信号
の立ち上がり３９でクリアされ、内部データバスＢ［ｎ
−１，０］へが出力される。
【００４３】斯かるＤ／Ａ変換部を前記第１実施例のデ
ジタル音声信号処理装置に適用すると、前記図２に示す
デジタル信号処理部３においてデータ加算部８が不要と
なり、図１２に示されるような構成及び各データ信号の
入出力状態となる。
ジタル音声信号処理装置に適用すると、前記図２に示す
デジタル信号処理部３においてデータ加算部８が不要と
なり、図１２に示されるような構成及び各データ信号の
入出力状態となる。
【００４４】また前記図４に示されるデータ演算処理部
７において、データ変換部１２ｉが不要となり、図１３
に示されるような構成及び各データ信号の入出力状態と
なる。
７において、データ変換部１２ｉが不要となり、図１３
に示されるような構成及び各データ信号の入出力状態と
なる。
【００４５】更に図５に示されるスピーカ駆動部４は図
１４に示されるように入力データがアドレスバスＳＤｉ
［ｎ−１，０］とデータバスＡＤｉ［ｎ−１，０］とに
分離された形となる。したがって図１に示されるデジタ
ル音声信号処理装置の構成図は図１５に示されるように
入出力データの値が変わることになる斯かる第２実施例
の構成により、デジタル信号処理部３での処理量を軽減
し、第１実施例の構成よりも処理時間を短くすることが
できる。
１４に示されるように入力データがアドレスバスＳＤｉ
［ｎ−１，０］とデータバスＡＤｉ［ｎ−１，０］とに
分離された形となる。したがって図１に示されるデジタ
ル音声信号処理装置の構成図は図１５に示されるように
入出力データの値が変わることになる斯かる第２実施例
の構成により、デジタル信号処理部３での処理量を軽減
し、第１実施例の構成よりも処理時間を短くすることが
できる。
【００４６】
【発明の効果】以上の説明のように本発明によれば、従
来問題であった音切れやノイズを低減することができ、
聴取者の位置にかかわらず、音像定位位置が変化しない
ので聴取者の聴取位置の自由度が高く、聴取者がどのよ
うな位置にいようとも十分な音響効果が期待できる。
来問題であった音切れやノイズを低減することができ、
聴取者の位置にかかわらず、音像定位位置が変化しない
ので聴取者の聴取位置の自由度が高く、聴取者がどのよ
うな位置にいようとも十分な音響効果が期待できる。
【００４７】またＤ／Ａ変換部を本発明のように改良す
ることによりデジタル信号処理量が軽減され、装置とし
ての処理能力が向上する効果が期待できるものとなる。
ることによりデジタル信号処理量が軽減され、装置とし
ての処理能力が向上する効果が期待できるものとなる。
【図１】デジタル音声信号処理装置の第１実施例の構成
を示す回路ブロック図である。
を示す回路ブロック図である。
【図２】図１のデジタル信号処理部の詳細を示す回路ブ
ロック図である。
ロック図である。
【図３】図２の周波数帯域分割部の詳細を示す回路ブロ
ック図である。
ック図である。
【図４】図２のデータ演算処理部の詳細を示す回路ブロ
ック図である。
ック図である。
【図５】図１のスピーカ駆動部の詳細を示す回路ブロッ
ク図である。
ク図である。
【図６】図１のスピーカアレイを構成する素スピーカの
概観斜視図である。
概観斜視図である。
【図７】図１のスピーカアレイの結線状態を示す概観斜
視図である。
視図である。
【図８】ｎビットのデジタル信号のフォーマットを示す
概念図である。
概念図である。
【図９】２ｎビットのデジタル信号のフォーマットを示
す概念図である。
す概念図である。
【図１０】デジタル音声信号処理装置の第２実施例で用
いられるＤ／Ａ変換部の構成を示す回路ブロック図であ
る。
いられるＤ／Ａ変換部の構成を示す回路ブロック図であ
る。
【図１１】図１０のＤ／Ａ変換部の各構成におけるデー
タ信号入出力のタイミングチャートである。
タ信号入出力のタイミングチャートである。
【図１２】図２に相当する第２実施例のデジタル信号処
理部の回路ブロック図である。
理部の回路ブロック図である。
【図１３】図４に相当する第２実施例のデータ演算処理
部の回路ブロック図である。
部の回路ブロック図である。
【図１４】図５に相当する第２実施例のスピーカ駆動部
の回路ブロック図である。
の回路ブロック図である。
【図１５】図１に相当する第２実施例のデジタル信号処
理部の回路ブロック図である。
理部の回路ブロック図である。
１Ｌ、１Ｒ ローパスフィルタ
２Ｌ、２Ｒ Ａ／Ｄ変換部
３ デジタル信号処理部
４ スピーカ駆動部
５ スピーカアレイ
６Ｌ、６Ｒ 周波数帯域分割部
７ データ処理部
８ データ加算部
１０ｉ 音声信号合成部
１１ｉ 音像定位位置推定部
１２ｉ データ変換部
２１ ＩＮＰＵＴ ＲＥＧＩＳＴＥＲ
２２ ＡＤＤＥＲ
２３ ＯＵＴＰＵＴ ＲＥＧＩＳＴＥＲ
２４ ＤＡＣ ＲＥＧＩＳＴＥＲ
２５ ＤＡＣ
２６、２７ ＤＥＬＡＹ１、２
２８ ＡＮＤ回路
２９ バッファアンプ
Claims (2)
- 【請求項１】 ステレオ音声信号が入力される音声信号
処理装置であって、入力された左右の音声信号を夫々デ
ジタル信号に変換するＡ／Ｄ変換部と、該Ａ／Ｄ変換部
からの各デジタル信号を複数の周波数帯域に分割する周
波数帯域分割部と、前記分割された周波数帯域の左右の
デジタル音声信号を所定の演算により合成する音声信号
合成部と、前記分割された周波数帯域の左右のデジタル
音声信号から所定の演算により音像定位位置を推定する
音像定位位置推定部と、前記音声信号合成部並びに音像
定位位置推定部からのデータを所定のフォーマットに変
換するデータ変換部と、該データ変換部からの出力信号
に基づいて前記分割された周波数帯域の音声信号の音像
定位位置に対応した位置に配置されているスピーカを駆
動するスピーカ駆動部とを有することを特徴とするデジ
タル音声信号処理装置。 - 【請求項２】 ステレオ音声信号が入力される音声信号
処理装置であって、入力された左右の音声信号を夫々デ
ジタル信号に変換するＡ／Ｄ変換部と、該Ａ／Ｄ変換部
からの各デジタル信号を複数の周波数帯域に分割しこの
分割された周波数帯域の左右のデジタル音声信号を所定
の演算により合成するとともに前記分割された周波数帯
域の左右のデジタル音声信号から所定の演算により音像
定位位置を推定するデジタル信号処理部と、該デジタル
信号処理部からの出力信号に基づいて前記分割された周
波数帯域の音声信号の音像定位位置に対応した位置に配
置されているスピーカを駆動するスピーカ駆動部とより
なり、前記スピーカ駆動部は前記合成された音声信号を
Ｄ／Ａ変換するＤ／Ａ変換部を有し、且つこのＤ／Ａ変
換部は入力されたデジタル音声信号を記憶する第１の記
憶手段と、該第１記憶手段で記憶されたデジタル信号を
第２記憶手段からの出力信号に順次加算する加算手段
と、該加算手段の加算演算後の出力信号を記憶するとと
もにデジタル信号をアナログ信号に復元するＤ／Ａ変換
手段に対して前記記憶された加算演算後のデジタル信号
を出力する第３記憶手段とを有することを特徴とするデ
ジタル音声信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11714593A JP3485597B2 (ja) | 1992-11-18 | 1993-05-19 | デジタル音声信号処理装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30886892 | 1992-11-18 | ||
| JP4-308868 | 1992-11-18 | ||
| JP11714593A JP3485597B2 (ja) | 1992-11-18 | 1993-05-19 | デジタル音声信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06209500A JPH06209500A (ja) | 1994-07-26 |
| JP3485597B2 true JP3485597B2 (ja) | 2004-01-13 |
Family
ID=26455315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11714593A Expired - Fee Related JP3485597B2 (ja) | 1992-11-18 | 1993-05-19 | デジタル音声信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3485597B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4349123B2 (ja) * | 2003-12-25 | 2009-10-21 | ヤマハ株式会社 | 音声出力装置 |
| JP2005197896A (ja) * | 2004-01-05 | 2005-07-21 | Yamaha Corp | スピーカアレイ用のオーディオ信号供給装置 |
| JP4161906B2 (ja) * | 2004-01-07 | 2008-10-08 | ヤマハ株式会社 | スピーカ装置 |
| JP4251077B2 (ja) * | 2004-01-07 | 2009-04-08 | ヤマハ株式会社 | スピーカ装置 |
| JP3915804B2 (ja) | 2004-08-26 | 2007-05-16 | ヤマハ株式会社 | オーディオ再生装置 |
| JP4779381B2 (ja) | 2005-02-25 | 2011-09-28 | ヤマハ株式会社 | アレースピーカ装置 |
| JP2007266967A (ja) * | 2006-03-28 | 2007-10-11 | Yamaha Corp | 音像定位装置およびマルチチャンネルオーディオ再生装置 |
| CN108391221A (zh) * | 2018-05-04 | 2018-08-10 | 郑治龙 | 一种声场还原解码器*** |
-
1993
- 1993-05-19 JP JP11714593A patent/JP3485597B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06209500A (ja) | 1994-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5546465A (en) | Audio playback apparatus and method | |
| US7408851B2 (en) | Pseudo multi-channel play-back apparatus | |
| US7369667B2 (en) | Acoustic image localization signal processing device | |
| EP0957660B1 (en) | Audio signal processing and reproducing | |
| JP3485597B2 (ja) | デジタル音声信号処理装置 | |
| EP3025510A1 (en) | Audio processor for orientation-dependent processing | |
| JP2000149439A (ja) | 多チャンネル音声再生装置 | |
| US6094638A (en) | Audio signal processing apparatus and audio signal processing method for multi channel audio reproduction system | |
| US5347499A (en) | Circuit for selectively setting a monaural playback channel in a stereo audio apparatus | |
| JP2966181B2 (ja) | 音場信号再生装置 | |
| JP2001296894A (ja) | 音声処理装置および音声処理方法 | |
| KR0128064Y1 (ko) | 서브우퍼신호 합성기능을 가지는 서라운드 음향신호 재생장치 | |
| US6466833B1 (en) | Method and apparatus for efficient memory use in digital audio applications | |
| JP2816052B2 (ja) | オーディオデータ圧縮装置 | |
| JP2006101081A (ja) | 音響再生装置 | |
| JP2002171599A (ja) | 信号処理装置、信号処理方法、プログラムおよび記録媒体 | |
| JP3064564B2 (ja) | ディジタルデータ再生装置 | |
| JP3159857B2 (ja) | デジタルオーディオ装置 | |
| JPH0360223A (ja) | デジタル・アナログ変換器 | |
| JPH10191203A (ja) | 音声再生回路 | |
| JP2001078290A (ja) | 音場再生環境の自動設定装置及びスピーカ装置 | |
| JP2005175799A (ja) | 信号処理装置及びその制御方法 | |
| JP2706009B2 (ja) | ハイビジョン受信機の出力装置 | |
| JP2000307385A (ja) | 周波数分割回路 | |
| JP3169667B2 (ja) | 音声信号選択回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |