JP3485558B1 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP3485558B1 JP3485558B1 JP2002154534A JP2002154534A JP3485558B1 JP 3485558 B1 JP3485558 B1 JP 3485558B1 JP 2002154534 A JP2002154534 A JP 2002154534A JP 2002154534 A JP2002154534 A JP 2002154534A JP 3485558 B1 JP3485558 B1 JP 3485558B1
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- integrated circuit
- semiconductor integrated
- frequency
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Semiconductor Integrated Circuits (AREA)
- Microcomputers (AREA)
- Power Sources (AREA)
Abstract
な半導体集積回路を提供する。 【解決手段】 温度モニタ40によってパッケージの温
度が基準値を越えたことが検出されると、割込信号EM
Gがマイクロプロセッサ10へ出力される。これによ
り、マイクロプロセッサ10からクロックギア機構30
内の分周値レジスタ31の分周値Nを増加するような書
き替えが行われる。分周回路32では、分周値レジスタ
31に設定された分周値Nによって入力クロック信号M
CKが1/Nに分周されてシステムクロック信号SCK
が生成される。従って、分周値Nの増加によって、シス
テムクロック信号SCKの周波数は低下する。このた
め、各機能モジュール20iの消費電力が低下してパッ
ケージの温度上昇が抑制され熱暴走を防止することがで
きる。
Description
電力制御技術に関するものである。
す構成図である。
サ(MPU)1、複数の機能モジュール2i(i=1,
2,…,n)及びクロックギア機構3を有している。マ
イクロプロセッサ1は全体の制御を行うもので、各機能
モジュール2iはそれぞれ通信制御や画像圧縮等の個々
の処理を行うものである。クロックギア機構3は、入力
クロック信号MCKの周波数をマイクロプロセッサ1か
らの制御に基づいて分周し、システムクロック信号SC
Kを生成するものである。
i及びクロックギア機構3の間は、システムバス4を介
して接続されている。一方、クロックギア機構3で生成
されたシステムクロック信号SCKは、クロック信号線
5を介してマイクロプロセッサ1に与えられるようにな
っている。また、各機能モジュール2iには、それぞれ
レジスタ(REG)と論理積ゲート(AND)で構成さ
れるディセーブル機構6iを介して、システムクロック
信号SCKが与えられるようになっている。
次式で表される。 Pw =Σαi・βi・f ・・・(1)
が充放電したときの消費電流量、βiは単位時間におけ
る機能モジュール2iの素子のトグル率、fは動作周波
数である。
Pwmaxは、パッケージの熱抵抗をRj 、トランジスタの
ジャンクション限界温度をTjmaxとした場合に、次式を
満たすように設計する必要がある。 Pwmax≦Tjmax/Rj ・・・(2)
2iを動作させた状態で、その総消費電力がPwmaxを越
えないようにシステムクロック信号SCKの周波数fを
制限するように、クロックギア機構3の分周値を設定し
ていた。
必要としない場合には、ディセーブル機構6iによって
個別に機能モジュール2iの動作を制御し、必要のない
機能モジュールに対してはシステムクロック信号SCK
の供給を停止して消費電力を抑制し、その分だけシステ
ムクロック信号SCKの周波数を上げるようにしてい
た。つまり、(1)式に代えて次式を用い、ある機能モ
ジュール2iの動作周波数fiを下げる代わりに、他の
機能モジュール2jの動作周波数fjを上げるなどの手
法をとっていた。 Pw =Σαi・βi・fi ・・・(3)
は、次のような課題があった。
(1),(2)に基づく限界動作周波数fmax を設定し
たとしても、βiが1に限りなく近くなるためには、一
定の時間が必要になる。つまり、βiが1に近付くとい
うことは全素子が充放電を繰り返すことであり、そのよ
うな動作状態になるには、ある程度の時間が必要になる
からである。このため、この一定の時間は、クロック周
波数を式(1),(2)に基づく限界動作周波数fmax
以上にしても、トランジスタの温度Tj は、Tj >Tjm
axとはならない。従って、一時的にクロック周波数を限
界動作周波数fmax 以上に設定して、処理能力を上昇さ
せることが可能であるにもかかわらず、図2の半導体集
積回路では、実際の温度Tj を監視できないため、その
ような制御が不可能であった。
ョン・システムで機能モジュール2 iの動作を制限して
いても、ユーザーアプリケーションでは必ずしもそれが
守られているとは限らず、許容量を越える機能モジュー
ルを動作させて、半導体集積回路が熱によって暴走する
おそれがあった。
を解決し、熱暴走を起こさない最適な速度で動作が可能
な半導体集積回路を提供するものである。
明の半導体集積回路は、システムバスと、システムバス
に接続された複数の機能モジュールと、温度検出手段
と、クロック供給手段と、マイクロプロセッサとを備え
る。温度検出手段は、基板の温度を検出して基準値と比
較し、基板の温度が基準値に達したことに応じて割込信
号を出力する。クロック供給手段は、分周値が格納され
る分周値レジスタを有し、分周値に基づいて入力クロッ
ク信号を分周してシステムクロック信号を生成し複数の
機能モジュールへ供給する。マイクロプロセッサは、シ
ステムバスに接続され、複数の機能モジュールの制御を
行うとともに、温度検出手段から出力された割込信号に
応じて分周値レジスタに格納された分周値を書き換える
ことにより複数の機能モジュールに供給されるシステム
クロック信号の周波数を制御する。
導体集積回路の構成図である。
サ10、複数の機能モジュール20 i(i=1,2,
…,n)、クロック供給手段(例えば、クロックギア機
構)30、及び温度検出手段(例えば、温度モニタ)4
0を有している。マイクロプロセッサ10は、複数の機
能モジュール20iを含むシステム全体の制御を行うも
のである。また、各機能モジュール20iは、それぞれ
LAN等の通信制御や、MPEG方式の画像圧縮符号化
等の個々の処理を実行するものである。
号MCKを分周してシステムクロック信号SCKを生成
するもので、マイクロプロセッサ10から与えられる分
周値Nを記憶する分周値レジスタ31と、この分周値レ
ジスタ31に記憶された分周値Nに基づいて入力クロッ
ク信号MCKを1/Nに分周する分周回路32で構成さ
れている。
ール20i、クロックギア機構30及び温度モニタ40
との間は、システムバス50を介して接続されている。
また、クロックギア機構30で生成されたシステムクロ
ック信号SCKは、マイクロプロセッサ10、機能モジ
ュール20i、及び温度モニタ40に与えられるように
なっている。
タ40の説明図であり、同図(a)はその構成図、及び
同図(b)はその温度特性図である。
所定領域の温度を検出するために設けられるもので、リ
ング発振器41の発振周波数の温度特性を利用したもの
である。温度モニタ40は、図3(a)に示すように、
リング発振器41とこのリング発振器41の発振信号を
カウントするカウンタ42、このカウンタ42のカウン
ト値を保持するデータラッチ43、更にこのデータラッ
チ43で保持されたカウント値を保持するデータラッチ
44を有している。データラッチ43,44のクロック
端子には、システムクロック信号SCKが共通に与えら
れるようになっている。
45に接続され、この減算器45によって、データラッ
チ43に保持された値とデータラッチ44に保持された
値の差分Stjが算出されるようになっている。減算器4
5の出力側は比較器(CMP)46の一方の入力側に接
続され、この比較器46の他方の入力側には基準値Sre
f が与えられている。比較器47は、差分Stj>基準値
Sref のときレベル“L”の信号を出力し、差分Stj≦
基準値Sref のときレベル“H”の信号を出力するもの
である。比較器46の出力側は、割込要求レジスタ47
のデータ端子に接続されている。
は、システムクロック信号SCKが与えられ、この割込
要求レジスタ47で保持されたデータが、割込信号EM
Gとしてマイクロプロセッサ10に出力されるようにな
っている。
をリング状に接続した発振器で、その発振周波数は、各
反転増幅回路を構成するトランジスタの動作速度によっ
て定まる。トランジスタの動作速度は、通常の動作温度
範囲では接合面の温度Tj が低いほど速く、温度Tj が
高くなるに従って遅くなるという特性がある。従って、
リング発振器41の発振周波数、即ち減算器45から出
力される差分Stjは、図3(b)に示すように、温度T
j の増加に従って低下するという特性を有している。こ
れにより、トランジスタの最大許容温度Tjmaxよりも低
い基準温度Tjrefに対応する周波数(差分Stj)を、基
準値Sref として設定することにより、トランジスタの
温度Tj が基準温度Tjref以上になったときに、マイク
ロプロセッサ10に割り込みをかけることができる。
以下、この図4を参照しつつ、図1の動作を説明する。
ロック信号SCKの周波数fsck は低い周波数fl に設
定され、システムの初期化処理等が行われる。
て、コマンド待ち状態となるような比較的処理能力を必
要しない通信タスクが起動されると、マイクロプロセッ
サ10から、分周値レジスタ31に所定の値が書き込ま
れる。これにより、システムクロック信号SCKの周波
数fsck はfref1に設定され、低速動作モードとなる。
システムクロック信号SCKの周波数fsck がfref1に
設定されたことにより、消費電力が増加し、半導体集積
回路のパッケージの温度Tj は徐々に上昇し、次式で計
算される温度Tj1に収束する。 Tj1=Rj・α・T・fref1(但し、T=1)
ド等の高い処理速度が要求されるタスクが起動される
と、マイクロプロセッサ10によって、分周値レジスタ
31の値が書き替えられ、システムクロック信号SCK
の周波数fsck は、更にfref3に設定される。これによ
って処理速度が上昇してトグル率が上がり、パッケージ
の温度Tj は、次式で計算される温度Tjmaxに近付くよ
うに上昇する。 Tjmax<Tj =Rj・α・T・fref3(但し、Tはほぼ
1)
が基準温度Tjrefに達すると、温度モニタ40からマイ
クロプロセッサ10に対して割込信号EMGが出力され
る。
0は、割込信号EMGに基づいて分周値レジスタ31の
値を書き換える。これにより、システムクロック信号S
CKの周波数fsck はfmax (但し、fmax <fref3)
に設定され、消費電力が所定の値に制限される。
体集積回路は、実際にパッケージの温度Tj を監視し、
この温度Tj が基準温度Tjrefに達したときに割込信号
EMGを出力する温度モニタ40を有している。これに
より、マイクロプロセッサ10ではクロックギア機構3
0に対してシステムクロック信号SCKの周波数fsclk
を所定の値に制御することができる。従って、熱暴走を
起こさない最大の速度で動作を行わせることができると
いう利点がある。
導体集積回路の構成図であり、図1中の要素と共通の要
素には共通の符号が付されている。
回路におけるクロックギア機構30に代えて、構成の異
なるクロックギア機構30Aを備えている。
分周値レジスタ31及び分周回路32に加えて、非常時
分周値レジスタ33とセレクタ(SEL)34を有して
いる。非常時分周値レジスタ33は、パッケージの温度
Tj が高温になったときに、即座に高温状態から抜けら
れるように、低いシステムクロック信号SCKの周波数
fsck を設定するための固定の分周値を保持するレジス
タである。
される割込信号EMGが“L”のとき分周値レジスタ3
1を選択し、この割込信号EMGが“H”のとき非常時
分周値レジスタ33を選択して、選択したレジスタの分
周値を分周回路32に出力するものである。その他の構
成は、図1と同様である。
達しないとき、温度モニタ40から出力される割込信号
EMGは“L”であり、クロックギア機構30Aのセレ
クタ34によって分周値レジスタ31が選択される。こ
れにより、図1と同じ構成となり、第1の実施形態と同
様の動作が行われる。
達すると、温度モニタ40から出力される割込信号EM
Gは“H”となり、クロックギア機構30Aのセレクタ
34によって非常時分周値レジスタ33が選択される。
これにより、分周回路32の分周値は、マイクロプロセ
ッサ10の制御を介さずに、直ちに固定の分周値に変更
され、システムクロック信号SCKの周波数fsck は、
即座に高温状態から抜けられるような低い周波数に切り
替えられる。
体集積回路は、パッケージの温度Tj が基準温度Tjref
に達したときに出力される割込信号EMGによって、シ
ステムクロック信号SCKの周波数fsck を予め定めた
低い周波数に切り替えることができるクロックギア機構
30Aを有している。これにより、たとえ熱暴走によっ
てマイクロプロセッサ10の制御が不能になった場合で
も、システムクロック信号SCKの周波数fsck を下げ
ることが可能であり、第1の実施形態の利点に加えて、
システムの安全性を確保することができるという利点が
ある。
導体集積回路の構成図であり、図1中の要素と共通の要
素には共通の符号が付されている。
クロプロセッサ10、複数の機能モジュール20i、温
度モニタ40及びシステムバス50に加えて、動作制御
手段(例えば、クロック制御機構)60と、クロック制
御手段(例えば、ディセーブル機構)70iを有してい
る。
ル20iの優先順位に従ってその動作を制御するための
信号を出力するものである。各機能モジュール20iの
システムに対する優先順位を予め定めた優先順位テーブ
ル61と、一定時間をカウントするタイマ62と、クロ
ック制御レジスタ63とで構成されている。
ル20iのクロックイネーブル状態信号S71iに基づ
いて、現在動作中で且つ優先順位が最も低い機能モジュ
ールをデコードして出力するものである。
40から出力される割込信号EMGが“H”のとき、そ
の時点で優先順位が低い機能モジュールのクロック信号
を停止させる信号S63iを出力するものである。その
後は、タイマ62によって一定時間Ta毎に起動され、
その時点での優先順位の低い機能モジュールのクロック
信号を停止させる信号S63iを出力するようになって
いる。また、割込信号EMGが“L”のときには、現状
を維持するような信号S63iを出力するようになって
いる。
機構60から与えられる各機能モジュール20iに対す
る動作の制御用の信号に基づいてクロック信号の供給を
制御するものである。各ディセーブル機構70iは、そ
れぞれレジスタ71iと論理積ゲート72iで構成され
ている。各レジスタ71iは、それぞれクロック信号C
Kiのタイミングに基づいて信号S63iを保持し、保
持したデータを信号S71iとして出力するものであ
る。また、各論理積ゲート72iは、クロック信号CK
iと信号S71iの論理積をとって、対応する機能モジ
ュール20iのクロック端子に与えるものである。
であり、同図(a)は優先順位テーブル61の一例を示
す図、及び同図(b)は動作波形図である。
ュール20iは停止しており、パッケージの温度Tj
は、基準温度Tjrefよりも低い温度で一定している。
0によってある動作モードへ移行し、複数の機能モジュ
ール20iに対するクロックイネーブル信号が出力され
る。これによって複数の機能モジュール20iの動作が
開始され、パッケージの温度Tj は上昇する。また、優
先順位テーブル61では、動作中の機能モジュール20
iの中で、最もシステムに影響されないものがデコード
される。
更に多数の機能モジュールが動作を開始し、パッケージ
の温度Tj は更に上昇する。
が基準温度Tjrefを越えると、温度モニタ40から出力
される割込信号EMGが“H”となる。これにより、ク
ロック制御機構60のクロック制御レジスタ63から、
i番目の機能モジュール20 iのクロック信号CKiを
ディセーブル状態にするための信号S63iが出力され
る。こうして、機能モジュール20iへ供給されていた
クロック信号CKiが停止させられ、この機能モジュー
ル20iが停止することによって消費電力が減少する。
力されるクロックイネーブル状態信号S71iがディセ
ーブル状態となり、次に優先順位の低い動作をしている
機能モジュールがデコードされる。この例では、次に優
先順位が低いものはm番目の機能モジュール20mであ
るが、これは動作していない。このため、j番目の機能
モジュール20jがデコードされる。これにより、機能
モジュール20jの動作が停止される。
において、タイマ62によってクロック制御レジスタ6
3が起動される。このとき、パッケージの温度Tj が基
準温度Tjrefを越えていると、割込信号EMGは“H”
となっている。これにより、次に優先度の低い動作をし
ている機能モジュール20jのクロック信号CKjをデ
ィセーブル状態にするための信号S63jが出力され
る。
“L”となるまで、一定時間Ta毎に繰り返して行わ
れ、機能モジュール20iのクロック信号CKiは優先
度の低いものから順次ディセーブルされる。
信号EMGが“H”になると、割込処理が行われ、この
マイクロプロセッサ10のプログラムに従って適切な消
費電力制御が実行される。
体集積回路は、パッケージの温度Tj が基準温度Tjref
を越えたときに、予め定めた優先順位に従って機能モジ
ュール20iに供給するクロック信号CKiを、一定時
間Taの間隔で順次停止するクロック制御機構60とデ
ィセーブル機構70iを有している。これにより、パッ
ケージの温度Tj が最大許容温度Tjmaxを越える前に、
マイクロプロセッサ10を介さずに、適切な機能モジュ
ール制御を行い、温度Tj の上昇を防止して最適な速度
で動作を行うことができるという利点がある。
導体集積回路の構成図であり、図6中の要素と共通の要
素には共通の符号が付されている。
クロプロセッサ10、複数の機能モジュール20i、温
度モニタ40、システムバス50及びディセーブル機構
70 iに加えて、図6中のクロック制御機構60とは若
干構成の異なるクロック制御機構60Aを有している。
ブル64、タイマ65及びクロック制御デコーダ66で
構成されている。優先順位テーブル64は、使用優先順
位を保持するもので、その使用状況に応じて各機能モジ
ュール20iの使用優先順位をマイクロプロセッサ10
から設定を変更できるようになっている。タイマ65
は、オフ監視時間Toff とオン監視時間Tonをカウント
するもので、これらのオフ監視時間Toff とオン監視時
間Tonは、マイクロプロセッサ10から設定できるよう
になっている。クロック制御デコーダ66は、優先順位
テーブル64とタイマ65から与えられる情報に基づい
て、各機能モジュール20iに対するクロック信号の供
給制御を行うものである。その他の構成は、図6と同様
である。
止しており、パッケージの温度Tjは、基準温度Tjref
よりも低い温度で一定している。
20iの動作が開始されると、消費電力が増加してパッ
ケージの温度Tj が上昇する。パッケージの温度Tj が
基準温度Tjrefを越えると、温度モニタ40から出力さ
れる割込信号EMGが“H”となる。
ック制御デコーダ66では、優先順位テーブル64の情
報に従って、優先度が低くかつ動作中の機能モジュール
20 jが選択され、この機能モジュール20jに対する
システムクロック信号SCKをディセーブル状態にする
ための信号が出力される。これにより、機能モジュール
20jの動作が停止される。
ら、タイマ65で計測されるオフ監視時間Toff が経過
したときに、割込信号EMGが引き続いて“H”である
と、クロック制御デコーダ66によって、次に優先度が
低くかつ動作中の機能モジュール20kが選択され、こ
の機能モジュール20kがディセーブル状態にされる。
タイマ65によるオフ監視時間Toff 毎の制御は、割込
信号EMGが“H”である間繰り返して行われ、優先度
の低い機能モジュール20から順次ディセーブル状態に
される。
EMGが“L”になっていて、更にオン監視時間Tonが
経過した時にも割込信号EMGが“L”であると、クロ
ック制御デコーダ66によって最後にディセーブル状態
にされた機能モジュール20 kに対するシステムクロッ
ク信号SCKがイネーブル状態にされる。更に、オン監
視時間Tonが経過した時にも割込信号EMGが“L”で
あると、次に優先順位の低い機能モジュール20jがイ
ネーブル状態にされる。
プロセッサ10から指示があるまで、上記の制御が自動
的に行われる。
信号EMGが“H”になると、割込処理が行われ、この
マイクロプロセッサ10のプログラムに従って適切な消
費電力制御が実行される。
体集積回路は、一定時間毎に温度モニタ40からの割込
信号EMGに基づいて、機能モジュール20iに対する
クロック信号CKiを、優先度に従って順次停止及び供
給するクロック制御機構60Aを有している。これによ
り、一旦停止した機能モジュール20iを再度起動させ
ることが可能になるので、第3の実施形態の利点に加え
て、システムの復旧が速いという利点がある。
導体集積回路の構成図である。
30Aと温度モニタ40Aを備え、このクロックギア機
構30Aから複数の機能モジュール20iに対して、デ
ィセーブル機構70iを介してシステムクロック信号S
CKが供給されるようになっている。
信号MCKに対する分周値Nを保持する分周値レジスタ
31Aと、この分周値Nに従って入力クロック信号MC
Kを1/Nに分周してシステムクロック信号SCKを生
成する分周回路32で構成されている。分周値レジスタ
31Aは、温度モニタ40Aから与えられる信号S46
によって、分周値Nがカウントアップされるように構成
されている。また、分周値レジスタ31Aの分周値N
は、図示しないマイクロプロセッサにより、任意の値に
設定することができるようになっている。
この温度検出部40aで検出されたパッケージの温度T
j を基準温度Tjrefと比較する比較器46で構成されて
いる。そして、比較器46から出力される信号S46
は、温度Tj <基準温度Tjrefのとき“L”となり、温
度Tj ≧基準温度Tjrefのとき“H”となるように設定
されている。なお、基準温度Tjrefは、最大許容温度T
jmaxよりもある程度のマージンを差し引いた値に設定さ
れている。
下、この図10を参照しつつ、図9の動作を説明する。
周値レジスタ31Aには十分大きな分周値Nが設定して
あり、分周回路32で生成されるシステムクロック信号
SCKの周波数fsck は低くなっており、各機能モジュ
ール20iは低速動作モードで動作している。このた
め、消費電力は小さく、パッケージの温度Tj は常温に
近い値となっている。
に小さな分周値Nを設定し、システムクロック信号SC
Kの周波数fsck を上げて高速動作モードに切り替える
と、消費電力が増加してパッケージの温度Tj が上昇す
る。
が基準温度Tjrefを越えると、温度モニタ40Aの比較
器46から出力される信号S46が“H”となる。これ
により、クロックギア機構30Aの分周値レジスタ31
Aの分周値Nが逐次カウントアップされ、分周回路32
で生成されるシステムクロック信号SCKの周波数fsc
k は徐々に低下する。
SCKの周波数fsck の低下によって消費電力が低下
し、パッケージの温度Tj が基準温度Tjrefよりも低く
なると、比較器46から出力される信号S46は“L”
となる。これにより、分周値レジスタ31Aの分周値N
はその値で固定され、周波数fsck も固定される。
体集積回路は、パッケージの温度Tj を基準温度Tjref
と比較する温度モニタ40Aと、この温度Tj が基準温
度Tjrefを越えたときに、分周値Nを逐次カウントアッ
プしてシステムクロック信号SCKの周波数fsck を徐
々に低下させるクロックギア機構30Aを有している。
これにより、半導体集積回路が熱暴走を起こさない最大
の速度で動作をさせることが可能になる。
半導体集積回路の構成図である。
30Bと温度モニタ40Bを備え、このクロックギア機
構30Bから複数の機能モジュール20iに対して、デ
ィセーブル機構70iを介してシステムクロック信号S
CKが供給されるようになっている。
信号MCKに対する分周値Nを保持する分周値レジスタ
31Bと、この分周値Nに従って入力クロック信号MC
Kを1/Nに分周してシステムクロック信号SCKを生
成する分周回路32で構成されている。分周値レジスタ
31Bは、温度モニタ40Bから与えられる信号UPに
よって分周値Nがカウントアップされ、信号DNによっ
て分周値Nがカウントダウンされるように構成されてい
る。また、分周値レジスタ31Bの分周値Nは、図示し
ないマイクロプロセッサにより、任意の値に設定するこ
とができるようになっている。
と、この温度検出部40aで検出されたパッケージの温
度Tj を基準温度Tjrfaと比較する比較器46aと、温
度Tjを基準温度Tjrfbと比較する比較器46bとで構
成されている。そして、比較器46aから出力される信
号UPは、温度Tj <基準温度Tjrfaのとき“L”とな
り、温度Tj ≧基準温度Tjrfaのとき“H”となるよう
に設定されている。また、比較器46bから出力される
信号DNは、温度Tj >基準温度TjrfBのとき“L”と
なり、温度Tj ≦基準温度Tjrfbのとき“H”となるよ
うに設定されている。なお、基準温度Tjrfa,Tjrfb、
及び最大許容温度Tjmaxは、次式の関係を有するように
設定されている。 Tjrfb<Tjrfa<Tjmax
下、この図12を参照しつつ、図11の動作を説明す
る。
周値レジスタ31Bには十分大きな分周値Nが設定して
あり、分周回路32で生成されるシステムクロック信号
SCKの周波数fsck は低くなっており、各機能モジュ
ール20iは低速動作モードで動作している。このた
め、消費電力は小さく、パッケージの温度Tj は常温に
近い値となっている。
に小さな分周値Nを設定し、システムクロック信号SC
Kの周波数fsck を上げて高速動作モードに切り替える
と、消費電力が増加してパッケージの温度Tj が上昇す
る。
が基準温度Tjrfaを越えると、温度モニタ40Bの比較
器46aから出力される信号UPが“H”となる。これ
により、クロックギア機構30Bの分周値レジスタ31
Bの分周値Nが逐次カウントアップされ、分周回路32
で生成されるシステムクロック信号SCKの周波数fsc
k は徐々に低下する。
SCKの周波数fsck の低下によって消費電力が低下
し、パッケージの温度Tj が基準温度Tjrfaよりも低く
なると、比較器46aから出力される信号UPは“L”
となる。これにより、分周値レジスタ31Bの分周値N
はその値で固定され、周波数fsck も固定される。
が更に低下して基準温度Tjrfbよりも低くなると比較器
46bから出力される信号DNは“H”となる。これに
より、分周値レジスタ31Bの分周値Nは逐次カウント
ダウンされ、分周回路32で生成されるシステムクロッ
ク信号SCKの周波数fsck は徐々に上昇する。
ック信号SCKの周波数fsck の上昇によって消費電力
が増加し、パッケージの温度Tj が基準温度Tjrfbより
も高くなると、比較器46bから出力される信号DNは
“L”となる。これにより、分周値レジスタ31Bの分
周値Nはその値で固定され、周波数fsck も固定され
る。
の温度Tj は、基準温度Tjrfbと基準温度Tjrfaのほぼ
中間の値となるように制御される。
体集積回路は、パッケージの温度Tj を基準温度Tjrf
a,Tjrfbと比較する温度モニタ40Bと、この温度Tj
が基準温度Tjrfa〜Tjrfbの範囲を越えたときに、分
周値Nをカウントアップまたはカウントダウンさせ、温
度Tj が基準温度Tjrfa〜Tjrfbの範囲に入るように、
システムクロック信号SCKの周波数fsck を制御する
クロックギア機構30Bを有している。これにより、温
度上昇によって一旦低下したシステムクロック信号SC
Kの周波数fsck を、温度が低下したときに再び上昇さ
せることができ、第5の実施形態の利点に加えて、シス
テムの復旧が速いという利点がある。
ず、種々の変形が可能である。この変形例としては、例
えば、次のようなものがある。
(a)に例示したものに限定されず、パッケージや基板
の温度が基準温度よりも高いか低いかを検出できるもの
であれば、どのような方式のものでも同様に適用可能で
ある。
優先順位テーブル61、及び図8中のクロック制御機構
60Aの優先順位テーブル64には、機能モジュール2
0iの機能内容に対する優先順位を設定するようにして
いるが、機能モジュール20iの消費電力の大きい順に
停止させる順序を設定するようにしても良い。これによ
り、消費電力の大きい機能モジュール20iから順次動
作が停止されるので、安全な温度に低下するまでの時間
を短縮することができる。
は、クロックギア機構を有していないが、温度モニタ4
0からの割込信号EMGに基づいてシステムクロック信
号SCKの周波数を制御するクロックギア機構を設けて
も良い。これにより、システムの動作状態の応じて、更
に適切なシステムクロック信号SCKの周波数を設定す
ることが可能になり、熱暴走を起こさない範囲で更に動
作速度を上昇させることができる。
の発明によれば、機能モジュールが形成された基板の温
度を検出して検出信号を出力する温度検出手段と、この
温度検出信号に基づいてクロック供給手段の分周値の設
定を制御するマイクロプロセッサを有している。これに
より、適切なクロック信号の周波数を設定することがで
きる。
よって割込信号が与えられたときに、登録された順序で
機能モジュールへ出力するクロック信号を制御する動作
制御手段とクロック制御手段を有している。これによ
り、優先順位に従って機能モジュールを停止させること
により、システム全体の熱暴走を防止することができ
る。
れているときに、登録された順序で機能モジュールを順
次停止し、割込信号が与えられていないときには、登録
された順序で機能モジュールを順次起動する動作制御手
段を有している。これにより、熱暴走を起こさない適切
な状態でシステムを動作させることができる。
処理内容または消費電力に基づいて動作を停止させる順
序を登録したテーブルを用いている。これにより、最適
な状態でシステムを動作させることができる。
消費電力の大きいものから順番に動作を停止させる順序
を登録したテーブルを用いている。これにより、温度上
昇を速やかに終了させることができる。
の構成図である。
る。
の構成図である。
の構成図である。
の構成図である。
の構成図である。
路の構成図である。
Claims (9)
- 【請求項1】 基板上に形成された半導体集積回路であ
って、 システムバスと、 前記システムバスに接続された 複数の機能モジュール
と、前記基板の 温度を検出して基準値と比較し、該基板の温
度が該基準値に達したことに応じて割込信号を出力する
温度検出手段と、分周値が格納される分周値レジスタを有し、該分周値に
基づいて 入力クロック信号を分周してシステムクロック
信号を生成し前記複数の機能モジュールへ供給するクロ
ック供給手段と、前記システムバスに接続され、 前記複数の機能モジュー
ルの制御を行うとともに、前記温度検出手段から出力さ
れた前記割込信号に応じて前記分周値レジスタに格納さ
れた前記分周値を書き換えることにより該複数の機能モ
ジュールに供給される前記システムクロック信号の周波
数を制御するマイクロプロセッサとを、 備えたことを特徴とする半導体集積回路。 - 【請求項2】 前記マイクロプロセッサは、前記割込信
号によって前記基板の温度が前記基準値を超えたことが
示されたときに、前記分周値を増加させることを特徴と
する請求項1記載の半導体集積回路。 - 【請求項3】 前記マイクロプロセッサは、前記複数の
機能モジュールが実行する処理内容に応じて前記分周値
レジスタに格納された前記分周値を書き換えることを特
徴とする請求項1又は2記載の半導体集積回路。 - 【請求項4】 前記温度検出手段は、前記基板の前記マ
イクロプロセッサが配置された箇所の温度を検出するこ
とを特徴とする請求項1〜3のいずれか1項に記載の半
導体集積回路。 - 【請求項5】 前記マイクロプロセッサは、前記システ
ムクロック信号に基づいて動作することを特徴とする請
求項1〜4のいずれか1項に記載の半導体集積回路。 - 【請求項6】 それぞれ異なる処理を実行する複数の機
能モジュールと、 前記機能モジュールが形成された基板または該基板の所
定領域の温度が基準値を超えたときに割込信号を出力す
る温度検出手段と、 前記割込信号が与えられたときに前記機能モジュールの
動作を停止させる順序を登録したテーブルを有し、該割
込信号が与えられているときに一定時間毎に該テーブル
に基づいて該機能モジュールに対する動作制御信号を出
力する動作制御手段と、 前記動作制御信号に従って対応する前記機能モジュール
へのクロック信号の出力を制御するクロック制御手段と
を、 備えたことを特徴とする半導体集積回路。 - 【請求項7】 それぞれ異なる処理を実行する複数の機
能モジュールと、 前記機能モジュールが形成された基板または該基板の所
定領域の温度が基準値を超えたときに割込信号を出力す
る温度検出手段と、 前記機能モジュールの動作の優先順位が設定されたテー
ブルを有し、前記割込信号が与えられているときに第1
の時間間隔で該テーブルに基づいて機能モジュールを順
次停止させるための動作制御信号を出力し、該割込信号
が与えられていないときには第2の時間間隔で該テーブ
ルに基づいて機能モジュールを順次起動させるための動
作制御信号を出力する動作制御手段と、 前記動作制御信号に従って対応する前記機能モジュール
へのクロック信号の出力を制御するクロック制御手段と
を、 備えたことを特徴とする半導体集積回路。 - 【請求項8】 前記動作制御手段のテーブルは、前記機
能モジュールの処理内容または消費電力に基づいて動作
を停止させる順序を登録したことを特徴とする請求項6
または7記載の半導体集積回路。 - 【請求項9】 前記動作制御手段のテーブルは、前記機
能モジュールの消費電力の大きいものから順番に動作を
停止させるように順序を登録したことを特徴とする請求
項6ま たは7記載の半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002154534A JP3485558B1 (ja) | 2002-05-28 | 2002-05-28 | 半導体集積回路 |
US10/284,132 US7165183B2 (en) | 2002-05-28 | 2002-10-31 | Temperature controlled semiconductor circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002154534A JP3485558B1 (ja) | 2002-05-28 | 2002-05-28 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004006446A JP2004006446A (ja) | 2004-01-08 |
JP3485558B1 true JP3485558B1 (ja) | 2004-01-13 |
Family
ID=29561368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002154534A Expired - Fee Related JP3485558B1 (ja) | 2002-05-28 | 2002-05-28 | 半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7165183B2 (ja) |
JP (1) | JP3485558B1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7742887B2 (en) * | 2003-11-24 | 2010-06-22 | Qualcomm Incorporated | Identifying process and temperature of silicon chips |
US20090265581A1 (en) * | 2004-10-25 | 2009-10-22 | Von Collani Yorck | Data system having a variable clock pulse rate |
JP4233516B2 (ja) | 2004-11-30 | 2009-03-04 | 京セラミタ株式会社 | 冷却用ファンを有するデータ処理装置 |
US20060136755A1 (en) * | 2004-12-16 | 2006-06-22 | Shekoufeh Qawami | System, apparatus, and method to enable and disable a mode of operation of a stacked circuit arrangement on an independent circuit basis using register bits and a single shared mode control line |
JP4754235B2 (ja) * | 2005-02-21 | 2011-08-24 | Ntn株式会社 | 回転伝達装置 |
JP4082706B2 (ja) * | 2005-04-12 | 2008-04-30 | 学校法人早稲田大学 | マルチプロセッサシステム及びマルチグレイン並列化コンパイラ |
WO2006134775A1 (ja) * | 2005-06-15 | 2006-12-21 | Matsushita Electric Industrial Co., Ltd. | 電子回路 |
JP2008026948A (ja) * | 2006-07-18 | 2008-02-07 | Renesas Technology Corp | 半導体集積回路 |
US20080091974A1 (en) * | 2006-10-11 | 2008-04-17 | Denso Corporation | Device for controlling a multi-core CPU for mobile body, and operating system for the same |
JP5046322B2 (ja) * | 2006-11-09 | 2012-10-10 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
JP4372189B2 (ja) | 2007-12-27 | 2009-11-25 | 株式会社東芝 | 情報処理装置及び不揮発性半導体メモリドライブ |
US8037325B1 (en) * | 2008-12-09 | 2011-10-11 | Google Inc. | System and method for determining power consumption |
JP5459761B2 (ja) * | 2009-08-25 | 2014-04-02 | エヌイーシーコンピュータテクノ株式会社 | 温度変化調整モジュール及び温度変化調整方法 |
WO2012069880A1 (en) * | 2010-11-25 | 2012-05-31 | Freescale Semiconductor, Inc. | An integrated circuit and a method of power management of an integrated circuit |
KR101928005B1 (ko) | 2011-12-01 | 2019-03-13 | 삼성전자주식회사 | 열전 냉각 패키지 및 이의 열관리 방법 |
WO2014016867A1 (ja) * | 2012-07-24 | 2014-01-30 | ルネサスモバイル株式会社 | 半導体装置および電子装置 |
KR102223158B1 (ko) | 2014-09-12 | 2021-03-05 | 삼성전자주식회사 | 넓은 온도 범위에서 작동할 수 있는 메모리 장치와 이를 포함하는 데이터 처리 시스템 |
KR102467451B1 (ko) * | 2016-06-17 | 2022-11-17 | 에스케이하이닉스 주식회사 | 반도체 장치 및 반도체 시스템 |
US20230096883A1 (en) * | 2021-09-30 | 2023-03-30 | Texas Instruments Incorporated | Rapid temperature change detection using slew rate |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5736995A (en) * | 1991-05-01 | 1998-04-07 | Hewlett-Packard Company | Temperature control of thermal inkjet printheads by using synchronous non-nucleating pulses |
US5483656A (en) * | 1993-01-14 | 1996-01-09 | Apple Computer, Inc. | System for managing power consumption of devices coupled to a common bus |
US5752011A (en) * | 1994-06-20 | 1998-05-12 | Thomas; C. Douglas | Method and system for controlling a processor's clock frequency in accordance with the processor's temperature |
US5713030A (en) * | 1995-10-11 | 1998-01-27 | Vlsi Technology, Inc. | Thermal management device and method for a computer processor |
JP3461237B2 (ja) | 1996-02-29 | 2003-10-27 | 株式会社東芝 | コンピュータシステム |
US5940785A (en) * | 1996-04-29 | 1999-08-17 | International Business Machines Corporation | Performance-temperature optimization by cooperatively varying the voltage and frequency of a circuit |
JPH10124168A (ja) | 1996-10-18 | 1998-05-15 | Nkk Corp | 可変クロック動作システム |
US6167330A (en) * | 1998-05-08 | 2000-12-26 | The United States Of America As Represented By The Secretary Of The Air Force | Dynamic power management of systems |
JP2000222061A (ja) | 1999-02-03 | 2000-08-11 | Matsushita Electric Ind Co Ltd | クロック制御方法および制御回路 |
US6718474B1 (en) * | 2000-09-21 | 2004-04-06 | Stratus Technologies Bermuda Ltd. | Methods and apparatus for clock management based on environmental conditions |
US20020116563A1 (en) * | 2000-12-12 | 2002-08-22 | Lever Paul D. | Apparatus and method to reduce interrupt latency in shared interrupt systems |
US7069984B2 (en) * | 2001-02-08 | 2006-07-04 | Oriol Inc. | Multi-channel temperature control system for semiconductor processing facilities |
US6801246B2 (en) * | 2001-02-27 | 2004-10-05 | Thomson Licensing, S.A. | Method and apparatus for detecting change in video source material |
US6967989B2 (en) * | 2002-05-17 | 2005-11-22 | Motorola, Inc. | Method and apparatus for time-sharing a rake receiver structure |
-
2002
- 2002-05-28 JP JP2002154534A patent/JP3485558B1/ja not_active Expired - Fee Related
- 2002-10-31 US US10/284,132 patent/US7165183B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20030226084A1 (en) | 2003-12-04 |
JP2004006446A (ja) | 2004-01-08 |
US7165183B2 (en) | 2007-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3485558B1 (ja) | 半導体集積回路 | |
EP1552367B1 (en) | An apparatus for thermal management of multiple core microprocessors | |
US6393374B1 (en) | Programmable thermal management of an integrated circuit die | |
US7730334B2 (en) | Method and apparatus for on-demand power management | |
TW571186B (en) | Operating system coordinated thermal management | |
KR100306532B1 (ko) | 클록제어형정보처리장치 | |
US8095818B2 (en) | Method and apparatus for on-demand power management | |
JP3509232B2 (ja) | コンピュータシステムおよびその電力管理装置 | |
JPH10198456A (ja) | マイクロプロセッサ及びその最適化方法 | |
KR20050053758A (ko) | 성능이 효과적인 전력 조절을 위한 방법 빛 장치 | |
WO2009120932A2 (en) | Method and apparatus for dynamic power management control using parallel bus management protocols | |
JPH0696015A (ja) | コンピュータ・システム及びそのバス制御同期及び調停方法 | |
JPH11143570A (ja) | Lsiのクロック停止信号生成回路 | |
CN109213297B (zh) | 半导体装置以及半导体装置的控制方法 | |
JPH1031531A (ja) | 電子装置 | |
US7664977B2 (en) | System and method for cooling a CPU passively | |
US7017062B2 (en) | Method and apparatus for recovering from an overheated microprocessor | |
JP2006304043A (ja) | 温度保護回路、半導体集積回路装置、電源装置、電気機器 | |
US6768622B2 (en) | Method and apparatus for providing thermal shutdown and current limiting protection | |
CN114460988B (zh) | 一种温度控制方法、装置、设备及存储介质 | |
JP2001014057A (ja) | 温度管理機能搭載クロックジェネレータ | |
JPH11195967A (ja) | 半導体集積回路とその遅延時間の制御方法 | |
JPH07210408A (ja) | 情報処理装置 | |
JP2990142B2 (ja) | 電子機器の電源制御装置 | |
JPH11327701A (ja) | マイクロコンピュ−タ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031014 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |