JP3483549B2 - Deposited film forming method and deposited film forming apparatus - Google Patents

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、プラズマＣＶＤ法によ
る堆積膜形成方法および堆積膜形成装置に関し、特に、
各種の機能性堆積膜を大面積の基板上に連続的に形成す
る堆積膜形成方法および堆積膜形成装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a deposited film forming method and a deposited film forming apparatus by a plasma CVD method, and in particular,
The present invention relates to a deposited film forming method and a deposited film forming apparatus for continuously forming various functional deposited films on a large-area substrate.

【０００２】[0002]

【従来の技術】近年、全世界的に電力需要が急激に増大
し、電力生産が活発になっているが、それにしたがい、
火力発電や原子力発電に伴う環境汚染や地球温暖化の問
題が顕在化してきている。こうした中で、太陽光を利用
する太陽電池発電は、環境汚染や地球温暖化の問題を引
き起こすことがなく、太陽光という資源の偏在も少ない
ので、今後のさらなる電力需要を満たすものとして注目
を集めている。2. Description of the Related Art In recent years, the demand for electric power has rapidly increased all over the world and the production of electric power has become active.
The problems of environmental pollution and global warming associated with thermal power generation and nuclear power generation have become apparent. Under such circumstances, solar cell power generation using sunlight does not cause problems of environmental pollution and global warming, and the uneven distribution of the resource of sunlight is small. ing.

【０００３】ところで、太陽電池発電を実用化するため
には、使用する太陽電池が、光電変換効率が十分に高
く、特性や安定性に優れ、かつ大量生産に適したもので
あることが要求される。また、発電規模からして、大面
積の太陽電池が必要となる。こうしたことから、容易に
入手できるシランなどの原料ガスをグロー放電により分
解することによって、ガラスや金属シートなどの比較的
安価な基板上に、アモルファスシリコンなどの半導体薄
膜を堆積させて形成されるアモルファスシリコン系太陽
電池が提案されている。このアモルファスシリコン系太
陽電池は、単結晶シリコンなどから作製された太陽電池
と比較して、量産性に優れ、低コストであると注目さ
れ、その製造方法についても各種の提案がなされてい
る。In order to put solar cell power generation into practical use, it is required that the solar cell used has sufficiently high photoelectric conversion efficiency, excellent characteristics and stability, and is suitable for mass production. It In addition, a large-area solar cell is required due to the scale of power generation. For this reason, an amorphous material formed by depositing a semiconductor thin film such as amorphous silicon on a relatively inexpensive substrate such as glass or a metal sheet by decomposing an easily available source gas such as silane by glow discharge. Silicon-based solar cells have been proposed. This amorphous silicon-based solar cell is noted to have excellent mass productivity and low cost as compared with a solar cell manufactured from single crystal silicon or the like, and various proposals have been made regarding its manufacturing method.

【０００４】太陽電池発電では、太陽電池の単位モジュ
ールを直列または並列に接続してユニット化し、所望の
電流、電圧を得るようにすることが多く、各単位モジュ
ールにおいては断線や短絡が生じないことが要求され、
さらに、単位モジュール間の出力電圧、出力電流のばら
つきが少ないことが要求される。そのため、少なくとも
単位モジュールを作製する段階で、その最大の特性決定
要因である半導体層そのものの特性の均一さが要求され
る。また、モジュールの設計を容易にし、モジュールの
組み立て工程を簡略なものとするため、大面積にわたっ
て特性の優れた半導体堆積膜が形成できるようにするこ
とが、太陽電池の量産性を高め、生産コストの大幅な低
減をもたらすこととなる。In solar cell power generation, unit modules of solar cells are often connected in series or in parallel to form a unit so as to obtain a desired current and voltage, and no disconnection or short circuit occurs in each unit module. Is required
Further, it is required that there is little variation in output voltage and output current between unit modules. Therefore, at least at the stage of manufacturing the unit module, the uniformity of the characteristics of the semiconductor layer itself, which is the largest factor for determining the characteristics, is required. Also, in order to simplify the module design and simplify the module assembly process, it is necessary to form a semiconductor deposited film with excellent characteristics over a large area, which improves the mass productivity of solar cells and reduces production costs. Will be significantly reduced.

【０００５】太陽電池の重要な構成要素である半導体層
は、ｐｎ接合あるいはｐｉｎ接合などの半導体接合を含
んでいるが、これら半導体接合は、導電型の異なる半導
体層を順次積層したり、ある導電型の半導体層に異なる
導電型のドーパントをイオン打ち込みあるいは熱拡散さ
せることにより形成される。上述のアモルファスシリコ
ン系太陽電池の作製においては、ホスフィン(ＰＨ₃)や
ジボラン(Ｂ₂Ｈ₆)などのドーパントとなる元素を含む原
料ガスを、主たる原料ガスであるシランガスなどに混合
し、混合された原料ガスをグロー放電によって分解する
ことによって所望の導電型を有する半導体膜が得られ、
所望の基板上にこれらの半導体膜を順次積層させて形成
することにより、容易に半導体接合が得られることが知
られている。そこで、アモルファスシリコン系太陽電池
を作製するにあたっては、各々の半導体層に対応して独
立した成膜室を設け、この成膜室でそれぞれの半導体層
を形成することが一般的である。A semiconductor layer, which is an important constituent element of a solar cell, includes a semiconductor junction such as a pn junction or a pin junction. These semiconductor junctions are formed by sequentially laminating semiconductor layers having different conductivity types or by providing a certain conductivity. It is formed by ion-implanting or thermally diffusing dopants of different conductivity types into the semiconductor layer of each type. In the production of the above-mentioned amorphous silicon solar cell, a raw material gas containing an element serving as a dopant such as phosphine (PH ₃ ) or diborane (B ₂ H ₆ ) is mixed with silane gas which is a main raw material gas and mixed. A semiconductor film having a desired conductivity type is obtained by decomposing the raw material gas by glow discharge,
It is known that a semiconductor junction can be easily obtained by sequentially stacking these semiconductor films on a desired substrate. Therefore, when manufacturing an amorphous silicon solar cell, it is common to provide an independent film forming chamber corresponding to each semiconductor layer and form each semiconductor layer in this film forming chamber.

【０００６】このようなアモルファスシリコン系太陽電
池の作製に適したプラズマＣＶＤ法による堆積膜形成方
法として、米国特許第4400409号明細書には、ロール・
ツー・ロール（Roll to Roll）方式によるものが開示さ
れている。この堆積膜形成方法は、複数のグロー放電領
域を設け、長尺の帯状の基板を、その基板が各グロー放
電領域を順次貫通する経路に沿って配置し、必要とされ
る導電型の半導体層をそれぞれのグロー放電領域で堆積
形成しつつ、帯状の基板をその長手方向に連続的に搬送
させるものである。これによって所望の半導体接合を有
する太陽電池を連続的に形成することができるようにな
っている。なお、この堆積膜形成方法では、各グロー放
電領域で使われるドーパントガスが、他のグロー放電領
域へ拡散、混入することを防ぐため、それぞれのグロー
放電領域をガスゲートと呼ばれるスリット状の分離通路
によって相互に分離し、さらにこの分離通路に例えばＡ
ｒ,Ｈ₂などの掃気用ガスの流れを形成するようになって
いる。こうした構成とすることにより、ロール・ツー・
ロール方式による堆積膜形成方法は、太陽電池などの半
導体素子の製造に適するものとなっている。As a method for forming a deposited film by a plasma CVD method suitable for producing such an amorphous silicon solar cell, US Pat. No. 4,400,409 describes rolls.
A roll-to-roll method is disclosed. This deposited film forming method is provided with a plurality of glow discharge regions, a long strip-shaped substrate is arranged along a path through which each substrate sequentially penetrates the glow discharge regions, and a required conductive type semiconductor layer is formed. Is deposited and formed in each glow discharge region, and the belt-shaped substrate is continuously conveyed in the longitudinal direction thereof. As a result, a solar cell having a desired semiconductor junction can be continuously formed. In this deposited film forming method, in order to prevent the dopant gas used in each glow discharge region from diffusing and mixing into other glow discharge regions, each glow discharge region is formed by a slit-shaped separation passage called a gas gate. They are separated from each other and, for example, A
A flow of scavenging gas such as r, H ₂ is formed. With this configuration, roll-to-roll
The method of forming a deposited film by the roll method is suitable for manufacturing a semiconductor element such as a solar cell.

【０００７】一方、アモルファスシリコン系太陽電池の
光電変換効率を向上させるための試みとして、ａ−Ｓｉ
Ｇｅ:Ｈ,ａ−ＳｉＧｅ:Ｆ,ａ−ＳｉＧｅ:Ｈ:Ｆ,ａ−Ｓ
ｉＣ:Ｈ,ａ−ＳｉＣ:Ｆ,ａ−ＳｉＣ:Ｈ:ＦなどのIV族合
金半導体をｉ型（真性）半導体層と使用する場合に、光
の入射側から、このｉ型半導体層の禁制体幅（バンドギ
ャップ：Ｅ_g ^opt）を膜厚方向に連続的に適宜変化させる
ことにより、太陽電池としての開放電圧（Ｖ_oc）や曲線
因子（fill factor：ＦＦ）が大幅に改善されることが
見出されている（20th IEEE PVSC, 1988,"A Novel
Design for Amorphous Silicon Solar Cells",
S. Guha, J. Yang, et al.）。On the other hand, as an attempt to improve the photoelectric conversion efficiency of amorphous silicon solar cells, a-Si
Ge: H, a-SiGe: F, a-SiGe: H: F, a-S
When a group IV alloy semiconductor such as iC: H, a-SiC: F, a-SiC: H: F is used as an i-type (intrinsic) semiconductor layer, the inhibition of the i-type semiconductor layer from the light incident side is prohibited. The open circuit voltage (V _oc ) and fill factor (FF) of the solar cell can be significantly improved by continuously and appropriately changing the body width (band gap: E _g ^opt ) in the film thickness direction. Has been found (20th IEEE PVSC, 1988, " A Novel
Design for Amorphous Silicon Solar Cells ",
S. Guha, J. Yang, et al.).

【０００８】また、半導体デバイス、電子写真用感光デ
バイス、画像入力用ラインセンサ、撮像デバイスやその
他の各種のエレクトロニクス素子、あるいは光学素子に
対しても、アモルファス半導体、例えば水素および／ま
たはハロゲン（フッ素、塩素など）で補償されたアモル
ファスシリコンなどの堆積膜が提案され、このうちのい
くつかは実用に供されている。こうした堆積膜もプラズ
マＣＶＤ法で形成されるのが一般的である。すなわち、
直流、高周波あるいはマイクロ波グロー放電によって原
料ガスを分解し、ガラス、石英、耐熱性合成樹脂フィル
ム、ステンレス鋼、アルミニウムなどの材質である基板
上に薄膜状の堆積膜を形成する方法により形成されてい
る。Further, for semiconductor devices, electrophotographic photosensitive devices, image input line sensors, image pickup devices and various other electronic elements, or optical elements, amorphous semiconductors such as hydrogen and / or halogen (fluorine, fluorine, Deposited films such as amorphous silicon that have been compensated with chlorine) have been proposed, and some of them have been put to practical use. Such a deposited film is also generally formed by the plasma CVD method. That is,
It is formed by decomposing the raw material gas by direct current, high frequency or microwave glow discharge, and forming a thin deposited film on the substrate made of glass, quartz, heat resistant synthetic resin film, stainless steel, aluminum, etc. There is.

【０００９】ここで、プラズマＣＶＤ法についてさらに
詳しく説明する。プラズマＣＶＤ法とは、電磁波などの
エネルギーを特定物質に加えて放電させることにより、
特定物質を化学的に活性なラジカルとし、さらに、ラジ
カルを基板あるいは基体に接触させることにより、基板
上へ堆積膜を形成させる方法をいう。そして、プラズマ
ＣＶＤ装置とは、プラズマＣＶＤ法を実施するために設
計，製作された装置をいう。Here, the plasma CVD method will be described in more detail. The plasma CVD method is a method in which energy such as electromagnetic waves is added to a specific substance and discharged,
This is a method of forming a deposited film on a substrate by bringing a specific substance into a chemically active radical and bringing the radical into contact with a substrate or a substrate. The plasma CVD apparatus is an apparatus designed and manufactured to carry out the plasma CVD method.

【００１０】従来、プラズマＣＶＤ装置は、成膜ガス導
入口および排気口を有する真空容器である成膜室と、成
膜室に成膜ガス導入口を介して成膜ガスを供給するガス
供給手段と、成膜室内の成膜ガスを成膜ガス排気口を介
して排出するガス排出手段と、成膜室に供給された成膜
ガスを解離させるための電磁波などのエネルギーを供給
するエネルギー供給手段と、堆積膜形成用の基板を成膜
室内へ搬送する基板搬送手段とから構成されている。Conventionally, the plasma CVD apparatus has a film forming chamber which is a vacuum container having a film forming gas inlet and an exhaust port, and a gas supply means for supplying the film forming gas to the film forming chamber through the film forming gas inlet. A gas discharging means for discharging the film forming gas in the film forming chamber through the film forming gas exhaust port; and an energy supplying means for supplying energy such as electromagnetic waves for dissociating the film forming gas supplied to the film forming chamber. And a substrate carrying means for carrying the substrate for forming the deposited film into the film forming chamber.

【００１１】ところで、プラズマＣＶＤ法はラジカルの
強い活性に依拠するものであり、ラジカルの生成密度や
基板の温度などを適宜選択することにより所望の堆積膜
形成を行うものであるが、プラズマＣＶＤ法において処
理速度を高めたり、大面積に亘って均一な堆積膜形成を
する上で必要なことは、ラジカルを大面積に亘って均一
かつ大量に生成させるプラズマ条件の選択である。By the way, the plasma CVD method relies on the strong activity of radicals, and a desired deposited film is formed by appropriately selecting the radical generation density and the temperature of the substrate. In order to increase the processing speed and to form a uniform deposited film over a large area, it is necessary to select plasma conditions that generate radicals uniformly and in large quantities over a large area.

【００１２】従来、成膜ガスを解離させるためのエネル
ギーとしては、１３.５６ＭＨｚの高周波（ＲＦ）が使
用されていたが、近年、より波長の短い２.４５ＧＨｚ
のマイクロ波を用いることにより、高密度プラズマを効
率的に生成することができ、プラズマＣＶＤ法において
堆積膜形成速度の向上が図れる可能性があることから、
マイクロ波を用いたプラズマＣＶＤ法が注目され、その
ためのプラズマＣＶＤ装置が数多く提案されている。例
えば上述したような各種エレクトロニクス素子、光学素
子などに用いる素子材料としてのアモルファスシリコン
（以下、「ａ−Ｓｉ」と記す。）を所望の基板上にマイ
クロ波プラズマＣＶＤ装置が各種提案されている。Conventionally, a high frequency (RF) of 13.56 MHz has been used as energy for dissociating a film forming gas, but in recent years, a wavelength of 2.45 GHz, which has a shorter wavelength, has been used.
Since high density plasma can be efficiently generated by using the microwave of, there is a possibility that the deposition film formation rate can be improved in the plasma CVD method.
A plasma CVD method using microwaves has been attracting attention, and many plasma CVD apparatuses for that purpose have been proposed. For example, various microwave plasma CVD apparatuses have been proposed on a desired substrate made of amorphous silicon (hereinafter, referred to as “a-Si”) as an element material used for various electronic elements and optical elements as described above.

【００１３】例えば、特公昭58-49295、特公昭59-4399
1、実公昭62-36240の各公報などには、方形または同軸
導波管にガス管を貫入させるかあるいは接触させてプラ
ズマを生起させるものが示されている。この種の装置と
しては、図４に示されるものを代表的なものとして挙げ
ることができる。この装置は、概略、真空系、排気系、
マイクロ波導入系で構成されるものである。For example, Japanese Patent Publication No. 58-49295 and Japanese Patent Publication No. 59-4399.
1, Japanese Utility Model Publication No. 62-36240 discloses that a gas tube is inserted into or brought into contact with a rectangular or coaxial waveguide to generate plasma. As a device of this type, the device shown in FIG. 4 can be mentioned as a typical device. This device consists of an outline, a vacuum system, an exhaust system,
It is composed of a microwave introduction system.

【００１４】図４において、真空系は、反応容器９８１
と、ガス輸送管９８２を介して接続した内径４０ｍｍ程
度のマイクロ波透過性の管９８３（例えば石英管）ある
いは窓とで構成されている。管９８３（あるいは窓）は
第１のガス導入管９８２と接続し、同時にマイクロ波導
波管９８４と直交している。そして反応容器９８１内に
は、第２のガス導入管（不図示）が接続され、この第２
のガス導入管から導入されるガス（例えばシランガス）
は、排気管９８５とポンプ９８６とによって構成される
排気系から排気されるようになっている。この装置にあ
っては、第１のガス導入管９８２から導入されるガス
（酸素ガスあるいは窒素ガス）は、マイクロ波電源９８
７から投入されたマイクロ波電力により解離する。マイ
クロ波電力による放電に際しては、摺動短絡板（プラン
ジャー）９８８を動かしてマイクロ波の入力インピーダ
ンスの整合をとり得るようになっている。かくして生成
するプラズマ中のラジカルが、前記第２のガス導入管を
介して導入されるシランガスなどと反応し、基板９８９
上にＳｉＯ₂やＳｉＮなどの膜が形成されることとな
る。またこの装置により、光導電性材料や光起電力材料
も数十Å／秒という速い堆積速度で成膜することが可能
である。In FIG. 4, the vacuum system is a reaction vessel 981.
And a microwave permeable tube 983 (for example, a quartz tube) having an inner diameter of about 40 mm or a window connected through a gas transport tube 982. The tube 983 (or window) is connected to the first gas introduction tube 982 and is at the same time orthogonal to the microwave waveguide 984. A second gas introduction pipe (not shown) is connected to the inside of the reaction vessel 981.
Gas introduced from the gas introduction pipe (for example, silane gas)
Is exhausted from an exhaust system constituted by an exhaust pipe 985 and a pump 986. In this device, the gas (oxygen gas or nitrogen gas) introduced through the first gas introduction pipe 982 is the microwave power source 98.
It dissociates by the microwave power input from 7. When discharging by microwave power, the sliding short-circuit plate (plunger) 988 can be moved to match the microwave input impedance. The radicals in the plasma thus generated react with the silane gas or the like introduced through the second gas introduction pipe, and the substrate 989 is formed.
A film of SiO ₂ , SiN, or the like will be formed on top. Further, with this apparatus, it is possible to form a photoconductive material or a photovoltaic material at a high deposition rate of several tens of liters / second.

【００１５】また、米国特許第4517223号明細書や米国
特許第4504518号明細書には、低圧下でのマイクロ波グ
ロー放電プラズマ内で小面積の基板上に薄膜を堆積形成
させる方法が開示されている。この方法では、低圧下で
のプロセスであるため、膜特性の低下の原因となる活性
種のポリマリゼーションを防ぎ高品質の堆積膜が得られ
るだけではなく、プラズマ中でのポリシランなどの粉末
の発生を抑え、かつ、堆積速度の飛躍的向上が図れると
されている。一方、米国特許第4729341号明細書には、
一対の放射型導波管アプリケータを用いた高パワープロ
セスによって、大面積の円筒形基体上に光導電性半導体
薄膜を堆積形成させる低圧マイクロ波プラズマＣＶＤ法
及び装置が開示されている。Further, US Pat. No. 4,517,223 and US Pat. No. 4,504,518 disclose a method of depositing a thin film on a substrate having a small area in a microwave glow discharge plasma under low pressure. There is. Since this method is a process under low pressure, not only is it possible to prevent the polymerization of active species, which causes deterioration of film characteristics, to obtain a high-quality deposited film, but also to prevent the formation of powder such as polysilane in plasma. It is said that the generation can be suppressed and the deposition rate can be dramatically improved. On the other hand, U.S. Pat.
A low pressure microwave plasma CVD method and apparatus for depositing a photoconductive semiconductor thin film on a large area cylindrical substrate by a high power process using a pair of radiating waveguide applicators is disclosed.

【００１６】マイクロ波プラズマＣＶＤ法を用いて大面
積に均質な堆積なくを形成するためには、マイクロ波パ
ワーや原料ガスの空間的密度（濃度）分布を制御して、
均質なプラズマを生起、維持しなければならない。ま
た、ロール・ツー・ロール方式すなわち基板移動成膜方
式においては、堆積膜の膜厚方向に組成分布を持たせる
ためには、空間的組成分布を有するプラズマになるよう
制御する必要がある。In order to form a uniform deposition on a large area by using the microwave plasma CVD method, the microwave power and the spatial density (concentration) distribution of the source gas are controlled to
A homogeneous plasma must be created and maintained. Further, in the roll-to-roll method, that is, the substrate moving film forming method, it is necessary to control the plasma to have a spatial composition distribution in order to have a composition distribution in the film thickness direction of the deposited film.

【００１７】このようなプラズマを生起・維持するため
には、反応容器（堆積膜形成容器）に複数のマイクロ波
導入手段を設け、これらマイクロ波導入手段から反応容
器に放射伝播するマイクロ波のエネルギー分布を制御
し、あるいは、複数のガス供給手段を設けて反応容器内
の原料ガスの濃度分布を調整することが行なわれる。In order to generate and maintain such plasma, a plurality of microwave introducing means are provided in the reaction vessel (deposited film forming vessel), and the energy of microwaves radiatively propagated from these microwave introducing means to the reaction vessel. The distribution is controlled, or a plurality of gas supply means are provided to adjust the concentration distribution of the raw material gas in the reaction vessel.

【００１８】均質なプラズマを長時間にわたって維持す
るためには、反応容器に供給されるマイクロ波エネルギ
ーを一定に維持する必要がある。マイクロ波エネルギー
を一定に維持する方法としては、マイクロ波の進行波エ
ネルギーと反射波エネルギーとをそれぞれモニターし、
進行波エネルギーから反射波エネルギーを減じることに
よって実効的な供給エネルギーを求め、この供給エネル
ギーが一定になるように制御を行なう方法がある。しか
し、進行波と反射波のモニターはマイクロ波電源から反
応容器に至る途中の導波管上で行なわれるので、反応容
器への実際の供給エネルギーを正確に求めることができ
ないという問題点がある。一方、反応容器内のプラズマ
パラメータを探針によってモニターし、各パラメータ値
が一定となるようにマイクロ波電源からのマイクロ波エ
ネルギーを制御する方法もある。しかし、複数のマイク
ロ波導入手段を有する大面積のマイクロ波プラズマＣＶ
Ｄ装置では、マイクロ波相互の干渉があるため、大面積
にわたってプラズマをモニターして一様なプラズマを維
持するのは困難である。In order to maintain a homogeneous plasma for a long time, it is necessary to keep the microwave energy supplied to the reaction vessel constant. As a method of keeping the microwave energy constant, the traveling wave energy and the reflected wave energy of the microwave are respectively monitored,
There is a method of obtaining an effective supply energy by subtracting the reflected wave energy from the traveling wave energy and performing control so that the supplied energy becomes constant. However, since the traveling wave and the reflected wave are monitored on the waveguide on the way from the microwave power source to the reaction vessel, there is a problem that the actual energy supplied to the reaction vessel cannot be accurately obtained. On the other hand, there is also a method of monitoring the plasma parameter in the reaction vessel with a probe and controlling the microwave energy from the microwave power source so that each parameter value becomes constant. However, a large-area microwave plasma CV having a plurality of microwave introduction means
In the D device, it is difficult to monitor the plasma over a large area and maintain a uniform plasma due to mutual interference of microwaves.

【００１９】以上の述べたような公知のプラズマＣＶＤ
法と基板を移動させながら成膜を行なう基板移動成膜法
とを組み合わせた、移動成膜式マイクロ波プラズマＣＶ
Ｄ装置が各種提案されており、代表的には図５に示すよ
うなものである。Known plasma CVD as described above
Moving film forming type microwave plasma CV, which is a combination of the substrate moving film forming method for forming a film while moving the substrate.
Various types of D devices have been proposed, typically as shown in FIG.

【００２０】図５において、スリット状開口部９５４,
９５５を介して直列に接続された３個の成膜容器９５１
〜９５３は、それぞれ真空気密構造をなしている。各ス
リット状開口部９５４,９５５には、成膜容器９５１〜
９５３間で互いに原料ガスの混入を抑えるために、不活
性ガスを噴射するゲートガス導入手段（不図示）がそれ
ぞれ設けられている。スリット状開口部９５４,９５５
の具体例としては、米国特許出願番号204,493号などに
記載されているガスゲートが挙げられる。これら各成膜
容器９５１〜９５３およびスリット状開口部９５４,９
５５を貫通するようにして長尺の帯状の基板９５６が配
置されている。基板９５６は、長手方向に連続的に搬送
可能なものであって、繰り出し室９７４内に設けられた
繰り出しローラ９５７から繰り出され、巻き取り室９７
５内に設けられた巻き取りローラ９５８に巻き取られる
ようになっている。繰り出し室９７４と巻き取り室９７
５は、それぞれ排気装置９７６,９７７に連通してい
る。In FIG. 5, slit-shaped openings 954,
Three film forming vessels 951 connected in series via 955
953 have vacuum-tight structures. Each of the slit-shaped openings 954 and 955 has a film-forming container 951 to
Gate gas introduction means (not shown) for injecting an inert gas are provided in order to suppress the mixture of the source gases with each other. Slit-shaped openings 954,955
Specific examples of the gas gate include those described in US Patent Application No. 204,493. Each of these film forming containers 951 to 953 and slit-shaped openings 954 and 9
A long strip-shaped substrate 956 is arranged so as to penetrate 55. The substrate 956 can be continuously conveyed in the longitudinal direction, is unwound from the unrolling roller 957 provided in the unwinding chamber 974, and is wound up in the winding chamber 97.
It is adapted to be wound up by a winding roller 958 provided inside 5. Feeding room 974 and winding room 97
5 communicates with exhaust devices 976 and 977, respectively.

【００２１】各成膜容器９５１〜９５３は、それぞれ、
排気口９６８〜９７０を介して排気装置９７１〜９７３
に連通している。また、各成膜容器９５１〜９５３に
は、基板９５６を加熱するためのランプヒータ９５９〜
９６１と誘電体窓９６５〜９６７が設けられている。各
誘電体窓９６５〜９６７は、マイクロ波電力を成膜容器
内に効率よく透過しかつ真空気密を保持し得るような材
料、例えば石英ガラス、アルミナセラミックスなどで形
成されている。この誘電体窓９６５〜９６７の成膜容器
外側には、マイクロ波の伝送路であって主として金属製
である導波管（不図示）が接続され、整合アイソレータ
（不図示）を介してマイクロ波電源（不図示）に接続さ
れている。さらに、図示左右の２個の成膜容器９５１,
９５３には原料ガス供給管９６２,９６３が設けられ、
図示中央の成膜容器９５２には原料ガス供給管を兼ねバ
イアス電圧を印加するためのバイアス電圧印加棒９６４
が設けられている。The film forming containers 951 to 953 are respectively
Exhaust devices 971-973 through exhaust ports 968-970
Is in communication with. Further, in each of the film forming containers 951 to 953, a lamp heater 959 to heat a substrate 956 to
961 and dielectric windows 965-967 are provided. Each of the dielectric windows 965 to 967 is formed of a material capable of efficiently transmitting microwave power into the film forming container and maintaining vacuum tightness, such as quartz glass or alumina ceramics. A waveguide (not shown), which is a microwave transmission line and mainly made of metal, is connected to the outside of the film forming container of the dielectric windows 965 to 967, and a microwave is transmitted via a matching isolator (not shown). It is connected to a power source (not shown). Furthermore, two film forming containers 951 on the left and right in the figure,
953 is provided with source gas supply pipes 962 and 963,
A bias voltage applying rod 964 for applying a bias voltage also serves as a source gas supply pipe in the film forming container 952 in the center of the drawing.
Is provided.

【００２２】こうした従来のマイクロ波プラズマＣＶＤ
装置による堆積膜形成は以下のようにして行なわれる。
すなわち排気装置９７１〜９７３により、それぞれ成膜
容器９５１〜９５３内を排気して所望の圧力に調整す
る。次いでランプヒータ９５９〜９６１に通電して、基
板９５６の温度を膜堆積に好適な温度に加熱保持する。
このとき基板９５６は、繰り出しローラ９５７から巻き
取りローラ９５８へと好適な速度で搬送されている。原
料ガス供給管９６２,９６３と原料ガス供給管を兼ねた
バイアス電圧印加棒９６４を介して、例えばｐｉｎ構造
の光起電力素子を形成する場合であれば、それぞれ、シ
ラン（ＳｉＨ₄）ガスとジボラン（Ｂ₂Ｈ₆）ガスの混合
ガスなど、シランガスなど、シランガスとホスフィン
（ＰＨ₃）ガスの混合ガスなどを成膜容器９５１〜９５
３に導入し、またバイアス印加棒９６４により適当な直
流バイアス電圧を印加する。それと同時平行的にマイク
ロ波電源（不図示）を作動させて周波数５００ＭＨｚ以
上の好ましくは２.４５ＧＨｚのマイクロ波を発生さ
せ、そのマイクロ波を導波管（不図示）を通じ誘電体窓
９６５〜９６７を介して成膜容器９５１〜９５３内にそ
れぞれ導入する。かくして成膜容器９５１〜９５３内の
原料ガスはマイクロ波のエネルギーにより励起されて解
離し、基板９５６の表面にｐ型半導体層、ｉ型半導体
層、ｎ型半導体層と順次堆積膜が形成されることにな
る。Such conventional microwave plasma CVD
The deposition film formation by the apparatus is performed as follows.
That is, the exhaust devices 971 to 973 exhaust the insides of the film forming containers 951 to 953 to adjust the pressures to desired values. Next, the lamp heaters 959 to 961 are energized to heat and maintain the temperature of the substrate 956 at a temperature suitable for film deposition.
At this time, the substrate 956 is conveyed from the feeding roller 957 to the winding roller 958 at a suitable speed. For example, when a photovoltaic element having a pin structure is formed via the source gas supply pipes 962 and 963 and the bias voltage applying rod 964 that also serves as the source gas supply pipe, silane (SiH ₄ ) gas and diborane gas are used, respectively. The film forming containers 951 to 95 are formed using a mixed gas of (B ₂ H ₆ ) gas, a silane gas, a mixed gas of a silane gas and a phosphine (PH ₃ ) gas, and the like.
No. 3, and an appropriate DC bias voltage is applied by the bias applying rod 964. At the same time, a microwave power source (not shown) is operated in parallel to generate a microwave having a frequency of 500 MHz or more, preferably 2.45 GHz, and the microwave is passed through a waveguide (not shown) and dielectric windows 965 to 967. And are introduced into the film forming containers 951 to 953 via Thus, the source gas in the film formation containers 951 to 953 is excited by the energy of microwaves and dissociated, so that a p-type semiconductor layer, an i-type semiconductor layer, and an n-type semiconductor layer are sequentially formed on the surface of the substrate 956. It will be.

【００２３】[0023]

【発明が解決しようとする課題】しかしながら上述した
従来の堆積膜形成方法では、例えば電子写真感光体や太
陽電池などのように大面積の基板上に堆積膜を大量に連
続して安定に形成することが難しく、かつコストも高い
ものとなっていた。また、膜厚方向に連続的に組成が変
化する大面積の堆積膜を均一に形成することが困難であ
るという問題点もある。However, in the above-mentioned conventional method for forming a deposited film, a large amount of a deposited film is continuously and stably formed on a large-area substrate such as an electrophotographic photoreceptor or a solar cell. It was difficult and costly. There is also a problem that it is difficult to uniformly form a large-area deposited film whose composition continuously changes in the film thickness direction.

【００２４】すなわち、上述したようにマイクロ波エネ
ルギーを一定に保つための制御方法が不十分であり、大
量の堆積膜を均一に形成することが難しい。That is, as described above, the control method for keeping the microwave energy constant is insufficient, and it is difficult to uniformly form a large amount of deposited film.

【００２５】また、１辺の長さが３００ｍｍを越えるよ
うな大面積の部材を作成する場合、反応容器（成膜容
器）は概ね１０リットル以上の容量となる。この反応容
器内にシランやゲルマン（ＧｅＨ₄）などの原料ガスを
導入して圧力を５〜２０mTorrとしグロー放電を生起さ
せる場合、必要となるマイクロ波電力は２〜４ｋＷ程度
であった。そこでグロー放電の生起を容易にするため、
点火用のアーク放電を起こす機構を反応容器内に設ける
という提案がなされている（特開昭59-158323）。しか
しながらこの場合、アーク放電用の電極がスパッタされ
て堆積膜中に不純物として混入し、堆積膜の電気的特性
を劣化させるという新たな問題点を生じていた。グロー
放電の生起を容易にする別の方法として、磁場とマイク
ロ波との相互作用により電子サイクロトロン共鳴（ＥＣ
Ｒ）を起こさせる方法も一般に知られているが（特公昭
63-67332）、この場合も直径１５０ｍｍ以上の大面積に
わたって均一な磁場を形成するには膨大な装置コストを
必要とし、経済性において甚だ不十分であった。When a member having a large area whose one side exceeds 300 mm is prepared, the reaction container (film forming container) has a capacity of about 10 liters or more. When a raw material gas such as silane or germane (GeH ₄ ) was introduced into the reaction vessel to generate a glow discharge at a pressure of 5 to 20 mTorr, the required microwave power was about 2 to 4 kW. Therefore, in order to facilitate the occurrence of glow discharge,
It has been proposed that a mechanism for causing an arc discharge for ignition be provided in the reaction vessel (Japanese Patent Laid-Open No. 59-158323). However, in this case, there is a new problem that the arc discharge electrode is sputtered and mixed in the deposited film as an impurity to deteriorate the electrical characteristics of the deposited film. As another method for facilitating the occurrence of glow discharge, electron cyclotron resonance (EC
The method of causing R) is generally known (Japanese Patent Publication Sho
63-67332), also in this case, enormous apparatus cost is required to form a uniform magnetic field over a large area having a diameter of 150 mm or more, and it is very insufficient in terms of economic efficiency.

【００２６】さらに、上述のロール・ツー・ロール方式
による堆積膜形成方法では、帯状の基板を連続的に移動
させながら堆積膜を形成するので、基板がグロー放電領
域を通過する間に成膜が行なわれる。したがって堆積膜
の膜厚は、堆積速度とグロー放電領域の通過速度とによ
って比較的容易に制御することができる。一方、膜厚方
向に組成分布を持たせるためには、基板が連続的に移動
しているので、グロー放電領域内の膜形成雰囲気につい
て、基板の移動方向に分布を持たせる必要がある。しか
し、原料ガスの組成、圧力あるいはグロー放電のエネル
ギー密度といった膜形成雰囲気について、再現性よくこ
のような分布を持たせることは困難である。基板を固定
させておく方式の堆積膜形成方法においても、堆積膜の
均一性が損なわれるという理由により、膜形成雰囲気に
分布を持たせることは行なわれていない。Further, in the above-described method of forming a deposited film by the roll-to-roll method, the deposited film is formed while the strip-shaped substrate is continuously moved, so that the film is formed while the substrate passes through the glow discharge region. Done. Therefore, the film thickness of the deposited film can be controlled relatively easily by the deposition rate and the passing rate of the glow discharge region. On the other hand, in order to have the composition distribution in the film thickness direction, since the substrate is continuously moved, it is necessary to give the film forming atmosphere in the glow discharge region a distribution in the moving direction of the substrate. However, it is difficult to provide such a distribution with good reproducibility in the film forming atmosphere such as the composition of the source gas, the pressure, or the energy density of glow discharge. Even in the deposited film forming method of fixing the substrate, the film forming atmosphere is not provided with a distribution because the uniformity of the deposited film is impaired.

【００２７】ａ−Ｓｉなどのアモルファス系堆積膜を形
成する場合、マイクロ波電力のほかに基板にバイアス電
圧による電界を加えることで堆積膜の特性が向上する場
合があることが知られている。しかし、移動成膜式マイ
クロ波プラズマＣＶＤ装置における最適なバイアス印加
方法は見い出されていない。図６は、従来の装置におけ
るバイアス電界のかかり方を示す模式図である。ここで
は、成膜容器９４３のほぼ中央に、帯状の基板９４１の
表面に対して平行にかつ基板９４１の長手方向に対して
垂直に延びるバイアス印加棒９４２が設けられている。
そして図中の矢印は電界を示している。この図から明ら
かなように、成膜容器９４３の端部付近（図示区間Ｌ）
とそれ以外の場所とでは基板９４１に加わる電界の大き
さが変化し、このために基板９４１の搬送の過程で印加
される電界が変化することになる。特に、成膜容器９４
３に入った直後と出る直前にある基板（図示区間Ｌにあ
るとき）に対しては、成膜容器９４１のほぼ中央部にあ
る基板と比べ、直流バイアスのかかり方が極度に弱まっ
てしまう。このことにより、成膜容器９４１の端部付近
で形成される堆積膜の特性は、成膜容器９４１の中央部
で形成される堆積膜の特性よりも劣ることになる。例え
ば、ｐｉｎ型光起電力素子の形成に当ってバイアス電圧
を印加しながらｉ層の成膜を行なう場合、ｐ層とｉ層と
の界面、あるいはｉ層とｎ層との界面で特性の悪いｉ層
が堆積されることになり、光起電力素子としての特性を
大きく低下させることになる。It is known that when an amorphous deposited film such as a-Si is formed, the characteristics of the deposited film may be improved by applying an electric field by a bias voltage to the substrate in addition to microwave power. However, an optimum bias applying method in the moving film forming type microwave plasma CVD apparatus has not been found. FIG. 6 is a schematic diagram showing how a bias electric field is applied in a conventional device. Here, a bias applying rod 942 that extends parallel to the surface of the belt-shaped substrate 941 and perpendicular to the longitudinal direction of the substrate 941 is provided at substantially the center of the film forming container 943.
The arrow in the figure indicates the electric field. As is clear from this figure, the vicinity of the end of the film forming container 943 (section L in the drawing)
The magnitude of the electric field applied to the substrate 941 changes between the other places and the electric field applied to the substrate 941 during the transportation of the substrate 941. In particular, the film forming container 94
For the substrates immediately after entering the area 3 and immediately before exiting (when in the section L in the drawing), the DC bias is extremely weakened as compared with the substrate in the substantially central portion of the film forming container 941. As a result, the characteristics of the deposited film formed near the end of the film forming container 941 are inferior to those of the deposited film formed in the central portion of the film forming container 941. For example, when forming an i layer while applying a bias voltage in forming a pin type photovoltaic element, the characteristics are poor at the interface between the p layer and the i layer or the interface between the i layer and the n layer. Since the i-layer is deposited, the characteristics of the photovoltaic element are greatly deteriorated.

【００２８】さらにまたマイクロ波によって生起するプ
ラズマでは、プラズマにバイアス電圧を印加することに
よりプラズマ電位を制御することが可能であるが、長時
間の連続成膜において安定して高品質の堆積膜を形成す
るに当っては、解決しなければならない問題点が種々残
されている。Further, in the plasma generated by microwaves, it is possible to control the plasma potential by applying a bias voltage to the plasma, but a stable and high-quality deposited film can be obtained in continuous film formation for a long time. In forming it, there are various problems that must be solved.

【００２９】具体的には、マイクロ波プラズマにバイア
ス電圧を印加することにより所望の品質の堆積膜を比較
的大面積にわたって成膜することができるが、バイアス
電圧を印加することによるバイアス電流は、その流れる
壁面の状態に非常に敏感であり、バイアス電流の安定性
が堆積膜の特性を大きく左右することになる。例えば、
マイクロ波プラズマを用いたロール・ツー・ロール方式
による堆積膜形成方法では、成膜容器の一面を構成する
帯状の基板を連続的に移動させながら、所望の膜厚の堆
積膜をこの基板上に形成させる一方、固定されている成
膜容器の内壁には堆積膜が大量に付着することになる。
その結果、例えばバイアス印加棒などによってバイアス
電圧を印加する場合、バイアス電流の流れ込む壁面の状
態すなわち導電性は、移動しつつある基板上では一定で
あるが、成膜容器を構成する壁面上では大きく変化して
くる。この状態で成膜容器内に供給されるマイクロ波エ
ネルギーとバイアス電圧とを一定とすると、見かけ上バ
イアス電流値は一定にはなるが、実際には基板に流れ込
むバイアス電流が増加し、成膜容器の壁面に流れ込むバ
イアス電流が減少することになる。したがって、基板上
に堆積される膜の膜質はバイアス電流の変化に伴い大き
く変化してしてしまい、連続して一定の特性を有する堆
積膜を再現性よく形成することは困難である。Specifically, a deposited film of desired quality can be formed over a relatively large area by applying a bias voltage to the microwave plasma, but the bias current by applying the bias voltage is: It is very sensitive to the state of the flowing wall surface, and the stability of the bias current greatly affects the characteristics of the deposited film. For example,
In the method of forming a deposited film by the roll-to-roll method using microwave plasma, while continuously moving a strip-shaped substrate that constitutes one surface of a film deposition container, a deposited film of a desired film thickness is formed on this substrate. While being formed, a large amount of deposited film will adhere to the inner wall of the fixed film forming container.
As a result, for example, when a bias voltage is applied by a bias applying rod or the like, the state of the wall surface into which the bias current flows, that is, the conductivity is constant on the moving substrate, but is large on the wall surface forming the film forming container. It will change. If the microwave energy and the bias voltage supplied to the film formation container in this state are constant, the bias current value apparently becomes constant, but the bias current flowing into the substrate actually increases and the film formation container The bias current that flows into the wall surface of is reduced. Therefore, the film quality of the film deposited on the substrate changes greatly with the change of the bias current, and it is difficult to form a deposited film having a constant characteristic continuously with good reproducibility.

【００３０】また、上述のロール・ツー・ロール方式に
よる堆積膜形成方法では、マイクロ波プラズマ領域中に
帯状の基板を通過させるため、プラズマ領域を取り囲む
成膜容器にスリット状の穴を設け、この穴に基板を通す
ようになっている。このため、この穴の部分において基
板と成膜容器との間に隙間が生じ、マイクロ波プラズマ
や原料ガスそのものがこの隙間を通して漏れ易く、安定
して膜形成雰囲気を維持することが困難である。Further, in the above-described method of forming a deposited film by the roll-to-roll system, a slit-shaped hole is provided in the film forming container surrounding the plasma region in order to pass the strip-shaped substrate through the microwave plasma region. The board is passed through the hole. For this reason, a gap is formed between the substrate and the film forming container in the hole portion, and microwave plasma or the raw material gas itself easily leaks through this gap, and it is difficult to stably maintain the film forming atmosphere.

【００３１】本発明の目的は、高品質の堆積膜を大面積
の基板上に、連続かつ特性にばらつきなく、安定して再
現性よく形成することのできる堆積膜形成方法と堆積膜
形成装置とを提供することにある。膜厚方向に組成が変
化しない堆積膜のみならず、膜厚方向に組成の分布があ
る堆積膜も、連続かつ特性にばらつきなく、安定して再
現性よく形成することのできるようにすることも目的で
ある。An object of the present invention is to provide a deposited film forming method and a deposited film forming apparatus capable of forming a high quality deposited film on a large-area substrate continuously and with stable characteristics and with good reproducibility. To provide. Not only the deposited film whose composition does not change in the film thickness direction, but also the deposited film having a composition distribution in the film thickness direction can be formed continuously and with stable characteristics with good reproducibility. Is the purpose.

【００３２】[0032]

【課題を解決するための手段】本発明の堆積膜形成方法
は、真空排気可能な成膜容器と、前記成膜容器内に基板
を連続的に通過させるための基板搬送手段と、前記成膜
容器の側壁両側に設けられ前記基板を通過させるための
スリット状開口部と、前記成膜容器内にマイクロ波を導
入するマイクロ波導入手段と、前記成膜容器に取り付け
られた複数のバイアス電圧印加手段とを有する堆積膜形
成装置を使用し、マイクロ波プラズマＣＶＤ法により前
記基板上に堆積膜を形成する堆積膜形成方法において、
前記バイアス電圧印加手段のうち１つ以上を、前記スリ
ット状開口部から５０ｍｍ以内の位置に設ける。A method for forming a deposited film according to the present invention comprises a film forming container capable of being evacuated to vacuum, a substrate conveying means for continuously passing a substrate through the film forming container, and the film forming process. Slit-shaped openings provided on both sides of the container for passing the substrate, microwave introducing means for introducing microwaves into the film forming container, and a plurality of bias voltage applying devices attached to the film forming container And a deposition film forming apparatus for forming a deposition film on the substrate by a microwave plasma CVD method, the method comprising:
At least one of the bias voltage applying means is provided at a position within 50 mm from the slit opening.

【００３３】本発明の堆積膜形成装置は、真空排気可能
な成膜容器と、前記成膜容器内に基板を連続的に通過さ
せるための基板搬送手段と、前記成膜容器の側壁両側に
設けられ前記基板を通過させるためのスリット状開口部
と、前記成膜容器内にマイクロ波を導入するマイクロ波
導入手段と、前記成膜容器に取り付けられた複数のバイ
アス電圧印加手段とを有し、マイクロ波プラズマＣＶＤ
法により前記基板上に堆積膜を形成する堆積膜形成装置
において、前記バイアス電圧印加手段のうち１つ以上
が、前記スリット状開口部から５０ｍｍ以内の位置に設
けられている。The deposited film forming apparatus of the present invention is provided with a film-forming container capable of being evacuated to vacuum, a substrate transfer means for continuously passing a substrate through the film-forming container, and both side walls of the film-forming container. A slit-shaped opening for passing the substrate, a microwave introducing unit for introducing microwaves into the film forming container, and a plurality of bias voltage applying units attached to the film forming container, Microwave plasma CVD
In the deposited film forming apparatus for forming a deposited film on the substrate by the method, one or more of the bias voltage applying means are provided at a position within 50 mm from the slit opening.

【００３４】[0034]

【作用】本発明では、バイアス電圧印加手段のうちの１
つ以上をスリット状開口部から５０ｍｍ以内の位置に設
けてあるので、帯状の基板に対し、成膜空間中央部と成
膜空間端部近くとの両方で好適なバイアス電圧を加える
ことが可能となる。その結果、連続的に搬送される帯状
の基板に対して、成膜空間の入口付近から出口付近にわ
たって、良好な特性を持つ堆積膜を形成することが可能
となった。このことにより、光起電力素子などのような
多層構造の堆積膜を形成する場合、その特性に重大な影
響を与える界面での膜質を低下させることがなくなり、
良質の堆積膜を形成できるようになる。これにより、光
起電力素子の場合であれば、特性が向上する。In the present invention, one of the bias voltage applying means is used.
Since one or more of them are provided within 50 mm from the slit-shaped opening, it is possible to apply a suitable bias voltage to the strip-shaped substrate both at the center of the film formation space and near the end of the film formation space. Become. As a result, it has become possible to form a deposited film having good characteristics from the vicinity of the entrance of the film formation space to the vicinity of the exit of the strip-shaped substrate that is continuously conveyed. As a result, when a deposited film having a multilayer structure such as a photovoltaic element is formed, the quality of the film at the interface, which has a significant effect on the characteristics, is not deteriorated,
A good quality deposited film can be formed. Thereby, in the case of the photovoltaic element, the characteristics are improved.

【００３５】さらに本発明においては、隣接する２つの
成膜空間を結ぶゲート部近辺に、あるいは成膜空間と基
板の繰り出し室または巻き取り室を結ぶゲート部近辺に
バイアス印加手段が設置されているので、ここに印加さ
れるバイアス電界の作用により、荷電粒子が一方の成膜
空間から他方の成膜空間に侵入したり、隣接する成膜空
間から不純物が混入したりすることを防ぐことができ
る。すなわち、バイアス印加手段はシールド効果を合わ
せ持っていることになる。Further, in the present invention, the bias applying means is installed in the vicinity of the gate portion connecting the two adjacent film forming spaces or in the vicinity of the gate portion connecting the film forming space and the substrate feeding chamber or the winding chamber. Therefore, the action of the bias electric field applied here can prevent charged particles from entering one film forming space into the other film forming space and from mixing impurities from the adjacent film forming space. . That is, the bias applying means also has the shield effect.

【００３６】バイアス印加手段に加えられるバイアス電
圧は、直流であっても交流であってもよい。さらに交流
バイアスに場合には、正弦波であっても矩形波であって
も鋸歯状波であってもよく、その周波数は数Ｈｚから数
十ＭＨｚまでのものを用いることができる。複数のバイ
アス印加手段を用いて発生させる電界強度は、使用する
原料ガスの種類などによっても異なるが、１５Ｖ／ｃｍ
以上５００Ｖｃｍ以下が好ましく、３０Ｖ／ｃｍ以上１
５０Ｖ／ｃｍ以下がより好ましい。このような範囲の電
界強度であれば、成膜速度の向上および膜の電気的特性
の向上がより一層認められる。The bias voltage applied to the bias applying means may be direct current or alternating current. Further, in the case of the AC bias, it may be a sine wave, a rectangular wave, or a sawtooth wave, and the frequency thereof may be from several Hz to several tens MHz. The electric field strength generated by using a plurality of bias applying means is 15 V / cm, although it varies depending on the type of raw material gas used.
Or more and 500 Vcm or less is preferable, and 30 V / cm or more 1
It is more preferably 50 V / cm or less. When the electric field strength is in such a range, the film formation rate and the electric characteristics of the film are further improved.

【００３７】次に、バイアス印加手段の設置位置を検討
するため、基板表面にアモルファスシリコン単層膜を形
成し、成膜容器端部の成膜容器側壁から基板表面に平行
で成膜容器中央方向に向けた距離に対するその単層膜の
暗導電率の分布を測定した。図７は、この測定に使用し
た実験装置の構成を示す模式断面図である。Next, in order to examine the installation position of the bias applying means, an amorphous silicon single layer film is formed on the surface of the substrate, and it is parallel to the substrate surface from the side wall of the deposition container at the end of the deposition container toward the center of the deposition container. The distribution of the dark conductivity of the monolayer film with respect to the distance toward was measured. FIG. 7 is a schematic cross-sectional view showing the configuration of the experimental device used for this measurement.

【００３８】まず、このアモルファスシリコン単層膜の
形成方法を説明する。一面が開口した直方体形状の成膜
容器９９４に対して、帯状の基板９９１が成膜容器９９
４の開口部を覆うように延びている。成膜容器９９４の
ほぼ中央には、基板９９１の表面に対して平行かつ基板
９９１の長手方向に対して垂直に延び原料ガス導入管を
兼ねたバイアス印加棒９９５が設けられている。そし
て、基板９９１の長手方向に沿って成膜容器９９４の両
端部には、絶縁体９９３を介してバイアス印加電極９９
２が、基板９９１に近接するように設けられている。ま
た成膜容器９９４には図示しないマイクロ波導入手段が
設けられている。この装置を用いて、マイクロ波プラズ
マＣＶＤ法により、直流バイアスを印加して基板９９１
上にアモルファスシリコン単層膜を形成した。First, a method for forming this amorphous silicon single layer film will be described. In contrast to a rectangular parallelepiped film forming container 994 having one surface opened, a belt-shaped substrate 991 is used as a film forming container 99.
4 extends so as to cover the opening. A bias applying rod 995, which extends parallel to the surface of the substrate 991 and perpendicular to the longitudinal direction of the substrate 991 and also serves as a source gas introduction tube, is provided at substantially the center of the film forming container 994. Then, a bias applying electrode 99 is formed at both ends of the film forming container 994 along the longitudinal direction of the substrate 991 via an insulator 993.
2 is provided so as to be close to the substrate 991. Further, the film forming container 994 is provided with a microwave introducing unit (not shown). Using this apparatus, a DC bias is applied by the microwave plasma CVD method to the substrate 991.
An amorphous silicon single layer film was formed on top.

【００３９】図８は、形成したアモルファスシリコン単
層膜の暗導電率の測定結果を示す図である。横軸は成膜
容器の端部から基板に平行に成膜容器の中央部に向けて
測定した距離である。この図から明らかなように、バイ
アス印加手段は、成膜容器端部の成膜容器側壁から、好
ましくは０〜５０ｍｍの間、より好ましくは０〜３０ｍ
ｍの間、さらに好ましくは０〜２０ｍｍの間の位置に設
けることが望ましい。FIG. 8 is a diagram showing the measurement results of the dark conductivity of the formed amorphous silicon single layer film. The horizontal axis is the distance measured from the end of the film forming container toward the center of the film forming container parallel to the substrate. As is clear from this figure, the bias applying means is preferably from 0 to 50 mm, and more preferably from 0 to 30 m from the side wall of the film forming container at the end of the film forming container.
m, more preferably 0 to 20 mm.

【００４０】本発明において、堆積膜形成時の基板の温
度はいずれの温度であって有効であるが、２０℃以上５
００℃以下が好ましく、５０℃以上４５０℃以下がさら
に好ましい。In the present invention, the temperature of the substrate during the formation of the deposited film is effective at any temperature, but it is 20 ° C. or higher and 5
The temperature is preferably 00 ° C or lower, more preferably 50 ° C or higher and 450 ° C or lower.

【００４１】また本発明において、マグネトロンなどの
マイクロ波電源から成膜容器までのマイクロ波の伝送路
としては、導波管もしくは同軸ケーブルを用いることが
できる。また、成膜容器内への導入方法として、１ない
し複数の誘電体窓から導入する、あるいは成膜容器内に
アンテナを設ける方法がある。このとき誘電体窓の材質
としては、特に限定されるものではいが、例えば、アル
ミナ、窒化アルミニウム、窒化ケイ素、炭化ケイ素、酸
化ケイ素、酸化ベリリウム、ポリテトラフルオロエチレ
ン、ポリスチレンなどのマイクロ波の損失の少ない材料
が好適に用いられる。In the present invention, a waveguide or a coaxial cable can be used as a microwave transmission path from a microwave power source such as a magnetron to a film forming container. Further, as a method of introducing the film into the film forming container, there is a method of introducing from one or a plurality of dielectric windows or providing an antenna in the film forming container. At this time, the material of the dielectric window is not particularly limited, but for example, microwave loss of alumina, aluminum nitride, silicon nitride, silicon carbide, silicon oxide, beryllium oxide, polytetrafluoroethylene, polystyrene, etc. A material having a small amount is preferably used.

【００４２】《本発明の方法および装置によって形成さ
れる堆積膜の例》以上、本発明について説明したが、こ
こで本発明の堆積膜形成方法および堆積膜形成装置によ
って形成される堆積膜の例について説明する。<< Example of Deposited Film Formed by Method and Apparatus of Present Invention >> The present invention has been described above. Here, an example of a deposited film formed by the method and apparatus for forming a deposited film of the present invention. Will be described.

【００４３】このような堆積膜としては、Ｓｉ,Ｇｅ,Ｃ
などのIV族半導体薄膜およびこれに価電子制御元素を含
有させたものが代表として挙げられる。このほか、Ｓｉ
Ｇｅ,ＳｉＣ,ＧｅＣ,ＳｉＳｎ,ＧｅＳｎ,ＳｎＣなどのI
V族合金半導体薄膜、ＧａＡｓ,ＧａＰ,ＧａＳｂ,Ｉｎ
Ｐ,ＩｎＡｓなどの III−Ｖ族化合物半導体薄膜、Ｚｎ
Ｓｅ,ＺｎＳ,ＺｎＴｅ,ＣｄＳ,ＣｄＳｅ,ＣｄＴｅなど
のII−VI族化合物半導体薄膜、ＣｕＡｌＳ₂,ＣｕＡｌＳ
ｅ₂,ＣｕＡｌＴｅ₂,ＣｕＩｎＳ₂,ＣｕＩｎＳｅ₂,ＣｕＩ
ｎＴｅ₂,ＣｕＧａＳ₂,ＣｕＧａＳｅ₂,ＣｕＧａＴｅ,Ａ
ｇＩｎＳｅ₂,ＡｇＩｎＴｅ₂などのＩ−III−VI族化合物
半導体薄膜、ＺｎＳｉＰ₂,ＺｎＧｅＡｓ₂,ＣｄＳｉＡｓ
₂,ＣｄＳｎＰ₂などのII−IV−Ｖ族化合物半導体薄膜、
Ｃｕ₂Ｏ,ＴｉＯ₂,Ｉｎ₂Ｏ₃,ＳｎＯ₂,ＺｎＯ,ＣｄＯ,Ｂ
ｉ₂Ｏ₃,ＣｄＳｎＯ₄などの酸化物半導体薄膜、およびこ
れらの半導体薄膜に価電子を制御するための価電子制御
元素を含有させたものを挙げることが出来る。もちろ
ん、これらの薄膜半導体は、非晶質（アモルファス）、
多結晶、微結晶、単結晶のいずれの結晶性のものであっ
てもよい。また、膜厚方向に組成を変化させた堆積膜の
例として、もちろんａ−Ｓｉ:Ｈ、ａ−Ｓｉ:Ｈ:Ｆなど
の非晶質半導体において、水素および／またはフッ素含
有量を変化させたものである。As such a deposited film, Si, Ge, C
Representative examples thereof include Group IV semiconductor thin films such as those described above, and those containing a valence electron control element. In addition, Si
I such as Ge, SiC, GeC, SiSn, GeSn, SnC
Group V alloy semiconductor thin film, GaAs, GaP, GaSb, In
III-V group compound semiconductor thin films such as P and InAs, Zn
II-VI group compound semiconductor thin films such as Se, ZnS, ZnTe, CdS, CdSe, CdTe, CuAlS ₂ , CuAlS
e ₂ , CuAlTe ₂ , CuInS ₂ , CuInSe ₂ , CuI
nTe ₂ , CuGaS ₂ , CuGaSe ₂ , CuGaTe, A
I-III-VI compound semiconductor thin film such as _{gInSe 2, AgInTe 2, ZnSiP 2} , ZnGeAs 2, CdSiAs
₂ , II-IV-V group compound semiconductor thin films such as CdSnP ₂ ,
Cu ₂ O, TiO ₂ , In ₂ O ₃ , SnO ₂ , ZnO, CdO, B
Examples thereof include oxide semiconductor thin films such as i ₂ O ₃ and CdSnO ₄ , and those in which these semiconductor thin films contain a valence electron control element for controlling valence electrons. Of course, these thin film semiconductors are
It may be any of polycrystal, microcrystal, and single crystal. As an example of a deposited film having a composition changed in the film thickness direction, the hydrogen and / or fluorine content was changed in an amorphous semiconductor such as a-Si: H or a-Si: H: F. It is a thing.

【００４４】前述の堆積膜を形成するために用いられる
堆積膜形成用の原料ガスは、所望の堆積膜の組成に応じ
て適宜その混合比を調製して成膜空間内に導入される。The raw material gas for forming the deposited film used for forming the above-mentioned deposited film is introduced into the film forming space by appropriately adjusting the mixing ratio according to the desired composition of the deposited film.

【００４５】上述のIV族半導体またはIV族合金半導体薄
膜を形成するために好適に用いられる、周期律表第IV族
元素を含む化合物としては、Ｓｉ原子、Ｇｅ原子、Ｃ原
子、Ｓｎ原子、Ｐｂ原子を含む化合物であって、具体的
にはＳｉＨ₄,Ｓｉ₂Ｈ₆,Ｓｉ₃Ｈ₈,Ｓｉ₃Ｈ₆,Ｓｉ₄Ｈ₈,Ｓ
ｉ₅Ｈ₁₀等のシラン系化合物、ＳｉＦ₄,(ＳｉＦ₂)₅,(Ｓ
ｉＦ₂)₆,(ＳｉＦ₂)₄,Ｓｉ₂Ｆ₆,Ｓｉ₃Ｆ₈,ＳｉＨＦ₃,Ｓ
ｉＨ₂Ｆ₂,Ｓｉ₂Ｈ₂Ｆ₄,Ｓｉ₂Ｈ₃Ｆ₃,ＳｉＣｌ₄,(ＳｉＣ
ｌ₂)₅,ＳｉＢｒ₄,(ＳｉＢｒ₂)₅,Ｓｉ₂Ｃｌ₆,Ｓｉ₂Ｂ
ｒ₆,ＳｉＨＣｌ₃,ＳｉＨＢｒ₃,ＳｉＨＩ₃,Ｓｉ₂Ｃｌ₃Ｆ
₃などのハロゲン化シラン化合物、ＧｅＨ₄,Ｇｅ₂Ｈ₆な
どのゲルマン化合物、ＧｅＦ₄,(ＧｅＦ₂)₅,(ＧｅＦ₂)₆,
(ＧｅＦ₂)₄,Ｇｅ₂Ｆ₆,Ｇｅ₃Ｆ₈,ＧｅＨＦ₃,ＧｅＨ₂Ｆ₂,
Ｇｅ₂Ｈ₂Ｆ₄,Ｇｅ₂Ｈ₃Ｆ₃,ＧｅＣｌ₄,(ＧｅＣｌ₂)₅,Ｇ
ｅＢｒ₄,(ＧｅＢｒ₂)₅,Ｇｅ₂Ｃｌ₆,Ｇｅ₂Ｂｒ₆,ＧｅＨ
Ｃｌ₃,ＧｅＨＢｒ₃,ＧｅＨＩ₃,Ｇｅ₂Ｃｌ₃Ｆ₃などのハ
ロゲン化ゲルマニウム化合物、ＣＨ₄,Ｃ₂Ｈ₆,Ｃ₃Ｈ₈な
どのメタン列炭化水素、Ｃ₂Ｈ₄,Ｃ ₃Ｈ₆などのエチレン
列炭化水素、Ｃ₆Ｈ₆などの環状炭化水素、ＣＦ₄,(Ｃ
Ｆ₂)₅,(ＣＦ₂)₆,(ＣＦ₂)₄,Ｃ₂Ｆ₆,Ｃ₃Ｆ₈,ＣＨＦ₃,ＣＨ
₂Ｆ₂,ＣＣｌ₄,(ＣＣｌ₂)₅,ＣＢｒ₄,(ＣＢｒ₂)₅,Ｃ₂Ｃｌ
₆,Ｃ₂Ｂｒ₆,ＣＨＣｌ₃,ＣＨＩ₃,Ｃ₂Ｃｌ₃Ｆ₃などのハロ
ゲン化炭素化合物、ＳｎＨ₄,Ｓｎ(ＣＨ₃)₄などのスズ化
合物、Ｐｂ(ＣＨ₃)₄,Ｐｂ(Ｃ₂Ｈ₅)₆などの鉛化合物など
を挙げることができる。これらの化合物は１種で用いて
も２種以上混合して用いても良い。The above-mentioned Group IV semiconductor or Group IV alloy semiconductor thin film
Group IV of the periodic table, which is preferably used for forming a film
Examples of compounds containing elements include Si atom, Ge atom, and C atom.
A compound containing a child, Sn atom, and Pb atom,
For SiH_Four, Si₂H₆, Si₃H₈, Si₃H₆, Si_FourH₈, S
i_FiveH_TenSilane compounds such as SiF_Four, (SiF₂)_Five, (S
iF₂)₆, (SiF₂)_Four, Si₂F₆, Si₃F₈, SiHF₃, S
iH₂F₂, Si₂H₂F_Four, Si₂H₃F₃, SiCl_Four, (SiC
l₂)_Five, SiBr_Four, (SiBr₂)_Five, Si₂Cl₆, Si₂B
r₆, SiHCl₃, SiHBr₃, SiHI₃, Si₂Cl₃F
₃Halogenated silane compounds such as GeH_Four, Ge₂H₆Na
Which germane compound, GeF_Four, (GeF₂)_Five, (GeF₂)₆,
(GeF₂)_Four, Ge₂F₆, Ge₃F₈, GeHF₃, GeH₂F₂,
Ge₂H₂F_Four, Ge₂H₃F₃, GeCl_Four, (GeCl₂)_Five, G
eBr_Four, (GeBr₂)_Five, Ge₂Cl₆, Ge₂Br₆, GeH
Cl₃, GeHBr₃, GeHI₃, Ge₂Cl₃F₃Ha
Germanium Rogenide Compound, CH_Four, C₂H₆, C₃H₈Na
Which methane series hydrocarbon, C₂H_Four, C ₃H₆Such as ethylene
Row hydrocarbon, C₆H₆Cyclic hydrocarbons such as CF_Four, (C
F₂)_Five, (CF₂)₆, (CF₂)_Four, C₂F₆, C₃F₈, CHF₃, CH
₂F₂, CCl_Four, (CCl₂)_Five, CBr_Four, (CBr₂)_Five, C₂Cl
₆, C₂Br₆, CHCl₃, CHI₃, C₂Cl₃F₃Such as halo
Genated carbon compound, SnH_Four, Sn (CH₃)_FourTinization such as
Compound, Pb (CH₃)_Four, Pb (C₂H_Five)₆Lead compounds such as
Can be mentioned. Use one of these compounds
Also, two or more kinds may be mixed and used.

【００４６】また、上述のIV族半導体あるいはIV族合金
半導体を価電子制御するために用いられる価電子制御剤
としては、ｐ型の不純物として、周期律表第III族の元
素、例えばＢ,Ａｌ,Ｇａ,Ｉｎ,Ｔｌなどが好適なものと
して挙げられ、ｎ型不純物として、周期律表第Ｖ族の元
素、例えばＮ,Ｐ,Ａｓ,Ｓｂ,Ｂｉなどが好適なものとし
て挙げられる。ことに、Ｂ,Ｇａ,Ｐ,Ｓｂなどが最適で
ある。ドーピングされる不純物の量は、要求される電気
的、光学的特性に応じて適宜決定される。このような不
純物導入用の原料物質としては、常温常圧でガス状態
の、または少なくとも膜形成条件下で容易にガス化し得
るものが採用される。そのような不純物導入用の出発物
質として具体的には、ＰＨ₃,Ｐ₂Ｈ₄,ＰＦ₃,ＰＦ₅,ＰＣ
ｌ₃,ＡｓＨ₃,ＡｓＦ₃,ＡｓＦ₅,ＡｓＣｌ₃,ＳｂＨ₃,Ｓｂ
Ｆ₅,ＢｉＨ₃,ＢＦ₃,ＢＣｌ₃,ＢＢｒ₃,Ｂ₂Ｈ₆,Ｂ₄Ｈ₁₀,
Ｂ₅Ｈ₉,Ｂ₅Ｈ₁₁,Ｂ₆Ｈ₁₀,Ｂ₆Ｈ₁₂,ＡｌＣｌ₃などを挙げ
ることが出来る。上記の不純物元素を含む化合物は、１
種用いても２種以上併用してもよい。The valence electron control agent used to control the valence electrons of the above-mentioned group IV semiconductor or group IV alloy semiconductor is, as a p-type impurity, an element of group III of the periodic table, such as B or Al. , Ga, In, Tl and the like are preferable, and as the n-type impurities, elements of Group V of the periodic table, for example, N, P, As, Sb and Bi are preferable. Especially, B, Ga, P, Sb, etc. are most suitable. The amount of impurities to be doped is appropriately determined according to the required electrical and optical characteristics. As such a raw material for introducing impurities, a substance that is in a gas state at room temperature and atmospheric pressure or that can be easily gasified under at least the film forming conditions is adopted. Specific examples of the starting material for introducing such impurities include PH ₃ , P ₂ H ₄ , PF ₃ , PF ₅ , and PC.
l ₃ , AsH ₃ , AsF ₃ , AsF ₅ , AsCl ₃ , SbH ₃ , Sb
F ₅ , BiH ₃ , BF ₃ , BCl ₃ , BBr ₃ , B ₂ H ₆ , B ₄ H ₁₀ ,
_{B 5 H 9, B 5 H} 11, B 6 H 10, B 6 H 12, AlCl 3 , and the like. The compound containing the above impurity element is 1
They may be used alone or in combination of two or more.

【００４７】上述のII−VI族化合物半導体を形成するた
めに用いられる、周期律表第II族元素を含む化合物とし
ては、具体的には、Ｚｎ(ＣＨ₃)₂,Ｚｎ(Ｃ₂Ｈ₅)₂,Ｚｎ
(ＯＣＨ₃)₂,Ｚｎ(ＯＣ₂Ｈ₅)₂,Ｃｄ(ＣＨ₃)₂,Ｃｄ(Ｃ₂Ｈ
₅)₂,Ｃｄ(Ｃ₃Ｈ₇)₂,Ｃｄ(Ｃ₄Ｈ₉)₂,Ｈｇ(ＣＨ₃)₂,Ｈｇ
(Ｃ₂Ｈ₅)₂,Ｈｇ(Ｃ₆Ｈ₅)₂,Ｈｇ［Ｃ≡(Ｃ₆Ｈ₅)]₂などが
挙げられる。また周期律表第VI族元素を含む化合物とし
ては、具体的にはＮＯ,Ｎ₂Ｏ,ＣＯ₂,ＣＯ,Ｈ₂Ｓ,ＳＣｌ
₂,Ｓ₂Ｃｌ₂,ＳＯＣｌ₂,ＳｅＨ₂,ＳｅＣｌ₂,Ｓｅ₂Ｂｒ₂,
Ｓｅ(ＣＨ₃)₂,Ｓｅ(Ｃ₂Ｈ₅)₂,ＴｅＨ₂,Ｔｅ(ＣＨ₃)₂,Ｔ
ｅ(Ｃ₂Ｈ₅)₂などが挙げられる。もちろん、これらの原
料物質は１種のみならず２種以上混合して使用すること
も出来る。The compound containing a Group II element of the periodic table, which is used to form the above II-VI group compound semiconductor, is specifically Zn (CH ₃ ) ₂ or Zn (C ₂ H ₅ ) ₂ , Zn
(OCH ₃ ) ₂ , Zn (OC ₂ H ₅ ) ₂ , Cd (CH ₃ ) ₂ , Cd (C ₂ H
_{5) 2, Cd (C 3} H 7) 2, Cd (C 4 H 9) 2, Hg (CH 3) 2, Hg
_{(C 2 H 5) 2,} Hg (C 6 H 5) 2, Hg [C≡ (C 6 H 5)] 2 , and the like. Specific examples of the compound containing a Group VI element of the periodic table include NO, N ₂ O, CO ₂ , CO, H ₂ S and SCl.
_{2, S 2 Cl 2, SOCl} 2, SeH 2, SeCl 2, Se 2 Br 2,
_{Se (CH 3) 2, Se} (C 2 H 5) 2, TeH 2, Te (CH 3) 2, T
e (C ₂ H ₅ ) _{2 and the} like. Of course, these raw materials may be used alone or in combination of two or more.

【００４８】このII−VI族化合物半導体を価電子制御す
るために用いられる価電子制御剤としては、周期律表
Ｉ,III,IV,Ｖ族の元素を含む化合物などを有効なものと
して挙げることができる。具体的にはＩ族元素を含む化
合物としては、ＬｉＣ₃Ｈ₇,Ｌｉ(sec-Ｃ₄Ｈ₉),Ｌｉ₂Ｓ,
Ｌｉ₃Ｎなどが好適なものとして挙げることができる。
また、III族元素を含む化合物としては、ＢＸ₃,Ｂ₂Ｈ₆,
Ｂ₄Ｈ₁₀,Ｂ₅Ｈ₉,Ｂ₅Ｈ₁₁,Ｂ₆Ｈ₁₀,Ｂ(ＣＨ₃)₃,Ｂ(Ｃ₂Ｈ
₅)₃,Ｂ₆Ｈ₁₂,ＡｌＸ₃,Ａｌ(ＣＨ₃)₂Ｃｌ,Ａｌ(ＣＨ₃)₃,
Ａｌ(ＯＣＨ₃)₃,Ａｌ(ＣＨ₃)Ｃｌ₂,Ａｌ(Ｃ₂Ｈ₅)₃,Ａｌ
(ＯＣ₂Ｈ₅)₃,Ａｌ(ＣＨ₃)₃Ｃｌ₃,Ａｌ(ｉ-Ｃ₄Ｈ₉)₃,Ａ
ｌ(ｉ-Ｃ₃Ｈ₇)₃,Ａｌ(Ｃ₃Ｈ₇)₃,Ａｌ(ＯＣ₄Ｈ₉)₃,Ｇａ
Ｘ₃,Ｇａ(ＯＣＨ₃)₃,Ｇａ(ＯＣ₂Ｈ₅)₃,Ｇａ(ＯＣ
₃Ｈ₇)₃,Ｇａ(ＯＣ₄Ｈ₉)₃,Ｇａ(ＣＨ₃)₃,Ｇａ₂Ｈ₆,Ｇａ
Ｈ(Ｃ₂Ｈ₅)₂,Ｇａ(ＯＣ₂Ｈ₅)(Ｃ₂Ｈ₅)₂,Ｉｎ(ＣＨ₃)₃,
Ｉｎ(Ｃ₃Ｈ₇)₃,Ｉｎ(Ｃ₄Ｈ₉)₃、Ｖ族元素を含む化合物
としてはＮＨ₃,ＨＮ₃,Ｎ₂Ｈ₅Ｎ₃,Ｎ₂Ｈ₄,ＮＨ₄Ｎ₃,ＰＸ
₃,Ｐ(ＯＣＨ₃)₃,Ｐ(ＯＣ₂Ｈ₅)₃,Ｐ(ＯＣ ₃Ｈ₇)₃,Ｐ(ＯＣ
₄Ｈ₉)₃,Ｐ(ＣＨ₃)₃,Ｐ(Ｃ₂Ｈ₅)₃,Ｐ(Ｃ₃Ｈ₇)₃,Ｐ(Ｃ₄Ｈ
₉)₃,Ｐ(ＳＣＮ)₃,Ｐ₂Ｈ₄,ＰＨ₃,ＡｓＨ₃,ＡｓＸ₃,Ａｓ
(ＯＣＨ₃)₃,Ａｓ(ＯＣ₂Ｈ₅)₃,Ａｓ(ＯＣ₃Ｈ₇)₃,Ａｓ(Ｏ
Ｃ₄Ｈ₉)₃,Ａｓ(ＣＨ₃)₃,Ａｓ(Ｃ₂Ｈ₅)₃,Ａｓ(Ｃ₆Ｈ₅)₃,
ＳｂＸ₃,Ｓｂ(ＯＣＨ₃)₃,Ｓｂ(ＯＣ₂Ｈ₅)₃,Ｓｂ(ＯＣ₃
Ｈ₇)₃,Ｓｂ(ＯＣ₄Ｈ₉)₃,Ｓｂ(ＣＨ₃)₃,Ｓｂ(Ｃ₃Ｈ₇)₃,
Ｓｂ(Ｃ₄Ｈ₉)₃などが挙げられる。なお、Ｘはハロゲン
元素（Ｆ,Ｃｌ,Ｂｒ,Ｉ）を示す。もちろん、これらの
原料物質は１種であってもよいが、２種またはそれ以上
を併用してもよい。さらに、IV族元素を含む化合物とし
ては前述した化合物を用いることが出来る。The group II-VI compound semiconductor is controlled by valence electrons.
The valence electron control agent used for
Compounds containing elements of groups I, III, IV and V are considered effective
Can be listed. Specifically, the inclusion of Group I elements
As a compound, LiC₃H₇, Li (sec-C_FourH₉), Li₂S,
Li₃N and the like can be mentioned as preferable ones.
Further, as a compound containing a Group III element, BX₃, B₂H₆,
B_FourH_Ten, B_FiveH₉, B_FiveH₁₁, B₆H_Ten, B (CH₃)₃, B (C₂H
_Five)₃, B₆H₁₂, AlX₃, Al (CH₃)₂Cl, Al (CH₃)₃,
Al (OCH₃)₃, Al (CH₃) Cl₂, Al (C₂H_Five)₃, Al
(OC₂H_Five)₃, Al (CH₃)₃Cl₃, Al (i-C_FourH₉)₃, A
l (i-C₃H₇)₃, Al (C₃H₇)₃, Al (OC_FourH₉)₃, Ga
X₃, Ga (OCH₃)₃, Ga (OC₂H_Five)₃, Ga (OC
₃H₇)₃, Ga (OC_FourH₉)₃, Ga (CH₃)₃, Ga₂H₆, Ga
H (C₂H_Five)₂, Ga (OC₂H_Five) (C₂H_Five)₂, In (CH₃)₃,
In (C₃H₇)₃, In (C_FourH₉)₃, Compounds containing group V elements
As NH₃, HN₃, N₂H_FiveN₃, N₂H_Four, NH_FourN₃, PX
₃, P (OCH₃)₃, P (OC₂H_Five)₃, P (OC ₃H₇)₃, P (OC
_FourH₉)₃, P (CH₃)₃, P (C₂H_Five)₃, P (C₃H₇)₃, P (C_FourH
₉)₃, P (SCN)₃, P₂H_Four, PH₃, AsH₃, AsX₃, As
(OCH₃)₃, As (OC₂H_Five)₃, As (OC₃H₇)₃, As (O
C_FourH₉)₃, As (CH₃)₃, As (C₂H_Five)₃, As (C₆H_Five)₃,
SbX₃, Sb (OCH₃)₃, Sb (OC₂H_Five)₃, Sb (OC₃
H₇)₃, Sb (OC_FourH₉)₃, Sb (CH₃)₃, Sb (C₃H₇)₃,
Sb (C_FourH₉)₃And so on. X is halogen
The elements (F, Cl, Br, I) are shown. Of course, these
The raw material may be one kind, but two or more kinds
You may use together. Furthermore, as a compound containing a group IV element
For the above, the compounds described above can be used.

【００４９】上述のIII−Ｖ族化合物半導体を形成する
ために用いられる、周期律表第III族元素を含む化合物
としては、II−VI族化合物半導体を価電子制御するため
に用いられるIII族元素を含む化合物として上述したも
のをそのまま使用することができ、また、周期律表第Ｖ
族元素を含む化合物としては、II−VI族化合物半導体を
価電子制御するために用いられるＶ族元素を含む化合物
として上述したものを同様にそのまま使用することがで
きる。もちろん、これらの原料物質は１種であってもよ
いが、２種またはそれ以上を併用してもよい。The compound containing a group III element of the periodic table, which is used for forming the group III-V compound semiconductor described above, is a group III element used for valence electron control of a group II-VI compound semiconductor. The above-mentioned compounds can be used as they are as compounds containing
As the compound containing a group element, the compound described above as a compound containing a group V element used for controlling valence electrons of a II-VI group compound semiconductor can be used as it is. Of course, these raw materials may be used alone or in combination of two or more.

【００５０】このIII−Ｖ族化合物半導体を価電子制御
するために用いられる価電子制御剤としては、周期律表
II,IV,VI族の元素を含む化合物などを有効なものとして
挙げることができる。このような化合物としては、上述
したII族元素を含む化合物、上述したIV族元素を含む化
合物、上述したVI族元素を含む化合物をそれぞれ使用す
ることができる。As the valence electron controlling agent used for controlling the valence electrons of the III-V group compound semiconductor, a periodic table is used.
Compounds containing Group II, IV, and VI elements can be cited as effective ones. As such a compound, the compound containing the group II element described above, the compound containing the group IV element described above, and the compound containing the group VI element described above can be used.

【００５１】上述した各原料ガスは、Ｈｅ,Ｎｅ,Ａｒ,
Ｋｒ,Ｘｅなどの希ガス、あるいはＨ ₂,ＨＦ,ＨＣｌなど
の希釈ガスと混合して堆積膜形成装置に導入してもよ
い。また、これら希ガスや希釈ガスを原料ガスとは独立
に堆積膜形成装置に導入するようにしてもよい。The above-mentioned raw material gases are He, Ne, Ar,
Noble gas such as Kr, Xe or H ₂, HF, HCl, etc.
It may be mixed with the dilution gas of the above and introduced into the deposited film forming apparatus.
Yes. In addition, these rare gases and dilution gases are independent of the source gas.
Alternatively, it may be introduced into the deposited film forming apparatus.

【００５２】また、これら半導体薄膜の堆積膜を形成す
る場合、堆積膜のバンドギャップ幅を変化させるなどの
特性改善ガスとして、Ｎ₂,ＮＨ₃などの窒素原子を含む
分子、Ｏ₂,ＮＯ₂などの酸素原子を含む分子、ＣＨ₄,Ｃ₂
Ｈ₆,Ｃ₂Ｈ₄,Ｃ₂Ｈ₂,Ｃ₃Ｈ₈などの炭化水素、ＳｉＦ₄,Ｓ
ｉ₂Ｆ₆,ＧｅＦ₄などのフッ化物、またはこれらの混合ガ
スが挙げられる。When forming a deposited film of these semiconductor thin films, molecules containing nitrogen atoms such as N ₂ and NH ₃ , O ₂ and NO ₂ are used as a characteristic improving gas for changing the band gap width of the deposited film. Molecules containing oxygen atoms such as CH ₄ , C ₂
Hydrocarbons such as H ₆ , C ₂ H ₄ , C ₂ H ₂ , C ₃ H ₈ and SiF ₄ , S
Examples thereof include fluorides such as i ₂ F ₆ and GeF ₄ , or mixed gas thereof.

【００５３】本発明においては、堆積膜の膜厚方向に制
御された組成分布を形成することが可能であるが、上述
した半導体薄膜において組成制御を行うことにより、禁
制帯幅制御、価電子制御、屈折率制御、結晶制御などが
行われる。帯状の基板上に膜厚方向に組成制御された堆
積膜を形成させることにより、電気的、光学的、機械的
に優れた特性を有する大面積の薄膜半導体デバイスを作
製することが出来る。すなわち、堆積形成された半導体
層の膜厚方向に禁制帯幅及び／又は価電子密度を変化さ
せることによりキャリアの走行性を高めたり、半導体界
面でのキャリアの再結合を防止することで電気的特性が
向上する。また、屈折率を連続的に変化させることによ
り光学的無反射面とすることができ、半導体層中への光
透過率を向上させることができる。さらには、水素含有
量などを変化させることによって、構造的変化を与える
ことができ、内部応力が緩和されて、基板との密着性の
高い堆積膜を形成することができる。In the present invention, it is possible to form a controlled composition distribution in the film thickness direction of the deposited film. However, by performing composition control in the above-mentioned semiconductor thin film, forbidden band width control and valence electron control are performed. , Refractive index control, crystal control, etc. are performed. By forming a deposited film whose composition is controlled in the film thickness direction on a belt-shaped substrate, a large area thin film semiconductor device having excellent electrical, optical and mechanical characteristics can be manufactured. That is, by changing the forbidden band width and / or the valence electron density in the film thickness direction of the deposited semiconductor layer, carrier mobility is enhanced, and carrier recombination at the semiconductor interface is prevented to prevent electrical recombination. The characteristics are improved. Further, by continuously changing the refractive index, an optical non-reflecting surface can be obtained, and the light transmittance into the semiconductor layer can be improved. Furthermore, by changing the hydrogen content and the like, a structural change can be given, internal stress is relieved, and a deposited film having high adhesion to the substrate can be formed.

【００５４】本発明において堆積膜の形成される基板と
しては、特にその材質が限定されるものではないが、例
えば、Ａｌ,Ｃｒ,Ｍｏ,Ａｕ,Ｉｎ,Ｎｂ,Ｔｅ,Ｖ,Ｔｉ,
Ｐｔ,Ｐｄなどの金属、これらの合金やステンレス鋼、
表面を導電処理したポリカーボネートなどの合成樹脂、
ガラス、セラミックス、紙などが通常使用される。The substrate on which the deposited film is formed in the present invention is not particularly limited in its material, but for example, Al, Cr, Mo, Au, In, Nb, Te, V, Ti,
Metals such as Pt and Pd, alloys of these and stainless steel,
Synthetic resin such as polycarbonate whose surface is treated to be conductive,
Glass, ceramics and paper are usually used.

【００５５】《太陽電池の構成例》本発明の堆積膜形成
方法および堆積膜形成装置を用いて好適に製造される半
導体デバイスの一例として、光起電力素子すなわち太陽
電池がある。その層構成として典型的なものであるアモ
ルファスシリコン系太陽電池について、図９(a)〜(d)を
用いて説明する。<< Structural Example of Solar Cell >> A photovoltaic element, that is, a solar cell is an example of a semiconductor device suitably manufactured by using the deposited film forming method and the deposited film forming apparatus of the present invention. An amorphous silicon solar cell, which is a typical layer structure, will be described with reference to FIGS. 9 (a) to 9 (d).

【００５６】図９(a)に示した太陽電池は、基板９０１
の上に、下部電極９０２、ｎ型半導体層９０３、ｉ型半
導体層９０４、ｐ型半導体層９０５、透明電極９０６が
順次積層され、さらに透明電極９０６の上に格子状の集
電電極９０７が形成された構造となっている。この太陽
電池は、透明電極９０６の側から光が入射されることを
前提としたものである。なお、下部電極９０２は、各半
導体層９０３〜９０５をはさんで透明電極９０６に対向
する電極のことである。The solar cell shown in FIG. 9A has a substrate 901.
A lower electrode 902, an n-type semiconductor layer 903, an i-type semiconductor layer 904, a p-type semiconductor layer 905, and a transparent electrode 906 are sequentially laminated on the transparent electrode 906, and a grid-shaped collector electrode 907 is formed on the transparent electrode 906. It has a structured structure. This solar cell is based on the premise that light is incident from the transparent electrode 906 side. The lower electrode 902 is an electrode that faces the transparent electrode 906 with the semiconductor layers 903 to 905 interposed therebetween.

【００５７】図９(b)に示した太陽電池は、基板９０１
が透光性のものであって、この基板９０１の側から光が
入射するものであり、基板９０１の上に、透明電極９０
６、ｐ型半導体層９０５、ｉ型半導体層９０４、ｎ型半
導体層９０３、下部電極９０２が順次積層された構成と
なっている。The solar cell shown in FIG. 9B has a substrate 901.
Is transparent, and light is incident from the side of the substrate 901, and the transparent electrode 90 is formed on the substrate 901.
6, the p-type semiconductor layer 905, the i-type semiconductor layer 904, the n-type semiconductor layer 903, and the lower electrode 902 are sequentially stacked.

【００５８】以上の各太陽電池は、ｐｉｎ接合を１組の
み有するものであったが、入射光の利用効率を向上させ
るため、２組のｐｉｎ接合を積層させることが行なわれ
る。図９(c)は２組のｐｉｎ接合を有する太陽電池（い
わゆるタンデム型太陽電池）の構成を示すものであり、
この太陽電池は、基板９０１の上に、下部電極９０２、
第１のｐｉｎ接合９１１、第２のｐｉｎ接合９１２、透
明電極９０６、集電電極９０７が順次積層された構成と
なっている。光は、透明電極９０６の側から入射する。
各ｐｉｎ接合９１１,９１２は、もちろん、ｎ型半導体
層９０３、ｉ型半導体層９０４、ｐ型半導体層９０５が
積層した構造であるが、ｉ型半導体層９０４について
は、光電変換効率を向上させるために、第１および第２
のｐｉｎ接合９１１,９１２のそれぞれによってバンド
ギャップや膜厚を異ならせることが行なわれる。Each of the above solar cells has only one set of pin junctions, but two sets of pin junctions are stacked to improve the utilization efficiency of incident light. FIG. 9 (c) shows the structure of a solar cell having two pairs of pin junctions (so-called tandem solar cell),
This solar cell comprises a substrate 901, a lower electrode 902,
The first pin junction 911, the second pin junction 912, the transparent electrode 906, and the collector electrode 907 are sequentially stacked. Light enters from the transparent electrode 906 side.
Each of the pin junctions 911 and 912 has, of course, a structure in which an n-type semiconductor layer 903, an i-type semiconductor layer 904, and a p-type semiconductor layer 905 are stacked. To the first and second
The band gap and the film thickness are made different depending on each of the pin junctions 911 and 912.

【００５９】さらに、光電変換効率を向上させるため、
３組のｐｉｎ接合を積層させることが行なわれる。図９
(d)は３組のｐｉｎ接合を有する太陽電池（いわゆるト
リプル型太陽電池）の構成を示すものであり、この太陽
電池は、基板９０１の上に、下部電極９０２、第１のｐ
ｉｎ接合９１１、第２のｐｉｎ接合９１２、第３のｐｉ
ｎ接合９１３、透明電極９０６、集電電極９０７が順次
積層された構成となっている。光は、透明電極９０６の
側から入射する。この太陽電池においても、光電変換効
率の向上のため、ｉ型半導体層９０４のバンドギャップ
や膜厚は、各ｐｉｎ接合９１１〜９１３のそれぞれにお
いて異なるようにされる。Furthermore, in order to improve the photoelectric conversion efficiency,
Lamination of three sets of pin junctions is performed. Figure 9
(d) shows a structure of a solar cell having three sets of pin junctions (so-called triple solar cell), which is a lower electrode 902, a first p-type electrode on a substrate 901.
in junction 911, second pin junction 912, third pi
The n-junction 913, the transparent electrode 906, and the collector electrode 907 are sequentially stacked. Light enters from the transparent electrode 906 side. Also in this solar cell, in order to improve the photoelectric conversion efficiency, the band gap and the film thickness of the i-type semiconductor layer 904 are made different in each of the pin junctions 911 to 913.

【００６０】次に、上述した太陽電池の各構成要素の詳
細について説明する。なお、図９(a)〜(d)に示した各太
陽電池においては、ｎ型半導体層９０３とｐ型半導体層
９０５とを比較すると、ｐ型半導体層９０５の方が光入
射側に位置するようになっているが、ｎ型半導体層９０
３の方が光の入射側に位置するような層構成とすること
も可能である。Next, details of each component of the above-mentioned solar cell will be described. In each of the solar cells shown in FIGS. 9A to 9D, when the n-type semiconductor layer 903 and the p-type semiconductor layer 905 are compared, the p-type semiconductor layer 905 is located on the light incident side. However, the n-type semiconductor layer 90
It is also possible to have a layer structure in which 3 is located on the light incident side.

【００６１】まず、基板９０１について説明する。First, the substrate 901 will be described.

【００６２】この太陽電池において使用される基板９０
１は、曲げやすく湾曲形状を形成し得る材質のものが好
適に用いられ、導電性のものであっても、また電気絶縁
性のものであってもよい。基板９０１は透光性のもので
あっても、また非透光性のものであってもよいが、基板
９０１の側より光入射が行われる場合には、もちろん透
光性であることが必要である。具体的には、本発明の各
実施例で使用されるような帯状の基板を挙げることがで
きる。帯状の基板を用いることにより、本発明の方法お
よび装置によって太陽電池を基板上に連続的に形成で
き、太陽電池の軽量化、強度向上、運搬スペースの低減
などを図ることができる。Substrate 90 used in this solar cell
1 is preferably made of a material that can be easily bent to form a curved shape, and may be conductive or electrically insulating. The substrate 901 may be translucent or non-translucent, but when light is incident from the side of the substrate 901, it is needless to say that it is translucent. Is. Specifically, a strip-shaped substrate as used in each example of the present invention can be mentioned. By using the belt-shaped substrate, the solar cell can be continuously formed on the substrate by the method and apparatus of the present invention, and the weight and strength of the solar cell can be improved, and the transportation space can be reduced.

【００６３】次に、太陽電池から電力を取り出すための
電極について説明する。Next, the electrodes for extracting electric power from the solar cell will be described.

【００６４】この太陽電池では、その構成形態により適
宜の電極が選択使用される。それらの電極としては、下
部電極９０２、透明電極９０６、集電電極９０７を挙げ
ることができる。（ただし、ここでいう透明電極９０６
とは光の入射側に設けられたものを示し、下部電極９０
２とは各半導体層９０３〜９０５をはさんで透明電極９
０６に対向して設けられたものを示すこととする。） これらの電極について以下に詳しく説明する。In this solar cell, an appropriate electrode is selected and used according to its configuration. Examples of these electrodes include a lower electrode 902, a transparent electrode 906, and a collector electrode 907. (However, the transparent electrode 906 referred to here
Means the one provided on the light incident side, and the lower electrode 90
2 is a transparent electrode 9 sandwiching each semiconductor layer 903-905.
It will be shown that it is provided so as to face 06. ) These electrodes will be described in detail below.

【００６５】（ｉ） 下部電極９０２ 下部電極９０２としては、上述した基板９０１の材料が
透光性であるか否かによって、光起電力発生用の光を照
射する面が異なるので（たとえば基板９０１が金属など
の非透光性の材料である場合には、図９(a)で示したよ
うに、透明電極９０６側から光を照射する。）、その設
置される場所が異なる。(I) Lower Electrode 902 As the lower electrode 902, the surface on which the light for generating photovoltaic is irradiated differs depending on whether or not the material of the substrate 901 described above is translucent (for example, the substrate 901). Is a non-translucent material such as metal, light is emitted from the transparent electrode 906 side, as shown in FIG.

【００６６】具体的には、図９(a),(c),(d)のような層
構成の場合には、電流取り出し用の電極として、基板９
０１とｎ型半導体層９０３との間に、下部電極９０２が
設けられる。なお、基板９０１が導電性である場合に
は、この基板９０１が下部電極９０２を兼ねることがで
きるので、下部電極９０２を省略することができる。た
だし、基板９０１が導電性であってもシート抵抗値が高
い場合には、電流取り出し用の低抵抗の電極として、あ
るいは支持体面での反射率を高め入射光の有効利用を図
る目的で、下部電極９０２を設置してもよい。Specifically, in the case of the layer structure shown in FIGS. 9 (a), 9 (c) and 9 (d), the substrate 9 is used as an electrode for current extraction.
The lower electrode 902 is provided between 01 and the n-type semiconductor layer 903. Note that when the substrate 901 is conductive, this substrate 901 can also serve as the lower electrode 902, so that the lower electrode 902 can be omitted. However, when the substrate 901 is conductive but has a high sheet resistance value, the lower part is used as an electrode having a low resistance for current extraction or for the purpose of effectively utilizing incident light by increasing the reflectance on the support surface. The electrode 902 may be installed.

【００６７】図９(b)の場合には、透光性の基板９０１
が用いられており、基板９０１の側から光が入射される
ので、電流取り出しおよび光反射用の目的で、下部電極
９０２が、基板９０１と対向し各半導体層９０３〜９０
５をはさんで設けられている。In the case of FIG. 9B, a transparent substrate 901.
Since light is incident from the side of the substrate 901, the lower electrode 902 faces the substrate 901 and faces each of the semiconductor layers 903 to 90 for the purpose of current extraction and light reflection.
It is provided with 5 in between.

【００６８】下部電極９０２の材料としては、Ａｇ,Ａ
ｕ,Ｐｔ,Ｎｉ,Ｃｒ,Ｃｕ,Ａｌ,Ｔｉ,Ｚｎ,Ｍｏ,Ｗなど
の金属またはこれらの合金が挙げられ、これらの金属の
薄膜を真空蒸着、電子ビーム蒸着、スパッタリングなど
で形成する。また、形成された金属薄膜が太陽電池の出
力に対して抵抗成分とならぬように配慮されねばなら
ず、下部電極９０２のシート抵抗値は、好ましくは５０
Ω以下、より好ましくは１０Ω以下であることが望まし
い。The material of the lower electrode 902 is Ag, A
Examples include metals such as u, Pt, Ni, Cr, Cu, Al, Ti, Zn, Mo, and W, or alloys thereof. Thin films of these metals are formed by vacuum evaporation, electron beam evaporation, sputtering, or the like. In addition, care must be taken so that the formed metal thin film does not become a resistance component for the output of the solar cell, and the sheet resistance value of the lower electrode 902 is preferably 50.
It is desirable to be Ω or less, more preferably 10 Ω or less.

【００６９】下部電極９０２とｎ型半導体層９０３との
間に、導電性酸化亜鉛などの拡散防止層（不図示）を設
けてもよい。この拡散防止層の効果としては、下部電極
９０２を構成する金属元素がｎ型半導体層９０３中へ拡
散するのを防止するのみならず、若干の抵抗値をもたせ
ることで、各半導体層９０３〜９０５に生じたピンホー
ルなどの欠陥による、下部電極９０２と透明電極９０６
との間の短絡を防止すること、および薄膜による多重干
渉を発生させ入射された光を太陽電池内に閉じ込めるな
どのことを挙げることができる。A diffusion prevention layer (not shown) such as conductive zinc oxide may be provided between the lower electrode 902 and the n-type semiconductor layer 903. As an effect of the diffusion prevention layer, not only the metal element forming the lower electrode 902 is prevented from diffusing into the n-type semiconductor layer 903, but also a slight resistance value is given to each of the semiconductor layers 903 to 905. Lower electrode 902 and transparent electrode 906 due to defects such as pinholes generated in
It is possible to prevent a short circuit between the light source and the light source, and to cause multiple interference by the thin film to trap the incident light in the solar cell.

【００７０】（ii） 透明電極９０６ 透明電極９０６は、太陽や白色蛍光灯などからの光を各
半導体層９０３〜９０５内に効率良く吸収させるため
に、光の透過率が８５％以上であることが望ましく、さ
らに、電気的には太陽電池の出力に対して抵抗成分とな
らぬようにシート抵抗値は１００Ω以下であることが望
ましい。このような特性を備えた材料として、ＳｎＯ₂,
Ｉｎ₂Ｏ₃,ＺｎＯ,ＣｄＯ,Ｃｄ₂ＳｎＯ₄,ＩＴＯ(Ｉｎ₂Ｏ
₃＋ＳｎＯ₂)などの金属酸化物や、Ａｕ,Ａｌ,Ｃｕなど
の金属を極めて薄く半透明状に成膜した金属薄膜などが
挙げられる。透明電極は、図９(a),(c),(d)に示す太陽
電池においてはｐ型半導体層９０５の上に積層され、図
９(b)に示す太陽電池においては基板９０１の上に積層
されるものであるため、相互の密着性の良いものを選ぶ
ことが必要である。透明電極９０６の作製方法として
は、抵抗加熱蒸着法、電子ビーム加熱蒸着法、スパッタ
リング法、スプレー法などを用いることができ、所望に
応じて適宜選択される。(Ii) Transparent Electrode 906 The transparent electrode 906 has a light transmittance of 85% or more in order to efficiently absorb the light from the sun or the white fluorescent lamp into each of the semiconductor layers 903 to 905. It is desirable that the sheet resistance value is 100Ω or less so that it does not electrically become a resistance component to the output of the solar cell. As a material having such characteristics, SnO ₂ ,
In ₂ O ₃ , ZnO, CdO, Cd ₂ SnO ₄ , ITO (In ₂ O
₃ + SnO ₂₎ and metal oxides such as, Au, Al, a metal thin film extremely thin deposited semitransparent a metal such as Cu and the like. The transparent electrode is laminated on the p-type semiconductor layer 905 in the solar cells shown in FIGS. 9 (a), (c), and (d), and on the substrate 901 in the solar cell shown in FIG. 9 (b). Since they are laminated, it is necessary to select those that have good mutual adhesion. As a method for manufacturing the transparent electrode 906, a resistance heating vapor deposition method, an electron beam heating vapor deposition method, a sputtering method, a spray method, or the like can be used, and is appropriately selected as desired.

【００７１】(iii) 集電電極９０７ 集電電極９０７は、透明電極９０６の表面抵抗値を実効
的に低減させる目的で、透明電極９０６の上に格子状に
設けられる。集電電極９０７の材料としては、Ａｇ,Ｃ
ｒ,Ｎｉ,Ａｌ,Ａｇ,Ａｕ,Ｔｉ,Ｐｔ,Ｃｕ,Ｍｏ,Ｗなど
の金属またはこれらの合金の薄膜が挙げられる。これら
の薄膜は積層させて用いることができる。また、各半導
体層９０３〜９０５へ入射する光量が十分に確保される
よう、その形状および面積は適宜設計される。(Iii) Collecting Electrode 907 The collecting electrode 907 is provided on the transparent electrode 906 in a grid pattern for the purpose of effectively reducing the surface resistance value of the transparent electrode 906. The material of the collector electrode 907 is Ag, C
Examples thereof include thin films of metals such as r, Ni, Al, Ag, Au, Ti, Pt, Cu, Mo and W or alloys thereof. These thin films can be laminated and used. The shape and area of the semiconductor layers 903 to 905 are appropriately designed so that a sufficient amount of light can be ensured.

【００７２】たとえば、その形状は太陽電池の受光面に
対して一様に広がり、かつ受光面積に対してその面積は
好ましくは１５％以下、より好ましくは１０％以下であ
ることが望ましい。また、シート抵抗値としては、好ま
しくは５０Ω以下、より好ましくは１０Ω以下であるこ
とが望ましい。For example, it is desirable that the shape is uniformly spread over the light receiving surface of the solar cell, and the area is preferably 15% or less, more preferably 10% or less with respect to the light receiving area. The sheet resistance value is preferably 50Ω or less, more preferably 10Ω or less.

【００７３】次に、ｎ型半導体層９０３、ｉ型半導体層
９０４、ｐ型半導体層９０５について説明する。Next, the n-type semiconductor layer 903, the i-type semiconductor layer 904, and the p-type semiconductor layer 905 will be described.

【００７４】（ｉ） ｉ型半導体層９０４ ｉ型半導体層９０４を構成する半導体材料としては、ａ
−Ｓｉ:Ｈ,ａ−Ｓｉ:Ｆ,ａ−Ｓｉ:Ｈ:Ｆ,ａ−ＳｉＣ:
Ｈ,ａ−ＳｉＣ:Ｆ,ａ−ＳｉＣ:Ｈ:Ｆ,ａ−ＳｉＧｅ:Ｈ,
ａ−ＳｉＧｅ:Ｆ,ａ−ＳｉＧｅ:Ｈ:Ｆ,poly−Ｓｉ:Ｈ,p
oly−Ｓｉ:Ｆ,poly−Ｓｉ:Ｈ:ＦなどのIV族半導体材料
およびIV族合金系半導体材料が挙げられる。このほか、
II−VI族化合物半導体材料やIII−Ｖ族化合物半導体材
料などが挙げられる。(I) i-Type Semiconductor Layer 904 The semiconductor material forming the i-type semiconductor layer 904 is a
-Si: H, a-Si: F, a-Si: H: F, a-SiC:
H, a-SiC: F, a-SiC: H: F, a-SiGe: H,
a-SiGe: F, a-SiGe: H: F, poly-Si: H, p
Examples thereof include group IV semiconductor materials such as oly-Si: F, poly-Si: H: F, and group IV alloy-based semiconductor materials. other than this,
Examples thereof include II-VI group compound semiconductor materials and III-V group compound semiconductor materials.

【００７５】ｉ型半導体層９０４においては、光電変換
効率などの向上を目的として、膜厚方向に組成を変化さ
せ、バンドギャップに変化を持たせることが行なわれ
る。図１０(a)〜(d)に、ｉ型半導体層９０４におけるバ
ンドギャップの変化の様子（バンドギャッププロファイ
ル）の具体例を示した。図中→印は光の入射側を表わし
ている。In the i-type semiconductor layer 904, the composition is changed in the film thickness direction so that the band gap is changed for the purpose of improving the photoelectric conversion efficiency and the like. FIGS. 10A to 10D show specific examples of how the bandgap in the i-type semiconductor layer 904 changes (bandgap profile). The → mark in the figure represents the incident side of light.

【００７６】図１０(a)に示したバンドギャッププロフ
ァイルは、ｉ型半導体層９０４中において、バンドギャ
ップが一定のものである。図１０(b)に示したバンドギ
ャッププロファイルは、ｉ型半導体層９０４の光の入射
側のバンドギャップが狭く、徐々にバンドギャップが広
がるタイプのものである。バンドギャップの形状をこの
ようにすることにより、曲線因子（Fill Factor;ＦＦ）
の改善に効果がある。図１０(c)に示したバンドギャッ
ププロファイルは、光の入射側のバンドギャップが広
く、徐々にバンドギャップが狭くなるタイプのものであ
り、開放電圧（Ｖ _oc）の改善に効果がある。図１０(d)
に示したバンドギャッププロファイルは、光の入射側の
バンドギャップが広く、比較的急峻にバンドギャップが
狭まり、再び広がっていくタイプのものであり、図１０
(b)と(c)とを組み合わせて両者の効果を同時に得ること
ができるものである。このようにバンドギャップに変化
を持たせるためには、異なる半導体を組み合せればよ
い。例えば、ａ−Ｓｉ:Ｈ（Ｅ_g ^opt＝１.７２ｅＶ）とａ
−ＳｉＧｅ:Ｈ（Ｅ_g ^opt＝１.４５ｅＶ）とを組み合せる
と、図１０(d)に示すバンドギャッププロファイルをも
つｉ型半導体層９０４を作製することが出来る。また、
ａ−ＳｉＣ:Ｈ（Ｅ_g ^opt＝２.０５ｅＶ）とａ−Ｓｉ:Ｈ
（Ｅ_g ^opt＝１.７２ｅＶ）とを用いて、図１０(c)に示す
バンドギャッププロファイルをもつｉ型半導体層９０４
を作製することが出来る。The bandgap profile shown in FIG.
The file has a band gap in the i-type semiconductor layer 904.
It's a constant amount. Bandugi shown in Fig. 10 (b)
The cap profile is the incidence of light on the i-type semiconductor layer 904.
Side band gap is narrow, and band gap is gradually widening
It is of the type that is rugged. This is the shape of the bandgap
By doing so, fill factor (FF)
Is effective in improving. The band gap shown in FIG.
The profile has a wide bandgap on the light incident side.
It is a type that the band gap gradually narrows.
Open circuit voltage (V _oc) Is effective in improving. Figure 10 (d)
The bandgap profile shown in Fig.
Wide band gap, relatively steep band gap
It is a type that narrows and then expands again.
To obtain the effects of both by combining (b) and (c)
Is something that can be done. The band gap changes like this
In order to have
Yes. For example, a-Si: H (E_g ^opt= 1.72 eV) and a
-SiGe: H (E_g ^opt= 1.45 eV)
And the bandgap profile shown in FIG.
The i-type semiconductor layer 904 can be manufactured. Also,
a-SiC: H (E_g ^opt= 2.05 eV) and a-Si: H
(E_g ^opt= 1.72 eV) and shown in Fig. 10 (c).
I-type semiconductor layer 904 having bandgap profile
Can be manufactured.

【００７７】また、ｉ型半導体層９０４に微量に添加す
る不純物の濃度を膜厚方向に変化させることにより、導
電型をｉ型としたまま、ｉ型半導体層９０４のフェルミ
レベルに変化を持たせることができる。バンドギャップ
プロファイルが図１０(a)に示したものである（すなわ
ちバンドギャップが変化しない）ｉ型半導体層９０４に
おける、フェルミレベルの変化の様子（フェルミレベル
プロファイル）の具体例を図１１(a)〜(d)に示した。図
中→印は光の入射側を表わしている。Further, the Fermi level of the i-type semiconductor layer 904 is changed by changing the concentration of the impurity added to the i-type semiconductor layer 904 in the film thickness direction, while keeping the conductivity type as the i-type. be able to. A specific example of the Fermi level change state (Fermi level profile) in the i-type semiconductor layer 904 whose bandgap profile is that shown in FIG. 10A (that is, the bandgap does not change) is shown in FIG. 11A. ~ (D). The → mark in the figure represents the incident side of light.

【００７８】図１１(a)は、不純物の添加を行なわない
ｉ型半導体層９０４のフェルミレベルプロファイルであ
る。これに対し、図１１(b)に示したものは、光の入射
側のフェルミレベルが価電子帯寄りで、徐々にフェルミ
レベルが伝導帯に寄るタイプのものであり、光発生キャ
リアの再結合を防ぎ、キャリアの走行性を高めるのに効
果がある。図１１(c)に示したものは、光の入射側より
フェルミレベルが徐々に価電子帯に寄るタイプのもので
あり、光の入射側にｎ型半導体層を設けた場合に、図１
１(b)の場合と同様の効果がある。図１１(d)に示したも
のは、光の入射側よりほぼ連続的にフェルミレベルが価
電子帯より伝導帯に変化しているタイプのものである。
これらはバンドギャップが一定の場合を例示している
が、図１０(b)〜(d)に示すバンドギャッププロファイル
の場合においても、同様にフェルミレベルを制御するこ
とが出来る。FIG. 11A shows the Fermi level profile of the i-type semiconductor layer 904 without the addition of impurities. On the other hand, the one shown in FIG. 11 (b) is of a type in which the Fermi level on the light incident side is closer to the valence band and the Fermi level is gradually closer to the conduction band. It is effective in preventing the above and improving the traveling property of the carrier. FIG. 11C shows a type in which the Fermi level gradually approaches the valence band from the light incident side, and when the n-type semiconductor layer is provided on the light incident side, FIG.
The same effect as in the case of 1 (b) is obtained. The type shown in FIG. 11 (d) is of a type in which the Fermi level changes from the valence band to the conduction band almost continuously from the light incident side.
Although these exemplify the case where the bandgap is constant, the Fermi level can be similarly controlled in the case of the bandgap profile shown in FIGS. 10B to 10D.

【００７９】これらのバンドギャッププロファイルおよ
びフェルミレベルプロファイルの設計を適宜行うことに
より、光電変換効率の高い太陽電池を作製することが出
来る。特に、これらのバンドギャッププロファイルおよ
びフェルミレベルプロファイルの制御は、図９(c),(d)
に示した、いわゆるタンデム型またはトリプル型の太陽
電池のｉ型半導体層９０４に適用されるのが望ましい。By appropriately designing the bandgap profile and the Fermi level profile, a solar cell with high photoelectric conversion efficiency can be manufactured. Especially, the control of these band gap profile and Fermi level profile is shown in FIG. 9 (c), (d).
It is preferably applied to the i-type semiconductor layer 904 of the so-called tandem type or triple type solar cell shown in FIG.

【００８０】（ii） ｐ型半導体層９０５およびｎ型半
導体層９０３ ｐ型半導体層９０５あるいはｎ型半導体層９０３は、前
述したｉ型半導体層９０４を構成する半導体材料に、価
電子制御剤を公知の方法でドーピングすることによって
得られる。(Ii) p-type semiconductor layer 905 and n-type semiconductor layer 903 For the p-type semiconductor layer 905 or the n-type semiconductor layer 903, a valence electron control agent is publicly known as a semiconductor material forming the above-mentioned i-type semiconductor layer 904. It is obtained by doping with the method of.

【００８１】[0081]

【実施例】次に本発明の実施例について、図面を参照し
て説明する。図１は、この実施例での堆積膜形成方法の
実施に使用されるマイクロ波プラズマＣＶＤ装置の構成
を示す図である。Embodiments of the present invention will now be described with reference to the drawings. FIG. 1 is a diagram showing the configuration of a microwave plasma CVD apparatus used for carrying out the deposited film forming method in this embodiment.

【００８２】図１において、スリット状開口部３０４,
３０５を介して直列に接続された３個の成膜容器３０１
〜３０３は、それぞれ真空気密構造をなしている。各ス
リット状開口部３０４,３０５には、成膜容器３０１〜
３０３間で互いに原料ガスの混入を抑えるために、不活
性ガスを噴射するゲートガス導入手段（不図示）がそれ
ぞれ設けられている。スリット状開口部３０４,３０５
の具体例としては、米国特許出願番号204,493号などに
記載されているガスゲートが挙げられる。これら各成膜
容器３０１〜３０３およびスリット状開口部３０４,３
０５を貫通するようにして長尺の帯状の基板３０６が配
置されている。基板３０６は、長手方向に連続的に搬送
可能なものであって、送り出し室３２４内に設けられた
接地された送り出しローラ３０７から繰り出され、巻取
り室３２５内に設けられた巻取りローラ３０８に巻取ら
れるようになっている。送り出し室３２４と巻取り室３
２５は、それぞれ排気装置３２６,３２７に連通してい
る。In FIG. 1, slit-shaped openings 304,
Three film forming containers 301 connected in series via 305
Each of to 303 has a vacuum airtight structure. Each of the slit-shaped openings 304, 305 has a film deposition container 301-
Gate gas introducing means (not shown) for injecting an inert gas are provided in order to suppress mixing of the raw material gases between the 303. Slit-shaped openings 304, 305
Specific examples of the gas gate include those described in US Patent Application No. 204,493. Each of these film forming containers 301 to 303 and slit-shaped openings 304, 3
A long strip-shaped substrate 306 is arranged so as to penetrate 05. The substrate 306 is capable of being continuously conveyed in the longitudinal direction, is fed from a grounded feed roller 307 provided in the feed chamber 324, and is taken up by a take-up roller 308 provided in a take-up chamber 325. It is designed to be wound up. Sending room 324 and winding room 3
25 communicates with exhaust devices 326 and 327, respectively.

【００８３】各成膜容器３０１〜３０３は、それぞれ、
排気口３１８〜３２０を介して排気装置３２１〜３２３
に連通している。また、各成膜容器３０１〜３０３に
は、基体３０６を加熱するためのランプヒータ３０９〜
３１１と誘電体窓３１５〜３１７が設けられている。各
誘電体窓３１５〜３１７は、マイクロ波電力を成膜容器
内に効率よく透過しかつ真空気密を保持し得るような材
料、例えば石英ガラス、アルミナセラミックスなどで形
成されている。この誘電体窓３１５〜３１７の成膜容器
外側には、マイクロ波の伝送路であって主として金属製
である導波管（不図示）が接続され、整合アイソレータ
（不図示）を介してマイクロ波電源（不図示）に接続さ
れている。さらに、図示左右の２個の成膜容器３０１,
３０３には原料ガス供給管３１２,３１３が設けられ、
図示中央の成膜容器３０２には原料ガス供給管を兼ねバ
イアス電圧を印加するためのバイアス電圧印加棒３１４
が設けられている。The film forming containers 301 to 303 are respectively
Exhaust devices 321 to 323 via exhaust ports 318 to 320
Is in communication with. Further, in each of the film forming containers 301 to 303, a lamp heater 309 to heat the substrate 306 is formed.
311 and dielectric windows 315 to 317 are provided. Each of the dielectric windows 315 to 317 is formed of a material capable of efficiently transmitting microwave power into the film forming container and maintaining vacuum tightness, such as quartz glass or alumina ceramics. A waveguide (not shown), which is a microwave transmission path and is mainly made of metal, is connected to the outside of the film forming container of the dielectric windows 315 to 317, and a microwave is transmitted via a matching isolator (not shown). It is connected to a power source (not shown). Further, two film forming containers 301 on the left and right in the figure,
303 is provided with source gas supply pipes 312 and 313,
A bias voltage applying rod 314 for applying a bias voltage also functions as a source gas supply pipe in the film forming container 302 at the center of the drawing.
Is provided.

【００８４】直列に接続された成膜容器３０１〜３０３
のうち中央の成膜容器３０２には、図示しない直流バイ
アス電源に接続されたバイアス印加用の電極３２８,３
２９が設けられている。図２は、この成膜容器３０２の
要部を拡大して示す模式図である。成膜容器３０２とガ
スゲート３０４,３０５との接続部は、基板３０６の幅
より長い直角状の稜部となっているが、この稜部に断面
が逆Ｌ字型の絶縁体３３０,３３１が取り付けられ、こ
の絶縁体３３０,３３１に電極３２８,３２９が取り付け
られている。絶縁体３３０,３３１は、各稜部を覆うよ
うに、基板３０６の幅方向に延びており、このため電極
３２８,３２９は基板３０６の幅方向に延びてかつこの
基板３０６に近接している。このとき、電極３２８,３
２９と、成膜容器３０２の端部の側壁との距離は、約２
０ｍｍ以下となっている。なお、この成膜容器３０２に
おけるバイアス電圧印加棒３１４は、貫通孔を有するＴ
字型の中空の管によって構成されている。Film forming containers 301 to 303 connected in series
In the center of the film forming container 302, electrodes for bias application 328, 3 connected to a DC bias power source (not shown) are provided.
29 are provided. FIG. 2 is a schematic view showing an enlarged main part of the film forming container 302. The connection between the film forming container 302 and the gas gates 304, 305 is a right-angled ridge longer than the width of the substrate 306. The insulators 330, 331 having an inverted L-shaped cross section are attached to the ridge. The electrodes 328 and 329 are attached to the insulators 330 and 331. The insulators 330 and 331 extend in the width direction of the substrate 306 so as to cover the respective ridges, so that the electrodes 328 and 329 extend in the width direction of the substrate 306 and are close to the substrate 306. At this time, the electrodes 328, 3
29 and the side wall at the end of the film forming container 302 has a distance of about 2
It is 0 mm or less. The bias voltage applying rod 314 in the film forming container 302 has a through hole T
It is composed of a hollow hollow tube.

【００８５】このマイクロ波プラズマＣＶＤ装置による
堆積膜形成は以下のようにして行なわれる。すなわち排
気装置３２１〜３２３により、それぞれ成膜容器３０１
〜３０３内を排気して所望の圧力に調整する。次いでラ
ンプヒータ３０９〜３１１に通電して、基板３０６の温
度を膜堆積に好適な温度に加熱保持する。このとき基板
３０６は、送り出しローラ３０７から巻き取りローラ３
０８へと好適な速度で搬送されている。原料ガス供給管
３１２,３１３と原料ガス供給管を兼ねたバイアス電圧
印加棒３１４を介して、例えばｐｉｎ構造の光起電力素
子を形成する場合であれば、それぞれ、シラン（ＳｉＨ
₄）ガスとジボラン（Ｂ₂Ｈ₆）ガスの混合ガスなど、シ
ランガスなど、シランガスとホスフィン（ＰＨ₃）ガス
の混合ガスなどを成膜容器３０１〜３０３に導入する。
中央の成膜容器３０２（ｐｉｎ構造の光起電力素子を製
造する場合であれば、ｉ型半導体層を形成するための成
膜容器）については、バイアス印加棒３１４と各電極３
２８,３２９のそれぞれに適当な直流バイアスを印加す
る。この場合、電極３２８,３２９に加えられるバイア
スの電位は等しくなっているが、相互に異ならせるよう
にしてもよい。さらに、それと同時平行的にマイクロ波
電源（不図示）を作動させて周波数５００ＭＨｚ以上の
好ましくは２.４５ＧＨｚのマイクロ波を発生させ、そ
のマイクロ波を導波管（不図示）を通じ誘電体窓３１５
〜３１７を介して成膜容器３０１〜３０３内にそれぞれ
導入する。かくして成膜容器３０１〜３０３内の原料ガ
スはマイクロ波のエネルギーにより励起されて解離し、
基板３０６の表面にｐ型半導体層、ｉ型半導体層、ｎ型
半導体層と順次堆積膜が形成されることになる。The deposition film formation by this microwave plasma CVD apparatus is performed as follows. That is, the film forming container 301 is respectively controlled by the exhaust devices 321 to 323.
The inside of ~ 303 is evacuated and adjusted to a desired pressure. Next, the lamp heaters 309 to 311 are energized to heat and maintain the temperature of the substrate 306 at a temperature suitable for film deposition. At this time, the substrate 306 is transferred from the delivery roller 307 to the take-up roller 3
No. 08 is conveyed at a suitable speed. For example, in the case of forming a photovoltaic element having a pin structure via the source gas supply pipes 312 and 313 and the bias voltage applying rod 314 also serving as the source gas supply pipe, silane (SiH
₄ ) A mixed gas of gas and diborane (B ₂ H ₆ ) gas, a mixed gas of silane gas, a mixed gas of silane gas and phosphine (PH ₃ ) gas, and the like are introduced into the film formation containers 301 to 303.
Regarding the center film forming container 302 (in the case of manufacturing a photovoltaic device having a pin structure, a film forming container for forming an i-type semiconductor layer), the bias applying rod 314 and each electrode 3 are used.
Appropriate DC bias is applied to each of 28 and 329. In this case, the potentials of the bias applied to the electrodes 328 and 329 are equal, but they may be different from each other. Further, a microwave power source (not shown) is simultaneously operated in parallel to generate a microwave having a frequency of 500 MHz or more, preferably 2.45 GHz, and the microwave is passed through a waveguide (not shown) to the dielectric window 315.
To 317 and introduced into the film forming containers 301 to 303, respectively. Thus, the source gas in the film forming containers 301 to 303 is excited and dissociated by the energy of microwaves,
A p-type semiconductor layer, an i-type semiconductor layer, and an n-type semiconductor layer are sequentially deposited on the surface of the substrate 306.

【００８６】この装置では、成膜空間の端部付近に好適
なバイアス電圧を印加することが可能となるので、連続
的に搬送される基板３０６に対し、成膜容器３０２の入
口付近から出口付近にわたって、良好な特性を持つ堆積
膜を形成することが可能となった。上述のようにｐｉｎ
構造の光起電力素子を製造する場合、ｉ型半導体層の特
性が向上して、光起電力素子として優れた特性を持つも
のを製造できるようになる。さらに、電極３２８,３２
９のシールド効果により、隣接する成膜容器間の荷電粒
子の相互拡散などが抑止され、より良好な堆積膜が得ら
れることになる。In this apparatus, it is possible to apply a suitable bias voltage near the end of the film forming space, so that the substrate 306 that is continuously transported is in the vicinity of the inlet to the outlet of the film forming container 302. Thus, it is possible to form a deposited film having good characteristics. Pin as above
When manufacturing a photovoltaic element having a structure, the characteristics of the i-type semiconductor layer are improved, and a photovoltaic element having excellent characteristics can be manufactured. Further, the electrodes 328, 32
Due to the shielding effect of No. 9, mutual diffusion of charged particles between adjacent film forming containers is suppressed, and a better deposited film can be obtained.

【００８７】次に、本実施例について行なった実験につ
いて、具体的に数値を挙げて説明する。Next, the experiments carried out in this embodiment will be described with specific numerical values.

【００８８】（実験例１）図１に示した堆積膜形成装置
を用いて、上述の図９(a)に示した層構成のｐｉｎ型ア
モルファスシリコン太陽電池を連続的に作成した。基板
９０１としては、ＳＵＳ４３０ＢＡ製の帯状の基板を用
い、下部電極９０２としてはアルミニウムとクロムの２
層構成のものを用いた。ｎ型半導体層９０３はｎ型アモ
ルファスシリコン（ｎ−Ｓｉ）層で、ｉ型半導体層９０
４はｉ型アモルファスシリコン（ａ−Ｓｉ）層で、ｐ型
半導体層９０５はｐ型微結晶シリコン（ｐ型μｘ−Ｓ
ｉ）層でそれぞれ構成した。また、透明電極９０６とし
てはＩＴＯ（Ｉｎ₂Ｏ₃＋ＳｎＯ ₂）膜を使用し、集電電
極９０７としてはアルミニウムを使用した。Experimental Example 1 The deposited film forming apparatus shown in FIG.
Using the pin structure of the layer structure shown in FIG. 9 (a).
Morphos silicon solar cells were made continuously. substrate
For 901, a strip-shaped substrate made of SUS430BA is used.
The lower electrode 902 is made of aluminum and chromium.
A layer structure was used. The n-type semiconductor layer 903 is an n-type semiconductor layer.
The i-type semiconductor layer 90 is a rufus silicon (n-Si) layer.
4 is an i-type amorphous silicon (a-Si) layer, which is p-type
The semiconductor layer 905 is p-type microcrystalline silicon (p-type μx-S
i) each layer. In addition, as the transparent electrode 906
ITO (In₂O₃+ SnO ₂) Use a membrane to collect current
Aluminum was used for the pole 907.

【００８９】まず、ステンレス製の帯状の基板（基板９
０１）を十分に洗浄、脱脂したのち、連続式真空蒸着装
置（不図示）を用いてＡｌとＣｒを連続蒸着し、下部電
極９０２を形成した。下部電極９０２までが形成された
帯状の基板を図１に示す装置に、下部電極９０２の形成
された面が図中下を向くように装着し、表１に示す成膜
条件で、ｎ型半導体層９０３（ｎ−Ｓｉ層；膜厚３００
Å）、ｉ型半導体層９０４（ｉ−Ｓｉ層；膜厚４０００
Å）、ｐ型半導体層９０５（ｐ型μｘ−Ｓｉ層；膜厚１
００Å）の順に堆積膜を連続して積層形成した。このと
き、ｉ型半導体層９０４を形成する成膜容器３０２にお
いて、バイアス電圧印加棒３１４には８０Ｖの直流バイ
アスを印加した。また、各電極３２８,３２９に印加す
る直流バイアス電圧は、０Ｖから５０Ｖまで１０Ｖ刻み
で変化させ、それぞれの直流バイアスの条件ごとに太陽
電池を作成した。なお、ｎ型半導体層９０３とｐ型半導
体層９０５にそれぞれ対応する成膜容器３０１,３０３
では、直流バイアス電圧の印加を行なっていない。ｎ型
半導体層９０３、ｉ型半導体層９０４、ｐ型半導体層９
０５の成膜速度は、それぞれ２０Å／ｓ、１００Å／
ｓ、６Å／ｓであり、電極３２８,３２９に印加した直
流バイアスの値とは無関係であった。First, a strip-shaped substrate made of stainless steel (substrate 9
01) was thoroughly washed and degreased, and then Al and Cr were continuously vapor-deposited using a continuous vacuum vapor deposition device (not shown) to form a lower electrode 902. The strip-shaped substrate on which the lower electrode 902 is formed is mounted on the apparatus shown in FIG. 1 so that the surface on which the lower electrode 902 is formed faces downward in the figure, and the n-type semiconductor is formed under the film forming conditions shown in Table 1. Layer 903 (n-Si layer; film thickness 300)
Å), i-type semiconductor layer 904 (i-Si layer; film thickness 4000)
Å), p-type semiconductor layer 905 (p-type μx-Si layer; film thickness 1
The deposited films were successively laminated in the order of 00Å). At this time, in the film forming container 302 for forming the i-type semiconductor layer 904, a DC bias of 80 V was applied to the bias voltage applying rod 314. The DC bias voltage applied to each of the electrodes 328 and 329 was changed from 0V to 50V in steps of 10V, and a solar cell was prepared for each DC bias condition. Note that the film formation containers 301 and 303 corresponding to the n-type semiconductor layer 903 and the p-type semiconductor layer 905, respectively.
Then, the DC bias voltage is not applied. n-type semiconductor layer 903, i-type semiconductor layer 904, p-type semiconductor layer 9
The film deposition rates of 05 are 20Å / s and 100Å / s, respectively.
s, 6Å / s, which was independent of the value of the DC bias applied to the electrodes 328 and 329.

【００９０】[0090]

【表１】 [Table 1]

【００９１】そして、ｐ型半導体層９０５の上に、ＩＴ
Ｏ膜を蒸着して透明電極９０６を形成し、Ａｌを蒸着し
て集電電極９０７を形成し、さらに表面保護層（不図
示）として樹脂を塗布し、太陽電池を完成させた。この
ようにして得られた太陽電池について、ＡＭ値が１.５
であるソーラーシミュレータからの１００ｍＷ／ｃｍ²
の擬似太陽光を照射し、光電変換効率を求めた。図３
は、ｉ型半導体層９０４形成用の成膜容器３０２におけ
る電極３２８,３２９に対する直流バイアスの値と光電
変換効率との関係を示すグラフである。Then, IT is formed on the p-type semiconductor layer 905.
An O film was vapor-deposited to form a transparent electrode 906, Al was vapor-deposited to form a collector electrode 907, and a resin was applied as a surface protective layer (not shown) to complete a solar cell. The thus obtained solar cell has an AM value of 1.5.
100mW / cm ² from the solar simulator
Then, the photoelectric conversion efficiency was obtained by irradiating the artificial sunlight. Figure 3
4 is a graph showing the relationship between the value of the DC bias for the electrodes 328 and 329 in the film forming container 302 for forming the i-type semiconductor layer 904 and the photoelectric conversion efficiency.

【００９２】これらの結果から、成膜容器３０２端部に
設置した電極３２８,３２９から直流バイアスを印加し
た方が、印加しない場合に比べ、光電変換効率が向上し
た。これは、成膜容器３０２端部付近の基板３０６に不
足していた電界が補われたことで、陽イオンがその部分
の基板３０６表面に衝突しアニール効果が増加して、堆
積膜界面での膜質が向上したためと考えられる。この効
果は、直流バイアスが２０Ｖのときにほぼ最大に達し、
４０Ｖまではやや減少するものの直流バイアスを印加し
ない場合に比べ光電変換効率は高かった。これは、基板
に対する陽イオンの衝突が過剰になり、衝突による膜中
のダングリングボンドの発生のなどの構造破壊による劣
化の影響が無視できなくなるためと考えられる。４０Ｖ
を越える直流バイアスを印加するとスパークが多発し、
放電が安定しなかった。From these results, the photoelectric conversion efficiency was improved when the DC bias was applied from the electrodes 328 and 329 installed at the end of the film forming container 302, compared with the case where the DC bias was not applied. This is because the electric field, which was lacking in the substrate 306 near the edge of the film forming container 302, was compensated for, cations collided with the surface of the substrate 306 in that part, and the annealing effect increased, so that the deposited film interface It is considered that the film quality was improved. This effect reaches almost the maximum when the DC bias is 20V,
Although it decreased to 40 V, the photoelectric conversion efficiency was higher than that when no DC bias was applied. This is considered to be because the collision of cations with the substrate becomes excessive, and the influence of deterioration due to structural destruction such as the generation of dangling bonds in the film due to collision cannot be ignored. 40V
Sparks occur frequently when a DC bias that exceeds the
The discharge was not stable.

【００９３】また、堆積膜形成中の各成膜容器３０１〜
３０３内の不純物濃度を光イオン化質量分析計（ＵＬＶ
ＡＣ社製、ＭＳＱ−４００型）によって測定した。成膜
容器３０２の電極３２８,３２９に直流バイアスを印加
しなかった場合には、他の成膜容器から混入した原料ガ
スが１０²ｐｐｍのオーダーで検出されたのに対し、直
流バイアスを１０Ｖ以上印加した場合には、他の成膜容
器から混入した原料ガスの濃度は１０ｐｐｍのオーダー
であった。このことより、電極３２８,３２９への直流
バイアスの印加によって、成膜容器間の原料ガスの混入
を抑えられることが確かめられた。Further, each of the film forming containers 301 to 301 during the formation of the deposited film.
The impurity concentration in 303 is determined by the photoionization mass spectrometer (ULV
ACQ, MSQ-400 type). When the DC bias was not applied to the electrodes 328 and 329 of the film forming container 302, the source gas mixed from other film forming containers was detected in the order of 10 ² ppm, while the DC bias was 10 V or more. When applied, the concentration of the source gas mixed from another film forming container was on the order of 10 ppm. From this, it was confirmed that the application of the DC bias to the electrodes 328 and 329 can suppress the mixture of the raw material gas between the film forming containers.

【００９４】（実験例２）ｉ型半導体層９０４を膜厚３
０００Åのｉ型アモルファスＳｉＣ（ｉ−ＳｉＣ）層と
し、ｐ型半導体層９０５を膜厚１００Åのｉ型微結晶Ｓ
ｉＣ（ｐ型μｘ−ＳｉＣ）層としたこと以外は実験例１
と同様にして、太陽電池を作成した。作成時の成膜条件
は表２に示すとおりであり、また、ｉ型半導体層９０４
に対応する成膜容器３０２において、各電極３２８,３
２９に加える直流バイアス電圧を０Ｖから５０Ｖまで１
０Ｖ刻みで変えて太陽電池を作成したことも同様であ
る。(Experimental Example 2) The thickness of the i-type semiconductor layer 904 is set to 3
000Å i-type amorphous SiC (i-SiC) layer, and p-type semiconductor layer 905 having a film thickness of 100Å i-type microcrystal S
Experimental Example 1 except that the iC (p-type μx-SiC) layer was used
A solar cell was prepared in the same manner as in. The film forming conditions at the time of formation are as shown in Table 2, and the i-type semiconductor layer 904
In the film deposition container 302 corresponding to
DC bias voltage applied to 29 from 0V to 50V 1
The same applies to the case where the solar cell was prepared by changing the voltage in steps of 0V.

【００９５】その結果、ｎ型半導体層９０３、ｉ型半導
体層９０４、ｐ型半導体層９０５の成膜速度は、それぞ
れ１３Å／ｓ、７５Å／ｓ、４Å／ｓであり、電極１２
８,１２９に印加した直流バイアスの値とは無関係であ
った。また、実験例１と同様にして作成した太陽電池の
光電変換効率を測定したところ、電極３２８,３２９に
直流バイアスを印加した方が、印加しない場合に比べ、
光電変換効率が高かった。直流バイアスの値と光電変換
効率との関係も実験例１と同様のものであって、値２０
Ｖで光電変換効率が最大となり、４０Ｖに向けて徐々に
光電変換効率が低下した。As a result, the film forming rates of the n-type semiconductor layer 903, the i-type semiconductor layer 904, and the p-type semiconductor layer 905 are 13Å / s, 75Å / s, and 4Å / s, respectively, and the electrode 12
It was independent of the value of the DC bias applied to 8,129. In addition, when the photoelectric conversion efficiency of the solar cell produced in the same manner as in Experimental Example 1 was measured, it was found that applying a DC bias to the electrodes 328 and 329 compared to the case where it was not applied,
The photoelectric conversion efficiency was high. The relationship between the value of the DC bias and the photoelectric conversion efficiency is the same as in Experimental Example 1, and the value of 20
The photoelectric conversion efficiency became maximum at V, and the photoelectric conversion efficiency gradually decreased toward 40V.

【００９６】[0096]

【表２】 [Table 2]

【００９７】さらに、ＡＭ値１.５、エネルギー密度１
００ｍＷ／ｃｍ²の擬似太陽光に５００時間連続して照
射したのちの光電変換効率を測定したところ、初期値
（擬似太陽光を照射する前の値）に比べ変化は９％以内
に納まり、変化率への直流バイアス値による影響は認め
られなかった。Furthermore, an AM value of 1.5 and an energy density of 1
When photoelectric conversion efficiency was measured after irradiating simulated sunlight of 00 mW / cm ² for 500 hours continuously, the change was within 9% compared to the initial value (value before irradiating simulated sunlight). The effect of the DC bias value on the rate was not observed.

【００９８】（実験例３）図１に示す堆積膜形成装置で
は、巻き出し室３２４と巻き取り室３２５の間に、３個
の成膜容器３０１〜３０３が直列に設けられているが、
この３個の成膜容器３０１〜３０３をさらに反復して設
けた構成の堆積膜形成装置（成膜容器は合計６個）を使
用し、図９(c)に示すタンデム構成の太陽電池を作成し
た。(Experimental Example 3) In the deposited film forming apparatus shown in FIG. 1, three film forming containers 301 to 303 are provided in series between the unwinding chamber 324 and the winding chamber 325.
A tandem solar cell shown in FIG. 9 (c) is produced by using a deposited film forming apparatus (a total of 6 film forming containers) in which the three film forming containers 301 to 303 are repeatedly provided. did.

【００９９】基板９０１としてはステンレス製の帯状基
材、下部電極５０２としてはアルミニウム引出し電極と
銀反射層の２層で構成されるものを使用した。第１のｐ
ｉｎ接合９１１において、ｎ型半導体層９０３としてｎ
型アモルファスシリコン（ｎ−Ｓｉ）層を使用し、ｉ型
半導体層９０４としてｉ型アモルファスシリコンゲルマ
ニウム（ｉ−ＳｉＧｅ）層を用い、ｐ型半導体層９０５
としてｐ型微結晶シリコン（ｐ型μｘ−Ｓｉ）層を使用
した。第２のｐｉｎ接合９１２において、ｎ型半導体層
９０３としてｎ型アモルファスシリコン（ｎ−Ｓｉ）層
を使用し、ｉ型半導体層９０４としてｉ型アモルファス
シリコン（ｉ−Ｓｉ）層を用い、ｐ型半導体層９０５と
してｐ型微結晶シリコン（ｐ型μｘ−Ｓｉ）層を使用し
た。As the substrate 901, a strip-shaped base material made of stainless steel was used, and as the lower electrode 502, one having two layers of an aluminum extraction electrode and a silver reflection layer was used. First p
In the in-junction 911, n is formed as the n-type semiconductor layer 903.
Type amorphous silicon (n-Si) layer is used, an i type amorphous silicon germanium (i-SiGe) layer is used as the i type semiconductor layer 904, and a p type semiconductor layer 905 is used.
A p-type microcrystalline silicon (p-type μx-Si) layer was used as. In the second pin junction 912, an n-type amorphous silicon (n-Si) layer is used as the n-type semiconductor layer 903, an i-type amorphous silicon (i-Si) layer is used as the i-type semiconductor layer 904, and a p-type semiconductor A p-type microcrystalline silicon (p-type μx-Si) layer was used as the layer 905.

【０１００】各層の成膜条件は表３に示すとおりであ
り、実験例１と同様の手順によって太陽電池を作成し
た。第１および第２のｐｉｎ結合９１１,９１２におけ
るｉ型半導体層９０４の堆積に使用する成膜容器は、実
験例１における成膜容器３０２と同様にものとして、成
膜中に直流バイアス電圧を印加するようにした。第２の
ｐｉｎ接合９１２側のｉ型半導体層９０３（ｉ−Ｓｉ
層）に対しては、実験例１の結果より、バイアス印加棒
３１４に印加する直流バイアスを８０Ｖとし、各電極３
２８,３２９に印加する直流バイアス電圧を２０Ｖとし
た。第１のｐｉｎ接合９１１側のｉ型半導体層９０４
（ｉ−ＳｉＧｅ層）に対しては、バイアス印加棒３１４
に加える直流バイアスを９０Ｖとし、電極３２８,３２
９に印加する直流バイアスを０Ｖから５０Ｖまで１０Ｖ
刻みで変化させてそれぞれ太陽電池を作成した。The film forming conditions for each layer are as shown in Table 3, and a solar cell was prepared by the same procedure as in Experimental Example 1. The film formation container used for depositing the i-type semiconductor layer 904 in the first and second pin bonds 911 and 912 is the same as the film formation container 302 in Experimental Example 1, and a DC bias voltage is applied during film formation. I decided to do it. The i-type semiconductor layer 903 (i-Si) on the second pin junction 912 side
For the layer), from the results of Experimental Example 1, the DC bias applied to the bias applying rod 314 was set to 80 V, and each electrode 3
The DC bias voltage applied to 28,329 was set to 20V. The i-type semiconductor layer 904 on the first pin junction 911 side
For the (i-SiGe layer), a bias applying rod 314
The DC bias applied to the electrodes is set to 90V, and the electrodes 328, 32
DC bias applied to 9 from 0V to 50V 10V
Solar cells were created by changing the intervals.

【０１０１】[0101]

【表３】 [Table 3]

【０１０２】その結果、第１のｐｉｎ接合９１１につい
て、ｎ型半導体層９０３、ｉ型半導体層９０４、ｐ型半
導体層９０５の成膜速度は、それぞれ１３Å／ｓ、７５
Å／ｓ、４Å／ｓであり、第２のｐｉｎ接合９１２につ
いて、ｎ型半導体層９０３、ｉ型半導体層９０４、ｐ型
半導体層９０５の成膜速度は、それぞれ１１Å／ｓ、１
２５Å／ｓ、４Å／ｓであり、いずれも電極３２８,３
２９に印加した直流バイアスの値とは無関係であった。
また、実験例１と同様に光電変換効率を測定したとこ
ろ、第１のｐｉｎ接合側９１１のｉ型半導体層９０４
（ｉ−ＳｉＧｅ層）の堆積に際して電極３２８,３２９
に直流バイアスを印加したものの方が、印加しないもの
に比べ、光電変換効率が向上した。また、直流バイアス
の値と光電変換効率との関係についても、実験例１や２
と同様の傾向が認められた。As a result, regarding the first pin junction 911, the film forming rates of the n-type semiconductor layer 903, the i-type semiconductor layer 904, and the p-type semiconductor layer 905 are 13 Å / s and 75, respectively.
Å / s, 4Å / s, and with respect to the second pin junction 912, the film forming rates of the n-type semiconductor layer 903, the i-type semiconductor layer 904, and the p-type semiconductor layer 905 are 11 Å / s and 1, respectively.
25Å / s, 4Å / s, all electrodes 328,3
It was independent of the value of the DC bias applied to 29.
Further, when the photoelectric conversion efficiency was measured in the same manner as in Experimental Example 1, the i-type semiconductor layer 904 on the first pin junction side 911 was measured.
Electrodes 328 and 329 for depositing (i-SiGe layer)
The photoelectric conversion efficiency was improved in the case where the DC bias was applied to the case as compared with the case where the DC bias was not applied. Regarding the relationship between the value of the DC bias and the photoelectric conversion efficiency, Experimental Examples 1 and 2
The same tendency was observed.

【０１０３】さらに、ＡＭ値１.５、エネルギー密度１
００ｍＷ／ｃｍ²の擬似太陽光に５００時間連続して照
射したのちの光電変換効率を測定したところ、初期値
（擬似太陽光を照射する前の値）に比べ変化は９％以内
に納まり、変化率への直流バイアス値による影響は認め
られなかった。Further, the AM value is 1.5 and the energy density is 1
When photoelectric conversion efficiency was measured after irradiating simulated sunlight of 00 mW / cm ² for 500 hours continuously, the change was within 9% compared to the initial value (value before irradiating simulated sunlight). The effect of the DC bias value on the rate was not observed.

【０１０４】[0104]

【発明の効果】以上説明したように本発明は、複数のバ
イアス電圧印加手段のうち１つ以上をスリット状開口部
から５０ｍｍ以内の位置に設けることにより、成膜容器
端部でのバイアス電界の強度が改善され、形成される堆
積膜の特性が向上するという効果がある。As described above, according to the present invention, by providing one or more of the plurality of bias voltage applying means at a position within 50 mm from the slit-shaped opening, the bias electric field at the end of the film forming container is reduced. The strength is improved, and the characteristics of the deposited film formed are improved.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の一実施例でのマイクロ波プラズマＣＶ
Ｄ装置の構成を示す図である。FIG. 1 is a microwave plasma CV according to an embodiment of the present invention.
It is a figure which shows the structure of D apparatus.

【図２】成膜容器の要部を拡大して示す透視概略図であ
る。FIG. 2 is a perspective schematic view showing an enlarged main part of a film forming container.

【図３】バイアス電圧と光電変換効率との関係を示す特
性図である。FIG. 3 is a characteristic diagram showing a relationship between bias voltage and photoelectric conversion efficiency.

【図４】従来のマイクロ波プラズマＣＶＤ装置の構成を
示す模式断面図である。FIG. 4 is a schematic cross-sectional view showing the configuration of a conventional microwave plasma CVD apparatus.

【図５】従来の移動成膜式マイクロ波プラズマＣＶＤ装
置の構成を示す模式断面図である。FIG. 5 is a schematic cross-sectional view showing the structure of a conventional moving film forming type microwave plasma CVD apparatus.

【図６】従来のマイクロ波プラズマＣＶＤ装置における
バイアス電界のかかり方を示す模式図である。FIG. 6 is a schematic diagram showing how a bias electric field is applied in a conventional microwave plasma CVD apparatus.

【図７】バイアス印加手段の設置位置を検討するために
使用した実験装置の構成を示す模式断面図である。FIG. 7 is a schematic cross-sectional view showing the configuration of an experimental device used to study the installation position of bias applying means.

【図８】成膜容器端部からの距離と暗導電率との関係を
示す特性図である。FIG. 8 is a characteristic diagram showing the relationship between the distance from the end of the film forming container and dark conductivity.

【図９】(a)〜(d)はそれぞれ太陽電池の構成を示す概略
断面図である。9 (a) to 9 (d) are schematic cross-sectional views each showing a configuration of a solar cell.

【図１０】(a)〜(d)はｉ型半導体層のバンドギャッププ
ロファイルを示す図である。10A to 10D are diagrams showing bandgap profiles of an i-type semiconductor layer.

【図１１】(a)〜(d)はｉ型半導体層のフェルミレベルプ
ロファイルを示す図である。11A to 11D are diagrams showing Fermi level profiles of an i-type semiconductor layer.

【符号の説明】[Explanation of symbols]

３０１〜３０３ 成膜容器 ３０６ 基板 ３１２，３１３ 原料ガス供給管 ３１４ バイアス電圧印加棒 ３１５〜３１７ 誘電体窓 ３２８，３２９ 電極 ３３０，３３１ 絶縁体 301-303 film forming container 306 substrate 312,313 Raw material gas supply pipe 314 Bias voltage applying rod 315-317 Dielectric window 328,329 electrodes 330,331 insulator

───────────────────────────────────────────────────── フロントページの続き (72)発明者 酒井 明 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 芳里 直 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 越前 裕 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 杉山 秀一郎 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 平２−138475（ＪＰ，Ａ) 特開 平３−72083（ＪＰ，Ａ) 特開 平４−26764（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) C23C 16/00 - 16/56 H01L 21/205 H01L 21/31 H05H 1/46 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Akira Sakai, 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor, Nao Yoshiri, 3-30-2 Shimomaruko, Ota-ku, Tokyo Ki Inside the Canon Inc. (72) Yutaka Echizen 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor Shuichiro Sugiyama 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (56) References JP-A-2-138475 (JP, A) JP-A-3-72083 (JP, A) JP-A-4-26764 (JP, A) (58) Fields investigated (Int. Cl. ⁷⁾ , DB name) C23C 16/00-16/56 H01L 21/205 H01L 21/31 H05H 1/46

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 真空排気可能な成膜容器と、前記成膜容
器内に基板を連続的に通過させるための基板搬送手段
と、前記成膜容器の側壁両側に設けられ前記基板を通過
させるためのスリット状開口部と、前記成膜容器内にマ
イクロ波を導入するマイクロ波導入手段と、前記成膜容
器に取り付けられた複数のバイアス電圧印加手段とを有
する堆積膜形成装置を使用し、マイクロ波プラズマＣＶ
Ｄ法により前記基板上に堆積膜を形成する堆積膜形成方
法において、 前記バイアス電圧印加手段のうち１つ以上を、前記スリ
ット状開口部から５０ｍｍ以内の位置に設けることを特
徴とする堆積膜形成方法。1. A film-forming container capable of being evacuated, a substrate transfer means for continuously passing a substrate into the film-forming container, and a side wall of the film-forming container for passing the substrate. Using a deposition film forming apparatus having a slit-shaped opening, a microwave introducing unit for introducing microwaves into the film forming container, and a plurality of bias voltage applying units attached to the film forming container. Wave plasma CV
In the deposited film forming method for forming a deposited film on the substrate by the D method, at least one of the bias voltage applying means is provided at a position within 50 mm from the slit-shaped opening. Method. 【請求項２】 真空排気可能な成膜容器と、前記成膜容
器内に基板を連続的に通過させるための基板搬送手段
と、前記成膜容器の側壁両側に設けられ前記基板を通過
させるためのスリット状開口部と、前記成膜容器内にマ
イクロ波を導入するマイクロ波導入手段と、前記成膜容
器に取り付けられた複数のバイアス電圧印加手段とを有
し、マイクロ波プラズマＣＶＤ法により前記基板上に堆
積膜を形成する堆積膜形成装置において、 前記バイアス電圧印加手段のうち１つ以上が、前記スリ
ット状開口部から５０ｍｍ以内の位置に設けられている
ことを特徴とする堆積膜形成装置。2. A film-forming container capable of being evacuated, a substrate transfer means for continuously passing the substrate into the film-forming container, and a side wall of the film-forming container for passing the substrate. A slit-shaped opening, a microwave introducing unit for introducing microwaves into the film forming container, and a plurality of bias voltage applying units attached to the film forming container, and the microwave plasma CVD method is used to A deposited film forming apparatus for forming a deposited film on a substrate, wherein at least one of the bias voltage applying means is provided at a position within 50 mm from the slit-shaped opening. .