JP3478800B2 - 短インタリーブ制約を具備した効率的ランレングス制限コード - Google Patents

短インタリーブ制約を具備した効率的ランレングス制限コード

Info

Publication number
JP3478800B2
JP3478800B2 JP2000556372A JP2000556372A JP3478800B2 JP 3478800 B2 JP3478800 B2 JP 3478800B2 JP 2000556372 A JP2000556372 A JP 2000556372A JP 2000556372 A JP2000556372 A JP 2000556372A JP 3478800 B2 JP3478800 B2 JP 3478800B2
Authority
JP
Japan
Prior art keywords
bit
code
word
data
bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000556372A
Other languages
English (en)
Other versions
JP2002519799A (ja
Inventor
ツアン、キンヒン、ポール
ラブ、ベルナルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seagate Technology LLC
Original Assignee
Seagate Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seagate Technology LLC filed Critical Seagate Technology LLC
Publication of JP2002519799A publication Critical patent/JP2002519799A/ja
Application granted granted Critical
Publication of JP3478800B2 publication Critical patent/JP3478800B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

【発明の詳細な説明】
【０００１】（技術分野） 本発明はディジタル通信システムに係わり、更に詳細に
はディスク・ドライブ内の符号化および復号化システム
に関する。
【０００２】ディジタル通信システムの分野において、
ディジタル情報は送信機から受信機へチャンネルを通し
て搬送される。「チャンネル」は一般化された用語であ
って、多くの異なる媒体、例えば記録媒体、電話回線お
よび電磁スペクトルを含むことが出来る。例えば磁気デ
ィスク・ドライブの様なデータ記憶装置では、チャンネ
ルは記憶媒体を含み、またディジタル情報は記憶媒体に
送信されしばらくの間記憶され復元されて受信機に配信
される。
【０００３】典型的なディスク・ドライブは１つまたは
複数の剛性ディスクを含み、これらはハブまたはスピン
ドル上で回転するように装着されている。各々のディス
クは、流体力学ベアリングと変換器とで形成された関連
するデータ・ヘッドを有し、ディスクの表面と通信を行
う。電気機械駆動器がデータ・ヘッドをディスク表面上
で、トラック検索操作を行うために容易に移動させて、
その変換器をディスク表面上の希望するトラックの直上
に保持して次の操作に備える。ドライブ制御装置はディ
スク・ドライブをホスト・トスから受信した命令に基づ
いて制御し、情報をディスクからリトリーブしたり、情
報をディスク上に格納する。ドライブ制御装置は種々の
サブシステムを含み、典型的にホスト・システムと通信
するための「ホスト・インタフェース」、駆動器を制御
するための「サーボ式サブシステム」、および記憶媒体
からの記録データを復元するための「読み出しチャンネ
ル」を含む。
【０００４】情報は典型的にディスク表面上の同心円デ
ータ・トラック内に格納されている。変換器を流れる電
流の向きは、ディスク表面上の選択されたデータ・トラ
ック内で磁束の反転を符号化するように制御される。非
ゼロ復帰反転方式（NRZI: Non-Return-to-Zero-Invers
e）符号化として知られている符号化の１つの型式で
は、ディジタル「１」はデータ・トラック内の１つのビ
ット位置から次への磁束反転で表現され、ディジタル・
ゼロは１つのビット位置から次への磁束反転が欠落して
いることで表現されている。
【０００５】ディスクからデータをリトリーブする際
に、ディスク制御装置は電気機械駆動器を、データ・ヘ
ッドが希望するデータ・トラックの上を浮上し、そのデ
ータ・トラック内に格納されている磁束反転を検出し、
そして読み出し信号をそれらの磁束反転に基づいて生成
するように制御する。この読み出し信号は典型的に調整
されて、ドライブ制御装置によって復号され、その磁束
反転で表現されているデータが復元される。
【０００６】ディスク・ドライブ格納チャンネルを含む
全てのチャンネルは、その搬送信号の中に雑音を含む。
このチャンネル雑音に起因する信号エラーを検出し、場
合によっては訂正するために非常に多数の符号化技術が
開発されてきている。これらの符号化技術は複数のデー
タ・ビットで形成されているデータ・ワードを複数の符
号ビットで形成されている符号ワードに変換する。符号
ワードの中に組み込まれている符号化制約により、チャ
ンネルから受信された信号のエラー検出また場合によっ
ては訂正が可能となる。
【０００７】データ・ビット数に対する符号ビット数の
平均比率は、符号の符号率として知られている。一般的
に受信信号のエラー検出および訂正能力は符号率が減少
すると共に増すが、それは符号比が小さいと言うことは
符号ワードにより多くの数の追加ビットがあることを意
味するからである。しかしながら、符号化器によって追
加された各々の追加ビットはその信号をチャンネルを通
して送信するために必要な時間とエネルギーを増加させ
る。従って、符号を送るために必要な時間およびエネル
ギーを最小化するために、符号率は最小とされなければ
ならない。
【０００８】検出手法に依存して、符号はある種の制約
を符号ワード・パターンの中に組み入れている。例え
ば、ディスク・ドライブにおいて、磁気媒体を回転させ
るスピンドル・モータの回転速度は時間と共に変化す
る。この結果、読み出し信号電圧パルスの間で時間間隔
が不均一となってしまう。フェイズロックループ（ＰＬ
Ｌ）を使用して読みとりタイミング・クロックの位相と
周波数を、読み出し信号電圧パルスの位相と周波数にロ
ックする。ＰＬＬが確実に定期的に更新されるようにす
るために、連続するゼロの個数を最大数「ｋ」を超えな
いように制限する符号を使用することが出来る。この種
の符号は「ｋ」制約を具備したランレングス制限（ＲＬ
Ｌ）符号として知られている。「ｋ」の値が小さいとＰ
ＬＬ内のタイミングに間してより大きな最小更新率が保
証される。しかしながら「ｋ」の値が小さいと、より小
さな実現可能符号率を具備した更に多数の制約付き符号
を生成する。
【０００９】部分応答最尤（PRML: Partial Response M
aximum Likelihood）シグナリングを採用し、データを
復元するためにビタビ検出器を使用している磁気記録チ
ャンネルでは、別の制約「ｉ」を符号の中に組み入れ
て、ビタビ・アルゴリズム内の遅延を制限することが可
能である。符号ワードのストリーム内のこの「ｉ」制約
は、そのストリーム内のバイナリー・ディジットの２つ
のインターリーブされたサブ・シーケンスの各々の中で
のゼロの最大ランレングスを表す。サブ・シーケンスの
１つはストリームの奇数指標バイナリー・ディジットを
取り込んで形成され、もう一方のサブ・シーケンスはス
トリームの偶数指標バイナリー・ディジットを取り込ん
で形成される。「ｉ」制約はビタビ・アルゴリズム内の
判定の遅延に直接影響を与え、またエラー伝搬の長さに
影響するので、「ｉ」制約を可能な限り短く保つことが
有利である。
【００１０】チャンネルへのバイナリー入力のシーケン
スにはC0,C1,C2,....とラベル付けられていると仮定す
る。その簡潔な表記である
【００１１】 は、入力シーケンスの「Ｄ変換」と呼ばれ、これは単位
遅延演算子「Ｄ」を使用し、この表記の世界で知られて
いるようにDkの係数ckがこのチャンネルへの第k番目入
力を表す。磁気記録用の部分応答チャンネルは記憶媒体
から受信された出力を調整して、個別に切り分けられた
入力ビットへのサンプリングされたシステムの応答が、
特性部分応答多項式、または「チャンネル伝達関数」、
P(D)で与えられるようにする。磁気記録用の部分応答チ
ャンネルは、しばしば下記の形式の部分応答多項式を有
する、
【００１２】 ここでｎは正の整数である。チャンネルの雑音無し出力
のＤ変換、v(D)は次式で与えられる、
【００１３】 ここで積は通常の多項式乗算で行われる。
【００１４】P(D)の(1-D)(1+D)係数があるため、チャン
ネルは偶数および奇数指標バイナリー・サブ・シーケン
ス内で同一バイナリー入力シンボルが長く続く場合、お
よび全体シーケンスとして組み合わされて交互に変化す
る入力シンボルが長く続く場合に、全てゼロの応答を有
する。これらのシーケンスは、読み出しチャンネルの閉
ループ制御を行うための位相および強度情報が僅かしか
含まれていないので取り除かれる。
【００１５】希望するチャンネル入力シーケンスを生成
するための１つの方法は、データ・チャンネルの入力部
で符号化器と前置符号化器を使用することである。符号
化器はチャンネルの中に格納されるべき使用者データ・
ワードを選択された制約を有する符号ワードに、この符
号ワードが望ましくないビットシーケンスを除くように
変換する。前置符号化器は更にその符号ワードを調整
し、下記の形式の伝達関数を有する、
【００１６】 此処で は排他論理和演算を表す。符号化器はバイナリー符号化
されたシーケンスb(D)を生成し、これは前置符号化器に
入力される。前置符号化器の出力はチャンネル入力c(D)
であって、下記で与えられる、
【００１７】 調整された符号ワードは続いてチャンネルに供給され
る。雑音を含んだ部分応答チャンネルの出力が受信され
た場合は、検出器および復号器が使用されて元の使用者
データを評価する。
【００１８】本発明はこれらおよびその他の問題を解決
し、従来技術に較べて更に別の特長を提供する。
【００１９】（発明の概要） 本発明の１つの特徴として、チャンネルを通して送信す
るために、連続するデータ・ワードを連続する符号ワー
ドに符号化する方法が提供されている。各々の連続する
データ・ワードは第１および第２部分に分割される。各
々の連続するデータ・ワードの第１部分は対応する第１
符号パターンおよび選択された符号に基づく対応する状
態変数に写像される。各々の連続するデータ・ワードの
第２部分は、状態変数に関連した対応する第２符号パタ
ーンに、選択された符号に基づいて写像される。第１お
よび第２符号パターンは結合されて各々の連続する符号
ワードを形成する。連続する符号ワードは連結されて複
数のビット位置を有する符号化されたビット・ストリー
ムを形成する。ランレングス制約が選択された符号の中
に組み入れられて、符号化されたビット・ストリームが
複数のビット位置の隣接する１つの中で有する連続した
同一バイナリー記号が最大７となるようにしている。イ
ンタリーブ制約が選択された符号の中に組み入れられ
て、符号化されたビット・ストリームが複数の１つ置き
のビット位置の中で有する連続した同一バイナリー記号
を有が最大５となるようにしている。
【００２０】本発明の別の特徴は、連続したデータ・ワ
ードを、それぞれ連続した符号ワードにに符号化するた
めの符号化器に関連し、これらの符号ワードは互いに連
結されて符号化されたビット・ストリームを形成する。
この符号化器は連続するデータ・ワードを受信するため
のｍビット・データ・ワード入力、ｎビット符号ワード
出力および第１および第２符号化器とを含む。第１符号
化器は、ｍビット・データ・ワード入力に結合されたｐ
ビット・データ・ワード入力、ｎビット符号ワード出力
に結合されたｕビット符号ワード出力、および状態変数
出力を含む。第２符号化器はｍビット・データ・ワード
入力に結合されたｑビット・データ・ワード入力、ｎビ
ット符号ワード出力に結合されたｖビット符号ワード出
力、および状態変数出力に結合された状態変数入力を含
み、ここでｍ，ｎ，ｐ，ｑ，ｕおよびｖは整数変数で、
ｐ＋ｑ＝ｍ，ｕ＋ｖ＝ｎおよびｕ＜ｐである。第１およ
び第２符号化器は１つの符号を実現し、これはｎビット
符号ワード出力上の符号化されたビット・ストリーム内
で隣接するビット位置のシーケンス内に出現する連続し
た同一バイナリー記号の第１数を、最大７に制限し、ｎ
ビット符号ワード出力上の符号化されたビット・ストリ
ーム内の偶数および奇数指標ビット位置のサブ・シーケ
ンス内に出現する連続した同一バイナリー記号の第２数
を最大５に制限する。
【００２１】本発明の別の特徴は、ディスク・ドライブ
格納チャンネルに関連し、これは変換器と書き込みチャ
ンネルとを含む。この変換器はデータ格納ディスクと通
信することが可能である。書き込みチャンネルが変換器
に結合されていて、連続したデータ・ワードを連続した
符号ワードに、選択された符号に基づいて符号化して符
号化されたビット・ストリームを形成し、これは続いて
前置符号化されて変換器にチャンネル入力として供給さ
れる。選択された符号は連続した符号ワードを、符号化
されたビット・ストリーム内の隣接するビット位置内に
連続した同一バイナリー記号が続けられるのは最大７つ
に制約し、また符号化されたビット・ストリーム内の偶
数指標ビット位置および奇数指標ビット位置内に連続し
た同一バイナリー記号が続けられるのは最大５つに制約
している。
【００２２】（好適な実施例の詳細な説明） 図１はディスク・ドライブ１００の透視図であり、この
中で本発明は有用である。ディスク・ドライブ１００は
基板１０２及び上部カバー（図示せず）を具備したハウ
ジングを含む。ディスク・ドライブ１００は更にディス
ク・パック１０６を含み、これはスピンドル・モータ
（図示せず）上に、ディスク・クランプ１０８で装着さ
れている。ディスク・パック１０６は複数の個別ディス
クを含み、それらは中心軸１０９の周りに共に回転する
ように装着されている。各々のディスク表面は関連する
ヘッド１１０を有し、これはディスク表面と通信するよ
うにディスク・ドライブ１００に装着されている。図１
に示す例では、複数のヘッド１１０が複数の懸架装置１
１２で支えられており、これらは続いて駆動装置１１６
のトラック・アクセス腕１１４に取り付けられている。
図１に示される駆動装置は回転可動コイル駆動装置とし
て知られている型式のものであり、全体として１１８で
示されている音声コイル・モータ（ＶＣＭ）を含む。音
声コイル・モータ１１８は駆動装置１１６を取り付けら
れているヘッド１１０と共にピボット軸１２０の周りに
回転させて、ヘッド１１０をディスク内径１２４とディ
スク外径１２６の間の弧状経路１２２に沿って希望する
データ・トラックに位置決めする。音声コイル・モータ
は内部回路１２８の制御の下動作する。
【００２３】内部回路１２８内の書き込み回路は格納さ
れるべきデータを連続した符号ワードに符号化し、その
符号ワードをシリアル・アナログ書き込み信号の形式で
ヘッド１１０上の書き込み変換器に送り、この変換器は
磁束反転をディスク表面上の磁気層の中に符号化する。
読み出し操作中、ヘッド１１０内の読み出し変換器は磁
束反転を検出し、シリアル・アナログ読み出し信号を生
成する。このアナログ読み出し信号はシリアル・ディジ
タル信号に変換され、これは内部回路１２８内の検出器
および復号器回路に提供されて復元データ信号を生成す
る。
【００２４】図２は、本発明の１つの実施例に基づく一
般化された通信システム１４８のブロック図であり、こ
れは例えばディスク・ドライブ１００の中に形成するこ
との出来る。通信システム１４８は符号化器１５０を含
み、これは連続したデータ・ワード１５２を受信して、
その連続したデータ・ワードを連続した符号ワード１５
３に符号化する。各々のデータ・ワードは任意の個数の
記号を含むことが出来る。例えばバイナリー・システム
において、各々の記号は１つの論理データ・ビットを表
している。ディスク・ドライブに応用する場合、共通デ
ータ・ワード長は８または１６ビットである。以下に更
に詳細に説明するように、連続したデータ・ワードは
「ｋ」および「ｉ」制約を具備したランレングス制限符
号を用いて連続した符号ワードに符号化されており、此
処で「ｉ」制約は選択された符号率に対して出来るだけ
小さくする。エラー伝搬を制限するために、各々の符号
ワードは２つのより短い符号ワードを連結して形成され
る。符号化器１５０は状態駆動型であり、全ての符号ワ
ードはその状態が少ない個数のビット、例えば各符号ワ
ードの先頭４ビット、を用いて決定出来るように注意深
く選択されている。符号化器は組み合わせ論理回路のま
たは、各使用者データ・ワードとその対応する符号ワー
ド間の変換を行う対照表を具備したソフトウェアで実現
できる。その他のハードウェアおよびソフトウェアで実
現したものも使用可能である。
【００２５】パラレル／シリアル変換器１５５は連続し
た符号ワード１５３を受信し、各符号ワードをシリアル
表現に変換して、そのシリアル表現を連結して符号ワー
ド・ビット１５４のシリアル・ストリームを生成する。
前置符号化器１５６はシリアル符号ワード・ストリーム
１５４を受信し、チャンネルからの信号を復元するため
に使用される検出器の型式に対して最適化されるように
そのシーケンスを調整する。１つの実施例において、前
置符号化器１５６はそのシーケンスを先の式４で与えら
れる多項式に基づいて調整する。前置符号化器１５６は
符号化された書き込み信号１５８を生成し、これはチャ
ンネル１６０に供給される。
【００２６】ディスク・ドライブ１００において、チャ
ンネル１６０はヘッド１１０内書き込み変換器、ディス
ク・パック１０６、およびヘッド１１０内読み出し変換
器を含む。符号化された書き込み信号は書き込み変換器
によってディスク表面上に格納される。読み出し操作中
に、読み出し変換器は格納されている符号化された情報
をディスク表面から読みとり、その符号化された情報を
受信機／検出器１６２に読み出し信号１６４として搬送
する。受信機／検出器１６２は読み出し信号１６４を増
幅してフィルタを通し、符号化された情報をその読み出
し信号からいくつかの既知の検出方法の１つを用いて復
元する。例えば、受信機／検出器１６２はビタビ検出
器、判定フィードバック等値化（DFE: Decision Feedba
ck Equalization）、判定フィードバックを具備した固
定遅延ツリー検索（FDTS/DF :Fixed-Delay Tree Search
with Decision Feedback）または縮小状態シーケンス
検出（RSSE :Reduced State Sequence detection）を含
む。チャンネル１６０からの信号を検出して増幅した
後、受信機／検出器１６２は符号ワード・ビットの復元
されたシーケンス１６５を生成し、これはシリアル／パ
ラレル変換器１６３に供給される。符号ワード・ビット
のシーケンス１６５はシリアル／パラレル変換器１６３
の入力部ではシリアル形式である。
【００２７】シリアル／パラレル変換器１６３はこれら
のビットを符号ワードにグループ化し、その符号ワード
をシリアル形式からパラレル形式に変換する。連続して
復元された符号ワード１６６は符号化器１５０で生成さ
れた符号ワードの長さに対応する長さを有する。シリア
ル／パラレル変換器１６３は続いて連続して復元された
符号ワード１６６をパラレル形式で復号器１６８に出力
する。復号器１６８は符号化器１５０で使用された符号
化規則を逆に使用して連続した符号ワードをそれぞれの
データ・ワード１７０に変換する。
【００２８】符号化器１５０はいくつかの制約を符号ワ
ード１５３内のビットパターン上に組み入れる。ディス
クの回転速度は時間と共に変化しうるので、フェイズロ
ックループ（ＰＬＬ）を使用して、読み出しタイミング
・クロックの位相と周波数を読み出し信号１６４の位相
と周波数にロックする。ＰＬＬが確実に定期的に更新さ
れるようにするために、符号化器１５０は符号ワード・
ストリーム１５３内の連続するゼロの個数を最大数
「ｋ」を超えないよう制限する符号を使用する。この種
の符号はグローバル「ｋ」または「ｇ」制約を具備し
た、ランレングス制限（RLL :Run Length Limited）符
号として知られている。符号化器１５０はまた符号ワー
ド・ストリーム１５３内でインターリーブされた各々２
つのサブ・シーケンス内でのゼロの最大ランレングスも
制限しており、これらのサブシーケンスはそれぞれ符号
ワード・ストリーム１５３内の、奇数指標バイナリー・
ディジットおよび偶数指標バイナリー・ディジットで形
成されている。この種の符号制約は交互配置（インター
リーブ、interleaved）「ｉ」制約として知られてい
る。この「ｉ」制約はビタビ・アルゴリズム内の判定遅
延に直接悪影響を与え、またエラー伝搬の長さに影響す
るので、この「ｉ」制約は好適に指定された符号率に対
して可能な限り短く保たれる。本発明の１つの例では、
符号化器１５０は「ｋ」制約が７で「ｉ」制約が５の１
６／１７率符号を使用しており、これらの制約は隣接す
る符号ワード間の全ての境界に拡張されている。
【００２９】率ｍ／ｎのＲＬＬ符号において、ｍビット
長データ・ワードは選択されたＲＬＬ制約を満足するｎ
ビット長符号ワードに写像され、ここでｍおよびｎは正
の整数である。独立したブロック符号化では、全てのｍ
ビット長データパターンを写像するためには、2m個のｎ
ビット符号ワード・パターンが必要である。例えば、１
６／１７率符号は連続した１６ビットデータ・ワード
（または２つの８ビットデータ・バイト）を連続した１
７ビット符号ワードに写像する。ｍおよびｎが大きい場
合、符号化器は非常に複雑になり、復号器内でのエラー
伝搬がひどくなる。
【００３０】これらの問題を解消するために、符号化器
１５０は各々のｍビットデータ・ワード・パターン１５
２を２つのより小さなパターンに、図３に示すように分
割する。第１パターンはｐビット長で第２パターンはｑ
ビット長であり、ｐ＋ｑ＝ｍであって、ここでｐおよび
ｑは正の整数変数である。ｐビット長データ・ワード・
パターンはｕビット長データ・ワード・パターンに写像
され、ｑビット長データ・ワード・パターンはｖビット
長符号ワード・パターンに写像される、ここでｕおよび
ｖは正の整数変数であって、ｕ＋ｖ＝ｎである。
【００３１】符号制約を満足するＮu個のｕビット長符
号パターンとＮv個のｖビット長符号パターンが存在す
る場合、ＮuおよびＮvはそれぞれ2pおよび2q個のデータ
・ワードを写像するのに十分大きいかがチェックされ
る。全てのｐビット長データ・ワードを写像するために
2p個のｕビット長符号ワードが必要であるので、式６が
満足されなければならない、
【００３２】 同様に、全てのｑビット長符号ワードを写像するために
2q個のvビット長符号ワードが必要であるので、式7が満
足されなければならない、
【００３３】
【００３４】しかしながら、式６および７は要求を充た
す唯一の方法ではない。整数「ｔ」は次のように定義さ
れる、
【００３５】 そして
【００３６】
【００３７】式８および９は式６および７を変形したも
のである。式６および７は個別には変更されないが、例
えば共に式８および９に変更される。式８は各々のｐビ
ットデータ・パターンがｕビット符号ワードパターンの
１つに写像され、また各々のデータ・パターンを１つの
状態数Ｓに関連付けることを保証しており、ここで
【００３８】
【００３９】これは であるので１対１の写像である。ｑビットデータ・パタ
ーンに対して、式９は全てのＮv個のｖビット長符号ワ
ードが、ｔ個のグループに分割出来ることを保証し、一
方で少なくとも2q個の符号ワードを含む。各々のグルー
プには状態数Ｓでラベル付けできる。各々のグループ内
で、各2q個のデータ・パターンはユニークなｖビット符
号ワードに写像出来る。
【００４０】図４は、本発明の１つの実施例に基づいて
ｍビットデータ・ワードをｎビット符号ワードに写像す
るための符号化プロセスを示す流れ図である。ステップ
１７２において、ｍビットデータ・ワード１５２がｐビ
ット・パターンとｑビット・パターンに分割される。ス
テップ１７３で、ｐビット・パターンはｕビット符号ワ
ードと１つの状態数Ｓに写像され、此処でｕ＜ｐであ
る。ステップ１７４でｑビット・パターンが状態数Ｓに
関連するｖビット符号ワードの１つに写像される。ｕビ
ットおよびｖビット符号ワードはステップ１７５で結合
されてｎビット符号ワード１５３を形成する。
【００４１】図５は本発明の１つの実施例に基づいてｎ
ビット符号ワード１６６をｍビットデータ・ワード１７
０に写像するための復号プロセスを示す流れ図である。
ステップ１７８で、ｎビット符号ワード１６６はｕビッ
ト符号パターンとｖビット符号パターンに分割される。
各々の状態数Ｓの中でｖビット・パターンのグループは
ユニークなので、ｖビット・パターンに対する状態数Ｓ
はステップ１７９で決定できる。ステップ１８０におい
て、ｖビット符号パターンが対応するｑビットデータ・
パターンに写像される。ステップ１７９で決定された状
態数Ｓ、およびｕビット符号ワードに基づいて、対応す
るｐビットデータ・パターンがステップ１８１で復元さ
れる。ステップ１８２で、ｐビットおよびｑビットデー
タ・パターンが結合されてｍビットデータ・パターン１
７０が形成される。
【００４２】例 １例において、符号化器１５０および復号器１６８は１
６／１７率ＲＬＬ符号を実現するように構成されてお
り、此処でｍ＝１６，ｎ＝１７，ｋ＝７そしてｉ＝５で
ある。符号化器および復号器を構成するための効率的な
方法は、ｐ＝８，ｑ＝８，ｕ＝７そしてｖ＝１０とする
ことである。「ｋ」および「ｉ」制約を満足する際に、
利用可能な７ビット符号ワードで実現可能な１２８個の
内の８７個と、利用可能な１０ビット符号ワードで実現
可能な１０２４個の内の８１２個が存在する（すなわち
Ｎu＝８７そしてＮv＝８１２である。）
【００４３】例えば「ｔ」が３に等しくなるように選択
される場合、式８が式１１に示されるように満足され
る：
【００４４】 また、式９も式１２に示されるように満足される：
【００４５】
【００４６】ｔ＝３の場合、３つの状態Ｓ０，Ｓ１およ
びＳ２が存在する。十分な１０ビット符号ワードが存在
するので、各々の３状態の中の１０ビット符号ワード
は、任意の符号ワードの状態が復号器１６８によって図
６のステップ１７９で、可能な限り少ないビット数で決
定できるように注意深く選択できる。この構成はエラー
伝搬を制限する助けとなる。表１は１０ビット符号パタ
ーンを１つの例に基づいてそれぞれの状態にグループ化
する場合を示しており、ここで「Ｘ」はバイナリー値
「１」または「０」を有するビット位置を表す。
【００４７】
【表１】
【００４８】このグループ化は１０ビット符号ワードの
状態が、符号ワードの最上位４ビットでユニークに決定
されることを可能にする。エラー・バーストが７ビット
未満で有る限り、復号されたデータのエラーは２つの連
続するデータ・ワードに限定される。１０ビット符号ワ
ードの終わりの７ビットから次の７ビット符号ワードの
第１ビットまで広がる、８ビット・エラー・バースト
は、３つの復号されたワードを汚染する原因となりう
る。
【００４９】１つの実施例において、符号化器１５０は
各々のデータ・ワード・パターンをそれぞれの符号ワー
ドに写像するための状態駆動符号表を用いて、符号ワー
ドを生成する。この状態駆動符号表は選択されたｋ＝７
およびｉ＝５の制約を満たす全ての７ビットおよび１０
ビットパターンを集めて生成される。表２は、各々の８
ビットデータ・ワードD[15:8]を対応する７ビット符号
ワードと、先に例で示した次の状態値Ｓ０−Ｓ２に写像
する状態図表である。データ・ワードは「ＤＡＴＡ」と
ラベル付けられた列内に具備され、対応する符号ワード
は「ＣＷ」とラベル付けられた列内に具備され、そして
対応する次の状態は「ＮＸＳ」とラベル付けられた列内
に具備されている。８ビットデータ・ワードおよび７ビ
ット符号ワードは各々２つの１６進値で表現されてい
る。
【００５０】
【表２】
【００５１】表３−５は状態図表であって、これらは各
８ビットデータ・ワードD[7:0]をそれぞれ状態Ｓ０，Ｓ
１およびＳ２に対する対応する１０ビット符号ワードに
写像する。各データ・ワードD[7:0]に対して、表３，４
または５のいずれかが表２で決定されるD[15:8]に関連
する状態数に依存して使用される。
【００５２】８ビットデータ・ワードは表３−５の左列
に２つの１６進数で「０Ｘ」の様に記載されている。第
２数「Ｘ」は１６進数の０−Ｆを取り得て、これらは表
の最上行に記載されている。従って、８ビットデータ・
ワード「０Ｂ」は１０ビット符号ワード「１０Ｂ」に写
像され、ここで「１０Ｂ」内の「１」は２ビット・バイ
ナリー値に翻訳される。「０」および「Ｂ」は各々４ビ
ット・バイナリー値に翻訳される。各状態Ｓ０−Ｓ２内
の符号ワードはユニークである。従って、符号ワードを
復号する際に、対応する状態はその符号ワードが存在し
ている表を決めることで決定できる。
【００５３】
【表３】
【００５４】
【表４】
【００５５】
【表５】
【００５６】図６はグローバル・ランレングス制約k=
「７」およびインタリーブ制約i=「５」を具備した１６
／１７率符号を生成するための符号化器１５０を図示す
るブロック図である。符号化器１５０は２つの部分、部
分Ａおよび部分Ｂに分割されている。部分Ａは符号テス
タ（Ａ）２０２と符号化器（Ａ）２０４、そして部分Ｂ
は符号テスタ（Ｂ）２０６と符号化器（Ｂ）２０８を含
む。
【００５７】符号化器（Ａ）２０４は入力バス２２０を
介して１６ビットデータ・ワードD[15:0]の最上位８ビ
ットD[15:8]を受信する。これら８ビットは符号化器
（Ａ）２０４の中でA7:0と示されており、これは８ビッ
ト列：A7A6A5A4A3A2A1A0の短縮形である。符号化器
（Ａ）２０４で受信された８ビットのうち、符号テスタ
（Ａ）２０２は、符号テスタ（Ａ）２０２内でＷＡ6:0
と表される最下位７ビットをバス２２２経由で受信す
る。
【００５８】符号テスタ（Ａ）２０２は出力ＴＡ２０３
を生成し、これは符号化器（Ａ）２０４に入力される。
ＴＡ２０３と入力A7:0とに基づいて符号化器（Ａ）２０
４は７ビット符号ワードＹ6:0を出力バス２１０上に生
成する。符号化器（Ａ）２０４はまた３つの状態変数
S0,S1とS2および２つの部分ＢビットＷＢ8とＷＢ9も生
成する。状態変数S0,S1またはS2の１つは活性であり、
これは表２で決定される７ビット符号ワードＹ6:0に関
連する次の状態に依存する。
【００５９】部分ＢのビットＷＢ8およびＷＢ9は符号テ
スタ（Ｂ）２０６にそれぞれ線２１６および２１８を介
して入力される。符号テスタ（Ｂ）２０６はまた、入力
データ・ワードの下位８ビットＤ[7:0]を入力データ・
バス２２４を介して受信する。これらのビットは符号テ
スタ（Ｂ）２０６内で入力ビットＷＢ7:0と記述されて
いる。入力ＷＢ7:0、ＷＢ8およびＷＢ9に基づいて、符
号テスタ（Ｂ）２０６は出力ＴＢ２１４を生成し、これ
は符号化器（Ｂ）２０８に入力される。
【００６０】ＴＢ２１４を受信することに加えて、符号
化器（Ｂ）２０８は状態変数Ｓ0，Ｓ1およびＳ2をそれ
ぞれ線２２８，２３０および２３２を介して、また入力
データ・ワードの下位８ビットＤ[7:0]を入力バス２２
６を介して受信する。符号化器（Ｂ）２０８の中で、入
力データ・ワードの下位８ビットはＢ7:0と記述されて
いる。全ての入力変数に基づいて、符号化器（Ｂ）２０
８は１０個の出力符号ビットＺ9:0を出力バス２１２を
介して生成する。これらのビットはビットＹ6:0に連結
されて、１７ビット符号ワード出力を形成する。
【００６１】符号化器１５０は組み合わせ論理回路で実
現できる。この組み合わせ論理回路は下記の記号を用い
て以下の表で記述できる： “｜” ビット単位のＯＲを表す； “＆” ビット単位のＡＮＤを表す； “＋” 算術和を表す； “＾” 排他論理和ＸＯＲを表す； “！Ｘ” Ｘの反転を表す。
【００６２】加えて、下記の表で添え字番号表記は単一
記述表記に置き換えられる。従ってＳ0はＳ0で表され，
Ｂ1はＢ1で表されるなどなどである。
【００６３】符号テスタ（Ａ）２０２は出力ＴＡ２０３
を入力ＷＡ6:0に基づき、表６の式を用いて生成する：
【００６４】
【表６】
【００６５】符号化器（Ａ）２０４は入力ビットＡ7:0
とＴＡ２０３および下記の表７に示されるブール代数式
を用いて、出力２１０（Ｙ6:0）を生成する。
【００６６】
【表７】 表７ ７ビット符号化器（Ａ）ブール代数式。 入力： A7,A6,A5,A4,A3,A2,A1,A0 （８ビットデータ・ワード） 入力： TA （ＣＴ−Ａより） 出力： Y6,Y5,Y4,Y3,Y2,Y1,Y0 （７ビット符号ワード） 出力： S2,S1,S0 （ＥＮＣ−Ｂへ） 出力： WB9,WB8 （ＣＴ−Ｂへ） NA0=!A3 & !A2 & !A1 & !A0 NA1=!A3 & !A2 & !A1 & A0 NA23=!A3 & !A2 & A1 NA45=!A3 & A2 & !A1 Ga =NA0 Ga6=Ga & A6 Ga5=Ga & A5 Ga4=Ga & A4 Ga3=Ga Ga2=Ga Ga1=Ga Ga0=Ga & A7 Gb =!(A6|A5|A4|A3|NA0) Gb6=Gb & A2 Gb5=Gb & A1 Gb4=Gb & A0 Gb2=Gb Gb1=Gb Gb0=Gb & A7 Gc =!TA & A3 Gc6=Gc & A7 Gc5=Gc & (A6|(A5 & A0)) Gc4=Gc & (A5|A0) Gc3=Gc Gc2=Gc & !A0 Gc1=Gc & (A1 & A0) Gc0=Gc & (A1 & !A0) Gd =!TA & NA45 & !Gb Gd6=Gd & A6 Gd5=Gd & A7 Gd4=Gd & A4 Gd3=Gd Gd1=Gd & A0 Gd0=Gd Ge =!TA & NA1 & !Gb Ge6=Ge & A6 Ge5=Ge Ge4=Ge & (A6^!A4) Ge2=Ge Ge0=Ge & A7 Gf =!TA & NA23 & !Gb Gf6=Gf & A6 Gf5=Gf & (A5 & !A0) Gf4=Gf Gf1=Gf Gf0=Gf & A7 Y6 =(TA & A6)|(!TA & (Ga6|Gb6|Gc6|Gd6|Ge6|Gf6)) Y5 =(TA & A5)|(!TA & (Ga5|Gb5|Gc5|Gd5|Ge5|Gf5)) Y4 =(TA & A4)|(!TA & (Ga4|Gb4|Gc4|Gd4|Ge4|Gf4)) Y3 =(TA & A3)|(!TA & (Ga3|Gc3|Gd3)) Y2 =(TA & A2)|(!TA & (Ga2|Gb2|Gc2|Ge2)) Y1 =(TA & A1)|(!TA & (Ga1|Gb1|Gc1|Gd1|Gf1)) Y0 =(TA & A0)|(!TA & (Ga0|Gb0|Gc0|Gd0|Ge0|Gf0)) S2 = A7 & TA S1 =!A7 & TA S0 =!TA WB9=S2|S1 WB8=S2|S0
【００６７】符号テスタ（Ｂ）２０６は入力データ・ワ
ードの入力ビットＷＢ7:0、符号化器（Ａ）２０４から
のビットＷＢ8およびＷＢ9、そして表８に示すブール代
数式を用いて出力ＴＢ２１４を生成する。
【００６８】
【表８】 表８ １０ビット符号ワードテスタ（Ｂ）ブール代数式 入力： WB9,WB8,WB7,WB6,WB5,WB4,WB3,WB2,WB1,WB0 （１０ビット） 出力： TB UB0=WB9 | WB8 | WB7 | WB6 | WB5 UB1=WB4 | WB3 | WB2 | WB1 | WB0 UB2=WB9 | WB7 | WB5 | WB3 UB3=WB8 | WB6 | WB4 | WB2 UB4=WB7 | WB5 | WB3 | WB1 UB5=WB6 | WB4 | WB2 | WB0 TB =UB0 & UB1 & UB2 & UB3 & UB4 &UB5
【００６９】符号化器（Ｂ）２０８は入力データ・ワー
ド（Ｂ7:0）の下位８ビット、３つの状態変数Ｓ0，Ｓ1
およびＳ2，ＴＢ２１４並びに表９に示されるブール代
数式を用いて、出力ビット２１２（Ｚ9:0）を生成す
る。
【００７０】
【表９】 表９ １０ビット符号化器（Ｂ）ブール代数式。 入力： B7,B6,B5,B4,B3,B2,B1,B0 （８ビットデータ・ワード） 入力： S2,S1,S0 （ＥＮＣ−Ａより） 入力： TB （ＣＴ−Ｂより） 出力： Z9,Z8,Z7,Z6,Z5,Z4,Z3,Z2,Z1,Z0 （１０ビット符号ワード） NA0=!B3 & !B2 & !B1 & !B0 NA1=!B3 & !B2 & !B1 & B0 NA2=!B3 & !B2 & B1 & !B0 NA3=!B3 & !B2 & B1 & B0 Ha =B3 Ha7=Ha & (S1|S2) Ha6=Ha & (S1|S0) Ha5=Ha & !B0 Ha4=Ha Ha2=Ha & B7 Ha1=Ha & B5 Ha0=Ha & B1 Hb =!B3 & B2 HB7=Hb & (S1|S2) Hb6=Hb & (S1|S0) Hb5=Hb & !B1 Hb4=Hb Hb3=Hb Hb2=Hb & B6 Hb1=Hb & B4 Hb0=Hb & B0 Hc =NA0 Hc7=Hc & (S1|S2) Hc6=Hc & (S1|S0) Hc5=Hc & (S1|S0) Hc4=Hc & S2 Hc3=Hc & !B7 Hc2=Hc & !B6 Hc1=Hc & !B5 Hc0=Hc & !B4 Hd =NA2|(S1 & NA3) Hd7=Hd & (S1|S2) Hd6=Hd & (S1|S0) Hd4=Hd & B0 Hd3=Hd Hd2=Hd & (!B6 & !B4) Hd1=Hd & (B7|B6) Hd0=Hd & (B5|B4) He =NA1|(S0 & NA3) He7=He & (S1|S2) He6=He & S1 He5=He & (S0|S2) He4=He & S0 He3=He & B1 He2=He & (!B7 & !B5) He1=He & (B7|B6) He0=He & (B5|B4) Z9 =(TB & (S2|S1)) Z8 =(TB & (S2|S0)) Z7 =(TB & B7)|(!TB & (Ha7|Hb7|Hc7|Hd7|He7)) Z6 =(TB & B6)|(!TB & (Ha6|Hb6|Hc6|Hd6|He6)) Z5 =(TB & B5)|(!TB & (Ha5|Hb5|Hc5|He5)) Z4 =(TB & B4)|(!TB & (Ha4|Hb4|Hc4|Hd4|He4)) Z3 =(TB & B3)|(!TB & (Hb3|Hc3|Hd3|He3)) Z2 =(TB & B2)|(!TB & (Ha2|Hb2|Hc2|Hd2|He2)) Z1 =(TB & B1)|(!TB & (Ha1|Hb1|Hc1|Hd1|He1)) Z0 =(TB & B0)|(!TB & (Ha0|Hb0|Hc0|Hd0|He0))
【００７１】図７は、本発明の１つの実施例に基づき、
符号化器１５０で生成された符号ワードを復号するため
の復号器１６８のブロック図である。復号器１６８は部
分Ａと部分Ｂとを含み、部分Ａは符号テスタ（Ａ）２５
２と復号器（Ａ）２５４を含み、部分Ｂは符号テスタ
（Ｂ）２５６と復号器（Ｂ）２５８とを含む。
【００７２】各符号ワードの下位１０ビット（Ｚ9:0）
は部分Ｂの復号器１６８に入力バス２６０を介して入力
される。符号テスタ（Ｂ）２５６は同一の１０個の符号
ビットを入力バス２６２を介して受信するが、１０ビッ
トをＷＢ9:0と表現している。符号テスタ（Ｂ）２５６
はこれらのビットを上記の表８内に提供されているブー
ル代数式を用いて、出力ＴＢ２６４を生成するために使
用する。従って、符号テスタ（Ｂ）２５６は図６の符号
テスタ（Ｂ）２０６と同一の組み合わせ論理回路を含ん
でいる。符号テスタ回路２０６は符号化器１５０および
復号器１６８で共有されていても構わない。
【００７３】出力ＴＢ２６４は、各符号ワードの下位１
０ビット（Ｚ9:0）と共に復号器（Ｂ）２５８に入力さ
れる。復号器（Ｂ）２５８はこれらの入力を使用して、
状態出力Ｓ0，Ｓ1およびＳ2をそれぞれ線２６６，２６
８および２７０上に、無効符号ワード指標ＦＢを線２７
２上に、また復元されたデータ・ワードの下位８ビット
（Ｂ7:0）を出力バス２７４上に生成する。無効符号ワ
ード指標ＦＢは単にＴＢ２６４を反転したものである。
状態変数Ｓ0，Ｓ1およびＳ2並びに復元されたデータ・
ビットＢ7:0は、表１０に示されるブール代数式を使用
して生成される。
【００７４】
【表１０】 表１０ １０ビット復号器（ＤＥＣ−Ｂ）ブール代数式。 入力： Z9,Z8,Z7,Z6,Z5,Z4,Z3,Z2,Z1,Z0 （１０ビット符号ワード） 入力： TB （ＣＴ−Ｂより） 出力： B7,B6,B5,B4,B3,B2,B1,B0 （８ビット符号ワード） 出力： S2,S1,S0 （ＥＮＣ−Ｂへ） 出力： FB （無効符号ワード指標） Ha =(((Z7|Z6) & Z5)|(Z7 & Z6)) & Z4 & !Z3 Hb =(((Z7|Z6) & Z5)|(!Z7 & Z6)) & Z4 & Z3 Hc =(Z6 & Z5 & !Z4)|(Z7 & !Z6 & !Z5 & Z4) Hd =(((Z7|Z6) &!Z4)|(Z7 & Z6)) &!Z5 & Z3 He =(!Z6& Z5 & Z2 & (Z7^Z4))|(Z7 & Z6 & !Z5 & !Z4 & !Z3) Ha7=Ha & Z2 Ha5=Ha & Z1 Ha3=Ha Ha1=Ha & Z0 Ha0=Ha & !Z5 Hb6=Hb & Z2 Hb4=Hb & Z1 Hb2=Hb Hb1=Hb & !Z5 Hb0=Hb & Z0 Hc7=Hc & !Z3 Hc6=Hc & !Z2 Hc5=Hc & !Z1 Hc4=Hc & !Z0 Hd7=Hd & (Z2 & Z1) Hd6=Hd & (Z1 & !Z2) Hd5=Hd & (Z2 & Z0) Hd4=Hd & (Z0 & !Z2) Hd1=Hd Hd0=Hd & Z4 He7=He & (Z1 & !Z2) He6=He & (Z2 & Z1) He5=He & (Z0 & !Z2) He4=He & (Z2 & Z0) He1=He & Z3 He0=He ZZ=!Z9 & !Z8 S2=(Z9 & Z8)|(ZZ & Z7 & !Z6) S1=(Z9 & !Z8)|(ZZ & Z7 & Z6) S0=(!Z9 & Z8)|(ZZ & !Z7) B7=(!ZZ & Z7)|(ZZ & (Ha7|Hc7|Hd7|He7)) B6=(!ZZ & Z6)|(ZZ & (Hb6|Hc6|Hd6|He6)) B5=(!ZZ & Z5)|(ZZ & (Ha5|Hc5|Hd5|He5)) B4=(!ZZ & Z4)|(ZZ & (Hb4|Hc4|Hd4|He4)) B3=(!ZZ & Z3)|(ZZ & (Ha3) B2=(!ZZ & Z2)|(ZZ & (Hb2) B1=(!ZZ & Z1)|(ZZ & (Ha1|Hb1|Hd1|He1)) B0=(!ZZ & Z0)|(ZZ & (Ha0|Hb0|Hd0|He0)) PB=(Ha|Hb|Hc|Hd|He) FB=(!TB)|(ZZ & !PB)
【００７５】符号テスタ（Ａ）２５２は、符号テスタ
（Ａ）２５２内部でＷＡ6:0と表現される。符号ワード
の上位７ビットを入力バス２７６を介して受信する。符
号テスタ（Ａ）２５２は上記の表６に示すブール代数式
を入力ビットと共に使用して出力ＴＡ２７８を生成し、
これは復号器（Ａ）２５４へ供給される。従って、符号
テスタ（Ａ）２５２は図６の符号テスタ（Ａ）２０２と
同一の組み合わせ論理回路を含む。
【００７６】復号器（Ａ）２５４はまた、符号ワードの
上位７ビット（Ｙ6:0）を入力バス２８０経由で、また
状態変数Ｓ0，Ｓ1およびＳ2を復号器（Ｂ）２５８か
ら、それぞれ線２６６，２６８および２７０を介して受
信する。復号器（Ａ）２５４はこれらの入力変数を使用
して、復元データ・ワードの上位８ビット（Ａ7:0）と
無効符号ワード指標ＦＡとをそれぞれ出力バス２８２お
よび線２８４上に生成する。無効符号ワード指標ＦＡは
単に符号テスタ（Ａ）２５２からのＴＡ２７８を反転し
たものである。復元されたデータ・ビットＡ7:0は表１
１に示すブール代数式を用いて決定される。
【００７７】
【表１１】 表１１ ７ビット復号器（Ａ）ブール代数式。 入力： Y6,Y5,Y4,Y3,Y2,Y1,Y0 （７ビット符号ワード） 入力： TA （ＣＴ−Ａより） 入力： S2,S1,S0 （ＤＥＣ−Ｂより） 出力： A7,A6,A5,A4,A3,A2,A1,A0 （８ビットデータ・ワード） 出力： FA （無効符号ワード指標） Ga = Y3 & Y2 & Y1 Gb =!Y3 & Y2 & Y1 Gc = Y3 &((Y2 & !Y1)|(!Y2 & !Y0)) Gd = Y3 & !Y2 & Y0 Ge =!Y3 & Y2 & !Y1 Gf =!Y3 & !Y2 & Y1 & Y4 Ga7=Ga & Y0 Ga6=Ga & Y6 Ga5=Ga & Y5 Ga4=Ga & Y4 Gb7=Gb & Y0 Gb2=Gb & Y6 Gb1=Gb & Y5 Gb0=Gb & Y4 Gc7=Gc & Y6 Gc6=Gc & (Y5 & Y2) Gc5=Gc & (Y4 & (Y5|Y2)) Gc3=Gc Gc1=Gc & (Y1|Y0) Gc0=Gc & !Y2 Gd7=Gd & Y5 Gd6=Gd & Y6 Gd4=Gd & Y4 Gd2=Gd Gd0=Gd & Y1 Ge7=Ge & Y0 Ge6=Ge & Y6 Ge5=Ge & (Y4 & !Y6) Ge4=Ge & (Y6^!Y4) Ge0=Ge Gf7=Gf & Y0 Gf6=Gf & Y6 Gf5=Gf & (Y5 &|!Y6) Gf1=Gf Gf0=Gf & (!Y6 & !Y5) S12=S1|S2 A7 =S2|(S0 & (Ga7|Gb7|Gc7|Gd7|Ge7|Gf7)) A6 =(S12 & Y6)|(S0 & (Ga6|Gc6|Gd6|Ge6|Gf6)) A5 =(S12 & Y5)|(S0 & (Ga5|Gc5|Ge5|Gf5)) A4 =(S12 & Y4)|(S0 & (Ga4|Gd4|Ge4)) A3 =(S12 & Y3)|(S0 & (Gc3)) A2 =(S12 & Y2)|(S0 & (Gb2|Gd2)) A1 =(S12 & Y1)|(S0 & (Gb1|Gc1|Gf1)) A0 =(S12 & Y0)|(S0 & (Gb0|Gc0|Gd0|Ge0|Gf0)) PP = (Ga|Gb|Gc|Gd|Ge|Gf) FA = (!TA)|(S0 & !PP)
【００７８】纏めると、本発明の１つの特徴としてチャ
ンネル１６０を通して送信するために、連続したデータ
・ワード１５２を連続した符号ワード１５３に符号化す
るための方法が提供されている。各々の連続したデータ
・ワード１５２は第１および第２部分Ａ7:0およびＢ7:0
に分割される。各々の連続したデータ・ワード１５２の
第１部分Ａ7:0は、対応する第１符号パターンＹ6:0並び
に対応する状態変数Ｓ0−Ｓ2の中に選択された符号に基
づいて写像される。各々の連続したデータ・ワード１５
２の第２部分Ｂ7:0は、状態変数Ｓ0−Ｓ2に対応する第
２符号パターンＺ9:0の中に選択された符号に基づいて
写像される。第１および第２符号パターンＹ6:0および
Ｚ9:0は結合されて、各々の連続した符号ワード１５３
を形成する。連続した符号ワード１５３は連結されて、
複数のビット位置を有する符号化されたビット・ストリ
ームを形成する。ランレングス制約「ｋ」が選択された
符号の上に組み入れられて、符号化されたビット・スト
リームが、複数の隣接したビット位置の中で連続した同
一バイナリ記号は最大７つまでしか持てないようにされ
る。インタリーブ制約「ｉ」が選択された符号の上に組
み入れられて、符号化されたビット・ストリームが、複
数の交互に隣接したビット位置の中で連続した同一バイ
ナリ記号は最大５つまでしか持てないようにされる。
【００７９】本発明の別の特徴は、連続したデータ・ワ
ード１５２をそれぞれ連結されて１つの符号化されたビ
ット・ストリームを形成する連続した符号ワードに符号
化するための符号化器１５０に関する。符号化器１５０
は連続したデータ・ワード１５２を受信するためのｍビ
ット・データ・ワード入力（Ａ7:0，Ｂ7:0）、ｎビット
符号ワード出力（Ｙ6:0，Ｚ9:0）および第１および第２
符号化器２０４および２０８を含む。第１符号化器２０
４は、ｍビットデータ・ワード入力に結合されたｐビッ
トデータ・ワード入力Ａ7:0、ｎビット符号ワード出力
に結合されたｕビット符号ワード出力Ｙ6:0、および状
態変数出力Ｓ0−Ｓ2を含む。第２符号化器２０８は、ｍ
ビットデータ・ワード入力に結合されたｑビットデータ
・ワード入力Ｂ7:0、ｎビット符号ワード出力に結合さ
れたｖビット符号ワード出力Ｚ9:0、および状態変数出
力に結合された状態変数入力とを含み、此処でｍ，ｎ，
ｐ，ｑ，ｕおよびｖは整数変数で、ｐ＋ｑ＝ｍ，ｕ＋ｖ
＝ｎ，そしてｕ＜ｐである。第１および第２符号化器２
０４および２０８は、ｎビット符号ワード出力上の符号
化されたビット・ストリーム１５３内の隣接するビット
位置のシーケンス内に出現する連続した同一記号の第１
の数を最大７に制限し、ｎビット符号ワード出力上の符
号化されたビット・ストリーム１５３内の偶数および奇
数指標ビット位置のシーケンス内に出現する連続した同
一記号の第２の数を最大５に制限する符号を実現する。
【００８０】本発明の別の特徴は、変換器１１０および
書き込みチャンネル１５０，１５５および１５６を含
む、ディスク・ドライブ格納チャンネル１４８に関す
る。変換器１１０はデータ格納ディスク１０６と通信す
ることが出来る。書き込みチャンネル１５０，１５５お
よび１５６は変換器１１０に結合されていて、符号化さ
れたビット・ストリーム１５４を形成するために選択さ
れた符号に基づいて連続したデータ・ワード１５２を連
続した符号ワード１５３に符号化し、この符号化された
ビット・ストリームは続いて前置符号化され変換器１１
０にチャンネル入力１５８として供給される。この選択
された符号は連続した符号ワード１５３を、符号化され
たビット・ストリーム内の隣接したビット位置に連続す
るバイナリー記号は最大７となるように制約し、符号化
されたビット・ストリーム１５４内の偶数指標ビット位
置および奇数指標ビット位置内の連続した同一バイナリ
ー記号が最大５となるように制約する。
【００８１】本発明の種々の実施例の多くの特長並びに
特長を上記の説明の中で、発明の種々の実施例の詳細な
構造および機能と共に説明してきたが、この開示は図示
するためだけのものであって、詳細部分の変更、特に構
造および部品の配置を、添付の特許請求の範囲で表現さ
れた用語の広い一般的意味で示されている本発明の原理
から逸脱することなく行えるであろうことは理解された
い。例えば、個々の構成要素を本発明の範囲および精神
から逸脱することなくほぼ同一機能を維持しながら、符
号化方法および装置の個別のアプリケーションに依存し
て変更することは可能であろう。加えて、此処に説明さ
れている好適な実施例はディスク・ドライブ向けのシス
テムを目指しているが、当業者には本発明の教示すると
ころはその他のシステム、例えば衛星通信またはセルラ
電話システムに、本発明の範囲および精神から逸脱する
ことなく適用できることは理解されよう。種々のその他
の符号もまた使用可能であり、複数の符号化または復号
表を互いにリンクしたり、追加のまたは異なる状態数を
使用することも可能であり、符号化器または復号器に供
給されるデータを希望によって区分けしたりまたは重ね
合わせることも可能である。 ［図面の簡単な説明］
【図１】図１は、本発明に基づく符号化器並びに復号器
が使用可能なディスク・ドライブの透視図である。
【図２】図２は、符号化器並びに復号器が使用できる、
一般化された通信システムのブロック図である。
【図３】図３は、入力データ・ワードを符号化のために
それぞれのブロックに分割する様子を図示する図であ
る。
【図４】図４は、本発明の１つの実施例に基づく符号化
方法を図示する流れ図である。
【図５】図５は、本発明の１つの実施例に基づく復号方
法を図示する流れ図である。
【図６】図６は、本発明の１つの実施例に基づく符号化
器のブロック図である。
【図７】図７は、本発明の１つの実施例に基づく復号器
のブロック図である。
フロントページの続き (56)参考文献 特開 平６−5005（ＪＰ，Ａ) 特開 平11−215003（ＪＰ，Ａ) 特表2001−512880（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G11B 20/14 H03M 7/14

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 チャンネルを通して送信するために、連
    続したデータ・ワードを連続した符号ワードに符号化す
    るための方法であって： （ａ）各連続したデータ・ワードを第１および第２部分
    に分割し； （ｂ）各連続したデータ・ワードの前記第１部分を選択
    された符号に基づいて、対応する第１符号パターンと対
    応する状態変数とに写像し； （ｃ）各連続したデータ・ワードの前記第２部分を選択
    された符号に基づく状態変数に関連した、対応する第２
    符号パターンに写像し； （ｄ）前記第１および第２符号パターンを結合して、前
    記各連続した符号ワードを形成し； （ｅ）連続した符号ワードを連結して複数のビットを有
    する符号化されたビット・ストリームを形成し； （ｆ）前記符号化されたビット・ストリームが、前記複
    数の隣接するビットの中で連続する同一記号が最大７と
    なるように選択された符号の上にランレングス制約を組
    み入れ、前記複数のビットの中で連続する同一記号が最
    大５となるように選択された符号の上にインタリーブ制
    約を組み入れる、以上のステップを含む、前記方法。
  2. 【請求項２】 請求項１記載の方法において： 連続したデータ・ワードが各々ｍビットを含み、ここで
    ｍは整数であり； 連続した符号ワードが各々ｎビットを含み、ここでｎは
    整数で ｎ＝ｍ＋１； 前記分割ステップ（ａ）が、前記各連続したデータ・ワ
    ードを、対応する第１のｐビット部分と、第２のｑビッ
    ト部分とに分割し、ここでｐおよびｑは整数変数であ
    り； 前記写像ステップ（ｂ）が前記第１のｐビット部分を第
    １のｕビット符号パターンに写像し、ここでｕは整数変
    数で、ｕ＜ｐであり； 前記写像ステップ（ｃ）が前記第２のｑビット部分を状
    態に関連するｖビット符号パターンに写像する、前記方
    法。
  3. 【請求項３】 請求項第２記載の方法において、ｍ＝１
    ６，ｎ＝１７，ｐ＝８，ｑ＝８，ｕ＝７そしてｖ＝１０
    である、前記方法。
  4. 【請求項４】 請求項第２記載の方法は更に： （ｇ）複数のｖビット符号パターンを定義し、該複数の
    ｖビット符号パターンを複数の組に分割し； （ｈ）前記複数の組の各々を複数の状態変数の１つと関
    連づけるステップを含み、前記写像ステップ（ｂ）の前
    記対応する状態変数が前記複数の状態変数の１つを有
    し、前記第２のｑビット部分が、前記ステップ（ｂ）の
    状態値に関連する組の複数のｖビット符号パターンの１
    つに写像される、前記方法。
  5. 【請求項５】 請求項４記載の方法において、ｖ＝１０
    であり： 前記定義ステップ（ｇ）が前記複数のｖビット符号パタ
    ーンを第１、第２および第３の組に分割することを含
    み； 前記関連づけるステップ（ｈ）が前記第１、第２および
    第３の組を、それぞれ第１、第２および第３の状態値と
    関連づけることを含む、前記方法。
  6. 【請求項６】 連続したデータ・ワードが連結されて１
    つの符号化されたビット・ストリームを形成する連続し
    た符号ワードに符号化するための符号化器であって： 前記連続したデータ・ワードを受信するためのｍビット
    データ・ワード入力と； ｎビット符号ワード出力と； 前記ｍビットデータ・ワード入力に結合されたｐビット
    データ・ワード入力と、前記ｎビット符号ワード出力に
    結合されたｕビット符号ワード出力と、状態変数出力と
    を有する第１符号化器と； 前記ｍビットデータ・ワード入力に結合されたｑビット
    データ・ワード入力と、前記ｎビット符号ワード出力に
    結合されたｖビット符号ワード出力と、前記状態変数出
    力に結合された状態変数入力とを有し、ここでｍ，ｎ，
    ｐ，ｑ，ｕおよびｖは整数変数で、ｐ＋ｑ＝ｍ，ｕ＋ｖ
    ＝ｎ，またｕ＜ｐである第２符号化器と； 前記第１および第２符号化器で実現され、前記ｎビット
    符号ワード出力上の前記符号化されたビット・ストリー
    ム内の隣接するビットのシーケンス内に出現する連続し
    た同一バイナリー記号の第１の数を最大７に制約し、前
    記ｎビット符号ワード出力上の前記符号化されたビット
    ・ストリーム内の偶数および奇数ビットのサブ・シーケ
    ンス内に出現する連続した同一バイナリー記号の第２の
    数を最大５に制約する符号とを含む、前記符号化器。
  7. 【請求項７】 請求項６記載の符号化器において、ｍ＝
    １６，ｎ＝１７，ｐ＝８，ｑ＝８，ｕ＝７およびｖ＝１
    ０である、前記符号化器。
  8. 【請求項８】 請求項６記載の符号化器において、ｖ＝
    １０であり、前記符号が第１、第２および第３組のユニ
    ークなｖビット符号パターンを定義し、前記第１、第２
    および第３組はそれぞれ第１状態値、第２状態値および
    第３状態値に関連づけられる、前記符号化器。
  9. 【請求項９】請求項６記載の符号化器を有するディスク
    ドライブであって、更に、 データ格納ディスクと通信可能な変換器と、 該変換器に結合され、連続したデータ・ワードを選択さ
    れた符号に基づいて連続した符号ワードに符号化して符
    号化されたビット・ストリームを形成し、該ビット・ス
    トリームは続いて前置符号化され前記変換器にチャンネ
    ル入力として供給される、前記符号化器を有するチャン
    ネルと、 前記変換器に結合され、前記変換器から受信した前記連
    続した符号・ワードを前記選択された符号に基づいて前
    記連続したデータ・ワードに復号する復号器とを含む、
    ディスク・ドライブ。
JP2000556372A 1998-06-24 1999-06-10 短インタリーブ制約を具備した効率的ランレングス制限コード Expired - Fee Related JP3478800B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US9054698P 1998-06-24 1998-06-24
US60/090,546 1998-06-24
US09/330,114 US6198582B1 (en) 1998-06-24 1999-06-10 Efficient run length limited code with short interleaved constraint
US09/330,114 1999-06-10
PCT/US1999/013126 WO1999067784A1 (en) 1998-06-24 1999-06-10 Efficient run length limited code with short interleaved constraint

Publications (2)

Publication Number Publication Date
JP2002519799A JP2002519799A (ja) 2002-07-02
JP3478800B2 true JP3478800B2 (ja) 2003-12-15

Family

ID=26782398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000556372A Expired - Fee Related JP3478800B2 (ja) 1998-06-24 1999-06-10 短インタリーブ制約を具備した効率的ランレングス制限コード

Country Status (7)

Country Link
US (1) US6198582B1 (ja)
JP (1) JP3478800B2 (ja)
KR (1) KR100406806B1 (ja)
CN (1) CN1306665A (ja)
DE (1) DE19983344B4 (ja)
GB (1) GB2355166B (ja)
WO (1) WO1999067784A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6981197B2 (en) * 2001-01-23 2005-12-27 Seagate Technology Llc Enhanced interleave type error correction method and apparatus
GB0007781D0 (en) * 2000-03-30 2000-05-17 Sony Uk Ltd Data compression
US6480125B2 (en) * 2000-06-09 2002-11-12 Seagate Technology Llc Method and apparatus for efficient encoding of large data words at high code rates
FR2821458A1 (fr) * 2001-02-28 2002-08-30 Koninkl Philips Electronics Nv Schema, procede d'analyse syntaxique et procede de generation d'un flux binaire a partir d'un schema
GB2392069A (en) * 2001-06-09 2004-02-18 Samsung Electronics Co Ltd Rearranging codeword sequences for prioritising the mapping of bits
US6909385B2 (en) * 2001-07-09 2005-06-21 Seagate Technology Llc Method and apparatus for suppressing low frequency content in digital data
US6839004B2 (en) 2001-11-27 2005-01-04 Seagate Technology Llc High rate run length limited code
US6674375B2 (en) 2002-06-07 2004-01-06 Seagate Technology Llc Run length limited coding with minimal error propagation
GB2423402B (en) 2002-07-19 2007-01-03 Gatekeeper Systems Improvements relating to security and electronic article surveillance
WO2005020440A1 (en) * 2003-08-13 2005-03-03 Seagate Technology Llc Dc-free code design with increased distance between code words
US6897793B1 (en) * 2004-04-29 2005-05-24 Silicon Image, Inc. Method and apparatus for run length limited TMDS-like encoding of data
US7002492B2 (en) * 2004-07-07 2006-02-21 Seagate Technology Llc High rate running digital sum-restricted code
US7142134B2 (en) * 2005-02-01 2006-11-28 Hitachi Global Storage Technologies Netherlands B.V. Techniques for generating modulation codes using running substitutions
GB2506159A (en) * 2012-09-24 2014-03-26 Ibm 2 Stage RLL coding, standard coding with global/interleave constraints, then sliding window substitution with sequences having different constraints

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4707681A (en) * 1986-04-24 1987-11-17 International Business Machines Corporation Method and apparatus for implementing optimum PRML codes
NL8603164A (nl) * 1986-12-12 1988-07-01 Optical Storage Int Werkwijze voor het overdragen van n-bit informatiewoorden, informatieoverdrachtsysteem voor het uitvoeren van de werkwijze, alsmede een kodeerinrichting en dekodeerinrichting voor toepassing in het informatieoverdrachtsysteem.
US5537112A (en) * 1994-01-12 1996-07-16 Seagate Technology, Inc. Method and apparatus for implementing run length limited codes in partial response channels
US5635933A (en) * 1995-06-30 1997-06-03 Quantum Corporation Rate 16/17 (d=0,G=6/I=7) modulation code for a magnetic recording channel
US5757822A (en) * 1995-08-24 1998-05-26 Quantum Corporation Bit-interleaved rate 16/17 modulation code with three-way byte-interleaved ECC
KR19980011319U (ko) * 1996-08-19 1998-05-25 양재신 타이어의 미끄럼 방지장치
US5757294A (en) * 1996-12-31 1998-05-26 Quantum Corporation Rate 24/25 modulation code for PRML recording channels

Also Published As

Publication number Publication date
GB0031105D0 (en) 2001-01-31
GB2355166A (en) 2001-04-11
DE19983344T1 (de) 2002-07-11
GB2355166B (en) 2003-12-31
DE19983344B4 (de) 2005-02-10
WO1999067784A1 (en) 1999-12-29
KR100406806B1 (ko) 2003-11-21
CN1306665A (zh) 2001-08-01
JP2002519799A (ja) 2002-07-02
KR20010053164A (ko) 2001-06-25
US6198582B1 (en) 2001-03-06

Similar Documents

Publication Publication Date Title
US6018304A (en) Method and apparatus for high-rate n/n+1 low-complexity modulation codes with adjustable codeword length and error control capability
US5196849A (en) Method and apparatus for implementing PRML codes with maximum ones
US6804805B2 (en) Method and apparatus for encoding with unequal protection in magnetic recording channels having concatenated error correction codes
JP3478800B2 (ja) 短インタリーブ制約を具備した効率的ランレングス制限コード
US5757294A (en) Rate 24/25 modulation code for PRML recording channels
US6246346B1 (en) Storage system employing high-rate code with constraint on run length between occurrences of an influential pattern
JP3363432B2 (ja) データ符号化システム
JP2001144622A (ja) データ符号化用コード及び方法
JP2003504778A (ja) Ｍｔｒ拘束及びパリティ拘束の組み合わせを有するパーシャル・レスポンス・チャネル
JP4065357B2 (ja) 高密度データの記録／再生のための符号化／復号化方法
US6154504A (en) Encoding method, encoding apparatus, decoding method, decoding apparatus, and recording medium
KR100426656B1 (ko) 24 비트 시퀀스의 데이터에 대한 인코딩 및 디코딩 기술
Thapar et al. On the performance of a rate 8/10 matched spectral null code for class-4 partial response
US7002492B2 (en) High rate running digital sum-restricted code
KR100571743B1 (ko) 통신 채널
JP4058153B2 (ja) 符号化方法およびそれを用いた記録再生装置
US6317856B1 (en) Encoder and a method of encoding for partial response channels
US6839004B2 (en) High rate run length limited code
US6278748B1 (en) Rate 5/6 maximum transition run code for read channels
US6985320B2 (en) Method and apparatus for encoding data to guarantee isolated transitions in a magnetic recording system
JP2001518254A (ja) 最大遷移ランレングス・コード
JP2001518253A (ja) 位置依存制約を有する最大遷移ランレングス符号用システム及び方式
JP2002334443A (ja) 光ディスク装置
JP2002190164A (ja) 光ディスク装置および光ディスク装置用ラン長制限符号
JP2002298517A (ja) 誤り訂正装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101003

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees